JPH0954487A - Developing device - Google Patents
Developing deviceInfo
- Publication number
- JPH0954487A JPH0954487A JP23076095A JP23076095A JPH0954487A JP H0954487 A JPH0954487 A JP H0954487A JP 23076095 A JP23076095 A JP 23076095A JP 23076095 A JP23076095 A JP 23076095A JP H0954487 A JPH0954487 A JP H0954487A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- developing
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Developing For Electrophotography (AREA)
- Dry Development In Electrophotography (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、一般に、像担持体に形
成された静電潜像を顕像化するための現像装置に関し、
特に、現像剤を担持搬送し、現像域において静電潜像を
顕像化する現像剤担持体に振動バイアス電圧を印加する
現像装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally relates to a developing device for visualizing an electrostatic latent image formed on an image carrier,
In particular, the present invention relates to a developing device that carries and conveys a developer and applies a vibration bias voltage to a developer carrier that visualizes an electrostatic latent image in a developing area.
【０００２】[0002]
【従来の技術】従来、電子写真技術を利用した複写機や
プリンタの現像方式として、磁性体（現像マグネット）
を内蔵した、通常現像スリーブとされる現像剤担持体
に、直流電圧成分にサイン波、矩形波、或は三角波等の
交流電圧成分を重畳した振動バイアス電圧を印加する方
式が採用されている。直流電圧成分は主に現像画像の濃
度に寄与し、交流電圧成分は主に現像画像のコントラス
トに寄与している。2. Description of the Related Art Conventionally, a magnetic material (developing magnet) has been used as a developing system for copying machines and printers utilizing electrophotography.
A method of applying an oscillating bias voltage in which an AC voltage component such as a sine wave, a rectangular wave, or a triangular wave is superimposed on a DC voltage component is applied to a developer carrier, which is usually a developing sleeve, having a built-in. The DC voltage component mainly contributes to the density of the developed image, and the AC voltage component mainly contributes to the contrast of the developed image.
【０００３】この現像方式においては、像担持体や現像
剤担持体、又は、両者間の間隙を保持するスペーサロー
ラの偏心により、像担持体及び現像剤担持体間の間隔が
周期的に変動してしまう場合がある。この場合、像担持
体と現像剤担持体との電界強度が周期的に変化し、その
結果現像画像の濃度が変化してしまう。In this developing system, the distance between the image bearing member and the developer bearing member is periodically changed due to the eccentricity of the image bearing member, the developer bearing member, or the spacer roller that holds the gap therebetween. It may happen. In this case, the electric field strength between the image carrier and the developer carrier changes periodically, resulting in a change in the density of the developed image.
【０００４】又、像担持体と現像剤担持体との間隔は通
常５０μｍ〜５００μｍであり、その間隔の装置間のバ
ラツキを少なく抑えることは非常に難しい。そのため
に、装置間での濃度変化が生じてしまう場合があった。Further, the distance between the image bearing member and the developer bearing member is usually 50 μm to 500 μm, and it is very difficult to suppress variations in the distance between devices. As a result, there are cases in which the density changes between devices.
【０００５】このような問題を解決するために、現像装
置に印加すべき電圧のうち、交流成分を定電流駆動し、
直流成分を定電圧駆動することが提案されている。これ
により像担持体と現像剤担持体との間の間隔部の交流電
界強度を一定にし、その間隔の変化に相当する現像濃度
を補正しようとするものである。In order to solve such a problem, the AC component of the voltage to be applied to the developing device is driven by a constant current,
It has been proposed to drive a DC component at a constant voltage. As a result, the AC electric field strength in the space between the image carrier and the developer carrier is made constant, and the development density corresponding to the change in the space is corrected.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記公
開公報に記載される現像方式においても、その像担持体
と現像剤担持体との間隙のバラツキによる濃度変化を完
全に補正し得るものではなかった。特に現像剤の体積平
均粒径が大きい場合、即ち、現像剤粒子の質量が大きい
場合には、完全に補正できなかった。その理由は、現像
剤粒子の質量が大きくなり、また前記間隙が広くなる
と、交流電圧サイクルが現像剤粒子の伝搬時間に近づく
ので、間隙が広がると濃度が薄くなってしまうからであ
る。However, even in the developing method described in the above publication, the density change due to the variation in the gap between the image bearing member and the developer bearing member cannot be completely corrected. . In particular, when the volume average particle diameter of the developer is large, that is, when the mass of the developer particles is large, the correction cannot be completely performed. The reason is that when the mass of the developer particles is large and the gap is wide, the AC voltage cycle approaches the propagation time of the developer particles, so that the concentration becomes thin as the gap is widened.
【０００７】このように従来の方式では像担持体と現像
担持体との間隙の変化を任意に補正できるものではなか
った。As described above, the conventional method cannot arbitrarily correct the change in the gap between the image bearing member and the developing bearing member.
【０００８】従って、本発明の目的は、像担持体と現像
担持体との間隙が大きく変化した場合においても任意に
現像濃度を補正することができる現像装置を提供するこ
とである。Therefore, an object of the present invention is to provide a developing device capable of arbitrarily correcting the developing density even when the gap between the image bearing member and the developing bearing member is largely changed.
【０００９】[0009]
【課題を解決するための手段】上記目的は本発明に係る
現像装置にて達成される。要約すれば、本発明は、現像
剤を担持搬送し、現像域において静電潜像を顕像化する
現像剤担持体と、この現像剤担持体に振動バイアス電圧
を印加する現像バイアス電源とを有する現像装置におい
て、前記現像バイアス電源は、交流電圧を出力する第１
の電源回路と、入力信号に応じて出力電圧を変化できる
第２の電源回路と、前記第１の電源回路の出力電流を検
出する検出回路と、前記検出回路の出力に応じて前記第
２の電源回路に入力する信号を変化させる制御回路とを
有し、前記第１の電源回路の出力と前記第２の電源回路
の出力とを重畳した電圧波形を出力することを特徴とす
る現像装置である。The above object is achieved by a developing apparatus according to the present invention. In summary, the present invention includes a developer carrier that carries and conveys a developer to visualize an electrostatic latent image in a developing area, and a development bias power source that applies a vibration bias voltage to the developer carrier. In the developing device having the above, the developing bias power source outputs a first alternating voltage.
Power supply circuit, a second power supply circuit capable of changing an output voltage according to an input signal, a detection circuit detecting an output current of the first power supply circuit, and the second power supply circuit according to an output of the detection circuit. And a control circuit that changes a signal input to a power supply circuit, and outputs a voltage waveform obtained by superimposing an output of the first power supply circuit and an output of the second power supply circuit. is there.
【００１０】本発明の他の態様によれば、現像剤を担持
搬送し、現像域において静電潜像を顕像化する現像剤担
持体と、この現像剤担持体に振動バイアス電圧を印加す
る現像バイアス電源とを有する現像装置において、前記
現像バイアス電源は、定電流の交流波形を出力する第１
の電源回路と、入力信号に応じて出力電圧を変化できる
第２の電源回路と、前記第１の電源回路の出力電圧を検
出する検出回路と、前記検出回路の出力に応じて前記第
２の電源回路に入力する信号を変化させる制御回路とを
有し、前記第１の電源回路の出力と前記第２の電源回路
の出力とを重畳した電圧波形を出力することを特徴とす
る現像装置が提供される。According to another aspect of the present invention, a developer carrying member carrying and carrying a developer to visualize an electrostatic latent image in a developing region, and a vibration bias voltage are applied to the developer carrying member. In a developing device having a developing bias power source, the developing bias power source outputs a constant current AC waveform.
Power supply circuit, a second power supply circuit capable of changing an output voltage according to an input signal, a detection circuit for detecting an output voltage of the first power supply circuit, and a second power supply circuit according to an output of the detection circuit. And a control circuit that changes a signal input to a power supply circuit, and outputs a voltage waveform in which the output of the first power supply circuit and the output of the second power supply circuit are superimposed. Provided.
【００１１】[0011]
【実施例】以下、本発明に係る現像装置を図面に則して
更に詳しく説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The developing device according to the present invention will be described in more detail below with reference to the drawings.
【００１２】先ず、図２を参照して、本発明を具現化し
得る現像装置の一実施例の全体構成について説明する。First, with reference to FIG. 2, an overall structure of an embodiment of a developing device which can embody the present invention will be described.
【００１３】本実施例にて、現像装置２は、例えば円筒
状電子写真感光体などとされる像担持体１に対向配置さ
れている。像担持体１には、帯電器、露光手段等を含む
公知の静電潜像形成手段により静電潜像が形成される。
像担持体１に形成された潜像は現像装置２によって顕像
化され、トナー像とされる。In this embodiment, the developing device 2 is arranged so as to face the image carrier 1 which is, for example, a cylindrical electrophotographic photosensitive member. An electrostatic latent image is formed on the image carrier 1 by a known electrostatic latent image forming unit including a charger and an exposing unit.
The latent image formed on the image carrier 1 is visualized by the developing device 2 into a toner image.
【００１４】現像装置２は、その容器３内に、例えばキ
ャリア粒子を含まない現像剤、即ち、１成分絶縁性現像
剤４を収容している。本実施例で使用した現像剤４は、
絶縁性磁性体を主成分として含み、シリカ微粉末が若干
添加されている。このシリカ微粉末はトナーの摩擦帯電
荷を所定範囲内に抑える効果を持つ。The developing device 2 contains, in a container 3, a developer containing no carrier particles, that is, a one-component insulating developer 4. The developer 4 used in this example is
It contains an insulating magnetic material as a main component, and a small amount of silica fine powder is added. The silica fine powder has the effect of suppressing the frictional charge of the toner within a predetermined range.
【００１５】現像装置２は、矢印方向に回転するアルミ
ニウム、ステンレス鋼等でできた円筒状非磁性スリー
ブ、所謂「現像スリーブ」とされる現像剤担持体５を有
し、この現像スリーブ５の内部には磁石６が固定配置さ
れている。現像剤４はこの現像剤担持体５によって担持
され、現像領域７へと搬送される。現像領域７において
は、像担持体１とスリーブ５は５０μｍ〜５００μｍの
間隙を介して対向している。そして、この現像領域７に
おいて静電潜像に現像剤が付与される。The developing device 2 has a cylindrical non-magnetic sleeve made of aluminum, stainless steel or the like, which rotates in the direction of the arrow, a developer carrying member 5 which is a so-called "developing sleeve". A magnet 6 is fixedly arranged in the. The developer 4 is carried by the developer carrier 5 and conveyed to the developing area 7. In the developing area 7, the image carrier 1 and the sleeve 5 face each other with a gap of 50 μm to 500 μm. Then, in the developing area 7, the developer is applied to the electrostatic latent image.
【００１６】現像領域７に搬送される現像剤担持体５上
の現像剤の厚さは、ブレード８によって規制され、所定
厚さの現像剤層４’が現像剤担持体５上に形成される。
つまり、ブレード８は鉄等の磁性体であり、スリーブ５
内に配置された磁石６の磁極Ｎ1 とスリーブ５を間に介
して対向している。従って、ブレード８に対して磁極Ｎ
1 からの磁力線が集中し、ブレード８とスリーブ５の間
に強い磁気カーテンが形成される。この磁気カーテンに
よりスリーブ５上にはブレード８とスリーブ５間の間隙
よりも薄い１成分磁性現像剤層４’が形成される。The thickness of the developer on the developer carrying member 5 conveyed to the developing area 7 is regulated by the blade 8, and a developer layer 4'having a predetermined thickness is formed on the developer carrying member 5. .
That is, the blade 8 is a magnetic material such as iron, and the sleeve 5
The magnetic pole N 1 of the magnet 6 disposed inside is opposed to each other with the sleeve 5 interposed therebetween. Therefore, the magnetic pole N is
Magnetic lines of force from 1 are concentrated and a strong magnetic curtain is formed between the blade 8 and the sleeve 5. Due to this magnetic curtain, a one-component magnetic developer layer 4 ′ thinner than the gap between the blade 8 and the sleeve 5 is formed on the sleeve 5.
【００１７】尚、ブレード８とスリーブ５の間隙は、形
成された現像剤層４’の厚みがスリーブ５と像担持体１
間の最小間隙よりも薄くなるように設定されている。現
像剤層４’における現像粒子は帯電しており、その現像
粒子は現像バイアス電源９によって発生した現像領域７
における電界によって飛翔する。In the gap between the blade 8 and the sleeve 5, the thickness of the developer layer 4'formed is such that the sleeve 5 and the image carrier 1 are formed.
It is set to be thinner than the minimum gap between them. The developing particles in the developer layer 4 ′ are charged, and the developing particles are generated in the developing area 7 generated by the developing bias power source 9.
Fly by the electric field at.
【００１８】この現像バイアス電源９は、直流（ＤＣ）
オフセット電圧に交流（ＡＣ）電圧を重畳した振動バイ
アス電圧を出力する。このＡＣ電圧波形は、周波数が
１．８ＫＨｚ〜２．２ＫＨｚの矩形波ないしサイン波が
通常よく選択される。又、このＡＣ電圧のピーク・トウ
・ピーク値は１．０ＫＶ〜２．０ＫＶ程度の値が選ばれ
る。ＤＣオフセット電圧は、通常像担持体１の暗電位と
明電位との間に設定される。例えば暗電位が−６５０
Ｖ、明電位が−２００Ｖのとき、例えばＤＣオフセット
電圧を−４００Ｖから−５００Ｖぐらい程度にする。現
像粒子が負に帯電されているとすれば、現像粒子は振動
電界によって像担持体１と現像スリーブ５の間を往復
し、最終的には明電位部が現像され、暗電位部が現像さ
れない。The developing bias power source 9 is a direct current (DC).
An oscillation bias voltage in which an alternating current (AC) voltage is superimposed on the offset voltage is output. As the AC voltage waveform, a rectangular wave or a sine wave having a frequency of 1.8 KHz to 2.2 KHz is usually selected. The peak-to-peak value of this AC voltage is selected to be about 1.0 KV to 2.0 KV. The DC offset voltage is usually set between the dark potential and the bright potential of the image carrier 1. For example, the dark potential is -650
When V and the bright potential are -200V, for example, the DC offset voltage is set to about -400V to -500V. If the developing particles are negatively charged, the developing particles reciprocate between the image carrier 1 and the developing sleeve 5 due to the oscillating electric field, and finally, the bright potential portion is developed and the dark potential portion is not developed. .
【００１９】本実施例では、現像バイアス電源、即ち、
振動バイアス電源９におけるＤＣオフセット電圧が制御
される。次に、その制御方法について説明する。In this embodiment, the developing bias power source, that is,
The DC offset voltage in the vibration bias power supply 9 is controlled. Next, the control method will be described.
【００２０】図１は、振動バイアス電源９の内部回路図
の一実施例を示す。振動バイアス電源９は、１チップマ
イクロコンピュータ（以下「ＣＰＵ」という。）２０を
有する。ＣＰＵ２０は、その内部に論理演算ユニット
（ＡＬＵ）、ランダムアクセスメモリ（ＲＡＭ）、プロ
グラムを格納したリードオンリーメモリ（ＲＯＭ）を内
蔵する。又、ＣＰＵ２０は内部にＡＤ変換器とＤＡ変換
器を内蔵している。このようなＣＰＵ２０としては、例
えば三菱製のＭ３８０００シリーズや日本電気製の７８
ＫIIシリーズの１チップマイクロコンピュータを使用し
得る。FIG. 1 shows an embodiment of an internal circuit diagram of the vibration bias power supply 9. The vibration bias power source 9 has a one-chip microcomputer (hereinafter referred to as “CPU”) 20. The CPU 20 has a logical operation unit (ALU), a random access memory (RAM), and a read-only memory (ROM) storing programs stored therein. Further, the CPU 20 has an AD converter and a DA converter built therein. Examples of such a CPU 20 include M38000 series manufactured by Mitsubishi and 78 manufactured by NEC.
A KII series one-chip microcomputer can be used.
【００２１】ＣＰＵ２０は、その内蔵されたプログラム
メモリに従いＣＰＵ２０に接続された回路を制御し、現
像スリーブ５に印加される電圧を調整する。ＣＰＵ２０
には、ＯＮ／ＯＦＦ制御が可能な発振器１８、１９が接
続される。、詳しくは後述するが、振動バイアス電源９
の第１の電源回路を構成する発振器１８はＣＰＵ２０の
Ｐ１端子に接続され、Ｐ１がローレベルのとき発振器１
８は２ＫＨｚの方形波で発振する。又、振動バイアス電
源９の第２の電源回路を構成する発振器１９はＣＰＵ２
０のＰ２端子に接続され、Ｐ２がローレベルのとき発振
器１９は２０ＫＨｚの方形波で発振する。The CPU 20 controls a circuit connected to the CPU 20 in accordance with its built-in program memory to adjust the voltage applied to the developing sleeve 5. CPU 20
The oscillators 18 and 19 capable of ON / OFF control are connected to the. The vibration bias power source 9 will be described later in detail.
Is connected to the P1 terminal of the CPU 20, and the oscillator 18 constituting the first power supply circuit of the
8 oscillates as a square wave of 2 KHz. Further, the oscillator 19 constituting the second power supply circuit of the vibration bias power supply 9 is the CPU 2
0 is connected to the P2 terminal, and the oscillator 19 oscillates as a square wave of 20 KHz when P2 is at a low level.
【００２２】発振器１８より出力される２ＫＨｚの方形
波はパワーアンプ１３によって増幅される。パワーアン
プ１３に供給される電源はＶCC2 （例えば＋２ＫＶ）で
ある。パワーアンプ１３の出力電圧のピーク値は一定で
あり、その値はＶCC2 −α、例えば２２Ｖである。パワ
ーアンプ１３より出力される方形波は電解コンデンサ２
９と高圧トランス１１に直列に印加される。電解コンデ
ンサ２９の容量は、そのインピーダンスが２ＫＨｚにて
ゼロに近くなるよう選択される。このときパワーアンプ
１３より出力される方形波のＤＣ成分は電解コンデンサ
２９によって遮断され、トランス１１にはその方形波の
ＡＣ成分のみが入力される。高圧トランス１１の入力側
の差数をＮ1 、出力側の差数をＮ2 とするとき、本実施
例では、Ｎ2 ／Ｎ1 は７０になるようにしてある。従っ
て、高圧トランスの出力側巻線には約２２×７０＝１５
４０Ｖのピーク・トウ・ピーク値の方形波電圧が出力さ
れる。上述のように、発振器１８、パワーアンプ１３、
高圧トランス１１などにより振動バイアス電源９の第１
の電源回路が構成される。The 2 KHz square wave output from the oscillator 18 is amplified by the power amplifier 13. The power supplied to the power amplifier 13 is V CC2 (for example, +2 KV). The peak value of the output voltage of the power amplifier 13 is constant, and its value is V CC2- α, for example, 22V. The square wave output from the power amplifier 13 is an electrolytic capacitor 2
9 and the high voltage transformer 11 are applied in series. The capacitance of the electrolytic capacitor 29 is chosen so that its impedance is close to zero at 2 KHz. At this time, the DC component of the square wave output from the power amplifier 13 is blocked by the electrolytic capacitor 29, and only the AC component of the square wave is input to the transformer 11. When the difference of the input side of the high voltage transformer 11 N 1, the difference in speed of the output side and N 2, in this embodiment, N 2 / N 1 is are set to be 70. Therefore, the output side winding of the high voltage transformer is about 22 × 70 = 15
A square wave voltage with a peak-to-peak value of 40V is output. As described above, the oscillator 18, the power amplifier 13,
The first of the vibration bias power supply 9 by the high voltage transformer 11
The power supply circuit is configured.
【００２３】一方、発振器１９より出力される２０ＫＨ
ｚの方形波はパワーアンプ１４によって増幅される。パ
ワーアンプ１４に供給される電源はパワーアンプ１５の
出力より供給される。パワーアンプ１４の出力電圧のピ
ーク値はパワーアンプ１５の出力電圧によって決定され
る。パワーアンプ１４より出力される方形波は電解コン
デンサ３２と高圧トランス１２に直列に印加される。電
解コンデンサ３２の容量は、そのインピーダンスが２０
ＫＨｚにてゼロに近くなるよう選択される。このときパ
ワーアンプ１４より出力される方形波のＤＣ成分（或
は、低周波成分）は電解コンデンサ３２によって遮断さ
れ、高圧トランス１２にはその方形波のＡＣ成分が入力
される。高圧トランス１２の入力側巻数をｎ1 、出力側
巻数をｎ2とするとき、ｎ1 ／ｎ2 は例えば５０に選ば
れる。パワーアンプ１４の出力電圧のピーク値をＶ1 と
するとき、高圧トランス１２の出力には−５０Ｖ1 のピ
ーク・トウ・ピーク値の方形波が出力される。高圧トラ
ンス１２の出力端には、図示されるようにダイオード３
６、コンデンサ３３、抵抗２５が接続され、半波整流回
路が形成される。これによりコンデンサ３３と抵抗２５
の両端電圧をＶ2 とすると、Ｖ2 ＝−２５Ｖ1 のＤＣ電
圧がコンデンサ３３と抵抗２５に出力される。On the other hand, 20 KH output from the oscillator 19
The square wave of z is amplified by the power amplifier 14. The power supplied to the power amplifier 14 is supplied from the output of the power amplifier 15. The peak value of the output voltage of the power amplifier 14 is determined by the output voltage of the power amplifier 15. The square wave output from the power amplifier 14 is applied in series to the electrolytic capacitor 32 and the high voltage transformer 12. The impedance of the electrolytic capacitor 32 is 20
Selected to be close to zero at KHz. At this time, the DC component (or low frequency component) of the square wave output from the power amplifier 14 is blocked by the electrolytic capacitor 32, and the AC component of the square wave is input to the high voltage transformer 12. When the number of turns on the input side of the high-voltage transformer 12 is n 1 and the number of turns on the output side is n 2 , n 1 / n 2 is selected to be 50, for example. When the peak value of the output voltage of the power amplifier 14 is V 1 , a square wave having a peak-to-peak value of -50V 1 is output to the output of the high voltage transformer 12. At the output end of the high voltage transformer 12, as shown in the figure, a diode 3
6, the capacitor 33 and the resistor 25 are connected to form a half-wave rectifier circuit. As a result, the capacitor 33 and the resistor 25
When the voltage across the V 2, DC voltage V 2 = -25V 1 is output to the resistor and the capacitor 33 25.
【００２４】上述から理解されるように、上記発振器１
９、パワーアンプ１４、１５、高圧トランス１２、ダイ
オード３６、コンデンサ３３、抵抗２５などにより振動
バイアス電源９の第２の電源回路が構成される。As can be seen from the above, the oscillator 1
A second power supply circuit of the vibration bias power supply 9 is constituted by 9, the power amplifiers 14 and 15, the high voltage transformer 12, the diode 36, the capacitor 33, the resistor 25, and the like.
【００２５】上記構成とされる第１の電源回路の高圧ト
ランス１１より出力される２ＫＨｚの方形波は抵抗２１
を介して現像スリーブ５に印加される。コンデンサ３０
のキャパシタンスをＣ30、抵抗２２と抵抗２３の抵抗値
をそれぞれＲ22、Ｒ23とすると、The 2 KHz square wave output from the high-voltage transformer 11 of the first power supply circuit having the above-mentioned configuration is the resistance 21.
Is applied to the developing sleeve 5 via. Capacitor 30
Let C 30 be the capacitance of, and the resistance values of the resistors 22 and 23 be R 22 and R 23 , respectively.
【００２６】[0026]
【数１】 の関係式がなり立つとき、高圧トランス１１より出力さ
れた方形波電流は抵抗２３を流れることはなく、コンデ
ンサ３０と抵抗２２を流れる。即ち、高圧トランス１１
より出力された２ＫＨｚの方形波電流は、抵抗２２、コ
ンデンサ３０、トランス１１、抵抗２１、現像スリーブ
５の順に流れる。[Equation 1] When the relational expression of is satisfied, the square wave current output from the high voltage transformer 11 does not flow through the resistor 23 but flows through the capacitor 30 and the resistor 22. That is, the high voltage transformer 11
The square wave current of 2 KHz output from the resistor 22 flows through the resistor 22, the capacitor 30, the transformer 11, the resistor 21, and the developing sleeve 5 in this order.
【００２７】又、第２の電源回路の高圧トランス１２、
ダイオード３６、コンデンサ３３、抵抗２５によって発
生されたＤＣ電圧Ｖ2 は、抵抗２３、トランス１１、抵
抗２１を介して現像スリーブ５に印加される。このＤＣ
電圧Ｖ2 は直流であるためコンデンサ３０を流れること
はない。The high-voltage transformer 12 of the second power supply circuit,
The DC voltage V 2 generated by the diode 36, the capacitor 33, and the resistor 25 is applied to the developing sleeve 5 via the resistor 23, the transformer 11, and the resistor 21. This DC
Since the voltage V 2 is direct current, it does not flow through the capacitor 30.
【００２８】もし、上記ＤＣ電圧Ｖ2 に低い周波数ｆ2
の変動分があったとする。このとき、If the DC voltage V 2 has a low frequency f 2
It is assumed that there is a fluctuation amount of. At this time,
【００２９】[0029]
【数２】 の関係式が成り立つとき、ＤＣ電圧Ｖ2 は、コンデンサ
３０と抵抗２２の影響を受けることもなく現像スリーブ
５に印加される。[Equation 2] When the relational expression of is satisfied, the DC voltage V 2 is applied to the developing sleeve 5 without being affected by the capacitor 30 and the resistor 22.
【００３０】以上のようにして現像スリーブ５には、高
圧トランス１１によって発生した２ＫＨｚの方形波と、
高圧トランス１２で発生したＤＣ電圧（或は、低周波変
動成分を有するＤＣオフセット電圧）とが重畳したもの
が印加かされる。この重畳波形のうちＤＣオフセット電
圧成分は以下の構成とされる検出回路及び制御回路によ
って調整される。As described above, the developing sleeve 5 has a square wave of 2 KHz generated by the high voltage transformer 11,
The superposed DC voltage (or DC offset voltage having a low frequency fluctuation component) generated in the high voltage transformer 12 is applied. The DC offset voltage component of this superimposed waveform is adjusted by the detection circuit and control circuit having the following configurations.
【００３１】本実施例にて、検出回路は、ダイオード３
５、オペアンプ１６、ダイオード３７、コンデンサ３
１、抵抗２４によって構成されるピークホールド回路を
有する。即ち、抵抗２２の両端の電圧を半波整流し、そ
のピーク値を保持する回路である。そのピーク値保持出
力はコンデンサ３１と抵抗２４の両端に表われる。抵抗
２２の端子電圧のピーク値は現像スリーブ５に流れる２
ＫＨｚの方形波電流に比例するので、コンデンサ３１と
抵抗２４の両端には現像スリーブ５に流れる２ＫＨｚの
方形波電流のピーク値に比例した電圧が出力され、その
電圧はＣＰＵ２０のＡＤ変換ポートに入力される。ＣＰ
Ｕ２０はそのＡＤ変換値を読み取ることによって、結果
として２ＫＨｚの方形波電流を測定することができる。
ＣＰＵ２０は、検出回路によって検出されたこの２ＫＨ
ｚの方形波電流値に基づき、次に述べる制御回路により
前述のＤＣオフセット成分を変化させる。In this embodiment, the detection circuit is the diode 3
5, operational amplifier 16, diode 37, capacitor 3
1 has a peak hold circuit composed of a resistor 24. That is, it is a circuit that half-wave rectifies the voltage across the resistor 22 and holds the peak value. The peak value holding output appears across the capacitor 31 and the resistor 24. The peak value of the terminal voltage of the resistor 22 flows to the developing sleeve 5 2
Since it is proportional to the square wave current of KHz, a voltage proportional to the peak value of the square wave current of 2 KHz flowing in the developing sleeve 5 is output across the capacitor 31 and the resistor 24, and the voltage is input to the AD conversion port of the CPU 20. To be done. CP
U20 can measure the square wave current of 2 KHz as a result by reading the AD conversion value.
The CPU 20 detects this 2KH detected by the detection circuit.
Based on the square wave current value of z, the above-mentioned DC offset component is changed by the control circuit described below.
【００３２】つまり、ＣＰＵ２０はＤＡ変換ポートより
或る電圧Ｖref を出力する。ＣＰＵ２０のＡＤ変換ポー
トに入力される電圧をＶADとするとき、 Ｖref ＝ＫＶAD＋Ｖφ ・・・・(3) （Ｋは比例定数、Ｖφは一定値）となるようにＣＰＵ２
０はＶref を出力する。この電圧Ｖref は、制御回路を
構成するオペアンプ１７の反転端子に入力される。That is, the CPU 20 outputs a certain voltage V ref from the DA conversion port. When the voltage input to the AD conversion port of the CPU 20 is V AD , V ref = KV AD + Vφ (3) (K is a proportional constant, Vφ is a constant value)
0 outputs V ref . This voltage V ref is input to the inverting terminal of the operational amplifier 17 that constitutes the control circuit.
【００３３】ここで、抵抗２５の両端に出力される電圧
−２５Ｖ1 は抵抗２６、抵抗２７によって分圧される。
抵抗２６、２７の抵抗値をＲ26、Ｒ27とするとき、抵抗
２６と抵抗２７が接続される電位は、Here, the voltage -25V 1 output across the resistor 25 is divided by the resistors 26 and 27.
When the resistance values of the resistors 26 and 27 are R 26 and R 27 , the potential at which the resistors 26 and 27 are connected is
【００３４】[0034]
【数３】 となる。(Equation 3) Becomes
【００３５】尚、上記電圧ＶCC1 は抵抗２７に接続され
る基準電圧である。The voltage V CC1 is a reference voltage connected to the resistor 27.
【００３６】上記抵抗２６と抵抗２７に接続される電位
は、オペアンプ１７の非反転端子に入力される。オペア
ンプ１７、抵抗２８、コンデンサ３４は、所謂エラーア
ンプを構成する。オペアンプ１７は、その非反転端子と
反転端子に現われた微小電圧を増幅し、その増幅した出
力をパワーアンプ１５に入力させる。更に、パワーアン
プ１５の出力はパワーアンプ１４の電源端子に入力され
る。これにより、パワーアンプ１４の出力振幅が制御さ
れる。そして、パワーアンプ１４の出力電圧はトランス
１２によって昇圧され、さらに半波整流される。このよ
うにして、オペアンプ１７には負帰還がかかり、結果と
してオペアンプ１７の反転端子と非反転端子の電位は等
しくなる。尚、抵抗２８とコンデンサ３４はその負帰還
の位相補補を行なう役割をもつ。従って、The potentials connected to the resistors 26 and 27 are input to the non-inverting terminal of the operational amplifier 17. The operational amplifier 17, the resistor 28, and the capacitor 34 form a so-called error amplifier. The operational amplifier 17 amplifies the minute voltage appearing at the non-inverting terminal and the inverting terminal, and inputs the amplified output to the power amplifier 15. Further, the output of the power amplifier 15 is input to the power supply terminal of the power amplifier 14. As a result, the output amplitude of the power amplifier 14 is controlled. Then, the output voltage of the power amplifier 14 is boosted by the transformer 12 and further half-wave rectified. In this way, negative feedback is applied to the operational amplifier 17, and as a result, the potentials of the inverting terminal and the non-inverting terminal of the operational amplifier 17 become equal. The resistor 28 and the capacitor 34 have a role of complementing the negative feedback. Therefore,
【００３７】[0037]
【数４】 なる関係が成り立つ。しかるに、(Equation 4) The following relationship holds. However,
【００３８】[0038]
【数５】 このように、抵抗２５に印加される電圧Ｖ2 はＶref と
比例関係をなす。また(3) 、(6) 式より、(Equation 5) Thus, the voltage V 2 applied to the resistor 25 has a proportional relationship with V ref . From equations (3) and (6),
【００３９】[0039]
【数６】 (Equation 6)
【００４０】これにより、抵抗２５に印加される電圧Ｖ
2 は、ＣＰＵ２０に入力されるＡＤ入力値ＶADに１次比
例する。電圧Ｖ2 は抵抗２３と抵抗２１を介して現像ス
リーブ５に印加され、またＡＤ変換の入力値ＶADは現像
スリーブ５に流れる。２ＫＨｚの方形波電流に比例する
ので、結果として現像スリーブ５に流れる２ＫＨｚの方
形波電流に１次比例したＤＣオフセット成分が現像スリ
ーブ５に印加される。この制御は以下の効果を生む。As a result, the voltage V applied to the resistor 25 is
2 is linearly proportional to the AD input value V AD input to the CPU 20. The voltage V 2 is applied to the developing sleeve 5 via the resistors 23 and 21, and the input value V AD of AD conversion flows into the developing sleeve 5. Since it is proportional to the square wave current of 2 KHz, as a result, a DC offset component linearly proportional to the square wave current of 2 KHz flowing in the developing sleeve 5 is applied to the developing sleeve 5. This control produces the following effects.
【００４１】つまり、もし現像スリーブ５と像担持体１
との間隙が広くなると、現像スリーブ５の等価キャパシ
タンスが減少する。このとき、現像スリーブ５に流れる
２ＫＨｚの方形波電流は減少する。そしてＶADは減少す
る。(7) 式において比例定数Ｋが負の値であれば、−２
５Ｖ1 は負の方向に増加する。つまり、現像スリーブ５
に印加されるＤＣオフセット電圧は負の方向に増加す
る。逆に、前記間隙が狭くなると、現像スリーブ５に印
加されるＤＣオフセット電圧は負の方向に減少する。That is, if the developing sleeve 5 and the image carrier 1
The wider the gap between the and, the equivalent capacitance of the developing sleeve 5 decreases. At this time, the 2 KHz square wave current flowing through the developing sleeve 5 decreases. And V AD decreases. If the constant of proportionality K is a negative value in equation (7), -2
5V 1 increases in the negative direction. That is, the developing sleeve 5
The DC offset voltage applied to V increases in the negative direction. On the contrary, when the gap becomes narrow, the DC offset voltage applied to the developing sleeve 5 decreases in the negative direction.
【００４２】斯かる構成の検出回路及び制御回路の作動
により、例え現像スリーブ５と像担持体１との間隙が変
化したとしても、その間隙で発生する電界のうちＤＣ成
分は所定範囲内に抑えられる。Even if the gap between the developing sleeve 5 and the image carrier 1 is changed by the operation of the detection circuit and the control circuit having such a structure, the DC component of the electric field generated in the gap is suppressed within a predetermined range. To be
【００４３】本実施例の制御の特徴は、２ＫＨｚの方形
波電流を測定することによって、間接的に前記間隙の厚
みを求め、(7) 式に従ってその間隙に対応する最適なＤ
Ｃオフセット電圧を現像スリーブ５に印加し、現像濃度
を任意に補正することができることである。The control characteristic of this embodiment is that the thickness of the gap is indirectly obtained by measuring a square wave current of 2 KHz, and the optimum D corresponding to the gap is calculated according to the equation (7).
That is, the C offset voltage can be applied to the developing sleeve 5 to arbitrarily correct the developing density.
【００４４】現像スリーブ５と像担持体１との間隙が変
化する要因として、現像スリーブ５と像担持体１の間に
挿入されるスペーサローラの厚みの装置間におけるバラ
ツキや、このスぺーサの厚みの機械的な摩耗が考えられ
る。本発明によれば、これら要因による前記間隙の変動
によっても、現像濃度を所定値以内に抑えることができ
る。又、現像スリーブ５或は像担持体１の偏心によっ
て、現像スリーブ５と像担持体１が回転しているときに
周期的に前記間隙が変化する。この間隙が変化する周波
数は通常０．２Ｈｚ〜５Ｈｚ程度である（この値はその
回転スピードに依存する）。この程度の低い周波数の揺
らぎであれば、図１に示すＤＣオフセット出力回路部は
応答でき、その偏心による濃度ムラを低く抑えることが
できる。Factors that change the gap between the developing sleeve 5 and the image bearing member 1 are variations in the thickness of the spacer roller inserted between the developing sleeve 5 and the image bearing member 1 between the devices, and this spacer. The thickness may be mechanically worn. According to the present invention, the development density can be suppressed within a predetermined value even if the gap varies due to these factors. Further, due to the eccentricity of the developing sleeve 5 or the image carrier 1, the gap is periodically changed when the developing sleeve 5 and the image carrier 1 are rotated. The frequency at which this gap changes is usually about 0.2 Hz to 5 Hz (this value depends on its rotation speed). If the fluctuation of the frequency is as low as this, the DC offset output circuit unit shown in FIG. 1 can respond, and the uneven density due to the eccentricity can be suppressed low.
【００４５】以上説明した実施例において、参照番号２
０は、ＡＤ変換器とＤＡ変換器を内蔵した１チップマイ
クロコンピュータであるとして説明した。しかしなが
ら、１チップマイクロコンピュータ２０の代わりに、他
の例としてＡＤ変換とＤＡ変換を内蔵しないアナログ計
算機であって、(7) 式を満足するように構成することも
できる。In the embodiment described above, reference numeral 2
0 has been described as a one-chip microcomputer incorporating an AD converter and a DA converter. However, instead of the one-chip microcomputer 20, as another example, an analog computer that does not include AD conversion and DA conversion, and can be configured to satisfy the expression (7).
【００４６】１チップマイクロコンピュータ２０を使用
した場合には、(7) 式を非線形の関係式、 Ｖref ＝Ｋ（ＶAD） ・・・・(7') のようにもできる。非線形の関係式を用いれば、現像ス
リーブ５と像担持体１との間隙の厚みに従って任意のＤ
Ｃオフセット電圧を設定できる。When the one-chip microcomputer 20 is used, the equation (7) can also be expressed by a non-linear relational equation, V ref = K (V AD ) ... (7 '). If a non-linear relational expression is used, an arbitrary D can be obtained according to the thickness of the gap between the developing sleeve 5 and the image carrier 1.
C offset voltage can be set.
【００４７】実施例２ 実施例１では現像スリーブ５に印加される２ＫＨｚの方
形波電流値を計測し、それに応えてＤＣオフセット電圧
を変化させた。このとき、現像スリーブ５と像担持体１
の間の間隙が変化すると、２ＫＨｚ方形波電圧は変化し
なくＤＣオフセット電圧のみが変化した。Example 2 In Example 1, the square wave current value of 2 KHz applied to the developing sleeve 5 was measured, and the DC offset voltage was changed in response to the measurement. At this time, the developing sleeve 5 and the image carrier 1
When the gap between changed, the 2 KHz square wave voltage did not change, only the DC offset voltage changed.
【００４８】実施例２では、現像スリーブ５と像担持体
１の間隙が変化すると、２ＫＨｚ方形波電圧のピーク・
トウ・ピーク値は変化し、更にＤＣオフセット電圧も微
調整する構成とされる。実施例２の回路図を図３に示
す。この実施例２におけるＤＣオフセットを出力する、
発振器１９、高圧トランス１２などを有する第２の電源
回路部は、図１に示す実施例１と同じである。In the second embodiment, when the gap between the developing sleeve 5 and the image carrier 1 changes, the peak of the 2 KHz square wave voltage
The toe peak value changes, and the DC offset voltage is finely adjusted. A circuit diagram of the second embodiment is shown in FIG. Output the DC offset in the second embodiment,
The second power supply circuit section having the oscillator 19, the high voltage transformer 12, etc. is the same as that of the first embodiment shown in FIG.
【００４９】図３において、２ＫＨｚの方形波を生む、
発振器１８、高圧トランス１１などを有する第１の電源
回路部が図１に示す実施例１と異なっている。具体的に
言えば、オペアンプ３８、抵抗４０、コンデンサ４１、
更に、パワーアンプ３９、抵抗４２及び４３、が追加さ
れている。他の部品については図１の実施例１の場合と
全く同じであり、図３において図１と同じ部品について
は同一の番号が記されている。In FIG. 3, a square wave of 2 KHz is produced,
The first power supply circuit section including the oscillator 18, the high voltage transformer 11 and the like is different from that of the first embodiment shown in FIG. Specifically, the operational amplifier 38, the resistor 40, the capacitor 41,
Further, a power amplifier 39 and resistors 42 and 43 are added. Other parts are exactly the same as those in the first embodiment of FIG. 1, and the same parts as those in FIG. 1 are designated by the same numbers in FIG.
【００５０】本実施例２においても第１の実施例１と同
じく、高圧トランス１１の出力端に現われた２ＫＨｚの
方形波の電流はコンデンサ３０と抵抗２２を流れる。抵
抗２２を流れるその方形波電流のピーク値は、実施例１
と同じくダイオード３５、オペアンプ１６、ダイオード
３７、コンデンサ３１、抵抗２４によってピークホール
ドされる。実施例１ではこのピークホールド電圧はＣＰ
Ｕ２０のＡＤ変換ポートに入力された。しかしながら、
実施例２では、このピークホールド電圧は新たに追加さ
れたオペアンプ３８の反転端子に入力される。オペアン
プ３８と抵抗４０及びコンデンサ４１は、所謂エラーア
ンプを構成する。Also in the second embodiment, as in the first embodiment, the square wave current of 2 KHz appearing at the output terminal of the high voltage transformer 11 flows through the capacitor 30 and the resistor 22. The peak value of the square wave current flowing through the resistor 22 is the same as that of the first embodiment.
Similarly, the peak hold is performed by the diode 35, the operational amplifier 16, the diode 37, the capacitor 31, and the resistor 24. In the first embodiment, this peak hold voltage is CP
It was input to the AD conversion port of U20. However,
In the second embodiment, this peak hold voltage is input to the inverting terminal of the newly added operational amplifier 38. The operational amplifier 38, the resistor 40, and the capacitor 41 form a so-called error amplifier.
【００５１】オペアンプ３８の非反転端子は基準電圧Ｖ
CC3 が接続される。オペアンプ３８は反転端子と非反転
端子に発生した微小電圧を増幅し、その出力をパワーア
ンプ３９に伝達させる。パワーアンプ３９の出力はパワ
ーアンプ１３の電源端子に入力される。しかるにパワー
アンプ３９の出力電圧は、発振器１８によって決定され
る周波数（ここでは２ＫＨｚ）でパワーアンプ１３の方
形波出力のピーク値を決定する。パワーアンプ１３の出
力は電解コンデンサ２９と高圧トランス１１に接続され
る。The non-inverting terminal of the operational amplifier 38 has a reference voltage V
CC3 is connected. The operational amplifier 38 amplifies the minute voltage generated at the inverting terminal and the non-inverting terminal and transmits the output to the power amplifier 39. The output of the power amplifier 39 is input to the power supply terminal of the power amplifier 13. However, the output voltage of the power amplifier 39 determines the peak value of the square wave output of the power amplifier 13 at the frequency determined by the oscillator 18 (here, 2 KHz). The output of the power amplifier 13 is connected to the electrolytic capacitor 29 and the high voltage transformer 11.
【００５２】以上のような負帰還ループによって、オペ
アンプ３８の反転端子と非反転端子の電圧は一致するよ
うになる。従って、現像スリーブ５に流れる２ＫＨｚの
方形波の電流値は一定となる。By the negative feedback loop as described above, the voltages at the inverting terminal and the non-inverting terminal of the operational amplifier 38 become equal. Therefore, the current value of the 2 KHz square wave flowing through the developing sleeve 5 is constant.
【００５３】パワーアンプ３９の出力はその２ＫＨｚの
方形波のピーク・トウ・ピーク値に比例する。その電圧
を抵抗４２と４３によって分圧し、その分圧した電圧
を、ＣＰＵ２０のＡＤ変換ポートに入力する。ＣＰＵ２
０はそのＡＤ変換ポートに入力された電圧を読み取るこ
とによって２ＫＨｚの方形波のピーク・トウ・ピーク値
を知ることができる。The output of the power amplifier 39 is proportional to the peak-to-peak value of its 2 KHz square wave. The voltage is divided by the resistors 42 and 43, and the divided voltage is input to the AD conversion port of the CPU 20. CPU2
0 can know the peak-to-peak value of a 2 KHz square wave by reading the voltage input to its AD conversion port.
【００５４】ＣＰＵ２０のＡＤ変換ポートに入力される
電圧をＶADとし、ＣＰＵ２０のＤＡ変換器の出力をＶ
ref とするとき、実施例１と同じく(3) 式、即ち、Ｖ
ref ＝ＫＶAD＋Ｖφが成立するようにＶref の値をＣＰ
Ｕ２０は調整する。尚、Ｋ及びＶφは固定された値であ
るけれども、実施例１とは同じ値にはならない。The voltage input to the AD conversion port of the CPU 20 is V AD, and the output of the DA converter of the CPU 20 is V AD.
In the case of ref , as in the first embodiment, the equation (3), that is, V
CP the value of V ref so that ref = KV AD + Vφ holds.
U20 adjust. Although K and Vφ are fixed values, they are not the same values as in the first embodiment.
【００５５】このとき、コンデンサ３３と抵抗２５の両
端には実施例１と同じく(7) 式で表わされるＤＣオフセ
ット電圧が出力される。そして抵抗２３、抵抗２１を介
して、現像スリーブ５には(7) 式に従ったＤＣオフセッ
ト電圧が２ＫＨｚの方形波電圧と重畳して出力される。At this time, the DC offset voltage represented by the equation (7) is output across the capacitor 33 and the resistor 25 as in the first embodiment. Then, the DC offset voltage according to the equation (7) is superimposed on the square wave voltage of 2 KHz and output to the developing sleeve 5 via the resistors 23 and 21.
【００５６】以上のような制御を行なうことによって、
現像スリーブ５には、２ＫＨｚの一定電流の方形波と、
その方形波のピーク・トウ・ピーク電圧値に１次比例し
たＤＣオフセット電圧とが重畳された電圧が出力され
る。もし、現像スリーブ５と像担持体１との間隙が広が
れば、その間の等価キャパシタンスは大きくなる。この
とき２ＫＨｚの方形波は定電流動作を行っているので、
結果としてその方形波のピーク・トウ・ピーク電圧も大
きくなる。一方、(7) 式に従い、ＤＣオフセット電圧も
負方向に大きくなる。逆に、前記間隙が狭くなれば２Ｋ
Ｈｚの方形波のピーク・トウ・ピーク電圧が小さくな
り、またＤＣオフセット電圧も負方向に小さくなる。By performing the above control,
The developing sleeve 5 has a square wave of a constant current of 2 KHz,
A voltage obtained by superimposing a peak-to-peak voltage value of the square wave and a DC offset voltage that is linearly proportional is output. If the gap between the developing sleeve 5 and the image carrier 1 becomes wider, the equivalent capacitance between them becomes larger. At this time, since the 2 KHz square wave is performing constant current operation,
As a result, the peak-to-peak voltage of the square wave also increases. On the other hand, according to the equation (7), the DC offset voltage also increases in the negative direction. On the contrary, if the gap becomes narrow, 2K
The peak-to-peak voltage of the square wave of Hz becomes smaller, and the DC offset voltage also becomes smaller in the negative direction.
【００５７】このようにして、現像スリーブ５と像担持
体１との間に発生する電界は、２ＫＨｚの方形波成分に
おいても、且つＤＣオフセット成分においても所定範囲
内に抑えることができる。In this way, the electric field generated between the developing sleeve 5 and the image carrier 1 can be suppressed within a predetermined range in both the square wave component of 2 KHz and the DC offset component.
【００５８】本実施例の制御の特徴は、２ＫＨｚの方形
波を一定電流にし、その方形波のピーク・トウ・ピーク
値を測定することによって間接的に前記現像スリーブ５
と像担持体１との間隙の厚みを求め、(7) 式に従ってそ
の間隙に対応する最適なＤＣオフセット電圧を現像スリ
ーブ５に印加し、現像濃度を任意に補正することができ
る点にある。The characteristic of the control of the present embodiment is that the square wave of 2 KHz is made to be a constant current and the peak-to-peak value of the square wave is measured to indirectly develop the developing sleeve 5.
The thickness of the gap between the image carrier 1 and the image carrier 1 is obtained, and the optimum DC offset voltage corresponding to the gap is applied to the developing sleeve 5 according to the equation (7) to arbitrarily correct the developing density.
【００５９】[0059]
【発明の効果】以上説明したように、本発明の現像装置
は、感光体ドラムのような像担持体と、現像スリーブの
ような現像剤担持体との間に印加する電圧のうち、交流
成分（例えば２ＫＨｚの方形波成分）の電流を検出し、
その検出値に従い直流成分の電圧を逐次変動させるか、
或は、その交流成分の電流値を一定にし、その交流成分
の電圧値を検出し、その検出値に従い直流成分の電圧を
逐次変動させる構成とされるので、前記現像剤担持体と
像担持体との間隙が大きく変化した場合においても、任
意に現像濃度を補正することができるという効果を奏し
得る。As described above, in the developing device of the present invention, the AC component of the voltage applied between the image bearing member such as the photosensitive drum and the developer bearing member such as the developing sleeve. (For example, a square wave component of 2 KHz) is detected,
Change the voltage of the DC component sequentially according to the detected value,
Alternatively, the current value of the AC component is made constant, the voltage value of the AC component is detected, and the voltage of the DC component is sequentially changed according to the detected value. Even in the case where the gap between and is largely changed, there is an effect that the development density can be arbitrarily corrected.
【図１】本発明の現像装置の振動バイアス電源の第１の
実施例の回路図である。FIG. 1 is a circuit diagram of a first embodiment of a vibration bias power source for a developing device of the present invention.
【図２】本発明の現像装置の一実施例の概略構成図であ
る。FIG. 2 is a schematic configuration diagram of an embodiment of a developing device of the present invention.
【図３】本発明の現像装置の振動バイアス電源の第２の
実施例の回路図である。FIG. 3 is a circuit diagram of a second embodiment of a vibration bias power source of the developing device of the present invention.
１ 像担持体 ４ 現像剤 ５ 現像剤担持体（現像スリーブ） ６ 磁性体 ７ 現像領域 ９ 振動バイアス電源 １１ 高圧トランス（第１の電源回路） １２ 高圧トランス（第２の電源回路） １６ オペアンプ（検出回路） １７ オペアンプ（制御回路） １８、１９ 発振器 ２０ ＣＰＵ 1 image carrier 4 developer 5 developer carrier (developing sleeve) 6 magnetic material 7 development area 9 vibration bias power supply 11 high voltage transformer (first power supply circuit) 12 high voltage transformer (second power supply circuit) 16 operational amplifier (detection) Circuit) 17 Operational amplifier (control circuit) 18, 19 Oscillator 20 CPU
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大高 孝一 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 倉持 喜美 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 田窪 健史 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Koichi Otaka 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Yoshimi Kuramochi 3-30-2 Shimomaruko, Ota-ku, Tokyo Kya Non-Incorporated (72) Inventor Kenfumi Takubo 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc.
Claims (2)
電潜像を顕像化する現像剤担持体と、この現像剤担持体
に振動バイアス電圧を印加する現像バイアス電源とを有
する現像装置において、 前記現像バイアス電源は、交流電圧を出力する第１の電
源回路と、入力信号に応じて出力電圧を変化できる第２
の電源回路と、前記第１の電源回路の出力電流を検出す
る検出回路と、前記検出回路の出力に応じて前記第２の
電源回路に入力する信号を変化させる制御回路とを有
し、前記第１の電源回路の出力と前記第２の電源回路の
出力とを重畳した電圧波形を出力することを特徴とする
現像装置。1. A developing device having a developer carrying member carrying and carrying a developer to visualize an electrostatic latent image in a developing region, and a developing bias power source for applying a vibration bias voltage to the developer carrying member. In the developing bias power supply, the first power supply circuit that outputs an AC voltage and the second power supply circuit that can change the output voltage according to an input signal
A power supply circuit, a detection circuit that detects an output current of the first power supply circuit, and a control circuit that changes a signal input to the second power supply circuit according to an output of the detection circuit. A developing device which outputs a voltage waveform obtained by superimposing an output of a first power supply circuit and an output of the second power supply circuit.
電潜像を顕像化する現像剤担持体と、この現像剤担持体
に振動バイアス電圧を印加する現像バイアス電源とを有
する現像装置において、 前記現像バイアス電源は、定電流の交流波形を出力する
第１の電源回路と、入力信号に応じて出力電圧を変化で
きる第２の電源回路と、前記第１の電源回路の出力電圧
を検出する検出回路と、前記検出回路の出力に応じて前
記第２の電源回路に入力する信号を変化させる制御回路
とを有し、前記第１の電源回路の出力と前記第２の電源
回路の出力とを重畳した電圧波形を出力することを特徴
とする現像装置。2. A developing device having a developer carrying member for carrying and carrying a developer to visualize an electrostatic latent image in a developing area, and a developing bias power source for applying a vibration bias voltage to the developer carrying member. In the developing bias power supply, a first power supply circuit that outputs an AC waveform of a constant current, a second power supply circuit that can change an output voltage according to an input signal, and an output voltage of the first power supply circuit A detection circuit for detecting, and a control circuit for changing a signal input to the second power supply circuit in accordance with an output of the detection circuit, the output of the first power supply circuit and the second power supply circuit. A developing device which outputs a voltage waveform in which the output and the output are superimposed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23076095A JPH0954487A (en) | 1995-08-16 | 1995-08-16 | Developing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23076095A JPH0954487A (en) | 1995-08-16 | 1995-08-16 | Developing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0954487A true JPH0954487A (en) | 1997-02-25 |
Family
ID=16912846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23076095A Pending JPH0954487A (en) | 1995-08-16 | 1995-08-16 | Developing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0954487A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008287075A (en) * | 2007-05-18 | 2008-11-27 | Fuji Xerox Co Ltd | Image forming apparatus |
| JP2009300932A (en) * | 2008-06-17 | 2009-12-24 | Canon Inc | Image forming apparatus and control method |
| US7949271B2 (en) | 2007-09-27 | 2011-05-24 | Canon Kabushiki Kaisha | Image forming apparatus using a controller configured to control a developing bias to be applied to developer bearing member based on a input waveform bias and an output waveform bias |
| US9086646B2 (en) | 2013-04-08 | 2015-07-21 | Canon Kabushiki Kaisha | Image forming apparatus that corrects developing bias voltage |
| US9134647B2 (en) | 2013-04-08 | 2015-09-15 | Canon Kabushiki Kaisha | Image forming apparatus that corrects developing bias voltage |
| US9400446B1 (en) * | 2015-03-20 | 2016-07-26 | Fuji Xerox Co., Ltd. | Image forming apparatus |
| JP2017173499A (en) * | 2016-03-23 | 2017-09-28 | 富士ゼロックス株式会社 | Image forming apparatus |
| US10133225B2 (en) | 2016-07-13 | 2018-11-20 | Kyocera Document Solutions Inc. | Image forming apparatus |
| US10241437B2 (en) | 2015-12-08 | 2019-03-26 | Kyocera Document Solutions, Inc. | Image forming apparatus with an improved adjustment patch for toner density adjustment |
-
1995
- 1995-08-16 JP JP23076095A patent/JPH0954487A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008287075A (en) * | 2007-05-18 | 2008-11-27 | Fuji Xerox Co Ltd | Image forming apparatus |
| US7949271B2 (en) | 2007-09-27 | 2011-05-24 | Canon Kabushiki Kaisha | Image forming apparatus using a controller configured to control a developing bias to be applied to developer bearing member based on a input waveform bias and an output waveform bias |
| JP2009300932A (en) * | 2008-06-17 | 2009-12-24 | Canon Inc | Image forming apparatus and control method |
| US9086646B2 (en) | 2013-04-08 | 2015-07-21 | Canon Kabushiki Kaisha | Image forming apparatus that corrects developing bias voltage |
| US9134647B2 (en) | 2013-04-08 | 2015-09-15 | Canon Kabushiki Kaisha | Image forming apparatus that corrects developing bias voltage |
| US9400446B1 (en) * | 2015-03-20 | 2016-07-26 | Fuji Xerox Co., Ltd. | Image forming apparatus |
| JP2016177160A (en) * | 2015-03-20 | 2016-10-06 | 富士ゼロックス株式会社 | Image forming apparatus |
| US10241437B2 (en) | 2015-12-08 | 2019-03-26 | Kyocera Document Solutions, Inc. | Image forming apparatus with an improved adjustment patch for toner density adjustment |
| JP2017173499A (en) * | 2016-03-23 | 2017-09-28 | 富士ゼロックス株式会社 | Image forming apparatus |
| US10133225B2 (en) | 2016-07-13 | 2018-11-20 | Kyocera Document Solutions Inc. | Image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4993349B2 (en) | Potential measuring apparatus and image forming apparatus | |
| JPH0962042A (en) | Image forming device | |
| JPH0954487A (en) | Developing device | |
| JPH0342676B2 (en) | ||
| JPS6262352B2 (en) | ||
| JP5087990B2 (en) | Image forming apparatus | |
| US6801724B2 (en) | Image forming apparatus | |
| JP2008128981A (en) | Potential measuring instrument and method, and image forming device | |
| JPH04162068A (en) | Image forming device | |
| JPH06289717A (en) | Magnetically detecting device | |
| JP2006064955A (en) | Image forming apparatus | |
| JPH08190258A (en) | Image forming device | |
| JP2008304646A (en) | Developing device and image forming apparatus | |
| JP2000305348A (en) | Developer amount detecting device, developing device, and image forming device provided with them | |
| JPS62968A (en) | Method and apparatus for developing | |
| JP2005165004A (en) | Image forming apparatus | |
| JPH05188747A (en) | Developing device | |
| JPS60258570A (en) | Developing device | |
| JPH04319972A (en) | Image formation device | |
| JP6589889B2 (en) | Image forming apparatus | |
| JPS60131576A (en) | Image adjusting method | |
| JPH06274040A (en) | Developing device | |
| JPH0451064A (en) | Image forming device with residual developer quantiy detector | |
| JP3060329B2 (en) | Transfer device | |
| JPS59202475A (en) | Detector for density of developer |