JPH0950407A - Method for relieving external system bus from fault in microcomputer system, and microcomputer system - Google Patents

Abstract

PROBLEM TO BE SOLVED: To back up a fault generated bus line on an external system bus with a standby system bus line by a self-diagnostic function by a microcomputer. SOLUTION: When it is detected that a fault has been generated on a specified bus line by reading a series of data for external system bus diagnosis from a peripheral equipment 9 through the external system bus 6 to the microcomputer 2 and comparing and collating them with an expected value, the specified bus line is promptly backed up with the standby system bus line 5 by controlling respective bus line switching circuits 7, 10 and 11 by the computer 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、マイクロコンピュータ
による外部システムバスの自己診断結果として、そのう
ちの何れかのバスラインに障害が発生していることが検
出された場合には、そのバスラインは、予め別途用意さ
れている予備系バスラインの何れかを以てバックアップ
されるようにした、マイクロコンピュータシステムにお
ける外部システムバスの障害からの救済方法、更には、
そのマイクロコンピュ−タシステムそのものに関するも
のである。BACKGROUND OF THE INVENTION The present invention relates to a self-diagnosis result of an external system bus by a microcomputer. When it is detected that any one of the bus lines has a fault, the bus line , A method of relieving a failure of an external system bus in a microcomputer system, which is backed up by any of spare bus lines separately prepared in advance, and further,
It is related to the micro computer system itself.

【０００２】[0002]

【従来の技術】マイクロコンピュ−タシステム上での信
頼性向上技術としては、これまでにも各種の方式（デュ
プレックスシステムやデュアルシステム等）が考えられ
ているのが実情である（例えば、「マイクロコンピュー
タ応用ハンドブック」（昭和５８年１２月２３日、株式
会社 昭晃堂発行、を参照のこと）。ところで、物理的
な制約からして、マイクロコンピュ−タシステム全体の
２重化が困難である場合には、そのシステムの一部のみ
が２重化として構成されることも考えられている。具体
的に、マイクロコンピュータに、外部システムバスを介
し入出力装置としての１以上の周辺装置が並列的に収容
されてなるマイクロコンピュータシステムを想定した場
合、その外部システムバスでの障害を考慮の上、外部シ
ステムバスを２重化として構成することが信頼性向上技
術の一環として考えられているものである。現用系外部
システムバスに何等かの障害が発生した場合には、何れ
のバスラインに障害が発生しているかとは無関係に、そ
れまで待機状態におかれていた予備系外部システムバス
が新たな現用系外部システムバスとして切替されている
ものである。2. Description of the Related Art Various methods (duplex system, dual system, etc.) have been considered as a technology for improving reliability on a microcomputer computer (for example, "microcomputer"). Application Handbook "(December 23, 1983, published by Shokoido Co., Ltd.) By the way, when it is difficult to duplicate the entire micro computer system due to physical restrictions. It is also conceivable that only a part of the system is configured as a duplication.Specifically, one or more peripheral devices as input / output devices are connected in parallel to a microcomputer via an external system bus. Assuming a housed microcomputer system, the external system bus is duplicated in consideration of the failure in the external system bus. Is considered as a part of the reliability improvement technology.If any failure occurs in the active external system bus, which bus line has a failure? Regardless of this, the standby external system bus, which has been in the standby state until then, is switched to the new active external system bus.

【０００３】[0003]

【発明が解決しようとする課題】しかしながら、マイク
ロコンピュータに、外部システムバスを介し１以上の周
辺装置が並列的に収容されるに際し、その外部システム
バスが２重化として構成されている場合は、現用系外部
システムバス上での障害発生に容易に対処可とされる
も、外部システムバス全体の物理的大きさが増大するこ
とは否めないものとなっている。一方、その外部システ
ムバスが１重化として構成されている場合には、外部シ
ステムバス全体の物理的大きさは抑制され得るも、その
半面、マイクロコンピュータによる自己診断機能上、障
害要因の究明は困難となっている。これは、例えばアド
レスバスおよびデ−タバスを含む外部システムバス上に
短絡／開放状態等の障害が生じた場合、その影響がシス
テム全体に波及してしまい、マイクロコンピュ−タから
の書込み／読出しアドレスが正しく指定され得なかった
り、書込み／読出しアドレスが正しく指定されたとして
も、書込み／読出しデータが正しく指定され得ないから
である。However, when one or more peripheral devices are accommodated in parallel in the microcomputer via the external system bus and the external system bus is configured as a duplicate, Although it is possible to easily deal with the occurrence of a failure on the active external system bus, it is undeniable that the physical size of the entire external system bus will increase. On the other hand, if the external system bus is configured as a single system, the physical size of the entire external system bus can be suppressed, but on the other hand, it is not possible to identify the cause of failure due to the self-diagnosis function of the microcomputer. It has become difficult. This is because, for example, when a fault such as a short circuit / open state occurs on an external system bus including an address bus and a data bus, the influence spreads to the entire system, and the write / read address from the microcomputer is generated. Is not specified correctly, or even if the write / read address is specified correctly, the write / read data cannot be specified correctly.

【０００４】本発明の目的は、マイクロコンピュータに
よる自己診断機能によって、障害要因の切分け究明が可
とされつつ、障害要因が外部システムバス上にあると判
定された場合には、その障害発生に係るバスラインは、
予め別途、必要最小限用意されている予備系バスライン
の何れかを以て速やかにバックアップされるようにし
た、マイクロコンピュータシステムにおける外部システ
ムバスの障害からの救済方法、更には、そのマイクロコ
ンピュ−タシステムそのものを供するにある。An object of the present invention is to identify the cause of failure by the self-diagnosis function of the microcomputer, and to determine the cause of failure when it is determined that the cause of failure is on the external system bus. The bus line concerned is
A method for recovering from an external system bus failure in a microcomputer system, which is quickly backed up separately by using one of the minimum required spare bus lines, and the microcomputer system itself To serve.

【０００５】[0005]

【課題を解決するための手段】上記目的は、マイクロコ
ンピュータに、外部システムバスを介し１以上の周辺装
置各々が並列的に収容されている際に、マイクロコンピ
ュータによる自律制御下に、内部システムバスが外部シ
ステムバスから分離された状態で定期的に、あるいは随
時実施される自己診断によって、内部システムバスが正
常であると自己診断された場合には、内部システムバス
が外部システムバスに接続された状態で、少なくとも何
れか１つの周辺装置の内部に予め格納されている一連の
外部システムバス診断用データが外部システムバスを介
しマイクロコンピュータに読み出された上、期待値との
間で比較照合されるようにし、比較照合の結果として、
外部システムバスを構成している１以上のバスライン各
々に障害が発生していることが検出された場合には、マ
イクロコンピュータによる、バスライン切替制御信号ラ
インを介されるバスライン切替制御下に、マイクロコン
ピュータの内部および周辺装置各々の内部では、障害発
生に係るバスライン各々は、予めライン数が１以上、か
つ外部システムバスの構成ライン数未満として別途用意
されている予備系バスライン各々の何れかを以て任意に
バックアップされることで達成される。SUMMARY OF THE INVENTION The above object is to provide an internal system bus under the autonomous control of the microcomputer when one or more peripheral devices are accommodated in parallel in the microcomputer via the external system bus. The internal system bus is connected to the external system bus when the internal system bus is self-diagnosed as being normal by the self-diagnosis that is performed separately from the external system bus or periodically. In this state, a series of external system bus diagnostic data stored in advance in at least one of the peripheral devices is read out to the microcomputer via the external system bus, and then compared with the expected value. As a result of comparison and collation,
When it is detected that a failure has occurred in each of the one or more bus lines forming the external system bus, under the bus line switching control via the bus line switching control signal line by the microcomputer, In the inside of the microcomputer and in each of the peripheral devices, each of the bus lines related to the failure occurrence is one of the spare system bus lines which is separately prepared so that the number of lines is 1 or more and less than the number of constituent lines of the external system bus. This is achieved by arbitrarily backing up the data.

【０００６】また、システム構成としては、内部システ
ムバスに、バスライン切替回路、バス・バッファを介し
外部システムバスおよび予備系バスラインが任意に収容
可とされ、かつ外部システムバスと分離、接続された状
態でそれぞれ内部システムバス、外部システムバスが自
己診断可とされているマイクロコンピュータと、バスラ
イン切替回路を介し外部システムバスおよび予備系バス
ラインに任意に収容可とされ、かつ少なくとも何れか１
つの装置内部には一連の外部システムバス診断用データ
がマイクロコンピュータに読出し可として予め格納され
ている１以上の周辺装置とを含み、マイクロコンピュー
タによる、バスライン切替制御信号ラインを介されるバ
スライン切替制御下に、マイクロコンピュータ内部およ
び周辺装置各々の内部では、外部システムバスに対する
自己診断結果にもとづき、外部システムバスを構成して
いるバスライン各々はバスライン切替回路により、予め
ライン数が１以上、かつ外部システムバスの構成ライン
数未満として別途用意されている予備系バスライン各々
の何れかを以て任意にバックアップ可とされるべく構成
することで達成される。As a system configuration, an external system bus and a backup system bus line can be arbitrarily accommodated in the internal system bus via a bus line switching circuit and a bus buffer, and are separated and connected to the external system bus. In this state, the internal system bus and the external system bus can be self-diagnosed, and the external system bus and the standby system bus line can be arbitrarily accommodated via the bus line switching circuit, and at least one of them
One device includes one or more peripheral devices in which a series of external system bus diagnostic data is pre-stored as readable by the microcomputer, and the microcomputer switches the bus line via the bus line switching control signal line. Under control, inside the microcomputer and inside each of the peripheral devices, based on the self-diagnosis result for the external system bus, each of the bus lines forming the external system bus has a line number of 1 or more in advance by a bus line switching circuit. In addition, it is achieved by arranging any of the spare system bus lines separately prepared as less than the number of lines constituting the external system bus so as to be arbitrarily backed up.

【０００７】[0007]

【作用】マイクロコンピュータに、外部システムバスを
介し１以上の周辺装置各々が並列的に収容されていると
して、マイクロコンピュータによる自律制御下に、先ず
内部システムバスが外部システムバスから分離された状
態で定期的に、あるいは随時実施されるマイクロコンピ
ュータによる自己診断機能によって、内部システムバス
の正常／異常性が診断されるものとなっている。この診
断の結果として、もしも、内部システムバスが正常であ
ると自己診断された場合には、次には、内部システムバ
スが外部システムバスに接続された状態で、少なくとも
何れか１つの周辺装置の内部に予め格納されている一連
の外部システムバス診断用データが外部システムバスを
介しマイクロコンピュータに読み出された上、期待値と
の間で比較照合されることによって、外部システムバス
の正常／異常性が診断されているものである。その比較
照合の結果として、外部システムバスを構成している１
以上の特定のバスライン各々に障害が発生していること
が検出された場合には、マイクロコンピュータによる、
バスライン切替制御信号ラインを介されるバスライン切
替制御下に、マイクロコンピュータの内部および周辺装
置各々の内部では、それら特定のバスライン各々は、予
めライン数が１以上、かつ外部システムバスの構成ライ
ン数未満として別途用意されている予備系バスラインの
何れかを以てバックアップされる場合は、外部システム
バスはその障害より速やかに救済され得るものである。In the microcomputer, it is assumed that one or more peripheral devices are accommodated in parallel via the external system bus. Under the autonomous control of the microcomputer, first, the internal system bus is separated from the external system bus. The normal / abnormality of the internal system bus is diagnosed by the self-diagnosis function of the microcomputer, which is executed regularly or at any time. As a result of this diagnosis, if the internal system bus is self-diagnosed as normal, next, at least one of the peripheral devices is connected with the internal system bus connected to the external system bus. A series of external system bus diagnostic data stored in advance in the microcomputer is read out to the microcomputer via the external system bus, and then compared with the expected value to check whether the external system bus is normal or abnormal. The sex has been diagnosed. As a result of the comparison and collation, the external system bus is configured 1
When it is detected that a failure has occurred in each of the above specific bus lines, the microcomputer
Under the bus line switching control via the bus line switching control signal line, inside each of the microcomputer and each of the peripheral devices, each of these specific bus lines has a line number of 1 or more in advance and a configuration line of the external system bus. When the backup is made by using one of the spare bus lines separately prepared as less than the number, the external system bus can be promptly relieved from the failure.

【０００８】[0008]

【実施例】以下、本発明を図１から図３により説明す
る。先ず本発明によるマイクロコンピュ−タシステムに
ついて説明すれば、図２はその一例でのブロック構成を
示したものである。これによる場合、そのマイクロコン
ピュ−タシステムは、システム全体を制御するためのＣ
ＰＵボ−ド１と、そのシステム内で各種処理を行う周辺
装置９，１６と、ＣＰＵボ−ド１と周辺装置９，１６各
々との間を外部システムバス６を介し相互に接続するた
めのマザーボード１２とを要素として含むべく基本的に
構成されたものとなっている。通常時にあっては、周辺
装置９，１６各々での処理は、ＣＰＵボード１から外部
システムバス６を介し送出されるアドレスおよびデータ
により制御されているものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to FIGS. First, the microcomputer system according to the present invention will be described. FIG. 2 shows a block configuration as an example. In this case, the microcomputer system has a C for controlling the entire system.
For connecting the PU board 1, the peripheral devices 9 and 16 for performing various processes in the system, and the CPU board 1 and the peripheral devices 9 and 16 to each other via an external system bus 6. It is basically configured to include the motherboard 12 as an element. In normal times, the processing in each of the peripheral devices 9 and 16 is controlled by the address and data sent from the CPU board 1 via the external system bus 6.

【０００９】ここで、以上の構成要素について詳細に説
明すれば、先ずＣＰＵボード１であるが、これは、ＣＰ
Ｕ（マイクロプロセッサ）２、ＲＯＭ（各種制御プログ
ラム格納用メモリ）３、メモリ（ワーク用メモリ）１
３、バスライン切替回路７およびバスライン切替制御部
８が内部システムバスにより相互に接続された状態とし
て構成された上、その内部システムバスが外部システム
バス６に接続されるか否かは、バス・バッファ（具体的
には、双方向トライステートバッファより構成）４によ
り制御されたものとなっている。内部システムバスがＣ
ＰＵ２により自己診断される際には、その内部システム
バスはバス・バッファ４によって、外部システムバス６
から分離された状態で自己診断が行われているものであ
る。また、後述するように、外部システムバス６上での
障害発生に伴い、障害発生に係るバスラインは予備系バ
スライン５を以てバックアップされるが、如何なる態様
を以てバックアップされるかは、バスライン切替制御部
８下におかれているバスライン切替回路７によるものと
なっている。The above-mentioned components will be described in detail. First, the CPU board 1 is the CP board.
U (microprocessor) 2, ROM (memory for storing various control programs) 3, memory (work memory) 1
3, the bus line switching circuit 7 and the bus line switching control unit 8 are configured to be connected to each other by the internal system bus, and whether the internal system bus is connected to the external system bus 6 depends on the bus. It is controlled by a buffer (specifically, a bidirectional tristate buffer) 4. Internal system bus is C
When self-diagnosed by PU2, its internal system bus is controlled by bus buffer 4 and external system bus 6
The self-diagnosis is performed in a state separated from. As will be described later, when a failure occurs on the external system bus 6, the bus line related to the failure is backed up by the backup system bus line 5. What kind of mode is backed up depends on the bus line switching control. This is due to the bus line switching circuit 7 placed under the section 8.

【００１０】また、マザーボード１２には、外部システ
ムバス６以外に、外部システムバス６の障害時に障害発
生に係るバスラインをバックアップするための予備系バ
スライン５と、そのバックアップ態様を制御するための
バスライン切替制御信号ライン１５とが含まれたものと
なっている。ここで、注意すべきは、予備系バスライン
５はその構成ライン数が少なくとも１以上、かつ外部シ
ステムバス６の構成ライン数未満として設定されるが、
具体的には、その構成ラインは、要求されている信頼性
の程度に応じて必要最小限用意されればよいものであ
る。In addition to the external system bus 6, the motherboard 12 also has a spare system bus line 5 for backing up the bus line related to the failure when the external system bus 6 fails, and a backup mode for controlling the backup mode. The bus line switching control signal line 15 is included. Here, it should be noted that the spare system bus line 5 is set such that the number of its constituent lines is at least 1 and less than the number of constituent lines of the external system bus 6.
Specifically, the configuration line may be prepared in a necessary minimum according to the required degree of reliability.

【００１１】周辺装置９，１６はまた、その内部のバス
ライン切替回路１０，１１を介し外部システムバス６お
よび予備系バスライン５に任意に収容可とされており、
そのうち、周辺装置９内のデータ格納エリア１４には、
一連の外部システムバス診断用データがＣＰＵボード１
上に読出し可として予め格納されたものとなっている。
外部システムバス６が自己診断される際には、それら一
連の外部システムバス診断用データが外部システムバス
６を介しＣＰＵボード１上に読み出された上、期待値と
の間で比較照合されることによって、外部システムバス
６の正常／異常性が診断されているものである。Peripheral devices 9 and 16 can be optionally accommodated in the external system bus 6 and the backup system bus line 5 via the internal bus line switching circuits 10 and 11.
Among them, in the data storage area 14 in the peripheral device 9,
A series of external system bus diagnostic data is the CPU board 1
It has been stored in advance as readable.
When the external system bus 6 is self-diagnosed, a series of the external system bus diagnostic data is read out onto the CPU board 1 via the external system bus 6 and compared with the expected value. As a result, the normality / abnormality of the external system bus 6 is diagnosed.

【００１２】さて、以上のようにしてなるマイクロコン
ピュ−タシステムにおける、本発明に係る自己診断処理
について説明すれば、図１はその一例での処理フローを
示したものである。これによる場合、ＣＰＵ２では、Ｒ
ＯＭ３に格納されている自己診断処理プログラムが定期
的に、あるいは必要に応じ随時実行されるものとなって
いる。自己診断処理プログラムにより外部システムバス
６上での障害が、障害発生に係るバスラインが特定され
た状態で検出された場合には、そのバスラインは予備系
バスライン５を以てバックアップされるべくバスライン
切替回路７，１０，１１各々がＣＰＵ２により制御され
ることによって、外部システムバス６はその障害より速
やかに救済され得るものである。Now, the self-diagnosis processing according to the present invention in the above-described microcomputer computer will be described. FIG. 1 shows a processing flow in an example thereof. In this case, in CPU2, R
The self-diagnosis processing program stored in the OM 3 is executed regularly or as needed. When a failure on the external system bus 6 is detected by the self-diagnosis processing program in a state where the bus line related to the failure occurrence is specified, the bus line should be backed up by the backup system bus line 5. By controlling each of the switching circuits 7, 10, 11 by the CPU 2, the external system bus 6 can be promptly relieved from the failure.

【００１３】即ち、自己診断処理プログラムが実行され
れば、先ず外部システムバス６からＣＰＵボード１が分
離された状態で、ＣＰＵボード１内部が正常に動作する
か否かが確認される必要があるが、そのために、ＣＰＵ
２によりバス・バッファ４は高インピーダンス状態に設
定されるものとなっている（ステップ１００）。次に、
この状態で、ＣＰＵボード１内での動作状態を確認すべ
く、メモリ１３に対しては、アクセスアドレスが更新さ
れつつ、所定のテストデータを書込みする度に、そのメ
モリ１３からそのテストデータを読み出した上、書込み
テストデータと比較照合する、といった動作が繰返し行
われることによって、ＣＰＵボード１内での動作状態の
良否が判定されているものである（ステップ２００，３
００）。その判定の結果、もしも、ＣＰＵボード１内で
の動作状態が正常でない場合には、不具合処理が行われ
た上、ＣＰＵボード１に対しては適当な措置（例えば、
そのＣＰＵボード１自体の正常ＣＰＵボードとの交換）
が採られることによって、速やかな復旧が図られる必要
があるものである（ステップ５００）。That is, if the self-diagnosis processing program is executed, it is first necessary to confirm whether or not the inside of the CPU board 1 normally operates with the CPU board 1 separated from the external system bus 6. But for that, the CPU
2 sets the bus buffer 4 in a high impedance state (step 100). next,
In this state, in order to confirm the operation state in the CPU board 1, the test data is read from the memory 13 every time a predetermined test data is written while the access address is updated. In addition, the quality of the operating state in the CPU board 1 is determined by repeating the operation of comparing and collating with the write test data (steps 200 and 3).
00). As a result of the determination, if the operating state in the CPU board 1 is not normal, the defect processing is performed and an appropriate measure (for example,
Replacement of the CPU board 1 itself with a normal CPU board)
Therefore, it is necessary to promptly recover (step 500).

【００１４】また、もしも、ＣＰＵボード１内での動作
状態が正常であることが確認された場合には、外部シス
テムバス６が自己診断されるべく、その時点でバスバッ
ファ４は元の低インピーダンス状態に戻されるものとな
っている（ステップ４００）。この状態で、外部システ
ムバス６の良否が自己診断されるわけであるが、その診
断は、具体的には、周辺装置９内のデータ格納エリア１
４に予め格納されている一連の外部システムバス診断用
データが、外部システムバス６を介しＣＰＵボード１上
に順次読み出された上、期待値との間で比較照合される
ことによって、行われるものとなっている。この一連の
比較照合の結果として、外部システムバス６を構成して
いるバスラインのうち、何れのバスラインに短絡／開放
障害が発生しているかが検出され得るものである（ステ
ップ６００、７００）。尤も、その一連の比較照合の結
果として、外部システムバス６の正常性が確認された場
合には、一連の自己診断処理は成功裡に終了されるもの
である。If it is confirmed that the operating condition in the CPU board 1 is normal, the external system bus 6 is self-diagnosed so that the bus buffer 4 has the original low impedance. It is to be returned to the state (step 400). In this state, the quality of the external system bus 6 is self-diagnosed. Specifically, the diagnosis is performed by the data storage area 1 in the peripheral device 9.
A series of external system bus diagnostic data stored in advance in 4 is sequentially read out on the CPU board 1 via the external system bus 6 and then compared and compared with an expected value. It has become a thing. As a result of this series of comparisons and collations, it is possible to detect which of the bus lines forming the external system bus 6 has a short circuit / open fault (steps 600 and 700). . However, when the normality of the external system bus 6 is confirmed as a result of the series of comparison and collation, the series of self-diagnosis processing is successfully completed.

【００１５】さて、一連の比較照合の結果として、障害
発生に係るバスラインが特定され得た場合には、ＣＰＵ
２からバスライン切替制御部８に対しては、何れのバス
ラインが予備系バスライン５によりバックアップされる
べきかを示す指示が発せられるものとなっている。この
指示にもとづき、バスライン切替制御部８からは、該当
バスラインの番号がコード化された上、バスライン切替
制御信号ライン１５上にパラレル転送されているもので
ある（ステップ８００）。バスライン切替制御信号ライ
ン１５上からのコード化バスライン切替制御信号によっ
て、バスライン切替回路７，１０，１１各々では、障害
発生に係るバスラインは一斉に予備系バスライン５を以
てバックアップされているものである（ステップ９０
０）。If a bus line related to a failure can be identified as a result of a series of comparison and collation, the CPU
An instruction is issued from 2 to the bus line switching control unit 8 indicating which bus line should be backed up by the backup system bus line 5. Based on this instruction, the bus line switching control unit 8 encodes the number of the corresponding bus line and transfers it in parallel on the bus line switching control signal line 15 (step 800). A bus line switching control signal from the bus line switching control signal line 15 causes the bus lines involved in the failure to be simultaneously backed up by the spare system bus line 5 in each of the bus line switching circuits 7, 10, and 11. (Step 90)
0).

【００１６】ここで、それらバスライン切替回路７，１
０，１１について説明すれば、これらは同一構成とされ
るが、その一例での回路構成をバスライン切替回路７に
例を採って図３に示す。図示のように、本例では、予備
系バスライン５の構成バスライン数が１、外部システム
バス６の構成バスライン数が４であるとして、その外部
システムバス６の構成バスラインの任意の何れか１つに
障害が発生した場合には、その構成バスラインは予備系
バスライン５を以てバックアップされ得るものとなって
いる。Here, those bus line switching circuits 7, 1
0 and 11 have the same configuration, an example of the circuit configuration is shown in FIG. 3 by taking the bus line switching circuit 7 as an example. As illustrated, in this example, assuming that the number of constituent bus lines of the spare system bus line 5 is one and the number of constituent bus lines of the external system bus 6 is four, any one of the constituent bus lines of the external system bus 6 is assumed. If one of them fails, the constituent bus line can be backed up by the spare bus line 5.

【００１７】即ち、バスライン切替回路７は、コード化
バスライン切替制御信号をデコードするデコーダ１９
や、そのデコード出力を反転するインバータ３３、同じ
くそのデコード出力によって出力インピーダンスが制御
可とされたトライステートバッファ２１およびバイラテ
ラルゲート２２を含むようにして構成されたものとなっ
ている。通常時にあっては、バイラテラルゲート２２は
何れも高出力インピーダンス状態に、また、トライステ
ートバッファ２１は何れも低出力インピーダンス状態に
おかれることによって、バス・バッファ４側の外部シス
テムバス６はその構成バスラインＡ０〜Ａ３がそのまま
トライステートバッファ２１を介し内部システムバスと
双方向に接続されたものとなっている。しかしながら、
ここで、例えば、構成バスラインＡ０に障害が発生した
場合を想定すれば、バスライン切替制御信号ライン１５
上からのコード化バスライン切替制御信号がデコーダ１
９内にラッチされた上、デコードされることによって、
その構成バスラインＡ０対応に設けられている、逆並列
接続のトライステートバッファ２１は何れも高出力イン
ピーダンス状態におかれる一方、予備系バスライン５は
低出力インピーダンス状態を以て内部システムバス側の
構成バスラインＡ０に接続されるべく、所定の２つのバ
イラテラルゲート２２は何れも低出力インピーダンス状
態におかれるようにすればよいものである。これからも
判るように、予備系バスライン５の構成バスライン数が
２である場合には、外部システムバス６の構成バスライ
ンの任意の何れか２つに障害が発生した場合に対処し得
るものであり、このような事情は、予備系バスライン５
の構成バスライン数が３である場合も同様である。That is, the bus line switching circuit 7 has a decoder 19 for decoding the coded bus line switching control signal.
In addition, it is configured to include an inverter 33 that inverts the decoded output, a tristate buffer 21 and a bilateral gate 22 whose output impedance is controllable by the decoded output. At normal times, all the bilateral gates 22 are set to a high output impedance state, and all the tri-state buffers 21 are set to a low output impedance state, so that the external system bus 6 on the bus buffer 4 side is set to that state. The constituent bus lines A0 to A3 are bidirectionally connected to the internal system bus via the tri-state buffer 21. However,
Here, for example, assuming that a failure occurs in the constituent bus line A0, the bus line switching control signal line 15
The coded bus line switching control signal from above is the decoder 1
By being latched in 9 and decoded,
The anti-parallel connection tri-state buffers 21 provided for the constituent bus line A0 are all placed in a high output impedance state, while the standby system bus line 5 is in a low output impedance state and is a constituent bus on the internal system bus side. All of the two predetermined bilateral gates 22 should be placed in the low output impedance state so as to be connected to the line A0. As can be seen from the above, when the number of the constituent bus lines of the spare system bus line 5 is 2, it is possible to cope with a failure in any two of the constituent bus lines of the external system bus 6. In this situation, the standby bus line 5
The same applies to the case where the number of constituent bus lines is 3.

【００１８】因みに、バスライン切替制御信号ライン１
５の構成ライン数は、外部システムバス６の構成バスラ
イン数が小さい場合に無視し得ないが、その構成バスラ
イン数が大きくなる程に無視し得ることから、本発明
は、一般に外部システムバス６の構成バスライン数が大
きい場合に、適用上での効果は大となっている。尤も、
コード化バスライン切替制御信号がバスライン切替制御
信号ライン１５上をシリアル転送される場合は、その構
成ライン数は外部システムバス６の構成バスライン数と
は無関係に１に抑えられるものとなっている。Incidentally, the bus line switching control signal line 1
The number of the constituent lines of 5 cannot be ignored when the number of the constituent bus lines of the external system bus 6 is small, but can be ignored as the number of the constituent bus lines becomes large. Therefore, the present invention is generally applicable to the external system bus. When the number of bus lines of 6 is large, the effect on application is large. Of course,
When the coded bus line switching control signal is serially transferred on the bus line switching control signal line 15, the number of constituent lines is suppressed to 1 regardless of the number of constituent bus lines of the external system bus 6. There is.

【００１９】[0019]

【発明の効果】以上、説明したように、請求項１，２に
よる場合は、マイクロコンピュータによる自己診断機能
によって、障害要因の切分け究明が可とされつつ、障害
要因が外部システムバス上にあると判定された場合に
は、その障害発生に係るバスラインは、予め別途、必要
最小限用意されている予備系バスラインの何れかを以て
速やかにバックアップされるようにした、マイクロコン
ピュータシステムにおける外部システムバスの障害から
の救済方法とそのマイクロコンピュ−タシステムそのも
のがそれぞれ得られるものとなっている。As described above, according to the first and second aspects, the failure factor is on the external system bus while the failure factor can be isolated and investigated by the self-diagnosis function of the microcomputer. If it is determined that the failure, the bus line related to the failure is separately backed up in advance by using one of the minimum necessary spare bus lines, which is an external system in the microcomputer system. A method of relieving a bus failure and the microcomputer system itself have been obtained.

【図面の簡単な説明】[Brief description of drawings]

【図１】図１は、本発明に係る、マイクロコンピュータ
による自己診断処理の一例での処理フローを示す図FIG. 1 is a diagram showing a processing flow of an example of self-diagnosis processing by a microcomputer according to the present invention.

【図２】図２は、本発明によるマイクロコンピュ−タシ
ステムの一例でのブロック構成を示す図FIG. 2 is a diagram showing a block configuration of an example of a microcomputer computer according to the present invention.

【図３】図３は、本発明に係るバスライン切替回路の一
例での回路構成を示す図FIG. 3 is a diagram showing a circuit configuration of an example of a bus line switching circuit according to the present invention.

【符号の説明】[Explanation of symbols]

２…ＣＰＵ（マイクロプロセッサ）、３…ＲＯＭ、４…
バス・バッファ、５…予備系バスライン、６…外部シス
テムバス、７，１０，１１…バスライン切替回路、８…
バスライン切替制御部、９，１６…周辺装置、１４…デ
ータ格納エリア、１５…バスライン切替制御信号ライン2 ... CPU (microprocessor), 3 ... ROM, 4 ...
Bus buffer, 5 ... spare bus line, 6 ... external system bus, 7, 10, 11 ... bus line switching circuit, 8 ...
Bus line switching control unit, 9, 16 ... Peripheral device, 14 ... Data storage area, 15 ... Bus line switching control signal line

───────────────────────────────────────────────────── フロントページの続き (72)発明者 太野 忠幸 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立アドバンストシステムズ内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tadayuki Ohno 216 Totsuka-cho, Totsuka-ku, Yokohama, Kanagawa Prefecture Hitachi Advanced Systems Co., Ltd.

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 マイクロコンピュータに、外部システム
バスを介し１以上の周辺装置各々が並列的に収容されて
なるマイクロコンピュータシステムにおける外部システ
ムバスの障害からの救済方法であって、マイクロコンピ
ュータによる自律制御下に、内部システムバスが外部シ
ステムバスから分離された状態で定期的に、あるいは随
時実施される自己診断によって、内部システムバスが正
常であると自己診断された場合には、内部システムバス
が外部システムバスに接続された状態で、少なくとも何
れか１つの周辺装置の内部に予め格納されている一連の
外部システムバス診断用データが外部システムバスを介
しマイクロコンピュータに読み出された上、期待値との
間で比較照合されるようにし、比較照合の結果として、
外部システムバスを構成している１以上のバスライン各
々に障害が発生していることが検出された場合には、マ
イクロコンピュータによる、バスライン切替制御信号ラ
インを介されるバスライン切替制御下に、マイクロコン
ピュータの内部および周辺装置各々の内部では、障害発
生に係るバスライン各々は、予めライン数が１以上、か
つ外部システムバスの構成ライン数未満として別途用意
されている予備系バスライン各々の何れかを以て任意に
バックアップされるようにした、マイクロコンピュータ
システムにおける外部システムバスの障害からの救済方
法。1. A method of relieving an external system bus failure in a microcomputer system in which one or more peripheral devices are accommodated in parallel in the microcomputer via an external system bus, the autonomous control by the microcomputer. If the internal system bus is self-diagnosed as normal under the condition that the internal system bus is separated from the external system bus, or by the self-diagnosis that is performed from time to time, the internal system bus is While connected to the system bus, a series of external system bus diagnostic data stored in advance in at least one of the peripheral devices is read by the microcomputer via the external system bus, and the expected value and To be compared and collated between, and as a result of the comparison and collation,
When it is detected that a failure has occurred in each of the one or more bus lines forming the external system bus, under the bus line switching control via the bus line switching control signal line by the microcomputer, In the inside of the microcomputer and in each of the peripheral devices, each of the bus lines related to the failure occurrence is one of the spare system bus lines which is separately prepared so that the number of lines is 1 or more and less than the number of constituent lines of the external system bus. A method for recovering from a failure of an external system bus in a microcomputer system, which is arbitrarily backed up by the above. 【請求項２】 マイクロコンピュータに、外部システム
バス、予備系バスラインおよびバスライン切替制御信号
ラインを介し１以上の周辺装置各々が並列的に収容され
てなるマイクロコンピュータシステムであって、内部シ
ステムバスに、バスライン切替回路、バス・バッファを
介し外部システムバスおよび予備系バスラインが任意に
収容可とされ、かつ外部システムバスと分離、接続され
た状態でそれぞれ内部システムバス、外部システムバス
が自己診断可とされているマイクロコンピュータと、バ
スライン切替回路を介し外部システムバスおよび予備系
バスラインに任意に収容可とされ、かつ少なくとも何れ
か１つの装置内部には一連の外部システムバス診断用デ
ータがマイクロコンピュータに読出し可として予め格納
されている１以上の周辺装置とを含み、マイクロコンピ
ュータによる、バスライン切替制御信号ラインを介され
るバスライン切替制御下に、マイクロコンピュータ内部
および周辺装置各々の内部では、外部システムバスに対
する自己診断結果にもとづき、外部システムバスを構成
しているバスライン各々はバスライン切替回路により、
予めライン数が１以上、かつ外部システムバスの構成ラ
イン数未満として別途用意されている予備系バスライン
各々の何れかを以て任意にバックアップ可とされてなる
マイクロコンピュータシステム。2. A microcomputer system in which one or more peripheral devices are accommodated in parallel in a microcomputer via an external system bus, a backup system bus line and a bus line switching control signal line, and an internal system bus. In addition, the external system bus and the backup system bus line can be arbitrarily accommodated via the bus line switching circuit and the bus buffer, and the internal system bus and the external system bus are self-contained when they are separated and connected to the external system bus. A microcomputer capable of diagnosing and optionally accommodating in an external system bus and a standby bus line via a bus line switching circuit, and a series of external system bus diagnostic data in at least any one device. Is pre-stored in the microcomputer as readable and stored in one or more Under the control of the bus line switching including the peripheral device and the bus line switching control signal line by the microcomputer, inside the microcomputer and in each of the peripheral devices, the external system bus is based on the self-diagnosis result for the external system bus. Each of the bus lines that make up the
A microcomputer system in which the number of lines is at least 1 and less than the number of lines constituting the external system bus, and which can be arbitrarily backed up by any of the spare system bus lines separately prepared.