JPH0946350A - 物理ループバック制御回路及びatm交換機 - Google Patents

物理ループバック制御回路及びatm交換機

Info

Publication number
JPH0946350A
JPH0946350A JP7191528A JP19152895A JPH0946350A JP H0946350 A JPH0946350 A JP H0946350A JP 7191528 A JP7191528 A JP 7191528A JP 19152895 A JP19152895 A JP 19152895A JP H0946350 A JPH0946350 A JP H0946350A
Authority
JP
Japan
Prior art keywords
signal
physical
cell
loopback
physical loopback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7191528A
Other languages
English (en)
Inventor
Sachiko Tajima
祥子 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP7191528A priority Critical patent/JPH0946350A/ja
Publication of JPH0946350A publication Critical patent/JPH0946350A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【目的】 物理ループバックを行ったときに異常セルを
発生することなく、簡単な回路構成で実現する。 【構成】 CPU5からのループバック開始命令は命令
レジスタ33に一時保持し、命令保持信号を同期制御部
32へ与える。同期制御部32は、命令保持信号から上
り入力セル信号に同期した同期信号を用いて物理ループ
信号を生成し、物理ループセレクタ31に与える。物理
ループセレクタ31は、物理ループ信号によって下り入
力回線からのセル信号と同期信号とを選択出力し、物理
ループバックを開始する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は物理ループバック制御回
路及びATM(非同期転送モード)交換機に関し、物理
ループバックに関するものである。
【0002】
【従来の技術】一般にATM交換機のループバック処理
は、図2に示すようにATMレイヤ処理回路部分で行わ
れ、オフライン時にCPU又はマイクロプロセッサから
の命令によって、図2のループ1のようにセル流を折り
返すことによって、故障箇所の切り分け等をするもので
ある。
【0003】ATM網を用いた回線では、通常は上り回
線と下り回線とがペアで構成されている。そして、この
ような上りと下りには、それぞれATMレイヤ処理を行
うATMレイヤ処理回路がそれぞれ設けられ、独立して
処理を行っている。また、これらATMセル流は、AT
MセルデータとATMセルの先頭を識別するためのAT
Mセル同期信号(SYNC)とで構成されている。
【0004】また、一般にこれら上りと下りのATMセ
ルの位相関係は定まっていない。従来、この物理ループ
バックは、図3のようにオフライン時にCPU又はマイ
クロプロセッサからの命令を命令保持レジスタRで保持
した命令保持信号を直接物理ループセレクタSのセレク
ト信号にしていたため、即ATMセル同期信号とATM
セルをループバックしていた。
【0005】
【発明が解決しようとする課題】しかしながら、上述の
従来の構成で物理ループバック起動開始命令又はループ
バック終了命令を出すと、図4のタイミングチャートに
示すように、起動開始命令を出してから、最初のATM
セル同期信号が来るまでのATMセルデータ、即ち、上
り出力ATMセル流のA時点で、ATMセルが途切れて
しまい、異常データとして上りATMセル流が形成され
送信されていた。
【0006】更に、終了命令を出してから、最初のAT
Mセル同期信号が来るまでのATMセルデータ、即ち、
上り出力ATMセル流のの時点で、ATMセルが途切
れてしまい、異常データとして上りATM流に送信され
ていた。
【0007】これらの異常データが上り出力回線へ流さ
れることによって、後段のループバック信号の受信点
(例えば、端末装置)で異常セルデータを検出してしま
い、エラーが認識されるという問題があった。
【0008】以上のようなことから、物理ループバック
を行ったときに上述のような異常セルが発生しないよう
な回路を、簡単な構成で実現することができる物理ルー
プバック制御回路及びATM交換機の提供が要請されて
いる。
【0009】
【課題を解決するための手段】そこで、本発明は、『物
理ループバック制御信号』によって、上り入力回線から
のセル信号とこのセル信号に同期した同期信号Aとの組
信号、又は下り入力回線からのセル信号とこのセル信号
に同期した同期信号Bとの組信号のいずれかを上り出力
回線又は下り出力回線へ選択出力する『物理ループセレ
クト手段』と、上記物理ループバック制御信号を生成し
て『上記物理ループセレクト手段』に与える『制御手
段』とを備えた『物理ループバック制御回路』におい
て、以下の特徴的な構成で上述の課題を解決するもので
ある。
【0010】即ち、本発明は、『上記制御手段』に下り
入力回線から上り出力回線への物理ループバックを制御
するための『第1の物理ループバック制御手段』を備
え、この『第1の物理ループバック制御手段』は、上記
上り入力回線からの上記同期信号Aと、上記下り入力回
線からの上記同期信号Bとを取り込み、『上記物理ルー
プセレクト手段』に対して、上記下り入力回線からの上
記セル信号・同期信号Bを上り出力回線へ選択出力させ
て上記上り出力回線への物理ループバックを行わせる場
合に、上記同期信号Aを使用して上記物理ループバック
制御信号を生成する。そして、『上記物理ループセレク
ト手段』に対して、上り入力回線からのセル信号・同期
信号Aを上記上り出力回線へ選択出力させて、上記下り
入力回線からの上記セル信号・同期信号Bの上記上り出
力回線への物理ループバックを解除させる場合に、上記
同期信号Bを使用して上記物理ループバック制御信号を
生成する構成である。
【0011】
【作用】上述の発明の構成によれば、下り入力回線から
上り入力回線への物理ループバックを異常セルが発生す
ることなく行うために第1の物理ループバック制御手段
を備えている。第1の物理ループバック制御手段は、上
り入力回線からのセル信号に同期した同期信号Aと、下
り入力回線からのセル信号に同期した同期信号Bとを取
り込み、下り入力回線からのセル信号・同期信号Bを上
り出力回線へ物理ループバックを行う場合には、上り入
力回線のセル信号に同期した同期信号Aを使用して物理
ループバック制御信号を生成して物理ループセレクト手
段に与える。
【0012】これによって、物理ループセレクト手段
は、上り入力回線からのセル信号から下り入力回線のセ
ル信号への切り替え選択出力において、上り入力回線の
セル信号に同期した同期信号Aを使用しているので、従
来のように上り入力回線からのセル信号の途中でセル信
号が断ち切れることがなく、1セル分のセル信号が物理
ループセレクト手段から出力された直後に下り入力回線
からのセル信号を上り出力回線へ選択出力することがで
きるのである。
【0013】更に、下り入力回線のセル・同期信号Bを
上り出力回線へ物理ループバック開始した後、この物理
ループバックを解除して上り入力回線のセル信号・同期
信号を上り出力回線へ選択出力するように戻すために、
下り入力回線からの同期信号Bを使用して物理ループバ
ック制御信号を生成して物理ループセレクト手段に与え
ることで、従来のように下り入力回線からのセル信号の
選択出力の途中でセル信号が断ち切れることがなく、1
セル分のセル信号が物理ループセレクト手段から出力さ
れた直後に上り入力回線からのセル信号を上り出力回線
へ選択出力するように戻すことができるのである。
【0014】従って、物理ループバックを行ったときに
上述の従来のような異常セルが発生することなく、簡単
な回路構成で実現することができる。
【0015】
【実施例】次に本発明をATM交換機に適用した場合の
好適な実施例を図面を用いて以下に説明する。
【0016】そこで、本実施例では、ATM交換機にお
いて、ソフトウエア処理による切り替え指示を保持する
命令保持レジスタ部と、通常のATMセル流とループバ
ックのATMセル流を選択するセレクタ部と、上記命令
保持レジスタ部からの切り替え指示を受けて、セレクタ
部の切り替え制御を行う同期制御部から構成し、ループ
バック起動時に上り入力ATMセル同期信号に同期し、
解除時に下り入力ATMセル同期信号に同期してループ
バックさせるように構成する。
【0017】図5は本実施例のATM交換機の機能ブロ
ック図である。この図5において、特徴的なことは、物
理ループバックを行うためにATMレイヤ処理回路21
に物理ループバック回路21aを備え、CPU5からの
物理ループバック命令(ソフトウエア処理による命令)
によって、ATMセル流に異常が起こらないように切り
替え制御を行うものである。
【0018】尚、上記CPU5は、マイクロプロセッ
サ、プログラムROM、ワーキングRAMなどから構成
され、ATM交換機内の全体的な制御を行うと共に、物
理ループバック回路21aに対する物理ループバック命
令(例えば、ソフトウエア処理による命令)を生成して
与えるものである。
【0019】(物理ループバック回路21aの具体的な
回路構成): そこで、図1は上記物理ループバック
回路21aの具体的な回路構成図である。この図1にお
いて、物理ループバック回路21aは、物理ループセレ
クタ31と、同期制御部32と、命令保持レジスタ33
とから構成されている。この図1において、特徴的には
同期制御部32を新規に備えることで、上述の従来の問
題を解決するものである。
【0020】同期制御部32は、上り同期信号と下り同
期信号とを取り込み、命令保持レジスタ33からの命令
保持信号によって最適タイミングの物理ループ信号を生
成して物理ループセレクタ31に与える。これによっ
て、物理ループセレクタ31は、下り入力セル流と下り
同期信号を選択して上り出力セル流と上り同期信号とし
て出力するものである。
【0021】(同期制御部32の詳細な機能構成):
図6は、上述の同期制御部32の詳細な機能構成図で
ある。この図6において、同期制御部32は、切り替え
タイミングセレクタ32aと、レジスタ32bとから構
成されている。
【0022】切り替えタイミングセレクタ32aは、上
り同期信号と、下り同期信号とを取り込み、命令保持レ
ジスタ33からの命令保持信号によって、上り同期信
号、下り同期信号のいずれかを選択して、この選択した
信号を切り替えタイミング信号としてレジスタ32bに
与える。このレジスタ32bは、具体的にはフリップフ
ロップ回路で構成され、切り替えタイミグ信号で上述の
命令保持信号をサンプリングして、この結果を物理ルー
プ信号として物理ループセレクタ31に与えるのであ
る。
【0023】(物理ループ開始動作): 次に上述の
ATM交換機における物理ループバックの開始動作から
図7の動作タイミングチャートを用いて説明する。図7
(a)は上り入力セル流に同期した上り入力同期信号で
ある。図7(b)は上り入力セル流である。図7(c)
は、下り出力セル流に同期した下り入力同期信号であ
る。図7(d)は下りセル流である。図7(e)は、C
PU5からの物理ループバック開始命令(ソフト命令)
信号である。図7(f)は命令保持レジスタ33からの
命令保持信号である。図7(g)は切り替えタイミング
セレクタ32aからの切り替えタイミング信号である。
図7(h)は同期制御部32からの物理ループ信号であ
る。図7(i)は物理ループセレクタ31の上り出力同
期信号である。図7(j)は物理ループセレクタ31の
上り出力セル流である。
【0024】先ず、CPU5は物理ループバック開始命
令信号(図7(e))をパルス信号で命令保持レジスタ
33に与えると、命令保持レジスタ33は、命令保持信
号(図7(f))をロウレベルからハイレベルにして同
期制御部32の切り替えタイミングセレクタ32aと、
レジスタ32bとに与える。切り替えタイミングセレク
タ32aは、命令保持信号(図7(f))を与えられる
と、上り入力同期信号を切り替えタイミング信号(図7
(g))として出力してレジスタ32bに与える。
【0025】更に、レジスタ32bには、命令保持信号
(図7(f))が与えられているので、上記切り替えタ
イミング信号(図7(g))で上記切り替えタイミング
信号(図7(g))をサンプリングすることで物理ルー
プ信号(図7(h))を生成して物理ループセレクタ3
1に与える。これによって物理ループセレクタ31は、
上り入力セル流・同期信号(図7(b)・(a))から
下り入力セル流・同期信号(図7(d)・(c))へ切
り替え選択して、下り回線からのセル流と同期信号とを
上り回線へループバックさせて出力するのである(図7
(i)、(j))。
【0026】ここで特に重要なことは、図7(j)の上
り出力セル流のタイミングにおいて、上り出力セルA
は、途中で断ち切れることなく、上り出力同期信号を基
準に54バイト又は53バイトのセルを正常に上り出力
回線へ送り出し直後に物理ループセレクタ31は切り替
え選択を行って、下り入力回線からのセル〜〜、…
を上り出力セルとして送り出しているので、受信側など
で異常セルデータと判定されなくなるのである。尚、こ
こで、図7(j)のタイミングチャートにおけるセル
は正規のセルの途中で切り替え選択出力されているた
め、セルの長さが短くなっているが、このセルは受信
側では無効データとして廃棄することで異常と判定され
ることを回避することができるのである。
【0027】従って、物理ループバック開始時のセルA
とセルとを合わせたセルの長さは長くなるが受信側に
とっては何等問題を生じることはないのである。
【0028】(物理ループ終了動作): 次に上述の
ATM交換機における物理ループバックの終了(解除)
動作について図8の動作タイミングチャートを用いて説
明する。図8(a)は上り入力セル流に同期した上り入
力同期信号である。図8(b)は上り入力セル流であ
る。図8(c)は下り入力セル流に同期した下り入力同
期信号である。図8(d)は下り入力セル流である。図
8(e)はCPU5からの物理ループバック終了命令
(ソフトウエア処理命令)である。図8(f)は命令保
持レジスタ33からの命令保持信号である。図8(g)
は切り替えタイミングセレクタ32aからの切り替えタ
イミング信号である。図8(h)は同期制御部32から
の物理ループ信号である。図8(i)は物理ループセレ
クタ31の上り出力同期信号である。図7(j)は物理
ループセレクタ31の上り出力セル流である。
【0029】そこで、物理ループバック開始後、次にこ
のループバックを終了(解除)するときには、CPU5
は物理ループバック終了命令信号(図8(e))をパル
ス信号で命令保持レジスタ33に与えると、命令保持レ
ジスタ33は、命令保持信号(図8(f))をハイレベ
ル信号からロウレベル信号に変化させて同期制御部32
の切り替えタイミングセレクタ32aと、レジスタ32
bとに与える。切り替えタイミングセレクタ32aは、
命令保持信号(図8(f))を与えられると、下り入力
同期信号を切り替えタイミング信号(図8(g))とし
て出力してレジスタ32bに与える。
【0030】更に、レジスタ32bには、命令保持信号
(図8(f))が与えられているので、上記切り替えタ
イミング信号(図8(g))で上記命令保持信号(図8
(f))をサンプリングすることで物理ループ信号(図
8(h))を生成して物理ループセレクタ31に与え
る。これによって物理ループセレクタ31は、ループバ
ックを停止し、元のループに戻すために下り入力セル流
・同期信号(図8(d)・(c))から上り入力セル流
・同期信号(図8(b)・(a))へ切り替え選択し
て、上り入力回線からのセル流と同期信号とを上り回線
へ出力させるように戻すのである(図8(i)、
(j))。
【0031】ここで特に重要なことは、図8(j)の上
り出力セル流のタイミングにおいて、上り出力セル
は、途中で断ち切れることなく、上り出力同期信号を基
準に54バイト又は53バイトのセルを正常に上り回線
へ送り出し直後に物理ループセレクタ31は切り替え選
択を行って、上り入力回線からのセルH〜L〜、…を上
り出力セルとして送り出しているので、受信側などで異
常セルデータと判定されなくなるのである。尚、ここ
で、図8(j)のタイミングチャートにおけるセルHは
正規のセルの途中で切り替え選択出力されているため、
セルの長さが短くなっているが、このセルHは受信側で
は無効データとして廃棄することで異常と判定されるこ
とを回避することができるのである。
【0032】従って、物理ループバック終了時のセル
とセルHとを合わせたセルの長さは長くなるが受信側に
とっては何等問題を生じることはないのである。
【0033】(実施例の効果): 以上の実施例の物
理ループバック制御回路及びATM交換機によれば、従
来のような物理ループバックを行ったときに、異常セル
が発生し、ループバック信号を受ける受信側装置でエラ
ーを認識させること無く、ループバックを行うことがで
きる。
【0034】具体的には、下り入力回線から上り出力回
線への物理ループバックを制御するための物理ループバ
ック回路21aを備え、この物理ループバック回路21
aは、上り入力回線からの同期信号と、下り入力回線か
らの同期信号を取り込み、物理ループセレクタ31に対
して、下り入力回線からのセル信号・同期信号を上り出
力回線へ選択出力させて上り出力回線への物理ループバ
ックを行わせる場合に、上記上り入力回線同期信号を使
用して物理ループ信号を生成し、物理ループセレクタ3
1に対して、上り入力回線からのセル信号・同期信号を
上り出力回線へ選択出力させて上り出力回線への物理ル
ープバックを解除させる場合に、下り入力回線同期信号
を使用して物理ループ信号を生成する構成であるので、
従来のように上り入力回線からのセル信号の途中でセル
信号が断ち切れることがなく、1セル分のセル信号が物
理ループセレクタ31から出力された直後に下り入力回
線からのセル信号を上り出力回線へ選択出力することが
できるのである。
【0035】更に、物理ループ終了(解除)において
も、従来のように下り入力回線からのセル信号の選択出
力の途中でセル信号が断ち切れることがなく、1セル分
のセル信号が物理ループセレクタ31から出力された直
後に上り入力回線からのセル信号を上り出力回線へ選択
出力するように戻すことができるのである。
【0036】従って、物理ループバックを行ったときに
従来のような異常セルを発生することなく、簡単な回路
構成の物理ループバック回路及びATM交換機を実現す
ることができる。
【0037】また、図1、図6のような回路構成を採る
ことで、回路の小形化を図ることができ、ATM交換機
に適用した場合にもライン回路を小形化することができ
る。更に、消費電力の低減にも寄与することができる。
【0038】(他の実施例): (1)尚、以上の実
施例においては、下り入力回線からのセル信号と同期信
号とを物理ループバックして上り出力回線へ選択出力す
ることを例にして説明したが、他に、上り入力回線から
のセル信号と同期信号とを下り出力回線へ出力する物理
ループバックを行う場合には、図9のような構成を採る
ことで実現することができる。
【0039】即ち、図9において、物理ループセレクタ
35を更に備え、同期制御部32Aは、上り入力回線か
らのセル信号・同期信号Aを下り出力回線へ選択出力さ
せて下り出力回線への物理ループバックを行わせる場合
に、同期信号Bを使用して物理ループバック信号Cを生
成し、また、物理ループセレクタ35に対して、下り入
力回線からのセル信号・同期信号Bを下り出力回線へ選
択出力させて下り出力回線への物理ループバックを解除
させる場合に、同期信号Aを使用して物理ループバック
信号を生成して、物理ループセレクタ35に与えること
で実現することができる。
【0040】(2)また、上述の物理ループバック回路
21aは、ATM交換機1のライン回路4の中に設置す
ることも好ましい。
【0041】(3)更に、上述の物理ループセレクタ3
1、切り替えタイミングセレクタ32aは具体的には、
ANDゲート、ORゲート、NOTゲートなどの複合ゲ
ート回路で実現することができる。また、レジスタ32
bは、フリップフロップ回路で実現することができるの
で、回路の小形化、LSI化を容易に行うことができ
る。
【0042】
【発明の効果】以上述べた様に本発明は、『制御手段』
の下り入力回線から上り出力回線への物理ループバック
を制御するための『第1の物理ループバック制御手段』
が、上り入力回線からの同期信号Aと、下り入力回線か
らの上記同期信号Bとを取り込み、『上記物理ループセ
レクト手段』に対して、上記下り入力回線からのセル信
号・同期信号Bを上り出力回線へ選択出力させて上記上
り出力回線への物理ループバックを行わせる場合に、上
記同期信号Aを使用して上記物理ループバック制御信号
を生成し、また、『上記物理ループセレクト手段』に対
して、上記上り入力回線からのセル信号・同期信号Aを
上記上り出力回線へ選択出力させて、上記下り入力回線
からのセル信号・同期信号Bの上記上り出力回線への物
理ループバックを解除させる場合に、上記同期信号Bを
使用して上記物理ループバック制御信号を生成する構成
であることから、物理ループバックを行ったときに従来
のような異常セルを発生することなく、簡単な回路構成
の物理ループバック制御回路及びATM交換機を実現す
ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例の物理ループバック回路の機
能構成図である。
【図2】従来例のATM交換機の構成図である。
【図3】従来例の物理ループバック回路の構成図であ
る。
【図4】従来例の課題を説明するための物理ループバッ
クのタイミングチャートである。
【図5】実施例のATM交換機の構成図である。
【図6】実施例の同期制御部の具体的な回路構成図であ
る。
【図7】実施例の物理ループバック開始の動作タイミン
グチャートである。
【図8】実施例の物理ループバック終了(解除)の動作
タイミングチャートである。
【図9】他の実施例の物理ループバック回路の機能構成
図である。
【符号の説明】
1…ATM交換機、2、4…ライン回路、3…ATMセ
ルスイッチング部、5…CPU、21…ATMレイヤ処
理回路、21a…物理ループバック回路、22…物理レ
イヤ処理回路、31…物理ループバックセレクタ、32
…同期制御部、32a…切り替えタイミングセレクタ、
32b…レジスタ、33…命令保持レジスタ。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 物理ループバック制御信号によって、上
    り入力回線からのセル信号とこのセル信号に同期した同
    期信号Aとの組信号、又は下り入力回線からのセル信号
    とこのセル信号に同期した同期信号Bとの組信号のいず
    れかを上り出力回線又は下り出力回線へ選択出力する物
    理ループセレクト手段と、上記物理ループバック制御信
    号を生成して上記物理ループセレクト手段に与える制御
    手段とを備えた物理ループバック制御回路において、 上記制御手段は下り入力回線から上り出力回線への物理
    ループバックを制御するための第1の物理ループバック
    制御手段を備え、 この第1の物理ループバック制御手段は、 上記上り入力回線からの上記同期信号Aと、上記下り入
    力回線からの上記同期信号Bとを取り込み、上記物理ル
    ープセレクト手段に対して、上記下り入力回線からの上
    記セル信号・同期信号Bを上記上り出力回線へ選択出力
    させて上記上り出力回線への物理ループバックを行わせ
    る場合に、上記同期信号Aを使用して上記物理ループバ
    ック制御信号を生成し、 上記物理ループセレクト手段に対して、上記上り入力回
    線からのセル信号・同期信号Aを上記上り出力回線へ選
    択出力させて、上記下り入力回線からの上記セル信号・
    同期信号Bの上記上り出力回線への物理ループバックを
    解除させる場合に、上記同期信号Bを使用して上記物理
    ループバック制御信号を生成する構成であることを特徴
    とする物理ループバック制御回路。
  2. 【請求項2】 請求項1記載の物理ループバック制御回
    路において、 更に、上記制御手段は、上り入力回線から下り出力回線
    への物理ループバックを制御するための第2の物理ルー
    プバック制御手段を備え、 この第2の物理ループバック制御手段は、上記上り入力
    回線からの上記セル信号・同期信号Aを上記下り出力回
    線へ選択出力させて上記下り出力回線への物理ループバ
    ックを行わせる場合に、上記同期信号Bを使用して上記
    物理ループバック制御信号を生成し、 上記物理ループセレクト手段に対して、上記下り入力回
    線からのセル信号・同期信号Bを上記下り出力回線へ選
    択出力させて、上記上り入力回線からの上記セル信号・
    同期信号Aの上記下り出力回線への物理ループバックを
    解除させる場合に、上記同期信号Aを使用して上記物理
    ループバック制御信号を生成する構成であることを特徴
    とする物理ループバック制御回路。
  3. 【請求項3】 請求項1又は2記載の物理ループバック
    制御回路において、 上記物理ループバック制御手段は、 物理ループバック開始命令信号と物理ループバック解除
    命令信号とを生成出力するCPUと、 上記CPUからの出力信号を一時保持出力するレジスタ
    と、 上記同期信号A・Bとを取り込み、上記レジスタからの
    出力信号によって、いずれかの上記同期信号A・Bを切
    り替えタイミング信号として選択出力する切り替えタイ
    ミングセレクタと、 上記切り替えタイミング信号によって上記レジスタの出
    力信号をサンプリングして上記物理ループバック信号を
    生成するフリップフロップ回路とから構成することを特
    徴とする物理ループバック制御回路。
  4. 【請求項4】 入出力回線対応部と、ATMセルスイッ
    チング部とを備えるATM交換機において、 上記入出力回線対応部のATMレイヤ処理回路に、請求
    項1〜3のいずれかに記載の物理ループバック制御回路
    を備え、 上記制御手段からの物理ループバック開始命令信号と物
    理ループバック解除命令信号とによって物理ループバッ
    クを行う構成であることを特徴とするATM交換機。
JP7191528A 1995-07-27 1995-07-27 物理ループバック制御回路及びatm交換機 Pending JPH0946350A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7191528A JPH0946350A (ja) 1995-07-27 1995-07-27 物理ループバック制御回路及びatm交換機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7191528A JPH0946350A (ja) 1995-07-27 1995-07-27 物理ループバック制御回路及びatm交換機

Publications (1)

Publication Number Publication Date
JPH0946350A true JPH0946350A (ja) 1997-02-14

Family

ID=16276173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7191528A Pending JPH0946350A (ja) 1995-07-27 1995-07-27 物理ループバック制御回路及びatm交換機

Country Status (1)

Country Link
JP (1) JPH0946350A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003503955A (ja) * 1999-07-02 2003-01-28 キューロジック スウィッチ プロダクツ,インコーポレイティド 高性能スイッチ・ファブリック素子およびスイッチ・システム
US7822055B2 (en) 1999-12-10 2010-10-26 Qlogic Switch Products, Inc. Fibre channel credit extender and repeater

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003503955A (ja) * 1999-07-02 2003-01-28 キューロジック スウィッチ プロダクツ,インコーポレイティド 高性能スイッチ・ファブリック素子およびスイッチ・システム
US7822055B2 (en) 1999-12-10 2010-10-26 Qlogic Switch Products, Inc. Fibre channel credit extender and repeater

Similar Documents

Publication Publication Date Title
US7313089B2 (en) Method and apparatus for switching between active and standby switch fabrics with no loss of data
JPH0946350A (ja) 物理ループバック制御回路及びatm交換機
CA2110864C (en) Line accommodation circuit capable of switching from an active system to a standby system without a loss of a communication information signal
KR100273610B1 (ko) 아날로그/디지탈 변환 장치
JPH02246646A (ja) 自己ルーチング交換システム
JPH0486043A (ja) Atmスイッチの冗長切替方式
US20030189902A1 (en) Extended wrap mode with source/destination wrap
JP3591588B2 (ja) Dsl冗長切り替え付dsl多重装置及びdsl冗長切り替えを実施するプログラム
JPH0740702B2 (ja) リモ−トテスト回路
JPH11154965A (ja) ネットワーク間接続装置
JP3155507B2 (ja) 無瞬断切替装置
KR100425580B1 (ko) 에이티엠 스위치 및 그것의 자동 절체 방법
JPS5958936A (ja) パケツト交換制御方式
JP2576793B2 (ja) 無瞬断パス切換方式
JP2730148B2 (ja) 制御開始パルス発生回路
KR0149643B1 (ko) 아날로그 가입자 보오드의 링 릴레이 제어방법 및 그 장치
JP2000049836A (ja) リング状ネットワークのデータ伝送システム
JP3329300B2 (ja) マルチポート双方向インターフェース及びプリンタ装置
JPH02272917A (ja) 受信回路切替方式
JP2002111671A (ja) 通信装置及び通信装置用の切替方法
JPH06189348A (ja) 宅内データ回線終端装置
JPH0227843A (ja) プログラマブルコントローラ
JPH04236531A (ja) メッセージ通信ルート切替方式
JPH1174902A (ja) Stm−atm変換装置の二重化方式
JPH088891A (ja) 切替制御装置