JPH0946188A - Oscillation circuit - Google Patents

Abstract

PROBLEM TO BE SOLVED: To make an oscillation circuit stable by providing a means compensating the fluctuation in an oscillating frequency based on temperature characteristics of a couple of transistors(TRs), components of an operational amplifier circuit, so as to suppress the fluctuation in the oscillating frequency. SOLUTION: The circuit is provided with a couple of TRs Q1, Q2 forming an operational amplifier circuit, a capacitor C connecting to a couple of the TRs, and TRs Q7, Q4, Q3 as a positive feedback means making conducting/ nonconducting alternately to a couple of the TRs Q1, Q2 and a triangle wave is generated by charging/discharging the capacitor C. Then the same conduction TR Q13 as the TRs Q1, Q2 is provided to compensate the effect of a current amplification factor of the TRs Q1, Q2 in response to an oscillation duty factor. Then a current flowing to the collector of one TR in a couple of the TRs Q1, Q2 is changed to compensate the fluctuation in the oscillation frequency due to the temperature characteristic of the TRs Q1, Q2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は発振回路に間する。TECHNICAL FIELD The present invention relates to an oscillator circuit.

【０００２】[0002]

【従来の技術】デューティ比の異なる三角波を発生させ
る従来の発振回路を示す図４を参照すると、この回路
は、高電位源にコレクタを共通にしてダーリントン接続
されたｎｐｎ型トランジスタＱ５，Ｑ６と、これらトラ
ンジスタＱ５，Ｑ６の各々のエミッタに接続された定電
流源Ｉ３，Ｉ４と、トランジスタＱ５のコレクタ・ベー
ス間に接続された抵抗Ｒ２と、コレクタが抵抗Ｒ１を介
して高電位源に、ベースがトランジスタＱ６のエミッタ
に各々接続されたｎｐｎ型トランジスタＱ３と、コレク
タがトランジスタＱ５のベースに、エミッタがトランジ
スタＱ３のエミッタと定電流源Ｉ２とに各々接続された
ｎｐｎ型トランジスタＱ４と、コレクタが高電位源に、
ベースがトランジスタＱ３のベースとトランジスタＱ６
のエミッタとに各々接続されたｎｐｎ型トランジスタＱ
１と、エミッタが各々抵抗Ｒ３，Ｒ４を介して高電位源
に、ベースが共通に接続されたｐｎｐ型トランジスタＱ
８，Ｑ９と、トランジスタＱ８のコレクタにコレクタが
接続されたｎｐｎ型トランジスタＱ２と、トランジスタ
Ｑ１，Ｑ２のコレクタ間に接続されたコンデンサＣと、
コレクタがトランジスタＱ１，Ｑ２のエミッタにエミッ
タが抵抗Ｒ５を介して低電位源に接続されたｎｐｎ型ト
ランジスタＱ１１と、エミッタが定電流源Ｉ５にコレク
タが高電位源に、ベースがトランジスタＱ２のコレクタ
に各々接続されたｎｐｎ型トランジスタＱ７と、トラン
ジスタＱ９のベースをエミッタに、トランジスタＱ９の
コレクタをベースに、低電位源をコレクタに各々接続し
たｐｎｐ型トランジスタＱ１０と、エミッタが抵抗Ｒ６
を介して低電位源に、ベースがトランジスタＱ１１のベ
ースに、コレクタがトランジスタＱ９のコレクタに各々
接続されたｎｐｎ型トランジスタＱ１２と、コレクタが
定電流源Ｉ１を介して高電位源に、エミッタが抵抗Ｒ７
を介して低電位源に、ベースがトランジスタＱ１１，Ｑ
１２のベースに各々接続されたｎｐｎ型トランジスタＱ
１５と、コレクタが高電位源にベースがトランジスタＱ
１５のコレクタに、エミッタがトランジスタＱ１５のベ
ースに各々接続されたｎｐｎ型トランジスタＱ１４とを
備えている。2. Description of the Related Art Referring to FIG. 4 showing a conventional oscillator circuit for generating triangular waves having different duty ratios, this circuit includes npn-type transistors Q5 and Q6 which are Darlington-connected to a high potential source and have a common collector. The constant current sources I3 and I4 connected to the respective emitters of the transistors Q5 and Q6, the resistor R2 connected between the collector and the base of the transistor Q5, and the collector connected to the high potential source via the resistor R1 and the base connected. An npn transistor Q3 connected to the emitter of the transistor Q6, an npn transistor Q4 having a collector connected to the base of the transistor Q5, an emitter connected to the emitter of the transistor Q3 and the constant current source I2, and a collector connected to the high potential. Source
The base is the base of the transistor Q3 and the transistor Q6
Transistors Q connected respectively to the emitters of
1 and a pnp transistor Q whose emitters are connected to a high potential source via resistors R3 and R4, respectively, and whose base is connected in common.
8, Q9, an npn-type transistor Q2 having a collector connected to the collector of the transistor Q8, a capacitor C connected between the collectors of the transistors Q1 and Q2,
An npn-type transistor Q11 having a collector connected to the emitters of the transistors Q1 and Q2 and an emitter connected to a low potential source via a resistor R5, an emitter serving as a constant current source I5, a collector serving as a high potential source, and a base serving as a collector of the transistor Q2. An npn transistor Q7, a pnp transistor Q10 having a base connected to the emitter of the transistor Q9, a collector connected to the collector of the transistor Q9, and a low potential source connected to the collector, and an emitter connected to the resistor R6.
, An npn-type transistor Q12 having a base connected to the base of the transistor Q11, a collector connected to the collector of the transistor Q9, a collector connected to the high potential source via the constant current source I1, and an emitter connected to the high potential source via the constant current source I1. R7
To the low-potential source via transistors Q11 and Q11.
Npn-type transistors Q respectively connected to 12 bases
15 and the collector is a high potential source and the base is transistor Q.
The 15 collectors include an npn-type transistor Q14 whose emitter is connected to the base of the transistor Q15.

【０００３】ここで、差動増幅手段としてトランジスタ
Ｑ１，Ｑ２，Ｑ１１等があり、トランジスタＱ１，Ｑ２
を交互に導通・非導通とする正帰還手段としてトランジ
スタＱ７，Ｑ４，Ｑ３等があり、トランジスタＱ７のコ
レクタ電流はトランジスタＱ８，Ｑ９，Ｑ１０、抵抗Ｒ
３，Ｒ４等からなるカレントミラーから供給されてい
る。Here, there are transistors Q1, Q2, Q11, etc. as differential amplifying means, and transistors Q1, Q2
There are transistors Q7, Q4, Q3, etc. as positive feedback means for alternately turning on and off the transistors. The collector current of the transistor Q7 is the transistors Q8, Q9, Q10 and the resistor R.
The current is supplied from a current mirror composed of R3, R4 and the like.

【０００４】尚、以下の説明において、定電流源の定電
流値、抵抗の抵抗値、コンデンサの容量値は、各々に共
通したアルファベット、算用数字を用いる。In the following description, the constant current value of the constant current source, the resistance value of the resistor, and the capacitance value of the capacitor use the common alphabet and arithmetic numerals.

【０００５】次に、この発振器の発振動作を説明する。
トランジスタＱ１，Ｑ２からなる差動回路は、スイッチ
（ＳＷ）として動作する。最初にトランジスタＱ１が導
通状態になり、トランジスタＱ２が非導通状態になると
仮定すると、電流源Ｉ７すなわちトランジスタＱ８のコ
レクタ電流により、コンデンサＣに充電を始め、コンデ
ンサＣの充電が終わるにつれてトランジスタＱ７のベー
ス電位があがり、同時にトランジスタＱ２とトランジス
タＱ４のベース電位も上昇する。今、トランジスタＱ１
が導通状態としているため、トランジスタＱ３のベース
電位はトランジスタＱ４のベース電位より高くなってい
る。トランジスタＱ４のベース電位がトランジスタＱ３
のベース電位よりあがると、逆にトランジスタＱ１が非
導通状態となり、トランジスタＱ２が導通状態になる。
電流源Ｉ６すなわちＱ１１のコレクタ電流値がＩ６＞Ｉ
７になるように構成された電流Ｉ６によりコンデンサＣ
は放電を始め、放電を終わるとトランジスタＱ７のベー
ス電位が下がりトランジスタＱ２のベース電位が下が
る。トランジスタＱ２とＱ４のベース電位が、トランジ
スタＱ１，Ｑ３のベース電位より落ちると、トランジス
タＱ２が非導通状態となり、トランジスタＱ１が導通状
態になる。以上の動作を繰り返すことによりこの回路は
発振する。Next, the oscillation operation of this oscillator will be described.
The differential circuit including the transistors Q1 and Q2 operates as a switch (SW). First, assuming that the transistor Q1 is turned on and the transistor Q2 is turned off, the current source I7, that is, the collector current of the transistor Q8, starts charging the capacitor C. As the charging of the capacitor C ends, the base of the transistor Q7 is turned off. The potential rises, and at the same time, the base potentials of the transistors Q2 and Q4 also rise. Now, the transistor Q1
Are conducting, the base potential of the transistor Q3 is higher than the base potential of the transistor Q4. When the base potential of the transistor Q4 is
, The transistor Q1 is turned off, and the transistor Q2 is turned on.
The current source I6, that is, the collector current value of Q11 is I6> I
7 by the current I6 which is configured to become
Starts discharging, and when discharging ends, the base potential of the transistor Q7 decreases and the base potential of the transistor Q2 decreases. When the base potentials of transistors Q2 and Q4 drop below the base potentials of transistors Q1 and Q3, transistor Q2 is turned off and transistor Q1 is turned on. This circuit oscillates by repeating the above operation.

【０００６】この発振動作において、トランジスタＱ２
のベース電位から三角波出力が得られる。トランジスタ
Ｑ１，Ｑ２がバランスしているときは、まずトランジス
タＱ２のベース電位が上がり、トランジスタＱ１が非導
通状態となり、発振が始まる。In this oscillation operation, the transistor Q2
A triangular wave output is obtained from the base potential. When the transistors Q1 and Q2 are balanced, first, the base potential of the transistor Q2 rises, the transistor Q1 is turned off, and oscillation starts.

【０００７】トランジスタＱ１のベース電圧の振幅を考
えると、トランジスタＱ２が非導通状態の時、トランジ
スタＱ４も非導通状態となっているため、抵抗Ｒ２には
電流が流れず、トランジスタＱ５のベース電位は電源電
圧ＶＣＣとなる。トランジスタＱ２が導通状態の時はト
ランジスタＱ５のベース電位は〔ＶＣＣ−Ｒ２×Ｉ２〕
となるため、トランジスタＱ１のベース電圧の振幅は
〔Ｒ２×Ｉ２〕に制限される。Considering the amplitude of the base voltage of transistor Q1, when transistor Q2 is off, transistor Q4 is also off, so that no current flows through resistor R2 and the base potential of transistor Q5 is Power supply voltage VCC. When the transistor Q2 is on, the base potential of the transistor Q5 is [VCC-R2 × I2].
Therefore, the amplitude of the base voltage of the transistor Q1 is limited to [R2 × I2].

【０００８】その一例としてデューティ比２：１の三角
波を発生させるための電流Ｉ６とＩ７の構成について説
明する。電流Ｉ１を入力とするカレントミラーを構成す
るトランジスタＱ１１，Ｑ１２，Ｑ１４，Ｑ１５におい
て、出力電流がＩ６すなわちトランジスタＱ１１のコレ
クタ電流とトランジスタＱ１２のコレクタ電流の比が
３：１になるように、トランジスタＱ１１，Ｑ１２の面
積比、及び抵抗Ｒ５，Ｒ６の抵抗値を設定する。トラン
ジスタＱ１２のコレクタ電流から、トランジスタＱ８，
Ｑ９，Ｑ１０、抵抗Ｒ３，Ｒ４からなるカレントミラー
を用いて、トランジスタＱ８の出力電流Ｉ７を得てい
る。As an example, the configuration of currents I6 and I7 for generating a triangular wave having a duty ratio of 2: 1 will be described. In transistors Q11, Q12, Q14, and Q15 forming a current mirror having current I1 as an input, transistor Q11 is controlled so that the output current becomes I6, that is, the ratio of the collector current of transistor Q11 to the collector current of transistor Q12 becomes 3: 1. , Q12 and the resistance values of the resistors R5 and R6. From the collector current of transistor Q12, transistors Q8,
The output current I7 of the transistor Q8 is obtained using a current mirror composed of Q9, Q10 and resistors R3, R4.

【０００９】図４のトランジスタＱ１，Ｑ２，Ｑ８，Ｑ
１１、コンデンサＣから構成される回路を簡略化した等
価回路を図５に示す。図５において、電流Ｉ７は図４の
トランジスタＱ８，Ｑ９，Ｑ１０、抵抗Ｒ３，Ｒ４から
なるカレントミラーの出力電流すなわちトランジスタＱ
８のコレクタ電流である。図５の電流Ｉ６は図４のトラ
ンジスタＱ１１，Ｑ１４，Ｑ１５、抵抗Ｒ５，Ｒ７から
なるカレントミラーの出力電流すなわちトランジスタＱ
１１のコレクタ電流である。これらはカレントミラーを
用いて、電流Ｉ７とＩ６の電流比１：３を得る回路であ
る。図５のＳＷは、図４のトランジスタＱ２に相当し、
トランジスタＱ１とＱ２により差動スイッチを構成す
る。The transistors Q1, Q2, Q8, Q in FIG.
11. FIG. 5 shows an equivalent circuit obtained by simplifying a circuit composed of the capacitor C. 5, the current I7 is the output current of the current mirror composed of the transistors Q8, Q9, Q10 and the resistors R3, R4 of FIG. 4, that is, the transistor Q7.
8 is the collector current. The current I6 in FIG. 5 is the output current of the current mirror including the transistors Q11, Q14 and Q15 and the resistors R5 and R7 in FIG.
11 is the collector current. These are circuits that obtain a current ratio of 1: 3 between currents I7 and I6 using a current mirror. SW in FIG. 5 corresponds to the transistor Q2 in FIG.
A differential switch is formed by the transistors Q1 and Q2.

【００１０】図５を用いてこの回路の動作を説明する。
この回路はコンデンサＣに対し、ＳＷ：導通の時、Ｉ７
−Ｉ６＝−０．５×Ｉ１の電流が、ＳＷ：非導通の時、
Ｉ７＝０．２５×Ｉ１の電流が流れる。電流比２：１の
符号が逆の電流がコンデンサＣに流れるため、電流比１
で充電し、電流比２で放電し、コンデンサＣに現れる電
圧は、デューティ比２：１の三角波になる。The operation of this circuit will be described with reference to FIG.
This circuit is connected to the capacitor C by SW: when conducting, I7
When the current of −I6 = −0.5 × I1 is SW: non-conduction,
A current of I7 = 0.25 × I1 flows. Since a current having a reverse current ratio of 2: 1 flows through the capacitor C, the current ratio is 1: 1.
And discharged at a current ratio of 2, and the voltage appearing on the capacitor C becomes a triangular wave with a duty ratio of 2: 1.

【００１１】この回路のＳＷはトランジスタで構成され
ており、そのＳＷのトランジスタのコレクタ電流とエミ
ッタ電流とは、ベース電流分だけエミッタ電流が多くな
るため、その電流の比をκとして考える。トランジスタ
の電流増幅率ｈｆｅをβとすると、κは次式とする。The SW of this circuit is composed of a transistor, and the collector current and the emitter current of the transistor of the SW have the emitter current increased by the base current, so the current ratio is considered as κ. Assuming that the current amplification factor hfe of the transistor is β, κ is given by the following equation.

【００１２】κ＝β／（β＋１） 従来では、デューティ比を変えるために、電流比Ｉ６，
Ｉ７を設定する。Κ = β / (β + 1) Conventionally, in order to change the duty ratio, the current ratio I6
Set I7.

【００１３】図５において、Ｉ６＝３・Ｉ１／４，Ｉ７
＝Ｉ１／４とすると、出力波形は図６の波形に示すよう
に、Ｔ１＝４・Ｃ・ＶＸ／Ｉ１，Ｔ２＝４・Ｃ・ＶＸ／
（３κ−１）Ｉ１となる。ここで、ＶＸは波形Ｗの最大
振幅値。In FIG. 5, I6 = 3 · I1 / 4, I7
= I1 / 4, the output waveform is T1 = 4 · C · VX / I1 and T2 = 4 · C · VX /, as shown in the waveform of FIG.
(3κ-1) I1. Here, VX is the maximum amplitude value of the waveform W.

【００１４】この時の発振周波数ｆは、次式となる。The oscillation frequency f at this time is given by the following equation.

【００１５】ｆ＝１／（Ｔ１＋Ｔ２）＝Ｉ１・（３κ−
１）／６・Ｃ・ＶＸ・２Ｋ もし、スイッチＳＷ部のβの影響が無い場合の発振周波
数ｆｏｒｇは、次式となる。F = 1 / (T1 + T2) = I1 · (3κ−
1) / 6 · C · VX · 2K If there is no influence of β of the switch SW, the oscillation frequency forg is given by the following equation.

【００１６】ｆｏｒｇ＝Ｉ１／６・Ｃ・ＶＸ その周波数差ｆｅｒｒは、次式となる。Forg = I1 / 6.C.VX The frequency difference ferr is given by the following equation.

【００１７】 ｆｅｒｒ＝ｆｒｏｇ−ｆ＝Ｉ１／６・Ｃ・ＶＸ・２・β この式から、発振周波数がβによって影響されるのがわ
かる。βは温度特性を持っているため、発振周波数が雰
囲気温度によって著しく変動する。さらに、図４の回路
の自己発熱による温度上昇によっても変動することにな
る。通常雰囲気温度変化が５０℃，自己発熱による温度
上昇が５０℃程度を見積る必要があり、合わせて１００
℃の変動に対して、発振周波数の安定した実用的な三角
波発振出力が、このような温度特性では得られないとい
う問題があった。Ferr = frog−f = I1 / 6 · C · VX · 2 · β It can be seen from this equation that the oscillation frequency is affected by β. Since β has a temperature characteristic, the oscillation frequency remarkably fluctuates depending on the ambient temperature. Further, the voltage fluctuates due to a rise in temperature due to self-heating of the circuit in FIG. Usually, it is necessary to estimate that the ambient temperature change is 50 ° C. and the temperature rise due to self-heating is about 50 ° C.
There is a problem that a practical triangular wave oscillation output with a stable oscillation frequency cannot be obtained with such a temperature characteristic with respect to a variation in ° C.

【００１８】特に、車両搭載機器や、衛星通信機器等に
は不適当であるという問題があった。In particular, there is a problem that it is unsuitable for on-vehicle equipment and satellite communication equipment.

【００１９】このような問題を解決するため、恒温槽内
に入れて使用することが考えられるが、これではコンパ
クトに構成できず、消費電力も著しく増加することにな
る。In order to solve such a problem, it is conceivable to use a thermostat in a thermostatic bath. However, this cannot be made compact and the power consumption increases significantly.

【００２０】また、熱抵抗を小さくして放熱を良好にし
ても、雰囲気温度変化まで低減することはできない。Further, even if the heat resistance is reduced and the heat radiation is improved, it cannot be reduced to a change in ambient temperature.

【００２１】[0021]

【発明が解決しようとする課題】以上のような諸問題点
等に鑑み、本発明は次の課題を掲げる。（１）雰囲気温
度変化に対して、発振周波数の高度安定化をはかるこ
と。（２）小型に収納できること。（３）消費電力の増
加を極力抑えること。（４）回路構成を複雑にしないこ
と。（５）発振周波数の安定化により、用途の拡大をは
かること。（６）発振周波数の変動原因となるトランジ
スタの電流増幅率βに起因するものを、低減すること。SUMMARY OF THE INVENTION In view of the above problems, the present invention has the following problems. (1) To stabilize the oscillation frequency to a high degree in response to changes in the ambient temperature. (2) It can be stored in a small size. (3) To minimize the increase in power consumption. (4) The circuit configuration must not be complicated. (5) To expand applications by stabilizing the oscillation frequency. (6) To reduce the variation due to the current amplification factor β of the transistor which causes the fluctuation of the oscillation frequency.

【００２２】[0022]

【課題を解決するための手段】本発明の構成は、差動増
幅回路を構成する一対のトランジスタと、この一対のト
ランジスタのコレクタ間に接続したコンデンサと、前記
一対のトランジスタを交互に導通・非導通とするための
正帰還手段とを備えた発振回路において、前記一対のト
ランジスタの温度特性による発振周波数の変動を補償す
るように、前記一対のトランジスタのうち一方のトラン
ジスタのコレクタに流れる電流を変化させる温度補償手
段を設けたことを特徴とする。According to the present invention, a pair of transistors forming a differential amplifier circuit, a capacitor connected between the collectors of the pair of transistors, and the pair of transistors are alternately turned on and off. In an oscillation circuit provided with a positive feedback means for making conduction, a current flowing through a collector of one of the pair of transistors is changed so as to compensate for a variation of an oscillation frequency due to a temperature characteristic of the pair of transistors. It is characterized in that a temperature compensating means is provided.

【００２３】特に前記温度補償手段が、カレントミラー
の回路を介して、前記一方のトランジスタのコレクタに
印加されていることを特徴とする。In particular, the temperature compensating means is applied to the collector of the one transistor through a current mirror circuit.

【００２４】また特に前記温度補償手段を構成するトラ
ンジスタが、前記一対のトランジスタと共通した導電型
であることも特徴とする。In particular, the transistor constituting the temperature compensating means is of the same conductivity type as the pair of transistors.

【００２５】さらに前記一対のトランジスタが、ｎｐｎ
型バイポーラ・トランジスタ又はｐｎｐ型バイポーラ・
トランジスタからなることも特徴とする。Further, the pair of transistors are npn
Type bipolar transistor or pnp type bipolar transistor
It is also characterized by being composed of a transistor.

【００２６】本発明によれば、差動増幅回路を構成する
一対のトランジスタの温度特性に起因する発振周波数の
変動を補償するように、温度補償手段が設けられている
ため、発振周波数が安定する。According to the present invention, the temperature compensating means is provided so as to compensate for the fluctuation of the oscillation frequency caused by the temperature characteristics of the pair of transistors constituting the differential amplifier circuit, so that the oscillation frequency is stabilized. .

【００２７】特に一対のトランジスタの電流増幅率の温
度特性を相殺するように、温度補償手段を構成するトラ
ンジスタを追加しているので、一桁程度温度変動の小さ
い発振周波数が得られる。In particular, since the transistors constituting the temperature compensating means are added so as to cancel the temperature characteristics of the current amplification factor of the pair of transistors, an oscillation frequency with a small temperature variation of about one digit can be obtained.

【００２８】[0028]

【発明の実施の形態】本発明の第１の実施の形態の発振
回路を示す図１の回路図を参照すると、この実施の形態
は、コレクタをトランジスタＱ１２のコレクタに、エミ
ッタをトランジスタＱ１１，Ｑ１２，Ｑ１５のベース
に、ベースをトランジスタＱ１４のベースに各々接続し
たｎｐｎ型トランジスタＱ１３からなる温度補償手段を
備えていること以外図４の回路図と共通しているため、
共通した部分は共通のアルファベット、算用数字で示す
に留め、説明を省く。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to the circuit diagram of FIG. 1 showing an oscillator circuit according to a first embodiment of the present invention, this embodiment has a collector as a collector of a transistor Q12 and emitters as transistors Q11 and Q12. , Q15 are provided with a temperature compensating means including an npn-type transistor Q13 whose base is connected to the base of the transistor Q14, respectively.
Common parts are indicated by common alphabets and arithmetic numerals, and description thereof is omitted.

【００２９】この実施の形態は、デューティ比２：１の
三角波を発生するときの構成例である。This embodiment is an example of a configuration for generating a triangular wave having a duty ratio of 2: 1.

【００３０】この実施の形態の電流値；Ｉ６とＩ７の構
成について説明する。電流Ｉ１を入力とするカレントミ
ラーのトランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４，
Ｑ１５は、出力電流がＩ６すなわちトランジスタＱ１１
のコレクタ電流とトランジスタＱ１２のコレクタ電流と
の比が３：１になるように、トランジスタＱ１１，Ｑ１
２の面積比、抵抗Ｒ５，Ｒ６の抵抗値を設定する。電流
補正用に追加したトランジスタＱ１３と共にトランジス
タＱ１２のコレクタ電流から、トランジスタＱ８，Ｑ
９，Ｑ１０、抵抗Ｒ３，Ｒ４のカレントミラーを用いて
トランジスタＱ８の出力電流としてコレクタ電流Ｉ７を
得ている。The configuration of the current values I6 and I7 of this embodiment will be described. Current mirror transistors Q11, Q12, Q13, Q14,
Q15 has an output current of I6, that is, transistor Q11.
Transistors Q11 and Q1 such that the ratio of the collector current of transistor Q12 to the collector current of transistor Q12 is 3: 1.
The area ratio of 2 and the resistance values of the resistors R5 and R6 are set. From the collector current of the transistor Q12 together with the transistor Q13 added for current correction, the transistors Q8, Q
The collector current I7 is obtained as the output current of the transistor Q8 using the current mirror of the transistors Q9 and Q10 and the resistors R3 and R4.

【００３１】図１のトランジスタＱ１，Ｑ２，Ｑ８，Ｑ
１１、コンデンサＣから構成される回路を簡略化した等
価回路を図２に示す。図２において、Ｉ７は、図１のト
ランジスタＱ８，Ｑ９，Ｑ１０、抵抗Ｒ３，Ｒ４からな
るカレントミラーの出力電流すなわちトランジスタＱ８
のコレクタ電流である。トランジスタＱ８のカレントミ
ラーは、トランジスタＱ１２とＱ１３のコレクタから電
流を供給される。図２のＩ６は、図１のトランジスタＱ
１１，Ｑ１４，Ｑ１５，抵抗Ｒ５，Ｒ７からなるカレン
トミラーの出力電流すなわちトランジスタＱ１１のコレ
クタ電流である。これらはカレントミラーを用いて、Ｉ
７とＩ６の電流比１：３を得る回路である。図２のスイ
ッチＳＷは、図１のトランジスタＱ２に相当し、トラン
ジスタＱ１とＱ２により差動スイッチを構成する。The transistors Q1, Q2, Q8, Q in FIG.
11. FIG. 2 shows an equivalent circuit obtained by simplifying a circuit composed of the capacitor C. 2, I7 is an output current of a current mirror including transistors Q8, Q9, Q10 and resistors R3, R4 of FIG. 1, that is, transistor Q8.
Is the collector current of. The current mirror of the transistor Q8 is supplied with current from the collectors of the transistors Q12 and Q13. I6 in FIG. 2 corresponds to transistor Q in FIG.
It is the output current of the current mirror composed of 11, Q14, Q15 and resistors R5, R7, that is, the collector current of transistor Q11. These use a current mirror,
7 is a circuit for obtaining a current ratio of 1: 3 between I7 and I6. The switch SW in FIG. 2 corresponds to the transistor Q2 in FIG. 1, and the transistors Q1 and Q2 form a differential switch.

【００３２】この実施の形態の基本動作は、図４の動作
説明と共通しているため、相違した部分のみを数式を用
いて説明する。Since the basic operation of this embodiment is the same as that of the operation shown in FIG. 4, only the differences will be described using mathematical expressions.

【００３３】次に、Ｉ６，Ｉ７について数式を用いて具
体的に説明する。まず、トランジスタＱ９のカレントミ
ラーの入力電流を考える。入力Ｉ１からカレントミラー
により、トランジスタＱ１２に、ＩＱ１２＝Ｉ１／４の
電流を発生させる。この電流に、βの補正項として、ト
ランジスタＱ１３を追加すると、以下のようになる。Next, I6 and I7 will be specifically described using mathematical expressions. First, consider the input current of the current mirror of the transistor Q9. A current of IQ12 = I1 / 4 is generated in the transistor Q12 by the current mirror from the input I1. When the transistor Q13 is added to this current as a correction term of β, the following is obtained.

【００３４】 Ｉ７＝１／４・Ｉ１＋ｎ・Ｉ１（１−κ）／４ ただし、κ＝β／（β＋１）とする。I7 = 1/4 · I1 + n · I1 (1-κ) / 4 where κ = β / (β + 1).

【００３５】この補正項ｎ・Ｉ１（１−κ）／４のｎ
は、トランジスタＱ１４，Ｑ１３の面積比を変えること
によって、任意の値を選ぶ。トランジスタＱ１４，Ｑ１
３に流れる電流Ｉ８，Ｉ９の合計は、トランジスタＱ１
５，Ｑ１２，Ｑ１１のベース電流分なので、Ｉ８＋Ｉ９
＝２・Ｉ１（１−κ）となる。この電流を分割して、上
記補正項の電流を得る。This correction term n · I1 (1-κ) / 4, n
Is selected by changing the area ratio of the transistors Q14 and Q13. Transistors Q14, Q1
3 is equal to the sum of the currents I8 and I9
5, Q12 and Q11, so that I8 + I9
= 2 · I1 (1−κ). This current is divided to obtain the current of the correction term.

【００３６】次に図２を用いて説明する。この等価回路
は、コンデンサに対し、スイッチＳＷ：導通の時Ｉ７−
Ｉ６の電流が、スイッチＳＷ：非導通の時Ｉ７の電流が
流れる。電流比〔Ｉ７−Ｉ６〕：Ｉ７の電流がコンデン
サＣに流れるので、コンデンサＣに現れる電圧はデュー
ティ比２：１の三角波になる。Next, a description will be given with reference to FIG. This equivalent circuit includes a switch SW: when conducting, I7−
The current I6 flows when the switch SW is not conducting. Current ratio [I7-I6]: Since a current of I7 flows through the capacitor C, the voltage appearing at the capacitor C is a triangular wave having a duty ratio of 2: 1.

【００３７】この実施の形態では、スイッチＳＷに流れ
込む電流にβの温度特性を持たせるため、電流を以下の
ように設定する。In this embodiment, the current is set as follows in order to give the current flowing into the switch SW a temperature characteristic of β.

【００３８】図１のＩ６，Ｉ７を、Ｉ６＝３・Ｉ１／
４、Ｉ７＝１／４・Ｉ１＋ｎ・Ｉ１（１−κ）／４とす
る。図６の出力波形のＴ１，Ｔ２は次式となる。I6 and I7 in FIG. 1 are calculated as follows: I6 = 3 · I1 /
4, I7 = 1 / 4.I1 + n.I1 (1-.kappa.) / 4. T1 and T2 of the output waveform of FIG.

【００３９】 Ｔ１＝４・Ｃ・ＶＸ／Ｉ１（１＋ｎ−ｎκ） Ｔ２＝４・Ｃ・ＶＸ／Ｉ１（（３＋ｎ）κ−１−ｎ） このときの発振周波数ｆは、次式となる。T1 = 4 · C · VX / I1 (1 + n−nκ) T2 = 4 · C · VX / I1 ((3 + n) κ−1−n) At this time, the oscillation frequency f is as follows.

【００４０】ｆ＝Ｉ１（１＋ｎ−ｎκ）（（３＋ｎ）κ
−１−ｎ）／６・Ｃ・ＶＸ・２・Ｋ ここで、βの影響を考慮しないとき（κ＝１）との周波
数差ｆｅｒｒは、ｎ＝１とするとｆｅｒｒ＝Ｉ１・２／
６・Ｃ・ＶＸ・β（β＋１）となる。F = I1 (1 + n−nκ) ((3 + n) κ
−1−n) / 6 · C · VX · 2 · K Here, the frequency difference ferr from the case where the influence of β is not taken into account (κ = 1) is n = 1, and ferr = I1 · 2 /
6 · C · VX · β (β + 1).

【００４１】ここで、ｆｅｒｒのβの項に注目すると、
分母がβの２乗になっているので、βの温度特性による
周波数の変動は、従来の４／（β＋１）程度に小さく抑
えられる。仮にβ＝３０とすると、周波数変動は従来よ
りも一桁小さくなる。Here, focusing on the term β of ferr,
Since the denominator is the square of β, the fluctuation of the frequency due to the temperature characteristic of β is suppressed to about 4 / (β + 1) as compared with the conventional case. Assuming that β = 30, the frequency fluctuation is smaller by one digit than in the conventional case.

【００４２】以上数式を用いて説明した通り、トランジ
スタＱ１，Ｑ２で構成される差動型のスイッチＳＷと、
その差動スイッチＳＷによって電流を充放電されるコン
デンサＣと、その電流を供給する第１、第２の電流源を
有し、前記コンデンサＣを充放電させることで三角波を
発生させる発振回路において、前記差動スイッチＳＷの
ｈｆｅの影響を、発振デューティ比に応じて補償するよ
うに前記第１の電流源に前記差動スイッチＳＷに用いら
れているトランジスタと同一導電型のトランジスタＱ１
３を用いて補償電流を加える構成としたことで、発振デ
ューティ比を変化させたときに、前記差動スイッチをｈ
ｆｅの影響を抑えることができる。As described above using the mathematical formulas, the differential switch SW composed of the transistors Q1 and Q2,
An oscillation circuit having a capacitor C charged and discharged by the differential switch SW and first and second current sources for supplying the current, and generating a triangular wave by charging and discharging the capacitor C, The transistor Q1 of the same conductivity type as the transistor used in the differential switch SW is provided to the first current source so as to compensate for the effect of hfe of the differential switch SW in accordance with the oscillation duty ratio.
3, the differential switch is set to h when the oscillation duty ratio is changed.
The effect of fe can be suppressed.

【００４３】この実施の形態は、個別の素子をプリント
配線基板に組み込むことにより、構成することも可能で
あるが、一つの半導体基板内に構成することが、高密度
に集積する上で望ましい。Although this embodiment can be constructed by incorporating individual elements into a printed wiring board, it is desirable to construct it in one semiconductor substrate for high-density integration.

【００４４】また、この実施の形態の出力波形は、トラ
ンジスタＱ２のコレクタあるいはトランジスタＱ１のコ
レクタから、高入力インピーダンスのバッファを介し
て、得ることが望ましい。The output waveform of this embodiment is desirably obtained from the collector of the transistor Q2 or the collector of the transistor Q1 via a buffer having a high input impedance.

【００４５】この実施の形態の電源ＶＣＣは、雰囲気温
度による電圧変動の小さい安定化電源から供給されるこ
とが望ましい。The power supply VCC of this embodiment is desirably supplied from a stabilized power supply having a small voltage fluctuation due to the ambient temperature.

【００４６】この実施の形態によれば、トランジスタを
一個分追加するだけで済むから、回路構成を複雑にする
ことがなく、しかも発振周波数の温度変動を一桁程度改
善できるという効果が得られ、多方面の用途が考えられ
るようになった。According to this embodiment, since it is only necessary to add one transistor, it is possible to obtain an effect that the circuit configuration is not complicated and the temperature fluctuation of the oscillation frequency can be improved by about one digit. Various applications have come to be considered.

【００４７】上述した第１の実施の形態では、トランジ
スタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ１
１，Ｑ１２，Ｑ１３，Ｑ１４，Ｑ１５がｎｐｎ型のバイ
ポーラ・トランジスタで、トランジスタＱ８，Ｑ９，Ｑ
１０がｐｎｐ型のバイポーラ・トランジスタで各々構成
したが、この逆の導電型のバイポーラ・トランジスタで
構成することも可能である。In the above-described first embodiment, the transistors Q1, Q2, Q3, Q4, Q5, Q6, Q7, Q1
1, Q12, Q13, Q14, Q15 are npn-type bipolar transistors, and transistors Q8, Q9, Q
Although each of the transistors 10 is constituted by a pnp type bipolar transistor, it may be constituted by a reverse conductivity type bipolar transistor.

【００４８】このような構成の第２の実施の形態を示す
図３を参照すると、この実施の形態は、トランジスタＱ
８，Ｑ９，Ｑ１０がｎｐｎ型で、その他のトランジスタ
がｐｎｐ型で構成され、これにともない配線接続関係が
変更されているが、各部の作用・効果は上述した第１の
実施例と共通するため、共通したアルファベット，算用
数字で図示するに留め、説明を省略する。Referring to FIG. 3 showing a second embodiment of such a structure, this embodiment is different from the transistor Q in FIG.
8, Q9 and Q10 are of the npn type, and the other transistors are of the pnp type, and the wiring connection relationship has been changed accordingly. However, since the operation and effect of each part are common to those of the first embodiment described above. , Common alphabets and arithmetic numerals are used, and explanations are omitted.

【００４９】第１，第２の実施の形態のトランジスタＱ
１，Ｑ２，Ｑ１３が、いずれも共通した導電型のバイポ
ーラ・トランジスタとなっているため、これらを各々一
枚の半導体基板に集積した場合の特性上のばらつきが小
さいという利点もある。The transistor Q of the first and second embodiments
Since all of the transistors 1, Q2, and Q13 are common conductivity type bipolar transistors, there is also an advantage that when these are integrated on a single semiconductor substrate, variations in characteristics are small.

【００５０】尚、第１，第２の実施の形態の正帰還手段
は、図１，図３に図示されたものに限定されるものでは
なく、要するにトランジスタＱ１，Ｑ２を交互に導通・
非導通する作用を有する回路であれば、いかなるもので
もよい。Incidentally, the positive feedback means of the first and second embodiments is not limited to those shown in FIGS. 1 and 3, and in short, the transistors Q1 and Q2 are turned on and off alternately.
Any circuit may be used as long as it has a non-conducting function.

【００５１】[0051]

【発明の効果】以上説明した通り、本発明によれば、差
動増幅回路の一対のトランジスタの温度特性を補償する
ように、温度補償手段を設けたことにより、雰囲気温度
変化による発振周波数の変動を小さく抑え、もって発振
回路の安定化をはかることができ、上記各課題がことご
とく達成される。As described above, according to the present invention, since the temperature compensating means is provided so as to compensate the temperature characteristic of the pair of transistors of the differential amplifier circuit, the fluctuation of the oscillation frequency due to the ambient temperature change. Can be suppressed to a small value, and thus the oscillation circuit can be stabilized, and each of the above problems can be achieved.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１の実施の形態の発振回路を示す回
路図である。FIG. 1 is a circuit diagram showing an oscillation circuit according to a first embodiment of the present invention.

【図２】第１の実施の形態の等価回路図である。FIG. 2 is an equivalent circuit diagram of the first embodiment.

【図３】本発明の第２の実施の形態の回路図である。FIG. 3 is a circuit diagram of a second embodiment of the present invention.

【図４】従来の発振回路の回路図である。FIG. 4 is a circuit diagram of a conventional oscillation circuit.

【図５】従来の発振回路の等価回路図である。FIG. 5 is an equivalent circuit diagram of a conventional oscillation circuit.

【図６】従来の発振回路の発振波形を示す波形図であ
る。FIG. 6 is a waveform diagram showing an oscillation waveform of a conventional oscillation circuit.

【符号の説明】[Explanation of symbols]

Ｑ１乃至Ｑ１５ バイポーラ・トランジスタ Ｒ１乃至Ｒ７ 抵抗 ＶＣＣ 高電位源 Ｉ１乃至Ｉ５ 低電流源 Ｉ６乃至Ｉ９ 電流値 Ｃ コンデンサ Ｔ１，Ｔ２ 時間 ＶＸ 三角波の波高値 Ｗ 三角波 Q1 to Q15 Bipolar transistors R1 to R7 Resistance VCC High potential source I1 to I5 Low current source I6 to I9 Current value C Capacitor T1, T2 Time VX Peak value of triangle wave W Triangle wave

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 差動増幅回路を構成する一対のトランジ
スタと、この一対のトランジスタのコレクタ間に接続し
たコンデンサと、前記一対のトランジスタを交互に導通
・非導通とするための正帰還手段とを備えた発振回路に
おいて、前記一対のトランジスタの温度特性による発振
周波数の変動を補償するように、前記一対のトランジス
タのうち一方のトランジスタのコレクタに流れる電流を
変化させる温度補償手段を設けたことを特徴とする発振
回路。1. A pair of transistors forming a differential amplifier circuit, a capacitor connected between collectors of the pair of transistors, and positive feedback means for alternately connecting and disconnecting the pair of transistors. In the provided oscillation circuit, temperature compensating means for changing the current flowing through the collector of one of the pair of transistors is provided so as to compensate for fluctuations in the oscillation frequency due to the temperature characteristics of the pair of transistors. And the oscillator circuit. 【請求項２】 前記温度補償手段が、カレントミラーの
回路を介して、前記一方のトランジスタのコレクタに印
加されている請求項１記載の発振回路。2. The oscillator circuit according to claim 1, wherein the temperature compensating means is applied to the collector of the one transistor through a current mirror circuit. 【請求項３】 前記温度補償手段を構成するトランジス
タが、前記一対のトランジスタと共通した導電型である
請求項１記載の発振回路。3. The oscillator circuit according to claim 1, wherein the transistor forming the temperature compensating means has a common conductivity type with the pair of transistors. 【請求項４】 前記一対のトランジスタが、ｎｐｎ型バ
イポーラ・トランジスタ又はｐｎｐ型バイポーラ・トラ
ンジスタからなる請求項１記載の発振回路。4. The oscillator circuit according to claim 1, wherein the pair of transistors are npn-type bipolar transistors or pnp-type bipolar transistors.