JPH0945974A - ホールｉｃ - Google Patents
ホールｉｃInfo
- Publication number
- JPH0945974A JPH0945974A JP7212471A JP21247195A JPH0945974A JP H0945974 A JPH0945974 A JP H0945974A JP 7212471 A JP7212471 A JP 7212471A JP 21247195 A JP21247195 A JP 21247195A JP H0945974 A JPH0945974 A JP H0945974A
- Authority
- JP
- Japan
- Prior art keywords
- hall
- hall sensor
- hall sensors
- sensors
- sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 ホールＩＣにおけるホールセンサの応力によ
るオフセット電圧の影響を軽減すること。 【解決手段】 モノリシックＩＣを構成する（１１１）
面を有するシリコン基板に、４個の同形状のホールセン
サＡ、Ｂ、Ｃ、Ｄを近接して形成すると共に、前記各ホ
ールセンサを結晶軸〈１１０〉方向に対して４５度傾け
て配設したホールＩＣ。
るオフセット電圧の影響を軽減すること。 【解決手段】 モノリシックＩＣを構成する（１１１）
面を有するシリコン基板に、４個の同形状のホールセン
サＡ、Ｂ、Ｃ、Ｄを近接して形成すると共に、前記各ホ
ールセンサを結晶軸〈１１０〉方向に対して４５度傾け
て配設したホールＩＣ。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン半導体基
板にホールセンサ、及びトランジス等の回路素子が形成
されたホールＩＣに係り、とくにホールセンサの応力に
よるオフセット電圧の影響を軽減したホールＩＣの構造
に関する。
板にホールセンサ、及びトランジス等の回路素子が形成
されたホールＩＣに係り、とくにホールセンサの応力に
よるオフセット電圧の影響を軽減したホールＩＣの構造
に関する。
【０００２】
【従来の技術】図５、図６は一般的なホールセンサを示
す図である。図中、１はＰ型のシリコン基板、２はＮ型
の低濃度エピタキシャル層、３はＰ＋ 型の分離拡散、
４はＮ+型の高濃度拡散領域、５は酸化膜、６はアルミ
ニウム配線である。
す図である。図中、１はＰ型のシリコン基板、２はＮ型
の低濃度エピタキシャル層、３はＰ＋ 型の分離拡散、
４はＮ+型の高濃度拡散領域、５は酸化膜、６はアルミ
ニウム配線である。
【０００３】なお、図５において、７はＮ型低濃度エピ
タキシャル領域、８はＮ+型の高濃度領域であり、Ｉ
Ｎ1、ＩＮ2はそれぞれ駆動端子、ＯＵＴ1、ＯＵＴ2はそ
れぞれ出力端子である。
タキシャル領域、８はＮ+型の高濃度領域であり、Ｉ
Ｎ1、ＩＮ2はそれぞれ駆動端子、ＯＵＴ1、ＯＵＴ2はそ
れぞれ出力端子である。
【０００４】上記構成において、駆動端子ＩＮ1からＩ
Ｎ2へ電流を流した状態で、磁界がエピタキシャル層２
に作用した際に、その磁界の大きさに応じて出力端子Ｏ
ＵＴ1、ＯＵＴ2に電圧が発生する。
Ｎ2へ電流を流した状態で、磁界がエピタキシャル層２
に作用した際に、その磁界の大きさに応じて出力端子Ｏ
ＵＴ1、ＯＵＴ2に電圧が発生する。
【０００５】図７、図８、図９において、従来例を説明
する。図７は、上述したホールセンサを４個使用したも
ので、これら４個のホールセンサＡ、Ｂ、Ｃ、Ｄは同一
形状をしており、また各ホールセンサの駆動端子を結ぶ
線が隣接するホールセンサのそれと直交するよう配置さ
れている。
する。図７は、上述したホールセンサを４個使用したも
ので、これら４個のホールセンサＡ、Ｂ、Ｃ、Ｄは同一
形状をしており、また各ホールセンサの駆動端子を結ぶ
線が隣接するホールセンサのそれと直交するよう配置さ
れている。
【０００６】図８は、ホールセンサ及びトランジスタ等
の回路素子が形成されるシリコン半導体ウエハー９であ
る。ウエハー９は、マスク合せのためにファセット１０
が形成されており、通常主面が（１１１）面の結晶面
を、またファセット１０と直角方向が〈１１０〉の結晶
軸をなすものが多く使用されている。
の回路素子が形成されるシリコン半導体ウエハー９であ
る。ウエハー９は、マスク合せのためにファセット１０
が形成されており、通常主面が（１１１）面の結晶面
を、またファセット１０と直角方向が〈１１０〉の結晶
軸をなすものが多く使用されている。
【０００７】図９は、ウエハー９上に形成されたホール
センサＡ、Ｂ、Ｃ、Ｄを示す図である。同図において、
ホールセンサＡ、Ｂ、Ｃ、Ｄは要部のみ示し、駆動端子
及び出力端子等の図は省略してあるが、これらは図７と
対応して書かれている。
センサＡ、Ｂ、Ｃ、Ｄを示す図である。同図において、
ホールセンサＡ、Ｂ、Ｃ、Ｄは要部のみ示し、駆動端子
及び出力端子等の図は省略してあるが、これらは図７と
対応して書かれている。
【０００８】図９においては、さらにウエハー９の結晶
面である（１１１）面にあらわれるシリコン原子（Ｓ
ｉ）が示されている。しかし、シリコン原子間距離寸法
とホールセンサの寸法とは対応しておらず、便宜上書か
れたものである。
面である（１１１）面にあらわれるシリコン原子（Ｓ
ｉ）が示されている。しかし、シリコン原子間距離寸法
とホールセンサの寸法とは対応しておらず、便宜上書か
れたものである。
【０００９】
【発明が解決しようとする課題】しかしながら、このよ
うな構成のホールセンサにおいては、とくに樹脂パッケ
ージ後において樹脂の応力等の影響により、無磁界時に
出力電圧ＯＵＴ1、ＯＵＴ2間に電圧、すなわち不平衡電
圧（オフセット電圧）が生じ、また各ホールセンサＡ、
Ｂ、Ｃ、Ｄの応力等の影響が一応でないため、各ホール
センサのオフセット電圧の和が相殺され得ないという問
題があった。
うな構成のホールセンサにおいては、とくに樹脂パッケ
ージ後において樹脂の応力等の影響により、無磁界時に
出力電圧ＯＵＴ1、ＯＵＴ2間に電圧、すなわち不平衡電
圧（オフセット電圧）が生じ、また各ホールセンサＡ、
Ｂ、Ｃ、Ｄの応力等の影響が一応でないため、各ホール
センサのオフセット電圧の和が相殺され得ないという問
題があった。
【００１０】
【課題を解決するための手段】上記課題は、モノリシッ
クＩＣを構成する（１１１）面を有するシリコン基板
に、４個の同形状のホールセンサを近接して形成すると
共に、前記各ホールセンサを結晶軸〈１１０〉方向に対
して４５度傾けて配設したことにより解決される。
クＩＣを構成する（１１１）面を有するシリコン基板
に、４個の同形状のホールセンサを近接して形成すると
共に、前記各ホールセンサを結晶軸〈１１０〉方向に対
して４５度傾けて配設したことにより解決される。
【００１１】
【発明の実施の形態】図１、図２において、本発明に係
るホールＩＣの第１実施例について説明する。上述した
図７、図９と対応する部分は同一符号を付す。
るホールＩＣの第１実施例について説明する。上述した
図７、図９と対応する部分は同一符号を付す。
【００１２】図１は、上述の図５、図６に示したホール
センサを４個使用したもので、これら４個のホーツセン
サＡ、Ｂ、Ｃ、Ｄは同一形状をしており、また各ホール
センサの駆動端子を結ぶ線が隣接するホールサンサのそ
れと直交するよう配置されている。
センサを４個使用したもので、これら４個のホーツセン
サＡ、Ｂ、Ｃ、Ｄは同一形状をしており、また各ホール
センサの駆動端子を結ぶ線が隣接するホールサンサのそ
れと直交するよう配置されている。
【００１３】また、図１において、各ホールセンサＡ、
Ｂ、Ｃ、Ｄは、図８に示した結晶面（１１１）面を有す
る半導体ウエハー９上に、トランジスタ等の回路素子と
共に形成されるが、それぞれのホールセンサは結晶軸方
向〈１１０〉に対し、４５度傾けて形成されている。
Ｂ、Ｃ、Ｄは、図８に示した結晶面（１１１）面を有す
る半導体ウエハー９上に、トランジスタ等の回路素子と
共に形成されるが、それぞれのホールセンサは結晶軸方
向〈１１０〉に対し、４５度傾けて形成されている。
【００１４】図２は、シリコン原子（Ｓｉ）があらわれ
ている結晶面（１１１）面を有するウエハー９上に、各
ホールセンサＡ、Ｂ、Ｃ、Ｄが形成されている様子を示
す図である。ここで、シリコン原子間距離寸法とホール
センサの寸法とは対しておらず、便宜上書かれたもので
ある。また、ホールセンサＡ、Ｂ、Ｃ、Ｄは要部のみを
示し、駆動端子及び出力端子等の図は省略してあるが、
これらは図７と対応して書かれている。
ている結晶面（１１１）面を有するウエハー９上に、各
ホールセンサＡ、Ｂ、Ｃ、Ｄが形成されている様子を示
す図である。ここで、シリコン原子間距離寸法とホール
センサの寸法とは対しておらず、便宜上書かれたもので
ある。また、ホールセンサＡ、Ｂ、Ｃ、Ｄは要部のみを
示し、駆動端子及び出力端子等の図は省略してあるが、
これらは図７と対応して書かれている。
【００１５】上記構成により、第２図において示される
如く、各ホールセンサＡ、Ｂ、Ｃ、Ｄの結晶配置が同じ
関係となるため、各々のホールセンサの応力等による影
響度、すなわち応力によるピエゾ抵抗係数の変化が同じ
となり、各々のホールセンサのオフセット電圧の和が相
殺されて零あるいは零に近い値となって、結果的に応力
の影響を受けることが軽減される。
如く、各ホールセンサＡ、Ｂ、Ｃ、Ｄの結晶配置が同じ
関係となるため、各々のホールセンサの応力等による影
響度、すなわち応力によるピエゾ抵抗係数の変化が同じ
となり、各々のホールセンサのオフセット電圧の和が相
殺されて零あるいは零に近い値となって、結果的に応力
の影響を受けることが軽減される。
【００１６】図３は、本発明に係るホールＩＣの第２実
施例を示す図である。同図において、図１と対応する部
分は同一符号を付し、詳細な説明を省略する。本実施例
においても、各ホールセンサＡ、Ｂ、Ｃ、Ｄは、同様に
（１１１）面を有する半導体ウエハー９の結晶軸方向
〈１１０〉に対し、４５度傾いて配置されている。
施例を示す図である。同図において、図１と対応する部
分は同一符号を付し、詳細な説明を省略する。本実施例
においても、各ホールセンサＡ、Ｂ、Ｃ、Ｄは、同様に
（１１１）面を有する半導体ウエハー９の結晶軸方向
〈１１０〉に対し、４５度傾いて配置されている。
【００１７】図４は、本発明に係るホールＩＣの上述の
第１実施例で示されたホールセンサをホールＩＣ上に形
成された増巾器と接続された様子を示す図である。各ホ
ールセンサＡ、Ｂ、Ｃ、Ｄの出力電圧ＯＵＴ1、ＯＵＴ2
は、それぞれ各増巾器Ａ、Ｂ、Ｃ、Ｄに接続され、増巾
器の出力として取り出される。ここで、各ホールセンサ
は、上述した第２実施例の構成と置換して配置してもよ
い。
第１実施例で示されたホールセンサをホールＩＣ上に形
成された増巾器と接続された様子を示す図である。各ホ
ールセンサＡ、Ｂ、Ｃ、Ｄの出力電圧ＯＵＴ1、ＯＵＴ2
は、それぞれ各増巾器Ａ、Ｂ、Ｃ、Ｄに接続され、増巾
器の出力として取り出される。ここで、各ホールセンサ
は、上述した第２実施例の構成と置換して配置してもよ
い。
【００１８】
【発明の効果】以上述べたように、本発明に係るホール
ＩＣは、モノリシックＩＣを構成する（１１１）面を有
するシリコン基板に、４個の同形状のホールセンサを近
接して形成すると共に、前記各ホールセンサを結晶軸
〈１１０〉方向に対して４５度傾けて配設したため、各
ホールセンサが応力等の影響をそれぞれ同じように受け
るので、たとえ個々のホールセンサのオフセット電圧が
生じても、これらの和は相殺されて、零あるいは零に近
い値となるので、高成度のホールＩＣが得られるといっ
た利点が生じる。
ＩＣは、モノリシックＩＣを構成する（１１１）面を有
するシリコン基板に、４個の同形状のホールセンサを近
接して形成すると共に、前記各ホールセンサを結晶軸
〈１１０〉方向に対して４５度傾けて配設したため、各
ホールセンサが応力等の影響をそれぞれ同じように受け
るので、たとえ個々のホールセンサのオフセット電圧が
生じても、これらの和は相殺されて、零あるいは零に近
い値となるので、高成度のホールＩＣが得られるといっ
た利点が生じる。
【図１】本発明に係るホールＩＣの第１実施例における
各ホールセンサの配置を示す図。
各ホールセンサの配置を示す図。
【図２】本発明に係るホールＩＣの第１実施例における
各ホールセンサをシリコン半導体基板上に形成した様子
を示す図。
各ホールセンサをシリコン半導体基板上に形成した様子
を示す図。
【図３】本発明に係るホールＩＣの第２実施例における
各ホールセンサの配置を示す図。
各ホールセンサの配置を示す図。
【図４】本発明に係るホールＩＣの他の実施例における
第１実施例に示した各ホールセンサと増巾器とを接続し
た様子を示す図。
第１実施例に示した各ホールセンサと増巾器とを接続し
た様子を示す図。
【図５】ホールセンサの一般的な構造を示す平面図。
【図６】ホールセンサの一般的な構造を示す断面図。
【図７】従来のホールＩＣにおける各ホールセンサの配
置図。
置図。
【図８】従来のホールＩＣを形成するシリコン半導体ウ
エハーを示す図。
エハーを示す図。
【図９】従来のホールＩＣにおける各ホールセンサをシ
リコン半導体基板上に形成した様子を示す図。
リコン半導体基板上に形成した様子を示す図。
１ シリコン基板 Ａ、Ｂ、Ｃ、Ｄ ホールセンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 結城 勝行 神奈川県厚木市酒井1601 ミツミ電機株式 会社厚木事業所内 (72)発明者 矢野 克暁 神奈川県厚木市酒井1601 ミツミ電機株式 会社厚木事業所内
Claims (1)
- 【請求項１】 モノリシックＩＣを構成する（１１１）
面を有するシリコン基板に、４個の同形状のホールセン
サを近接して形成すると共に、前記各ホールセンサを結
晶軸〈１１０〉方向に対して４５度傾けて配設したこと
を特徴とするホールＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7212471A JPH0945974A (ja) | 1995-07-28 | 1995-07-28 | ホールｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7212471A JPH0945974A (ja) | 1995-07-28 | 1995-07-28 | ホールｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945974A true JPH0945974A (ja) | 1997-02-14 |
Family
ID=16623200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7212471A Pending JPH0945974A (ja) | 1995-07-28 | 1995-07-28 | ホールｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945974A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11183579A (ja) * | 1997-12-17 | 1999-07-09 | Toshiba Corp | ホール素子、及びホール素子を用いた検出装置 |
| US7250753B2 (en) * | 2004-08-09 | 2007-07-31 | Smc Corporation | Sensor attachment mechanism for fluid pressure cylinder |
| JP2007248389A (ja) * | 2006-03-17 | 2007-09-27 | Asahi Kasei Electronics Co Ltd | オフセットキャンセル方法及びその回路並びに磁気センサ |
| JP2013224921A (ja) * | 2012-03-22 | 2013-10-31 | Asahi Kasei Electronics Co Ltd | 磁場方向計測装置及び回転角度計測装置 |
| JP2013228222A (ja) * | 2012-04-24 | 2013-11-07 | Asahi Kasei Electronics Co Ltd | 磁場計測装置 |
-
1995
- 1995-07-28 JP JP7212471A patent/JPH0945974A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11183579A (ja) * | 1997-12-17 | 1999-07-09 | Toshiba Corp | ホール素子、及びホール素子を用いた検出装置 |
| US7250753B2 (en) * | 2004-08-09 | 2007-07-31 | Smc Corporation | Sensor attachment mechanism for fluid pressure cylinder |
| JP2007248389A (ja) * | 2006-03-17 | 2007-09-27 | Asahi Kasei Electronics Co Ltd | オフセットキャンセル方法及びその回路並びに磁気センサ |
| JP2013224921A (ja) * | 2012-03-22 | 2013-10-31 | Asahi Kasei Electronics Co Ltd | 磁場方向計測装置及び回転角度計測装置 |
| JP2013228222A (ja) * | 2012-04-24 | 2013-11-07 | Asahi Kasei Electronics Co Ltd | 磁場計測装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5679973A (en) | Lateral hall element | |
| KR0153846B1 (ko) | 반도체 집적회로 | |
| JPH0945974A (ja) | ホールｉｃ | |
| JP2001168651A (ja) | 半導体装置 | |
| US7015706B2 (en) | Semiconductor sensing device using different resistance types | |
| JPH06500668A (ja) | Ｃｍｏｓ技術のモノリシック集積センサ回路 | |
| GB2157887A (en) | Integrated circuit with stress-isolated hall element | |
| JP3471986B2 (ja) | ホール素子及びそれを用いた電力量計 | |
| JPH06164015A (ja) | 磁気センサ | |
| JPH01162386A (ja) | ホール素子 | |
| JPH06101532B2 (ja) | 半導体集積回路装置 | |
| JPH08265063A (ja) | 半導体集積回路 | |
| JP3157614B2 (ja) | 半導体集積回路 | |
| JP2006128399A (ja) | 縦型ホール素子 | |
| EP0427196B1 (en) | Hall IC formed in GaAs substrate | |
| JP3588926B2 (ja) | 半導体磁気センサ | |
| JP3508962B2 (ja) | 増幅回路内蔵型半導体センサ | |
| JPH02268462A (ja) | 半導体装置 | |
| JP2571102Y2 (ja) | 半導体集積回路 | |
| JPS6216558B2 (ja) | ||
| JP2665763B2 (ja) | 半導体集積回路 | |
| JPH027553A (ja) | 半導体集積回路装置 | |
| JPH08125452A (ja) | 反転増幅回路 | |
| JPS6179249A (ja) | 半導体装置 | |
| JPH08213670A (ja) | ホール素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041207 |