JPH0944640A - Image reader - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide an image reader with which data can be exactly read especially without being affected by noise. SOLUTION: Concerning this image reader with which original data read by a CCD 6 are sampled for every color of red (R), green (G) and blue (B), held in sample-and-hold (S/H) circuits 8r, 8g and 8b and converted into digital data through A/D converters 10r, 10g and 10b after performing shading correction or the like at correction circuits 9r, 9g and 9b, the input of original read data to the S/H circuits 8r, 8g and 8b, the correction processing at the correction circuits 9r, 9g and 9b as mentioned above and the converting processing at the A/D converters 10r, 10g and 10b are performed according to a sampling signal (S/H) outputted from a clock generator 7 and the output of this sampling signal (S/H) is made different for every color of red (R), green (G) and blue (B).

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は画像読み取り装置に
係り、ＣＣＤ等で読み取った画像データをノイズに影響
されることなく、正確にデータを読み取る画像読み取り
装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image reading device, and more particularly to an image reading device for reading image data read by a CCD or the like accurately without being affected by noise.

【０００２】[0002]

【従来の技術】原稿データ（情報）や画像データ（情
報）を読み取るスキャナー装置は、今日のコンピュータ
の発達と共に広く利用されている。例えば、スキャナー
と文字認識装置を組み合わせることにより、スキャナー
で読み取ったデータを認識し、コンピュータ上で各種の
利用を図ることができる。また、例えばスキャナーと印
字装置を組み合わせることにより、スキャナーで読み取
った画像データをイメージとしてそのまま印字すること
もできる。特に今日、カラー印字が容易に行われている
ことから、画像読み取り装置についても、読み取った原
稿画像から赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のデー
タを読み出し、処理を行う画像読み取り装置が採用され
ている。2. Description of the Related Art Scanner devices for reading original data (information) and image data (information) are widely used with the development of today's computers. For example, by combining a scanner and a character recognition device, data read by the scanner can be recognized and various uses can be achieved on a computer. Further, for example, by combining a scanner and a printing device, the image data read by the scanner can be printed as an image as it is. In particular, since color printing is easily performed today, the image reading apparatus also reads and processes data of three colors of red (R), green (G), and blue (B) from the read original image. An image reading device is used.

【０００３】図４は、従来の画像読み取り装置の回路ブ
ロック図である。同図において、クロックジェネレータ
１から出力されるクロック信号に従ってＣＣＤ（charge
-coupled device)２は、原稿画像を読み取り、赤
（Ｒ）、緑（Ｇ）、青（Ｂ）の各色毎に読み取りデータ
をサンプルホールド回路３ｒ、３ｇ、３ｂに出力する。
サンプルホールド回路３ｒ、３ｇ、３ｂはクロックジェ
ネレータ１から出力されるサンプリング信号（Ｓ／Ｈ）
に従って、ＣＣＤ２から赤（Ｒ）、緑（Ｇ）、青（Ｂ）
の出力データを、同時にサンプリングし（読み出し）保
持する。サンプルホールド回路３ｒ、３ｇ、３ｂに保持
された赤（Ｒ）、緑（Ｇ）、青（Ｂ）の原稿データは、
所定のタイミングで補正回路４ｒ、４ｇ、４ｂに出力さ
れ、例えばシェーディング補正等が施された後、それぞ
れ対応するアナログ／デジタル変換器（以下、Ａ／Ｄ変
換器という）５ｒ、５ｇ、５ｂに出力される。Ａ／Ｄ変
換器５ｒ、５ｇ、５ｂでは、入力する画像読み取りデー
タをデジタルデータに変換して各色毎の出力データ（Ｄ
ＯＵＴ）として、例えば画像処理回路に出力する。FIG. 4 is a circuit block diagram of a conventional image reading apparatus. In the figure, according to the clock signal output from the clock generator 1, the CCD (charge
-coupled device) 2 reads a document image and outputs read data for each color of red (R), green (G), and blue (B) to sample hold circuits 3r, 3g, 3b.
The sample hold circuits 3r, 3g, 3b are sampling signals (S / H) output from the clock generator 1.
From CCD2, red (R), green (G), blue (B)
The output data of is simultaneously sampled (read) and held. The red (R), green (G), and blue (B) original data held in the sample hold circuits 3r, 3g, and 3b are
The signals are output to the correction circuits 4r, 4g, and 4b at a predetermined timing, and after being subjected to shading correction, for example, are output to the corresponding analog / digital converters (hereinafter referred to as A / D converters) 5r, 5g, and 5b. To be done. The A / D converters 5r, 5g, and 5b convert the input image reading data into digital data and output the output data (D
OUT) is output to, for example, the image processing circuit.

【０００４】図５は、上述の原稿データの読み取り処理
の際の各データ、及び各信号のタイムチャートである。
同図で示すように、ＣＣＤ２で読み取った原稿画像の読
み取りデータ（ＣＣＤ ＯＵＴ）は、各画素の検出する
光量に従った大きさの電圧値（ＶＣＣＤ）を有し、上述
のサンプリング信号（Ｓ／Ｈ）に同期して対応するサン
プルホールド回路３ｒ、３ｇ、３ｂに取り込まれる。ま
た、Ａ／Ｄ変換器５ｒ、５ｇ、５ｂから出力される出力
データ（ＤＯＵＴ）を不図示の画像処理回路に出力する
際、ラッチ信号（ＬＡＴ）が使用されるが、このラッチ
信号（ＬＡＴ）も上述のサンプリング信号（Ｓ／Ｈ）に
同期してクロックジェネレータ１から出力される。FIG. 5 is a time chart of each data and each signal in the above-mentioned reading process of the original data.
As shown in the figure, the read data (CCD OUT) of the original image read by the CCD 2 has a voltage value (VCCD) having a magnitude according to the amount of light detected by each pixel, and the sampling signal (S / It is taken into the corresponding sample hold circuits 3r, 3g, 3b in synchronization with H). A latch signal (LAT) is used when the output data (DOUT) output from the A / D converters 5r, 5g, and 5b is output to an image processing circuit (not shown). The latch signal (LAT) is used. Is also output from the clock generator 1 in synchronization with the above sampling signal (S / H).

【０００５】[0005]

【発明が解決しようとする課題】上述のように従来の画
像読み取り装置は、ＣＣＤ２の読み取りデータ（ＣＣＤ
ＯＵＴ）をサンプルホールド回路３ｒ、３ｇ、３ｂに出
力するタイミングと、Ａ／Ｄ変換器５ｒ、５ｇ、５ｂか
ら出力データ（ＤＯＵＴ）を出力するタイミングが同時
であり、しかも赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の
画像データが全て同じタイミングで実行される。また、
補正回路４ｒ、４ｇ、４ｂにおけるシェーディング補正
や、Ａ／Ｄ変換器５ｒ、５ｇ、５ｂにおけるデジタル変
換処理も図４及び図５に示すように同時に行われる。As described above, the conventional image reading apparatus uses the read data (CCD 2) of the CCD 2.
OUT) to the sample and hold circuits 3r, 3g, 3b and the output data (DOUT) from the A / D converters 5r, 5g, 5b are output at the same time, and the red (R) and green ( The image data of three colors G) and blue (B) are all executed at the same timing. Also,
Shading correction in the correction circuits 4r, 4g, 4b and digital conversion processing in the A / D converters 5r, 5g, 5b are simultaneously performed as shown in FIGS. 4 and 5.

【０００６】この為、大きな電流が上述の回路内を同時
に流れ、電源と接地間に所謂サージノイズが発生する。
このノイズは、例えば回路基板上の配線や装置内のアー
スが不十分である場合、又は電送線のマッチングが悪い
場合、ＣＣＤ２から出力される読み取りデータ（ＣＣＤ
ＯＵＴ）に回り込み、ＣＣＤ２の出力信号に悪影響を
与える。尚、図５に示すＳ0 〜Ｓ4 （Ｓ0 〜Ｓ4 は読み
取りデータ（ＣＣＤＯＵＴ）の信号レベルを示す）内の
Ｎ0 〜Ｎ4 は、読み取りデータ（ＣＣＤ ＯＵＴ）にノ
イズが混入した状態を模式的に示すものであり、例えば
同図に示すノイズＮ0 〜Ｎ4 は、１mVを越える場合もあ
る。Therefore, a large current flows in the circuit at the same time, so-called surge noise is generated between the power supply and the ground.
This noise is due to read data (CCD 2) output from the CCD 2 when, for example, the wiring on the circuit board or the ground in the device is insufficient, or the transmission line matching is poor.
OUT) and adversely affects the output signal of the CCD 2. It should be noted that N0 to N4 in S0 to S4 (S0 to S4 indicate the signal level of the read data (CCDOUT)) shown in FIG. 5 schematically show a state in which noise is mixed in the read data (CCDOUT). For example, the noises N0 to N4 shown in the figure may exceed 1 mV.

【０００７】一般に、ＣＣＤ２の出力は５００mV程度で
あり、このアナログ信号をＡ/ Ｄ変換器５ｒ、５ｇ、５
ｂで、例えば１０ビット構成のデジタルデータに変換す
る場合、Generally, the output of the CCD 2 is about 500 mV, and this analog signal is converted into A / D converters 5r, 5g, 5
In the case of b, for example, when converting to 10-bit digital data,

【０００８】[0008]

【数１】 [Equation 1]

【０００９】となり、約０、４９mV以下の低ノイズで無
い限り、Ａ／Ｄ変換器５ｒ、５ｇ、５ｂの出力データ
（ＤＯＵＴ）は悪影響を受けることになる。すなわち、
上述のような１mVを越えるノイズは当然ＣＣＤ２の読み
取りデータに混入することになる。この為、従来の画像
読み取り装置ではノイズによる悪影響を受け、読み取り
データに混入するノイズによって正確な原稿画像の読み
取り処理ができなかった。Therefore, unless the noise is about 0,49 mV or less, the output data (DOUT) of the A / D converters 5r, 5g, 5b will be adversely affected. That is,
The noise exceeding 1 mV as described above is naturally mixed in the read data of the CCD 2. Therefore, the conventional image reading apparatus is adversely affected by noise, and the noise mixed in the read data makes it impossible to accurately read the original image.

【００１０】尚、かかる場合、ＣＣＤ２の読み取りデー
タをサンプルホールド回路３ｒ、３ｇ、３ｂに出力する
アナログ回路と、Ａ／Ｄ変換器５ｒ、５ｇ、５ｂ以降の
デジタル回路の電源を分離する方式も提案されている。
しかし、この方式の場合、回路が別になり複数の回路が
必要であることから装置のコストアップの原因となる。In such a case, a method is also proposed in which the analog circuit for outputting the read data of the CCD 2 to the sample hold circuits 3r, 3g, 3b and the power source for the digital circuits after the A / D converters 5r, 5g, 5b are separated. Has been done.
However, in the case of this method, a separate circuit is required and a plurality of circuits are required, which causes an increase in the cost of the device.

【００１１】本発明の課題は、赤（Ｒ）、緑（Ｇ）、青
（Ｂ）の各色毎に異なったタイミングで画像データの処
理を行い、画像データにノイズが混入することを防止し
た画像読み取り装置を提供することを目的とする。An object of the present invention is to perform image data processing at different timings for each color of red (R), green (G), and blue (B) to prevent an image from being mixed with noise. An object is to provide a reading device.

【００１２】[0012]

【課題を解決するための手段】上記目的は本発明によれ
ば、原稿画像を読み取る原稿画像読み取り手段と、該原
稿画像読み取り手段に対し、赤（Ｒ）、緑（Ｇ）、青
（Ｂ）の各色毎に異なるタイミングでサンプリング信号
を出力するタイミング信号出力手段と、該タイミング信
号出力手段から出力されるタイミング信号に従って各色
毎に原稿データを保持するデータ保持手段と、該データ
保持手段に保持したデータをデジタルデータに変換し出
力するアナログ／デジタル変換手段とを有する画像読み
取り装置を提供することにより達成される。According to the present invention, the above-mentioned object is to read an original image, and to read the original image, red (R), green (G) and blue (B). Timing signal output means for outputting sampling signals at different timings for each color, data holding means for holding document data for each color according to the timing signal output from the timing signal output means, and the data holding means. It is achieved by providing an image reading device having an analog / digital conversion means for converting data into digital data and outputting the digital data.

【００１３】また、本発明は上記目的を達成するため、
原稿画像を読み取る原稿画像読み取り手段と、該原稿画
像読み取り手段で読み取った原稿画像のデータを赤
（Ｒ）、緑（Ｇ）、青（Ｂ）の各色毎にサンプリング
し、そのデータを保持するデータ保持手段と、該データ
保持手段に保持したデータをデジタルデータに変換する
アナログ／デジタル変換手段とを有し、該アナログ／デ
ジタル変換手段でデジタルデータに変換したデータを出
力する画像読み取り装置において、前記原稿画像読み取
り手段に対し、前記各色毎に異なるタイミングでサンプ
リング信号を出力し、前記データ保持手段に各色毎に異
なるタイミングでデータを保持させるタイミング信号出
力手段を備える構成である。Further, in order to achieve the above object, the present invention provides:
Original image reading means for reading an original image and data of the original image read by the original image reading means are sampled for each color of red (R), green (G) and blue (B), and the data is held. In an image reading device having a holding means and an analog / digital conversion means for converting the data held in the data holding means into digital data, and outputting the data converted into digital data by the analog / digital conversion means, The original image reading means is provided with timing signal output means for outputting sampling signals at different timings for the respective colors and causing the data holding means to hold data at different timings for the respective colors.

【００１４】上記のように構成することによって、ＣＣ
Ｄ等の原稿画像読み取り手段で読み取った原稿データ
は、タイミング信号出力手段から出力される異なるタイ
ミングの信号に基づいて、赤（Ｒ）、緑（Ｇ）、青
（Ｂ）の各色の原稿データがデータ保持手段にサンプリ
ングされる。この為、同時に赤（Ｒ）、緑（Ｇ）、青
（Ｂ）の各色の原稿データをデータ保持手段に保持する
場合に比べて混入するノイズ成分は極めて小さく、ノイ
ズによる画像データの誤った読み取りを防止する。By configuring as described above, CC
The original data read by the original image reading means such as D is the original data of each color of red (R), green (G), and blue (B) based on the signals of different timings output from the timing signal output means. Sampled by the data holding means. For this reason, the noise component mixed in is extremely small compared to the case where the document data of each color of red (R), green (G), and blue (B) is held in the data holding means at the same time, and the image data is erroneously read due to noise. Prevent.

【００１５】すなわち、前記アナログ／デジタル変換手
段の動作タイミングは、例えば前記タイミング信号出力
手段から出力するタイミング信号に基づいており、タイ
ミング信号出力手段から出力されるタイミング信号に同
期してアナログ／デジタル変換手段の駆動も行われる
が、上記のように各色毎にサンプリングデータの読み込
みタイミングは異なるので、発生するノイズは大きくな
らず、大きなノイズがデータ保持手段に混入しない。That is, the operation timing of the analog / digital conversion means is based on, for example, the timing signal output from the timing signal output means, and the analog / digital conversion is performed in synchronization with the timing signal output from the timing signal output means. Although the means is also driven, the reading timing of the sampling data is different for each color as described above, so that the generated noise is not large and the large noise is not mixed in the data holding means.

【００１６】尚、上記タイミング信号出力手段は、各種
ゲート回路で構成でき、例えばバイナリカウンタで計数
した計数データをデコーダでデコードして異なるタイミ
ングのタイミング信号を作成する。また、上記計数デー
タを複数のコンパレータで比較し、異なるタイミングの
タイミング信号を作成してもよい。また、例えばシフト
レジスタ等によりリングカウンタを構成し、一定のタイ
ミングで出力するタイミング信号を作成してもよい。The timing signal output means can be composed of various gate circuits. For example, the count data counted by the binary counter is decoded by the decoder to generate timing signals at different timings. Further, the count data may be compared by a plurality of comparators to create timing signals at different timings. Further, for example, a ring counter may be configured by a shift register or the like, and a timing signal output at a constant timing may be created.

【００１７】[0017]

【発明の実施の形態】以下、本発明を適用した画像読み
取り装置の一実施例について説明する。図１は本実施例
の画像読み取り装置の回路ブロック図である。同図にお
いて、ＣＣＤ６は１次元のラインセンサであり、不図示
の原稿からの反射光をその反射光量に従って電圧信号
（アナログ信号）に変換する。このＣＣＤ６には、例え
ば２０４８個の画素が形成され、クロックジェネレータ
７から出力されるΦＴＧ、ΦＲ、Φ１、Φ２の制御信号
に従って原稿画像を読み取り、各画素に電荷を蓄積す
る。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of an image reading apparatus to which the present invention is applied will be described below. FIG. 1 is a circuit block diagram of the image reading apparatus of this embodiment. In the figure, a CCD 6 is a one-dimensional line sensor, which converts reflected light from a document (not shown) into a voltage signal (analog signal) according to the amount of the reflected light. For example, 2048 pixels are formed in the CCD 6, and the original image is read in accordance with the control signals of ΦTG, ΦR, Φ1, and Φ2 output from the clock generator 7, and charges are accumulated in each pixel.

【００１８】ＣＣＤ６に蓄積される電荷は、各画素毎に
クロックジェネレータ７から出力するサンプリング信号
（Ｓ／Ｈ）に従ってサンプルホールド回路８ｒ、８ｇ、
８ｂに保持される。このサンプルホールド回路８ｒ、８
ｇ、８ｂは、後述する補正回路９ｒ、９ｇ、９ｂにおけ
る補正処理や、Ａ／Ｄ変換器１０ｒ、１０ｇ、１０ｂに
おけるデジタル変換処理の為、一定期間原稿データのレ
ベルを保持する回路である。ここで、サンプルホールド
回路８ｒにはＣＣＤ６で検出する原稿データの中の赤
（Ｒ）データが保持され、サンプルホールド回路８ｇに
はＣＣＤ６で検出する原稿データの中の緑（Ｇ）データ
が保持され、サンプルホールド回路８ｂにはＣＣＤ６で
検出する原稿データの中の青（Ｂ）データが保持され
る。The charges accumulated in the CCD 6 are sampled and held by the sample hold circuits 8r and 8g according to the sampling signal (S / H) output from the clock generator 7 for each pixel.
8b. This sample hold circuit 8r, 8
g and 8b are circuits that hold the level of the original data for a certain period of time for the correction processing in the correction circuits 9r, 9g and 9b described later and the digital conversion processing in the A / D converters 10r, 10g and 10b. Here, the sample hold circuit 8r holds red (R) data in the original data detected by the CCD 6, and the sample hold circuit 8g holds green (G) data in the original data detected by the CCD 6. The sample hold circuit 8b holds blue (B) data in the original data detected by the CCD 6.

【００１９】また、上述のサンプリング信号（Ｓ／Ｈ）
の出力タイミングは異なり、クロックジェネレータ７か
らサンプリング信号（Ｓ／Ｈ−Ｒ）、サンプリング信号
（Ｓ／Ｈ−Ｇ）、サンプリング信号（Ｓ／Ｈ−Ｂ）の順
に、順次所定時間間隔で出力される。尚、クロックジェ
ネレータ７の構成については後述する。Further, the above sampling signal (S / H)
Of the sampling signal (S / H-R), the sampling signal (S / H-G) and the sampling signal (S / H-B) are sequentially output from the clock generator 7 at predetermined time intervals. . The configuration of the clock generator 7 will be described later.

【００２０】サンプルホールド回路８ｒ、８ｇ、８ｂの
出力は、上述のクロックジェネレータ７から出力するタ
イミング信号に従って補正回路９ｒ、９ｇ、９ｂに供給
される。尚、このタイミング信号は上述のサンプリング
信号（Ｓ／Ｈ）と同じ信号、又は同じタイミングで出力
され、従って赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色毎に
異なるタイミングでデータが補正回路９ｒ、９ｇ、９ｂ
に供給される。補正回路９ｒ、９ｇ、９ｂは、例えばア
ナログ演算によるシェーディング補正や、アナログレベ
ルを自動調整するＡＧＣ（オートゲインコントロール）
を行う。The outputs of the sample hold circuits 8r, 8g, 8b are supplied to the correction circuits 9r, 9g, 9b in accordance with the timing signal output from the clock generator 7 described above. It should be noted that this timing signal is output at the same signal as or at the same timing as the sampling signal (S / H) described above, so that data is output at different timing for each color of red (R), green (G), and blue (B). Correction circuits 9r, 9g, 9b
Is supplied to. The correction circuits 9r, 9g, 9b are, for example, shading correction by analog calculation and AGC (auto gain control) that automatically adjusts the analog level.
I do.

【００２１】補正回路９ｒ、９ｇ、９ｂにより上述の補
正処理が施されたデータは、Ａ／Ｄ変換器１０ｒ、１０
ｇ、１０ｂに出力される。この時の出力タイミングも、
サンプリング信号（Ｓ／Ｈ）と同じ信号、又は同じタイ
ミングでデータがＡ／Ｄ変換器１０ｒ、１０ｇ、１０ｂ
に出力される。Ａ／Ｄ変換器１０ｒ、１０ｇ、１０ｂ
は、入力する信号（アナログ信号）を、例えば１０ビッ
ト構成のデジタルデータに変換し、各Ａ／Ｄ変換器１０
ｒ、１０ｇ、１０ｂから出力データ（ＤＯＵＴ−Ｒ、Ｄ
ＯＵＴ−Ｇ、ＤＯＵＴ−Ｂ）として不図示の画像処理部
へ出力する。The data which has been subjected to the above-mentioned correction processing by the correction circuits 9r, 9g and 9b is the A / D converters 10r and 10
output to g and 10b. The output timing at this time is also
Data is A / D converters 10r, 10g, 10b at the same signal as the sampling signal (S / H) or at the same timing.
Is output to A / D converters 10r, 10g, 10b
Converts an input signal (analog signal) into, for example, 10-bit digital data,
Output data (DOUT-R, D from r, 10g, 10b)
OUT-G, DOUT-B) is output to an image processing unit (not shown).

【００２２】一方、図２は上述のクロックジェネレータ
７の具体的な回路構成を示す図である。クロックジェネ
レータ７は、バイナリカウンタ１２、デコーダ１３、Ｒ
−Ｓフリップフロップ１４、Ｄ形フリップフロップ１５
で構成されている。バイナリカウンタ１２は、例えば２
０ＭHzの基準クロックを入力し、計数処理を行い、出力
ＱＡ、出力ＱＢから、計数信号をデコーダ１３のＡ端
子、及びＢ端子に出力する。デコーダ１３は、Ａ端子及
びＢ端子に入力する計数信号に従ってデコード処理を行
い、Ｙ１端子〜Ｙ３端子より前述のサンプリング信号
（Ｓ／Ｈ−Ｒ、Ｓ／Ｈ−Ｇ、Ｓ／Ｈ−Ｂ）を出力する。
例えば、バイナリカウンタ１２の出力ＱＡ、ＱＢが
（０、１）の時デコーダ１３のＹ１端子からサンプリン
グ信号（Ｓ／Ｈ−Ｒ）をサンプルホールド回路８ｒに出
力し、バイナリカウンタ１２の出力ＱＡ、ＱＢが（１、
０）の時デコーダ１３のＹ２端子からサンプリング信号
（Ｓ／Ｈ−Ｇ）をサンプルホールド回路８ｇに出力し、
バイナリカウンタ１２の出力ＱＡ、ＱＢが（１、１）の
時デコーダ１３のＹ３端子からサンプリング信号（Ｓ／
Ｈ−Ｂ）をサンプルホールド回路８ｂ出力する。On the other hand, FIG. 2 is a diagram showing a specific circuit configuration of the clock generator 7 described above. The clock generator 7 includes a binary counter 12, a decoder 13 and an R
-S flip-flop 14, D-type flip-flop 15
It is composed of The binary counter 12 has, for example, 2
A reference clock of 0 MHz is input, counting processing is performed, and a count signal is output from the output QA and the output QB to the A terminal and the B terminal of the decoder 13. The decoder 13 performs a decoding process according to the count signal input to the A terminal and the B terminal, and outputs the above-described sampling signals (S / HR, S / HG, S / HB) from the Y1 terminal to the Y3 terminal. Output.
For example, when the outputs QA and QB of the binary counter 12 are (0, 1), the sampling signal (S / HR) is output from the Y1 terminal of the decoder 13 to the sample hold circuit 8r, and the outputs QA and QB of the binary counter 12 are output. But (1,
0), the sampling signal (S / HG) is output from the Y2 terminal of the decoder 13 to the sample hold circuit 8g,
When the outputs QA and QB of the binary counter 12 are (1, 1), the sampling signal (S /
H-B) is output from the sample hold circuit 8b.

【００２３】また、バイナリカウンタ１２の出力 外１
、及びＤ形フリップフロップ１５The output 1 of the binary counter 12
, And D-type flip-flop 15

【００２４】[0024]

【外１】 [Outside 1]

【００２５】はラッチ信号（ＬＡＴ−Ｒ、ＬＡＴ−Ｇ、
ＬＡＴ−Ｂ）を作成する。このラッチ信号（ＬＡＴ−
Ｒ、ＬＡＴ−Ｇ、ＬＡＴ−Ｂ）は、前述のＡ／Ｄ変換器
１０ｒ、１０ｇ、１０ｂから画像処理部に出力するデー
タ（ＤＯＵＴ−Ｒ、ＤＯＵＴ−Ｇ、ＤＯＵＴ−Ｂ）を画
像処理部にラッチする為の信号である。具体的には、先
ずラッチ信号（ＬＡＴ−Ｒ）がＤ形フリップフロップ１
５の端子 外２ から出力Is a latch signal (LAT-R, LAT-G,
LAT-B). This latch signal (LAT-
R, LAT-G, LAT-B) outputs data (DOUT-R, DOUT-G, DOUT-B) output from the A / D converters 10r, 10g, 10b to the image processing unit. This is a signal for latching. Specifically, first, the latch signal (LAT-R) is the D flip-flop 1
Output from terminal 2 of 5

【００２６】[0026]

【外２】 [Outside 2]

【００２７】され、次にラッチ信号（ＬＡＴ−Ｇ）がバ
イナリカウンタ１２の出力 外３ かThen, whether the latch signal (LAT-G) is the output 3 of the binary counter 12 or not.

【００２８】[0028]

【外３】 [Outside 3]

【００２９】ら直接出力され、次にラッチ信号（ＬＡＴ
−Ｂ）がＤ形フリップフロップ１５の出力Ｑから出力さ
れる。尚、バイナリカウンタ１２は、端子 外４ から
計数信号をＲ−ＳフリップフIs directly output, and then the latch signal (LAT
-B) is output from the output Q of the D-type flip-flop 15. The binary counter 12 outputs the count signal from the terminal 4 to the RS flip-flop.

【００３０】[0030]

【外４】 [Outside 4]

【００３１】ロップ１４に出力し、Ｒ−Ｓフリップフロ
ップ１４はこの計数信号に基づいてリセット信号をバイ
ナリカウンタ１２に出力し、バイナリカウンタ１２をリ
セットする。したがって、４クロック毎にバイナリカウ
ンタ１２がリセットされ、最初の１クロック出力後に上
述のサンプリング信号（Ｓ／Ｈ−Ｒ）、（Ｓ／Ｈ−
Ｇ）、（Ｓ／Ｈ−Ｂ）が順次出力される構成である。The flip-flop 14 outputs the reset signal to the binary counter 12 on the basis of the count signal to reset the binary counter 12. Therefore, the binary counter 12 is reset every four clocks, and the sampling signals (S / H-R) and (S / H-
G) and (S / H-B) are sequentially output.

【００３２】以上の構成の画像読み取り装置において、
以下にその動作を説明する。図３は本実施例の動作を説
明するタイムチャートである。クロックジェネレータ７
には同図に“ＣＬＫ”で示すクロック信号が入力し、そ
の周波数は前述のように例えば２０ＭHzである。また、
不図示の制御回路からΦＲの信号がクロックジェネレー
タ７のＲ−Ｓフリップフロップ１４に入力し、ＣＣＤ６
の光量検出タイミングに使用される。また、信号Φ１は
例えばＣＣＤ６に形成される画素の中の奇数ビットの蓄
積電荷の読み出し処理に使用し、信号Φ２はＣＣＤ６に
形成される画素の中の偶数ビットの蓄積電荷の読み出し
処理に使用する。In the image reading apparatus having the above structure,
The operation will be described below. FIG. 3 is a time chart for explaining the operation of this embodiment. Clock generator 7
A clock signal indicated by "CLK" in the figure is input to the circuit, and its frequency is, for example, 20 MHz as described above. Also,
A signal ΦR from a control circuit (not shown) is input to the RS flip-flop 14 of the clock generator 7, and the CCD 6
It is used for the light intensity detection timing. Further, the signal Φ1 is used, for example, for reading out the accumulated charge of odd bits in the pixel formed in the CCD 6, and the signal Φ2 is used for reading out the accumulated charge of even bits in the pixel formed in the CCD 6. .

【００３３】このようにして、信号Φ１、Φ２により奇
数ビット及び偶数ビットのデータが交互に読み出され、
同図に示す読み取りデータ（ＣＣＤ ＯＵＴ）としてＣ
ＣＤ６内のシフトレジスタに格納される（尚、このシフ
トレジスタは具体的に図示しない）。In this way, the odd-numbered bit data and the even-numbered bit data are alternately read by the signals Φ1 and Φ2,
C as the read data (CCD OUT) shown in FIG.
It is stored in the shift register in the CD 6 (this shift register is not specifically shown).

【００３４】一方、バイナリカウンタ１２には前述のよ
うにクロック信号が入力し、先ずバイナリカウンタ１２
が（０、１）を計数すると、デコーダ１３からサンプリ
ング信号（Ｓ／Ｈ−Ｒ）が出力され（図３の）、ＣＣ
Ｄ６の読み取りデータ（ＣＣＤ ＯＵＴ）の中の赤
（Ｒ）データがサンプルホールド回路８ｒに取り込ま
れ、ホールドされる。尚、この時、サンプルホールド回
路８ｒに保持（ホールド）される読み取りデータ（ＣＣ
Ｄ ＯＵＴ）は、例えば図３に示す信号Ｓ０とする。On the other hand, the clock signal is input to the binary counter 12 as described above, and first, the binary counter 12 is
When (0, 1) is counted, the sampling signal (S / HR) is output from the decoder 13 (in FIG. 3), CC
The red (R) data in the read data (CCD OUT) of D6 is taken in and held by the sample hold circuit 8r. At this time, the read data (CC) held (held) in the sample hold circuit 8r.
D OUT) is, for example, the signal S0 shown in FIG.

【００３５】次に、バイナリカウンタ１２が（１、０）
を計数すると、デコーダ１３からサンプリング信号（Ｓ
／Ｈ−Ｇ）が出力され（図３の）、ＣＣＤ６の読み取
りデータ（ＣＣＤ ＯＵＴ）の中の緑（Ｇ）データがサ
ンプルホールド回路８ｇに取り込まれ、保持される。同
様に、バイナリカウンタ１２が（１、１）を計数する
と、デコーダ１３からサンプリング信号（Ｓ／Ｈ−Ｂ）
が出力され（図３の）、読み取りデータ（ＣＣＤ Ｏ
ＵＴ）の中の青（Ｂ）がサンプルホールド回路８ｂに取
り込まれ、保持される。Next, the binary counter 12 becomes (1, 0)
, The sampling signal (S
/ HG) is output (FIG. 3), and the green (G) data in the read data (CCD OUT) of the CCD 6 is taken in and held by the sample hold circuit 8g. Similarly, when the binary counter 12 counts (1, 1), the sampling signal (S / H-B) is output from the decoder 13.
Is output (in FIG. 3), the read data (CCD O
Blue (B) in UT) is taken in and held in the sample hold circuit 8b.

【００３６】また、Ｒ−Ｓフリップフロップ１４からリ
セット信号がバイナリカウンタ１２に入力すると、上述
の処理を繰り返し、同様にサンプリング信号（Ｓ／Ｈ−
Ｒ）、を出力し（図３の）、次の読み取りデータ（Ｓ
１）の中の赤（Ｒ）データをサンプリングし、以下、サ
ンプリング信号（Ｓ／Ｈ−Ｇ）、（Ｓ／Ｈ−Ｂ）を出力
し（図３の、）、読み取りデータ（Ｓ１）の中の、
緑（Ｇ）、青（Ｂ）のデータをサンプリングする。When the reset signal is input from the RS flip-flop 14 to the binary counter 12, the above-described processing is repeated and the sampling signal (S / H-
R), is output (in FIG. 3), and the next read data (S
The red (R) data in 1) is sampled, and then the sampling signals (S / H-G) and (S / H-B) are output (in FIG. 3), and in the read data (S1). of,
Data of green (G) and blue (B) are sampled.

【００３７】一方、上述の処理の間、補正回路９ｒには
サンプリング信号（Ｓ／Ｈ−Ｒ）に同期して制御信号が
入力し、シェーディング補正等の処理を行い、Ａ／Ｄ変
換器１０ｒではアナログ／デジタル変換処理を行う。ま
た、サンプリング信号（Ｓ／Ｈ−Ｇ）の出力に同期し
て、補正回路９ｇ及びＡ／Ｄ変換器１０ｇが駆動し、サ
ンプリング信号（Ｓ／Ｈ−Ｂ）の出力に同期して、補正
回路９ｂ及びＡ／Ｄ変換器１０ｂが駆動する。しかし、
本実施例ではサンプリング信号（Ｓ／Ｈ−Ｒ）、（Ｓ／
Ｈ−Ｇ）、（Ｓ／Ｈ−Ｂ）は、それぞれ異なるタイミン
グで出力され、全ての駆動が同じタイミングで行われる
従来の場合に比べて発生するノイズは極めて小さい。す
なわち、従来例と比べた場合、ノイズ成分は１／３にな
り、仮に従来装置で１mVのノイズが発生した場合でも、
本実施例によれば約０．３３mVの低ノイズに低減でき
る。したがって、例えばＡ／Ｄ変換器で１０ビット構成
のデジタルデータに変換する場合でも、読み取りデータ
に悪影響を及ぼすことはない。On the other hand, during the above-mentioned processing, the control signal is input to the correction circuit 9r in synchronization with the sampling signal (S / HR) to perform processing such as shading correction, and the A / D converter 10r. Performs analog / digital conversion processing. The correction circuit 9g and the A / D converter 10g are driven in synchronization with the output of the sampling signal (S / H-G), and the correction circuit is synchronized with the output of the sampling signal (S / H-B). 9b and the A / D converter 10b drive. But,
In this embodiment, sampling signals (S / HR), (S /
H-G) and (S / H-B) are output at different timings, and the noise generated is extremely small compared to the conventional case in which all driving is performed at the same timing. That is, compared with the conventional example, the noise component becomes ⅓, and even if the conventional device generates 1 mV of noise,
According to this embodiment, the noise can be reduced to about 0.33 mV. Therefore, even when the digital data is converted into 10-bit digital data by the A / D converter, the read data is not adversely affected.

【００３８】尚、上述のようにしてサンプルホールド回
路８ｒ、８ｇ、８ｂに異なるタイミングで保持されたデ
ータは、前述のように対応する補正回路９ｒ、９ｇ、９
ｂでシェーディング補正等が施され、Ａ／Ｄ変換器１０
ｒ、１０ｇ、１０ｂでデジタルデータに変換され、出力
データ（ＤＯＵＴ−Ｒ、ＤＯＵＴ−Ｇ、ＤＯＵＴ−Ｂ）
として、バイナリカウンタ１２及びＤ形フリップフロッ
プ１５から出力されるラッチ信号（ＬＡＴ−Ｒ、ＬＡＴ
−Ｇ、ＬＡＴ−Ｂ）の出力タイミングに同期して不図示
の画像処理部にラッチされる（図３の’、’、
’）。The data held in the sample hold circuits 8r, 8g, and 8b at different timings as described above is corrected by the corresponding correction circuits 9r, 9g, and 9 as described above.
shading correction and the like are performed in b, and the A / D converter 10
Output data (DOUT-R, DOUT-G, DOUT-B) converted to digital data by r, 10g, and 10b.
As latch signals (LAT-R, LAT) output from the binary counter 12 and the D-type flip-flop 15.
-G, LAT-B) is latched by an image processing unit (not shown) in synchronization with the output timing (',',
').

【００３９】また、上述のようにして画像処理部にラッ
チされたデータは、以後、例えば文字認識等の処理が行
われるが、画像処理部に出力されるデータはノイズに影
響されることのない正確なデータであり、信頼性の高い
データに基づき文字認識等の処理を行うことができる。The data latched in the image processing section as described above is subjected to processing such as character recognition thereafter, but the data output to the image processing section is not affected by noise. Processing such as character recognition can be performed based on accurate data and highly reliable data.

【００４０】尚、本実施例では図３に示すように、回路
動作のタイミングをデコーダ１３の回路により１クロッ
ク分遅らせたが、遅延手段はデコーダ１３に限らず別の
遅延手段、例えばコイル、コンデンサ、抵抗、等を用い
て遅延回路を構成しても良く、また他のゲート回路を用
いて遅延回路を構成しても良い。In this embodiment, as shown in FIG. 3, the circuit operation timing is delayed by one clock by the circuit of the decoder 13. However, the delay means is not limited to the decoder 13, and another delay means such as a coil or a capacitor is used. , A resistor or the like may be used to configure the delay circuit, or another gate circuit may be used to configure the delay circuit.

【００４１】[0041]

【発明の効果】本発明によれば、赤（Ｒ）、緑（Ｇ）、
青（Ｂ）の各色毎に回路の駆動タイミングは異なるの
で、発生するノイズは極めて小さく、画像の読み取りデ
ータにノイズの悪影響がなくなり、信頼性の大きな画像
読み取りデータを提供できる。According to the present invention, red (R), green (G),
Since the driving timing of the circuit is different for each color of blue (B), the generated noise is extremely small, the adverse effect of noise on the image read data is eliminated, and highly reliable image read data can be provided.

【００４２】また、発生するノイズが極めて小さくなる
ことから、信号線や回路基板の配線を延長することがで
き、より幅の広い仕様とすることができる。さらに、ノ
イズの低減からＡ／Ｄ変換器として、より高分解能な変
換器、例えば８ビットのデジタルデータへの変換に代
え、１０ビットのデジタルデータへの変換を行う構成と
することができる。Further, since the noise generated is extremely small, the signal line and the wiring of the circuit board can be extended, and a wider specification can be obtained. Further, in order to reduce noise, an A / D converter can be configured to perform conversion into 10-bit digital data instead of conversion into higher-resolution converter, for example, 8-bit digital data.

【図面の簡単な説明】[Brief description of drawings]

【図１】一実施例の画像読み取り装置の回路ブロック図
である。FIG. 1 is a circuit block diagram of an image reading apparatus according to an embodiment.

【図２】クロックジェネレータの具体的な回路図であ
る。FIG. 2 is a specific circuit diagram of a clock generator.

【図３】一実施例の画像読み取り装置の動作を説明する
タイムチャートである。FIG. 3 is a time chart illustrating the operation of the image reading apparatus according to the embodiment.

【図４】従来の画像読み取り装置の回路ブロック図であ
る。FIG. 4 is a circuit block diagram of a conventional image reading device.

【図５】従来の画像読み取り装置の動作を説明するタイ
ムチャートである。FIG. 5 is a time chart explaining the operation of the conventional image reading apparatus.

【符号の説明】[Explanation of symbols]

６ ＣＣＤ ７ クロックジェネレータ ８ｒ、８ｇ、８ｂ サンプルホールド回路 ９ｒ、９ｇ、９ｂ 補正回路 １０ｒ、１０ｇ、１０ｂ Ａ／Ｄ変換器 １２ バイナリカウンタ １３ デコーダ １４ Ｒ−Ｓフリップフロップ １５ Ｄ形フリップフロップ 6 CCD 7 clock generator 8r, 8g, 8b sample hold circuit 9r, 9g, 9b correction circuit 10r, 10g, 10b A / D converter 12 binary counter 13 decoder 14 RS flip-flop 15 D-type flip-flop

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 原稿画像を読み取る原稿画像読み取り手
段と、 該原稿画像読み取り手段に対し、赤（Ｒ）、緑（Ｇ）、
青（Ｂ）の各色毎に異なるタイミングでサンプリング信
号を出力するタイミング信号出力手段と、 該タイミング信号出力手段から出力されるタイミング信
号に従って各色毎に原稿データを保持するデータ保持手
段と、 該データ保持手段に保持したデータをデジタルデータに
変換し、出力するアナログ／デジタル変換手段と、 を有することを特徴とする画像読み取り装置。1. A document image reading means for reading a document image, and red (R), green (G), and
Timing signal output means for outputting sampling signals at different timings for each color of blue (B), data holding means for holding document data for each color according to the timing signal output from the timing signal output means, and the data holding An image reading apparatus comprising: an analog / digital conversion unit that converts data held in the unit into digital data and outputs the digital data. 【請求項２】 原稿画像を読み取る原稿画像読み取り手
段と、該原稿画像読み取り手段で読み取った原稿画像の
データを赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色毎にサン
プリングし、そのデータを保持するデータ保持手段と、
該データ保持手段に保持したデータをデジタルデータに
変換するアナログ／デジタル変換手段と、 を有し、該アナログ／デジタル変換手段でデジタルデー
タに変換したデータを出力する画像読み取り装置におい
て、 前記原稿画像読み取り手段に対し、前記各色毎に異なる
タイミングでサンプリング信号を出力し、前記データ保
持手段に各色毎に異なるタイミングでデータを保持させ
るタイミング信号出力手段を有することを特徴とする画
像読み取り装置。2. A document image reading means for reading a document image and data of a document image read by the document image reading means are sampled for each color of red (R), green (G) and blue (B), and Data holding means for holding data,
An image reading apparatus, comprising: an analog / digital conversion means for converting the data held in the data holding means into digital data, and outputting the data converted into digital data by the analog / digital conversion means, An image reading apparatus comprising: a timing signal output unit that outputs a sampling signal to each unit at different timing for each color, and causes the data holding unit to hold data at different timing for each color. 【請求項３】 前記アナログ／デジタル変換手段の動作
タイミングは、前記タイミング信号出力手段から出力す
るタイミング信号に基づくことを特徴とする請求項１、
又は２記載の画像読み取り装置。3. The operation timing of the analog / digital conversion means is based on a timing signal output from the timing signal output means.
Or the image reading device described in 2.