JPH0943566A - Driving circuit for liquid crystal display - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide an inexpensive driving circuit capable of properly driving a liquid crystal display. SOLUTION: This circuit is provided with a digital IC1 having an input terminal IN, an output terminal OT a terminal for open H1 and a power source termiral ES and a resistence dividing circuit RD1 connecting at least one pair of resistance elements R1, R2 in series and resistance-dividing a voltage Vcc to be impressed on the power source terminal ES and the output terminal OT is connected to the common electrode terminal C1 of the liquid crystal display 1 and also the junction point between the one pair of resistances is connected to the output terminal OT. A prescribed pulse voltage is impressed on the common electrode terminal C1 by supplying plural timing signals Q1-Q4 whose phases are successively shifted by a timing signal generating circuit 3 while respectively combining them properly on the terminal for open H1 and the input terminal IN and making the output terminal OT to be in either state of three states of a high level, a low level or an open according to timing signals. Moreover, a pulse voltage is time-divisionally impressed with respect to segment electrode terminals S1-Sn.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、液晶表示器の駆動
回路に関し、特にディジタルＩＣを用い、液晶表示器に
対し適切に三種の電圧信号を印加してダイナミック駆動
を行なう駆動回路に係り、自動車用空調装置の表示パネ
ルの表示駆動回路に好適である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive circuit for a liquid crystal display, and more particularly to a drive circuit for dynamically driving a liquid crystal display by applying three kinds of voltage signals to the liquid crystal display by using a digital IC. It is suitable for a display drive circuit of a display panel of an air conditioner for automobiles.

【０００２】[0002]

【従来の技術】液晶表示器はＬＣＤとして知られてお
り、種々の用途に供されている。これはセグメント電極
及びコモン電極を構成する二枚の透明電極の間に液晶材
料を充填し、電極間に電圧を印加し電界が発生したとき
に、液晶の光学的性質が変化し、光線を反射し、あるい
は吸収することを利用し、文字や図形等の表示を行なう
こととしたものである。このような液晶表示器を駆動す
る方式として、表示対象のセグメント電極を個別に表示
すべき期間駆動するスタティック駆動方式と、表示対象
のセグメント電極を時分割で一定周期毎に繰り返し駆動
する時分割駆動方式ないしダイナミック駆動方式が知ら
れている。前者の方式は、表示対象の要素が多い場合に
は、各セグメントに接続する端子及び駆動素子の数が多
くなることから、後者の方式が活用されている。このダ
イナミック駆動方式によって液晶表示器を駆動した例と
して、コモン電極に対し電源電圧（例えば５Ｖ）、その
１／２の電圧（２．５Ｖ）及び０Ｖの三種類の信号を用
い１／２デューティで制御する駆動回路が有効なことが
知られている。2. Description of the Related Art Liquid crystal displays are known as LCDs and are used for various purposes. This is because the liquid crystal material is filled between the two transparent electrodes that make up the segment electrode and the common electrode, and when a voltage is applied between the electrodes and an electric field is generated, the optical properties of the liquid crystal change and light rays are reflected. By using the absorption or absorption, characters and figures are displayed. As a method of driving such a liquid crystal display, a static drive method in which the segment electrodes to be displayed are individually driven for a period to be displayed, and a time-division drive in which the segment electrodes to be displayed are repeatedly driven in a time-division cycle Methods or dynamic drive methods are known. In the former method, the number of terminals and driving elements connected to each segment increases when the number of elements to be displayed is large, and thus the latter method is used. As an example of driving a liquid crystal display by this dynamic driving method, three kinds of signals of a power supply voltage (for example, 5 V), a voltage (1/2 V) and 0 V of the common electrode are used and a 1/2 duty is used. It is known that the driving circuit to control is effective.

【０００３】[0003]

【発明が解決しようとする課題】しかし、上記１／２電
源電圧供給端子を備えた専用のディジタルＩＣを設ける
こととすると高価となるため、ハイレベル（５Ｖ）とロ
ーレベル（０Ｖ）の二出力の汎用のＩＣを利用せざるを
得ないが、そうすると前述のようにスタティック駆動方
式となり多数の端子及び駆動素子を必要とする。あるい
は、汎用のＩＣのオープンコレクタ出力端子を２個利用
し、各々に外付け抵抗を接続し、これらをまとめて一出
力として利用することが考えられるが、他の回路設計に
制限が加えられることになる。However, since it is expensive to provide a dedicated digital IC having the above-mentioned 1/2 power supply voltage supply terminal, it becomes expensive to provide two outputs of high level (5V) and low level (0V). Inevitably, a general-purpose IC will be used. However, if this is done, the static drive system will be used as described above, and a large number of terminals and drive elements will be required. Alternatively, it is conceivable to use two open collector output terminals of a general-purpose IC, connect external resistors to each, and use them collectively as one output, but this may impose restrictions on other circuit designs. become.

【０００４】そこで、本発明は、液晶表示器を適切に駆
動し得る安価な駆動回路を提供することを目的とする。Therefore, an object of the present invention is to provide an inexpensive drive circuit capable of appropriately driving a liquid crystal display.

【０００５】また、本発明は、液晶表示器に対し、ディ
ジタルＩＣによって容易に三種の電圧信号を印加し得る
駆動回路を提供することを目的とする。Another object of the present invention is to provide a drive circuit which can easily apply three kinds of voltage signals to a liquid crystal display by a digital IC.

【０００６】[0006]

【課題を解決するための手段】上記の目的を達成するた
め、本願発明は、請求項１に記載のように、液晶を介し
て夫々複数組に分割したコモン電極及びセグメント電極
を配置して成る液晶表示器に接続し、前記複数組のコモ
ン電極に所定のパルス電圧を印加すると共に、前記複数
組のセグメント電極に対し時分割的にパルス電圧を印加
する液晶表示器の駆動回路において、入力端子、出力端
子、オープン用端子及び電源端子を有するディジタルＩ
Ｃと、少くとも一対の抵抗素子を直列接続して成り、前
記ディジタルＩＣの電源端子に印加する電圧を抵抗分割
する抵抗分割回路を備え、前記ディジタルＩＣの出力端
子を前記コモン電極に接続すると共に、前記一対の抵抗
素子間の接続点を前記ディジタルＩＣの出力端子に接続
し、所定の周期で順次位相をずらした複数のタイミング
信号を、前記オープン用端子及び前記入力端子に夫々適
宜組合せて供給し、前記複数のタイミング信号に応じて
前記出力端子をハイレベル、ローレベル及びオープンの
三つの状態の何れかとするように構成したものである。
尚、前記抵抗分割回路の前記一対の抵抗素子は同一の抵
抗値に設定することが望ましい。In order to achieve the above object, the present invention comprises, as described in claim 1, a common electrode and a segment electrode, which are divided into a plurality of sets via a liquid crystal. An input terminal in a drive circuit of a liquid crystal display, which is connected to a liquid crystal display, applies a predetermined pulse voltage to the plurality of sets of common electrodes, and applies a pulse voltage to the plurality of sets of segment electrodes in a time division manner. , A digital I having an output terminal, an open terminal and a power supply terminal
C and at least a pair of resistance elements are connected in series, and a resistance divider circuit for resistance-dividing the voltage applied to the power supply terminal of the digital IC is provided, and the output terminal of the digital IC is connected to the common electrode. , A connection point between the pair of resistance elements is connected to an output terminal of the digital IC, and a plurality of timing signals whose phases are sequentially shifted at a predetermined cycle are supplied to the opening terminal and the input terminal in appropriate combinations, respectively. However, the output terminal is configured to be in one of three states of high level, low level and open according to the plurality of timing signals.
It is desirable that the pair of resistance elements of the resistance division circuit have the same resistance value.

【０００７】また、請求項２に記載のように、前記ディ
ジタルＩＣが、直列に接続したＰチャンネルＭＯＳ−Ｆ
ＥＴ及びＮチャンネルＭＯＳ−ＦＥＴを備え、各ＭＯＳ
−ＦＥＴのドレインを前記出力端子に接続すると共に、
前記ＰチャンネルＭＯＳ−ＦＥＴ及び前記Ｎチャンネル
ＭＯＳ−ＦＥＴの各ゲートと前記入力端子及び前記オー
プン用端子との間に介装する複数のゲート回路を備え、
前記複数のタイミング信号に応じて前記出力端子をハイ
レベル、ローレベル及びオープンの三つの状態の何れか
とするように構成することができる。According to a second aspect of the present invention, the digital IC is a P-channel MOS-F connected in series.
Equipped with ET and N channel MOS-FET, each MOS
-Connect the drain of the FET to the output terminal and
A plurality of gate circuits interposed between the gates of the P-channel MOS-FET and the N-channel MOS-FET and the input terminal and the open terminal,
The output terminal may be configured to be in any of three states of high level, low level and open according to the plurality of timing signals.

【０００８】[0008]

【発明の実施の形態】図１は、本発明に係る液晶表示器
の駆動回路の実施形態を示し、液晶表示器１は、前述の
ように二枚の透明電極の間に液晶材料が充填され、ＬＣ
Ｄと略称される周知のものである。一方の電極がコモン
電極（１組もしくは複数組）とされ、他方の電極が複数
の組に分割されたセグメント電極（例えば、周知の７セ
グメント電極）とされ、これにより文字もしくは種々の
図形表示が可能となる。尚、この構造は周知であるので
説明は省略する。FIG. 1 shows an embodiment of a drive circuit for a liquid crystal display according to the present invention. In the liquid crystal display 1, as described above, a liquid crystal material is filled between two transparent electrodes. , LC
It is well known and abbreviated as D. One of the electrodes is a common electrode (one set or a plurality of sets), and the other electrode is a segment electrode (for example, a well-known 7-segment electrode) divided into a plurality of sets, whereby characters or various graphic displays can be displayed. It will be possible. Since this structure is well known, its explanation is omitted.

【０００９】図１のコモン電極端子Ｃ１，Ｃ２は、表示
対象の図形に対応した形状の板状電極が二分割されたコ
モン電極（図１では省略）に接続され、セグメント電極
端子Ｓ１乃至Ｓｎは、表示対象の図形が複数のｎ組に分
割されたセグメント電極（図１では省略）に接続されて
いる。これらのセグメント電極端子Ｓ１乃至Ｓｎに対し
ては時分割的にパルス電圧が印加されるように構成され
ており、時分割合成回路２によって例えば二時分割駆動
される。The common electrode terminals C1 and C2 in FIG. 1 are connected to a common electrode (not shown in FIG. 1) in which a plate electrode having a shape corresponding to a figure to be displayed is divided into two, and the segment electrode terminals S1 to Sn are connected to each other. , The graphic to be displayed is connected to segment electrodes (not shown in FIG. 1) divided into a plurality of n sets. A pulse voltage is applied to these segment electrode terminals S1 to Sn in a time division manner, and is driven by the time division synthesizing circuit 2 for example in two time divisions.

【００１０】コモン電極端子Ｃ１にはスリーステート・
ディジタルＩＣのＩＣ１（以下、スリーステートＩＣ１
という）が接続され、コモン電極端子Ｃ２にはスリース
テート・ディジタルＩＣのＩＣ２（以下、スリーステー
トＩＣ２という）が接続されており、これらがタイミン
グ発生回路３に接続されている。これらスリーステート
ＩＣ１，ＩＣ２の出力端子ＯＴと、コモン電極端子Ｃ
１，Ｃ２との間には、抵抗Ｒ１，Ｒ２から成る抵抗分割
回路ＲＤ１、及び抵抗Ｒ３，Ｒ４から成る抵抗分割回路
ＲＤ２が夫々介装されている。スリーステートＩＣ１，
ＩＣ２、抵抗分割回路ＲＤ１，ＲＤ２は夫々同一の構成
で、図２のように構成されており、これらについては後
述する。The common electrode terminal C1 has a three-state
Digital IC IC1 (hereinafter, three-state IC1
Is connected to the common electrode terminal C2, and the IC2 of the three-state digital IC (hereinafter referred to as three-state IC2) is connected to the common electrode terminal C2, which are connected to the timing generation circuit 3. The output terminals OT of these three-state IC1 and IC2 and the common electrode terminal C
A resistor divider circuit RD1 including resistors R1 and R2 and a resistor divider circuit RD2 including resistors R3 and R4 are respectively interposed between the resistors C1 and C2. Three-state IC1,
The IC2 and the resistance division circuits RD1 and RD2 have the same configuration and are configured as shown in FIG. 2, which will be described later.

【００１１】また、スリーステートＩＣ１，ＩＣ２の入
力端子ＩＮ及びオープン用端子（ハイインピーダンス用
入力端子）ＨＩはタイミング発生回路３に接続されてお
り、タイミング発生回路３で形成されるタイミング信号
Ｑ１乃至Ｑ４が単独もしくは合成されて、入力端子ＩＮ
又はオープン用端子ＨＩに入力するように構成されてい
る。タイミング信号Ｑ１乃至Ｑ４は図１に示すように、
周期が全て同じ（例えばＴ時間）で、”１”になる期間
は夫々Ｔ／４で、位相もＴ／４ずれている。尚、これら
のタイミング信号Ｑ１乃至Ｑ４は、後述する実施例にお
ける図５の各タイミング信号に対応しており、作動の詳
細については後述の実施例の項で説明する。The input terminals IN and open terminals (high impedance input terminals) HI of the three-state ICs IC1 and IC2 are connected to the timing generation circuit 3, and the timing signals Q1 to Q4 generated by the timing generation circuit 3 are connected. Input terminal IN
Alternatively, it is configured to be input to the open terminal HI. The timing signals Q1 to Q4 are as shown in FIG.
The periods are all the same (for example, T time), the periods of "1" are T / 4, and the phases are also shifted by T / 4. These timing signals Q1 to Q4 correspond to the timing signals of FIG. 5 in the embodiment described later, and the details of the operation will be described in the section of the embodiment described later.

【００１２】上記スリーステートＩＣ１及び抵抗分割回
路ＲＤ１は図２に示すように構成されており、前者はＰ
チャンネルＭＯＳ−ＦＥＴとＮチャンネルＭＯＳ−ＦＥ
Ｔが直列接続され、前者が電源端子ＥＳに接続され、後
者が接地されており、更に共通ドレインが出力端子ＯＴ
に接続されている。ＰチャンネルＭＯＳ−ＦＥＴはナン
ドゲートの出力側に接続され、ＮチャンネルＭＯＳ−Ｆ
ＥＴはノアゲートの出力側に接続され、これらナンドゲ
ート及びノアゲートの入力側は、図２に示すように接続
されたＬ能動出力端子のインバータ及びＬ能動入力端子
のインバータを介して入力端子ＩＮ及びオープン用端子
ＨＩに接続されている。而して、これら、入力端子Ｉ
Ｎ、オープン用端子ＨＩに供給されるタイミング信号に
応じて出力端子ＯＴがハイ（Ｈ）レベル（”１”で表
す）、ロー（Ｌ）レベル（”０”で表す）及びオープン
の三つの状態の何れかの状態となるように構成されてい
る。尚、「オープンの状態」はフローティングとも呼ば
れ、出力側に対しハイインピーダンスとなり、殆ど電流
が流れない状態である。抵抗分割回路ＲＤ１は抵抗Ｒ１
及びＲ２が直列接続されたもので、前者が電源に接続さ
れ後者が接地され、更に両者の接続点が出力端子ＯＴと
コモン電極端子Ｃ１との間に接続されている。The three-state IC1 and the resistance division circuit RD1 are constructed as shown in FIG. 2, and the former is P
Channel MOS-FET and N-channel MOS-FE
T is connected in series, the former is connected to the power supply terminal ES, the latter is grounded, and the common drain is the output terminal OT.
It is connected to the. The P channel MOS-FET is connected to the output side of the NAND gate, and the N channel MOS-F
ET is connected to the output side of the NOR gate, and the input sides of the NAND gate and NOR gate are connected to the input terminal IN and the open terminal via the inverter of the L active output terminal and the inverter of the L active input terminal connected as shown in FIG. It is connected to the terminal HI. Thus, these input terminals I
N, the output terminal OT has three states of high (H) level (represented by "1"), low (L) level (represented by "0"), and open according to the timing signal supplied to the open terminal HI. It is configured to be in any one of the states. The “open state” is also called floating, and is a state in which a high impedance is provided to the output side and almost no current flows. The resistor divider circuit RD1 is a resistor R1
And R2 are connected in series, the former is connected to a power source and the latter is grounded, and the connection point of both is connected between the output terminal OT and the common electrode terminal C1.

【００１３】而して、図２に示すスリーステートＩＣ１
では入力信号に対して出力信号が反転することはなく、
スリーステート・ノンインバータＩＣが構成されてお
り、入・出力信号は同一であり、入力端子ＩＮへの入力
信号が”１”であれば出力端子ＯＴからの出力信号は”
１”（例えば５Ｖ）で、入力信号が”０”であれば出力
信号は”０”であるが、オープン用端子ＨＩに”１”の
信号が入力すると、入力端子ＩＮへの入力信号の状態に
拘らず（即ち、”０”でも”１”でも）、電源電圧Ｖｃ
ｃ（例えば５Ｖ）が抵抗分割回路ＲＤ１で分割されてＶ
ｃｃ／２（即ち、２．５Ｖ）の出力信号となる。Thus, the three-state IC 1 shown in FIG.
Then, the output signal is not inverted with respect to the input signal,
The three-state non-inverter IC is configured, the input and output signals are the same, and if the input signal to the input terminal IN is "1", the output signal from the output terminal OT is "
If the input signal is 1 "(for example, 5 V) and the input signal is" 0 ", the output signal is" 0 ", but when the signal" 1 "is input to the open terminal HI, the state of the input signal to the input terminal IN Regardless of (that is, "0" or "1"), the power supply voltage Vc
c (for example, 5 V) is divided by the resistance division circuit RD1 to V
The output signal is cc / 2 (that is, 2.5 V).

【００１４】[0014]

【実施例】図３乃至図５は本発明の一実施例を示すもの
で、図１及び図２の液晶表示器１の駆動回路を自動車用
空調装置の作動表示パネルに適用したものである。図３
には、図１の液晶表示器１のセグメント電極側が示さ
れ、本実施例では１９個に分割された各セグメント電極
（代表してＩＮＳで表す）によって、全体として空調装
置の作動状態を表す表示に対応する形状に形成され、セ
グメント電極端子Ｓ１乃至Ｓ１９が破線で示すように接
続されている。一方、図４には、図１の液晶表示器１の
コモン電極側が示されており、コモン電極（代表してＩ
ＮＣで表す）は上記図３と同形状の作動状態表示に対応
する形状に形成され、２分割されたコモン電極ＩＮＣに
破線で示すように接続されている。3 to 5 show an embodiment of the present invention, in which the drive circuit of the liquid crystal display 1 shown in FIGS. 1 and 2 is applied to an operation display panel of an automobile air conditioner. FIG.
1 shows the segment electrode side of the liquid crystal display 1 of FIG. 1, and in the present embodiment, a display showing the operating state of the air conditioner as a whole by each of the 19 segment electrodes (typically represented by INS). The segment electrode terminals S1 to S19 are connected as indicated by the broken line. On the other hand, FIG. 4 shows the common electrode side of the liquid crystal display 1 of FIG.
(Denoted by NC) is formed in a shape corresponding to the operating state display having the same shape as in FIG. 3, and is connected to the common electrode INC divided into two as shown by a broken line.

【００１５】上記図３に示すセグメント電極ＩＮＳを有
する電極板と図４に示すコモン電極ＩＮＣを有する電極
板は、液晶材料（図示せず）を介して重合され、図１に
示すような液晶表示器１が形成される。そして、例えば
作動状態表示のうちコモン電極INC-A ，INC-B 部分の表
示について後述するように、コモン電極INC-A ，INC-B
の何れか一方のみに電圧を印加することができる。The electrode plate having the segment electrode INS shown in FIG. 3 and the electrode plate having the common electrode INC shown in FIG. 4 are polymerized via a liquid crystal material (not shown) to obtain a liquid crystal display as shown in FIG. A vessel 1 is formed. And, for example, as will be described later about the display of the common electrodes INC-A, INC-B in the operation state display, the common electrodes INC-A, INC-B
The voltage can be applied to only one of the two.

【００１６】図５は、図４に示すコモン電極INC-A と図
３に示すセグメント電極INS-A で挾持された液晶部分
（図５中”Ａ”で表す）及びコモン電極INC-B とセグメ
ント電極INS-B で挾持された液晶部分（図５中”Ｂ”で
表す）を駆動する場合の一例を示すタイムチャートで、
図１のタイミング発生回路３から出力されるタイミング
信号Ｑ１乃至Ｑ４に応じて、コモン電極端子Ｃ１，Ｃ２
に印加される電圧は０Ｖ、２．５Ｖ及び５Ｖの三つのレ
ベルのパルスが周期的に繰り返される。即ち、図５の上
方の『タイミング信号』と『コモン電極端子』の部分に
示すように、コモン電極端子Ｃ１に関しては、タイミン
グ信号Ｑ２がハイレベル（”１”）となっている間はハ
イレベル（５Ｖ）の電圧が印加され、タイミング信号Ｑ
１及びＱ３がハイレベルになっている間は中間値（２．
５Ｖ）、タイミング信号Ｑ４がハイレベルになっている
間はローレベル（０Ｖ）の電圧が印加される。同様に、
コモン電極端子Ｃ２に関してはタイミング信号Ｑ３がハ
イレベル（”１”）となっている間はハイレベル（５
Ｖ）の電圧が印加され、タイミング信号Ｑ２及びＱ４が
ハイレベルになっている間は中間値（２．５Ｖ）、タイ
ミング信号Ｑ１がハイレベルになっている間はローレベ
ル（０Ｖ）の電圧が印加される。FIG. 5 shows a liquid crystal portion (represented by "A" in FIG. 5) held by the common electrode INC-A shown in FIG. 4 and the segment electrode INS-A shown in FIG. 3, the common electrode INC-B and the segment. FIG. 6 is a time chart showing an example of driving a liquid crystal part (represented by “B” in FIG. 5) held by an electrode INS-B.
In response to the timing signals Q1 to Q4 output from the timing generation circuit 3 of FIG. 1, common electrode terminals C1 and C2
As for the voltage applied to, a pulse of three levels of 0V, 2.5V and 5V is periodically repeated. That is, as shown in the "timing signal" and "common electrode terminal" portions in the upper part of FIG. 5, the common electrode terminal C1 is at high level while the timing signal Q2 is at high level ("1"). The voltage of (5V) is applied, and the timing signal Q
While 1 and Q3 are at high level, the intermediate value (2.
5V), a low level (0V) voltage is applied while the timing signal Q4 is at a high level. Similarly,
Regarding the common electrode terminal C2, while the timing signal Q3 is at the high level ("1"), the high level (5
V) is applied and the intermediate value (2.5 V) is applied while the timing signals Q2 and Q4 are at high level, and the low level voltage (0 V) is applied while the timing signal Q1 is at high level. Is applied.

【００１７】これに対し、セグメント電極側では、点灯
すべき表示に係るセグメント電極ＩＮＳの電極に印加す
る電圧信号が時分割合成回路２から出力される。即ち、
コモン電極INC-A とセグメント電極INS-A に挾持された
液晶部分（Ａ）を点灯する信号をＤＡ（”０”又は”
１”）、コモン電極INC-B とセグメント電極INS-B に挾
持された液晶部分（Ｂ）を点灯する信号をＤＢ（”０”
又は”１”）とし、合成信号をＤＹとすると、ＤＹ＝Ｄ
Ａ・Ｑ４＋Ｒ・ＤＡ・Ｑ２＋ＤＢ・Ｑ３＋Ｒ・ＤＢ・Ｑ
１に基づいて設定される。ここで、「Ｒ」は入力反転記
号を示す。而して、例えば信号ＤＡ，ＤＢが何れもハイ
レベル（”１”）であると、合成信号ＤＹによってコモ
ン電極INC-A 及びINC-B に対応する液晶部分（Ａ，Ｂ）
が何れも点灯する。On the other hand, on the segment electrode side, the voltage signal applied to the electrode of the segment electrode INS relating to the display to be turned on is output from the time division synthesizing circuit 2. That is,
The signal for lighting the liquid crystal part (A) held by the common electrode INC-A and the segment electrode INS-A is set to DA ("0" or "
1 "), a signal for turning on the liquid crystal part (B) held between the common electrode INC-B and the segment electrode INS-B is DB (" 0 ").
Or "1") and the combined signal is DY, DY = D
A / Q4 + R / DA / Q2 + DB / Q3 + R / DB / Q
It is set based on 1. Here, “R” indicates an input inversion symbol. Thus, for example, when the signals DA and DB are both high level (“1”), the liquid crystal parts (A, B) corresponding to the common electrodes INC-A and INC-B by the composite signal DY.
Both light up.

【００１８】図５の『セグメント電極端子Ｓ１』の部分
は、セグメント電極端子Ｓ１に対する印加電圧をＥｘ．
１乃至Ｅｘ．４の四つの例で示したもので、Ｅｘ．１の
例ではセグメント電極端子Ｓ１とコモン電極端子Ｃ１と
の電位差が２．５Ｖ以上にならないので、コモン電極IN
C-A とセグメント電極INS-A に挾持された液晶部分
（Ａ）は変化せず、消灯状態（図５中では”ＯＦＦ”と
している）にある。Ｅｘ．１の例ではコモン電極INC-B
とセグメント電極INS-B に挾持された液晶部分（Ｂ）に
ついても同様に消灯状態にある。尚、図５中液晶部分
（Ａ又はＢ）に所定電圧以上が印加されて点灯状態とな
った場合を”ＯＮ”として示している。In the "segment electrode terminal S1" portion of FIG. 5, the applied voltage to the segment electrode terminal S1 is Ex.
1 to Ex. 4 of the Ex. In the example of No. 1, since the potential difference between the segment electrode terminal S1 and the common electrode terminal C1 does not exceed 2.5 V, the common electrode IN
The liquid crystal part (A) held between the CA and the segment electrode INS-A does not change and is in a light-off state ("OFF" in FIG. 5). Ex. In the example of 1, common electrode INC-B
Similarly, the liquid crystal part (B) held between the segment electrodes INS-B is also in the off state. Incidentally, in FIG. 5, the case where a predetermined voltage or more is applied to the liquid crystal portion (A or B) to turn on the light is shown as "ON".

【００１９】図５の下端の『表示Ａ／Ｂ』の部分は、セ
グメント電極端子Ｓ１がＥｘ．４の例において、図４の
コモン電極INC-A と図３のセグメント電極INS-A との間
の液晶部分（Ａ）の印加電圧をＥｘ４−１に示し、コモ
ン電極INC-B とセグメント電極INS-B との間の液晶部分
（Ｂ）の印加電圧をＥｘ４−２に示している。Ｅｘ４−
１の例においては、セグメント電極端子Ｓ１とコモン電
極端子Ｃ１の電位差は５Ｖと−５Ｖの間を変化するの
で、コモン電極INC-A とセグメント電極INS-A に挾持さ
れた液晶部分（Ａ）が点灯するのに対し、Ｅｘ４−２の
例ではセグメント電極端子Ｓ１とコモン電極端子Ｃ２の
電位差は２．５Ｖと−２．５Ｖの間を変化するのみであ
り、液晶を駆動し得るしきい値に達しないので、コモン
電極INC-Bとセグメント電極INS-B に挾持された液晶部
分（Ｂ）は変化せず点灯しない。このように、コモン電
極端子Ｃ１，Ｃ２に対して、中間値の電圧を含め、三つ
のレベルのパルス電圧（０Ｖ，２．５Ｖ，５Ｖ）が設定
されているので、コモン電極INC-A の液晶部分（Ａ）及
びコモン電極INC-B の液晶部分（Ｂ）のうちの一方のみ
を点灯させることができる。そして、コモン電極端子Ｃ
１，Ｃ２に印加するパルス電圧は１／２デューティで駆
動される。而して、本実施例によればディジタルＩＣを
カスタム化する必要はなく、図２に示すように構成すれ
ばよいので、液晶表示器１の駆動回路を安価に構成する
ことができる。In the "display A / B" portion at the lower end of FIG. 5, the segment electrode terminal S1 is Ex. In the example of No. 4, the applied voltage of the liquid crystal part (A) between the common electrode INC-A of FIG. 4 and the segment electrode INS-A of FIG. 3 is shown in Ex4-1, and the common electrode INC-B and the segment electrode INS are shown. The voltage applied to the liquid crystal part (B) between -B and -B is shown in Ex4-2. Ex4-
In the example of 1, the potential difference between the segment electrode terminal S1 and the common electrode terminal C1 changes between 5V and -5V, so that the liquid crystal part (A) held between the common electrode INC-A and the segment electrode INS-A is On the other hand, in the case of Ex4-2, the potential difference between the segment electrode terminal S1 and the common electrode terminal C2 only changes between 2.5 V and -2.5 V, which is a threshold value capable of driving the liquid crystal. Since it does not reach, the liquid crystal part (B) held between the common electrode INC-B and the segment electrode INS-B does not change and does not light. In this way, since the pulse voltages (0V, 2.5V, 5V) of three levels including the voltage of the intermediate value are set to the common electrode terminals C1 and C2, the liquid crystal of the common electrode INC-A is set. Only one of the portion (A) and the liquid crystal portion (B) of the common electrode INC-B can be turned on. And the common electrode terminal C
The pulse voltage applied to 1 and C2 is driven with 1/2 duty. Thus, according to the present embodiment, it is not necessary to customize the digital IC, and the configuration as shown in FIG. 2 is sufficient. Therefore, the drive circuit of the liquid crystal display 1 can be constructed at low cost.

【００２０】[0020]

【発明の効果】本発明は上述のように構成されているの
で以下の効果を奏する。即ち、本発明の液晶表示器の駆
動回路においては、請求項１に記載のように構成されて
いるので、簡単な構造で液晶表示器を適切に駆動するこ
とができ、安価な駆動回路を提供することができる。Since the present invention is configured as described above, it has the following effects. That is, the drive circuit of the liquid crystal display of the present invention is configured as described in claim 1, so that the liquid crystal display can be appropriately driven with a simple structure, and an inexpensive drive circuit is provided. can do.

【００２１】更に、請求項２に記載の駆動回路によれ
ば、該駆動回路を構成する安価なディジタルＩＣによっ
て、液晶表示器に対し容易に三つのレベルのパルス電圧
を印加することができる。Further, according to the driving circuit of the second aspect, it is possible to easily apply the pulse voltages of three levels to the liquid crystal display by the inexpensive digital IC constituting the driving circuit.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の液晶表示器の駆動回路の一実施形態を
示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of a drive circuit for a liquid crystal display according to the present invention.

【図２】図１に示したスリーステート・ディジタルＩＣ
及び抵抗分割回路の構成を示す回路図である。FIG. 2 is a three-state digital IC shown in FIG.
FIG. 3 is a circuit diagram showing a configuration of a resistance division circuit.

【図３】本発明の一実施例におけるセグメント電極側の
配線図である。FIG. 3 is a wiring diagram on a segment electrode side in one embodiment of the present invention.

【図４】本発明の一実施例におけるコモン電極側の配線
図である。FIG. 4 is a wiring diagram on the common electrode side in an example of the present invention.

【図５】本発明の一実施例における各出力のタイムチャ
ートである。FIG. 5 is a time chart of each output in one embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１ 液晶表示器 ２ 時分割合成回路 ３ タイミング発生回路 Ｃ１，Ｃ２ コモン電極端子 Ｓ１〜Ｓｎ セグメント電極端子 ＩＣ１，ＩＣ２ スリーステート・ディジタルＩＣ Ｑ１〜Ｑ４ タイミング信号 ＲＤ１，ＲＤ２ 抵抗分割回路 ＩＮ 入力端子 ＨＩ オープン用端子 ＥＳ 電源端子 1 liquid crystal display 2 time division synthesis circuit 3 timing generation circuit C1, C2 common electrode terminal S1 to Sn segment electrode terminal IC1, IC2 three-state digital IC Q1 to Q4 timing signal RD1, RD2 resistance division circuit IN input terminal for HI open Terminal ES power terminal

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 液晶を介して夫々複数組に分割したコモ
ン電極及びセグメント電極を配置して成る液晶表示器に
接続し、前記複数組のコモン電極に所定のパルス電圧を
印加すると共に、前記複数組のセグメント電極に対し時
分割的にパルス電圧を印加する液晶表示器の駆動回路に
おいて、入力端子、出力端子、オープン用端子及び電源
端子を有するディジタルＩＣと、少くとも一対の抵抗素
子を直列接続して成り、前記ディジタルＩＣの電源端子
に印加する電圧を抵抗分割する抵抗分割回路を備え、前
記ディジタルＩＣの出力端子を前記コモン電極に接続す
ると共に、前記一対の抵抗素子間の接続点を前記ディジ
タルＩＣの出力端子に接続し、所定の周期で順次位相を
ずらした複数のタイミング信号を、前記オープン用端子
及び前記入力端子に夫々適宜組合せて供給し、前記複数
のタイミング信号に応じて前記出力端子をハイレベル、
ローレベル及びオープンの三つの状態の何れかとするよ
うに構成したことを特徴とする液晶表示器の駆動回路。1. A liquid crystal display is formed by arranging a common electrode and a segment electrode, which are divided into a plurality of sets, respectively, through a liquid crystal, and a predetermined pulse voltage is applied to the plurality of sets of common electrodes. In a drive circuit of a liquid crystal display that applies a pulse voltage to a set of segment electrodes in a time-division manner, a digital IC having an input terminal, an output terminal, an open terminal and a power supply terminal and at least a pair of resistance elements are connected in series. And a resistance dividing circuit for dividing the voltage applied to the power supply terminal of the digital IC by resistance, the output terminal of the digital IC being connected to the common electrode, and the connection point between the pair of resistive elements being connected to the common electrode. Connected to the output terminal of the digital IC, a plurality of timing signals whose phases are sequentially shifted at a predetermined cycle are input to the opening terminal and the input terminal. Each of them is supplied in an appropriate combination, and the output terminal is set to a high level according to the plurality of timing signals,
A drive circuit for a liquid crystal display, characterized by being configured to be in one of three states of low level and open. 【請求項２】 前記ディジタルＩＣが、直列に接続した
ＰチャンネルＭＯＳ−ＦＥＴ及びＮチャンネルＭＯＳ−
ＦＥＴを備え、各ＭＯＳ−ＦＥＴのドレインを前記出力
端子に接続すると共に、前記ＰチャンネルＭＯＳ−ＦＥ
Ｔ及び前記ＮチャンネルＭＯＳ−ＦＥＴの各ゲートと前
記入力端子及び前記オープン用端子との間に介装する複
数のゲート回路を備え、前記複数のタイミング信号に応
じて前記出力端子をハイレベル、ローレベル及びオープ
ンの三つの状態の何れかとするように構成したことを特
徴とする請求項１記載の液晶表示器の駆動回路。2. The digital IC comprises a P-channel MOS-FET and an N-channel MOS-connected in series.
FETs, the drain of each MOS-FET is connected to the output terminal, and the P-channel MOS-FE is connected.
A plurality of gate circuits are provided between each gate of the T and N-channel MOS-FETs and the input terminal and the open terminal, and the output terminal is set to a high level or a low level according to the plurality of timing signals. 2. The drive circuit for a liquid crystal display according to claim 1, wherein the drive circuit is configured to be in one of three states of level and open.