JPH0943343A - レーダ装置 - Google Patents
レーダ装置Info
- Publication number
- JPH0943343A JPH0943343A JP7193325A JP19332595A JPH0943343A JP H0943343 A JPH0943343 A JP H0943343A JP 7193325 A JP7193325 A JP 7193325A JP 19332595 A JP19332595 A JP 19332595A JP H0943343 A JPH0943343 A JP H0943343A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- converter
- wave
- writing
- radar device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
- G01S13/06—Systems determining position data of a target
- G01S13/08—Systems for measuring distance only
- G01S13/32—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
- G01S13/34—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal
- G01S13/345—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal using triangular modulation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/35—Details of non-pulse systems
- G01S7/352—Receivers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/35—Details of non-pulse systems
- G01S7/352—Receivers
- G01S7/356—Receivers involving particularities of FFT processing
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】
【目的】 マルチターゲーットの測距に適したFM−C
W方式のレーダ装置にテレビジョン受像機を提供する。 【構成】 三角波又はそれに近い波形でFM変調した送
信波と目標物で反射してきた反射波を送信波とを合成し
て得られるビートを、AD変換器8にてサンプリングし
て一方のバンクメモリM1又はM2に書き込むととも
に、他方のバンクメモリM2又はM1とDSP回路9と
で高速フーリエ変換によるデータ処理を行うよう構成し
てある。データのAD変換と高速フーリエ変換によるデ
ータ処理とを、途中で途切れることなく同時平行的かつ
連続的に行い、処理効率を従来の2倍に高めることがで
きる。
W方式のレーダ装置にテレビジョン受像機を提供する。 【構成】 三角波又はそれに近い波形でFM変調した送
信波と目標物で反射してきた反射波を送信波とを合成し
て得られるビートを、AD変換器8にてサンプリングし
て一方のバンクメモリM1又はM2に書き込むととも
に、他方のバンクメモリM2又はM1とDSP回路9と
で高速フーリエ変換によるデータ処理を行うよう構成し
てある。データのAD変換と高速フーリエ変換によるデ
ータ処理とを、途中で途切れることなく同時平行的かつ
連続的に行い、処理効率を従来の2倍に高めることがで
きる。
Description
【0001】
【発明の属する技術分野】本発明は、マルチターゲット
の測距に適したFM−CW方式のレーダ装置に関する。
の測距に適したFM−CW方式のレーダ装置に関する。
【0002】
【従来の技術】自動車用レーダ装置は、1960年代よ
り研究されているが、1970年以降は、マイクロ波や
ミリ波を用いた各種レーダ装置が開発されており、近年
の傾向として使用周波数が60GHz以上のミリ波帯に
集中してきている。これは、ミリ波が短波長であってビ
ーム幅を狭くすることができ、不要反射による誤動作や
干渉問題を低減できるなどの利点が有するからであり、
電波式がレーザビーム式のように天候に左右されない点
もその背景にある。非常に近接した連続波(CW)の2
波を同時に送信する2周波CW方式を改良したFM−C
W方式は、高速応答性に優れかつ距離と相対速度が同時
に計測でき、しかも大型車の後方に小型車が重なった場
合のような複数目標(マルチターゲット)の識別性に優
れるため、衝突防止レーダ装置として将来性が期待され
ている。
り研究されているが、1970年以降は、マイクロ波や
ミリ波を用いた各種レーダ装置が開発されており、近年
の傾向として使用周波数が60GHz以上のミリ波帯に
集中してきている。これは、ミリ波が短波長であってビ
ーム幅を狭くすることができ、不要反射による誤動作や
干渉問題を低減できるなどの利点が有するからであり、
電波式がレーザビーム式のように天候に左右されない点
もその背景にある。非常に近接した連続波(CW)の2
波を同時に送信する2周波CW方式を改良したFM−C
W方式は、高速応答性に優れかつ距離と相対速度が同時
に計測でき、しかも大型車の後方に小型車が重なった場
合のような複数目標(マルチターゲット)の識別性に優
れるため、衝突防止レーダ装置として将来性が期待され
ている。
【0003】図5に示すFM−CW方式のレーダ装置
は、送信波を三角波又はそれに近い波形でFM変調し、
目標物で反射してきた反射波を送信波と合成し、合成波
に含まれるビート周波数から目標物までの距離の関数で
ある距離周波数と目標物との相対速度の関数である速度
周波数とを計測するものである。送信器2において三角
波又はそれに近い波形でFM変調して生成された送信波
は、方向性結合器3を経由し、送信アンテナ4から目標
物に向けて放射される。目標物で反射されて戻る反射波
は、受信アンテナ5にて捕捉され、方向性結合器3を経
由してミキサ回路6に送り込まれる。ミキサ回路6は、
送信波と反射波を合成してビート(うなり)を発生す
る。ビート成分は数mVと微弱であるため、一旦アンプ
回路7aにて増幅し、しかるのち低域濾波回路7にて不
要帯域成分を除去し、続くAD変換器8にてサンプリン
グしてメモリMに書き込む。メモリMに書き込まれたデ
ータは、DSP(Digital Signal Processor)回路9に
よる高速フーリエ(FFT)変換に供される。高速フー
リエ変換によってスペクトラムの振幅と位相情報に分け
た周波数の同定が行われ、導出された目標物までの距離
及び目標物との相対速度がCPU10に与えられる。こ
こで、 fo:送信周波数 Δf:FM変調幅 Tm:変調繰返周期 fb:送受信ビート周波数 C :光速 T :目標物までの電波の往復時間 r :目標物までの距離 v :目標物との相対速度 としたときに、目標物との相対速度が零のとき、すなわ
ちv=0のときは、図6(A)〜(C)に示したよう
に、ビート周波数fbは、 fb=4Δf・r/C・Tm で与えられる。
は、送信波を三角波又はそれに近い波形でFM変調し、
目標物で反射してきた反射波を送信波と合成し、合成波
に含まれるビート周波数から目標物までの距離の関数で
ある距離周波数と目標物との相対速度の関数である速度
周波数とを計測するものである。送信器2において三角
波又はそれに近い波形でFM変調して生成された送信波
は、方向性結合器3を経由し、送信アンテナ4から目標
物に向けて放射される。目標物で反射されて戻る反射波
は、受信アンテナ5にて捕捉され、方向性結合器3を経
由してミキサ回路6に送り込まれる。ミキサ回路6は、
送信波と反射波を合成してビート(うなり)を発生す
る。ビート成分は数mVと微弱であるため、一旦アンプ
回路7aにて増幅し、しかるのち低域濾波回路7にて不
要帯域成分を除去し、続くAD変換器8にてサンプリン
グしてメモリMに書き込む。メモリMに書き込まれたデ
ータは、DSP(Digital Signal Processor)回路9に
よる高速フーリエ(FFT)変換に供される。高速フー
リエ変換によってスペクトラムの振幅と位相情報に分け
た周波数の同定が行われ、導出された目標物までの距離
及び目標物との相対速度がCPU10に与えられる。こ
こで、 fo:送信周波数 Δf:FM変調幅 Tm:変調繰返周期 fb:送受信ビート周波数 C :光速 T :目標物までの電波の往復時間 r :目標物までの距離 v :目標物との相対速度 としたときに、目標物との相対速度が零のとき、すなわ
ちv=0のときは、図6(A)〜(C)に示したよう
に、ビート周波数fbは、 fb=4Δf・r/C・Tm で与えられる。
【0004】これに対し、目標物との相対速度vが存在
するときは、図6(D)〜(F)に示したように、ビー
ト周波数fbは、 fb=[4Δf・r/C・Tm]±[2fo・v/C] で与えられる。この場合、4Δf・r/C・Tmは、目
標物までの距離rの関数であって距離周波数frと呼ば
れ、また2fo・v/Cは、目標物との相対速度の関数
であって速度周波数fdと呼ばれる。従って、ビート周
波数fbの平均値が距離周波数frに相当し、この距離
周波数frからの変動分が速度周波数fdに相当するこ
とが判る。
するときは、図6(D)〜(F)に示したように、ビー
ト周波数fbは、 fb=[4Δf・r/C・Tm]±[2fo・v/C] で与えられる。この場合、4Δf・r/C・Tmは、目
標物までの距離rの関数であって距離周波数frと呼ば
れ、また2fo・v/Cは、目標物との相対速度の関数
であって速度周波数fdと呼ばれる。従って、ビート周
波数fbの平均値が距離周波数frに相当し、この距離
周波数frからの変動分が速度周波数fdに相当するこ
とが判る。
【0005】
【発明が解決しようとする課題】従来のFM−CW方式
のレーダ装置1は、送信波と反射波を方向性結合器3に
おいて合成したときな発生するビートを、DSP回路9
において周波数分析して目標物までの距離rの関数であ
る距離周波数fr(=4Δf・r/C・Tm)と、目標
物との相対速度の関数である速度周波数fd(=2fo
・v/C)とを導出する構成であり、スペクトラムの振
幅と位相情報に分けて行われる周波数同定の成否は、高
速フーリエ変換に負うところ大である。しかしながら、
このFFT演算には、積和演算等を多用して膨大なデー
タを処理する必要があり、この膨大なデータ処理を読み
書きしている最中にメモリMに対してAD変換器8の変
換出力を書き込むことは不可能であった。このため、D
SP回路9による高速フーリエ変換に伴う処理データの
読み書きとAD変換器8の出力データの書き込みとに単
一のメモリMを共用する従来のレーダ装置1は、高速フ
ーリエ変換に伴う処理データの読み書きとAD変換器8
の出力データの書き込みとを時分割せざるを得ず、図7
に示したように、AD変換器8の出力データをメモリM
に書き込んでいる最中は高速フーリエ変換を休止し、ま
た高速フーリエ変換中はAD変換を休止するようにして
いた。従って、せっかく連続処理が可能なAD変換器8
やDSP回路9を用いながらも、AD変換とFFT演算
とを時分割で交互に行うが故に、データ処理能力を十分
に活用し切れないものであった。
のレーダ装置1は、送信波と反射波を方向性結合器3に
おいて合成したときな発生するビートを、DSP回路9
において周波数分析して目標物までの距離rの関数であ
る距離周波数fr(=4Δf・r/C・Tm)と、目標
物との相対速度の関数である速度周波数fd(=2fo
・v/C)とを導出する構成であり、スペクトラムの振
幅と位相情報に分けて行われる周波数同定の成否は、高
速フーリエ変換に負うところ大である。しかしながら、
このFFT演算には、積和演算等を多用して膨大なデー
タを処理する必要があり、この膨大なデータ処理を読み
書きしている最中にメモリMに対してAD変換器8の変
換出力を書き込むことは不可能であった。このため、D
SP回路9による高速フーリエ変換に伴う処理データの
読み書きとAD変換器8の出力データの書き込みとに単
一のメモリMを共用する従来のレーダ装置1は、高速フ
ーリエ変換に伴う処理データの読み書きとAD変換器8
の出力データの書き込みとを時分割せざるを得ず、図7
に示したように、AD変換器8の出力データをメモリM
に書き込んでいる最中は高速フーリエ変換を休止し、ま
た高速フーリエ変換中はAD変換を休止するようにして
いた。従って、せっかく連続処理が可能なAD変換器8
やDSP回路9を用いながらも、AD変換とFFT演算
とを時分割で交互に行うが故に、データ処理能力を十分
に活用し切れないものであった。
【0006】特に、車両前方の視野(180度)を例え
ば幾つかの方位に分割し、各方位ごとに測距チャンネル
を割り当て、追尾制御用或いは衝突防止用に複数の目標
物を他と混同せずに識別(マルチターゲット測距)する
場合に、追尾制御や衝突回避に必要なアクセル系或いは
ブレーキ系の1制御周期が全チャンネルを一括して例え
ば50msと制約されるなかで、この制御周期をチャン
ネル数で除算して与えられる1サイクルタイムもチャン
ネル数が増えるほど狭められるために、データ処理に無
駄を抱える従来のレーダ装置1は、ターゲット(目標
物)数にも自ずと制約を受けざるを得ない等の課題があ
った。
ば幾つかの方位に分割し、各方位ごとに測距チャンネル
を割り当て、追尾制御用或いは衝突防止用に複数の目標
物を他と混同せずに識別(マルチターゲット測距)する
場合に、追尾制御や衝突回避に必要なアクセル系或いは
ブレーキ系の1制御周期が全チャンネルを一括して例え
ば50msと制約されるなかで、この制御周期をチャン
ネル数で除算して与えられる1サイクルタイムもチャン
ネル数が増えるほど狭められるために、データ処理に無
駄を抱える従来のレーダ装置1は、ターゲット(目標
物)数にも自ずと制約を受けざるを得ない等の課題があ
った。
【0007】
【課題を解決するための手段】本発明は、上記課題を解
決したものであり、送信波を三角波又はそれに近い波形
でFM変調し、目標物で反射してきた反射波を送信波と
合成し、合成波に含まれるビート周波数から目標物まで
の距離の関数である距離周波数と目標物との相対速度の
関数である速度周波数とを計測するレーダ装置におい
て、前記合成波をサンプリングするAD変換器と、該A
D変換器が出力するデータを交互に格納する一対のバン
クメモリと、該一対のバンクメモリの一方のバンクメモ
リとの間で処理データを読み書きしながら高速フーリエ
変換を行うDSP回路と、該DSP回路による高速フー
リエ変換の演算周期に同期し、前記一対のバンクメモリ
の読み書きを切り替え制御し、一方のバンクメモリがA
D変換器の出力を書き込んでいるときに、他方のバンク
メモリにDSP回路の処理データを読み書きさせるCP
Uとを具備することを特徴とするものである。
決したものであり、送信波を三角波又はそれに近い波形
でFM変調し、目標物で反射してきた反射波を送信波と
合成し、合成波に含まれるビート周波数から目標物まで
の距離の関数である距離周波数と目標物との相対速度の
関数である速度周波数とを計測するレーダ装置におい
て、前記合成波をサンプリングするAD変換器と、該A
D変換器が出力するデータを交互に格納する一対のバン
クメモリと、該一対のバンクメモリの一方のバンクメモ
リとの間で処理データを読み書きしながら高速フーリエ
変換を行うDSP回路と、該DSP回路による高速フー
リエ変換の演算周期に同期し、前記一対のバンクメモリ
の読み書きを切り替え制御し、一方のバンクメモリがA
D変換器の出力を書き込んでいるときに、他方のバンク
メモリにDSP回路の処理データを読み書きさせるCP
Uとを具備することを特徴とするものである。
【0008】また、本発明は、前記一対のバンクメモリ
に、前記CPUから変換指令を受けて前記AD変換器の
出力の書き込みを直接制御するDMAコントローラが接
続してあることを特徴とするものである。
に、前記CPUから変換指令を受けて前記AD変換器の
出力の書き込みを直接制御するDMAコントローラが接
続してあることを特徴とするものである。
【0009】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図1ないし図4を参照して説明する。図1は、本発
明のレーダ装置の一実施形態を示すブロック構成図、図
2は、図1に示したメモリバンクの書き込みと読み出し
の各動作シーケンスを説明するための図、図3は、図1
に示したCPUの動作を説明するためのフローチャー
ト、図4は、図1に示したDSP回路の動作を説明する
ためのフローチャートである。
て、図1ないし図4を参照して説明する。図1は、本発
明のレーダ装置の一実施形態を示すブロック構成図、図
2は、図1に示したメモリバンクの書き込みと読み出し
の各動作シーケンスを説明するための図、図3は、図1
に示したCPUの動作を説明するためのフローチャー
ト、図4は、図1に示したDSP回路の動作を説明する
ためのフローチャートである。
【0010】図1に示したレーダ装置11は、従来のメ
モリMを互いに並列の一対のバンクメモリM1,M2の
2バンク構成とし、一方のバンクメモリM1がAD変換
出力を書き込んでいる最中に、他方のバンクメモリM2
が保持するデータをDSP回路9に読み出して高速フー
リエ変換に供する構成としてある。また、バンクメモリ
M1又はM2に対するAD変換器8の出力データの書き
込みは、CPU12から変換指令を受けたDMA(Dire
ct Memory Access)コントローラ13が直接制御するよ
う構成してある。
モリMを互いに並列の一対のバンクメモリM1,M2の
2バンク構成とし、一方のバンクメモリM1がAD変換
出力を書き込んでいる最中に、他方のバンクメモリM2
が保持するデータをDSP回路9に読み出して高速フー
リエ変換に供する構成としてある。また、バンクメモリ
M1又はM2に対するAD変換器8の出力データの書き
込みは、CPU12から変換指令を受けたDMA(Dire
ct Memory Access)コントローラ13が直接制御するよ
う構成してある。
【0011】CPU12は、DMAコントローラ13に
対して変換開始信号を供給する外に、バンクメモリM
1,M2に対してはバンク切り替え信号を供給し、さら
にDSP回路9に対しては演算指示信号を供給する。ま
た、CPU12へは、DSP回路9から演算終了信号が
供給される。
対して変換開始信号を供給する外に、バンクメモリM
1,M2に対してはバンク切り替え信号を供給し、さら
にDSP回路9に対しては演算指示信号を供給する。ま
た、CPU12へは、DSP回路9から演算終了信号が
供給される。
【0012】測距に先立ち、CPU12は、まず図3に
示すステップ(101)において初期化を行う。次に、
ステップ(102)においてDSP回路9に接続すべき
バンクメモリM1又はM2を指定するバンク番号BKを
「1」にセットする。続く判断ステップ(103)は、
バンク番号BKを判断するための判断ステップであり、
ここではBK=1であるか否かが判断される。ただし、
初回はステップ(102)において、無条件にBK=1
に設定されているため、ここではDSP回路9に対して
バンクメモリM1の格納データが読み出され、AD変換
器8の出力がバンクメモリM2に書き込まれる。
示すステップ(101)において初期化を行う。次に、
ステップ(102)においてDSP回路9に接続すべき
バンクメモリM1又はM2を指定するバンク番号BKを
「1」にセットする。続く判断ステップ(103)は、
バンク番号BKを判断するための判断ステップであり、
ここではBK=1であるか否かが判断される。ただし、
初回はステップ(102)において、無条件にBK=1
に設定されているため、ここではDSP回路9に対して
バンクメモリM1の格納データが読み出され、AD変換
器8の出力がバンクメモリM2に書き込まれる。
【0013】こうして、バンクメモリM1,M2の指定
が終わると、CPU12はステップ(106)におい
て、演算指示信号をアクティブとし、さらに続くステッ
プ(107)において変換開始信号をアクティブとす
る。このため、演算指示信号を受けたDSP回路9は高
速フーリエ変換を開始し、変換開始信号を受けたAD変
換器8はAD変換を開始する。DSP回路9は、積和演
算に伴う処理データをバンクメモリM1との間で読み書
きしながら高速フーリエ変換を行う。この間、CPU1
2は、DSP回路9が高速フーリエ変換の終了時点で出
力する演算終了信号を監視する。DSP回路9が出力す
る演算終了信号がアクティブになると、判断ステップ
(108)に続くステップ(109)において、演算指
示信号と変換開始信号をともにノンアクティブとする。
これにより、DSP回路9は高速フーリエ変換を停止
し、AD変換器8はAD変換を停止する。変換停止に続
くステップ(110)において、CPU12は、DSP
回路9によって行われた高速フーリエ変換処理結果をデ
ータ転送させ、続くステップ(111)において目標物
の方向と距離を図示しないディスプレイ等に画面表示す
る。最後に、これのでの高速フーリエ変換とAD変換を
規定していたバンク番号を切り替えるため、ステップ
(112)において、バンク番号BKどうしの排他的論
理和をとり、これを次回のバンク番号に指定してステッ
プ(103)に復帰する。
が終わると、CPU12はステップ(106)におい
て、演算指示信号をアクティブとし、さらに続くステッ
プ(107)において変換開始信号をアクティブとす
る。このため、演算指示信号を受けたDSP回路9は高
速フーリエ変換を開始し、変換開始信号を受けたAD変
換器8はAD変換を開始する。DSP回路9は、積和演
算に伴う処理データをバンクメモリM1との間で読み書
きしながら高速フーリエ変換を行う。この間、CPU1
2は、DSP回路9が高速フーリエ変換の終了時点で出
力する演算終了信号を監視する。DSP回路9が出力す
る演算終了信号がアクティブになると、判断ステップ
(108)に続くステップ(109)において、演算指
示信号と変換開始信号をともにノンアクティブとする。
これにより、DSP回路9は高速フーリエ変換を停止
し、AD変換器8はAD変換を停止する。変換停止に続
くステップ(110)において、CPU12は、DSP
回路9によって行われた高速フーリエ変換処理結果をデ
ータ転送させ、続くステップ(111)において目標物
の方向と距離を図示しないディスプレイ等に画面表示す
る。最後に、これのでの高速フーリエ変換とAD変換を
規定していたバンク番号を切り替えるため、ステップ
(112)において、バンク番号BKどうしの排他的論
理和をとり、これを次回のバンク番号に指定してステッ
プ(103)に復帰する。
【0014】この場合、初回の処理フローではバンク番
号は「1」に指定されていたため、同じバンク番号どう
しの排他的論理和により次回の処理フローにおけるバン
ク番号は「0」に切り替わる。このため、判断ステップ
(103)に続くステップとして、今度はステップ(1
05)が選択される。その結果、第2回目の処理フロー
では、DSP回路9に対してはバンクメモリM2が割り
当てられ、AD変換器8の出力データに対してはバンク
メモリM1が割り当てられる。すなわち、バンクメモリ
M1,M2の役割が前回と逆転し、演算指示信号を受け
たDSP回路9がバンクメモリM2の出力を高速フーリ
エ変換し、変換開始信号を受けたAD変換器8がAD変
換出力をバンクメモリM1に書き込む。従って、バンク
メモリM1,M2の役割は、ステップ(104)から
(112)までの処理周期をもって交互に切り替えら
れ、図2に示したように、両バンクメモリM1,M2と
も途中休止することなく連続的に読み書きを継続し、高
効率信号処理に寄与することができる。
号は「1」に指定されていたため、同じバンク番号どう
しの排他的論理和により次回の処理フローにおけるバン
ク番号は「0」に切り替わる。このため、判断ステップ
(103)に続くステップとして、今度はステップ(1
05)が選択される。その結果、第2回目の処理フロー
では、DSP回路9に対してはバンクメモリM2が割り
当てられ、AD変換器8の出力データに対してはバンク
メモリM1が割り当てられる。すなわち、バンクメモリ
M1,M2の役割が前回と逆転し、演算指示信号を受け
たDSP回路9がバンクメモリM2の出力を高速フーリ
エ変換し、変換開始信号を受けたAD変換器8がAD変
換出力をバンクメモリM1に書き込む。従って、バンク
メモリM1,M2の役割は、ステップ(104)から
(112)までの処理周期をもって交互に切り替えら
れ、図2に示したように、両バンクメモリM1,M2と
も途中休止することなく連続的に読み書きを継続し、高
効率信号処理に寄与することができる。
【0015】なお、CPU12からの演算指示信号を受
けて動作するDSP回路9は、図4に示したフローチャ
ートに従って動作する。まず、同図のステップ(20
1)において初期化された後、続くステップ(202)
において、CPU12が発する演算指示信号がアクティ
ブであるか否かを判断する。演算指示信号がアクティブ
になったことが判ると、指定されたメモリバンクM1又
はM2から読み出されるデータを高速フーリエ変換し、
処理結果をメモリバンクM1又はM2に格納しつつ演算
を継続する。所要の演算が終了した時点で、DSP回路
9からCPU12に対して演算終了信号が供給され、C
PU12が発する演算指示信号がノンアクティブになる
のを待つ。CPU12が演算指示信号をノンアクティブ
とすると、判断ステップ(205)の判断結果を受け、
メモリM1又はM2に格納しておいた高速フーリエ変換
結果をCPU12に転送し、ステップ(202)に復帰
し、以下同様の処理動作を繰り返す。
けて動作するDSP回路9は、図4に示したフローチャ
ートに従って動作する。まず、同図のステップ(20
1)において初期化された後、続くステップ(202)
において、CPU12が発する演算指示信号がアクティ
ブであるか否かを判断する。演算指示信号がアクティブ
になったことが判ると、指定されたメモリバンクM1又
はM2から読み出されるデータを高速フーリエ変換し、
処理結果をメモリバンクM1又はM2に格納しつつ演算
を継続する。所要の演算が終了した時点で、DSP回路
9からCPU12に対して演算終了信号が供給され、C
PU12が発する演算指示信号がノンアクティブになる
のを待つ。CPU12が演算指示信号をノンアクティブ
とすると、判断ステップ(205)の判断結果を受け、
メモリM1又はM2に格納しておいた高速フーリエ変換
結果をCPU12に転送し、ステップ(202)に復帰
し、以下同様の処理動作を繰り返す。
【0016】このように、上記レーダ装置11によれ
ば、三角波又はそれに近い波形でFM変調した送信波と
目標物で反射してきた反射波と送信波とを合成して得ら
れるビートを、AD変換器8にてサンプリングして一方
のバンクメモリM1又はM2に書き込むとともに、他方
のバンクメモリM2又はM1とDSP回路9とで高速フ
ーリエ変換によるデータ処理を行うようにしたから、デ
ータのAD変換と高速フーリエ変換によるデータ処理と
を途中で途切れることなく同時平行的かつ連続的に可能
である。このため、データのAD変換と高速フーリエ変
換によるデータ処理とを単一のメモリMを利用して時分
割で行っていた従来のレーダ装置と比較したときに、処
理効率を2倍に高めることができる。従って、複数の目
標物の距離と方位を計測するマルチターゲットレーダ装
置として構成した場合に、チャンネル数に反比例して目
標物ごとに許容される計測時間が狭められるなかで、従
来の2倍の数の目標物を計測対象とすることができ、悪
天候に災いされやすいレーザ方式測距装置にないミリ波
の特性を生かした測距装置として、特に車載用に好適な
レーダ装置を提供することができる。
ば、三角波又はそれに近い波形でFM変調した送信波と
目標物で反射してきた反射波と送信波とを合成して得ら
れるビートを、AD変換器8にてサンプリングして一方
のバンクメモリM1又はM2に書き込むとともに、他方
のバンクメモリM2又はM1とDSP回路9とで高速フ
ーリエ変換によるデータ処理を行うようにしたから、デ
ータのAD変換と高速フーリエ変換によるデータ処理と
を途中で途切れることなく同時平行的かつ連続的に可能
である。このため、データのAD変換と高速フーリエ変
換によるデータ処理とを単一のメモリMを利用して時分
割で行っていた従来のレーダ装置と比較したときに、処
理効率を2倍に高めることができる。従って、複数の目
標物の距離と方位を計測するマルチターゲットレーダ装
置として構成した場合に、チャンネル数に反比例して目
標物ごとに許容される計測時間が狭められるなかで、従
来の2倍の数の目標物を計測対象とすることができ、悪
天候に災いされやすいレーザ方式測距装置にないミリ波
の特性を生かした測距装置として、特に車載用に好適な
レーダ装置を提供することができる。
【0017】また、一対のバンクメモリM1,M2に、
CPU12から変換指令を受けてAD変換器8の出力の
書き込みを直接制御するDMAコントローラ13を接続
したので、CPU12はDMAコントローラに変換指令
を発した後は、AD変換器8とバンクメモリM1又はM
2との間で行われるAD変換出力の書き込みに関する一
切の制御から解放され、これにより測距データに基づい
て行われる追尾制御或いは追突防止制御等に時間を割く
ことができ、CPU12の効率的な運用が可能になる。
CPU12から変換指令を受けてAD変換器8の出力の
書き込みを直接制御するDMAコントローラ13を接続
したので、CPU12はDMAコントローラに変換指令
を発した後は、AD変換器8とバンクメモリM1又はM
2との間で行われるAD変換出力の書き込みに関する一
切の制御から解放され、これにより測距データに基づい
て行われる追尾制御或いは追突防止制御等に時間を割く
ことができ、CPU12の効率的な運用が可能になる。
【0018】
【発明の効果】以上説明したように、本発明によれば、
三角波又はそれに近い波形でFM変調した送信波と目標
物で反射してきた反射波を送信波とを合成して得られる
ビートを、AD変換器にてサンプリングして一方のバン
クメモリに書き込むとともに、他方のバンクメモリとD
SP回路とで高速フーリエ変換によるデータ処理を行う
ようにしたから、データのAD変換と高速フーリエ変換
によるデータ処理とを途中で途切れることなく同時平行
的かつ連続的に可能であり、データのAD変換と高速フ
ーリエ変換によるデータ処理とを単一のメモリを利用し
て時分割で行っていた従来のレーダ装置と比較して、処
理効率を2倍に高めることができ、従って複数の目標物
の距離と方位を計測するマルチターゲットレーダ装置と
して構成する場合に、チャンネル数に反比例して目標物
ごとに許容される計測時間が狭められるなかで、従来の
2倍の数の目標物を計測対象とすることができ、悪天候
に災いされやすいレーザ方式測距装置にないミリ波の特
性を生かした測距装置として、特に車載用に好適なレー
ダ装置を提供することができる等の優れた効果を奏す
る。
三角波又はそれに近い波形でFM変調した送信波と目標
物で反射してきた反射波を送信波とを合成して得られる
ビートを、AD変換器にてサンプリングして一方のバン
クメモリに書き込むとともに、他方のバンクメモリとD
SP回路とで高速フーリエ変換によるデータ処理を行う
ようにしたから、データのAD変換と高速フーリエ変換
によるデータ処理とを途中で途切れることなく同時平行
的かつ連続的に可能であり、データのAD変換と高速フ
ーリエ変換によるデータ処理とを単一のメモリを利用し
て時分割で行っていた従来のレーダ装置と比較して、処
理効率を2倍に高めることができ、従って複数の目標物
の距離と方位を計測するマルチターゲットレーダ装置と
して構成する場合に、チャンネル数に反比例して目標物
ごとに許容される計測時間が狭められるなかで、従来の
2倍の数の目標物を計測対象とすることができ、悪天候
に災いされやすいレーザ方式測距装置にないミリ波の特
性を生かした測距装置として、特に車載用に好適なレー
ダ装置を提供することができる等の優れた効果を奏す
る。
【0019】また、本発明は、一対のバンクメモリに、
CPUから変換指令を受けてAD変換器の出力の書き込
みを直接制御するDMAコントローラを接続したので、
CPUはDMAコントローラに変換指令を発した後は、
AD変換器とバンクメモリとの間で行われるAD変換出
力の書き込みに関する一切の制御から解放され、これに
より測距データに基づいて行われる追尾制御或いは追突
防止制御等に時間を割くことができ、CPUの効率的な
運用が可能になる等の効果を奏する。
CPUから変換指令を受けてAD変換器の出力の書き込
みを直接制御するDMAコントローラを接続したので、
CPUはDMAコントローラに変換指令を発した後は、
AD変換器とバンクメモリとの間で行われるAD変換出
力の書き込みに関する一切の制御から解放され、これに
より測距データに基づいて行われる追尾制御或いは追突
防止制御等に時間を割くことができ、CPUの効率的な
運用が可能になる等の効果を奏する。
【図1】本発明のレーダ装置の一実施形態を示すブロッ
ク構成図である。
ク構成図である。
【図2】図1に示したバンクメモリの書き込みと読み出
しの各動作シーケンスを説明するための図である。
しの各動作シーケンスを説明するための図である。
【図3】図1に示したCPUの動作を説明するためのフ
ローチャートである。
ローチャートである。
【図4】図1に示したDSP回路の動作を説明するため
のフローチャートである。
のフローチャートである。
【図5】従来のレーダ装置の一例を示すブロック構成図
である。
である。
【図6】FM−CW方式レーダ装置の測距原理を説明す
るための図である。
るための図である。
【図7】図5に示したメモリバンクの書き込みと読み出
しの各動作シーケンスを説明するための図である。
しの各動作シーケンスを説明するための図である。
2 送信器 3 方向性結合器 4 送信アンテナ 5 受信アンテナ 6 ミキサ回路 7 低域濾波回路 8 AD変換器 9 DSP回路 11 レーダ装置 12 CPU 13 DMAコントローラ M1,M2 バンクメモリ
Claims (2)
- 【請求項1】 送信波を三角波又はそれに近い波形でF
M変調し、目標物で反射してきた反射波を送信波と合成
し、合成波に含まれるビート周波数から目標物までの距
離の関数である距離周波数と目標物との相対速度の関数
である速度周波数とを計測するレーダ装置において、前
記合成波をサンプリングするAD変換器と、該AD変換
器が出力するデータを交互に格納する一対のバンクメモ
リと、該一対のバンクメモリの一方のバンクメモリとの
間で処理データを読み書きしながら高速フーリエ変換を
行うDSP回路と、該DSP回路による高速フーリエ変
換の演算周期に同期し、前記一対のバンクメモリの読み
書きを切り替え制御し、一方のバンクメモリがAD変換
器の出力を書き込んでいるときに、他方のバンクメモリ
にDSP回路の処理データを読み書きさせるCPUとを
具備することを特徴とするレーダ装置。 - 【請求項2】 前記一対のバンクメモリは、前記CPU
から変換指令を受けて前記AD変換器の出力の書き込み
を直接制御するDMAコントローラが接続してあること
を特徴とする請求項1記載のレーダ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19332595A JP3209051B2 (ja) | 1995-07-28 | 1995-07-28 | レーダ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19332595A JP3209051B2 (ja) | 1995-07-28 | 1995-07-28 | レーダ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0943343A true JPH0943343A (ja) | 1997-02-14 |
JP3209051B2 JP3209051B2 (ja) | 2001-09-17 |
Family
ID=16306033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19332595A Expired - Fee Related JP3209051B2 (ja) | 1995-07-28 | 1995-07-28 | レーダ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3209051B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010063211A (ko) * | 1999-12-22 | 2001-07-09 | 송재인 | 레이더의 거리오차 판별기 |
EP1602937A1 (en) | 2004-05-31 | 2005-12-07 | Fujitsu Ten Limited | FMCW radar |
JP2008032498A (ja) * | 2006-07-27 | 2008-02-14 | Denso Corp | 信号処理装置 |
JP2010230519A (ja) * | 2009-03-27 | 2010-10-14 | Furukawa Electric Co Ltd:The | パルスレーダ装置 |
JP2015119211A (ja) * | 2013-12-16 | 2015-06-25 | 日本電信電話株式会社 | 情報端末装置 |
KR20160060484A (ko) * | 2014-11-20 | 2016-05-30 | 현대모비스 주식회사 | Fmcw 레이더 시스템 및 그 동작방법 |
KR20160115833A (ko) * | 2015-03-27 | 2016-10-06 | 인피니언 테크놀로지스 아게 | 레이더 신호를 프로세싱하는 방법 및 디바이스 |
US20210116533A1 (en) * | 2019-10-17 | 2021-04-22 | Infineon Technologies Ag | Processing radar signals |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170001005A (ko) * | 2015-06-25 | 2017-01-04 | 주식회사 디에스텍 | 실시간 주파수 계산을 위한 진동 계측기 |
-
1995
- 1995-07-28 JP JP19332595A patent/JP3209051B2/ja not_active Expired - Fee Related
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010063211A (ko) * | 1999-12-22 | 2001-07-09 | 송재인 | 레이더의 거리오차 판별기 |
EP1602937A1 (en) | 2004-05-31 | 2005-12-07 | Fujitsu Ten Limited | FMCW radar |
CN100373169C (zh) * | 2004-05-31 | 2008-03-05 | 富士通天株式会社 | Fm-cw雷达 |
US7352320B2 (en) | 2004-05-31 | 2008-04-01 | Fujitsu Ten Limited | FM-CW radar |
JP2008032498A (ja) * | 2006-07-27 | 2008-02-14 | Denso Corp | 信号処理装置 |
JP2010230519A (ja) * | 2009-03-27 | 2010-10-14 | Furukawa Electric Co Ltd:The | パルスレーダ装置 |
JP2015119211A (ja) * | 2013-12-16 | 2015-06-25 | 日本電信電話株式会社 | 情報端末装置 |
KR20160060484A (ko) * | 2014-11-20 | 2016-05-30 | 현대모비스 주식회사 | Fmcw 레이더 시스템 및 그 동작방법 |
KR20160115833A (ko) * | 2015-03-27 | 2016-10-06 | 인피니언 테크놀로지스 아게 | 레이더 신호를 프로세싱하는 방법 및 디바이스 |
JP2016188859A (ja) * | 2015-03-27 | 2016-11-04 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG | レーダ信号の処理方法及び処理装置 |
US10852409B2 (en) | 2015-03-27 | 2020-12-01 | Infineon Technologies Ag | Method and device for processing radar signals |
US20210116533A1 (en) * | 2019-10-17 | 2021-04-22 | Infineon Technologies Ag | Processing radar signals |
US11802938B2 (en) * | 2019-10-17 | 2023-10-31 | Infineon Technologies Ag | Processing radar signals |
Also Published As
Publication number | Publication date |
---|---|
JP3209051B2 (ja) | 2001-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1602937B1 (en) | FMCW radar | |
JP2768439B2 (ja) | Fm−cw方式マルチビームレーダー装置 | |
US6801153B2 (en) | Spread spectrum radar with leak compensation at baseband | |
EP0981059B1 (en) | FM-CW radar apparatus | |
US6741204B2 (en) | Signal process apparatus for an on-vehicle radar and method thereof | |
JP3045977B2 (ja) | Fm−cwレーダ装置 | |
JP2000258524A (ja) | レーダ装置 | |
JP2759576B2 (ja) | Fmレーダ装置 | |
JPH10148674A (ja) | アロングトラック・インターフェロメトリsar | |
US5945942A (en) | Auto-test device for the transmission and reception system of a radar, especially for automobiles | |
JPH0943343A (ja) | レーダ装置 | |
WO2022027320A1 (zh) | 一种基于雷达信号的发射方法和装置 | |
US11709261B2 (en) | Radar device for vehicle, controlling method of radar device and radar system for vehicle | |
JP2009192427A (ja) | レーダー装置 | |
JP3150511B2 (ja) | レーダ装置 | |
JPH0666930A (ja) | レーダ装置 | |
JPH09270772A (ja) | 受信妨害装置 | |
JP3303862B2 (ja) | パルス圧縮レーダ装置 | |
JP2964947B2 (ja) | 時分割型レーダシステム | |
JP2817733B2 (ja) | レーダ装置 | |
JP2747360B2 (ja) | 追尾レーダ装置 | |
JP2003121533A (ja) | レーダ | |
JPH11211815A (ja) | レーダ装置 | |
JPH0273182A (ja) | 送受信制御装置 | |
JP2625020B2 (ja) | レーダ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010612 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |