JPH09331439A - Image forming device - Google Patents
Image forming deviceInfo
- Publication number
- JPH09331439A JPH09331439A JP8152051A JP15205196A JPH09331439A JP H09331439 A JPH09331439 A JP H09331439A JP 8152051 A JP8152051 A JP 8152051A JP 15205196 A JP15205196 A JP 15205196A JP H09331439 A JPH09331439 A JP H09331439A
- Authority
- JP
- Japan
- Prior art keywords
- image
- difference
- dot
- image data
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、行方向および列方
向の直交マトリックスを構成する画像データを水平走査
および垂直走査により形成するレーザプリンタ等の画像
形成装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image forming apparatus such as a laser printer which forms image data forming an orthogonal matrix in the row and column directions by horizontal scanning and vertical scanning.
【０００２】[0002]
【従来の技術】電子写真方式を用いた画像形成装置は、
従来から印字速度と印字品質の点での優位性が高く、ま
た近年は低価格となり、パーソナルコンピュータ、ワー
クステーション等の出力端末装置であるプリンタ、普通
紙ファックス、ディジタルコピア等として急速に普及し
つつある。2. Description of the Related Art An image forming apparatus using an electrophotographic method is:
It has been superior in terms of printing speed and printing quality from the past, and has become low price in recent years, and is rapidly spreading as printers, plain paper fax machines, digital copiers, etc. which are output terminal devices such as personal computers and workstations. is there.
【０００３】以下、従来の画像形成装置について図１２
〜図２１を用いて説明する。図１２はマッチングネット
ワークを用いた画像形成装置のコントローラ部を構成す
る補整回路を示すブロック図であり、マッチングネット
ワークを用いた画像形成装置のコントローラ部は例えば
米国特許４８４７６４１号の明細書に記載されている。
図１２において、ウインドウ設定部としての一時記憶部
１は画像ビットマップイメージデータの一部を一時的に
記憶し、マッチングネットワーク部１４はサンプルパタ
ーンと予め決められた複数のテンプレートパターンとを
比較して一致するか否かを判定し、信号発生部７Ａはマ
ッチングネットワーク部１４で一致すると判定したとき
に補整の対象である画像ビットマップイメージデータの
信号を所定の信号に補整する。一時記憶部１は、画像ビ
ットマップイメージデータのうちの１ドットの大きさを
補整するために、その周辺の７×７ドットの画像ビット
マップイメージデータをサンプリングする目的で設けら
れたものであり、シフトレジスタで構成される後述のサ
ンプルウインドウ回路４（図１５参照）を有している。
図１３はサンプルウインドウ回路４のウインドウデータ
を示すデータ図である。図１３ではＤ４が補整の対象ド
ットである。マッチングネットワーク部１４はサンプル
ウインドウ回路４に格納されたサンプルパターンと予め
決められた複数のテンプレートパターンとを比較して一
致するか否かを判定する。図１４はサンプルパターンの
一例を示すデータ図である。信号発生部７Ａは、図１４
に示すようなサンプルパターンと予め決められた複数の
テンプレートパターンのうちの一つとが一致するとマッ
チングネットワーク部１４が判定した場合、補整の対象
である画像ビットマップイメージデータの信号を所定の
信号に補整する。A conventional image forming apparatus will be described below with reference to FIG.
~ It demonstrates using FIG. FIG. 12 is a block diagram showing a compensation circuit which constitutes a controller unit of an image forming apparatus using a matching network. The controller unit of the image forming apparatus using a matching network is described in, for example, the specification of US Pat. No. 4,847,641. There is.
In FIG. 12, the temporary storage unit 1 as a window setting unit temporarily stores a part of the image bitmap image data, and the matching network unit 14 compares the sample pattern with a plurality of predetermined template patterns. It is determined whether or not they match, and when the matching network unit 14 determines that they match, the signal generator 7A corrects the signal of the image bitmap image data to be corrected to a predetermined signal. The temporary storage unit 1 is provided for the purpose of sampling the image bitmap image data of 7 × 7 dots in the periphery thereof in order to adjust the size of 1 dot of the image bitmap image data, It has a sample window circuit 4 (see FIG. 15) which will be described later and is composed of a shift register.
FIG. 13 is a data diagram showing window data of the sample window circuit 4. In FIG. 13, D4 is a correction target dot. The matching network unit 14 compares the sample pattern stored in the sample window circuit 4 with a plurality of predetermined template patterns and determines whether they match. FIG. 14 is a data diagram showing an example of the sample pattern. The signal generator 7A is shown in FIG.
When the matching network unit 14 determines that the sample pattern as shown in 1 and one of a plurality of predetermined template patterns match, the signal of the image bitmap image data to be corrected is corrected to a predetermined signal. To do.
【０００４】図１５は図１２の一時記憶部１を示すブロ
ック図である。図１５において、メモリコントロール回
路２はメモリデータの読み出し、書き込みに必要なアド
レスおよびその他の制御信号を発生し、メモリ回路３は
高速スタティックラム（以下、「ＳＲＡＭ」と記述す
る）およびフリップフロップから構成される。サンプル
ウインドウ回路４はメモリ回路３から読み出されたデー
タを記憶してサンプルパターンとして出力するシフトレ
ジスタで構成されている。画像ビットマップイメージデ
ータのシリアル変換値であるビデオ信号（ＶＤＩＮ）の
読み出し、書き込みはメモリコントロール回路２が行
う。FIG. 15 is a block diagram showing the temporary storage unit 1 of FIG. In FIG. 15, a memory control circuit 2 generates addresses and other control signals necessary for reading and writing memory data, and a memory circuit 3 is composed of a high speed static RAM (hereinafter, referred to as “SRAM”) and a flip-flop. To be done. The sample window circuit 4 is composed of a shift register that stores the data read from the memory circuit 3 and outputs it as a sample pattern. The memory control circuit 2 reads and writes the video signal (VDIN) which is the serial conversion value of the image bitmap image data.
【０００５】図１６はメモリコントロール回路２を示す
回路図であり、図１７はメモリ回路３を示す回路図、図
１８はサンプルウインドウ回路４を示す回路図、図１９
はマッチングネットワーク部１４の一部を構成する比較
回路を示す回路図である。図１６のメモリコントロール
回路２は４ビット同期カウンタ１５〜１７から成り、図
１７のメモリ回路３はＳＲＡＭ１８と８ビットラッチ１
９とインバータ２０とから成る。図１８のサンプルウイ
ンドウ回路４は８ビットシフトレジスタ２１〜２７から
成り、図１９のマッチングネットワーク部１４は２入力
のエクスクルーシグオア（以下、「Ｅｘ−ＯＲ」と記述
する）２８〜３１と多入力のナンド（以下、「ＮＡＮ
Ｄ」と記述する）３２と多入力のオア（以下、「ＯＲ」
と記述する）３３とから成る。FIG. 16 is a circuit diagram showing the memory control circuit 2, FIG. 17 is a circuit diagram showing the memory circuit 3, FIG. 18 is a circuit diagram showing the sample window circuit 4, and FIG.
FIG. 3 is a circuit diagram showing a comparison circuit forming a part of the matching network unit 14. The memory control circuit 2 of FIG. 16 comprises 4-bit synchronous counters 15 to 17, and the memory circuit 3 of FIG. 17 includes an SRAM 18 and an 8-bit latch 1.
9 and an inverter 20. The sample window circuit 4 of FIG. 18 is composed of 8-bit shift registers 21 to 27, and the matching network unit 14 of FIG. 19 has two inputs of exclusive ors (hereinafter, referred to as “Ex-OR”) 28 to 31. Input nand (hereinafter "NAN
32) and a multi-input OR (hereinafter, "OR")
33).
【０００６】以上のように構成された補整回路につい
て、その動作を説明する。図１７において、画像ビット
マップイメージデータであるビデオ信号（ＶＤＩＮ）が
ビデオデータ同期信号（ＶＣＬＫ）に同期して８ビット
ラッチ１９の端子Ｄ０に入力される。ビデオ信号（ＶＤ
ＩＮ）はビデオデータ同期信号（ＶＣＬＫ）の立下りエ
ッジにてラッチされ、ＳＲＡ０〜ＳＲＡ１１が示すアド
レスのＳＲＡＭ１８のＩＯ０に格納される。一方、この
アドレスＳＲＡ０〜ＳＲＡ１１は図１６の４ビット同期
カウンタ１５〜１７の出力データである。図１６で、ア
ドレスはまず主走査の基準信号（ＮＬＳＹＮＣ）により
リセット（クリア）された後、ビデオデータ同期信号
（ＶＣＬＫ）の立上がりエッジでインクリメントする。
従って、画像ビットマップイメージデータの主走査の１
ライン分はＳＲＡＭ１８のＩＯ０に格納される。１ライ
ン分がＳＲＡＭ１８のＩＯ０に格納されると、主走査の
基準信号（ＮＬＳＹＮＣ）により、図１６の４ビット同
期カウンタ１５〜１７はリセットされる。８ビットラッ
チ１９の端子Ｄ０には次のラインのデータが入力され、
端子Ｄ１にはＳＲＡＭ１８に格納されているデータが入
力されているので、ＳＲＡＭ１８には画像ビットマップ
イメージデータが２ライン分格納されたことになる。The operation of the compensating circuit configured as described above will be described. In FIG. 17, a video signal (VDIN) which is image bitmap image data is input to the terminal D0 of the 8-bit latch 19 in synchronization with the video data synchronization signal (VCLK). Video signal (VD
IN) is latched at the falling edge of the video data synchronization signal (VCLK) and stored in IO0 of the SRAM 18 at the address indicated by SRA0 to SRA11. On the other hand, the addresses SRA0 to SRA11 are output data of the 4-bit synchronous counters 15 to 17 in FIG. In FIG. 16, the address is first reset (cleared) by the main scanning reference signal (NLSYNC), and then incremented at the rising edge of the video data synchronization signal (VCLK).
Therefore, 1 of the main scan of the image bitmap image data
The line portion is stored in IO0 of the SRAM 18. When one line is stored in the IO0 of the SRAM 18, the 4-bit synchronous counters 15 to 17 of FIG. 16 are reset by the main scanning reference signal (NLSYNC). The data of the next line is input to the terminal D0 of the 8-bit latch 19.
Since the data stored in the SRAM 18 is input to the terminal D1, the SRAM 18 stores the image bitmap image data for two lines.
【０００７】以上の動作を繰り返すことによりＳＲＡＭ
１８のＩＯ０〜ＩＯ６に画像ビットマップイメージデー
タが各ライン毎に入力される。この動作を行うと同時
に、８ビットラッチ１９の出力データＳ０〜Ｓ６は図１
８のサンプルウインドウ回路４を構成する８ビットシフ
トレジスタ２１〜２７にも入力される。８ビットシフト
レジスタ２１〜２７は、ビデオデータ同期信号（ＶＣＬ
Ｋ）に従って入力されたデータをシフトし、図１３に示
すようなウインドウデータを形成する。このウインドウ
データと図１４に示すような予め決められたテンプレー
トパターンのデータとがそれぞれ図１９のマッチングネ
ットワーク部１４に入力され、互いに一致した場合には
「Ｈ」レベルを示す信号を図１２の信号発生部７Ａに出
力する。By repeating the above operation, the SRAM
Image bit map image data is input to 18 IO0 to IO6 for each line. At the same time when this operation is performed, the output data S0 to S6 of the 8-bit latch 19 are shown in FIG.
It is also input to the 8-bit shift registers 21 to 27 forming the eight sample window circuits 4. The 8-bit shift registers 21 to 27 are used for the video data synchronization signal (VCL
The input data is shifted according to (K) to form window data as shown in FIG. This window data and the data of the predetermined template pattern as shown in FIG. 14 are input to the matching network unit 14 of FIG. 19, respectively, and when they match each other, the signal showing the “H” level is output as the signal of FIG. Output to the generation unit 7A.
【０００８】図１２の信号発生部７Ａでは、マッチング
ネットワーク部１４から出力された「Ｈ」レベルを示す
信号により、補整の対象である画像ビットマップイメー
ジデータの信号を、マッチングネットワーク部１４から
「Ｈ」レベルの信号を出力した時に用いたテンプレート
パターンに応じた補整画像ドット信号に置換して補整画
像データＶＤＯとして出力する。In the signal generator 7A of FIG. 12, the signal of the image bit map image data to be corrected is supplied from the matching network unit 14 to "H" by the signal indicating the "H" level output from the matching network unit 14. The level-adjusted signal is replaced with a compensated image dot signal corresponding to the template pattern used and output as compensated image data VDO.
【０００９】図２０（ａ）はビデオデータ同期信号（Ｖ
ＣＬＫ）を示すタイミング図、図２０（ｂ）〜（ｅ）は
信号発生部７Ａから出力される補整画像ドット信号を示
すタイミング図である。図２０（ｂ）〜（ｅ）の示すＸ
信号、Ｙ信号、Ｚ信号およびＷ信号はマッチングネット
ワーク部１４から「Ｈ」レベルを示す信号を出力した時
に用いたテンプレートパターンに対応した補整画像ドッ
ト信号であり、図２０（ｂ）、（ｃ）、（ｄ）、（ｅ）
はそれぞれ１ドットの前１／３、後２／３、前２／３、
後１／３だけ出力する場合を示す。FIG. 20A shows a video data synchronizing signal (V
CLK), and FIGS. 20B to 20E are timing diagrams showing the adjusted image dot signal output from the signal generator 7A. X shown in FIGS. 20B to 20E
The signals, the Y signal, the Z signal, and the W signal are the adjusted image dot signals corresponding to the template pattern used when the signal indicating the “H” level is output from the matching network unit 14, and FIGS. 20B and 20C. , (D), (e)
Are 1/3 front, 2/3 back, 2/3 front, and 1 dot each
The following shows a case where only 1/3 is output.
【００１０】以上の一連の動作によって画像ビットマッ
プイメージデータを補整することにより斜線等の段差を
滑らかにする。これを図２１に示す。図２１（ａ）は補
整前の画像ビットマップイメージデータを示すデータ
図、図２１（ｂ）は補整後の画像ビットマップイメージ
データを示すデータ図である。すなわち、従来の画像形
成装置の補整回路は、図２１（ａ）に示す画像ビットマ
ップイメージデータは、図２１（ｂ）に示すように、補
整の対象である画像ビットマップイメージデータのうち
の１ビットの信号を通常のドットの前後の１／３、２／
３だけ出力する補整画像ドット信号に置換することで斜
線等の段差を滑らかにする。By correcting the image bit map image data by the above series of operations, the steps such as diagonal lines are smoothed. This is shown in FIG. 21A is a data diagram showing the image bitmap image data before the correction, and FIG. 21B is a data diagram showing the image bitmap image data after the correction. That is, in the correction circuit of the conventional image forming apparatus, the image bitmap image data shown in FIG. 21A is one of the image bitmap image data to be corrected as shown in FIG. 1/3 of the bit signal before and after the normal dot, 2 /
By substituting the corrected image dot signal which outputs only 3, the step such as the diagonal line is smoothed.
【００１１】[0011]
【発明が解決しようとする課題】しかしながら、上記従
来の構成の画像形成装置の補整回路では、画像ビットマ
ップイメージデータの補整を行うためには、補整が必要
となる全ての画像ビットマップイメージデータに対して
別々にテンプレートパターンを用意しておく必要があ
り、サンプルパターンとテンプレートパターンとを比較
するマッチングネットワーク部１４の比較回路が増加し
て回路構成が複雑になると共にコストアップの原因とも
なるため、全ての画像ビットマップイメージデータに対
して別々にテンプレートパターンを用意しておくことが
困難であり、画像ビットマップイメージデータの補整が
必要となる場合であっても、テンプレートパターンがな
いために補整がなされない場合があるという問題点を有
していた。However, in the correction circuit of the image forming apparatus having the above-mentioned conventional structure, in order to correct the image bitmap image data, all the image bitmap image data that need to be corrected are corrected. On the other hand, it is necessary to separately prepare template patterns, and the number of comparison circuits of the matching network unit 14 that compares the sample pattern and the template pattern increases, which complicates the circuit configuration and causes a cost increase. Even if it is difficult to prepare a template pattern separately for all image bitmap image data, and even if it is necessary to correct the image bitmap image data, there is no template pattern, so the adjustment cannot be performed. There was a problem that it might not be done.
【００１２】この画像形成装置では、補整が必要となる
全ての画像ビットマップイメージデータに対して補整が
可能となることが要求されている。In this image forming apparatus, it is required that all the image bitmap image data that needs to be corrected can be corrected.
【００１３】本発明は、パターンマッチングを行うこと
なく画像ビットマップイメージデータのスムージングが
可能な画像形成装置を提供することを目的とする。An object of the present invention is to provide an image forming apparatus capable of smoothing image bitmap image data without performing pattern matching.
【００１４】[0014]
【課題を解決するための手段】この課題を解決するため
に本発明による画像形成装置は、直交マトリックスのド
ットにより構成された画像が書き込まれる領域の一部を
ウインドウとして設定し、その設定位置を領域内で移動
させることが可能なウインドウ設定部と、ウインドウ設
定部により設定されたウインドウ内の所定のドットと所
定のドットに隣接するドットとの画像データの差異と差
異の方向とを検出すると共に、ウインドウ設定部により
設定されたウインドウ内の所定のドット以外の互いに隣
接するドット間の画像データの差異と差異の方向とを検
出するエッジ検出部と、エッジ検出部で検出された画像
データの差異と差異の方向との結果に基づいてドットの
補整を行うか否かを決定する論理演算部と、論理演算部
の出力値に基づいて補整対象ドットを予め設定されてい
る大きさのドットに変更する信号を発生する信号発生部
とを有するように構成したものである。In order to solve this problem, an image forming apparatus according to the present invention sets a part of a region in which an image formed by dots of an orthogonal matrix is written as a window and sets the setting position. A window setting unit that can be moved within the area, a difference in image data between a predetermined dot in the window set by the window setting unit, and a dot adjacent to the predetermined dot, and a direction of the difference are detected. A difference between image data detected by the edge detection unit and an edge detection unit that detects a difference in image data between adjacent dots other than a predetermined dot in the window set by the window setting unit and a direction of the difference Based on the output value of the logical operation unit that determines whether to perform dot correction based on the result of the It is obtained by configured to have a signal generator for generating a signal for changing a dot size that is set in advance the compensation target dot.
【００１５】これにより、パターンマッチングを行うこ
となく画像ビットマップイメージデータのスムージング
が可能な画像形成装置が得られる。As a result, it is possible to obtain an image forming apparatus capable of smoothing image bitmap image data without performing pattern matching.
【００１６】[0016]
【発明の実施の形態】本発明の請求項１に記載の発明
は、直交マトリックスのドットにより構成された画像が
書き込まれる領域の一部をウインドウとして設定し、そ
の設定位置を領域内で移動させることが可能なウインド
ウ設定部と、ウインドウ設定部により設定されたウイン
ドウ内の所定のドットと所定のドットに隣接するドット
との画像データの差異と差異の方向とを検出すると共
に、ウインドウ設定部により設定されたウインドウ内の
所定のドット以外の互いに隣接するドット間の画像デー
タの差異と差異の方向とを検出するエッジ検出部と、エ
ッジ検出部で検出された画像データの差異と差異の方向
との結果に基づいてドットの補整を行うか否かを決定す
る論理演算部と、論理演算部の出力値に基づいて補整対
象ドットを予め設定されている大きさのドットに変更す
る信号を発生する信号発生部とを有することとしたもの
であり、補整が必要な場合には、隣接するドット同士の
画像データの差異と差異の方向との結果に基づいてなさ
れ、パターンマッチングなしにスムージングがなされる
という作用を有する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention is such that a part of an area in which an image composed of dots of an orthogonal matrix is written is set as a window, and the set position is moved within the area. The window setting unit detects the difference between the image data of a predetermined dot in the window set by the window setting unit and the dot adjacent to the predetermined dot set by the window setting unit, and the direction of the difference. An edge detection unit that detects a difference and a direction of difference in image data between adjacent dots other than a predetermined dot in a set window, and a difference and difference direction of image data detected by the edge detection unit. Based on the result of the above, a logical operation unit that determines whether or not to perform dot correction and a dot to be adjusted are set in advance based on the output value of the logical operation unit. And a signal generator that generates a signal for changing to a dot of a certain size, and when correction is required, the result of the difference in the image data between adjacent dots and the direction of the difference And has the effect that smoothing is performed without pattern matching.
【００１７】請求項２に記載の発明は、請求項１に記載
の発明において、ウインドウ設定部が、設定するウイン
ドウのサイズが３×３ドットのマトリックスパターンで
あることとしたものであり、サイズが小さいために補整
が迅速になされるという作用を有する。According to a second aspect of the present invention, in the first aspect of the present invention, the window setting unit determines that the size of the window to be set is a matrix pattern of 3 × 3 dots. Since it is small, it has the effect that the correction is performed quickly.
【００１８】請求項３に記載の発明は、直交マトリック
スのドットにより構成された画像が書き込まれる領域の
一部をサイズが（２ｎ＋１）×（２ｎ＋１）（ｎは２以
上の任意の整数）ドットのマトリックスパターンである
ウインドウとして設定し、その設定位置を領域内で移動
させることが可能なウインドウ設定部と、ウインドウ設
定部により設定されたウインドウ内の所定のドットと所
定のドットに隣接するドットとの画像データの差異と差
異の方向とを検出すると共に、ウインドウ設定部により
設定されたウインドウ内の前記所定のドット以外の互い
に隣接するドット間の画像データの差異と差異の方向と
を検出するエッジ検出部と、エッジ検出部で検出された
画像データの差異と差異の方向との結果に基づいてドッ
トの補整を行うか否かを決定する論理演算部と、エッジ
検出部で検出された画像データの差異と差異の方向との
結果に基づいて画像の傾きを検出して画像の傾きを示す
補整強調信号を出力する画像傾き検出部と、前記論理演
算部の出力値および画像傾き検出部の補整強調信号に基
づいて所定のドットを予め設定されている２段階の大き
さのドットに変更する信号を発生する信号発生部とを有
することとしたものであり、ウインドウが任意に設定さ
れ、また、画像の傾きを示す補整強調信号に基づいて補
整がなされるという作用を有する。According to a third aspect of the present invention, a part of the area in which the image formed by the dots of the orthogonal matrix is written has a size of (2n + 1) × (2n + 1) (n is any integer of 2 or more) dots. A window setting unit that can be set as a window that is a matrix pattern and whose setting position can be moved within the area, a predetermined dot in the window set by the window setting unit, and a dot adjacent to the predetermined dot Edge detection for detecting the difference in the image data and the direction of the difference, and for detecting the difference in the image data and the direction of the difference between adjacent dots other than the predetermined dots in the window set by the window setting unit. The dots based on the difference between the image area and the image data detected by the edge detector and the direction of the difference. An image tilt that detects the tilt of the image based on the result of the difference between the image data detected by the edge detection part and the direction of the difference detected by the edge calculation part, and outputs a compensation enhancement signal indicating the tilt of the image. A detection unit, and a signal generation unit that generates a signal for changing a predetermined dot into a dot having a preset two-step size based on the output value of the logical operation unit and the compensation enhancement signal of the image inclination detection unit. The window is arbitrarily set, and the correction is performed based on the correction emphasis signal indicating the inclination of the image.
【００１９】請求項４に記載の発明は、直交マトリック
スのドットにより構成された画像が書き込まれる領域の
一部をウインドウとして設定し、その設定位置を領域内
で移動させることが可能なウインドウ設定部と、ウイン
ドウ設定部により設定されたウインドウ内の所定のドッ
トと所定のドットに隣接するドットとの画像データの差
異と差異の方向とを検出すると共に、ウインドウ設定部
により設定されたウインドウ内の所定のドット以外の互
いに隣接するドット間の画像データの差異と差異の方向
とを検出するエッジ検出部と、エッジ検出部で検出され
た画像データの差異と差異の方向との結果に基づいてド
ットの補整を行うか否かを決定する論理演算部と、エッ
ジ検出部で検出された画像データの差異と差異の方向と
の結果に基づいて画像の傾きを検出して画像傾きデータ
を出力するルックアップテーブルと、ルックアップテー
ブルから出力される画像傾きデータおよび論理演算部の
出力値に基づいて所定のドットの大きさを変更する信号
を発生する信号発生部とを有することとしたものであ
り、画像の傾きを示す画像傾きデータに基づいて補整が
なされるという作用を有する。According to a fourth aspect of the present invention, a window setting unit capable of setting a part of an area in which an image formed by dots of an orthogonal matrix is written as a window and moving the set position within the area. And a difference in image data between a predetermined dot in the window set by the window setting unit and a dot adjacent to the predetermined dot and the direction of the difference, and at the same time, the predetermined value in the window set by the window setting unit is detected. Of the dots based on the result of the difference between the image data and the direction of the difference between the image data detected by the edge detecting unit Based on the result of the difference between the image data detected by the edge detection unit and the direction of the difference, the logical operation unit that determines whether or not to perform the correction Generates a look-up table that detects image tilt and outputs image tilt data, and a signal that changes the predetermined dot size based on the image tilt data output from the look-up table and the output value of the logical operation unit And a signal generating section for performing the correction based on the image tilt data indicating the tilt of the image.
【００２０】以下、本発明の実施の形態について、図１
〜図１１を用いて説明する。 （実施の形態１）図１は本発明の実施の形態１による画
像形成装置のコントローラ部を構成する補整回路を示す
ブロック図である。図１において、ウインドウ設定部と
しての一時記憶部１、メモリコントロール回路２、サン
プルウインドウ回路４は図１５と同様のものなので、同
一符号を付し、説明は省略する。エッジ検出部５は画像
ビットマップイメージデータからエッジを検出し、論理
演算部６は補整を行うか否かを決定し、信号発生部７は
論理演算部６から出力された補整要求信号に基づいて補
整を行う。FIG. 1 shows an embodiment of the present invention.
This will be described with reference to FIG. (Embodiment 1) FIG. 1 is a block diagram showing a compensation circuit constituting a controller unit of an image forming apparatus according to Embodiment 1 of the present invention. In FIG. 1, the temporary storage unit 1 as the window setting unit, the memory control circuit 2, and the sample window circuit 4 are the same as those in FIG. The edge detection unit 5 detects an edge from the image bitmap image data, the logical operation unit 6 determines whether or not to perform the correction, and the signal generation unit 7 based on the correction request signal output from the logical operation unit 6. Make corrections.
【００２１】次に、図１の補整回路について、図３を用
いて説明する。図３は３×３ドット構成のサンプルウイ
ンドウを示すサンプルウインドウ構成図である。エッジ
検出部５は、図３に示すサンプルウインドウ内の画像ビ
ットマップイメージデータからエッジを検出するもので
あり、エッジの有無については、サンプルウインドウ内
の所定の１ドットのデータ１ビットのデータ属性
（「０」または「１」）と上記所定の１ドットの上下左
右のドットのデータ１ビットのデータ属性とが異なった
場合（例えば所定の位置の１ドットの画像データが
「０」であるのに対し、上下左右に隣接するドットの画
像データが「１」である場合、および、所定の位置の１
ドットの画像データが「１」であるのに対し、上下左右
に隣接するドットの画像データが「０」である場合）を
エッジありと判定する。エッジ検出部５は、エッジがあ
ると判定したときには「１」を出力し、エッジがないと
判定したときには「０」を出力する。論理演算部６は、
エッジ検出部５によって検出された複数の各エッジデー
タの種類、すなわちサンプルウインドウの中央に位置す
る補整対象ドットＢ２に対応するドットの上下左右のエ
ッジデータの種類（画像データＢ２に対して、上下左右
に隣接するデータが「０」から「１」へ変化または
「１」から「０」へ変化しているか、および、エッジの
方向が上方向か下方向か、右方向か左方向か）によっ
て、補整を行うか否かを決定する。信号発生部７は、論
理演算部６から出力された補整要求信号に従い、補整の
対象ドットの信号を補整ドット信号に置換し、画像形成
装置内のレーザ駆動部（図示せず）に出力する。Next, the compensation circuit shown in FIG. 1 will be described with reference to FIG. FIG. 3 is a sample window configuration diagram showing a sample window having a 3 × 3 dot configuration. The edge detection unit 5 detects an edge from the image bitmap image data in the sample window shown in FIG. 3. Regarding the presence / absence of an edge, a predetermined 1-dot data 1-bit data attribute in the sample window ( "0" or "1") is different from the data attribute of 1-bit data of the dots above, below, left, and right of the predetermined 1 dot (for example, although the image data of 1 dot at a predetermined position is "0") On the other hand, when the image data of the dots which are vertically and horizontally adjacent to each other is “1”,
It is determined that there is an edge when the dot image data is "1", while the dot image data adjacent vertically and horizontally is "0". The edge detection unit 5 outputs “1” when it is determined that there is an edge, and outputs “0” when it is determined that there is no edge. The logical operation unit 6 is
The type of each of the plurality of edge data detected by the edge detection unit 5, that is, the type of edge data above, below, left, and right of the dot corresponding to the correction target dot B2 located in the center of the sample window (for image data B2, upper, lower, left, and right) Depending on whether the data adjacent to is changing from “0” to “1” or “1” to “0”, and whether the edge direction is upward or downward, rightward or leftward) Decide whether or not to correct. According to the correction request signal output from the logical operation unit 6, the signal generation unit 7 replaces the signal of the target dot for correction with a correction dot signal and outputs the signal to a laser drive unit (not shown) in the image forming apparatus.
【００２２】図２は図１のエッジ検出部５と論理演算部
６を詳細に示すブロック図である。図２において、エッ
ジ検出部５は垂直エッジ検出部８と水平エッジ検出部９
とから成り、垂直エッジ検出部８は図３に示すサンプル
ウインドウ内の画像ビットマップイメージデータの主走
査方向にエッジがあるか否かを検出してエッジデータＶ
Ａ１、ＶＢ１、ＶＣ１、ＶＡ２、ＶＢ２、ＶＣ２を出力
し、水平エッジ検出部９は副走査方向に隣り合うビット
間にエッジがあるか否かを検出してエッジデータＨＡ１
〜ＨＡ３、ＨＢ１〜ＨＢ３を出力する。それぞれのエッ
ジとエッジデータとの関係を図３に示す。論理演算部６
は垂直論理演算部１０と水平論理演算部１１とから成
り、垂直論理演算部１０はエッジデータＶＡ１、ＶＢ
１、ＶＣ１、ＶＡ２、ＶＢ２、ＶＣ２を入力して垂直方
向の補整要求信号ＶＲ、ＶＬを出力し、水平論理演算部
１１はエッジデータＨＡ１〜ＨＡ３、ＨＢ１〜ＨＢ３を
入力して水平方向の補整要求信号ＨＵ、ＨＤを出力す
る。FIG. 2 is a block diagram showing in detail the edge detection unit 5 and the logical operation unit 6 of FIG. In FIG. 2, the edge detector 5 includes a vertical edge detector 8 and a horizontal edge detector 9.
The vertical edge detector 8 detects whether or not there is an edge in the main scanning direction of the image bitmap image data in the sample window shown in FIG.
A1, VB1, VC1, VA2, VB2, and VC2 are output, and the horizontal edge detection unit 9 detects whether or not there is an edge between adjacent bits in the sub-scanning direction to detect edge data HA1.
~ HA3 and HB1 to HB3 are output. The relationship between each edge and the edge data is shown in FIG. Logical operation unit 6
Is composed of a vertical logical operation unit 10 and a horizontal logical operation unit 11, and the vertical logical operation unit 10 uses the edge data VA1, VB.
1, VC1, VA2, VB2, and VC2 are input to output vertical correction request signals VR and VL, and the horizontal logical operation unit 11 inputs edge data HA1 to HA3 and HB1 to HB3 to request horizontal correction. The signals HU and HD are output.
【００２３】以上のように構成された補整回路につい
て、その動作を説明する。図２の垂直エッジ検出部８
は、図１に示すサンプルウインドウ回路４から送られて
くる画像データＡ１〜Ａ３、Ｂ１〜Ｂ３、Ｃ１〜Ｃ３
（図３参照）の中の隣接するドットについて排他的論理
和をとる論理演算処理を施すことにより、図３に示すサ
ンプルウインドウのＡ行目からＣ行目までの１列目と２
列目の画像データ、および、その２列目と３列目の画像
データが主走査方向に対して「０」から「１」へと変化
または「１」から「０」へと変化しているか否かを検出
し、検出結果に応じたエッジデータを出力する。垂直エ
ッジ検出部８は、画像データＡ１、Ａ２間にエッジがあ
ると判定した場合はエッジデータＶＡ１を「１」とし、
エッジがないと判定した場合はエッジデータＶＡ１を
「０」とする。同様に、画像データＡ２、Ａ３間にエッ
ジがあると判定した場合はエッジデータＶＡ２を「１」
とし、エッジがないと判定した場合はエッジデータＶＡ
２を「０」とし、画像データＡ２、Ａ３間にエッジがあ
ると判定した場合はエッジデータＶＡ２を「１」とす
る。他のエッジデータＶＢ１、ＶＢ２、ＶＣ１、ＶＣ２
についても同様である。The operation of the compensating circuit configured as described above will be described. Vertical edge detector 8 of FIG.
Is image data A1 to A3, B1 to B3, C1 to C3 sent from the sample window circuit 4 shown in FIG.
(See FIG. 3) By performing a logical operation process of taking an exclusive OR of adjacent dots in (see FIG. 3), the first column from the A line to the C line of the sample window shown in FIG.
Whether the image data of the second column and the image data of the second and third columns change from "0" to "1" or from "1" to "0" in the main scanning direction. Whether or not it is detected is output, and edge data corresponding to the detection result is output. If the vertical edge detection unit 8 determines that there is an edge between the image data A1 and A2, it sets the edge data VA1 to “1”,
When it is determined that there is no edge, the edge data VA1 is set to "0". Similarly, when it is determined that there is an edge between the image data A2 and A3, the edge data VA2 is set to "1".
If it is determined that there is no edge, the edge data VA
2 is set to “0”, and when it is determined that there is an edge between the image data A2 and A3, the edge data VA2 is set to “1”. Other edge data VB1, VB2, VC1, VC2
The same applies to.
【００２４】垂直エッジ検出部８から出力されたエッジ
データＶＡ１、ＶＢ１、ＶＣ１、ＶＡ２、ＶＢ２、ＶＣ
２は論理演算部６の垂直論理演算部１０に入力される。
垂直論理演算部１０ではまず、ドットＢ２の左側につい
て補整を行うか否かを決定するため、エッジデータＶＢ
１がエッジ有りを示すか否か、すなわち「１」か「０」
かを判定する。エッジデータＶＢ１が「１」すなわちエ
ッジ有りを示し、かつＶＡ２、ＶＣ１が共に「１」であ
るか若しくはＶＡ１、ＶＣ２が共に「１」である場合の
み、垂直論理演算部１０は、ドットＢ２の左エッジに対
して補整を行う必要があると判定して、信号発生部７に
対して左エッジ補整要求信号ＶＬを出力する。同様にド
ットＢ２の右側については、エッジデータＶＢ２が
「１」すなわちエッジ有りを示し、かつＶＡ２、ＶＣ１
が共に「１」であるか若しくはＶＡ１、ＶＣ２が共に
「１」である場合のみ、垂直論理演算部１０は、ドット
Ｂ２の右エッジに対して補整を行う必要があると判定し
て、信号発生部７に対して右エッジ補整要求信号ＶＲを
出力する。Edge data VA1, VB1, VC1, VA2, VB2, VC output from the vertical edge detection unit 8
2 is input to the vertical logical operation unit 10 of the logical operation unit 6.
The vertical logic operation unit 10 first determines whether or not to perform correction on the left side of the dot B2.
Whether 1 indicates the presence of an edge, that is, "1" or "0"
To determine. Only when the edge data VB1 indicates “1”, that is, the presence of an edge, and both VA2 and VC1 are “1” or both VA1 and VC2 are “1”, the vertical logic operation unit 10 operates on the left side of the dot B2. When it is determined that the edge needs to be corrected, the left edge correction request signal VL is output to the signal generator 7. Similarly, on the right side of the dot B2, the edge data VB2 indicates "1", that is, there is an edge, and VA2 and VC1.
Are both "1" or both VA1 and VC2 are "1", the vertical logic operation unit 10 determines that the right edge of the dot B2 needs to be corrected, and generates a signal. The right edge correction request signal VR is output to the section 7.
【００２５】水平エッジについても同様の処理を行う。
水平論理演算部１１はエッジデータとしてＨＡ１〜ＨＡ
３、ＨＢ１〜ＨＢ３を水平エッジ検出部９から入力す
る。ドットＢ２の上側については、エッジデータＨＡ２
が「１」すなわちエッジ有りを示し、かつＨＢ３、ＨＡ
１が共に「１」であるか若しくはＨＢ１、ＨＡ３が共に
「１」である場合のみ、水平論理演算部１１は、ドット
Ｂ２の上エッジに対して補整を行う必要があると判定し
て、信号発生部７に対して上エッジ補整要求信号ＨＵを
出力する。同様にドットＢ２の下側については、エッジ
データＨＢ２が「１」すなわちエッジ有りを示し、かつ
ＨＢ３、ＨＡ１が共に「１」であるか若しくはＨＢ１、
ＨＡ３が共に「１」である場合のみ、水平論理演算部１
１は、ドットＢ２の下エッジに対して補整を行う必要が
あると判定して、信号発生部７に対して下エッジ補整要
求信号ＨＤを出力する。Similar processing is performed for horizontal edges.
The horizontal logical operation unit 11 uses HA1 to HA as edge data.
3, HB1 to HB3 are input from the horizontal edge detection unit 9. For the upper side of the dot B2, the edge data HA2
Indicates "1", that is, there is an edge, and HB3, HA
Only when both 1 are “1” or both HB1 and HA3 are “1”, the horizontal logical operation unit 11 determines that the upper edge of the dot B2 needs to be corrected, and An upper edge correction request signal HU is output to the generator 7. Similarly, for the lower side of the dot B2, the edge data HB2 indicates "1", that is, there is an edge, and both HB3 and HA1 are "1" or HB1,
Only when both HA3 are "1", the horizontal logical operation unit 1
1 determines that the lower edge of the dot B2 needs to be corrected, and outputs the lower edge correction request signal HD to the signal generator 7.
【００２６】次に、図４、図５を用いて信号発生部７に
おけるスムージング動作について説明する。図４
（ａ）、（ｂ）は補整される画像データのイメージ図で
あり、図４（ａ）はＢ２ドットが白ドット又は黒ドット
である場合の左右エッジ補整要求信号ＶＬ、ＶＲとスム
ージング出力画像との関係を示し、図４（ｂ）はＢ２ド
ットが白ドット又は黒ドットである場合の上下エッジ補
整要求信号ＨＵ、ＨＤとスムージング出力画像との関係
を示す。例えば、図４（ａ）において、Ｂ２ドットが白
ドットである場合、左右エッジ補整要求信号ＶＬ、ＶＲ
が「０」、「１」であるときはドットの右半分部分が黒
となってスムージングが行われる。図５（ａ）は補整前
の画像ビットマップイメージデータを示すデータ図、図
５（ｂ）は補整後の画像ビットマップイメージデータを
示すデータ図である。信号発生部７は、補整要求信号Ｖ
Ｒ、ＶＬ、ＨＵ、ＨＤ、ドットＢ２の値によって、通常
のドット信号を図４（ａ）、（ｂ）に示されるような補
整ドット信号（スムージング出力画像）に置換して出力
することにより出力画像のスムージングを行う。具体的
には、サンプルウインドウとして図５（ａ）に示すよう
な画像ビットマップイメージデータに対して、垂直エッ
ジ検出部８はエッジデータとしてＶＡ１、ＶＢ１、ＶＣ
２に「１」を出力する。垂直論理演算部１０では、ＶＢ
１が「１」すなわちエッジであり、ＶＡ１、ＶＣ２が共
に「１」であるので、補整対象ドットの左エッジに対し
て補整を行う必要があると判定して信号発生部７に対し
て左エッジ補整要求信号ＶＬを出力する。左エッジ補整
要求信号ＶＬは信号発生部７で補整ドット信号に変換さ
れ、図５（ｂ）に示すようにスムージングされた画像デ
ータを得ることができる。Next, the smoothing operation in the signal generator 7 will be described with reference to FIGS. FIG.
FIGS. 4A and 4B are image diagrams of the image data to be corrected, and FIG. 4A shows the left and right edge correction request signals VL and VR when the B2 dot is a white dot or a black dot and the smoothing output image. 4B shows the relationship between the upper and lower edge correction request signals HU and HD and the smoothed output image when the B2 dot is a white dot or a black dot. For example, in FIG. 4A, when the B2 dot is a white dot, the left and right edge correction request signals VL, VR
Is "0" or "1", the right half of the dot becomes black and smoothing is performed. FIG. 5A is a data diagram showing the image bitmap image data before the correction, and FIG. 5B is a data diagram showing the image bitmap image data after the correction. The signal generator 7 receives the correction request signal V
Output by replacing a normal dot signal with a correction dot signal (smoothing output image) as shown in FIGS. 4A and 4B according to the values of R, VL, HU, HD, and dot B2, and outputting. Performs image smoothing. Specifically, for the image bitmap image data as shown in FIG. 5A as a sample window, the vertical edge detection unit 8 uses VA1, VB1, VC as edge data.
“1” is output to 2. In the vertical logic operation unit 10, VB
Since 1 is “1”, that is, the edge, and both VA1 and VC2 are “1”, it is determined that the left edge of the dot to be retouched needs to be retouched, and the signal generation unit 7 receives the left edge. The correction request signal VL is output. The left edge correction request signal VL is converted into a correction dot signal by the signal generator 7, and smoothed image data can be obtained as shown in FIG. 5B.
【００２７】なお、本実施の形態１では、サンプルウイ
ンドウの構成として３×３ドットを示したが、本発明は
これに限らず、（２ｎ＋１）×（２ｎ＋１）（ｎは２以
上の任意の整数）の任意のサンプルウインドウ構成にも
適用できるものである。In the first embodiment, 3 × 3 dots are shown as the configuration of the sample window, but the present invention is not limited to this, and (2n + 1) × (2n + 1) (n is any integer of 2 or more). ) Can be applied to any sample window configuration.
【００２８】以上のように本実施の形態１によれば、対
象ドットの左右、上下エッジに対して補整を行う必要が
あるか否かを論理演算部６で決定し、補整を行う必要が
ある場合には左右、上下エッジの補整要求信号ＶＬ、Ｖ
Ｒ、ＨＵ、ＨＤに基づいてスムージング出力画像データ
を信号発生部７で求めるようにしたので、従来のパター
ンマッチングを行うことなく画像ビットマップイメージ
データのスムージングが可能となる。As described above, according to the first embodiment, the logical operation unit 6 determines whether or not it is necessary to correct the left and right edges and the upper and lower edges of the target dot, and it is necessary to perform the correction. In this case, correction request signals VL and V for the left and right edges and the upper and lower edges
Since the signal generator 7 obtains the smoothed output image data based on R, HU, and HD, the image bitmap image data can be smoothed without performing the conventional pattern matching.
【００２９】（実施の形態２）図６は、本発明の実施の
形態２による画像形成装置のコントローラ部を構成する
補整回路を示すブロック図である。図６において、一時
記憶部１、メモリコントロール回路２、メモリ回路３、
サンプルウインドウ回路４、エッジ検出部５、論理演算
部６、信号発生部７は図１と同様のものなので、同一符
号を付し、説明は省略する。画像傾き検出部１２はエッ
ジ検出部５からのエッジデータＶＡ１〜ＶＡ４、ＶＢ１
〜ＶＢ４、ＶＣ１〜ＶＣ４、ＶＤ１〜ＶＤ４、ＶＥ１〜
ＶＥ４、ＨＡ１〜ＨＡ５、ＨＢ１〜ＨＢ５、ＨＣ１〜Ｈ
Ｃ５、ＨＤ１〜ＨＤ５（図７参照）の値によって補整強
調信号Ｖｋ、Ｈｋを出力する。図７は各エッジデータを
示すデータ図である。図７においては対象ドットはＣ３
である。(Embodiment 2) FIG. 6 is a block diagram showing a compensation circuit constituting a controller of an image forming apparatus according to Embodiment 2 of the present invention. In FIG. 6, the temporary storage unit 1, the memory control circuit 2, the memory circuit 3,
Since the sample window circuit 4, the edge detection unit 5, the logical operation unit 6, and the signal generation unit 7 are the same as those in FIG. 1, the same reference numerals are given and description thereof is omitted. The image tilt detection unit 12 uses the edge data VA1 to VA4, VB1 from the edge detection unit 5.
~ VB4, VC1 to VC4, VD1 to VD4, VE1
VE4, HA1 to HA5, HB1 to HB5, HC1 to H
The compensation enhancement signals Vk and Hk are output according to the values of C5 and HD1 to HD5 (see FIG. 7). FIG. 7 is a data diagram showing each edge data. In FIG. 7, the target dot is C3.
It is.
【００３０】以上のように構成された補整回路につい
て、その動作を図８〜図１０を用いて説明する。図８
（ａ）〜（ｄ）は補整される画像データのイメージ図で
あり、図８（ａ）は対象となるＣ３ドットが白ドットで
ある場合の左右エッジ補整要求信号ＶＬ、ＶＲ、補整強
調信号Ｖｋとスムージング出力画像との関係を示し、図
８（ｂ）は対象となるＣ３ドットが黒ドットである場合
の左右エッジ補整要求信号ＶＬ、ＶＲ、補整強調信号Ｖ
ｋとスムージング出力画像との関係を示し、図８（ｃ）
は対象となるＣ３ドットが白ドットである場合の上下エ
ッジ補整要求信号ＨＵ、ＨＤ、補整強調信号Ｈｋとスム
ージング出力画像との関係を示し、図８（ｄ）は対象と
なるＣ３ドットが黒ドットである場合の上下エッジ補整
要求信号ＨＵ、ＨＤ、補整強調信号Ｈｋとスムージング
出力画像との関係を示す。図９（ａ）は補整前の画像ビ
ットマップイメージデータを示すデータ図、図９（ｂ）
は補整後の画像ビットマップイメージデータを示すデー
タ図である。図１０（ａ）は補整前の画像ビットマップ
イメージデータを示すデータ図、図１０（ｂ）は補整後
の画像ビットマップイメージデータを示すデータ図であ
る。The operation of the compensating circuit configured as described above will be described with reference to FIGS. FIG.
8A to 8D are image diagrams of the image data to be corrected, and FIG. 8A shows left and right edge correction request signals VL and VR and a correction emphasis signal Vk when the target C3 dot is a white dot. FIG. 8B shows the relationship with the smoothing output image, and FIG. 8B shows the left and right edge correction request signals VL and VR and the correction emphasis signal V when the target C3 dot is a black dot.
FIG. 8C shows the relationship between k and the smoothed output image.
Shows the relationship between the upper and lower edge correction request signals HU and HD, the correction emphasis signal Hk, and the smoothing output image when the target C3 dot is a white dot, and FIG. 8D shows that the target C3 dot is a black dot. The relationship between the upper and lower edge correction request signals HU and HD, the correction emphasis signal Hk, and the smoothing output image in the case of FIG. 9A is a data diagram showing image bitmap image data before correction, FIG. 9B
[Fig. 6] is a data diagram showing image bitmap image data after correction. FIG. 10A is a data diagram showing image bitmap image data before correction, and FIG. 10B is a data diagram showing image bitmap image data after correction.
【００３１】信号発生部７は、左右の補整要求信号Ｖ
Ｌ、ＶＲ、上下の補整要求信号ＨＵ、ＨＤ、ドットＣ
３、垂直方向の補整強調信号Ｖｋ、水平方向の補整強調
信号Ｈｋの値によって、通常のドット信号を図８（ａ）
〜（ｄ）に示される画像データのイメージ図となるよう
な補整ドット信号に置換して出力することにより、実施
の形態１の場合よりも出力画像のスムージング性が高め
られたデータを得ることができる。The signal generating section 7 outputs the left and right correction request signals V
L, VR, upper and lower correction request signals HU, HD, dot C
3. According to the values of the vertical compensation enhancement signal Vk and the horizontal compensation enhancement signal Hk, a normal dot signal is displayed as shown in FIG.
By substituting and outputting the corrected dot signals as in the image diagrams of the image data shown in (d) to (d), it is possible to obtain data in which the smoothing property of the output image is higher than that in the first embodiment. .
【００３２】次に、急峻な傾きを有する画像ビットマッ
プイメージデータ、比較的緩やかな傾きを有する画像ビ
ットマップイメージデータについて具体的に図９、図１
０を用いて説明する。急峻な傾きを有する場合の例とし
て図９（ａ）に示すような画像ビットマップイメージデ
ータについて説明する。エッジ検出部５内の垂直エッジ
検出部８はエッジデータとしてＶＡ２、ＶＢ２、ＶＣ
２、ＶＤ３、ＶＥ３の値が「１」であるエッジデータを
出力する。論理演算部６の垂直論理演算部１０では、ド
ットＣ３の左エッジデータＶＣ２が「１」すなわちエッ
ジ有りを示し、かつＶＢ２、ＶＤ３が共に「１」である
ので、補整対象ドットＣ３の左エッジに対して補整を行
う必要があると判定して、信号発生部７に対して左エッ
ジ補整要求信号ＶＬを出力する。また、画像傾き検出部
１２では、ＶＡ２、ＶＥ３が共に「１」であるので、急
峻な傾きを有するエッジであると判定して補整強調信号
Ｖｋを「１」として信号発生部７に出力する。信号発生
部７は、補整要求信号ＶＬ、ＶＲ、補整強調信号Ｖｋに
より、対象ドット信号を補整ドット信号に変換し、図９
（ｂ）のようにスムージングされた画像データを得るこ
とができる。Next, the image bit map image data having a steep slope and the image bit map image data having a relatively gentle slope will be specifically described with reference to FIGS. 9 and 1.
It will be described using 0. Image bitmap image data as shown in FIG. 9A will be described as an example in the case of having a steep inclination. The vertical edge detection unit 8 in the edge detection unit 5 uses VA2, VB2, VC as edge data.
The edge data whose values of 2, VD3 and VE3 are “1” are output. In the vertical logical operation unit 10 of the logical operation unit 6, the left edge data VC2 of the dot C3 indicates "1", that is, there is an edge, and both VB2 and VD3 are "1". On the other hand, it is determined that the correction needs to be performed, and the left edge correction request signal VL is output to the signal generator 7. Further, since both VA2 and VE3 are "1" in the image inclination detection unit 12, it is determined that the edge has a steep inclination, and the correction emphasis signal Vk is output to the signal generation unit 7 as "1". The signal generator 7 converts the target dot signal into a compensation dot signal by using the compensation request signals VL and VR and the compensation emphasis signal Vk, and FIG.
Image data smoothed as in (b) can be obtained.
【００３３】次に、比較的緩やかな傾きを有する場合の
例として図１０（ａ）に示すような画像ビットマップイ
メージデータについて説明する。エッジ検出部５内の垂
直エッジ検出部８はエッジデータとしてＶＡ２、ＶＢ
２、ＶＣ３、ＶＤ３、ＶＥ４の値が「１」であるエッジ
データを出力する。論理演算部６の垂直論理演算部１０
では、ドットＣ３の右エッジデータＶＣ３が「１」すな
わちエッジ有りを示し、かつＶＢ２、ＶＤ３が共に
「１」であるので、補整対象ドットＣ３の右エッジに対
して補整を行う必要があると判定して、信号発生部７に
対して右エッジ補整要求信号ＶＲを出力する。また、画
像傾き検出部１２では、ＶＡ２、ＶＥ４が共に「１」で
あるので、比較的緩やかな傾きのエッジであると判定し
て補整強調信号Ｖｋの値を「０」として信号発生部７に
出力し、信号発生部７は補整要求信号ＶＬ、ＶＲ、補整
強調信号Ｖｋにより、対象ドット信号を補整ドット信号
に変換し、図１０（ｂ）のようにスムージングされた画
像データを得ることができる。Next, image bit map image data as shown in FIG. 10A will be described as an example of a case where the image has a relatively gentle inclination. The vertical edge detection unit 8 in the edge detection unit 5 uses VA2 and VB as edge data.
The edge data whose values of 2, VC3, VD3, and VE4 are “1” are output. Vertical logical operation unit 10 of logical operation unit 6
Then, since the right edge data VC3 of the dot C3 indicates “1”, that is, there is an edge, and both VB2 and VD3 are “1”, it is determined that the right edge of the correction target dot C3 needs to be corrected. Then, the right edge correction request signal VR is output to the signal generator 7. Further, since both VA2 and VE4 are "1" in the image inclination detection unit 12, it is determined that the edge has a relatively gentle inclination, and the value of the compensation enhancement signal Vk is set to "0" to the signal generation unit 7. Then, the signal generator 7 converts the target dot signal into a compensated dot signal by the compensation request signals VL and VR and the compensation enhancement signal Vk, and obtains smoothed image data as shown in FIG. 10B. .
【００３４】以上のように本実施の形態２によれば、対
象ドットの左右、上下エッジに対して補整を行う必要が
あるか否かを論理演算部６で決定し、補整を行う必要が
ある場合には左右、上下エッジの補整要求信号ＶＬ、Ｖ
Ｒ、ＨＵ、ＨＤ、ドットＣ３、補整強調信号Ｖｋ、Ｈｋ
に基づいてスムージング出力画像データを信号発生部７
で求めるようにしたので、従来のパターンマッチングを
行うことなく画像ビットマップイメージデータのスムー
ジングが可能になると共に、傾きが急峻な場合と比較的
緩やかな場合とでドットの前後の出力量を変えることに
よりスムージング性を一層高めることができる。As described above, according to the second embodiment, the logical operation unit 6 determines whether or not it is necessary to correct the left and right edges and the upper and lower edges of the target dot, and it is necessary to perform the correction. In this case, correction request signals VL, V for the left and right edges
R, HU, HD, dot C3, compensation enhancement signals Vk, Hk
The smoothing output image data based on
It is possible to smooth the image bitmap image data without performing the conventional pattern matching, and to change the output amount before and after the dot when the inclination is steep and when it is relatively gentle. Thereby, the smoothing property can be further enhanced.
【００３５】（実施の形態３）図１１は、本発明の実施
の形態３による画像形成装置のコントローラ部を構成す
る補整回路を示すブロック図である。図１１において、
一時記憶部１、メモリコントロール回路２、メモリ回路
３、サンプルウインドウ回路４、エッジ検出部５、論理
演算部６、信号発生部７は図１と同様のものなので、同
一符号を付し、説明は省略する。ルックアップテーブル
１３はエッジ検出部５からのエッジデータＶＡ１〜ＶＡ
４、ＶＢ１〜ＶＢ４、ＶＣ１〜ＶＣ４、ＶＤ１〜ＶＤ
４、ＶＥ１〜ＶＥ４、ＨＡ１〜ＨＡ５、ＨＢ１〜ＨＢ
５、ＨＣ１〜ＨＣ５、ＨＤ１〜ＨＤ５の値によって画像
傾きデータｋｄ０〜ｋｄ７を出力する。(Third Embodiment) FIG. 11 is a block diagram showing a compensation circuit constituting a controller section of an image forming apparatus according to a third embodiment of the present invention. In FIG.
The temporary storage unit 1, the memory control circuit 2, the memory circuit 3, the sample window circuit 4, the edge detection unit 5, the logical operation unit 6, and the signal generation unit 7 are the same as those in FIG. Omit it. The lookup table 13 uses the edge data VA1 to VA from the edge detector 5.
4, VB1 to VB4, VC1 to VC4, VD1 to VD
4, VE1 to VE4, HA1 to HA5, HB1 to HB
5, the image inclination data kd0 to kd7 are output according to the values of HC1 to HC5 and HD1 to HD5.
【００３６】以上のように構成された補整回路につい
て、その動作を説明する。論理演算部６は、上記エッジ
データに基づいて補整対象ドットに対して補整を行う必
要があるか否かを決定し、その決定に応じた左右の補整
要求信号ＶＬ、ＶＲ、上下の補整要求信号ＨＵ、ＨＤを
出力する。信号発生部７は、補整を行う必要があるとき
は、ドットＣ３、画像傾きデータｋｄ０〜ｋｄ７の値に
比例した連続的な補整ドットとなるような補整ドット信
号を出力することにより、画像の傾き（例えば急峻な傾
きか、緩やかな傾きか）に応じた補整ドットに置換して
出力することが可能になり、最適なスムージング画像デ
ータを得ることができる。The operation of the compensating circuit configured as described above will be described. The logical operation unit 6 determines based on the edge data whether or not it is necessary to perform correction on the dots to be corrected, and the left and right correction request signals VL and VR and the upper and lower correction request signals according to the determination. Output HU and HD. When it is necessary to perform the correction, the signal generation unit 7 outputs a correction dot signal that forms a continuous correction dot proportional to the values of the dot C3 and the image inclination data kd0 to kd7, thereby the image inclination. It becomes possible to substitute and output the correction dots according to (for example, steep slope or gentle slope), and it is possible to obtain optimum smoothing image data.
【００３７】以上のように本実施の形態３によれば、対
象ドットの左右、上下エッジに対して補整を行う必要が
あるか否かを論理演算部６で決定し、補整を行う必要が
ある場合には左右、上下エッジの補整要求信号ＶＬ、Ｖ
Ｒ、ＨＵ、ＨＤ、ドットＣ３、画像傾きデータｋｄ０〜
ｋｄ７に基づいてスムージング出力画像データを信号発
生部７で求めるようにしたので、従来のパターンマッチ
ングを行うことなく画像ビットマップイメージデータの
スムージングが可能になると共に、画像の傾きに応じて
ドットの前後の出力量を変えることによりスムージング
性を一層高めることができる。As described above, according to the third embodiment, the logical operation unit 6 determines whether or not it is necessary to correct the left and right edges and the upper and lower edges of the target dot, and it is necessary to perform the correction. In this case, correction request signals VL and V for the left and right edges and the upper and lower edges
R, HU, HD, dot C3, image tilt data kd0
Since the signal generator 7 obtains the smoothed output image data based on kd7, the image bitmap image data can be smoothed without performing the conventional pattern matching, and the dots before and after the dot can be adjusted according to the inclination of the image. The smoothing property can be further improved by changing the output amount of.
【００３８】[0038]
【発明の効果】以上のように本発明の画像形成システム
によれば、補整が必要であると論理演算部が決定した場
合には、信号発生部は論理演算部の出力値に基づいてス
ムージング出力画像データを求めることができるので、
従来のパターンマッチングを行うことなく画像ビットマ
ップイメージデータのスムージングが可能となるという
有利な効果が得られる。As described above, according to the image forming system of the present invention, when the logical operation unit determines that the correction is necessary, the signal generator outputs a smoothing output based on the output value of the logical operation unit. Since you can obtain image data,
The advantageous effect that the image bitmap image data can be smoothed without performing the conventional pattern matching is obtained.
【００３９】また、設定するウインドウのサイズが３×
３ドットのマトリックスパターンであることにより、補
整が迅速化されるという有利な効果が得られる。The size of the window to be set is 3 ×
The 3-dot matrix pattern has an advantageous effect of speeding up the correction.
【００４０】さらに、補整が必要であると論理演算部が
決定した場合には、信号発生部は論理演算部の出力値お
よび画像の傾きを示す補整強調信号に基づいてスムージ
ング出力画像データを求めることができるので、従来の
パターンマッチングを行うことなく画像ビットマップイ
メージデータのスムージングが可能になると共に画像の
傾きが急峻な場合と比較的緩やかな場合とでドットの前
後の出力量を変えることによりスムージング性を一層高
めることができるという有利な効果が得られる。Further, when the logical operation unit determines that the correction is necessary, the signal generation unit obtains smoothing output image data based on the output value of the logical operation unit and the correction emphasis signal indicating the inclination of the image. This enables smoothing of image bitmap image data without performing conventional pattern matching, and smoothing by changing the output amount before and after the dot depending on whether the image is steep or relatively gentle. The advantageous effect that the property can be further enhanced is obtained.
【００４１】さらに、補整が必要であると論理演算部が
決定した場合には、信号発生部は論理演算部の出力値お
よび画像の傾きを示す画像傾きデータに基づいてスムー
ジング出力画像データを求めることができるので、従来
のパターンマッチングを行うことなく画像ビットマップ
イメージデータのスムージングが可能になると共に画像
の傾きに応じてドットの前後の出力量を変えることによ
りスムージング性を一層高めることができるという有利
な効果が得られる。Further, when the logical operation unit determines that the correction is necessary, the signal generation unit obtains smoothing output image data based on the output value of the logical operation unit and the image inclination data indicating the inclination of the image. Since it is possible to smooth the image bitmap image data without performing the conventional pattern matching, it is possible to further improve the smoothing property by changing the output amount before and after the dot according to the inclination of the image. Can be obtained.
【図１】本発明の実施の形態１による画像形成装置のコ
ントローラ部を構成する補整回路を示すブロック図FIG. 1 is a block diagram showing a compensation circuit which constitutes a controller unit of an image forming apparatus according to a first embodiment of the present invention.
【図２】図１のエッジ検出部と論理演算部を詳細に示す
ブロック図FIG. 2 is a block diagram showing in detail an edge detection unit and a logical operation unit of FIG.
【図３】３×３ドット構成のサンプルウインドウを示す
サンプルウインドウ構成図FIG. 3 is a sample window configuration diagram showing a sample window having a 3 × 3 dot configuration.
【図４】（ａ）補整される画像データのイメージ図 （ｂ）補整される画像データのイメージ図FIG. 4A is an image diagram of image data to be corrected. FIG. 4B is an image diagram of image data to be corrected.
【図５】（ａ）補整前の画像ビットマップイメージデー
タを示すデータ図 （ｂ）補整後の画像ビットマップイメージデータを示す
データ図5A is a data diagram showing image bitmap image data before correction, and FIG. 5B is a data diagram showing image bitmap image data after correction.
【図６】本発明の実施の形態２による画像形成装置のコ
ントローラ部を構成する補整回路を示すブロック図FIG. 6 is a block diagram showing a compensation circuit that constitutes a controller unit of an image forming apparatus according to a second embodiment of the present invention.
【図７】各エッジデータを示すデータ図FIG. 7 is a data diagram showing each edge data.
【図８】（ａ）補整される画像データのイメージ図 （ｂ）補整される画像データのイメージ図 （ｃ）補整される画像データのイメージ図 （ｄ）補整される画像データのイメージ図8A is an image diagram of image data to be corrected, FIG. 8B is an image diagram of image data to be corrected, FIG. 8C is an image diagram of image data to be corrected, and FIG. 8D is an image diagram of image data to be corrected.
【図９】（ａ）補整前の画像ビットマップイメージデー
タを示すデータ図 （ｂ）補整後の画像ビットマップイメージデータを示す
データ図FIG. 9A is a data diagram showing image bitmap image data before correction. FIG. 9B is a data diagram showing image bitmap image data after correction.
【図１０】（ａ）補整前の画像ビットマップイメージデ
ータを示すデータ図 （ｂ）補整後の画像ビットマップイメージデータを示す
データ図FIG. 10A is a data diagram showing image bitmap image data before correction. FIG. 10B is a data diagram showing image bitmap image data after correction.
【図１１】本発明の実施の形態３による画像形成装置の
コントローラ部を構成する補整回路を示すブロック図FIG. 11 is a block diagram showing a compensation circuit that constitutes a controller unit of an image forming apparatus according to a third embodiment of the present invention.
【図１２】マッチングネットワークを用いた画像形成装
置のコントローラ部を構成する補整回路を示すブロック
図FIG. 12 is a block diagram showing a correction circuit that constitutes a controller unit of an image forming apparatus using a matching network.
【図１３】サンプルウインドウ回路のウインドウデータ
を示すデータ図FIG. 13 is a data diagram showing window data of a sample window circuit.
【図１４】サンプルパターンの一例を示すデータ図FIG. 14 is a data diagram showing an example of a sample pattern.
【図１５】図１２の一時記憶部を示すブロック図FIG. 15 is a block diagram showing a temporary storage unit in FIG.
【図１６】メモリコントロール回路を示す回路図FIG. 16 is a circuit diagram showing a memory control circuit.
【図１７】メモリ回路を示す回路図FIG. 17 is a circuit diagram showing a memory circuit.
【図１８】サンプルウインドウ回路を示す回路図FIG. 18 is a circuit diagram showing a sample window circuit.
【図１９】マッチングネットワーク部の一部を構成する
比較回路を示す回路図FIG. 19 is a circuit diagram showing a comparison circuit forming a part of the matching network unit.
【図２０】（ａ）ビデオデータ同期信号を示すタイミン
グ図 （ｂ）信号発生部から出力される補整画像ドット信号を
示すタイミング図 （ｃ）信号発生部から出力される補整画像ドット信号を
示すタイミング図 （ｄ）信号発生部から出力される補整画像ドット信号を
示すタイミング図 （ｅ）信号発生部から出力される補整画像ドット信号を
示すタイミング図20A is a timing diagram showing a video data synchronization signal, FIG. 20B is a timing diagram showing a corrected image dot signal output from a signal generation unit, and FIG. 20C is a timing showing a corrected image dot signal output from a signal generation unit. Figure (d) Timing diagram showing the adjusted image dot signal output from the signal generator (e) Timing diagram showing the adjusted image dot signal output from the signal generator
【図２１】（ａ）補整前の画像ビットマップイメージデ
ータを示すデータ図 （ｂ）補整後の画像ビットマップイメージデータを示す
データ図FIG. 21A is a data diagram showing image bitmap image data before correction. FIG. 21B is a data diagram showing image bitmap image data after correction.
１ 一時記憶部（ウインドウ設定部） ２ メモリコントロール回路 ３ メモリ回路 ４ サンプルウインドウ回路 ５ エッジ検出部 ６ 論理演算部 ７ 信号発生部 ８ 垂直エッジ検出部 ９ 水平エッジ検出部 １０ 垂直論理演算部 １１ 水平論理演算部 １２ 画像傾き検出部 １３ ルックアップテーブル 1 Temporary storage unit (window setting unit) 2 Memory control circuit 3 Memory circuit 4 Sample window circuit 5 Edge detection unit 6 Logical operation unit 7 Signal generation unit 8 Vertical edge detection unit 9 Horizontal edge detection unit 10 Vertical logic operation unit 11 Horizontal logic Calculation unit 12 Image tilt detection unit 13 Look-up table
Claims (4)
た画像が書き込まれる領域の一部をウインドウとして設
定し、その設定位置を前記領域内で移動させることが可
能なウインドウ設定部と、前記ウインドウ設定部により
設定されたウインドウ内の所定のドットと前記所定のド
ットに隣接するドットとの画像データの差異と差異の方
向とを検出すると共に、前記ウインドウ設定部により設
定されたウインドウ内の前記所定のドット以外の互いに
隣接するドット間の画像データの差異と差異の方向とを
検出するエッジ検出部と、前記エッジ検出部で検出され
た画像データの差異と差異の方向との結果に基づいてド
ットの補整を行うか否かを決定する論理演算部と、前記
論理演算部の出力値に基づいて補整対象ドットを予め設
定されている大きさのドットに変更する信号を発生する
信号発生部とを有する画像形成装置。1. A window setting section capable of setting a part of an area in which an image formed by dots of an orthogonal matrix is written as a window and moving the setting position within the area, and the window setting section. Detecting the difference and the direction of the difference between the image data of the predetermined dot in the window set by the above and the dot adjacent to the predetermined dot, and the predetermined dot in the window set by the window setting unit. Other than the edge detection unit that detects the difference in the image data between adjacent dots and the direction of the difference, and the dot correction based on the result of the difference and the direction of the difference in the image data detected by the edge detection unit A logical operation unit that determines whether or not to perform the adjustment, and the size of the dot to be adjusted that is preset based on the output value of the logical operation unit. Image forming apparatus and a signal generator for generating a signal to change the dot.
ドウのサイズが３×３ドットのマトリックスパターンで
ある請求項１に記載の画像形成装置。2. The image forming apparatus according to claim 1, wherein the window setting unit is a matrix pattern in which the size of the window to be set is 3 × 3 dots.
た画像が書き込まれる領域の一部をサイズが（２ｎ＋
１）×（２ｎ＋１）（ｎは２以上の任意の整数）ドット
のマトリックスパターンであるウインドウとして設定
し、その設定位置を前記領域内で移動させることが可能
なウインドウ設定部と、前記ウインドウ設定部により設
定されたウインドウ内の所定のドットと前記所定のドッ
トに隣接するドットとの画像データの差異と差異の方向
とを検出すると共に、前記ウインドウ設定部により設定
されたウインドウ内の前記所定のドット以外の互いに隣
接するドット間の画像データの差異と差異の方向とを検
出するエッジ検出部と、前記エッジ検出部で検出された
画像データの差異と差異の方向との結果に基づいてドッ
トの補整を行うか否かを決定する論理演算部と、前記エ
ッジ検出部で検出された画像データの差異と差異の方向
との結果に基づいて画像の傾きを検出して画像の傾きを
示す補整強調信号を出力する画像傾き検出部と、前記論
理演算部の出力値および前記画像傾き検出部の補整強調
信号に基づいて前記所定のドットを予め設定されている
２段階の大きさのドットに変更する信号を発生する信号
発生部とを有する画像形成装置。3. A part of an area in which an image composed of dots of an orthogonal matrix is written has a size of (2n +
1) × (2n + 1) (n is an arbitrary integer of 2 or more), which is set as a window which is a matrix pattern, and whose setting position can be moved within the area, and the window setting section. Detecting the difference and the direction of the difference between the image data of the predetermined dot in the window set by the above and the dot adjacent to the predetermined dot, and the predetermined dot in the window set by the window setting unit. Other than the edge detection unit that detects the difference in the image data between adjacent dots and the direction of the difference, and the dot correction based on the result of the difference and the direction of the difference in the image data detected by the edge detection unit Based on the result of the difference between the image data detected by the edge detection unit and the direction of the difference, and a logical operation unit that determines whether or not to perform An image tilt detection unit that detects the tilt of the image and outputs a correction enhancement signal that indicates the tilt of the image, and the predetermined dots based on the output value of the logical operation unit and the correction enhancement signal of the image tilt detection unit. An image forming apparatus, comprising: a signal generating unit that generates a signal for changing a dot to a size of two levels that has been set.
た画像が書き込まれる領域の一部をウインドウとして設
定し、その設定位置を前記領域内で移動させることが可
能なウインドウ設定部と、前記ウインドウ設定部により
設定されたウインドウ内の所定のドットと前記所定のド
ットに隣接するドットとの画像データの差異と差異の方
向とを検出すると共に、前記ウインドウ設定部により設
定されたウインドウ内の前記所定のドット以外の互いに
隣接するドット間の画像データの差異と差異の方向とを
検出するエッジ検出部と、前記エッジ検出部で検出され
た画像データの差異と差異の方向との結果に基づいてド
ットの補整を行うか否かを決定する論理演算部と、前記
エッジ検出部で検出された画像データの差異と差異の方
向との結果に基づいて画像の傾きを検出して画像傾きデ
ータを出力するルックアップテーブルと、前記ルックア
ップテーブルから出力される画像傾きデータおよび前記
論理演算部の出力値に基づいて前記所定のドットの大き
さを変更する信号を発生する信号発生部とを有する画像
形成装置。4. A window setting section capable of setting a part of an area in which an image formed by dots of an orthogonal matrix is written as a window and moving the setting position within the area, and the window setting section. Detecting the difference and the direction of the difference between the image data of the predetermined dot in the window set by the above and the dot adjacent to the predetermined dot, and the predetermined dot in the window set by the window setting unit. Other than the edge detection unit that detects the difference in the image data between adjacent dots and the direction of the difference, and the dot correction based on the result of the difference and the direction of the difference in the image data detected by the edge detection unit Based on the result of the difference between the image data detected by the edge detector and the direction of the difference. A look-up table that detects the tilt of the image and outputs the image tilt data, and changes the size of the predetermined dot based on the image tilt data output from the look-up table and the output value of the logical operation unit. An image forming apparatus having a signal generating section for generating a signal for controlling.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15205196A JP3605944B2 (en) | 1996-06-13 | 1996-06-13 | Image forming device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15205196A JP3605944B2 (en) | 1996-06-13 | 1996-06-13 | Image forming device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09331439A true JPH09331439A (en) | 1997-12-22 |
| JP3605944B2 JP3605944B2 (en) | 2004-12-22 |
Family
ID=15531981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15205196A Expired - Fee Related JP3605944B2 (en) | 1996-06-13 | 1996-06-13 | Image forming device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3605944B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004000563A1 (en) * | 2002-06-19 | 2003-12-31 | Ricoh Company, Ltd. | Image processing apparatus, image forming apparatus, printer driver, image processing method and computer-readable storage medium |
| CN100404254C (en) * | 2003-12-26 | 2008-07-23 | 株式会社理光 | Image-processing method and apparatus, and image-forming apparatus |
| CN105319894A (en) * | 2014-07-30 | 2016-02-10 | 京瓷办公信息***株式会社 | Image forming apparatus and image forming method |
| CN107730467A (en) * | 2017-10-16 | 2018-02-23 | 芯颖科技有限公司 | Display method, device, equipment and storage medium |
-
1996
- 1996-06-13 JP JP15205196A patent/JP3605944B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004000563A1 (en) * | 2002-06-19 | 2003-12-31 | Ricoh Company, Ltd. | Image processing apparatus, image forming apparatus, printer driver, image processing method and computer-readable storage medium |
| CN100351092C (en) * | 2002-06-19 | 2007-11-28 | 株式会社理光 | Image processing apparatus, image forming apparatus, printer driver, image processing method and computer-readable storage medium |
| US7576886B2 (en) | 2002-06-19 | 2009-08-18 | Ricoh Company, Ltd. | Image processing apparatus, image forming apparatus, printer driver, image processing method and computer-readable storage medium |
| CN100404254C (en) * | 2003-12-26 | 2008-07-23 | 株式会社理光 | Image-processing method and apparatus, and image-forming apparatus |
| CN105319894A (en) * | 2014-07-30 | 2016-02-10 | 京瓷办公信息***株式会社 | Image forming apparatus and image forming method |
| JP2016032271A (en) * | 2014-07-30 | 2016-03-07 | 京セラドキュメントソリューションズ株式会社 | Image formation apparatus |
| CN105319894B (en) * | 2014-07-30 | 2018-05-22 | 京瓷办公信息***株式会社 | Image forming apparatus and image forming method |
| CN107730467A (en) * | 2017-10-16 | 2018-02-23 | 芯颖科技有限公司 | Display method, device, equipment and storage medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3605944B2 (en) | 2004-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4501791B2 (en) | Image processing method and image processing program | |
| JP4386216B2 (en) | Color printing system and control method thereof | |
| US6978045B1 (en) | Image-processing apparatus | |
| JP4481343B2 (en) | Method and apparatus for enabling generation of FM grid points at high speed | |
| JPH09331439A (en) | Image forming device | |
| JP4465943B2 (en) | Image correction method and image correction apparatus | |
| JP3384115B2 (en) | Image processing device | |
| US5606656A (en) | Image data processing unit for forming a plurality of identical images in a single output image area | |
| JP3823562B2 (en) | Image processing device | |
| JP4720235B2 (en) | Image forming apparatus | |
| US6903745B2 (en) | Image processing apparatus and image processing method | |
| JP3880234B2 (en) | Image forming apparatus and image forming method | |
| US6246806B1 (en) | Image processing apparatus | |
| JP3757644B2 (en) | Image processing device | |
| JPH05244413A (en) | Picture processor | |
| JP2000115541A (en) | Image processing unit | |
| JPH10336454A (en) | Image data processor | |
| JPH07242027A (en) | Printer | |
| JP3391809B2 (en) | Image processing method and apparatus | |
| JP2000115543A (en) | Image processing unit | |
| JP2001232858A (en) | Image forming apparatus | |
| JP4124900B2 (en) | Color printer and control method thereof | |
| JP2001063134A (en) | Imaging apparatus | |
| JPH10257322A (en) | Image-forming device | |
| JP2000011186A (en) | Character edge detector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040927 |
|
| LAPS | Cancellation because of no payment of annual fees |