JPH09321265A

JPH09321265A - 半導体装置

Info

Publication number: JPH09321265A
Application number: JP8160922A
Authority: JP
Inventors: Nobuyuki Yoshitake; 伸之吉武
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-05-31
Filing date: 1996-05-31
Publication date: 1997-12-12

Abstract

(57)【要約】【課題】複数のフォトダイオードを有するフォトＩＣ
において、フォトダイオード間のクロストークをほぼ完
全に防止する。【解決手段】ｐ型半導体基板１上にｎ^-型エピタキシ
ャル成長層２を設け、その中にｐ型半導体基板１に達す
るｐ⁺型アイソレーション領域３を設けて複数の領域に
分割する。ｐ⁺型アイソレーション領域３により分割さ
れた少なくとも一つの部分のｎ^-型エピタキシャル成長
層２の下側にｐ⁺型埋め込み層４をｐ⁺型アイソレーシ
ョン領域３と接続されるように設け、ｎ^-型エピタキシ
ャル成長層２とｐ⁺型埋め込み層４およびｐ⁺型アイソ
レーション領域３とによりフォトダイオードを構成す
る。このフォトダイオードにおいて、ｐ⁺型埋め込み層
４の下側の部分に、クロストークの原因となる浮遊キャ
リアを吸い込むためのｎ⁺型半導体領域６を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置に関
し、特に、受光用のフォトダイオードを有する半導体装
置に適用して好適なものである。

【０００２】

【従来の技術】近年、受光用フォトダイオードとトラン
ジスタなどの電子素子とを１チップに集積化する研究が
進められ、コンパクトディスクプレーヤなどの光ディス
クプレーヤの光ピックアップ部に使われ始めている。こ
のような光ピックアップ用フォトダイオードは、一般
に、ディスク面によって反射されたレーザビームを受光
してＲＦ信号を出力するだけでなく、レーザビームをデ
ィスクの溝に追随させるためのトラッキングエラー信号
や、レーザビームの焦点をディスク面に合わせるための
フォーカスエラー信号を出力する機能を有する。そのた
め、このフォトダイオードは、複数に分割された構造を
採る必要がある。

【０００３】このような光ピックアップ用フォトダイオ
ードのパターンの例を図３に示す。図３に示すように、
この光ピックアップ用フォトダイオードは互いに分離さ
れた６個のフォトダイオードａ、ｂ、ｃ、ｄ、ｅ、ｆを
有する。ここで、これらのフォトダイオードａ、ｂ、
ｃ、ｄ、ｅ、ｆの出力をそれぞれＡ、Ｂ、Ｃ、Ｄ、Ｅ、
Ｆとすると、このフォトダイオードを用いた光学系で
は、図３に示すように、３本のレーザビームＬ１、Ｌ
２、Ｌ３を照射し、Ａ＋Ｂ＋Ｃ＋Ｄの出力によりＲＦ信
号を、（Ａ＋Ｃ）−（Ｂ＋Ｄ）の出力によりフォーカス
エラー信号を、Ｅ−Ｆの出力によりトラッキングエラー
信号を検知する。

【０００４】ところで、１チップ内にフォトダイオード
とＩＣとを作る場合には、フォトダイオードをＩＣのウ
ェーハプロセスで作る必要がある。このため、フォトダ
イオードの最適設計を行うのが難しく、フォトダイオー
ド自体の特性はフォトダイオード単体を作る場合より劣
ってしまう。

【０００５】図４〜図７に、フォトダイオードとＩＣと
を１チップ内に作った従来の光ピックアップ用フォトＩ
Ｃにおけるフォトダイオードの構造例をＩＣを構成する
ｎｐｎトランジスタとともに示す。

【０００６】図４に示す従来のフォトＩＣにおいては、
ｐ型半導体基板１０１上にｎ^-型エピタキシャル成長層
１０２が設けられている。ｐ型半導体基板１０１中に
は、その上部がｎ^-型エピタキシャル成長層１０２中に
入り込んだ状態でｎ⁺型埋め込み層１０３が選択的に設
けられている。また、ｎ^-型エピタキシャル成長層１０
２中には、ｐ型半導体基板１０１に達する深さのｐ⁺型
アイソレーション領域１０４が選択的に設けられ、これ
によってｎ^-型エピタキシャル成長層１０２がその下部
にそれぞれｎ⁺型埋め込み層１０３が設けられた複数の
領域に分割されている。

【０００７】このフォトＩＣの受光部においては、ｐ⁺
型アイソレーション領域１０４によって分割された部分
のｎ^-型エピタキシャル成長層１０２ａ中にｐ型半導体
領域１０５およびｎ⁺型半導体領域１０６が設けられて
いる。そして、ｐ型半導体領域１０５とｎ^-型エピタキ
シャル成長層１０２ａおよびｎ⁺型埋め込み層１０３と
によりｐｎ^-ｎ⁺構造のフォトダイオードが構成されて
いる。符号１０７はこのフォトＩＣの動作時にこのフォ
トダイオードの接合部に形成される空乏層を示す。ｎ⁺
型半導体領域１０６はコンタクト層として用いられる。

【０００８】このフォトＩＣの集積回路部においては、
ｐ⁺型アイソレーション領域１０４によって分割された
部分のｎ^-型エピタキシャル成長層１０２ｂ中にｐ型半
導体領域１０８およびｎ⁺型半導体領域１０９、１１０
が設けられている。そして、ｎ⁺型半導体領域１０９、
ｐ型半導体領域１０８およびｎ^-型エピタキシャル成長
層１０２ｂによりｎｐｎトランジスタが構成されてい
る。ｎ⁺型半導体領域１１０はコレクタコンタクト層と
して用いられる。

【０００９】次に、図５に示す従来のフォトＩＣにおい
ては、フォトダイオード部のｎ^-型エピタキシャル成長
層１０２ａの下側にｎ⁺型埋め込み層１０３が設けられ
ておらず、また、このｎ^-型エピタキシャル成長層１０
２ａ中にｐ型半導体領域１０５が設けられていない。こ
の場合、ｎ^-型エピタキシャル成長層１０２ａとｐ型半
導体基板１０１とによりｎ^-ｐ構造のフォトダイオード
が構成されている。その他のことは、図４に示すフォト
ＩＣと同様である。

【００１０】次に、図６に示す従来のフォトＩＣにおい
ては、フォトダイオード部のｎ^-型エピタキシャル成長
層１０２ａの下側にｎ⁺型埋め込み層１０３が設けられ
ていない。また、ｎ^-型エピタキシャル成長層１０２ａ
中にｐ型半導体領域１０５が一方の側のｐ⁺型アイソレ
ーション領域１０４と接続されて設けられているととも
に、このｐ型半導体領域１０５と他方の側のｐ⁺型アイ
ソレーション領域１０４との間の部分におけるｎ^-型エ
ピタキシャル成長層１０２ａ中にｎ⁺型半導体領域１０
６が設けられている。この場合、ｎ^-型エピタキシャル
成長層１０２ａとｐ型半導体領域１０５、ｐ⁺型アイソ
レーション領域１０４およびｐ型半導体基板１０１とに
よりフォトダイオードが構成されている。その他のこと
は、図４に示すフォトＩＣと同様である。

【００１１】次に、図７に示す従来のフォトＩＣにおい
ては、フォトダイオード部のｐ型半導体基板１０１中
に、ｐ⁺型アイソレーション領域１０４と接続され、か
つ、その上部がｎ^-型エピタキシャル成長層１０２ａ中
に入り込んだ状態でｐ⁺型埋め込み層１１１が設けられ
ている。この場合、ｎ^-型エピタキシャル成長層１０２
ａとｐ⁺型埋め込み層１１１およびｐ⁺型アイソレーシ
ョン領域１０４とによりｎ^-ｐ⁺構造のフォトダイオー
ドが構成されている。符号１１２はｐ⁺型アイソレーシ
ョン領域１０４とは別に設けられた下側のｐ⁺型アイソ
レーション領域を示す。その他のことは、図４に示すフ
ォトＩＣと同様である。

【００１２】ところで、光ピックアップ用フォトＩＣに
おけるフォトダイオードとしては、高速読み出しおよび
信号対雑音比（Ｓ／Ｎ比）の改善の観点から、高感度化
および高速応答化が強く要求される。しかしながら、図
４に示す従来のフォトＩＣおよび図７に示す従来のフォ
トＩＣによれば、フォトダイオードの高速応答性は良好
であり、特に図７に示すフォトＩＣは従来のフォトＩＣ
の中で最も高速応答性が良好であるが、両者とも感度が
低いという問題がある。感度の向上を図るためには、フ
ォトダイオードの空乏層１０７の幅を大きくする必要が
あり、それにはｎ^-型エピタキシャル成長層１０２の抵
抗率を高くするとともに、その厚さを大きくする必要が
あるが、そのようにすると、集積回路部のｎｐｎトラン
ジスタの遮断周波数ｆ_Tが低下するとともに、ｐ⁺型ア
イソレーション領域１０４の深さが大きくなることによ
り集積度が低くなってしまう。また、図５に示す従来の
フォトＩＣおよび図６に示す従来のフォトＩＣによれ
ば、図４に示す従来のフォトＩＣとは逆に、感度は高い
が、高速応答性が悪いという問題がある。高速応答性が
悪いのは、フォトダイオードの空乏層１０７外で発生し
た浮遊キャリアが拡散により空乏層１０７に到達し、信
号電流となるためである。

【００１３】以上のように、上述の従来の構造のフォト
ダイオードでは、高感度化および高速応答化の両者の要
求を満足することは難しいことから、要求される機能に
よってフォトダイオードの構造を使い分ける必要があ
る。

【００１４】このように機能によってフォトダイオード
の構造を使い分けた従来の光ピックアップ用フォトＩＣ
におけるフォトダイオード部の構造例を図８に示す。こ
の図８は、図３におけるＶＩＩＩ−ＶＩＩＩ線に沿って
の断面を模式的に示したものである。図８に示すよう
に、この例においては、高速読み出しが要求されるＲＦ
信号受光用のフォトダイオードａ、ｂ（図８においては
図示されていないが、フォトダイオードｃ、ｄも同様）
としては、図７に示すような構造のものが使用されてい
る。一方、レーザビームＬ２、Ｌ３のずれに対する感度
を高くするために高感度が要求されるトラッキングエラ
ー信号受光用のフォトダイオードｅ、ｆとしては、図６
に示すような構造のものが使用されている。ただし、フ
ォトダイオードｅ、ｆとしては、図５に示すような構造
のものを使用してもよい。

【００１５】

【発明が解決しようとする課題】しかしながら、図３に
示す光ピックアップ用フォトダイオードにおいては、中
心のレーザビームＬ１によりＲＦ信号を、また、左右の
レーザビームＬ２、Ｌ３によりトラッキングエラー信号
を得るようにしていることから、フォトダイオードａ、
ｂ、ｃ、ｄとフォトダイオードｅ、ｆとの間のクロスト
ークが大きいと、トラッキングエラー信号にＲＦ信号が
混入するなどの不都合が生じる。

【００１６】ここで、フォトダイオード間のクロストー
クとは、あるフォトダイオードに光を当てた場合、光を
当てていない隣接するフォトダイオードからも信号電流
が発生することをいう。図８の一部を示す図９を参照し
て、このクロストーク発生のメカニズムを説明すると、
次の通りである。すなわち、図９において、例えばコン
パクトディスクプレーヤにおいてディスクの読み出しに
使用される波長の光は、フォトダイオードの表面から数
十μｍの深さまで到達して光電変換され、それによって
浮遊キャリア（電子−正孔対）が発生する。この浮遊キ
ャリアは寿命が長く、各方向に拡散していく。ところ
で、１チップ内にフォトダイオードとＩＣとを作るフォ
トＩＣの場合、素子特性および集積度の向上を図るため
に、十分に深い所まで広がった空乏層１０７を有するフ
ォトダイオードを作ることができないので、図９に示す
ような構造のフォトダイオードにおいては、ｐ型半導体
基板１０１内でも多くの浮遊キャリアが発生する。すな
わち、図９において、例えばフォトダイオードａにレー
ザビームＬ１が照射された場合には、ｐ⁺型埋め込み層
１１１の下側の部分のｐ型半導体基板１０１中に浮遊キ
ャリアが発生し、この浮遊キャリアが隣接するフォトダ
イオードｅまで拡散により到達する結果、レーザビーム
Ｌ１が照射されていないフォトダイオードｅからも信号
電流が発生することになる。

【００１７】そこで、このようなフォトダイオード間の
クロストークを低減するために、図１０に示すように、
フォトダイオードａ、ｅ間に浮遊キャリアを吸い込むた
めのｎ型半導体領域を設けたフォトＩＣが本出願人によ
り提案されている（特開平７−１８３５６３号公報）。
図１０において、符号１１３はコンタクト層として用い
られるｎ⁺半導体領域を示す。このフォトＩＣによれ
ば、フォトダイオード間のクロストークをある程度改善
することができるが、この場合にも、一部の浮遊キャリ
アは隣接するフォトダイオード側に到達してしまうた
め、クロストークの低減は不十分であった。

【００１８】したがって、この発明の目的は、複数のフ
ォトダイオードと集積回路とを同一チップ内に作る場合
においても、フォトダイオード間のクロストークをほぼ
完全に防止することができる半導体装置を提供すること
にある。

【００１９】

【課題を解決するための手段】上記目的を達成するため
に、この発明は、第１導電型の半導体基体と、第１導電
型の半導体基体上に互いに分離して設けられた複数のフ
ォトダイオード構成用の第２導電型の半導体層と、少な
くとも一つの第２導電型の半導体層の下側の部分に設け
られ、かつ、第１導電型の半導体基体よりも高不純物濃
度の第１導電型の第１の半導体領域とを有し、第１導電
型の第１の半導体領域が設けられた第２導電型の半導体
層の部分においては第２導電型の半導体層と第１導電型
の第１の半導体領域とによりフォトダイオードが構成さ
れている半導体装置において、第１導電型の第１の半導
体領域の下側の部分に浮遊キャリアを吸い込むための第
２導電型の第２の半導体領域が設けられていることを特
徴とするものである。

【００２０】この発明において、半導体装置は、典型的
には、第１導電型の第１の半導体領域が設けられた第２
導電型の半導体層とこの第２導電型の半導体層に隣接す
る少なくとも一つの他の第２導電型の半導体層との間に
設けられた第２導電型の第３の半導体領域を有し、この
第２導電型の第３の半導体領域と第２導電型の第２の半
導体領域とが電気的および／または構造的に互いに接続
される。また、典型的には、互いに隣接する一対の第２
導電型の半導体層間は第１導電型の素子分離領域により
互いに分離される。また、この発明において、半導体装
置は、例えば、他の第２導電型の半導体層中にその一方
の側の素子分離領域に接続されて設けられた第１導電型
の第４の半導体領域を有し、他の第２導電型の半導体層
の部分においては他の第２導電型の半導体層と第１導電
型の第４の半導体領域、素子分離領域および第１導電型
の半導体基体とによりフォトダイオードが構成される。
ここで、好適には、第２導電型の第２の半導体領域は第
１導電型の半導体基体よりも高不純物濃度であり、か
つ、第１導電型の第１の半導体領域よりも低不純物濃度
である。また、この発明において、典型的には、第１導
電型はｐ型であり、第２導電型はｎ型である。

【００２１】上述のように構成されたこの発明による半
導体装置においては、第１導電型の第１の半導体領域が
設けられた第２導電型の半導体層の部分のフォトダイオ
ードに光が照射されたときにこの第１導電型の第１の半
導体領域の下側の部分に発生する浮遊キャリアは、この
第１導電型の第１の半導体領域の下側の部分に設けられ
た、浮遊キャリアを吸い込むための第２導電型の第２の
半導体領域により吸い込まれるため、このフォトダイオ
ードに隣接するフォトダイオードに浮遊キャリアが拡散
により到達するのを防止することができ、これによって
フォトダイオード間のクロストークをほぼ完全に防止す
ることができる。

【００２２】

【発明の実施の形態】以下、この発明の一実施形態につ
いて図面を参照しながら説明する。図１はこの発明の一
実施形態による光ピックアップ用フォトＩＣを示す。こ
のフォトＩＣの受光部のフォトダイオードのパターンは
図３に示すものと同様であるが、図１においては、図３
に示すフォトダイオードａ、ｂ、ｃ、ｄ、ｅ、ｆのうち
のフォトダイオードａおよびフォトダイオードｅのみを
集積回路部のｎｐｎトランジスタとともに示す。ここ
で、ＲＦ信号受光用フォトダイオードａ、ｂ、ｃ、ｄは
図７に示すものと同様な構造を有し、トラッキングエラ
ー信号受光用フォトダイオードｅ、ｆは図６に示すもの
と同様な構造を有する。

【００２３】図１に示すように、この一実施形態による
フォトＩＣにおいては、例えばｐ型Ｓｉ基板のようなｐ
型半導体基板１上に例えばｎ^-型Ｓｉエピタキシャル成
長層のようなｎ^-型エピタキシャル成長層２が設けられ
ている。このｎ^-型エピタキシャル成長層２中には、ｐ
型半導体基板１に達する深さのｐ⁺型アイソレーション
領域３が選択的に設けられ、これによってｎ^-型エピタ
キシャル成長層２が複数の領域に分割されている。

【００２４】このフォトＩＣの受光部のフォトダイオー
ドａの部分においては、ｐ型半導体基板１中に、ｐ⁺型
アイソレーション領域３と接続され、かつ、その上部が
ｎ^-型エピタキシャル成長層２中に入り込んだ状態でｐ
⁺型埋め込み層４が選択的に設けられている。そして、
ｎ^-型エピタキシャル成長層２とｐ⁺型アイソレーショ
ン領域３およびｐ⁺型埋め込み層４とによりｎ^-ｐ⁺構
造のフォトダイオードａが構成されている。符号５はコ
ンタクト層として用いられるｎ⁺型半導体領域を示す。

【００２５】この場合、このｐ⁺型埋め込み層４の下側
の部分およびその一方の側壁にわたってｎ⁺型半導体領
域６が設けられている。このｎ⁺型半導体領域６は、後
に詳細に説明するように、このフォトダイオードａに光
が照射されたときに発生する浮遊キャリアを吸い込んで
除去するためのものである。このｎ⁺型半導体領域６の
不純物濃度は、好適には、ｐ型半導体基板１の不純物濃
度よりも高く、かつ、ｐ⁺型埋め込み層４の不純物濃度
よりも低く設定される。

【００２６】ここで、ｐ⁺型埋め込み層４は、例えば、
後述の集積回路部に使用される下側のｐ⁺型アイソレー
ション領域１０の形成工程と同一の工程において同時に
形成されるものであってもよいし、集積回路部に使用さ
れるバーティカルｐｎｐトランジスタ（図示せず）のコ
レクタのｐ⁺型埋め込み層の形成工程と同一の工程にお
いて同時に形成されるものであってもよく、このように
すればフォトＩＣの製造工程の簡略化を図ることができ
る。このｐ⁺型埋め込み層４だけを別形成してもよいこ
とは、言うまでもない。このｐ⁺型埋め込み層４の不純
物濃度は、少なくともｐ型半導体基板１の不純物濃度よ
りも高ければよいが、上述のようにこのｐ⁺型埋め込み
層４をｐ⁺型アイソレーション領域１０またはバーティ
カルｐｎｐトランジスタのｐ⁺型埋め込み層と同時に形
成する場合には、例えば、１０¹⁷〜１０²⁰ｃｍ^-3であ
る。

【００２７】また、ｎ⁺型半導体領域６は、例えば、後
述の集積回路部に使用されるｎｐｎトランジスタのコレ
クタのｎ⁺型埋め込み層１２の形成工程と同一の工程に
おいて同時に形成されるものであってもよいし、集積回
路部に使用されるバーティカルｐｎｐトランジスタに設
けられる、いわゆるｎ⁺型ポケット層の形成工程と同一
の工程において同時に形成されるものであってもよく、
このようにすればｎ⁺型半導体領域６を新たに設けるこ
とによるフォトＩＣの製造工程の増加を抑えることがで
きる。このｎ⁺型半導体領域６だけを別形成してもよい
ことは、言うまでもない。

【００２８】このフォトＩＣの受光部のフォトダイオー
ドｅの部分においては、ｎ^-型エピタキシャル成長層２
中にｐ型半導体領域７がその一方の側のｐ⁺型アイソレ
ーション領域３と接続されて設けられているとともに、
このｐ型半導体領域７と他方の側のｐ⁺型アイソレーシ
ョン領域３との間の部分におけるｎ^-型エピタキシャル
成長層２中にｎ⁺型半導体領域８が設けられている。こ
の場合、ｐ型半導体領域５、ｐ⁺型アイソレーション領
域３およびｐ型半導体基板１とｎ^-型エピタキシャル成
長層２とによりフォトダイオードが構成されている。ｎ
⁺型半導体領域８はコンタクト層として用いられる。

【００２９】このフォトＩＣの受光部においてはさら
に、フォトダイオードａとフォトダイオードｅとの間の
部分にｐ⁺型アイソレーション領域３を介して設けられ
たｎ^-型エピタキシャル成長層２により浮遊キャリア吸
い込み領域が構成されている。この浮遊キャリア吸い込
み領域を構成するｎ^-型エピタキシャル成長層２は、フ
ォトダイオードａの部分に設けられた浮遊キャリア吸い
込み領域を構成するｎ⁺型半導体領域６と電気的および
構造的に接続されている。また、この浮遊キャリア吸い
込み領域を構成するｎ^-型エピタキシャル成長層２中に
は、コンタクト層として用いられるｎ⁺型半導体領域９
が設けられている。

【００３０】符号１０はこのフォトＩＣの動作時にフォ
トダイオードａ、ｅの接合部に形成される空乏層を示
す。

【００３１】このフォトＩＣの集積回路部においては、
ｐ⁺型アイソレーション領域３により囲まれた部分にお
けるｐ型半導体基板１中に、その上部がｎ^-型エピタキ
シャル成長層２中に入り込んだ状態でｎ⁺型埋め込み層
１１が選択的に設けられている。また、この部分のｎ^-
型エピタキシャル成長層２中には、ｐ型半導体領域１２
およびｎ⁺型半導体領域１３、１４が設けられている。
そして、ｎ⁺型半導体領域１３、ｐ型半導体領域１２お
よびｎ^-型エピタキシャル成長層２によりｎｐｎトラン
ジスタが構成されている。ｎ⁺型半導体領域１４はコレ
クタコンタクト層として用いられる。また、符号１５は
ｐ⁺型アイソレーション領域３とは別に設けられた下側
のｐ⁺型アイソレーション領域を示す。

【００３２】この一実施形態によるフォトＩＣによれ
ば、ｐ⁺型埋め込み層４の下側の部分にｎ⁺型半導体領
域６が設けられていることにより、フォトダイオード
ａ、ｅ間のクロストークをほぼ完全に防止することがで
きる。すなわち、図１の一部を示す図２において、フォ
トダイオードａにレーザビームＬ１が照射されてｐ⁺型
半導体領域４の下側の部分に浮遊キャリアが発生したと
する。このとき、この浮遊キャリアのうち、ｐ⁺型埋め
込み層４の下側の部分に設けられたｎ⁺型半導体領域６
中に発生したものは、高不純物濃度であるこのｎ⁺型半
導体領域６中でのキャリアの寿命は短いことにより、発
生後直ちに再結合して消滅する。また、拡散によりこの
ｎ⁺型半導体領域６に到達した浮遊キャリアも、同様に
再結合により消滅する。さらに、ｎ⁺型半導体領域６の
下側の部分に発生した浮遊キャリアのうち、ｎ⁺型半導
体領域６に拡散して再結合により消滅しないものは、こ
のｎ⁺型半導体領域６の下側の部分の空乏層１１に捕捉
されるため、フォトダイオードｅ側に到達することはな
い。この空乏層１１に捕捉された浮遊キャリアは、最終
的にはこのｎ⁺型半導体領域６に接続された、浮遊キャ
リア吸い込み領域を構成する部分のｎ^-型エピタキシャ
ル成長層２に吸い込まれる。

【００３３】このように、フォトダイオードａの部分に
おけるｐ⁺型半導体領域４の下側の部分に発生した浮遊
キャリアは、ｎ⁺型半導体領域６中で再結合により消滅
するか、ｎ⁺型半導体領域６の下側の部分の空乏層１０
に捕捉されるため、フォトダイオードｅ側に到達するの
が防止される。これによって、フォトダイオードａ、ｅ
間のクロストークをほぼ完全に防止することができ、ト
ラッキングエラー信号にＲＦ信号が混入するなどの不都
合が生じるのを防止することができる。

【００３４】以上、この発明の一実施形態について具体
的に説明したが、この発明は、上述の実施形態に限定さ
れるものではなく、この発明の技術的思想に基づく各種
の変形が可能である。

【００３５】

【発明の効果】以上説明したように、この発明による半
導体装置によれば、第１導電型の第１の半導体領域の下
側の部分に浮遊キャリアを吸い込むための第２導電型の
第２の半導体領域が設けられていることにより、複数の
フォトダイオードと集積回路とを同一チップ内に作る場
合においても、フォトダイオード間のクロストークをほ
ぼ完全に防止することができる。

【図面の簡単な説明】

【図１】この発明の一実施形態によるフォトＩＣを示す
断面図である。

【図２】この発明の一実施形態によるフォトＩＣにおい
て隣接するフォトダイオード間のクロストークが防止さ
れる理由を説明するための断面図である。

【図３】従来の光ピックアップ用フォトダイオードのパ
ターンを示す平面図である。

【図４】第１の従来のフォトＩＣの要部を示す断面図で
ある。

【図５】第２の従来のフォトＩＣの要部を示す断面図で
ある。

【図６】第３の従来のフォトＩＣの要部を示す断面図で
ある。

【図７】第４の従来のフォトＩＣの要部を示す断面図で
ある。

【図８】従来の光ピックアップ用フォトダイオードの構
造例を示す断面図である。

【図９】図８に示す従来の光ピックアップ用フォトダイ
オードにおいて隣接するフォトダイオード間に発生する
クロストークの問題を説明するための断面図である。

【図１０】図８に示す従来の光ピックアップ用フォトダ
イオードにおいて発生する隣接するフォトダイオード間
のクロストークの低減を図るために提案されているフォ
トダイオードの構造例を示す断面図である。

【符号の説明】

１・・・ｐ型半導体基板、２・・・ｎ^-型エピタキシャ
ル成長層、３、１５・・・ｐ⁺型アイソレーション領
域、４・・・ｐ⁺型埋め込み層、６・・・ｎ⁺型半導体
領域、７・・・ｐ型半導体領域、１０・・・空乏層、１
１・・・ｎ⁺型埋め込み層

Claims

【特許請求の範囲】

【請求項１】第１導電型の半導体基体と、上記第１導電型の半導体基体上に互いに分離して設けら
れた複数のフォトダイオード構成用の第２導電型の半導
体層と、少なくとも一つの上記第２導電型の半導体層の下側の部
分に設けられ、かつ、上記第１導電型の半導体基体より
も高不純物濃度の第１導電型の第１の半導体領域とを有
し、上記第１導電型の第１の半導体領域が設けられた上記第
２導電型の半導体層の部分においては上記第２導電型の
半導体層と上記第１導電型の第１の半導体領域とにより
フォトダイオードが構成されている半導体装置におい
て、上記第１導電型の第１の半導体領域の下側の部分に浮遊
キャリアを吸い込むための第２導電型の第２の半導体領
域が設けられていることを特徴とする半導体装置。
【請求項２】上記第１導電型の第１の半導体領域が設
けられた上記第２導電型の半導体層とこの第２導電型の
半導体層に隣接する少なくとも一つの他の上記第２導電
型の半導体層との間に設けられた第２導電型の第３の半
導体領域を有し、この第２導電型の第３の半導体領域と
上記第２導電型の第２の半導体領域とが電気的および／
または構造的に互いに接続されていることを特徴とする
請求項１記載の半導体装置。
【請求項３】上記第２導電型の第２の半導体領域は上
記第１導電型の半導体基体よりも高不純物濃度であり、
かつ、上記第１導電型の第１の半導体領域よりも低不純
物濃度であることを特徴とする請求項１記載の半導体装
置。
【請求項４】互いに隣接する一対の上記第２導電型の
半導体層間が第１導電型の素子分離領域により互いに分
離されていることを特徴とする請求項１記載の半導体装
置。
【請求項５】上記他の第２導電型の半導体層中にその
一方の側の上記素子分離領域に接続されて設けられた第
１導電型の第４の半導体領域を有し、上記他の第２導電
型の半導体層の部分においては上記他の第２導電型の半
導体層と上記第１導電型の第４の半導体領域、上記素子
分離領域および上記第１導電型の半導体基体とによりフ
ォトダイオードが構成されていることを特徴とする請求
項４記載の半導体装置。
【請求項６】上記第１導電型はｐ型であり、上記第２
導電型はｎ型であることを特徴とする請求項１記載の半
導体装置。