JPH09319644A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH09319644A JPH09319644A JP8134827A JP13482796A JPH09319644A JP H09319644 A JPH09319644 A JP H09319644A JP 8134827 A JP8134827 A JP 8134827A JP 13482796 A JP13482796 A JP 13482796A JP H09319644 A JPH09319644 A JP H09319644A
- Authority
- JP
- Japan
- Prior art keywords
- data
- volatile memory
- unit
- write
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】ネットワーク等より進入してきたウィルスによ
り、ハードディスク上のデータやプログラムが破壊され
ることを防ぐ。 【解決手段】ハードディスクユニット5の接続された情
報処理装置に、不揮発性メモリ16と不揮発性メモリ制
御部17とハードディスクユニット5へのアクセスを制
限するかしないかの選択をするスイッチ15を構成に追
加し、ハードディスクユニット5へのファイル書き込み
時に不揮発性メモリ16を参照して、同一のファイル名
が登録してあり、スイッチ15の設定がアクセス制限す
るとなっていれば、ハードディスクユニット5へのファ
イル書き込みを中止することで、ウィルスや誤操作によ
るファイルの上書きや消去を防止する。
り、ハードディスク上のデータやプログラムが破壊され
ることを防ぐ。 【解決手段】ハードディスクユニット5の接続された情
報処理装置に、不揮発性メモリ16と不揮発性メモリ制
御部17とハードディスクユニット5へのアクセスを制
限するかしないかの選択をするスイッチ15を構成に追
加し、ハードディスクユニット5へのファイル書き込み
時に不揮発性メモリ16を参照して、同一のファイル名
が登録してあり、スイッチ15の設定がアクセス制限す
るとなっていれば、ハードディスクユニット5へのファ
イル書き込みを中止することで、ウィルスや誤操作によ
るファイルの上書きや消去を防止する。
Description
【0001】
【発明の属する技術分野】本発明は情報処理装置に関
し、特にネットワーク(LAN、VAN、WAN)に接
続され、データやプログラムを他の端末とやりとりする
ことのできる情報処理装置に関する。
し、特にネットワーク(LAN、VAN、WAN)に接
続され、データやプログラムを他の端末とやりとりする
ことのできる情報処理装置に関する。
【0002】
【従来の技術】従来のネットワーク接続可能な情報処理
装置は、LAN、VAN、WANなどのネットワーク環
境に対応しており、ハードウェアやソフトウェアなどを
共有したり、電子メールや電子会議システムなどにより
情報のやり取りを行ったり、ネットワークアプリケーシ
ョンソフト(FTP、TELNETなど)を使用してデ
ータ転送や他の端末での処理を行ったりすることができ
る。
装置は、LAN、VAN、WANなどのネットワーク環
境に対応しており、ハードウェアやソフトウェアなどを
共有したり、電子メールや電子会議システムなどにより
情報のやり取りを行ったり、ネットワークアプリケーシ
ョンソフト(FTP、TELNETなど)を使用してデ
ータ転送や他の端末での処理を行ったりすることができ
る。
【0003】図を参照して従来の情報処理装置について
説明する。図5を参照すると、従来の情報処理装置は、
情報処理装置の動作全体を管理および制御するCPU
(中央処理装置)1と、ネットワーク接続するためのネ
ットワークインタフェース部18と、処理に必要なデー
タやプログラムを一時保管するメインメモリ2と、メイ
ンメモリ2へのデータ入出力を制御するメインメモリ制
御部3と、データやプログラムを磁性媒体として保管す
るハードディスクユニット5と、ハードディスクユニッ
ト5へのデータ入出力を制御するディスク制御部19
と、メインメモリ2とディスク制御部19間のデータ転
送をCPU1を介さずに処理するDMAC(ダイレクト
・メモリ・アクセス・コントローラ)7と、DMAC7
やネットワークインタフェース部18やディスク制御部
19に対するセレクト信号を生成するデコード回路4と
から構成される。
説明する。図5を参照すると、従来の情報処理装置は、
情報処理装置の動作全体を管理および制御するCPU
(中央処理装置)1と、ネットワーク接続するためのネ
ットワークインタフェース部18と、処理に必要なデー
タやプログラムを一時保管するメインメモリ2と、メイ
ンメモリ2へのデータ入出力を制御するメインメモリ制
御部3と、データやプログラムを磁性媒体として保管す
るハードディスクユニット5と、ハードディスクユニッ
ト5へのデータ入出力を制御するディスク制御部19
と、メインメモリ2とディスク制御部19間のデータ転
送をCPU1を介さずに処理するDMAC(ダイレクト
・メモリ・アクセス・コントローラ)7と、DMAC7
やネットワークインタフェース部18やディスク制御部
19に対するセレクト信号を生成するデコード回路4と
から構成される。
【0004】これらのブロックを接続する信号線として
は、CPU1からの命令をネットワークインタフェース
部18やDMAC7やディスク制御部19やメインメモ
リ制御部3へ伝えるコマンドバス8と、CPU1から出
力されるアドレス情報をネットワークインタフェース部
18やDMAC7やメインメモリ制御部3やデコード回
路4へ伝えるアドレスバス9と、CPU1とネットワー
クインタフェース部18とDMAC7とディスク制御部
19とメインメモリ2との各ブロック間のデータを伝え
るデータバス10と、ディスク制御部19からDMAC
7へのデータ転送要求であるDMAリクエスト信号11
と、DMAC7からCPU1へのバス使用許可要求であ
るホールドリクエスト12と、CPU1からDMAC7
へのバス使用許可信号であるホールドアクノリッジ信号
13と、DMAC7からディスク制御部19へのデータ
転送許可信号であるDMAアクノリッジ信号14と、ネ
ットワークインタフェース部18へのセレクト信号であ
るネットワーク制御部セレクト信号20と、ディスク制
御部19のセレクト信号であるディスク制御部セレクト
信号21と、DMAC7のセレクト信号であるDMAC
セレクト信号22と、メインメモリ制御部3からメイン
メモリ2へのメモリ制御信号であるメモリアクセス信号
23とが存在する。
は、CPU1からの命令をネットワークインタフェース
部18やDMAC7やディスク制御部19やメインメモ
リ制御部3へ伝えるコマンドバス8と、CPU1から出
力されるアドレス情報をネットワークインタフェース部
18やDMAC7やメインメモリ制御部3やデコード回
路4へ伝えるアドレスバス9と、CPU1とネットワー
クインタフェース部18とDMAC7とディスク制御部
19とメインメモリ2との各ブロック間のデータを伝え
るデータバス10と、ディスク制御部19からDMAC
7へのデータ転送要求であるDMAリクエスト信号11
と、DMAC7からCPU1へのバス使用許可要求であ
るホールドリクエスト12と、CPU1からDMAC7
へのバス使用許可信号であるホールドアクノリッジ信号
13と、DMAC7からディスク制御部19へのデータ
転送許可信号であるDMAアクノリッジ信号14と、ネ
ットワークインタフェース部18へのセレクト信号であ
るネットワーク制御部セレクト信号20と、ディスク制
御部19のセレクト信号であるディスク制御部セレクト
信号21と、DMAC7のセレクト信号であるDMAC
セレクト信号22と、メインメモリ制御部3からメイン
メモリ2へのメモリ制御信号であるメモリアクセス信号
23とが存在する。
【0005】次に、上述した従来技術の動作について図
6、図7、図8を参照して説明する。図6は図5の情報
処理装置の動作を示すフローチャートである。これは、
外部ネットワークから情報処理装置に入ってきたデータ
がハードディスクユニット5に書き込まれるまでの概略
を示す。図7は、従来技術の動作(メモリからI/Oへ
のデータ転送)を示すタイミングチャートである。図8
は、従来技術の動作(I/Oからメモリへのデータ転
送)を示すタイミングチャートである。
6、図7、図8を参照して説明する。図6は図5の情報
処理装置の動作を示すフローチャートである。これは、
外部ネットワークから情報処理装置に入ってきたデータ
がハードディスクユニット5に書き込まれるまでの概略
を示す。図7は、従来技術の動作(メモリからI/Oへ
のデータ転送)を示すタイミングチャートである。図8
は、従来技術の動作(I/Oからメモリへのデータ転
送)を示すタイミングチャートである。
【0006】ステップ601において、外部ネットワー
クからのデータはネットワークインタフェース部へ取り
込まれ、CPU1からのデータ転送指示によりデータバ
ス10経由でメインメモリ2へ一時保管される。ステッ
プ602において、CPU1はDMAC7に対してメイ
ンメモリ2に保管されているデータのアドレスとデータ
長を転送する。ステップ603においてCPU1がディ
スク制御部19に対しディスクへの書き込み(DMA転
送)を指示する。ステップ604において、ディスク制
御部19は、DMAC7にDMAリクエスト信号11を
発行し、DMAC7はCPU1にホールドリクエスト信
号12を発行する。CPU1はデータバス10をDMA
C7に明け渡す準備ができるとDMAC7にホールドア
クノリッジ信号13を返し、DMAC7はディスク制御
部19にDMAアクノリッジ信号14を返す。これによ
りデータ転送が可能となり、DMAC7は転送元のメイ
ンメモリ2のアドレスをアドレスバス9へ送出すると共
にメインメモリ2への読み出し要求であるメモリリード
信号とディスク制御部19への書き込み要求であるI/
Oライト信号とをコマンドバス8に送出する。このDM
AC7の動作によりメインメモリ制御部3はメインメモ
リ2へデータを送出するように指示し、メインメモリ2
からデータバス10へ転送データが送出され、ディスク
制御部19がデータを受け取る。ディスク制御部19は
受け取ったデータをハードディスクユニット5へ転送す
ると共に書き込みを指示して、ハードディスクユニット
5へのデータ書き込みが完了する。本動作はデータ長に
示された全てのデータが転送されるまで繰り返えされ
る。
クからのデータはネットワークインタフェース部へ取り
込まれ、CPU1からのデータ転送指示によりデータバ
ス10経由でメインメモリ2へ一時保管される。ステッ
プ602において、CPU1はDMAC7に対してメイ
ンメモリ2に保管されているデータのアドレスとデータ
長を転送する。ステップ603においてCPU1がディ
スク制御部19に対しディスクへの書き込み(DMA転
送)を指示する。ステップ604において、ディスク制
御部19は、DMAC7にDMAリクエスト信号11を
発行し、DMAC7はCPU1にホールドリクエスト信
号12を発行する。CPU1はデータバス10をDMA
C7に明け渡す準備ができるとDMAC7にホールドア
クノリッジ信号13を返し、DMAC7はディスク制御
部19にDMAアクノリッジ信号14を返す。これによ
りデータ転送が可能となり、DMAC7は転送元のメイ
ンメモリ2のアドレスをアドレスバス9へ送出すると共
にメインメモリ2への読み出し要求であるメモリリード
信号とディスク制御部19への書き込み要求であるI/
Oライト信号とをコマンドバス8に送出する。このDM
AC7の動作によりメインメモリ制御部3はメインメモ
リ2へデータを送出するように指示し、メインメモリ2
からデータバス10へ転送データが送出され、ディスク
制御部19がデータを受け取る。ディスク制御部19は
受け取ったデータをハードディスクユニット5へ転送す
ると共に書き込みを指示して、ハードディスクユニット
5へのデータ書き込みが完了する。本動作はデータ長に
示された全てのデータが転送されるまで繰り返えされ
る。
【0007】本例においては、DMAC7によるデータ
転送を説明したが、DMAC7に変わる他のデバイスた
とえば、その装置専用にロジック回路を組んだ場合や、
データ転送用に新規に開発したG/Aなどを使用し、デ
ータ転送を行う場合においても同様な動作が可能とな
る。また、保管用媒体として使用されるユニットもハー
ドディスクユニットに限ることはなく、光ディスクやテ
ープ、フロッピィディスクなどを使用しても同様に動作
する。
転送を説明したが、DMAC7に変わる他のデバイスた
とえば、その装置専用にロジック回路を組んだ場合や、
データ転送用に新規に開発したG/Aなどを使用し、デ
ータ転送を行う場合においても同様な動作が可能とな
る。また、保管用媒体として使用されるユニットもハー
ドディスクユニットに限ることはなく、光ディスクやテ
ープ、フロッピィディスクなどを使用しても同様に動作
する。
【0008】この従来の情報処理装置においては、ネッ
トワークからウィルスが進入してきた場合、ウィルス自
体が直接ディスク制御部19やDMAC7を操作し、ハ
ードディスクユニット5に記憶されているデータの破壊
や実行プログラムへの感染が容易に発生するという問題
に対して、ワクチンプログラムと呼ばれるソフトウェア
によりウィルスをチェックおよび取り除くことで対処し
ている。しかし、この方法では新種のウィルスに対応で
きず、新しいワクチンプログラムができるまでは対処す
る方法が無い。
トワークからウィルスが進入してきた場合、ウィルス自
体が直接ディスク制御部19やDMAC7を操作し、ハ
ードディスクユニット5に記憶されているデータの破壊
や実行プログラムへの感染が容易に発生するという問題
に対して、ワクチンプログラムと呼ばれるソフトウェア
によりウィルスをチェックおよび取り除くことで対処し
ている。しかし、この方法では新種のウィルスに対応で
きず、新しいワクチンプログラムができるまでは対処す
る方法が無い。
【0009】また、「特開平5−143611号公報」
記載の技術のように、ネットワーク経由で混入したウィ
ルスを暗号の複合化を利用することで検出するという方
法をとる情報処理装置もある。
記載の技術のように、ネットワーク経由で混入したウィ
ルスを暗号の複合化を利用することで検出するという方
法をとる情報処理装置もある。
【0010】
【発明が解決しようとする課題】前述した従来技術によ
れば、ワクチンプログラムやファイルへのアクセス権の
設定により対処しているが、ウィルスによっては有効で
ないこともあり、ソフトウェアのみでウィルス対策する
のは困難な状況となっている。また、アクセス権の設定
により書き込み禁止とした場合、通常のプログラムにお
いて上書きや消去ができないため、その度にアクセス権
を設定しなければならないという問題がある。
れば、ワクチンプログラムやファイルへのアクセス権の
設定により対処しているが、ウィルスによっては有効で
ないこともあり、ソフトウェアのみでウィルス対策する
のは困難な状況となっている。また、アクセス権の設定
により書き込み禁止とした場合、通常のプログラムにお
いて上書きや消去ができないため、その度にアクセス権
を設定しなければならないという問題がある。
【0011】また、「特開平05−143611号公
報」の技術の場合も、新種のウィルスには対処できない
という問題がある。
報」の技術の場合も、新種のウィルスには対処できない
という問題がある。
【0012】本発明の目的は、以上の問題を解消して、
ハードウェア的(ファームウェアを含む)にファイルの
管理および書き込み禁止の設定が可能とすることによ
り、ウィルスの混入を防ぐ情報処理装置を提供すること
にある。
ハードウェア的(ファームウェアを含む)にファイルの
管理および書き込み禁止の設定が可能とすることによ
り、ウィルスの混入を防ぐ情報処理装置を提供すること
にある。
【0013】
【課題を解決するための手段】本発明の第1の情報処理
装置は、情報処理装置全体の管理および制御を行うCP
Uと、各種データを記憶するメインメモリと、前記メイ
ンメモリのアクセスを制御するメインメモリ制御部と、
アドレスをデコードして各種I/O装置のセレクト信号
を生成するデコード回路と、プログラムやデータを記憶
・保管するハードディスクユニットと、前記ハードディ
スクユニットのリード・ライトの制御を行うディスク制
御部と、前記CPUからの命令を伝達するためのコマン
ドバスと、前記CPUからの前記I/O装置および前記
ハードディスクユニットおよび前記メインメモリのアド
レス情報を伝達するためのアドレスバスと、前記CPU
と前記I/O装置および前記ハードディスクユニットお
よび前記メインメモリとの間でデータのやりとりを行う
ためのデータバスとを有する情報処理装置において、前
記ハードディスクユニットに新しいファイルを追加する
かしないかを選択するためのハードウェアスイッチと、
前記ハードディスクユニットに登録されているファイル
名を記憶するための不揮発性メモリと、前記不揮発性メ
モリのアクセスを制御する不揮発性メモリ制御部と備え
る。
装置は、情報処理装置全体の管理および制御を行うCP
Uと、各種データを記憶するメインメモリと、前記メイ
ンメモリのアクセスを制御するメインメモリ制御部と、
アドレスをデコードして各種I/O装置のセレクト信号
を生成するデコード回路と、プログラムやデータを記憶
・保管するハードディスクユニットと、前記ハードディ
スクユニットのリード・ライトの制御を行うディスク制
御部と、前記CPUからの命令を伝達するためのコマン
ドバスと、前記CPUからの前記I/O装置および前記
ハードディスクユニットおよび前記メインメモリのアド
レス情報を伝達するためのアドレスバスと、前記CPU
と前記I/O装置および前記ハードディスクユニットお
よび前記メインメモリとの間でデータのやりとりを行う
ためのデータバスとを有する情報処理装置において、前
記ハードディスクユニットに新しいファイルを追加する
かしないかを選択するためのハードウェアスイッチと、
前記ハードディスクユニットに登録されているファイル
名を記憶するための不揮発性メモリと、前記不揮発性メ
モリのアクセスを制御する不揮発性メモリ制御部と備え
る。
【0014】本発明の第2の情報処理装置は、前記第1
の情報処理装置であって、前記記憶ユニットとして、ハ
ードディスクユニットを備える。
の情報処理装置であって、前記記憶ユニットとして、ハ
ードディスクユニットを備える。
【0015】本発明の第3の情報処理装置は、前記第1
の情報処理装置であって、前記記憶ユニットとして、光
磁気ディスクディスクユニットを備える。
の情報処理装置であって、前記記憶ユニットとして、光
磁気ディスクディスクユニットを備える。
【0016】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【0017】図1は本発明の一実施例のブロック図であ
る。図1を参照すると、本発明の情報処理装置は、情報
処理装置全体の管理および制御を行うCPU1と、各種
データを記憶するメインメモリ2と、データリード・ラ
イトを制御するメインメモリ制御部3と、各I/Oに対
するセレクト信号を生成するデコーダ回路4と、プログ
ラムやデータを記憶・保管するハードディスクユニット
5と、ハードディスクユニット5の動作を制御する書き
込み制限機能付ディスク制御部6と、各I/Oとメモリ
間のデータ転送を行うDMAC7と、CPU1やDMA
C7からのアクセス制御信号を伝達するコマンドバス8
と、CPU1やDMAC7からのアドレス情報を伝達す
るアドレスバス9と、CPU1と各I/Oやメモリとの
データのやり取りに使用されるデータバス10と、ディ
スク制御部6からDMAC7に対するDMA転送要求で
あるDMAリクエスト信号11と、データバス10の使
用許可要求信号であるホールドリクエスト信号12と、
データバス10が使用可能になったことを示すホールド
アクノリッジ信号13と、DMA転送許可を示すDMA
アクノリッジ信号14と、ハードディスクユニット5へ
の書き込み不可指定対象ファイルのファイル名を登録す
る不揮発性メモリ16と、不揮発性メモリ16のアクセ
スを制御する不揮発性メモリ制御部17と、不揮発性メ
モリ16へ新たにファイル名を登録する時にオンとし不
揮発性メモリ16に登録されたファイルについてハード
ディスクユニット5へ書き込みを行うことを禁止する時
はオフとするスイッチ15と、外部ネットワークに接続
するためのネットワークインタフェース部18と、ネッ
トワークインタフェース部18へのセレクト信号である
ネットワーク制御部セレクト信号20と、書き込み制限
機能付ディスク制御部6のセレクト信号であるディスク
制御部セレクト信号21と、DMAC7のセレクト信号
であるDMACセレクト信号22と、メインメモリ2へ
のリード・ライトを制御するメインメモリ制御信号バス
23と、不揮発性メモリ16へのリード・ライトを制御
する不揮発性メモリ・制御信号バス24と、不揮発性メ
モリ16へアドレスを供給する不揮発性メモリ・アドレ
スバス25と、不揮発性メモリ16のリード・ライトデ
ータを流すデータ不揮発性メモリ・データバス26と、
不揮発性メモリ制御部17から出力されるディスクへの
書き込み可否を指示する信号であるディスク書き込み許
可信号27とから構成される。
る。図1を参照すると、本発明の情報処理装置は、情報
処理装置全体の管理および制御を行うCPU1と、各種
データを記憶するメインメモリ2と、データリード・ラ
イトを制御するメインメモリ制御部3と、各I/Oに対
するセレクト信号を生成するデコーダ回路4と、プログ
ラムやデータを記憶・保管するハードディスクユニット
5と、ハードディスクユニット5の動作を制御する書き
込み制限機能付ディスク制御部6と、各I/Oとメモリ
間のデータ転送を行うDMAC7と、CPU1やDMA
C7からのアクセス制御信号を伝達するコマンドバス8
と、CPU1やDMAC7からのアドレス情報を伝達す
るアドレスバス9と、CPU1と各I/Oやメモリとの
データのやり取りに使用されるデータバス10と、ディ
スク制御部6からDMAC7に対するDMA転送要求で
あるDMAリクエスト信号11と、データバス10の使
用許可要求信号であるホールドリクエスト信号12と、
データバス10が使用可能になったことを示すホールド
アクノリッジ信号13と、DMA転送許可を示すDMA
アクノリッジ信号14と、ハードディスクユニット5へ
の書き込み不可指定対象ファイルのファイル名を登録す
る不揮発性メモリ16と、不揮発性メモリ16のアクセ
スを制御する不揮発性メモリ制御部17と、不揮発性メ
モリ16へ新たにファイル名を登録する時にオンとし不
揮発性メモリ16に登録されたファイルについてハード
ディスクユニット5へ書き込みを行うことを禁止する時
はオフとするスイッチ15と、外部ネットワークに接続
するためのネットワークインタフェース部18と、ネッ
トワークインタフェース部18へのセレクト信号である
ネットワーク制御部セレクト信号20と、書き込み制限
機能付ディスク制御部6のセレクト信号であるディスク
制御部セレクト信号21と、DMAC7のセレクト信号
であるDMACセレクト信号22と、メインメモリ2へ
のリード・ライトを制御するメインメモリ制御信号バス
23と、不揮発性メモリ16へのリード・ライトを制御
する不揮発性メモリ・制御信号バス24と、不揮発性メ
モリ16へアドレスを供給する不揮発性メモリ・アドレ
スバス25と、不揮発性メモリ16のリード・ライトデ
ータを流すデータ不揮発性メモリ・データバス26と、
不揮発性メモリ制御部17から出力されるディスクへの
書き込み可否を指示する信号であるディスク書き込み許
可信号27とから構成される。
【0018】また、図4を参照すると、書き込み制限機
能付ディスク制御部6は、ディスク制御部19と、ハー
ドディスクユニット5への書き込み可否を示すディスク
書き込み許可信号27と、ディスク制御部19からの制
御信号とディスク書き込み許可信号27とを入力に持つ
AND論理とから構成され、また、不揮発性メモリ制御
部17は、スイッチ15の信号と不揮発性メモリ16の
データによりハードディスクユニット5への書き込み制
御を行う書き込み判断部28と、スイッチ15がオフと
なった場合にオフとなるディスク書き込み許可信号27
と、不揮発性メモリ16へのアクセスを制御するアドレ
スデコーダ33と、不揮発性メモリ16へアドレスを供
給する不揮発性メモリ・アドレスバス25と、不揮発性
メモリ16のリード・ライトデータを流すデータ不揮発
性メモリ・データバス26と、不揮発性メモリ16のセ
レクト信号である不揮発性メモリセレクト信号32と、
不揮発性メモリ16からデータを読み込む時の制御信号
である不揮発性メモリリード信号31と、不揮発性メモ
リ16へのデータライトの可否を判断する不揮発性メモ
リ書き込み判断部29と、不揮発性メモリ16への書き
込む時の制御信号である不揮発性メモリライト信号30
とから構成される。
能付ディスク制御部6は、ディスク制御部19と、ハー
ドディスクユニット5への書き込み可否を示すディスク
書き込み許可信号27と、ディスク制御部19からの制
御信号とディスク書き込み許可信号27とを入力に持つ
AND論理とから構成され、また、不揮発性メモリ制御
部17は、スイッチ15の信号と不揮発性メモリ16の
データによりハードディスクユニット5への書き込み制
御を行う書き込み判断部28と、スイッチ15がオフと
なった場合にオフとなるディスク書き込み許可信号27
と、不揮発性メモリ16へのアクセスを制御するアドレ
スデコーダ33と、不揮発性メモリ16へアドレスを供
給する不揮発性メモリ・アドレスバス25と、不揮発性
メモリ16のリード・ライトデータを流すデータ不揮発
性メモリ・データバス26と、不揮発性メモリ16のセ
レクト信号である不揮発性メモリセレクト信号32と、
不揮発性メモリ16からデータを読み込む時の制御信号
である不揮発性メモリリード信号31と、不揮発性メモ
リ16へのデータライトの可否を判断する不揮発性メモ
リ書き込み判断部29と、不揮発性メモリ16への書き
込む時の制御信号である不揮発性メモリライト信号30
とから構成される。
【0019】次に本発明の動作について図2を参照して
説明する。図2は図1の情報処理装置の動作を示すフロ
ーチャートである。
説明する。図2は図1の情報処理装置の動作を示すフロ
ーチャートである。
【0020】ハードディスクユニット5に書き込むファ
イルのデータは外部ネットワークからネットワークイン
タフェース部18へ一時取り込まれる。このデータはC
PU1の制御により各種I/Oへのアクセス制御を行う
デコード回路4からネットワークネットワークインタフ
ェース部18へネットワーク制御部セレクト信号20が
出力され、データバス10経由でメインメモリ2へ伝達
される。このとき、メインメモリ制御部3によりメイン
メモリ2へメインメモリ制御信号バス23が出力される
ので、メインメモリ2へデータが記録される。この状態
においてハードディスクユニット5へのデータ転送をス
タートさせようとした場合、まず、CPU1は確認しよ
うとする不揮発性メモリ16の位置を示すアドレス情報
をアドレスバス9に出力すると同時に読み出し指示をコ
マンドバス8へ出力する。アドレス情報は不揮発性メモ
リ制御部17内のアドレスデコーダ33に伝えられ、不
揮発性メモリセレクト信号32および不揮発性メモリ・
アドレスバス25により不揮発性メモリ16へ伝達さ
れ、コマンド情報は不揮発性メモリ・制御信号バスの1
本である不揮発性メモリリード信号31経由で不揮発性
メモリ16へ伝達される。これにより、不揮発性メモリ
16は不揮発性メモリ・データバス26、書き込み判断
部28、データバス10経由でCPU1へデータを返
す。この動作を繰り返すことにより不揮発性メモリ16
の内容を確認する(ステップ201)。
イルのデータは外部ネットワークからネットワークイン
タフェース部18へ一時取り込まれる。このデータはC
PU1の制御により各種I/Oへのアクセス制御を行う
デコード回路4からネットワークネットワークインタフ
ェース部18へネットワーク制御部セレクト信号20が
出力され、データバス10経由でメインメモリ2へ伝達
される。このとき、メインメモリ制御部3によりメイン
メモリ2へメインメモリ制御信号バス23が出力される
ので、メインメモリ2へデータが記録される。この状態
においてハードディスクユニット5へのデータ転送をス
タートさせようとした場合、まず、CPU1は確認しよ
うとする不揮発性メモリ16の位置を示すアドレス情報
をアドレスバス9に出力すると同時に読み出し指示をコ
マンドバス8へ出力する。アドレス情報は不揮発性メモ
リ制御部17内のアドレスデコーダ33に伝えられ、不
揮発性メモリセレクト信号32および不揮発性メモリ・
アドレスバス25により不揮発性メモリ16へ伝達さ
れ、コマンド情報は不揮発性メモリ・制御信号バスの1
本である不揮発性メモリリード信号31経由で不揮発性
メモリ16へ伝達される。これにより、不揮発性メモリ
16は不揮発性メモリ・データバス26、書き込み判断
部28、データバス10経由でCPU1へデータを返
す。この動作を繰り返すことにより不揮発性メモリ16
の内容を確認する(ステップ201)。
【0021】同一のファイル名が登録されていれば、書
き込み判断部がスイッチ15の設定を確認し(ステップ
202)、書き込み許可となっていなければ書き込み不
可であることをデータバス10経由でCPU1に通知し
終了する(ステップ203)。
き込み判断部がスイッチ15の設定を確認し(ステップ
202)、書き込み許可となっていなければ書き込み不
可であることをデータバス10経由でCPU1に通知し
終了する(ステップ203)。
【0022】書き込み許可であれば書き込み判断部28
によりディスク書き込み許可信号27をオンにし(ステ
ップ204)、データの転送を行う。CPU1はデコー
ド回路4を制御してDMAC7へDMACセレクト信号
22を出力し、DMAC7に対してメインメモリ2に保
管されているデータのアドレスとデータ長を設定する。
次にCPU1の制御によりデコード回路4から書き込み
制限機能付きディスク制御部6へディスク制御部セレク
ト信号21が出力され、書き込み制限機能付きディスク
制御部6に対しハードディスクユニット5への書き込み
(DMA転送)を指示する。
によりディスク書き込み許可信号27をオンにし(ステ
ップ204)、データの転送を行う。CPU1はデコー
ド回路4を制御してDMAC7へDMACセレクト信号
22を出力し、DMAC7に対してメインメモリ2に保
管されているデータのアドレスとデータ長を設定する。
次にCPU1の制御によりデコード回路4から書き込み
制限機能付きディスク制御部6へディスク制御部セレク
ト信号21が出力され、書き込み制限機能付きディスク
制御部6に対しハードディスクユニット5への書き込み
(DMA転送)を指示する。
【0023】書き込み制限機能付きディスク制御部6
は、DMAC7にDMAリクエスト信号11を発行し、
DMAC7はCPU1にホールドリクエスト信号12を
発行する。CPU1はデータバス10をDMAC7に明
け渡す準備ができるとDMAC7にホールドアクノリッ
ジ信号13を返し、DMAC7は書き込み制限機能付き
ディスク制御部6にDMAアクノリッジ信号14を返
す。これによりデータ転送が可能となり、DMAC7は
転送元のメインメモリ2のアドレスをアドレスバス9へ
送出すると共にメインメモリ2への読み出し要求である
メモリリード信号と書き込み制限機能付きディスク制御
部6への書き込み要求であるI/Oライト信号とをコマ
ンドバス8に送出する。このDMAC7の動作によりメ
インメモリ制御部3はメインメモリ2へデータを送出す
るように指示し、メインメモリ2からデータバス10へ
転送データが送出され、書き込み制限機能付きディスク
制御部6がデータを受け取る。書き込み制限機能付きデ
ィスク制御部6は受け取ったデータをハードディスクユ
ニット5へ転送すると共に書き込みを指示して、ハード
ディスクユニット5へのデータ書き込みが完了する。本
動作はデータ長に示された全てのデータが転送されるま
で繰り返えされる(ステップ205)。
は、DMAC7にDMAリクエスト信号11を発行し、
DMAC7はCPU1にホールドリクエスト信号12を
発行する。CPU1はデータバス10をDMAC7に明
け渡す準備ができるとDMAC7にホールドアクノリッ
ジ信号13を返し、DMAC7は書き込み制限機能付き
ディスク制御部6にDMAアクノリッジ信号14を返
す。これによりデータ転送が可能となり、DMAC7は
転送元のメインメモリ2のアドレスをアドレスバス9へ
送出すると共にメインメモリ2への読み出し要求である
メモリリード信号と書き込み制限機能付きディスク制御
部6への書き込み要求であるI/Oライト信号とをコマ
ンドバス8に送出する。このDMAC7の動作によりメ
インメモリ制御部3はメインメモリ2へデータを送出す
るように指示し、メインメモリ2からデータバス10へ
転送データが送出され、書き込み制限機能付きディスク
制御部6がデータを受け取る。書き込み制限機能付きデ
ィスク制御部6は受け取ったデータをハードディスクユ
ニット5へ転送すると共に書き込みを指示して、ハード
ディスクユニット5へのデータ書き込みが完了する。本
動作はデータ長に示された全てのデータが転送されるま
で繰り返えされる(ステップ205)。
【0024】転送が終了したら書き込み判断部28によ
りディスク書き込み許可信号27をオフにし終了する
(ステップ206)。
りディスク書き込み許可信号27をオフにし終了する
(ステップ206)。
【0025】不揮発性メモリ16の内容に同一のファイ
ル名が登録されていなければ書き込み判断部28により
ディスク書き込み許可信号27をオンにし(ステップ2
07)、書き込み判断部がスイッチ15の設定を確認す
る(ステップ208)。
ル名が登録されていなければ書き込み判断部28により
ディスク書き込み許可信号27をオンにし(ステップ2
07)、書き込み判断部がスイッチ15の設定を確認す
る(ステップ208)。
【0026】スイッチ15の設定が書き込み許可であれ
ばCPU1は書き込みを行おうとする不揮発性メモリ1
6の位置を示すアドレス情報をアドレスバス9に出力す
ると同時に書き込み指示をコマンドバス8へ出力する。
アドレス情報は不揮発性メモリ制御部17内のアドレス
デコーダ33に伝えられ、不揮発性メモリセレクト信号
32および不揮発性メモリ・アドレスバス25により不
揮発性メモリ16へ伝達され、コマンド情報は不揮発性
メモリ書き込み判断部29と、不揮発性メモリ・制御信
号バスの1本である不揮発性メモリライト信号30経由
で不揮発性メモリ16へ伝達される。この動作を繰り返
すことにより不揮発性メモリ16へのファイル名登録を
行い(ステップ209)、データの転送を行い(ステッ
プ205)、転送終了したら書き込み判断部28により
ディスク書き込み許可信号27をオフにし終了する(ス
テップ206)。
ばCPU1は書き込みを行おうとする不揮発性メモリ1
6の位置を示すアドレス情報をアドレスバス9に出力す
ると同時に書き込み指示をコマンドバス8へ出力する。
アドレス情報は不揮発性メモリ制御部17内のアドレス
デコーダ33に伝えられ、不揮発性メモリセレクト信号
32および不揮発性メモリ・アドレスバス25により不
揮発性メモリ16へ伝達され、コマンド情報は不揮発性
メモリ書き込み判断部29と、不揮発性メモリ・制御信
号バスの1本である不揮発性メモリライト信号30経由
で不揮発性メモリ16へ伝達される。この動作を繰り返
すことにより不揮発性メモリ16へのファイル名登録を
行い(ステップ209)、データの転送を行い(ステッ
プ205)、転送終了したら書き込み判断部28により
ディスク書き込み許可信号27をオフにし終了する(ス
テップ206)。
【0027】書き込み許可となっていなければハードデ
ィスクユニット5への書き込みの確認をCPU1へ通知
し(ステップ210)、書き込み可であればデータの転
送を行い(ステップ205)、転送終了でディスク書き
込み許可信号27をオフにし終了する(ステップ20
6)。
ィスクユニット5への書き込みの確認をCPU1へ通知
し(ステップ210)、書き込み可であればデータの転
送を行い(ステップ205)、転送終了でディスク書き
込み許可信号27をオフにし終了する(ステップ20
6)。
【0028】次に、ファイル名の登録方法について図3
を参照して説明する。図3はファイル名の登方法を示す
説明図である。
を参照して説明する。図3はファイル名の登方法を示す
説明図である。
【0029】不揮発性メモリ16へのファイル名の登録
方法の例として図3に示すように、メモリマップに示し
たように不揮発性メモリ16の先頭アドレスから16バ
イト単位でファイル情報を記録し、その内容をファイル
名と登録した日付のような情報とすることで管理しやす
くなる。
方法の例として図3に示すように、メモリマップに示し
たように不揮発性メモリ16の先頭アドレスから16バ
イト単位でファイル情報を記録し、その内容をファイル
名と登録した日付のような情報とすることで管理しやす
くなる。
【0030】また、メモリマップの設定についてはこの
方法に定めることなく、たとえば1つのファイル情報を
もっと大きな領域とすればより細かな情報、登録者名や
ファイルサイズ、版数なども合わせて管理することが可
能となる。
方法に定めることなく、たとえば1つのファイル情報を
もっと大きな領域とすればより細かな情報、登録者名や
ファイルサイズ、版数なども合わせて管理することが可
能となる。
【0031】上述したように、ファイル名の有無による
管理についてハードディスクユニットへの書き込みを判
断しているが、ユニットはハードディスクのみに限ら
ず、光ディスクやフロッピィディスクなどの記録媒体で
あれば同様に処理することが可能である。
管理についてハードディスクユニットへの書き込みを判
断しているが、ユニットはハードディスクのみに限ら
ず、光ディスクやフロッピィディスクなどの記録媒体で
あれば同様に処理することが可能である。
【0032】また、不揮発性メモリも、電源オフ時に消
えないデバイスであればEEPROM、SRAM、RA
Mファイル以外でも可能である。この場合、外部からの
アクセスおよび外部からロードされたプログラムによる
アクセスは不可とする必要がある。
えないデバイスであればEEPROM、SRAM、RA
Mファイル以外でも可能である。この場合、外部からの
アクセスおよび外部からロードされたプログラムによる
アクセスは不可とする必要がある。
【0033】また複数のユニットが接続された場合に不
揮発性メモリへの情報にユニット別の書き込み許可・不
可情報を入れておけば個別に制御することも可能とな
る。
揮発性メモリへの情報にユニット別の書き込み許可・不
可情報を入れておけば個別に制御することも可能とな
る。
【0034】
【発明の効果】以上説明したように、本発明は、ハード
ディスクユニット等のデータ保管ユニットに新しいファ
イルを追加するかしないかを選択するハードウェアスイ
ッチがオフで、不揮発性メモリに同一ファイルが登録さ
れている場合は不揮発性メモリおよびデータ保管ユニッ
トのどちらにもデータを書き込まず、ハードウェアスイ
ッチがオンであれば不揮発性メモリおよびデータ保管ユ
ニットの両方にデータを書き込むようにし、また、ハー
ドウェアスイッチがオフで不揮発性メモリにファイル名
が登録されていない場合は、CPUに対し書き込むかど
うかを確認した上で許可が出れば書き込む可能とするこ
とにより、ネットワーク等から進入したウィルスによっ
てハードディスクユニットに記憶されたデータの破壊や
プログラムへのウィルス感染を防ぐことができるという
効果がある。また、登録したファイルは上書きや消去が
できなくなるため、大切なファイルを誤操作により内容
の破壊や消去することがないという効果もある。
ディスクユニット等のデータ保管ユニットに新しいファ
イルを追加するかしないかを選択するハードウェアスイ
ッチがオフで、不揮発性メモリに同一ファイルが登録さ
れている場合は不揮発性メモリおよびデータ保管ユニッ
トのどちらにもデータを書き込まず、ハードウェアスイ
ッチがオンであれば不揮発性メモリおよびデータ保管ユ
ニットの両方にデータを書き込むようにし、また、ハー
ドウェアスイッチがオフで不揮発性メモリにファイル名
が登録されていない場合は、CPUに対し書き込むかど
うかを確認した上で許可が出れば書き込む可能とするこ
とにより、ネットワーク等から進入したウィルスによっ
てハードディスクユニットに記憶されたデータの破壊や
プログラムへのウィルス感染を防ぐことができるという
効果がある。また、登録したファイルは上書きや消去が
できなくなるため、大切なファイルを誤操作により内容
の破壊や消去することがないという効果もある。
【図1】本発明の情報処理装置のブロック図である。
【図2】図1の情報処理装置の動作を示すのフローチャ
ートである。
ートである。
【図3】図1の不揮発性メモリのメモリマップである。
【図4】本発明のディスク書き込み制御を説明する詳細
ブロック図である。
ブロック図である。
【図5】従来技術のブロック図である。
【図6】図5の従来技術の動作を示すフローチャートで
ある。
ある。
【図7】従来技術の動作を説明するタイミングチャート
である。
である。
【図8】従来技術の動作を説明するタイミングチャート
である。
である。
1 CPU(中央処理装置) 2 メインメモリ 3 メインメモリ制御部 4 デコード回路 5 ハードディスクユニット 6 書き込み制限機能付ディスク制御部 7 DMAC(ダイレクト・メモリ・アクセス・コン
トローラ) 8 コマンドバス 9 アドレスバス 10 データバス 11 DMAリクエスト信号 12 ホールドリクエスト信号 13 ホールドアクノリッジ信号 14 DMAアクノリッジ信号 15 スイッチ 16 不揮発性メモリ 17 不揮発性メモリ制御部 18 ネットワークインタフェース部 19 ディスク制御部 20 ネットワーク制御部セレクト信号 21 ディスク制御部セレクト信号 22 DMACセレクト信号 23 メインメモリ制御信号バス 24 不揮発性メモリ・制御信号バス 25 不揮発性メモリ・アドレスバス 26 不揮発性メモリ・データバス 27 ディスク書き込み許可信号 28 書き込み判断部 29 不揮発性メモリ書き込み判断部 30 不揮発性メモリライト信号 31 不揮発性メモリリード信号 32 不揮発性メモリセレクト信号 33 アドレスデコーダ
トローラ) 8 コマンドバス 9 アドレスバス 10 データバス 11 DMAリクエスト信号 12 ホールドリクエスト信号 13 ホールドアクノリッジ信号 14 DMAアクノリッジ信号 15 スイッチ 16 不揮発性メモリ 17 不揮発性メモリ制御部 18 ネットワークインタフェース部 19 ディスク制御部 20 ネットワーク制御部セレクト信号 21 ディスク制御部セレクト信号 22 DMACセレクト信号 23 メインメモリ制御信号バス 24 不揮発性メモリ・制御信号バス 25 不揮発性メモリ・アドレスバス 26 不揮発性メモリ・データバス 27 ディスク書き込み許可信号 28 書き込み判断部 29 不揮発性メモリ書き込み判断部 30 不揮発性メモリライト信号 31 不揮発性メモリリード信号 32 不揮発性メモリセレクト信号 33 アドレスデコーダ
Claims (3)
- 【請求項1】 情報処理装置全体の管理および制御を行
うCPUと、各種データを記憶するメインメモリと、前
記メインメモリのアクセスを制御するメインメモリ制御
部と、アドレスをデコードして各種I/O装置のセレク
ト信号を生成するデコード回路と、プログラムやデータ
を記憶・保管する記憶ユニットと、前記記憶ユニットの
リード・ライトの制御を行うディスク制御部と、前記C
PUからの命令を伝達するためのコマンドバスと、前記
CPUからの前記I/O装置および前記記憶ユニットお
よび前記メインメモリのアドレス情報を伝達するための
アドレスバスと、前記CPUと前記I/O装置および前
記記憶ユニットおよび前記メインメモリとの間でデータ
のやりとりを行うためのデータバスとを有する情報処理
装置において、前記記憶ユニットに新しいファイルを追
加するかしないかを選択するためのハードウェアスイッ
チと、前記記憶ユニットに登録されているファイル名を
記憶するための不揮発性メモリと、前記不揮発性メモリ
のアクセスを制御する不揮発性メモリ制御部とを有する
ことを特徴とする情報処理装置。 - 【請求項2】 前記記憶ユニットとして、ハードディス
クユニットを適用することを特徴とする請求項1記載の
情報処理装置。 - 【請求項3】 前記記憶ユニットとして、光磁気ディス
クユニットを適用することを特徴とする請求項1記載の
情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8134827A JP2901541B2 (ja) | 1996-05-29 | 1996-05-29 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8134827A JP2901541B2 (ja) | 1996-05-29 | 1996-05-29 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09319644A true JPH09319644A (ja) | 1997-12-12 |
JP2901541B2 JP2901541B2 (ja) | 1999-06-07 |
Family
ID=15137405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8134827A Expired - Lifetime JP2901541B2 (ja) | 1996-05-29 | 1996-05-29 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2901541B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7340775B1 (en) | 2001-12-20 | 2008-03-04 | Mcafee, Inc. | System, method and computer program product for precluding writes to critical files |
CN100452027C (zh) * | 1999-11-24 | 2009-01-14 | 雅劲科技公司 | 带有诊断功能的自含式网络浏览器 |
JP2010527060A (ja) * | 2007-05-09 | 2010-08-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ・システムの操作を防止するための方法及びデータ処理システム |
US8474021B2 (en) | 2001-06-29 | 2013-06-25 | Secure Systems Limited | Security system and method for computers |
JP2019053727A (ja) * | 2017-09-15 | 2019-04-04 | 三星電子株式会社Samsung Electronics Co.,Ltd. | メモリ装置、及びそれを含むメモリシステム |
-
1996
- 1996-05-29 JP JP8134827A patent/JP2901541B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100452027C (zh) * | 1999-11-24 | 2009-01-14 | 雅劲科技公司 | 带有诊断功能的自含式网络浏览器 |
US8474021B2 (en) | 2001-06-29 | 2013-06-25 | Secure Systems Limited | Security system and method for computers |
US7340775B1 (en) | 2001-12-20 | 2008-03-04 | Mcafee, Inc. | System, method and computer program product for precluding writes to critical files |
JP2010527060A (ja) * | 2007-05-09 | 2010-08-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ・システムの操作を防止するための方法及びデータ処理システム |
JP2019053727A (ja) * | 2017-09-15 | 2019-04-04 | 三星電子株式会社Samsung Electronics Co.,Ltd. | メモリ装置、及びそれを含むメモリシステム |
Also Published As
Publication number | Publication date |
---|---|
JP2901541B2 (ja) | 1999-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7054990B1 (en) | External storage device using non-volatile semiconductor memory | |
JP3519954B2 (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
JP2000138692A (ja) | Macアドレス管理装置、macアドレス管理方法、及び記憶媒体 | |
KR970007272B1 (ko) | 이중화메모리 제어장치 및 그 방법 | |
JP3481308B2 (ja) | インターフェース装置、データ転送システム及びデータ転送方法 | |
JPH09319644A (ja) | 情報処理装置 | |
AU762703B2 (en) | Data write control system and method therefor | |
JPH0572634B2 (ja) | ||
JP2000156036A (ja) | ディジタル信号記憶システム、ディジタル信号記憶方法、プログラム記録媒体、ディジタル信号記録システム及びディジタル信号記録方法 | |
JPS63305445A (ja) | 電源切断時のデ−タ書込み方式 | |
JPH03105419A (ja) | 固定ディスク装置 | |
JPH0793101A (ja) | データバックアップ装置 | |
JP2001014219A (ja) | キャッシュ制御方法及びその装置 | |
JP2002251595A (ja) | メモリカード | |
JP2001249804A (ja) | 情報処理装置及び記録媒体 | |
KR200193638Y1 (ko) | 교환기에서의 데이터 저장장치 | |
JP2000156035A (ja) | ディジタル信号記録システム、ディジタル信号記録方法及びプログラム記録媒体 | |
JP2004348229A (ja) | ファイル移動システム、ファイル移動方法、及びそのプログラム | |
JPH02234249A (ja) | 転送データ保護方式 | |
JPH05334222A (ja) | データ集配信装置 | |
JPH0131224B2 (ja) | ||
JPH11328084A (ja) | ディスク装置のホストインターフェース回路およびディスク装置 | |
JPH07200433A (ja) | ゲートウエイ | |
JPH02136951A (ja) | Dma転送方式 | |
JPH02176843A (ja) | Dma制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990216 |