JPH09305424A - 二重化システム - Google Patents

Abstract

(57)【要約】 【課題】システム共有のグローバルメモリ（ＧＭ）を使
用せず、主メモリで共有データを管理する、簡素で高速
な二重化システムを提供する。 【解決手段】常用系プロセッサ０１０のＭＰＵ０２０が
主メモリ０３０にライトアクセスすると、ＣＭＥ０４０
のメモリアクセス情報取得回路０４６が主メモリバス０
２１からこのアクセス情報を直接スヌープし、転送回路
比較回路０４２に転送する。比較回路０４２はアクセス
情報のアドレスを共有エリア範囲（上限レジスタ０４
４、下限レジスタ０５５）と比べ、共有エリア０３３へ
のライトであれば共有データと判断し、送受信回路０４
３から一致化バス０６０を経由して待機系プロセッサ１
１０の送受信回路１４３に送信する。待機系のＣＭＥ１
４０は一致化バス０６０による受信情報のアドレスから
共有データと判断すると、メモリアクセス回路１４６か
ら主メモリ１３０にライトアクセスする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は二重化システムに係
り、特に、主メモリを利用した系間のデータ共有方式に
関する。

【０００２】

【従来の技術】従来、各プロセッサの持つ主記憶装置と
は別に、共有データ用の記憶装置（以下、ＧＭ：グロー
バルメモリ）をシステムに設け、各系のプロセッサから
Ｉ／Ｏバスを経由して共通に使用していた。

【０００３】図１１に、従来の二重化システムの構成を
示す。常用系はＩ／Ｏバス０６４で、主メモリ０３０を
内蔵するプロセッサ０１０と共有データ用の常用系ＧＭ
００５が接続され、待機系はＩ／Ｏバス１６４で、主メ
モリ１３０を内蔵したプロセッサ１１０と待機系ＧＭ１
０５が接続され、さらに、一致化バス０６０を介して常
用系ＧＭ００５と待機系ＧＭ１０５間で共有データを一
致化している。この方式では、共有メモリエリアの大き
さは固定となる。

【０００４】

【発明が解決しようとする課題】従来の二重系プロセッ
サ間のデータ共有方式では、主メモリとは別にＧＭを必
要とするため、システムの構成が複雑化するのみなら
ず、２つの記憶装置各々にある程度の余裕が必要となる
ためメモリ資源の有効な活用ができず、コストアップに
繋がるという問題があった。もちろん、ＧＭの故障によ
り、共有データを使用しているシステム全体の処理が停
止してしまう。

【０００５】また、データの種類によっては、主メモリ
とＧＭの両方にデータを格納する２度のメモリアクセス
が必要となり、シングルシステムに比べ二重化システム
の処理時間が増加するという問題があった。特に、マル
チプロセッサシステムにおいては、共通のＩ／Ｏバスを
経由してＧＭを使用するため、共有データ量が増加する
と各プロセッサのアクセス待ち時間が増加し、マルチプ
ロセッサによる処理性能向上の利点を減殺してしまう。

【０００６】さらに、各プロセッサでマルチタスクによ
るソフトウェアを構築する際、タスク毎に使用する共有
データエリアをＧＭ上の決められたエリアに割り当てる
必要があるため、システムの開発や変更が一層煩雑にな
るという問題があった。

【０００７】本発明の目的は、上記従来技術の問題点に
鑑み、主メモリ上で共有データを扱うことで、ＧＭを使
用しない簡素で処理性の高い二重化システムを提供する
ことにある。

【０００８】また、各プロセッサの各タスク（ジョブ）
毎に、共有データのエリアを任意に且つ動的に切替える
ことで、マルチタスクプログラムによるソフトウェアを
構築する際、各タスク間での共有エリアの割り付けが不
要になり、ソフトウェアの開発や変更が簡単になる二重
化システムを提供することにある。

【０００９】さらに、マルチプロセッサの場合に、系内
のプロセッサ間通信と系間の共有データ一致化を並行処
理できる高速な二重化システムを提供することにある。
また、系間のルートに異常のある場合、系内の他プロセ
ッサによる迂回ルートによる一致化処理を可能にする信
頼性の高い二重化システムを提供することにある。

【００１０】

【課題を解決するための手段】上記の目的は、主メモリ
バスで接続されたＭＰＵ及び主記憶装置と、相手系と共
有情報を送受する送受信回路を持つ共有データ一致化装
置（以下、ＣＭＥと略称）を備えるプロセッサの二重化
システムにおいて、主記憶装置は、前記共有データを記
憶する共有エリアを有し、前記ＣＭＥは、ＭＰＵから主
記憶装置へ書き込むアドレスとデータを含むアクセス情
報を主メモリバスからスヌープするメモリアクセス情報
取得手段、相手系からの受信情報が前記共有データの場
合に前記共有エリアに書き込むメモリアクセス手段、前
記共有エリアの範囲を指定する共有エリア設定手段、前
記アクセス情報または前記受信情報中のアドレスが前記
共有エリアの範囲内にあるとき、該情報を共有データと
判断する共有データ監視手段を備えることにより達成さ
れる。

【００１１】前記ＣＭＥは、自系のプロセッサの送信／
受信状態に応じてＣＭＥ内の情報の流れを送信側または
受信側に切り替える送受信状態管理手段を有しているこ
とを特徴とする。さらに、前記共有データを送受するた
めに自系と相手系のプロセッサを接続する一致化バスを
設け、ＭＰＵの処理と並行して一致化処理できるように
構成したことを特徴とする。

【００１２】また、上記目的は、主記憶装置はマルチタ
スクを格納する場合、前記共有データを記憶するタスク
毎の共有エリアと、各共有エリア範囲の設定エリアと、
あるタスクの実行中に他のタスクを実行する場合に前記
あるタスクの共有エリア範囲を一時的に退避する保存エ
リアを有し、前記ＣＭＥはタスク切り替えに応じてその
共有エリア範囲を管理し、前記アクセス情報または前記
受信報中のアドレスが当該共有エリア範囲内にあると
き、該情報を共有データと判断する共有データ監視手段
を備えることにより達成される。

【００１３】さらに、上記目的は、マルチプロセッサの
二重化システムにおいて、主記憶装置に前記共有データ
を記憶する共有エリアを有し、対応関係にある自系と相
手系のプロセッサ間で前記送受信回路を接続する一致化
バスを設け、前記ＩＯバスによる系内のプロセッサ間通
信と並行して共有データ一致化処理を行なえるように構
成したことにより達成される。

【００１４】前記ＣＭＥは、前記一致化バスを経由する
相手系からの応答信号を監視する異常監視手段と、他プ
ロセッサの転送エリアアドレスを指定する転送エリア設
定手段と、前記異常監視手段がバス異常（無応答）を検
知した場合に、前記転送エリアアドレスと前記アクセス
情報を前記Ｉ／Ｏバスインタフェースに出力するバスＩ
Ｆ手段を備え、系内の他プロセッサとその一致化バスを
経由する迂回ルートを通じて相手系へ共有データを送信
するように構成したことを特徴とする。

【００１５】前記転送エリアアドレスは、前記他プロセ
ッサのＣＭＥ内に設けられる転送データバッファのアド
レス範囲に設定される。あるいは、前記他プロセッサの
主記憶装置内に設けられる転送エリアのアドレス範囲に
設定される。

【００１６】

【発明の実施の形態】以下、本発明による二重化システ
ムの実施形態、及び、マルチプロセッサの二重化システ
ムの実施形態を、図面にしたがって詳細に説明する。

【００１７】〔実施形態１〕図１は、本実施形態による
二重化システムの概略の構成を示す。常用系のプロセッ
サ０１０は、主にデータ処理やメモリ制御あるいは入出
力制御を行うＭＰＵ０２０、プログラムとデータを記憶
する主メモリ０３０、共有データを記憶する共有エリア
０３３、一致化バス０６０を介して待機系プロセッサ１
１０と共有データの一致化を行う共有データ一致化装置
（ＣＭＥ：Common Memory Equlizer）０４０から構成さ
れる。

【００１８】ＭＰＵ０２０と主メモリ０３０の間は、メ
モリアクセスを行うための主メモリバス０２１によって
結ばれ、ＣＭＥ０４０は主メモリバス０２１と接続され
ている。ＣＭＥ０４０内は、プロセッサ０１０から主メ
モリへのアクセス情報を主メモリバス０２１からスヌー
プによって直接取り込むメモリアクセス情報取得回路０
４１と、常用系から受信した共有データを主メモリ０３
０上にライトするためのメモリアクセス回路０４６、任
意に指定される転送範囲と主メモリアクセス情報のアド
レスがその転送範囲内に有るかチエックする転送範囲比
較回路０４２、待機系プロセッサ１１０との間で共有デ
ータを送受信する送受信回路０４３からなる。

【００１９】転送範囲比較回路０４２は、共有エリアを
任意に設定するためのレジスタであり、共有エリア下限
レジスタ０４５と共有エリア上限レジスタ０４４を具備
する。また、送受信回路０４３には送信バッファ２４
４、受信バッファ２４５が設けられている。なお、待機
系プロセッサ１１０のハードウェアも、常用系プロセッ
サ０１０のハードウェアと同じ構成となっている。常用
系／待機系は周知の切り替え機能によって、常用系に事
故の有る場合に待機系が常用系に切り替わる。

【００２０】本システムにおいて、共有データの一致化
は以下のように行なわれる。図２に、常用系及び待機系
の主メモリマップを示す。常用系プロセッサ０１０側
は、初期立ち上げ時に共有エリア０３３のアドレス範囲
を、共有エリア下限レジスタ０４５及び共有エリア上限
レジスタ０４４に指定される。

【００２１】ＭＰＵ０２０が主メモリ０３０に対してア
クセスすると、ＣＭＥ０４０は主メモリバス０２１上の
主メモリアクセス情報をメモリアクセス情報取得回路０
４１を介して転送範囲比較回路０４２に取り込み、主メ
モリアクセス情報中のアドレスが共有エリア０３３のア
ドレス範囲内（ここでは、共有エリア０３３を主メモリ
の５００番地〜１０００番地に設定）であれば、そのア
クセス情報は共有データと判断する。そして、アドレス
とデータからなる共有データを送受信回路０４３の送信
バッファ２４４に転送し、一致化バス０６０を介して待
機系プロセッサ１１０に送信する。

【００２２】待機系プロセッサ１１０側の動作は常用系
側と同様、初期立ち上げ時に共有エリア１３３のアドレ
ス範囲を、共有エリア下限レジスタ１４５及び共有エリ
ア上限レジスタ１４４で設定してある。待機系のＣＭＥ
１４０は常用系から受信し、受信バッファ３４５に格納
された受信情報のアドレスとデータを転送範囲比較回路
１４２に転送し、共有エリア１３３のアドレス範囲内の
データか否かチエックする。共有エリア１３３のアドレ
ス範囲内（ここでは、共有エリア１３３を５００番地〜
１０００番地に設定）であれば、そのデータはメモリア
クセス回路１４６及び主メモリバス１２１を経由して、
主メモリ１３０の共有エリア１３３へ書き込まれる。こ
れにより、常用系プロセッサ０１０と待機系プロセッサ
１１０の共有データ一致化（共有化）が終了する。

【００２３】このように、本実施形態の二重化システム
は、主メモリへのアクセス情報（アドレス、データ）を
主メモリから直接スヌープし、予め設定された共有デー
タエリアとの比較を行なう機能と、共有データエリアの
みを相手系に送信する機能及び、相手系からの受信情報
が共有データエリアの場合に自系の主メモリに書き込む
機能とからなる共有データ一致化装置を各プロセッサに
設けて、常用系プロセッサと待機系プロセッサの主メモ
リ間でデータ一の致化を行う。以下、本実施形態の構成
と動作を詳細に説明する。

【００２４】図３は、第１の実施形態による共有データ
一致化装置（ＣＭＥ）の構成を示す。同図には、常用系
のＣＭＥ０４０を示しているが、待機系のＣＭＥ１４０
の構成も同様である。以下、ＣＭＥ０４０について、常
用系及び待機系における共有データ一致化機能を説明す
る。

【００２５】まず、共有データ送信時の動作について説
明する。常用系において、メモリアクセス情報取得回路
０４１内のアクセス情報取得タイミング回路０５０は、
メモリライト信号２５２及びメモリ選択信号２５３より
タイミング信号を生成し、そのタイミング信号によって
メモリデータ２５０がメモリアクセス情報取得データレ
ジスタ２４１に、メモリアドレス２５１がメモリアクセ
ス情報取得アドレスレジスタ２４０に取り込む。

【００２６】メモリアクセス情報取得アドレスレジスタ
２４０内のアドレスは、共有エリア範囲比較回路０５１
に転送され、共有エリア上限レジスタ０４４及び共有エ
リア下限レジスタ０４５のアドレスと比較される。な
お、共有エリア下限レジスタ０４５及び共有エリア上限
レジスタ０４４を複数有し、設定する共有エリア０３３
のアドレス範囲を、一箇所の範囲指定に限らず複数範囲
を指定することが可能である。

【００２７】その結果、共有エリア内のアドレスと判断
されると、共有エリア範囲比較回路０５１は送信アドレ
スバッファ００８と送信データバッファ００９に一致化
信号２５６を送り、メモリアクセス情報取得アドレスレ
ジスタ２４０内のアドレス００１とメモリアクセス情報
取得データレジスタ２４１内のデータ００２を、それぞ
れ送信アドレスバッファ００８と送信データバッファ０
０９に取り込む。

【００２８】送信アドレスバッファ００８内のアドレス
００１と送信データバッファ００９内のデータ００２
は、送信バッファ２４４に転送され共有データ００３と
して、タイミング回路０４９が生成するタイミング信号
により待機系に送信される。

【００２９】次に、共有データ受信時の動作について説
明する。待機系において、受信情報が、送受信回路０４
３内の受信バッファ２４５内に取り込まれると、タイミ
ング回路０４９が起動されるとともに、送信／受信状態
管理回路０４７の状態が受信系に切り替わり、ＣＭＥ０
４０内の信号方向は受信側へ切り替わる。

【００３０】タイミング回路０４９のタイミング信号に
より、受信バッファ２４５のアドレス００１とデータ０
０２は、受信アドレスバッファ００６と受信データバッ
ファ００７に転送される。受信アドレスバッファ００６
内のアドレス００１は共有エリア範囲比較回路０５１に
転送され、共有エリア上限レジスタ０４４及び共有エリ
ア下限レジスタ０４５のアドレスと比較される。

【００３１】その結果、共有エリア内のアドレスと判断
されると、共有エリア範囲比較回路０５１はメモリアク
セス回路０４６内のメモリアクセスデータレジスタ２４
２とメモリアクセスアドレスレジスタ２４３に一致化信
号２５６を送り、受信アドレスバッファ００６内のアド
レス００１と受信データバッファ００７内のデータ００
２がそれぞれ、メモリアクセスアドレスレジスタ２４３
とメモリアクセスデータレジスタ２４２に取り込まれ
る。

【００３２】メモリアクセス回路０４６内のメモリアク
セス権取得回路０５２は、ＭＰＵ０２０に対しメモリバ
ス使用権要求信号２５４を出し、ＭＰＵ０２０からメモ
リバス使用許可信号２５５を受け取ると、メモリバスイ
ンターフェース０５１を起動し、主メモリ０３０にメモ
リライト信号２５２、メモリ選択信号２５３を送信す
る。そして、メモリアクセスアドレスレジスタ２４３内
のアドレス００１及びメモリアクセスデータレジスタ２
４２内のデータ００２が、メモリバスインターフェース
０５１を経由して主メモリ０３０に転送され、共有デー
タの一致化が終了する。

【００３３】以上、本実施形態の二重化システムでは、
各プロセッサの主メモリ内に共通の共有エリアを設定
し、常用系のＭＰＵが主メモリへ情報を書き込む際に、
この情報を主メモリバスからスヌープし、そのアドレス
が共有エリア内であれば待機系へ転送し、一方、待機系
では常用系から受信情報のアドレスが自系の共有エリア
内であれば主メモリに書き込む、共有データ一致化方式
を実現している。

【００３４】これによれば、従来のＧＭを使用する必要
がなく、システム構成の簡素化とコストダウンが可能に
なる。また、主メモリ上で共有エリアの設定を任意に行
えるので、シングル系／二重系の違いや共有データエリ
ア容量を意識することなく自由にプログラミングでき、
システムの開発や変更が容易になる。なお、本実施形態
は待機二重化システムの例により説明したが、並列二重
化システムにも適用可能である。

【００３５】〔実施形態２〕図４に、本実施形態による
マルチプロセッサによる二重化システムの構成を示す。
各プロセッサの共有データ一致化装置ＣＭＥは、実施形
態１の構成と同様である。

【００３６】本マルチプロセッサ二重化システムの常用
系は、基本プロセッサ（＃１）０１０及び複数の拡張プ
ロセッサ（＃２）０１１、（＃３）０１２を有し、プロ
セッサ間通信を行うＩ／Ｏバス０６４により接続されて
いる。各プロセッサは個別に共有エリア０３３を有する
主メモリ０３０を内臓している、待機系も同様に、基本
プロセッサ（＃１）１１０及び複数の拡張プロセッサ
（＃２）１１１、（＃３）１１２を有し、Ｉ／Ｏバス１
６４によって接続されている。

【００３７】常用系の基本プロセッサ０１０と待機系の
基本プロセッサ１１０は、常用系の主メモリ０３０内の
共有データを待機系の主メモリ１３０内に転送する一致
化バスＡ０６１により接続されている。同様に、常用系
の拡張プロセッサ０１１、１１２は、待機系の拡張プロ
セッサ１１１、１１２とそれぞれ、一致化バスＢ０６
２、一致化バスＣ０６３により接続されている。各プロ
セッサはＩ／ＯバスＩＦ０９０（図中、ハッチングのブ
ロック）を具備して、系毎にＩ／Ｏバス０６４またはＩ
／Ｏバス１６４と接続され、データの受け渡しを行う。

【００３８】各プロセッサは、常用系と待機系間で個別
に設けられた一致化バスＡ０６１、一致化バスＢ０６
２、一致化バスＣ０６３を介して、主メモリ０３０内共
有データ一致化処理を非同期に行う。この一致化処理と
は別に、Ｉ／Ｏバス０６４上でプロセッサ０１０と拡張
プロセッサ０１１間、プロセッサ０１０と拡張プロセッ
サ０１２間、あるいは拡張プロセッサ０１１と拡張プロ
セッサ０１２間で、プロセッサ間通信を並行して処理で
きる。待機系でも同様に、プロセッサ間通信を処理でき
る。

【００３９】本実施形態によるマルチプロセッサの二重
化システムによれば、各プロセッサの主メモリの各々に
共有エリアを持つ構成としているので、ＧＭのようなシ
ステム全体に共通のハードウェアが不要となり、システ
ム構成の構成と動作が簡素化され、コストダウンも可能
となる。また、プロセス間通信を行なうＩ／Ｏバスとは
別に、他系との共有データの一致可化を行なうための一
致化バスを設けているので、マルチプロセッサ間のタス
ク処理による通信と共有データの一致化処理の通信を並
行でき、マルチプロセッサシステムの処理性を確保でき
る。

【００４０】〔実施形態３〕本実施形態によるマルチプ
ロセッサ二重化システムは、実施形態２のシステムと基
本構成は同じである。ここでは、一致化バスのルートに
故障のある場合、別ルートを使って一致化させる別ルー
ト一致化方式について説明する。

【００４１】図５は、マルチプロセッサ二重化システム
において、別ルートによる一致化を示す説明図である。
常用系プロセッサ０１０と待機系プロセッサ１１０を結
ぶ一致化バスＡ０６１ルートに異常が発生した場合、図
示の一致化ルート〜〜が確立される。

【００４２】図６に、本実施形態におけるＣＭＥの構成
を示す。各プロセッサのＣＭＥは、図３の構成を基本に
以下のように構成されている。プロセッサ０１０のＣＭ
Ｅ０４０は、隣接するプロセッサ間で系内のＩ／Ｏバス
０６４を経由して共有データ００３（アドレス００１、
データ００２）を迂回させるため、バスＩＦ回路０９３
に他プロセッサ用転送バッファ０３６を設けている。ま
た、転送する共有データの転送エリアを設定するため、
転送範囲比較回路０４２に他プロセッサ転送エリア上限
レジスタ０９５、転送エリア下限レジスタ０９６を設け
ている。図示を省略しているが、拡張プロセッサ＃２、
＃３のＣＭＥ０４０にも、他プロセッサの共有データを
バッファリングする転送バッファ０３６と、上下限レジ
スタを設けている。

【００４３】本構成による通常時の共有データ一致化動
作は、送受信回路０４３が送信アドレスバッファ００８
と送信データバッファ００９内のデータを、一致化バス
０６０を経由して待機系に送信し、異常監視部０９８が
待機系から正常受信を示す応答信号を受け取ると、一致
化バス０６０は正常であると判断する。この場合の一致
化動作は、上記実施形態１または２と同じになる。次
に、一致化バス上で異常が生じた場合、別ルートを使っ
て一致化を行う時の各プロセッサの動作を詳細に説明す
る。

【００４４】［常用系プロセッサ＃１の動作］一致化バ
スＡ０６１に異常が生じた場合、待機系プロセッサ１１
０は常用系プロセッサ０１０へ異常受信応答信号（断線
故障時は無応答）を返す。これにより、常用系プロセッ
サ０１０のＣＭＥ内送受信回路０４３の異常監視部０９
８が異常を検出し、送信データバッファ００９内のデー
タ００２（ＡＡＡ）、送信アドレスバッファ００８内の
アドレス００１（５００番地）を、バスＩＦ回路０９３
へ転送する。

【００４５】バスＩＦ回路０９３はＩ／ＯバスＩＦ０９
０に対し、拡張プロセッサ０１１の他プロセッサ転送エ
リア上限レジスタ０９５と下限レジスタ０９６による転
送先エリア（ここでは、先頭番地＝１０００番地とす
る）をＩ／ＯバスＩＦ０９０に出力し、さらにアドレス
００１とデータ００２を出力する。これにより、共有エ
リア情報のデータ００２とそのアドレス００１は、送受
信部０９２からＩ／Ｏバス０６４を経由して、拡張プロ
セッサ０１１のＩ／ＯバスＩＦ０９０へと転送される。

【００４６】［常用系拡張プロセッサ＃２の動作］Ｉ／
ＯバスＩＦ０９０を経由して、指定された先頭番地に対
応する転送バッファ０３６に、アドレス００１、データ
００２を受信した拡張プロセッサ０１１は、転送先エリ
アを転送範囲比較回路０４２に渡し、他プロセッサ転送
エリア上限レジスタ０９５と下限レジスタ０９５による
設定エリア（１０００番地〜１２００番地に設定）と比
較する。

【００４７】この結果、指定された転送先エリアが設定
エリア内であれば、他プロセッサからの迂回による共有
データであると判断し、アドレス００１を送信アドレス
バッファ００８へ、データ００２を送信データバッファ
００９へ転送する。これらバッファ００８、００９の内
容は転送先エリア情報とともに、一致化バスＢ０６２を
経由して待機系拡張プロセッサ１１１（＃２）の送受信
回路０４３へ転送される。

【００４８】［待機系拡張プロセッサ＃２の動作］常用
系拡張プロセッサ０１１からのアドレス００１とデータ
００２は、転送先エリア情報（１０００番地）に従い、
受信アドレスバッファ００６、受信データバッファ００
７へ格納される。その後、転送範囲比較回路０４２で、
転送先エリア情報と設定されている共有エリアまたは他
プロセッサ転送エリアと比較し、後者のエリア範囲のと
き他プロセッサからの迂回による共有データと判断し、
データ００２とアドレス００１をバスＩＦ回路０９３へ
転送する。

【００４９】バスＩＦ回路０９３内のプロセッサ選定部
０９４は、他プロセッサ転送エリアアドレス（１０００
番地）をアドレス００１（５００番地）のアドレスに変
換し、Ｉ／ＯバスＩＦ０９０に対して出力する。その
後、データ００２（ＡＡＡ）をＩ／ＯバスＩＦ０９０に
出力し、Ｉ／Ｏバス１６４を経由して待機系常用プロセ
ッサ１１０のＩ／ＯバスＩＦ０９０へ転送する。

【００５０】［待機系常用プロセッサ＃１の動作］拡張
プロセッサ１１１からのアドレス情報＝５００番地は、
Ｉ／ＯバスＩＦ０９０内の送受信部０９２を経由して、
主メモリ１３０上の５００番地にデータ情報＝ＡＡＡを
書き込み、一致化が終了する。

【００５１】本実施形態によれば、各プロセッサのＣＭ
Ｅ内に一致化のために、他プロセッサ対応に転送されて
くる共有情報（アドレス、データ）を格納する転送用格
納バッファを備え、一致化バスに故障が発生した場合
に、自系の隣接プロセッサを経由する迂回路により相手
系に共有データを転送して、共有データの一致化を可能
にするので、システムの信頼性を向上できる。

【００５２】〔実施形態４〕実施形態３では、各プロセ
ッサのＣＭＥに、他プロセッサの共有データの転送用納
バッファを設けている。これに対し、本実施形態のマル
チプロセッサシステムでは、各プロセッサの主メモリ内
に、他プロセッサの共有データの転送エリアを設けてい
る。ＣＭＥの構成は、他プロセッサ用転送バッファ０３
６を持たない以外は、図６の構成と同様になる。

【００５３】本実施形態のマルチプロセッサの構成、二
重化システム構成は基本的には上記の実施形態と同様で
あり、図５に示した別ルートを使用する例で、一致化方
式を説明する。即ち、常用系プロセッサ０１０と待機系
プロセッサ１１０の間を結ぶ一致化バスＡ０６１に、故
障または異常が発生した場合、プロセッサ０１０がプロ
セッサ１１０から異常受信応答信号（断線故障時は無応
答）を受け取ると、一致化バスＡ０６１による転送不能
と判断し、〜〜ルートによる一致化処理が行なわ
れる。

【００５４】図８は、本実施形態における主メモリマッ
プを示す。常用系プロセッサ０１０（＃１）の主メモリ
０３０の５００〜１０００番地に共有エリア０３３を割
り付け、図示ではその５００番地に共有データ＝ＡＡＡ
が格納されている。一致化バスＡ０６１故障時に、＃１
の一致化処理を代行する常用系拡張プロセッサ０１１
（＃２）の主メモリ０３０の１０００〜１２００番地に
は、＃１のアドレス転送エリア０３４、データ転送エリ
ア０３５が割当てられる。

【００５５】待機系拡張プロセッサ１１１（＃２）の主
メモリ０３０は、常用系のプロセッサ＃２と同じマッピ
ングとなり、１０００〜１２００番地にアドレス転送エ
リア１３４とデータ転送エリア１３５が割当てられる。
一致化先である待機系プロセッサ１１０（＃１）の主メ
モリ０３０は、常用系プロセッサ＃１と同じマッピング
となる。以下、本構成による動作を詳細に説明する。

【００５６】［常用系プロセッサ＃１の動作］一致化バ
スＡ０６１に異常が生じ、待機系プロセッサ１１０から
の異常受信応答信号（断線故障時は無応答）を受信する
と、常用系プロセッサ０１０はＣＭＥ内の送受信回路０
４３の異常監視部０９８が異常を検出し、送信データバ
ッファ００９内のデータ００２（＝ＡＡＡ）、送信アド
レスバッファ００８内のアドレス００１（＝５００番
地）をバスＩＦ回路０９３へ転送する。

【００５７】バスＩＦ回路０９３は、拡張プロセッサ０
１１における他プロセッサ転送エリア（上限レジスタ０
９５、下限レジスタ０９６）のエリア情報（ここでは、
先頭番地である１０００番地）をＩ／ＯバスＩＦ０９０
に対して出力し、同時に共有データであるアドレス情報
＝５００番地とデータ情報＝ＡＡＡをＩ／ＯバスＩＦ０
９０に出力する。これらの情報はＩ／Ｏバス０６４を経
由して拡張プロセッサ０１１のＩ／ＯバスＩＦ０９０へ
転送される。

【００５８】［常用系拡張プロセッサ＃２の動作］常用
系プロセッサ０１０からの転送先エリア情報（＝１００
０番地）及び、共有データのアドレス情報とデータ情報
は、ＣＭＥ内バスＩＦ回路０９３を経由して転送範囲比
較回路０４２へ取り込まれ、ここで他プロセッサ転送エ
リア上限レジスタ０９５、下限レジスタ０９５による転
送エリア範囲（ここでは、１０００番地〜１２００番
地）と比較され、共有データか否かをチエックする。共
有データの場合、アドレス情報を送信アドレスバッファ
００８、データ情報を送信データバッファ００９へ転送
する。以後、バッファ００８、００９の内容は、実施形
態３の場合と同様に一致化バスＢ０６２を経由し、待機
系拡張プロセッサ１１１の送受信回路０４３へ送信す
る。

【００５９】［待機系拡張プロセッサ＃２の動作］常用
系拡張プロセッサ０１１から受信した、他プロセッサの
アドレス情報（＝５００番地）は受信アドレスバッファ
００６に、データ情報（＝ＡＡＡ）は受信データバッフ
ァ００７に一旦、格納したの後、転送範囲比較回路０４
２によって転送エリア範囲（１０００〜１２００番地）
と比較し、他プロセッサの共有データか判断する。他プ
ロセッサからの共有データの場合、バスＩＦ回路０９３
へ転送する。

【００６０】バスＩＦ回路０９３のプロセッサ選定部０
９４は、他プロセッサ転送先エリア（＝１０００番地）
をアドレス００１（＝５００番地）に変換し、Ｉ／Ｏバ
スＩＦ０９０に対して出力する。その後、データ００２
（＝ＡＡＡ）をＩ／ＯバスＩＦ０９０に出力し、Ｉ／Ｏ
バス０６４を経由して待機系常用プロセッサ１１０のＩ
／ＯバスＩＦ０９０へと転送する。

【００６１】［待機系常用プロセッサ＃１の動作］拡張
プロセッサ１１１から転送されてきたアドレス００１と
データ００２は、Ｉ／ＯバスＩＦ０９０の送受信部０９
２を介して、主メモリ０３０のアドレス＝５００番地に
データ＝ＡＡＡとして書き込まれ、一致化が終了する。

【００６２】本実施形態によれば、一致化バスルートに
異常の発生した場合に、別ルートによる一致化が可能に
なるので、マルチプロセッサ二重化システムの信頼性を
向上できる。特に、別ルートの転送バッファとして主メ
モリの一部を利用するので、他プロセッサ共有情報（ア
ドレス、データ）の格納エリアは可変にできる。

【００６３】なお、上記の実施形態において、常用系プ
ロセッサ０１０と待機系プロセッサ１１０間で迂回路に
よって共有データを一致化する場合に、常用系拡張プロ
セッサ０１１と待機系拡張プロセッサ１１１は、他プロ
セッサからの共有データを主メモリに書き込まずに、一
致化バス０６０、Ｉ／Ｏバス０６４に対して直接、共有
データを転送することができる。これによって、共有デ
ータ一致化処理中のメモリ書き込み時間が削減でき、一
致化処理を高速化できる。

【００６４】〔実施形態５〕本実施形態では、マルチタ
スクの二重化システムにおける共有データ一致化方式を
説明する。本実施形態ではタスク切り替え時、共有エリ
アがタスク毎に可変設定される。ハードウェアは、図１
ないし図３の構成と同様である。

【００６５】図８に、本実施形態の主メモリマップを示
す。各主メモリ０３０（１３０）には、各タスク＃１〜
＃３の領域可変となるタスク＃１用共有エリア０７１、
タスク＃２用共有エリア０７３、タスク＃３用共有エリ
ア０７５と、タスク毎のプログラム格納領域０７２、０
７４、０７６と、タスク設定エリア０８９が設けられ
る。

【００６６】タスク設定エリア０８９は、タスク毎の共
有エリアのアドレス上限及び下限値を設定する、共有ア
ドレス上限エリア０８１，０８３，０８５及び共有アド
レス下限エリア０８２，０８４，０８６と、タスク切り
替え時に前回起動されたタスクの共有アドレス上限及び
下限値を退避する前タスク保存エリア０８７，０８８を
有している。タスク設定エリア０８９には初期立ち上げ
時に、各タスクの共有エリアのアドレス範囲を指定して
おく。

【００６７】図９に、タスク切り替え動作のフローを示
す。タスク切り替えはＯＳのタスク管理機能０９９によ
って処理される。タスク＃１の処理中にタスク＃２が起
動されると、ＯＳはＣＭＥの上限レジスタ０４４及び下
限レジスタ０４５の示すタスク＃１の共有アドレス範囲
を読み出し、主メモリ０３０上の前タスク退避用エリア
０８７、０８８に保存する（Ｓ１）。次に、ＯＳは主メ
モリの共有上限エリア０８３及び下限エリア０８４の示
すタスク＃２の共有アドレス範囲を、ＣＭＥ０４０内の
共有エリア上限レジスタ０４４及び下限レジスタ０４５
に書き込む（Ｓ２）。

【００６８】図１０に、タスク切り替えによる主メモリ
マップの一例を示す。同図（ａ）はタスク＃１の実行時
で、タスク＃１共有上限エリア０８１に１００、下限エ
リア０８２に２００が格納されているので、タスク＃１
用共有エリア０７１は主メモリ上のアドレス１００番地
〜２００番地となる。同図（ｂ）はタスク＃２の実行時
で、タスク＃２用共有エリア０７３は主メモリ上のアド
レス５００番地〜６００番地となる。

【００６９】その後、タスク＃２の処理が開始される
（Ｓ２）。タスク＃２の処理が終了すると、ＯＳは前タ
スク保存用エリア上限０８７，前タスク保存用エリア下
限０８８内のアドレス値をＣＭＥ０４０の共有エリア上
限レジスタ０４４及び下限レジスタ０４５に書き戻し
（Ｓ４）、タスク＃１の処理が再開される。

【００７０】以上のように、タスク切り替え時に共有エ
リア上限レジスタ０４４及び下限レジスタ０４５のダイ
ナミックな書き換えができるので、タスク毎の共有デー
タのアドレス管理が可能となる。なお、タスク切り替え
後のＣＭＥによる共有データの一致化動作は、実施形態
１の場合と同様に行なわれる。

【００７１】本実施形態によって、タスク毎の共有エリ
アが動的に可変設定できるので、タスクの増設分を考慮
した共有エリアの確保が不要となり、メモリ資源の有効
活用が可能となる。また、プログラム設計時において、
他のタスクを意識せずプログラミングできることから、
ソフト開発が容易になる。

【００７２】

【発明の効果】本発明の二重化システムによれば、主メ
モリバスを直接スヌープして、主メモリ上の共有データ
エリアへアクセスするデータを検知し、相手系に送信し
て一致化処理を行なう機能を各プロセッサに設けている
ので、従来のシステム共通のＧＭが不要になり、メモリ
資源の有効活用とメモリ管理の簡素化が可能になる効果
がある。

【００７３】また、主メモリ上の共有データエリアを任
意に指定するとともに、該共有エリアにアクセスするデ
ータのみを一致化処理するように一元管理するので、共
有データを意識することなくソフトウェア開発ができ
る。

【００７４】本発明のマルチタスクの二重化システムに
よれば、タスク切り替えと同時に、主メモリ上のタスク
毎の共有エリアが動的に切り替わるので、マルチタスク
のソフトウェア構築に際して、各タスク間での共有エリ
アの割付けが不要になり、システムの開発や変更が容易
になる。

【００７５】本発明のマルチプロセッサの二重化システ
ムによれば、システム共通のバス（Ｉ／Ｏバス）とは別
に、系間に一致化バスを設けて共有データを転送するの
で、主メモリアクセスと同時に共有データの転送処理が
開始され、マルチプロセッサにより共有データが増加し
ても一致化処理を高速化でき、マルチプロセッサの処理
性を維持できる効果がある。あるいは、シングルシステ
ムに比べた二重化システムでの処理能力低下を防止でき
る。

【００７６】また、所定の一致化バスルートの故障時
に、隣接プロセッサとその一致化バスを経由する別ルー
ト一致化処理の機能を有しているので、システムの信頼
性を向上できる効果がある。

【図面の簡単な説明】

【図１】本発明の基本的な実施形態による二重化システ
ムの構成図。

【図２】図１の実施形態における主メモリマップ。

【図３】実施形態１による共有データ一致化装置（ＣＭ
Ｅ）の構成図。

【図４】実施形態２によるマルチプロセッサの二重化シ
ステムの構成図。

【図５】実施形態３による別ルート一致化方式のルート
説明図。

【図６】実施形態３による別ルート一致化方式のＣＭＥ
の構成図。

【図７】実施形態４における主メモリマップ。

【図８】実施形態５における主メモリマップ。

【図９】実施形態５におけるタスク切替のフロー図。

【図１０】実施形態５における一動作例の主メモリマッ
プ。

【図１１】ＧＭを使用する従来の二重化システムの構成
図。

【符号の説明】

００１…アドレス、００２…データ、００３…共有デー
タ、００６…受信アドレスバッファ、００７…受信デー
タバッファ、００８…送信アドレスバッファ、００９…
送信データバッファ、０１０…常用系プロセッサ、０１
１〜０１２…常用系拡張プロセッサ、０２０…ＭＰＵ、
０２１…主メモリバス、０３０…主メモリ、０３３…共
有エリア、０３６…他プロセッサ用転送バッファ、０４
０…ＣＭＥ、０４１…メモリアクセス情報取得回路、０
４２…転送範囲比較回路、０４３…送受信回路、０４４
…共有エリア上限レジスタ、０４５…共有エリア下限レ
ジスタ、０４６…メモリアクセス回路、０４７…送信／
受信状態管理回路、０４９…タイミング回路、０５０…
アクセス情報取得タイミング回路、０５１…メモリバス
インターフェース、０５２…メモリアクセス権取得回
路、０６０…常用系一致化バス、０６１…常用系一致化
バスＡ、０６２…常用系一致化バスＢ、０６３…常用系
一致化バスＣ、０６４…常用系Ｉ／Ｏバス、０７０…共
有エリア、０７１…タスク＃１用共有エリア、０７３…
タスク＃２用共有エリア、０７５…タスク＃３用共有エ
リア、０８１…タスク＃１共有エリア上限、０８２…タ
スク＃１共有エリア下限、０８３…タスク＃３共有エリ
ア上限、０８４…タスク＃３共有エリア下限、０８５…
タスク＃３共有エリア上限、０８６…タスク＃３共有エ
リア下限、０８７…前タスク保存エリア上限、０８８…
前タスク保存エリア下限、０８９…タスク設定エリア、
０９０…Ｉ／ＯバスＩＦ、０９１…他プロセッサ転送エ
リア報告レジスタ、０９２…送受信部、０９３…バスＩ
Ｆ回路、０９４…プロセッサ選定部、０９５…他プロセ
ッサ転送エリア上限レジスタ、０９６…他プロセッサ転
送エリア下限レジスタ、０９７…バッファ制御部、０９
８…異常監視部、０９９…ＯＳ、１１０…待機系プロセ
ッサ、１１１，１１２…待機系拡張プロセッサ、１２０
…ＭＰＵ、１２１…主メモリバス、１３０…主メモリ、
１３３…共有エリア、１３４…プロセッサ０１０用アド
レス転送エリア、１３５…プロセッサ０１０用データ転
送エリア、１３６…プロセッサ０１０用転送バッファ、
１３７…プロセッサ０１１用転送バッファ、１３８…ア
ドレスバッファ、１３９…データバッファ、１４０…Ｃ
ＭＥ、１４１…メモリアクセス情報取得回路、１４２…
転送範囲比較回路、１４３…送受信回路、１４４…共有
エリア上限レジスタ、１４５…共有エリア下限レジス
タ、１４６…メモリアクセス回路、１６４…常用系Ｉ／
Ｏバス、２４０…メモリアクセス情報取得アドレスレジ
スタ、２４１…メモリアクセス情報取得データレジス
タ、２４２…メモリアクセスデータレジスタ、２４３…
メモリアクセスアドレスレジスタ、２４４…送信バッフ
ァ、２４５…受信バッファ、２５０…メモリデータ、２
５１…メモリアドレス、２５２…メモリライト信号、２
５３…メモリ選択信号、２５４…メモリバス使用権要求
信号、２５５…メモリバス使用許可信号、２５５，２５
６…一致化信号。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 長山 久雄 茨城県日立市大みか町五丁目２番１号 日 立プロセスコンピュータエンジニアリング 株式会社内 (72)発明者 黒澤 憲一 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 高松 良一 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 大橋 章宏 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 橋本 忠彦 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 桝井 晃二 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内

Claims (9)

【特許請求の範囲】
1. 【請求項１】 主メモリバスで接続されたＭＰＵ及び主
   記憶装置と、相手系と共有情報を送受する送受信回路を
   持つ共有データ一致化装置（以下、ＣＭＥと略称）を備
   えるプロセッサの二重化システムにおいて、 主記憶装置は、前記共有データを記憶する共有エリアを
   有し、 前記ＣＭＥは、ＭＰＵから主記憶装置へ書き込むアドレ
   スとデータを含むアクセス情報を主メモリバスからスヌ
   ープするメモリアクセス情報取得手段、相手系からの受
   信情報が前記共有データの場合に前記共有エリアに書き
   込むメモリアクセス手段、前記共有エリアの範囲を指定
   する共有エリア設定手段、前記アクセス情報または前記
   受信情報中のアドレスが前記共有エリアの範囲内にある
   とき、該情報を共有データと判断する共有データ監視手
   段を有することを特徴とする二重化システム。
2. 【請求項２】 請求項１において、 前記ＣＭＥは、自系のプロセッサの送信／受信状態に応
   じてＣＭＥ内の情報の流れを送信側または受信側に切り
   替える送受信状態管理手段を有していることを特徴とす
   る二重化システム。
3. 【請求項３】 請求項１または２において、 前記共有データを送受するために自系と相手系のプロセ
   ッサを接続する一致化バスを設け、ＭＰＵの処理と並行
   して一致化処理できるように構成したことを特徴とする
   二重化システム。
4. 【請求項４】 マルチタスクのプログラムを記憶する主
   記憶装置と、タスクを切り替えながら前記プログラムを
   実行するＭＰＵと、主記憶装置とＭＰＵを接続する主メ
   モリバスと、相手系と共有情報を送受する送受信回路を
   持つ共有データ一致化装置（以下、ＣＭＥと略称）を備
   えるプロセッサの二重化システムにおいて、 主記憶装置は、前記共有データを記憶するタスク毎の共
   有エリアと、各共有エリア範囲の設定エリアと、あるタ
   スクの実行中に他のタスクを実行する場合に前記あるタ
   スクの共有エリア範囲を一時的に退避する保存エリアを
   有し、 前記ＣＭＥは、ＭＰＵから主記憶装置へ書き込むアドレ
   スとデータを含むアクセス情報を主メモリバスからスヌ
   ープするメモリアクセス情報取得手段、相手系からの受
   信情報が前記共有データの場合に前記共有エリアに書き
   込むメモリアクセス手段、タスク切り替えに応じてその
   共有エリア範囲を管理し、前記アクセス情報または前記
   受信報中のアドレスが当該共有エリア範囲内にあると
   き、該情報を共有データと判断する共有データ監視手段
   を有していることを特徴とする二重化システム。
5. 【請求項５】 ＭＰＵと主記憶装置とＩ／Ｏバスインタ
   ーフェースを持つ複数のプロセッサをＩ／Ｏバス（また
   はシステムバス）で接続するマルチプロセッサと、相手
   系と共有情報を送受する送受信回路を持つ共有データ一
   致化装置（以下、ＣＭＥと略称）を各プロセッサに備え
   るマルチプロセッサの二重化システムにおいて、 主記憶装置に前記共有データを記憶する共有エリアを有
   し、対応関係にある自系と相手系のプロセッサ間で前記
   送受信回路を接続する一致化バスを設け、前記ＣＭＥが
   前記ＩＯバスによる系内のプロセッサ間通信と並行して
   共有データ一致化処理を行なえるように前記ＣＭＥを構
   成したことを特徴とするマルチプロセッサの二重化シス
   テム。
6. 【請求項６】 請求項５において、 前記ＣＭＥは、ＭＰＵから主記憶装置へ書き込むアドレ
   スとデータを含むアクセス情報を主メモリバスからスヌ
   ープするメモリアクセス情報取得手段、相手系からの受
   信情報が前記共有データの場合に前記共有エリアに書き
   込むメモリアクセス手段、前記共有エリアの範囲を指定
   する共有エリア設定手段、前記アクセス情報または前記
   受信情報中のアドレスが前記共有エリアの範囲内にある
   とき、該情報を共有データと判断する共有データ監視手
   段を有していることを特徴とするマルチプロセッサの二
   重化システム。
7. 【請求項７】 請求項６において、 前記ＣＭＥは、前記一致化バスを経由する相手系からの
   応答信号を監視する異常監視手段と、他プロセッサの転
   送エリアアドレスを指定する転送エリア設定手段と、前
   記異常監視手段がバス異常（無応答）を検知した場合
   に、前記転送エリアアドレスと前記アクセス情報を前記
   Ｉ／Ｏバスインタフェースに出力するバスＩＦ手段を備
   え、系内の他プロセッサとその一致化バスを経由する迂
   回ルートを通じて相手系へ共有データを送信するように
   構成したことを特徴とするマルチプロセッサの二重化シ
   ステム。
8. 【請求項８】 請求項７において、 前記転送エリアアドレスは、前記他プロセッサのＣＭＥ
   内に設けられる転送データバッファのアドレス範囲に設
   定されることを特徴とするマルチプロセッサの二重化シ
   ステム。
9. 【請求項９】 請求項７において、 前記転送エリアアドレスは、前記他プロセッサの主記憶
   装置内に設けられる転送エリアのアドレス範囲に設定さ
   れることを特徴とするマルチプロセッサの二重化システ
   ム。