JPH09298553A - 情報通信ネットワークシステムとその端末装置 - Google Patents
情報通信ネットワークシステムとその端末装置Info
- Publication number
- JPH09298553A JPH09298553A JP8109744A JP10974496A JPH09298553A JP H09298553 A JPH09298553 A JP H09298553A JP 8109744 A JP8109744 A JP 8109744A JP 10974496 A JP10974496 A JP 10974496A JP H09298553 A JPH09298553 A JP H09298553A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- delay
- delay control
- center device
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 高速度の動作クロックを用いることなく高精
度の遅延制御を行なえるようにし、これにより低価格の
端末装置を使用しながら高スループットの伝送を実現す
る。 【解決手段】 センタ装置においてカードモデムとの間
の伝送遅延を測定して、この伝送遅延を補正するための
遅延制御量データをカードモデムに通知し、カードモデ
ムにはその変調部のタイミングイコライザに上り伝送信
号の送信タイミングを遅延するためのバッファ４８とＦ
ＩＲフィルタ４９とを設け、このバッファ４８で上り伝
送信号を動作クロックＣＫのカウント値に相当する時間
だけ遅延制御するとともに、ＦＩＲフィルタ４９のタッ
プ係数Ｗを可変してその伝達特性を動作クロックＣＫの
１周期未満の範囲で時間軸方向に平行移動させることに
より上記上り伝送信号の位相を制御するようにしたもの
である。
度の遅延制御を行なえるようにし、これにより低価格の
端末装置を使用しながら高スループットの伝送を実現す
る。 【解決手段】 センタ装置においてカードモデムとの間
の伝送遅延を測定して、この伝送遅延を補正するための
遅延制御量データをカードモデムに通知し、カードモデ
ムにはその変調部のタイミングイコライザに上り伝送信
号の送信タイミングを遅延するためのバッファ４８とＦ
ＩＲフィルタ４９とを設け、このバッファ４８で上り伝
送信号を動作クロックＣＫのカウント値に相当する時間
だけ遅延制御するとともに、ＦＩＲフィルタ４９のタッ
プ係数Ｗを可変してその伝達特性を動作クロックＣＫの
１周期未満の範囲で時間軸方向に平行移動させることに
より上記上り伝送信号の位相を制御するようにしたもの
である。
Description
【０００１】
【発明の属する技術分野】この発明は、ＣＡＴＶ（Cabl
e Television）ネットワーク等の情報通信ネットワーク
を利用して高速パケット通信を行なうシステムに係わ
り、特に端末装置からセンタ装置への上り情報伝送方式
に遅延制御方式を適用したシステムとその端末装置に関
する。
e Television）ネットワーク等の情報通信ネットワーク
を利用して高速パケット通信を行なうシステムに係わ
り、特に端末装置からセンタ装置への上り情報伝送方式
に遅延制御方式を適用したシステムとその端末装置に関
する。
【０００２】
【従来の技術】近年、情報スーパーハイウエイの実現形
態の一つとして、ＣＡＴＶネットワークの利用が検討さ
れている。これは、ＣＡＴＶネットワークが、ビデオ信
号等を伝送できる広帯域性や広いカバーエリアを有して
いるためである。
態の一つとして、ＣＡＴＶネットワークの利用が検討さ
れている。これは、ＣＡＴＶネットワークが、ビデオ信
号等を伝送できる広帯域性や広いカバーエリアを有して
いるためである。
【０００３】この様なＣＡＴＶネットワークを利用した
情報通信ネットワークシステムは、一般にヘッドエンド
等のセンタ装置とセットトップボックス等と呼ばれる多
数の端末装置との間をツリー状ネットワークにより接続
したものから構成される。また最近では、伝送品質の向
上とさらなる広帯域化を目指して、ＨＦＣ（Hybrid Fib
er Coax ）ネットワークの導入が検討されている。ＨＦ
Ｃネットワークは、大規模な同軸ツリー状ネットワーク
を小規模な複数の同軸ツリー状ネットワークに分解し、
センタ装置とこれらの小規模な同軸ツリー状ネットワー
クとの間を光伝送路を介して接続したものである。
情報通信ネットワークシステムは、一般にヘッドエンド
等のセンタ装置とセットトップボックス等と呼ばれる多
数の端末装置との間をツリー状ネットワークにより接続
したものから構成される。また最近では、伝送品質の向
上とさらなる広帯域化を目指して、ＨＦＣ（Hybrid Fib
er Coax ）ネットワークの導入が検討されている。ＨＦ
Ｃネットワークは、大規模な同軸ツリー状ネットワーク
を小規模な複数の同軸ツリー状ネットワークに分解し、
センタ装置とこれらの小規模な同軸ツリー状ネットワー
クとの間を光伝送路を介して接続したものである。
【０００４】ところで、この種の情報通信ネットワーク
システムは、センタ装置から各端末装置へ向かう下り伝
送路では、センタ装置が一元的に信号を送出するため有
効フレーム使用率の高い伝送が可能である。しかし、各
端末装置からセンタ装置へ向かう上り伝送路では、多数
の端末装置が任意に信号を送信するため衝突が発生し易
く効率的な伝送が難しい。そこで、従来より上り伝送路
において衝突の発生を低減して有効フレーム使用率を高
めるアクセス方式が種々提案されている。
システムは、センタ装置から各端末装置へ向かう下り伝
送路では、センタ装置が一元的に信号を送出するため有
効フレーム使用率の高い伝送が可能である。しかし、各
端末装置からセンタ装置へ向かう上り伝送路では、多数
の端末装置が任意に信号を送信するため衝突が発生し易
く効率的な伝送が難しい。そこで、従来より上り伝送路
において衝突の発生を低減して有効フレーム使用率を高
めるアクセス方式が種々提案されている。
【０００５】例えばポーリング方式は、センタ装置が各
端末装置を個別に呼び出して、各端末装置からの送信要
求の有無を１台１台確認していく方式で、衝突の発生を
効果的に防止できる。また各端末装置がパケットを送信
しようとする際にセンタ装置へ送信要求を送信し、これ
に対しセンタ装置が送信許可を与えることで端末装置が
パケットの送信を開始する方式もある。この方式によっ
ても、衝突の発生を未然に防止してスループットの高い
通信が可能となる。しかし、これらのアクセス方式を効
果的に使用するには、各端末装置とセンタ装置との間の
伝送遅延を考慮して、各端末装置の送信タイミングを高
精度に制御することが必要である。
端末装置を個別に呼び出して、各端末装置からの送信要
求の有無を１台１台確認していく方式で、衝突の発生を
効果的に防止できる。また各端末装置がパケットを送信
しようとする際にセンタ装置へ送信要求を送信し、これ
に対しセンタ装置が送信許可を与えることで端末装置が
パケットの送信を開始する方式もある。この方式によっ
ても、衝突の発生を未然に防止してスループットの高い
通信が可能となる。しかし、これらのアクセス方式を効
果的に使用するには、各端末装置とセンタ装置との間の
伝送遅延を考慮して、各端末装置の送信タイミングを高
精度に制御することが必要である。
【０００６】すなわち、システムのカバーエリアが広く
なればなるほど、センタ装置に近い端末装置とセンタ装
置から遠い端末装置との間の伝送距離の差が大きくな
り、これに伴い伝送信号の伝送遅延量の差も大きくな
る。そこで、従来のシステムでは上記伝送遅延量を考慮
した遅延制御方式が採用されている。この遅延制御方式
は、例えばシステムの運用開始時や端末装置が増設され
た時に、センタ装置が各端末装置との間でそれぞれ信号
の授受を行なうことにより各端末装置との間の伝送遅延
量を測定する。そして、この伝送遅延量の測定値に基づ
いて各端末装置に送信タイミングの遅延制御量を通知
し、以後各端末装置がこの通知された遅延制御量に従っ
て送信信号の送信タイミングを遅延制御して送信するも
のである。このような方式を採用することで、各端末装
置が送信した信号が、伝送路上で衝突を起こさずしかも
大きなガードタイムを設けずにセンタ装置で受信される
ようになり、これにより衝突の発生は低減されてスルー
プットの高い上り情報伝送が可能となる。
なればなるほど、センタ装置に近い端末装置とセンタ装
置から遠い端末装置との間の伝送距離の差が大きくな
り、これに伴い伝送信号の伝送遅延量の差も大きくな
る。そこで、従来のシステムでは上記伝送遅延量を考慮
した遅延制御方式が採用されている。この遅延制御方式
は、例えばシステムの運用開始時や端末装置が増設され
た時に、センタ装置が各端末装置との間でそれぞれ信号
の授受を行なうことにより各端末装置との間の伝送遅延
量を測定する。そして、この伝送遅延量の測定値に基づ
いて各端末装置に送信タイミングの遅延制御量を通知
し、以後各端末装置がこの通知された遅延制御量に従っ
て送信信号の送信タイミングを遅延制御して送信するも
のである。このような方式を採用することで、各端末装
置が送信した信号が、伝送路上で衝突を起こさずしかも
大きなガードタイムを設けずにセンタ装置で受信される
ようになり、これにより衝突の発生は低減されてスルー
プットの高い上り情報伝送が可能となる。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
遅延制御方式には次のような解決すべき課題があった。
すなわち、ディジタル信号を伝送するシステムでは、セ
ンタ装置および端末装置においてディジタル変調処理等
のために伝送レートに応じた動作クロックが必要であ
る。例えばＱＰＳＫ（Quadrature Phase Shift Keying
）方式では、タイミング誤差による伝送特性劣化を抑
圧する観点から、シンボルレート（１．５Ｍシンボル／
sec ）の１６倍である２４ＭＨｚ程度の動作クロックが
必要である。ここで、遅延制御もこの動作クロックを用
いて行なっている。このため、上記ＱＰＳＫ方式では、
２４ＭＨｚの動作クロックの周期に相当する時間精度で
遅延制御を行なうことが可能である。
遅延制御方式には次のような解決すべき課題があった。
すなわち、ディジタル信号を伝送するシステムでは、セ
ンタ装置および端末装置においてディジタル変調処理等
のために伝送レートに応じた動作クロックが必要であ
る。例えばＱＰＳＫ（Quadrature Phase Shift Keying
）方式では、タイミング誤差による伝送特性劣化を抑
圧する観点から、シンボルレート（１．５Ｍシンボル／
sec ）の１６倍である２４ＭＨｚ程度の動作クロックが
必要である。ここで、遅延制御もこの動作クロックを用
いて行なっている。このため、上記ＱＰＳＫ方式では、
２４ＭＨｚの動作クロックの周期に相当する時間精度で
遅延制御を行なうことが可能である。
【０００８】しかし、最近では変調方式としてＱＰＳＫ
（Quadrature Phase Shift Keying）方式に代わってさ
らに伝送能力の高い１６ＱＡＭ（Quadrature Amplitude
Modulation ）方式あるいは６４ＱＡＭ方式が採用され
つつある。ＱＡＭ方式では、復調信号のアイパターンの
開口度がＱＰＳＫ方式に比べて小さくなる。例えば１６
ＱＡＭ方式の開口度は図９（ｂ）に示すようにＱＰＳＫ
方式（図９（ａ））の約１／３になる。
（Quadrature Phase Shift Keying）方式に代わってさ
らに伝送能力の高い１６ＱＡＭ（Quadrature Amplitude
Modulation ）方式あるいは６４ＱＡＭ方式が採用され
つつある。ＱＡＭ方式では、復調信号のアイパターンの
開口度がＱＰＳＫ方式に比べて小さくなる。例えば１６
ＱＡＭ方式の開口度は図９（ｂ）に示すようにＱＰＳＫ
方式（図９（ａ））の約１／３になる。
【０００９】このように復調アイパターンの開口度の小
さい変調方式を採用したシステムにおいて、上記ＱＰＳ
Ｋ方式の場合と同等の精度で遅延制御を行なおうとする
と、クロック周波数を上記アイパターン開口度の縮小分
だけ高くしなければならない。例えば先に述べた１６Ｑ
ＡＭ方式では、２４ＭＨｚの３倍である７２ＭＨｚの動
作クロックが必要となる。このような高速クロックを発
生するには、高価なクロック発生器が必要であり、また
回路の消費電力や発熱量が大きくなるためその対策のた
めに装置の大形化を招き非常に好ましくない。特に、将
来では６４ＱＡＭ方式等よりもさらに高能率の変調方式
を使用することになると予想されるが、このような高能
率変調方式ではアイパターンの横の開口度に応じて一層
の高精度化およびクロックの高速度化が必要となり、こ
れが装置の大形化やコストアップを招き非現実的とな
る。
さい変調方式を採用したシステムにおいて、上記ＱＰＳ
Ｋ方式の場合と同等の精度で遅延制御を行なおうとする
と、クロック周波数を上記アイパターン開口度の縮小分
だけ高くしなければならない。例えば先に述べた１６Ｑ
ＡＭ方式では、２４ＭＨｚの３倍である７２ＭＨｚの動
作クロックが必要となる。このような高速クロックを発
生するには、高価なクロック発生器が必要であり、また
回路の消費電力や発熱量が大きくなるためその対策のた
めに装置の大形化を招き非常に好ましくない。特に、将
来では６４ＱＡＭ方式等よりもさらに高能率の変調方式
を使用することになると予想されるが、このような高能
率変調方式ではアイパターンの横の開口度に応じて一層
の高精度化およびクロックの高速度化が必要となり、こ
れが装置の大形化やコストアップを招き非現実的とな
る。
【００１０】この発明は上記事情に着目してなされたも
ので、その目的とするところは、高速度の動作クロック
を用いることなく高精度の遅延制御を行なえるように
し、これにより低価格の端末装置を使用しながら高スル
ープットの伝送を実現できる情報通信ネットワークシス
テムとその端末装置を提供することにある。
ので、その目的とするところは、高速度の動作クロック
を用いることなく高精度の遅延制御を行なえるように
し、これにより低価格の端末装置を使用しながら高スル
ープットの伝送を実現できる情報通信ネットワークシス
テムとその端末装置を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
にこの発明の情報通信ネットワークシステムは、センタ
装置に、複数の端末装置との間の伝送遅延をそれぞれ測
定する伝送遅延測定手段と、この伝送遅延測定手段の測
定結果を基に遅延制御情報を生成して対応する端末装置
へ通知する遅延制御情報通知手段とを設け、かつ上記複
数の端末装置の各々には、上記センタ装置へ送信するデ
ィジタル信号の伝送速度に対応するクロックを発生する
ためのクロック発生手段と、第１の遅延制御手段と、所
定の伝達特性を持つディジタルフィルタを備えた第２の
遅延制御手段とを設ける。そして、第１の遅延制御手段
において、上記センタ装置から通知された遅延制御情報
を基に、センタ装置へのディジタル信号の送信タイミン
グを、上記クロック発生手段により発生されるクロック
の周期により規定される時間精度で遅延制御し、さらに
上記第２の遅延制御手段において、上記センタ装置から
通知された遅延制御情報を基に上記ディジタルフィルタ
のタップ係数を可変してその伝達特性を時間軸方向に微
小シフトし、これにより上記センタ装置へのディジタル
信号の送信タイミングを、上記クロック発生手段から発
生されるクロックの１周期未満の時間精度で遅延制御す
るようにしたものである。
にこの発明の情報通信ネットワークシステムは、センタ
装置に、複数の端末装置との間の伝送遅延をそれぞれ測
定する伝送遅延測定手段と、この伝送遅延測定手段の測
定結果を基に遅延制御情報を生成して対応する端末装置
へ通知する遅延制御情報通知手段とを設け、かつ上記複
数の端末装置の各々には、上記センタ装置へ送信するデ
ィジタル信号の伝送速度に対応するクロックを発生する
ためのクロック発生手段と、第１の遅延制御手段と、所
定の伝達特性を持つディジタルフィルタを備えた第２の
遅延制御手段とを設ける。そして、第１の遅延制御手段
において、上記センタ装置から通知された遅延制御情報
を基に、センタ装置へのディジタル信号の送信タイミン
グを、上記クロック発生手段により発生されるクロック
の周期により規定される時間精度で遅延制御し、さらに
上記第２の遅延制御手段において、上記センタ装置から
通知された遅延制御情報を基に上記ディジタルフィルタ
のタップ係数を可変してその伝達特性を時間軸方向に微
小シフトし、これにより上記センタ装置へのディジタル
信号の送信タイミングを、上記クロック発生手段から発
生されるクロックの１周期未満の時間精度で遅延制御す
るようにしたものである。
【００１２】したがってこの発明によれば、例えばシス
テムの運用開始時や端末装置が増設された時に、センタ
装置で端末装置との間の伝送遅延量が計測されて遅延制
御情報が端末装置に通知される。そして端末装置では、
ディジタル信号を送信する際に、上記遅延制御情報に応
じて、第１の遅延制御手段によりクロック周期により規
定される時間精度で送信タイミングの調整が遅延制御が
行なわれ、かつ第２の遅延制御手段におけるディジタル
フィルタのタップ係数の可変により上記クロックの１周
期未満の時間精度で送信タイミングの調整が行なわれ
る。すなわち、各端末装置におけるディジタル信号の送
信タイミングは、クロック周期の時間精度による粗調整
と、クロックの１周期未満の時間精度による微調整とに
分けてそれぞれ遅延制御されることになる。このため、
クロック周波数を高速化しなくても高精度の遅延制御が
可能となる。したがって、システムのスループットを高
く保持した上で、高価なクロック発生器が必要なくかつ
回路の消費電力や発熱量の少ない小形で安価な端末装置
を提供することができる。
テムの運用開始時や端末装置が増設された時に、センタ
装置で端末装置との間の伝送遅延量が計測されて遅延制
御情報が端末装置に通知される。そして端末装置では、
ディジタル信号を送信する際に、上記遅延制御情報に応
じて、第１の遅延制御手段によりクロック周期により規
定される時間精度で送信タイミングの調整が遅延制御が
行なわれ、かつ第２の遅延制御手段におけるディジタル
フィルタのタップ係数の可変により上記クロックの１周
期未満の時間精度で送信タイミングの調整が行なわれ
る。すなわち、各端末装置におけるディジタル信号の送
信タイミングは、クロック周期の時間精度による粗調整
と、クロックの１周期未満の時間精度による微調整とに
分けてそれぞれ遅延制御されることになる。このため、
クロック周波数を高速化しなくても高精度の遅延制御が
可能となる。したがって、システムのスループットを高
く保持した上で、高価なクロック発生器が必要なくかつ
回路の消費電力や発熱量の少ない小形で安価な端末装置
を提供することができる。
【００１３】また本発明は、遅延制御情報通知手段にお
いて、伝送遅延測定手段の測定結果を基に遅延制御量を
求めてこの遅延制御量をＮビットの２進数で表わして端
末装置に通知し、端末装置の第１の遅延制御手段では、
センタ装置から通知された上記遅延制御量の上位ｍビッ
トに相当するクロック数だけディジタル信号の送信タイ
ミングを遅延し、かつ第２の遅延制御手段では、センタ
装置から通知された上記遅延制御量の下位ｋ（ｋ＝Ｎ−
ｍ）ビットに対応するタップ係数をディジタルフィルタ
のタップに与えることにより、クロックの１周期未満の
送信位相を遅延制御することを特徴としている。
いて、伝送遅延測定手段の測定結果を基に遅延制御量を
求めてこの遅延制御量をＮビットの２進数で表わして端
末装置に通知し、端末装置の第１の遅延制御手段では、
センタ装置から通知された上記遅延制御量の上位ｍビッ
トに相当するクロック数だけディジタル信号の送信タイ
ミングを遅延し、かつ第２の遅延制御手段では、センタ
装置から通知された上記遅延制御量の下位ｋ（ｋ＝Ｎ−
ｍ）ビットに対応するタップ係数をディジタルフィルタ
のタップに与えることにより、クロックの１周期未満の
送信位相を遅延制御することを特徴としている。
【００１４】このように構成したことで、センタ装置か
ら各端末装置へ通知する遅延制御情報の情報量を少なく
することができ、これにより各端末装置の各々に遅延制
御情報を通知するために必要な時間を短縮することがで
きる。この効果は、端末装置の数が多くなればなるほど
顕著となる。
ら各端末装置へ通知する遅延制御情報の情報量を少なく
することができ、これにより各端末装置の各々に遅延制
御情報を通知するために必要な時間を短縮することがで
きる。この効果は、端末装置の数が多くなればなるほど
顕著となる。
【００１５】さらに本発明は、遅延制御情報通知手段に
おいて、伝送遅延測定手段で測定された伝送遅延量と、
端末装置との間の伝送路の線形歪みとに基づいて、伝送
遅延量を補償しかつ上記線形歪みを等化するためのタッ
プ係数を生成して、このタップ係数の情報を端末装置に
通知する。そして、端末装置では、センタ装置から通知
された上記タップ係数をディジタルフィルタのタップに
与えることにより、ディジタルフィルタの伝達特性を時
間軸方向に平行移動させると同時に伝達特性自体を可変
することを特徴としている。
おいて、伝送遅延測定手段で測定された伝送遅延量と、
端末装置との間の伝送路の線形歪みとに基づいて、伝送
遅延量を補償しかつ上記線形歪みを等化するためのタッ
プ係数を生成して、このタップ係数の情報を端末装置に
通知する。そして、端末装置では、センタ装置から通知
された上記タップ係数をディジタルフィルタのタップに
与えることにより、ディジタルフィルタの伝達特性を時
間軸方向に平行移動させると同時に伝達特性自体を可変
することを特徴としている。
【００１６】このように構成することで、センタ装置か
ら端末装置へ通知されるタップ係数情報には、遅延制御
のための情報ばかりでなく、伝送路の線形歪みを等化す
るための情報も含まれることになり、このタップ係数情
報によりディジタルフィルタの伝達特性を制御すること
により、送信タイミングの遅延制御とともに伝送路のプ
リ等化も行なうことが可能となる。すなわち、一つのデ
ィジタルフィルタを用いるだけで、送信タイミングの遅
延量の微調整と、伝送路特性のプリ等化とを同時に行な
い得る。
ら端末装置へ通知されるタップ係数情報には、遅延制御
のための情報ばかりでなく、伝送路の線形歪みを等化す
るための情報も含まれることになり、このタップ係数情
報によりディジタルフィルタの伝達特性を制御すること
により、送信タイミングの遅延制御とともに伝送路のプ
リ等化も行なうことが可能となる。すなわち、一つのデ
ィジタルフィルタを用いるだけで、送信タイミングの遅
延量の微調整と、伝送路特性のプリ等化とを同時に行な
い得る。
【００１７】一方、この発明の端末装置は、伝送遅延制
御用の手段として、第１の遅延制御手段と、所定の伝達
特性を持つディジタルフィルタを有する第２の遅延制御
手段とを備えている。そして、第１の遅延制御手段にお
いて、例えばセンタ装置からの通知または端末装置での
保守員等の入力操作により予め与えられた遅延制御情報
に基づいて、センタ装置へのディジタル信号の送信タイ
ミングを、クロック発生手段により発生されるクロック
の周期により規定される時間精度で遅延制御するように
し、かつ第２の遅延制御手段において、上記遅延制御情
報に基づいて上記ディジタルフィルタのタップ係数を可
変してその伝達関数を時間軸方向に平行移動させること
により、上記センタ装置へのディジタル信号の送信タイ
ミングを上記クロックの１周期未満の時間精度で遅延制
御するようにしたものである。
御用の手段として、第１の遅延制御手段と、所定の伝達
特性を持つディジタルフィルタを有する第２の遅延制御
手段とを備えている。そして、第１の遅延制御手段にお
いて、例えばセンタ装置からの通知または端末装置での
保守員等の入力操作により予め与えられた遅延制御情報
に基づいて、センタ装置へのディジタル信号の送信タイ
ミングを、クロック発生手段により発生されるクロック
の周期により規定される時間精度で遅延制御するように
し、かつ第２の遅延制御手段において、上記遅延制御情
報に基づいて上記ディジタルフィルタのタップ係数を可
変してその伝達関数を時間軸方向に平行移動させること
により、上記センタ装置へのディジタル信号の送信タイ
ミングを上記クロックの１周期未満の時間精度で遅延制
御するようにしたものである。
【００１８】この端末装置によれば、先に述べた情報通
信ネットワークシステムと同様に、端末装置におけるデ
ィジタル信号の送信タイミングが、クロック周期の時間
精度による粗調整と、クロックの１周期未満の時間精度
による微調整とに分けてそれぞれ遅延制御されることに
なる。このため、クロック周波数を高速化しなくても高
精度の遅延制御が可能となる。したがって、高価なクロ
ック発生器が必要なくかつ回路の消費電力や発熱量の少
ない小形で安価な端末装置を提供することができる。
信ネットワークシステムと同様に、端末装置におけるデ
ィジタル信号の送信タイミングが、クロック周期の時間
精度による粗調整と、クロックの１周期未満の時間精度
による微調整とに分けてそれぞれ遅延制御されることに
なる。このため、クロック周波数を高速化しなくても高
精度の遅延制御が可能となる。したがって、高価なクロ
ック発生器が必要なくかつ回路の消費電力や発熱量の少
ない小形で安価な端末装置を提供することができる。
【００１９】また他の発明の端末装置は、第１の遅延制
御手段において、端末装置からセンタ装置へ向かう上り
伝送路上の伝送遅延を補正するための第１の遅延制御情
報に基づいて、上記センタ装置へのディジタル信号の送
信タイミングを上記クロック発生手段により発生される
クロックの周期により規定される時間精度で遅延制御す
るようにし、かつ第２の遅延制御手段においては、上記
上り伝送路における伝送遅延を補正しかつ上り伝送路上
の線形歪みを等化する情報を含む第２の遅延制御情報に
基づいて、上記ディジタルフィルタのタップ係数を可変
し、これによりディジタルフィルタの伝達関数を時間軸
方向に平行移動させて上記センタ装置へのディジタル信
号の送信タイミングを上記クロックの１周期未満の時間
精度で遅延制御するとともに、上記ディジタルフィルタ
の伝達関数の特性を変化させて上記上り伝送路の線形歪
みをプリ等化するようにしたものである。
御手段において、端末装置からセンタ装置へ向かう上り
伝送路上の伝送遅延を補正するための第１の遅延制御情
報に基づいて、上記センタ装置へのディジタル信号の送
信タイミングを上記クロック発生手段により発生される
クロックの周期により規定される時間精度で遅延制御す
るようにし、かつ第２の遅延制御手段においては、上記
上り伝送路における伝送遅延を補正しかつ上り伝送路上
の線形歪みを等化する情報を含む第２の遅延制御情報に
基づいて、上記ディジタルフィルタのタップ係数を可変
し、これによりディジタルフィルタの伝達関数を時間軸
方向に平行移動させて上記センタ装置へのディジタル信
号の送信タイミングを上記クロックの１周期未満の時間
精度で遅延制御するとともに、上記ディジタルフィルタ
の伝達関数の特性を変化させて上記上り伝送路の線形歪
みをプリ等化するようにしたものである。
【００２０】この端末装置によれば、ディジタルフィル
タを使用した第２の遅延制御手段において、送信タイミ
ングの遅延制御とともに伝送路のプリ等化も行なうこと
が可能となる。すなわち、一つのディジタルフィルタを
用いるだけで、送信タイミングの遅延量の微調整と、伝
送路特性のプリ等化とを同時に行ない得る。
タを使用した第２の遅延制御手段において、送信タイミ
ングの遅延制御とともに伝送路のプリ等化も行なうこと
が可能となる。すなわち、一つのディジタルフィルタを
用いるだけで、送信タイミングの遅延量の微調整と、伝
送路特性のプリ等化とを同時に行ない得る。
【００２１】
【発明の実施の形態】図１は、この発明に係わる情報通
信ネットワークシステムの一実施形態を示す概略構成図
である。このシステムはＣＡＴＶ網を利用したもので、
このＣＡＴＶ網１にはセンタ装置２が接続される。この
センタ装置２は、例えば１００ＢＡＳＥ−Ｔの伝送路を
介してＬＡＮやＷＡＮなどからなる上位網３に接続さ
れ、この上位網３を介してサーバ４などに対しアクセス
可能となっている。また上記ＣＡＴＶ網１にはそれぞれ
複数の端末装置が接続される。これらの端末装置は、デ
ータ端末であるパーソナル・コンピュータ（ＰＣ）６１
〜６ｎと、これらのパーソナル・コンピュータ６１〜６
ｎをＣＡＴＶ網１に接続するためのケーブルモデム（Ｃ
Ｍ）５１〜５ｎとから構成される。
信ネットワークシステムの一実施形態を示す概略構成図
である。このシステムはＣＡＴＶ網を利用したもので、
このＣＡＴＶ網１にはセンタ装置２が接続される。この
センタ装置２は、例えば１００ＢＡＳＥ−Ｔの伝送路を
介してＬＡＮやＷＡＮなどからなる上位網３に接続さ
れ、この上位網３を介してサーバ４などに対しアクセス
可能となっている。また上記ＣＡＴＶ網１にはそれぞれ
複数の端末装置が接続される。これらの端末装置は、デ
ータ端末であるパーソナル・コンピュータ（ＰＣ）６１
〜６ｎと、これらのパーソナル・コンピュータ６１〜６
ｎをＣＡＴＶ網１に接続するためのケーブルモデム（Ｃ
Ｍ）５１〜５ｎとから構成される。
【００２２】上記各ケーブルモデム５１〜５ｎは、セン
タ装置２に対しＣＡＴＶ網１の共通の伝送路を介して接
続される。すなわち、ＣＡＴＶ網１はＨＦＣネットワー
クからなり、その伝送路は物理的にはセンタ装置２をヘ
ッドエンド（ＨＥ）としてツリー状に構成されており、
このツリー状の伝送路の末端もしくはその途中に上記ケ
ーブルモデム５１〜５ｎが接続され、さらにこのケーブ
ルモデム５１〜５ｎに１０ＢＡＳＥ−Ｔの伝送路を介し
てパーソナル・コンピュータ６１〜６ｎが接続される。
タ装置２に対しＣＡＴＶ網１の共通の伝送路を介して接
続される。すなわち、ＣＡＴＶ網１はＨＦＣネットワー
クからなり、その伝送路は物理的にはセンタ装置２をヘ
ッドエンド（ＨＥ）としてツリー状に構成されており、
このツリー状の伝送路の末端もしくはその途中に上記ケ
ーブルモデム５１〜５ｎが接続され、さらにこのケーブ
ルモデム５１〜５ｎに１０ＢＡＳＥ−Ｔの伝送路を介し
てパーソナル・コンピュータ６１〜６ｎが接続される。
【００２３】また上記伝送路は、その周波数帯域が例え
ば５〜４８ＭＨｚの低域と７０〜７７０ＭＨｚの中高域
とに分割される。そして、低域が各ケーブルモデム５１
〜５ｎからセンタ装置２に信号を伝送するための上り伝
送路として、また中高域がセンタ装置２から各ケーブル
モデム５１〜５ｎへ信号を伝送するための下り伝送路と
してそれぞれ割り当てられる。上り伝送路における伝送
チャネルは１ＣＨ当たり１．５ＭＨｚの容量を有する。
これに対し下り伝送路における伝送チャネルは、上記上
り伝送路の伝送チャネルの４倍に相当する１ＣＨ当たり
６ＭＨｚの容量を有する。
ば５〜４８ＭＨｚの低域と７０〜７７０ＭＨｚの中高域
とに分割される。そして、低域が各ケーブルモデム５１
〜５ｎからセンタ装置２に信号を伝送するための上り伝
送路として、また中高域がセンタ装置２から各ケーブル
モデム５１〜５ｎへ信号を伝送するための下り伝送路と
してそれぞれ割り当てられる。上り伝送路における伝送
チャネルは１ＣＨ当たり１．５ＭＨｚの容量を有する。
これに対し下り伝送路における伝送チャネルは、上記上
り伝送路の伝送チャネルの４倍に相当する１ＣＨ当たり
６ＭＨｚの容量を有する。
【００２４】ところで、この様なシステムのうちセンタ
装置２は次のように構成される。図２はその構成を示す
回路ブロック図である。すなわち、ＬＡＮやＷＡＮなど
の上位網３との間の接続のためにインタフェース１１が
設けられている。このインタフェース１１は１００ＢＡ
ＳＥ−Ｔインタフェースからなる。上位網３から送られ
たデータは、このインタフェース１１を介してクロック
とともにバッファ１２に入力され、このバッファ１２で
一旦蓄積されたのちフレーミング・多重部１３に入力さ
れる。フレーミング・多重部１３は、上記データや制御
信号等を多重化して所定のフレーム構成をなす下り伝送
信号を構成するもので、このフレーム化された下り伝送
信号は変調部１４に入力される。変調部１４では、上記
下り伝送信号により搬送波信号のディジタル変調が行な
われる。この変調部１４から出力された被変調波信号は
分離／合成器１５でＣＡＴＶ放送信号などの他のサービ
ス信号と多重化されたのち、各パーソナル・コンピュー
タ６１〜６ｎに向けＣＡＴＶ網１の下り伝送路へ送信さ
れる。なお、上記変調部１４におけるディジタル変調方
式としては、例えば１６値または６４値ＱＡＭ方式が使
用される。
装置２は次のように構成される。図２はその構成を示す
回路ブロック図である。すなわち、ＬＡＮやＷＡＮなど
の上位網３との間の接続のためにインタフェース１１が
設けられている。このインタフェース１１は１００ＢＡ
ＳＥ−Ｔインタフェースからなる。上位網３から送られ
たデータは、このインタフェース１１を介してクロック
とともにバッファ１２に入力され、このバッファ１２で
一旦蓄積されたのちフレーミング・多重部１３に入力さ
れる。フレーミング・多重部１３は、上記データや制御
信号等を多重化して所定のフレーム構成をなす下り伝送
信号を構成するもので、このフレーム化された下り伝送
信号は変調部１４に入力される。変調部１４では、上記
下り伝送信号により搬送波信号のディジタル変調が行な
われる。この変調部１４から出力された被変調波信号は
分離／合成器１５でＣＡＴＶ放送信号などの他のサービ
ス信号と多重化されたのち、各パーソナル・コンピュー
タ６１〜６ｎに向けＣＡＴＶ網１の下り伝送路へ送信さ
れる。なお、上記変調部１４におけるディジタル変調方
式としては、例えば１６値または６４値ＱＡＭ方式が使
用される。
【００２５】これに対し、ＣＡＴＶ網１の上り伝送路を
介して各パーソナル・コンピュータ６１〜６ｎから伝送
された被変調波信号は、分離／合成器１５を介して復調
部１６に入力され、ここでベースバンドの上り伝送信号
に復調される。この復調された上り伝送信号は分離部１
７においてデータとＲＳＰ信号などの制御信号とに分離
され、このうちデータはフレーム変換部１８に入力され
る。フレーム変換部１８は、上記インタフェース１１か
ら出力される送出要求およびクロックに応じて、バッフ
ァ１９を用いながら上記データのフレームを上位網３で
伝送するためのフレームに変換するもので、この変換さ
れたデータはデータ表示信号とともにインタフェース１
１から上位網３へ送信される。
介して各パーソナル・コンピュータ６１〜６ｎから伝送
された被変調波信号は、分離／合成器１５を介して復調
部１６に入力され、ここでベースバンドの上り伝送信号
に復調される。この復調された上り伝送信号は分離部１
７においてデータとＲＳＰ信号などの制御信号とに分離
され、このうちデータはフレーム変換部１８に入力され
る。フレーム変換部１８は、上記インタフェース１１か
ら出力される送出要求およびクロックに応じて、バッフ
ァ１９を用いながら上記データのフレームを上位網３で
伝送するためのフレームに変換するもので、この変換さ
れたデータはデータ表示信号とともにインタフェース１
１から上位網３へ送信される。
【００２６】またセンタ装置２は、各ケーブルモデム５
１〜５ｎとの間の伝送遅延を測定する回路として、伝送
遅延測定部２０と、伝送遅延測定制御部２１とを備えて
いる。これらの伝送遅延測定部２０および伝送遅延測定
制御部２１は、各パーソナル・コンピュータ６１〜６ｎ
の使用開始時や使用開始後の任意のタイミングにおい
て、測定対象となるパーソナル・コンピュータ６１〜６
ｎのケーブルモデム５１〜５ｎとの間で、所定の手順で
ＡＳＧ信号およびＲＳＰ信号の送受信を行ない、これに
よりケーブルモデム５１〜５ｎとの間の往復の伝送遅延
量を測定する。そして、この測定した伝送遅延量に基づ
いてケーブルモデム５１〜５ｎの送信タイミングの遅延
制御量を求め、この遅延制御量を該当するケーブルモデ
ム５１〜５ｎに通知するものである。なお、上記伝送遅
延量の測定はセンタ装置２からのポーリングにより行な
われる。
１〜５ｎとの間の伝送遅延を測定する回路として、伝送
遅延測定部２０と、伝送遅延測定制御部２１とを備えて
いる。これらの伝送遅延測定部２０および伝送遅延測定
制御部２１は、各パーソナル・コンピュータ６１〜６ｎ
の使用開始時や使用開始後の任意のタイミングにおい
て、測定対象となるパーソナル・コンピュータ６１〜６
ｎのケーブルモデム５１〜５ｎとの間で、所定の手順で
ＡＳＧ信号およびＲＳＰ信号の送受信を行ない、これに
よりケーブルモデム５１〜５ｎとの間の往復の伝送遅延
量を測定する。そして、この測定した伝送遅延量に基づ
いてケーブルモデム５１〜５ｎの送信タイミングの遅延
制御量を求め、この遅延制御量を該当するケーブルモデ
ム５１〜５ｎに通知するものである。なお、上記伝送遅
延量の測定はセンタ装置２からのポーリングにより行な
われる。
【００２７】さらにセンタ装置２はアクセス制御部２２
を備えている。このアクセス制御部２２は、データ伝送
を行なう際に、所定の手順で各ケーブルモデム５１〜５
ｎとの間を選択的に接続するための制御を実行するもの
で、例えば各ケーブルモデム５１〜５ｎに対して下り伝
送路の使用条件や送信指示等を伝えるためのＳＩ信号を
一定の周期で放送する。
を備えている。このアクセス制御部２２は、データ伝送
を行なう際に、所定の手順で各ケーブルモデム５１〜５
ｎとの間を選択的に接続するための制御を実行するもの
で、例えば各ケーブルモデム５１〜５ｎに対して下り伝
送路の使用条件や送信指示等を伝えるためのＳＩ信号を
一定の周期で放送する。
【００２８】一方、ケーブルモデム５１〜５ｎは次のよ
うに構成される。図３はその構成を示す回路ブロック図
である。すなわち、上記センタ装置２からＣＡＴＶ網１
の下り伝送路を介して到来した被変調波信号は、分波器
３１を介して復調部３２に入力され、ここでベースバン
ドの下り伝送信号に復調される。この下り伝送信号は、
同期部３３および復号部３４を介して分離部３５に入力
される。同期部３３では、上記下り伝送信号に対するク
ロック同期およびフレーム同期がとられる。復号部３４
では上記下り伝送信号に対し誤り訂正復号等の復号処理
が行なわれる。分離部３５では、上記復号処理後の下り
伝送信号をパケットと、ＡＳＧ信号と、ＳＩ信号とに分
離するための処理が行なわれ、このうちパケットはアド
レスフィルタ３６に入力される。アドレスフィルタ３６
は、上記パケットに含まれている宛先アドレスを基に当
該パケットが自己宛てのものであるか否かを判定し、自
己宛てのものと判定した場合には当該パケットのデータ
をバッファ３７へ出力して蓄積させる。この蓄積された
データは、インタフェース３８から出力されるデータ送
出指示およびクロックに同期してバッファ３７から読み
出され、パーソナル・コンピュータ（ＰＣ）６１〜６ｎ
へ転送される。なお、インタフェース３８としては例え
ば１０ＢＡＳＥ−Ｔインタフェースが用いられる。
うに構成される。図３はその構成を示す回路ブロック図
である。すなわち、上記センタ装置２からＣＡＴＶ網１
の下り伝送路を介して到来した被変調波信号は、分波器
３１を介して復調部３２に入力され、ここでベースバン
ドの下り伝送信号に復調される。この下り伝送信号は、
同期部３３および復号部３４を介して分離部３５に入力
される。同期部３３では、上記下り伝送信号に対するク
ロック同期およびフレーム同期がとられる。復号部３４
では上記下り伝送信号に対し誤り訂正復号等の復号処理
が行なわれる。分離部３５では、上記復号処理後の下り
伝送信号をパケットと、ＡＳＧ信号と、ＳＩ信号とに分
離するための処理が行なわれ、このうちパケットはアド
レスフィルタ３６に入力される。アドレスフィルタ３６
は、上記パケットに含まれている宛先アドレスを基に当
該パケットが自己宛てのものであるか否かを判定し、自
己宛てのものと判定した場合には当該パケットのデータ
をバッファ３７へ出力して蓄積させる。この蓄積された
データは、インタフェース３８から出力されるデータ送
出指示およびクロックに同期してバッファ３７から読み
出され、パーソナル・コンピュータ（ＰＣ）６１〜６ｎ
へ転送される。なお、インタフェース３８としては例え
ば１０ＢＡＳＥ−Ｔインタフェースが用いられる。
【００２９】これに対しパーソナル・コンピュータ６１
〜６ｎから送られたデータは、上記インタフェース３８
を介してバッファ４３に導かれ蓄積される。バッファ４
３は、上記データが到来するとパケット受信表示をアク
セス制御部４１に知らせる。フレーミング部４４は、ア
クセス制御部４１からのペイロード送信指示にしたがっ
て上記バッファ４３に出力要求を与え、これによりデー
タを一定長ずつ読み出してフレーム化する。このフレー
ム化データは多重部４５に入力される。多重部４５は、
上記フレーム化データと制御信号生成部４２から発生さ
れる予約信号等の制御信号と、中央制御部（ＣＰＵ）４
０から発生されるＲＳＰ信号とを多重化して所定フォー
マットの上り伝送信号を作成し、この上り伝送信号を後
述する変調部４６に供給する。変調部４６は、上記上り
伝送信号をディジタル変調する。この変調部４６から出
力された被変調波信号は、分波器３１を介してＣＡＴＶ
網１の上り伝送路へ送信される。なお、上記上り伝送信
号の変調方式としては、ＱＰＳＫ方式または１６ＱＡＭ
方式が使用される。
〜６ｎから送られたデータは、上記インタフェース３８
を介してバッファ４３に導かれ蓄積される。バッファ４
３は、上記データが到来するとパケット受信表示をアク
セス制御部４１に知らせる。フレーミング部４４は、ア
クセス制御部４１からのペイロード送信指示にしたがっ
て上記バッファ４３に出力要求を与え、これによりデー
タを一定長ずつ読み出してフレーム化する。このフレー
ム化データは多重部４５に入力される。多重部４５は、
上記フレーム化データと制御信号生成部４２から発生さ
れる予約信号等の制御信号と、中央制御部（ＣＰＵ）４
０から発生されるＲＳＰ信号とを多重化して所定フォー
マットの上り伝送信号を作成し、この上り伝送信号を後
述する変調部４６に供給する。変調部４６は、上記上り
伝送信号をディジタル変調する。この変調部４６から出
力された被変調波信号は、分波器３１を介してＣＡＴＶ
網１の上り伝送路へ送信される。なお、上記上り伝送信
号の変調方式としては、ＱＰＳＫ方式または１６ＱＡＭ
方式が使用される。
【００３０】アクセス制御部４１は、上記パケット受信
表示が入力されたときに、所定の手順にしたがってセン
タ装置２との間を接続するための制御を行なう。制御信
号生成部４２は、上記アクセス制御部４１の指示にした
がって予約信号等の制御信号を生成するもので、生成し
た制御信号は上記多重部４５に供給されてここで伝送デ
ータに多重化される。
表示が入力されたときに、所定の手順にしたがってセン
タ装置２との間を接続するための制御を行なう。制御信
号生成部４２は、上記アクセス制御部４１の指示にした
がって予約信号等の制御信号を生成するもので、生成し
た制御信号は上記多重部４５に供給されてここで伝送デ
ータに多重化される。
【００３１】ＣＰＵ４０は、センタ装置２からポーリン
グのためのＡＳＧ信号が到来した場合にＲＳＰ信号を返
送し、これによりセンタ装置２に自己のケーブルモデム
との間の伝送遅延量を測定させる。またＣＰＵ４０は、
センタ装置２から遅延制御量の通知データが送られた場
合に、この遅延制御量データＤＣを後述する遅延タイミ
ング制御部４７に供給する。
グのためのＡＳＧ信号が到来した場合にＲＳＰ信号を返
送し、これによりセンタ装置２に自己のケーブルモデム
との間の伝送遅延量を測定させる。またＣＰＵ４０は、
センタ装置２から遅延制御量の通知データが送られた場
合に、この遅延制御量データＤＣを後述する遅延タイミ
ング制御部４７に供給する。
【００３２】ところで、上記変調部４６および遅延タイ
ミング制御部４７はそれぞれ次のように構成される。図
４は変調部４６の構成を示す回路ブロック図、図７は遅
延タイミング制御部４７の構成を示す回路ブロック図で
ある。
ミング制御部４７はそれぞれ次のように構成される。図
４は変調部４６の構成を示す回路ブロック図、図７は遅
延タイミング制御部４７の構成を示す回路ブロック図で
ある。
【００３３】先ず変調部４６は、図４に示すごとく遅延
制御部４６ａと変調部４６ｂとから構成される。遅延制
御部４６ａは、上り伝送信号を誤り訂正符号化処理した
のち同軸成分および直交軸成分に分ける符号化部４６１
と、１．５Ｍシンボル／secの伝送符号を２ＭＨｚの固
定帯域に収容するためのスペクトラムシェーピングフィ
ルタ（ＳＳＦ）４６８，４６９と、タイミングイコライ
ザ４６２，４６３と、ディジタル／アナログ変換器（Ｄ
／Ａ）４６４，４６５と、ベースバンドフィルタ（ＢＢ
Ｆ）４６６，４６７とから構成される。
制御部４６ａと変調部４６ｂとから構成される。遅延制
御部４６ａは、上り伝送信号を誤り訂正符号化処理した
のち同軸成分および直交軸成分に分ける符号化部４６１
と、１．５Ｍシンボル／secの伝送符号を２ＭＨｚの固
定帯域に収容するためのスペクトラムシェーピングフィ
ルタ（ＳＳＦ）４６８，４６９と、タイミングイコライ
ザ４６２，４６３と、ディジタル／アナログ変換器（Ｄ
／Ａ）４６４，４６５と、ベースバンドフィルタ（ＢＢ
Ｆ）４６６，４６７とから構成される。
【００３４】このうちタイミングイコライザ４６２，４
６３は、図５に示すごとくバッファ４８とＦＩＲフィル
タ４９とから構成される。バッファ４８は、上り伝送信
号を一時保持したのち、遅延タイミング制御部４７から
発生される送信タイミング信号ＳＴに同期して読み出し
てＦＩＲフィルタ４９に入力する。ＦＩＲフィルタ４９
は、シフトレジスタ４９１と、重み付け回路４９２と、
加算回路４９３とから構成される。重み付け回路４９２
の各タップには遅延タイミング制御部４７から発生され
るタップ係数Ｗが供給され、このタップ係数Ｗにより設
定される伝達特性にしたがって上記上り伝送信号をフィ
ルタリングして出力する。
６３は、図５に示すごとくバッファ４８とＦＩＲフィル
タ４９とから構成される。バッファ４８は、上り伝送信
号を一時保持したのち、遅延タイミング制御部４７から
発生される送信タイミング信号ＳＴに同期して読み出し
てＦＩＲフィルタ４９に入力する。ＦＩＲフィルタ４９
は、シフトレジスタ４９１と、重み付け回路４９２と、
加算回路４９３とから構成される。重み付け回路４９２
の各タップには遅延タイミング制御部４７から発生され
るタップ係数Ｗが供給され、このタップ係数Ｗにより設
定される伝達特性にしたがって上記上り伝送信号をフィ
ルタリングして出力する。
【００３５】Ｄ／Ａ変換器４６４，４６５は、上記タイ
ミングイコライザ４６２，４６３から出力された上り伝
送信号をディジタル信号からアナログ信号に変換し、ベ
ースバンドフィルタ４６６，４６７に入力する。ベース
バンドフィルタ４６６，４６７は、上記上り伝送信号に
含まれるシンボルレートの整数倍の周波数を有する折り
返し成分を除去する。
ミングイコライザ４６２，４６３から出力された上り伝
送信号をディジタル信号からアナログ信号に変換し、ベ
ースバンドフィルタ４６６，４６７に入力する。ベース
バンドフィルタ４６６，４６７は、上記上り伝送信号に
含まれるシンボルレートの整数倍の周波数を有する折り
返し成分を除去する。
【００３６】次に遅延タイミング制御部４７は、図７に
示すごとくラッチ回路４７１と、カウンタ４７２と、Ｒ
ＯＭ４７３とから構成される。ラッチ回路４７１は、Ｃ
ＰＵ４０から出力された遅延制御量データＤＣをラッチ
する。この遅延制御量データＤＣはｇ＋ｈビットにより
表わされる。ｇはネットワークの最大伝送遅延量を表現
するために必要なビット数であり、例えば１３ビットに
設定される。またｈは遅延制御の精度を動作クロックＣ
Ｋの何倍の精度に設定するかを決めるビット数であり、
例えば遅延制御の精度を６４倍に設定するのであれば６
ビットに設定される。したがって、このときの遅延制御
量データＤＣのビット数は１９ビットとなる。そして、
この１９ビットの遅延制御量データＤＣのうち、上位１
５ビットつまり小数点以下２桁までを表現するビットは
カウンタ４７２に入力され、残りの下位４ビットはＲＯ
Ｍ４７３に入力される。
示すごとくラッチ回路４７１と、カウンタ４７２と、Ｒ
ＯＭ４７３とから構成される。ラッチ回路４７１は、Ｃ
ＰＵ４０から出力された遅延制御量データＤＣをラッチ
する。この遅延制御量データＤＣはｇ＋ｈビットにより
表わされる。ｇはネットワークの最大伝送遅延量を表現
するために必要なビット数であり、例えば１３ビットに
設定される。またｈは遅延制御の精度を動作クロックＣ
Ｋの何倍の精度に設定するかを決めるビット数であり、
例えば遅延制御の精度を６４倍に設定するのであれば６
ビットに設定される。したがって、このときの遅延制御
量データＤＣのビット数は１９ビットとなる。そして、
この１９ビットの遅延制御量データＤＣのうち、上位１
５ビットつまり小数点以下２桁までを表現するビットは
カウンタ４７２に入力され、残りの下位４ビットはＲＯ
Ｍ４７３に入力される。
【００３７】カウンタ４７２は、センタ装置２からＳＩ
信号が到来した時点で動作クロックＣＫのカウント動作
を開始し、この動作クロックを上記遅延制御量データＤ
Ｃの上位１５ビットで表わされる数だけカウントした時
点で送信タイミング信号ＳＴを出力する。すなわち、カ
ウンタ４７２からは動作クロックの周期で決まる時間精
度を持つ送信タイミング信号ＳＴが発生されることにな
る。この送信タイミング信号ＳＴは、先に述べたタイミ
ングイコライザ４６２，４６３のバッファ４８に入力さ
れ、バッファ４８における上り伝送信号の出力タイミン
グを規定する。したがって、バッファ４８では上記カウ
ンタ４７２におけるカウント時間、つまり遅延制御量デ
ータＤＣの上位１５ビットで表わされる数だけ動作クロ
ックＣＫをカウントするに要する時間だけ、上り伝送信
号の送信タイミングが遅延される。すなわち、上り伝送
信号の送信タイミングの遅延制御が、動作クロック周期
の時間精度で行なわれる。
信号が到来した時点で動作クロックＣＫのカウント動作
を開始し、この動作クロックを上記遅延制御量データＤ
Ｃの上位１５ビットで表わされる数だけカウントした時
点で送信タイミング信号ＳＴを出力する。すなわち、カ
ウンタ４７２からは動作クロックの周期で決まる時間精
度を持つ送信タイミング信号ＳＴが発生されることにな
る。この送信タイミング信号ＳＴは、先に述べたタイミ
ングイコライザ４６２，４６３のバッファ４８に入力さ
れ、バッファ４８における上り伝送信号の出力タイミン
グを規定する。したがって、バッファ４８では上記カウ
ンタ４７２におけるカウント時間、つまり遅延制御量デ
ータＤＣの上位１５ビットで表わされる数だけ動作クロ
ックＣＫをカウントするに要する時間だけ、上り伝送信
号の送信タイミングが遅延される。すなわち、上り伝送
信号の送信タイミングの遅延制御が、動作クロック周期
の時間精度で行なわれる。
【００３８】一方ＲＯＭ４７３には、前記タイミングイ
コライザ４６２，４６３のＦＩＲフィルタ４９の伝達特
性を設定するためのタップ係数Ｗが２4 通り予め記憶さ
れている。これら２4 通りのタップ係数は、同一の伝達
関数を時間軸方向に動作クロックＣＫの１周期の１／６
４の時間間隔で平行移動させたときの各伝達特性に対応
する。このため、上記遅延制御量データＤＣの下位４ビ
ットがアドレスとして入力されると、ＲＯＭ４７３から
は上記２4 通りのタップ係数のうち上記入力された４ビ
ットの遅延制御量データに対応するタップ係数Ｗが読み
出され、前記ＦＩＲフィルタ４９の重み付け回路４９２
に供給される。
コライザ４６２，４６３のＦＩＲフィルタ４９の伝達特
性を設定するためのタップ係数Ｗが２4 通り予め記憶さ
れている。これら２4 通りのタップ係数は、同一の伝達
関数を時間軸方向に動作クロックＣＫの１周期の１／６
４の時間間隔で平行移動させたときの各伝達特性に対応
する。このため、上記遅延制御量データＤＣの下位４ビ
ットがアドレスとして入力されると、ＲＯＭ４７３から
は上記２4 通りのタップ係数のうち上記入力された４ビ
ットの遅延制御量データに対応するタップ係数Ｗが読み
出され、前記ＦＩＲフィルタ４９の重み付け回路４９２
に供給される。
【００３９】したがって、ＦＩＲフィルタ４９では、上
記ＲＯＭ４７３から供給されたタップ係数Ｗに対応する
伝達特性により、上り伝送信号のフィルタリングが行な
われる。このとき、上記ＲＯＭ４７３から読み出される
タップ係数Ｗに対応する伝達特性は、先に述べたように
同一の伝達関数を持ち、時間軸方向に動作クロックＣＫ
の１周期の１／６４の間隔で平行移動させたものであ
る。したがって、ＦＩＲフィルタ４９では、結果的に上
り伝送信号の送信タイミングを動作クロックＣＫの１周
期の範囲内で遅延させた場合と等価な処理が行なわれ
る。すなわち、上り伝送信号の送信タイミングの遅延制
御が、動作クロックＣＫの１周期未満の時間精度で行な
われる。
記ＲＯＭ４７３から供給されたタップ係数Ｗに対応する
伝達特性により、上り伝送信号のフィルタリングが行な
われる。このとき、上記ＲＯＭ４７３から読み出される
タップ係数Ｗに対応する伝達特性は、先に述べたように
同一の伝達関数を持ち、時間軸方向に動作クロックＣＫ
の１周期の１／６４の間隔で平行移動させたものであ
る。したがって、ＦＩＲフィルタ４９では、結果的に上
り伝送信号の送信タイミングを動作クロックＣＫの１周
期の範囲内で遅延させた場合と等価な処理が行なわれ
る。すなわち、上り伝送信号の送信タイミングの遅延制
御が、動作クロックＣＫの１周期未満の時間精度で行な
われる。
【００４０】次に以上のように構成されたシステムの遅
延制御動作を説明する。端末装置を新規設置するかまた
は移転すると、センタ装置２からこの端末装置のカード
モデム５ｉに対しＡＳＧ信号が送信される。このＡＳＧ
信号は図８に示すごとくポーリングフィールドと通知フ
ィールドとからなり、ここではポーリングフィールドに
上記端末装置の端末ＩＤが挿入されて送信される。
延制御動作を説明する。端末装置を新規設置するかまた
は移転すると、センタ装置２からこの端末装置のカード
モデム５ｉに対しＡＳＧ信号が送信される。このＡＳＧ
信号は図８に示すごとくポーリングフィールドと通知フ
ィールドとからなり、ここではポーリングフィールドに
上記端末装置の端末ＩＤが挿入されて送信される。
【００４１】端末装置のカードモデム５ｉは、センタ装
置２からの下り伝送信号に対するフレーム同期およびク
ロック同期を確立した後、ＡＳＧ信号の到来を監視して
おり、この状態で自己宛てのＡＳＧ信号が受信される
と、即座にＲＳＰ信号を返送する。
置２からの下り伝送信号に対するフレーム同期およびク
ロック同期を確立した後、ＡＳＧ信号の到来を監視して
おり、この状態で自己宛てのＡＳＧ信号が受信される
と、即座にＲＳＰ信号を返送する。
【００４２】センタ装置２は、上記ＡＳＧ信号の送信
後、伝送遅延測定部２０および伝送遅延測定制御部２１
においてカードモデム５ｉからＲＳＰ信号が返送される
までの時間、つまり伝送遅延量を測定する。そして、Ｒ
ＳＰ信号が受信され伝送遅延量が分かると、この伝送遅
延量から遅延制御量を算出してその通知データをＡＳＧ
信号の通知フィールドに挿入して送信する。
後、伝送遅延測定部２０および伝送遅延測定制御部２１
においてカードモデム５ｉからＲＳＰ信号が返送される
までの時間、つまり伝送遅延量を測定する。そして、Ｒ
ＳＰ信号が受信され伝送遅延量が分かると、この伝送遅
延量から遅延制御量を算出してその通知データをＡＳＧ
信号の通知フィールドに挿入して送信する。
【００４３】カードモデム５ｉは上記ＲＳＰ信号の返送
後、ＣＰＵ４０において自己宛てのＡＳＧ信号の到来を
監視し、自己宛てのＡＳＧ信号が到来するとその通知フ
ィールドから遅延制御量のデータＤＣを抽出して遅延タ
イミング制御部４７に与える。この遅延制御量データＤ
Ｃは１９ビットからなり、遅延タイミング制御部４７の
ラッチ回路４７１にラッチされたのち、その上位１５ビ
ットがカウンタ４７２に、また下位４ビットがＲＯＭ４
７３に供給される。
後、ＣＰＵ４０において自己宛てのＡＳＧ信号の到来を
監視し、自己宛てのＡＳＧ信号が到来するとその通知フ
ィールドから遅延制御量のデータＤＣを抽出して遅延タ
イミング制御部４７に与える。この遅延制御量データＤ
Ｃは１９ビットからなり、遅延タイミング制御部４７の
ラッチ回路４７１にラッチされたのち、その上位１５ビ
ットがカウンタ４７２に、また下位４ビットがＲＯＭ４
７３に供給される。
【００４４】さて、この状態でパーソナル・コンピュー
タ６ｉから送信データが出力され、かつセンタ装置２か
らＳＩ信号が到来すると、上記送信データをフレーム化
した上り伝送信号は変調部４６のタイミングイコライザ
４６３，４６４に入力されてバッファ４８に一時保持さ
れる。
タ６ｉから送信データが出力され、かつセンタ装置２か
らＳＩ信号が到来すると、上記送信データをフレーム化
した上り伝送信号は変調部４６のタイミングイコライザ
４６３，４６４に入力されてバッファ４８に一時保持さ
れる。
【００４５】また、このとき遅延タイミング制御部４７
のカウンタ４７２では、動作クロックＣＫのカウント動
作が開始され、そのカウント値が上記ＣＰＵ４７１から
与えられた遅延制御量データＤＣの上位１５ビットで表
わされる値になると、送信タイミング信号ＳＴが発生さ
れる。そうするとこの送信タイミング信号ＳＴの発生時
点で、バッファ４８から上り伝送信号が読み出される。
すなわち、上り伝送信号は、バッファ４８において上記
遅延制御量データＤＣの上位１５ビットで表わされる遅
延時間分だけ遅延されたのち出力されることになる。そ
して、上記バッファ４８から読み出された上り伝送信号
は続いてＦＩＲフィルタ４９に入力され、このＦＩＲフ
ィルタ４９で位相制御のためのフィルタリングを受けた
のちＤ／Ａ変換器４６４，４６５へ出力される。
のカウンタ４７２では、動作クロックＣＫのカウント動
作が開始され、そのカウント値が上記ＣＰＵ４７１から
与えられた遅延制御量データＤＣの上位１５ビットで表
わされる値になると、送信タイミング信号ＳＴが発生さ
れる。そうするとこの送信タイミング信号ＳＴの発生時
点で、バッファ４８から上り伝送信号が読み出される。
すなわち、上り伝送信号は、バッファ４８において上記
遅延制御量データＤＣの上位１５ビットで表わされる遅
延時間分だけ遅延されたのち出力されることになる。そ
して、上記バッファ４８から読み出された上り伝送信号
は続いてＦＩＲフィルタ４９に入力され、このＦＩＲフ
ィルタ４９で位相制御のためのフィルタリングを受けた
のちＤ／Ａ変換器４６４，４６５へ出力される。
【００４６】ところで、このときＦＩＲフィルタ４９の
重み付け回路４９２には、遅延タイミング制御部４７の
ＲＯＭ４７３から遅延制御量データＤＣの下位４ビット
で表わされる遅延量に対応するタップ係数Ｗが読み出さ
れて与えられている。したがって、このときのＦＩＲフ
ィルタ４９の伝達特性は、上記遅延制御量データＤＣの
下位４ビットで表わされる遅延量だけ時間軸方向に平行
移動したものとなるように設定されている。例えば、図
６に示すように実線イに示す伝達特性が、二点鎖線ロに
示す時間位置に平行移動した状態に設定されている。こ
の平行移動量は動作クロックＣＫの１周期未満の値であ
り、その最小移動量は上記遅延制御量データＤＣの下位
４ビットで表わされる値、つまり動作クロックＣＫの１
周期の１／６４である。なお、図６ではｔ1 〜ｔ17の各
タイミングが動作クロックＣＫの発生タイミングを表わ
している。すなわち、動作クロックＣＫは１シンボルの
１／４の周期を持つ。
重み付け回路４９２には、遅延タイミング制御部４７の
ＲＯＭ４７３から遅延制御量データＤＣの下位４ビット
で表わされる遅延量に対応するタップ係数Ｗが読み出さ
れて与えられている。したがって、このときのＦＩＲフ
ィルタ４９の伝達特性は、上記遅延制御量データＤＣの
下位４ビットで表わされる遅延量だけ時間軸方向に平行
移動したものとなるように設定されている。例えば、図
６に示すように実線イに示す伝達特性が、二点鎖線ロに
示す時間位置に平行移動した状態に設定されている。こ
の平行移動量は動作クロックＣＫの１周期未満の値であ
り、その最小移動量は上記遅延制御量データＤＣの下位
４ビットで表わされる値、つまり動作クロックＣＫの１
周期の１／６４である。なお、図６ではｔ1 〜ｔ17の各
タイミングが動作クロックＣＫの発生タイミングを表わ
している。すなわち、動作クロックＣＫは１シンボルの
１／４の周期を持つ。
【００４７】かくして、上り伝送信号は、上記バッファ
４８において動作クロックＣＫのカウント値に相当する
時間だけ遅延制御され、さらにＦＩＲフィルタ４９によ
り動作クロックＣＫの１周期未満の時間だけ位相制御さ
れる。
４８において動作クロックＣＫのカウント値に相当する
時間だけ遅延制御され、さらにＦＩＲフィルタ４９によ
り動作クロックＣＫの１周期未満の時間だけ位相制御さ
れる。
【００４８】そして、この遅延制御が施された上り伝送
信号は、Ｄ／Ａ変換器４６４，４６５でアナログ信号に
変換されたのち、ベースバンドフィルタ４６６，４６７
で折り返しの周波数成分が除去され、しかるのち変調器
４６ｂで変調されてセンタ装置２へ向け送信される。
信号は、Ｄ／Ａ変換器４６４，４６５でアナログ信号に
変換されたのち、ベースバンドフィルタ４６６，４６７
で折り返しの周波数成分が除去され、しかるのち変調器
４６ｂで変調されてセンタ装置２へ向け送信される。
【００４９】以上のようにこの実施形態では、センタ装
置２においてカードモデム５１〜５ｎとの間の伝送遅延
を測定して、この伝送遅延を補正するための遅延制御量
データをカードモデム５１〜５ｎに通知し、カードモデ
ム５１〜５ｎにはその変調部４６のタイミングイコライ
ザ４６２，４６３に上り伝送信号の送信タイミングを遅
延するためのバッファ４８とＦＩＲフィルタ４９とを設
け、このバッファ４８で上り伝送信号を動作クロックＣ
Ｋのカウント値に相当する時間だけ遅延制御するととも
に、ＦＩＲフィルタ４９のタップ係数Ｗを可変してその
伝達特性を動作クロックＣＫの１周期未満の範囲で時間
軸方向に平行移動させることにより上記上り伝送信号の
位相を制御するようにしている。
置２においてカードモデム５１〜５ｎとの間の伝送遅延
を測定して、この伝送遅延を補正するための遅延制御量
データをカードモデム５１〜５ｎに通知し、カードモデ
ム５１〜５ｎにはその変調部４６のタイミングイコライ
ザ４６２，４６３に上り伝送信号の送信タイミングを遅
延するためのバッファ４８とＦＩＲフィルタ４９とを設
け、このバッファ４８で上り伝送信号を動作クロックＣ
Ｋのカウント値に相当する時間だけ遅延制御するととも
に、ＦＩＲフィルタ４９のタップ係数Ｗを可変してその
伝達特性を動作クロックＣＫの１周期未満の範囲で時間
軸方向に平行移動させることにより上記上り伝送信号の
位相を制御するようにしている。
【００５０】したがってこの実施形態によれば、上り伝
送信号の送信タイミングは、先ずバッファ４８において
動作クロックＣＫの周期により規定される粗な時間精度
で遅延制御され、続いてＦＩＲフィルタ４９において動
作クロックＣＫの１周期未満の密な時間精度で位相制御
されることになる。このため、高速の動作クロックＣＫ
を用いなくても高精度の遅延制御を行なうことが可能と
なり、これにより高いスループットを保持した上で、高
速クロック発振器が必要なくかつ消費電力および発熱の
少ない小形でかつ安価なカードモデム５１〜５ｎを提供
することができる。
送信号の送信タイミングは、先ずバッファ４８において
動作クロックＣＫの周期により規定される粗な時間精度
で遅延制御され、続いてＦＩＲフィルタ４９において動
作クロックＣＫの１周期未満の密な時間精度で位相制御
されることになる。このため、高速の動作クロックＣＫ
を用いなくても高精度の遅延制御を行なうことが可能と
なり、これにより高いスループットを保持した上で、高
速クロック発振器が必要なくかつ消費電力および発熱の
少ない小形でかつ安価なカードモデム５１〜５ｎを提供
することができる。
【００５１】またこの実施形態では、センタ装置２から
カードモデム５１〜５ｎに対し、遅延制御量を表わすデ
ータをそのまま通知しているので、通知データの情報量
を少くすることができ、これにより各カードモデム５１
〜５ｎに遅延制御情報を通知するために必要な時間を短
縮することができる。
カードモデム５１〜５ｎに対し、遅延制御量を表わすデ
ータをそのまま通知しているので、通知データの情報量
を少くすることができ、これにより各カードモデム５１
〜５ｎに遅延制御情報を通知するために必要な時間を短
縮することができる。
【００５２】なお、この発明は上記実施形態に限定され
るものではない。例えば、センタ装置２からカードモデ
ム５１〜５ｎに通知する遅延制御情報として、遅延制御
量データの代わりにタップ係数データを用いるようにし
てもよい。さらに、その際タップ係数データには、伝送
遅延の測定結果を基に算出した遅延制御量の情報に加
え、カードモデムからセンタ装置に向かう上り伝送路上
の振幅応答や群遅延等の線形歪みを等化するための情報
も含めるようにしてもよい。このようにすると、カード
モデム５１〜５ｎにおいて、一つのＦＩＲフィルタ４９
を用いるだけで、送信タイミングの遅延制御と同時に上
り伝送路の線形歪みのプリ等化も行なうことが可能とな
る。
るものではない。例えば、センタ装置２からカードモデ
ム５１〜５ｎに通知する遅延制御情報として、遅延制御
量データの代わりにタップ係数データを用いるようにし
てもよい。さらに、その際タップ係数データには、伝送
遅延の測定結果を基に算出した遅延制御量の情報に加
え、カードモデムからセンタ装置に向かう上り伝送路上
の振幅応答や群遅延等の線形歪みを等化するための情報
も含めるようにしてもよい。このようにすると、カード
モデム５１〜５ｎにおいて、一つのＦＩＲフィルタ４９
を用いるだけで、送信タイミングの遅延制御と同時に上
り伝送路の線形歪みのプリ等化も行なうことが可能とな
る。
【００５３】なお、上り伝送路の線形歪みは、センタ装
置２にその検出手段を設けることにより端末装置の設置
時に自動的に検出するようにしてもよく、またネットワ
ークの保守員などが計測機器を用いてその都度検出する
ようにしてもよい。さらには、既知のパラメータを基に
演算により求めてもよい。
置２にその検出手段を設けることにより端末装置の設置
時に自動的に検出するようにしてもよく、またネットワ
ークの保守員などが計測機器を用いてその都度検出する
ようにしてもよい。さらには、既知のパラメータを基に
演算により求めてもよい。
【００５４】また、前記実施形態では端末装置のカード
モデム５１〜５ｎにおいて上り伝送信号の遅延制御を行
なう場合について述べたが、センタ装置が送信する下り
伝送信号に対しても遅延制御を行なう必要がある場合に
は、センタ装置のモデムに本発明のＦＩＲフィルタを使
用した遅延制御方式を適用してもよい。
モデム５１〜５ｎにおいて上り伝送信号の遅延制御を行
なう場合について述べたが、センタ装置が送信する下り
伝送信号に対しても遅延制御を行なう必要がある場合に
は、センタ装置のモデムに本発明のＦＩＲフィルタを使
用した遅延制御方式を適用してもよい。
【００５５】さらに、前記実施形態では、センタ装置２
で伝送遅延を測定してその測定結果を基に遅延制御情報
を発生してカードモデム５１〜５ｎに通知するようにし
たが、ネットワークの保守員などが計測機器を用いて伝
送遅延量を測定し、その測定結果を基に遅延制御量を求
めてカードモデムに入力するようにしてもよい。
で伝送遅延を測定してその測定結果を基に遅延制御情報
を発生してカードモデム５１〜５ｎに通知するようにし
たが、ネットワークの保守員などが計測機器を用いて伝
送遅延量を測定し、その測定結果を基に遅延制御量を求
めてカードモデムに入力するようにしてもよい。
【００５６】その他、伝送遅延の測定手段や遅延制御情
報の通知手段、第１の遅延制御手段および第２の遅延制
御手段の構成、第２の遅延制御手段で用いるディジタル
フィルタの構成等についても、この発明の要旨を逸脱し
ない範囲で種々変形して実施できる。
報の通知手段、第１の遅延制御手段および第２の遅延制
御手段の構成、第２の遅延制御手段で用いるディジタル
フィルタの構成等についても、この発明の要旨を逸脱し
ない範囲で種々変形して実施できる。
【００５７】
【発明の効果】以上詳述したようにこの発明では、端末
装置の各々に、第１の遅延制御手段と、所定の伝達特性
を持つディジタルフィルタを備えた第２の遅延制御手段
とを設け、第１の遅延制御手段において、センタ装置か
ら通知された遅延制御情報を基に、センタ装置へのディ
ジタル信号の送信タイミングをクロックの周期により規
定される時間精度で遅延制御し、さらに上記第２の遅延
制御手段において、上記センタ装置から通知された遅延
制御情報を基に上記ディジタルフィルタのタップ係数を
可変してその伝達特性を上記クロックの１周期未満の範
囲内で時間軸方向に平行移動させ、これによりディジタ
ル信号の送信タイミングを上記クロックの１周期未満の
時間精度で遅延制御するようにしている。
装置の各々に、第１の遅延制御手段と、所定の伝達特性
を持つディジタルフィルタを備えた第２の遅延制御手段
とを設け、第１の遅延制御手段において、センタ装置か
ら通知された遅延制御情報を基に、センタ装置へのディ
ジタル信号の送信タイミングをクロックの周期により規
定される時間精度で遅延制御し、さらに上記第２の遅延
制御手段において、上記センタ装置から通知された遅延
制御情報を基に上記ディジタルフィルタのタップ係数を
可変してその伝達特性を上記クロックの１周期未満の範
囲内で時間軸方向に平行移動させ、これによりディジタ
ル信号の送信タイミングを上記クロックの１周期未満の
時間精度で遅延制御するようにしている。
【００５８】したがってこの発明によれば、高速度の動
作クロックを用いることなく高精度の遅延制御を行なう
ことが可能となり、これにより低価格の端末装置を使用
しながら高スループットの伝送を実現できる情報通信ネ
ットワークシステムとその端末装置を提供することがで
きる。
作クロックを用いることなく高精度の遅延制御を行なう
ことが可能となり、これにより低価格の端末装置を使用
しながら高スループットの伝送を実現できる情報通信ネ
ットワークシステムとその端末装置を提供することがで
きる。
【図１】この発明に係わる情報通信ネットワークシステ
ムの一実施形態を示す概略構成図。
ムの一実施形態を示す概略構成図。
【図２】図１に示したシステムのセンタ装置の構成を示
す回路ブロック図。
す回路ブロック図。
【図３】図１に示したシステムのケーブルモデムの構成
を示す回路ブロック図。
を示す回路ブロック図。
【図４】図３に示したケーブルモデムの変調部の構成を
示す回路ブロック図。
示す回路ブロック図。
【図５】図４に示した変調部のタイミングイコライザの
構成を示す回路ブロック図。
構成を示す回路ブロック図。
【図６】図６に示したタイミングイコライザのＦＩＲフ
ィルタの伝達特性を示す図。
ィルタの伝達特性を示す図。
【図７】図３に示したケーブルモデムの遅延タイミング
制御部の構成を示す回路ブロック図。
制御部の構成を示す回路ブロック図。
【図８】センタ装置からケーブルモデムに伝送される下
り伝送信号の信号フォーマットの一例を示す図。
り伝送信号の信号フォーマットの一例を示す図。
【図９】ＱＰＳＫ方式および１６ＱＡＭ方式の復調アイ
パターンを比較して示した図。
パターンを比較して示した図。
１…ＣＡＴＶ網 ２…センタ装置（ＨＥ） ３…上位網 ４…サーバ ５１〜５ｎ…ケーブルモデム（ＣＭ） ６１〜６ｎ…パーソナル・コンピュータ（ＰＣ） １１，３８…インタフェース １２，１９，３７，４３…バッファ １３…フレーミング・多重部 １４，４６…変調部 １５…分離／合成器 １６，３２…復調部 １７，３５…分離部 １８…フレーム変換部 ２０…伝送遅延測定部 ２１…伝送遅延測定制御部 ２２，４１…アクセス制御部 ３１…分波器 ３３…同期部 ３４…復号部 ３６…アドレスフィルタ ３９…タイミング生成部 ４０…中央制御部（ＣＰＵ） ４２…制御信号生成部 ４４…フレーミング部 ４５…多重部 ４７…遅延タイミング制御部 ４８…送信タイミング遅延用のバッファ ４９…送信タイミング遅延用のＦＩＲフィルタ ４６１…符号化部 ４６２，４６３…タイミングイコライザ ４６４，４６５…ディジタル／アナログ変換器（Ｄ／
Ａ） ４６６，４６７…ベースバンドフィルタ（ＢＢＦ） ４６８，４６９…スペクトラムシェーピングフィルタ
（ＳＳＦ） ４７１…遅延制御量データのラッチ回路 ４７２…送信タイミング信号発生用のカウンタ ４７３…タップ係数発生用のＲＯＭ ４９１…シフトレジスタ ４９２…重み付け回路 ４９３…加算回路
Ａ） ４６６，４６７…ベースバンドフィルタ（ＢＢＦ） ４６８，４６９…スペクトラムシェーピングフィルタ
（ＳＳＦ） ４７１…遅延制御量データのラッチ回路 ４７２…送信タイミング信号発生用のカウンタ ４７３…タップ係数発生用のＲＯＭ ４９１…シフトレジスタ ４９２…重み付け回路 ４９３…加算回路
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 27/01 Ｈ０４Ｌ 27/00 Ｋ
Claims (5)
- 【請求項１】 センタ装置と複数の端末装置との間で共
通の伝送路を介してディジタル信号の時分割多重伝送を
行なう情報通信ネットワークシステムにおいて、 前記センタ装置は、 前記複数の端末装置との間でそれぞれ所定の測定用信号
の授受を行なって各端末装置との間の伝送遅延をそれぞ
れ測定するための伝送遅延測定手段と、 この伝送遅延測定手段の測定結果を基に遅延制御情報を
生成して、対応する端末装置へ通知するための遅延制御
情報通知手段とを備え、 前記複数の端末装置の各々は、 前記センタ装置へ送信するディジタル信号の伝送速度に
対応するクロックを発生するためのクロック発生手段
と、 前記センタ装置から通知された遅延制御情報に基づい
て、センタ装置へのディジタル信号の送信タイミングを
前記クロック発生手段により発生されるクロックの周期
により規定される時間精度で遅延制御するための第１の
遅延制御手段と、 所定の伝達特性を持つディジタルフィルタを有し、前記
センタ装置から通知された遅延制御情報を基に前記ディ
ジタルフィルタのタップ係数を可変してその伝達関数を
時間軸方向に平行移動させることにより、前記センタ装
置へのディジタル信号の送信タイミングを前記クロック
の１周期未満の時間精度で遅延制御するための第２の遅
延制御手段とを備えることを特徴とする情報通信ネット
ワークシステム。 - 【請求項２】 遅延制御情報通知手段は、伝送遅延測定
手段の測定結果を基に遅延制御量を求めて、この遅延制
御量をＮビットの２進数で表わして端末装置に通知し、 第１の遅延制御手段は、センタ装置から通知された上記
遅延制御量の上位ｍビットに相当するクロック数に相当
する時間だけディジタル信号の送信タイミングを遅延制
御し、 第２の遅延制御手段は、センタ装置から通知された上記
遅延制御量の下位ｋ（ｋ＝Ｎ−ｍ）ビットに対応するタ
ップ係数を発生してディジタルフィルタのタップに与え
ることを特徴とする請求項１記載の情報通信ネットワー
クシステム。 - 【請求項３】 遅延制御情報通知手段は、伝送遅延測定
手段により測定された伝送遅延量と、端末装置からセン
タ装置へ向かう上り伝送路上の線形歪みとに基づいて、
前記伝送遅延量を補正しかつ前記線形歪みを等化するた
めの情報を含むタップ係数情報を生成して端末装置に通
知し、 第２の遅延制御手段は、センタ装置から通知された前記
タップ係数情報をディジタルフィルタのタップに与えて
その伝達特性を可変することにより、上り伝送信号の送
信タイミングの遅延制御と上り伝送路の線形歪みのプリ
等化とそれぞれ行なうことを特徴とする請求項１記載の
情報通信ネットワークシステム。 - 【請求項４】 センタ装置と複数の端末装置との間で共
通の伝送路を介してディジタル信号の時分割多重伝送を
行なう情報通信ネットワークシステムで使用される前記
端末装置において、 前記センタ装置へ送信するディジタル信号の伝送速度に
対応するクロックを発生するためのクロック発生手段
と、 予め与えられた遅延制御情報に基づいて、センタ装置へ
のディジタル信号の送信タイミングを前記クロック発生
手段により発生されるクロックの周期により規定される
時間精度で遅延制御するための第１の遅延制御手段と、 所定の伝達特性を持つディジタルフィルタを有し、前記
遅延制御情報に基づいて前記ディジタルフィルタのタッ
プ係数を可変してその伝達関数を時間軸方向に平行移動
させることにより、前記センタ装置へのディジタル信号
の送信タイミングを前記クロックの１周期未満の時間精
度で遅延制御するための第２の遅延制御手段とを具備し
たことを特徴とする端末装置。 - 【請求項５】 センタ装置と複数の端末装置との間で共
通の伝送路を介してディジタル信号の時分割多重伝送を
行なう情報通信ネットワークシステムで使用される前記
端末装置において、 前記センタ装置へ送信するディジタル信号の伝送速度に
対応するクロックを発生するためのクロック発生手段
と、 前記端末装置からセンタ装置へ向かう上り伝送路上の伝
送遅延を補正するための第１の遅延制御情報に基づい
て、前記センタ装置へのディジタル信号の送信タイミン
グを前記クロック発生手段により発生されるクロックの
周期により規定される時間精度で遅延制御するための第
１の遅延制御手段と、 所定の伝達特性を持つディジタルフィルタを有し、前記
上り伝送路における伝送遅延を補正しかつ上り伝送路上
の線形歪みを等化する情報を含む第２の遅延制御情報に
基づいて前記ディジタルフィルタのタップ係数を可変す
ることにより、ディジタルフィルタの伝達関数を時間軸
方向に平行移動させて前記センタ装置へのディジタル信
号の送信タイミングを前記クロックの１周期未満の時間
精度で遅延制御し、かつ前記ディジタルフィルタの伝達
関数の特性を変化させて前記上り伝送路の線形歪みをプ
リ等化するための第２の遅延制御手段とを具備したこと
を特徴とする端末装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8109744A JPH09298553A (ja) | 1996-04-30 | 1996-04-30 | 情報通信ネットワークシステムとその端末装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8109744A JPH09298553A (ja) | 1996-04-30 | 1996-04-30 | 情報通信ネットワークシステムとその端末装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09298553A true JPH09298553A (ja) | 1997-11-18 |
Family
ID=14518156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8109744A Pending JPH09298553A (ja) | 1996-04-30 | 1996-04-30 | 情報通信ネットワークシステムとその端末装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09298553A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005015756A1 (ja) * | 2003-08-07 | 2005-02-17 | Matsushita Electric Industrial Co., Ltd. | 送信装置 |
| JP2006345131A (ja) * | 2005-06-08 | 2006-12-21 | Hitachi Communication Technologies Ltd | 光アクセス網システム |
-
1996
- 1996-04-30 JP JP8109744A patent/JPH09298553A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005015756A1 (ja) * | 2003-08-07 | 2005-02-17 | Matsushita Electric Industrial Co., Ltd. | 送信装置 |
| US7379715B2 (en) | 2003-08-07 | 2008-05-27 | Matsushita Electric Industrial Co., Ltd. | Transmitter apparatus and method using polar modulation with signal timing adjustment |
| JP2006345131A (ja) * | 2005-06-08 | 2006-12-21 | Hitachi Communication Technologies Ltd | 光アクセス網システム |
| JP4551280B2 (ja) * | 2005-06-08 | 2010-09-22 | 株式会社日立製作所 | 光アクセス網システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100369667B1 (ko) | 이산 멀티톤 전송 방식을 사용하여 데이터를 전송하고 수신하는 방법 및 장치와 컴퓨터 판독 가능한 기록 매체 | |
| US8199779B2 (en) | Synchronizing clocks across a communication link | |
| US5745837A (en) | Apparatus and method for digital data transmission over a CATV system using an ATM transport protocol and SCDMA | |
| US8588325B2 (en) | Communication system, transmission device, reception device, and communication method | |
| EP0981242B1 (en) | Shared asymmetric digital subscriber line modem | |
| US5768269A (en) | Apparatus and method for establishing frame synchronization in distributed digital data communication systems | |
| TW529311B (en) | Multi-modulation radio communications | |
| US5052024A (en) | Offset frequency multipoint modem and communications network | |
| EP0831624A2 (en) | A modem | |
| EP0828363A2 (en) | Multicode modem with a plurality of analogue front ends | |
| EP0119004B1 (en) | Ring communications system | |
| KR101443543B1 (ko) | 수신 장치, 데이터 식별 재생 장치, ｐｏｎ 시스템 및 데이터 식별 재생 방법 | |
| US20100232798A1 (en) | Bit identification circuit | |
| JPH09266466A (ja) | デジタル伝送システム | |
| WO2011074681A1 (ja) | 通信装置及び通信制御方法 | |
| US9762288B2 (en) | Efficient bandwidth utilization methods for CATV DOCSIS channels and other applications | |
| EP1419649B1 (en) | Method of establishing a subscriber connection and system utilising the method | |
| JP4016117B2 (ja) | 無線通信チャネルで異なる変調スキームで変調されたバーストを含むフレームを伝送する方法 | |
| JPH09298553A (ja) | 情報通信ネットワークシステムとその端末装置 | |
| EP1021012A1 (en) | Communications network system for multiple access | |
| US6009109A (en) | Process for transmission of digital application data | |
| RU2700392C1 (ru) | Модем для многонаправленной связи | |
| JPH11234233A (ja) | ハイブリッドアクセスシステムと、このハイブリッドアクセスシステムに用いられるセンタ装置、ファイバノードおよびユーザ装置 | |
| WO2003017603A1 (en) | Time division multiple access over broadband modulation method and apparatus | |
| WO2005057816A1 (en) | Modulator and demodulator for passive optical network |