JPH09288136A - Method and apparatus for inspection of lcd interface signal - Google Patents
Method and apparatus for inspection of lcd interface signalInfo
- Publication number
- JPH09288136A JPH09288136A JP8102620A JP10262096A JPH09288136A JP H09288136 A JPH09288136 A JP H09288136A JP 8102620 A JP8102620 A JP 8102620A JP 10262096 A JP10262096 A JP 10262096A JP H09288136 A JPH09288136 A JP H09288136A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- inspection
- value
- dot clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Controls And Circuits For Display Device (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、カラーＬＣＤ表示
回路から出力されるＬＣＤインターフェース信号の検査
方法とその装置に関し、特に、検査対象製品から出力さ
れるドットクロックを用いて他のＬＣＤインターフェー
ス各信号を検査することを特徴とするＬＣＤインターフ
ェース信号検査装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for inspecting an LCD interface signal output from a color LCD display circuit, and more particularly to each other LCD interface signal using a dot clock output from a product to be inspected. The present invention relates to an LCD interface signal inspection device characterized by inspecting
【０００２】[0002]
【従来の技術】本発明のＬＣＤインターフェース信号検
査装置の検査対象となるカラーＬＣＤ表示回路は、予め
設定された水平同期信号，垂直同期信号、及びデジタル
量である映像信号を出力する。2. Description of the Related Art A color LCD display circuit to be inspected by an LCD interface signal inspecting device of the present invention outputs preset horizontal synchronizing signals, vertical synchronizing signals, and video signals which are digital amounts.
【０００３】このＬＣＤ表示回路を含めた表示制御回路
を検査対象とした従来の表示制御回路検査装置では、検
査対象製品と同等の機能を有する表示制御回路を用意
し、検査対象表示制御回路と比較、良否判定するという
ものであった。In a conventional display control circuit inspection device for inspecting a display control circuit including this LCD display circuit, a display control circuit having a function equivalent to that of a product to be inspected is prepared and compared with the display control circuit to be inspected. It was to judge pass / fail.
【０００４】図１０はビデオ信号を発生するための表示
制御回路の動作検査装置、特開昭６０−２２９０９２号
公報の従来例を示すブロック図である。この従来例で
は、図中破線で囲んだ被検査表示制御装置より、プロー
ブで抽出したドットクロック１０１９、垂直同期信号１
０２０及びプリンタ信号１０２１を、それぞれキャラク
タクロック比較器１００２、垂直同期信号比較器１００
４、プリンタ信号比較器１００７に入力し、３段階の同
期合わせによって被検査表示制御装置と被検査表示制御
装置と同等の機能を備えた検査用表示制御装置の同期を
取り、双方の動作状態を全く同じにする。双方の同期が
取れた後、被検査表示制御装置と検査用表示制御装置に
表示制御装置本来の動作を行なわせ、ビデオ信号比較器
１０１８で表示制御回路Ａ１０１０、表示制御回路１０
１７双方のビデオ信号１０２３，１０２２をドットクロ
ック１０１９でサンプリングし、両者を比較し、双方が
同じかどうかを中央処理装置１００１で判定する。判定
中にドットクロック１０１９、垂直同期信号１０２０、
プリンタ信号１０２１のいずれかの同期が取れなくなっ
たとき、キャラクタクロック比較器１００２、垂直同期
信号比較器１００４、プリンタ信号比較器１００７は中
央処理装置１００１に対して割り込み信号を発生し、被
検査表示制御装置と検査用表示制御装置の同期が取れる
まで、中央処理装置１００１がビデオ信号比較器１０１
８の出力を判定するのを禁止する。この従来例では被検
査表示制御装置と同等の機能を備えた検査用表示制御装
置を動作検査装置内に持たなければならないので、被検
査表示制御装置の種類別に動作検査装置を用意しなけれ
ばならない。FIG. 10 is a block diagram showing a conventional example of an operation inspection apparatus for a display control circuit for generating a video signal, which is disclosed in Japanese Patent Laid-Open No. 60-229092. In this conventional example, a dot clock 1019 extracted by a probe and a vertical synchronization signal 1 are extracted from a display control device under inspection surrounded by a broken line in the figure.
020 and printer signal 1021 are sent to a character clock comparator 1002 and a vertical sync signal comparator 100, respectively.
4. Input to the printer signal comparator 1007 to synchronize the inspection display control device and the inspection display control device having the same function as the inspection display control device by synchronizing in three stages, and to determine the operation states of both. Make it exactly the same. After the two are synchronized, the inspected display control device and the inspection display control device are caused to perform the original operation of the display control device, and the video signal comparator 1018 causes the display control circuit A1010 and the display control circuit 10 to operate.
17 Both video signals 1023 and 1022 are sampled by the dot clock 1019, both are compared, and the central processing unit 1001 determines whether they are the same. Dot clock 1019, vertical synchronization signal 1020,
When any one of the printer signals 1021 becomes out of synchronization, the character clock comparator 1002, the vertical synchronization signal comparator 1004, and the printer signal comparator 1007 generate an interrupt signal to the central processing unit 1001 to control the display to be inspected. The central processing unit 1001 keeps the video signal comparator 101 until the device and the display control device for inspection are synchronized.
It is prohibited to judge the output of 8. In this conventional example, since the inspection display control device having the same function as the inspection display control device must be provided in the operation inspection device, the operation inspection device must be prepared for each type of inspection display control device. .
【０００５】図１１は、従来の表示制御回路検査装置の
別の実施例、特開昭６０−２８６８８号公報の従来例を
示すブロック図である。この従来例では、入力信号１４
１３の論理が“１”になると、表示開始信号１１１２
ａ、表示タイミング信号１１１２ｂ及び予め任意のパタ
ーンが設定されているシフトレジスタ１３１０によりタ
イミング信号１３６１が生成され、このタイミング信号
１３６１により予め正解表示パターンが格納されている
シフトレジスタ１３００から正解表示パターン１３０１
を読み出し、表示信号１１１１と正解表示パターン１３
０１とを比較手段１３８０で比較し、両者が一致すれば
論理“１”、不一致であれば論理“０”をシフトレジス
タ１３２０に格納する。シフトレジスタ１３２０に入力
された内容は多入力ＡＮＤ回路１３９０に出力され、全
入力が“１”の時のみ判定結果信号１１２１を“１”と
し、合格と判定する。FIG. 11 is a block diagram showing another embodiment of a conventional display control circuit inspection device, which is a conventional example of Japanese Patent Laid-Open No. 60-28888. In this conventional example, the input signal 14
When the logic of 13 becomes "1", the display start signal 1112
a, the display timing signal 1112b, and the shift register 1310 in which an arbitrary pattern is set in advance generate a timing signal 1361, and the timing signal 1361 causes the correct answer display pattern to be stored in advance in the shift register 1300.
Read out, display signal 1111 and correct display pattern 13
01 is compared by the comparison means 1380, and if they match, a logical "1" is stored in the shift register 1320, and if they do not match, a logical "0" is stored in the shift register 1320. The content input to the shift register 1320 is output to the multi-input AND circuit 1390, and the determination result signal 1121 is set to "1" only when all the inputs are "1", and it is determined to pass.
【０００６】この従来例では、検査対象製品から出力さ
れている表示タイミング信号で表示信号を検査している
が、表示タイミング信号自身の検査は行っていないた
め、表示タイミング信号自身に欠陥があった場合、これ
を検出できないという欠点がある。また、この従来例で
は表示開始タイミング信号等、表示信号以外のインター
フェース信号を検査していないため、欠陥が検出された
場合、その原因が特定出来ない。In this conventional example, the display signal is inspected by the display timing signal output from the product to be inspected, but since the display timing signal itself is not inspected, the display timing signal itself has a defect. In this case, there is a drawback that this cannot be detected. Further, in this conventional example, since the interface signals other than the display signal such as the display start timing signal are not inspected, when the defect is detected, the cause cannot be specified.
【０００７】[0007]
【発明が解決しようとする課題】前述のカラーＬＣＤ表
示回路を含めた表示制御回路を検査対象とした従来の表
示制御回路検査装置では、検査対象製品と同等の機能を
有する表示制御回路を用意し、検査対象表示制御回路と
比較、良否判定するというものであった。前述の従来例
特開昭６０−２２９０９２号公報に示されるように、検
査対象製品と同様の機能を有する装置を検査装置内に持
たせる構成上、検査対象製品の種類が変わるごとにこれ
に対応した装置を用意する必要が生じる。このためパー
ソナルコンピュータのような多機種を有する製品を検査
対象とする場合、コストパフォーマンスが悪くなり、検
査装置としては不向きである。In the conventional display control circuit inspection device for inspecting the display control circuit including the color LCD display circuit described above, a display control circuit having a function equivalent to that of the product to be inspected is prepared. , The inspection target display control circuit is compared and the quality is judged. As described in Japanese Patent Laid-Open No. 60-229092, the device having the same function as the product to be inspected is provided in the inspecting device, so that the type of product to be inspected can be changed. It will be necessary to prepare the device. Therefore, when a product having a large number of models such as a personal computer is to be inspected, cost performance deteriorates, and it is not suitable as an inspection device.
【０００８】また、特開昭６０−２８６８８号公報のよ
うな従来例の場合、検査対象製品から出力されているタ
イミング信号をクロックとして映像信号を検査するとい
う方式を取っているが、タイミング信号自身の検査は行
っていないため、タイミング信号自身に欠陥があった場
合、これを検出できないという欠点がある。また、この
従来例では、映像信号以外のインターフェース信号を検
査していないため、欠陥が検出された場合、その原因が
特定出来ない。Further, in the case of the conventional example as disclosed in Japanese Patent Laid-Open No. 60-288688, a method of inspecting a video signal by using a timing signal output from a product to be inspected as a clock is adopted. However, if the timing signal itself has a defect, it cannot be detected. Further, in this conventional example, since the interface signals other than the video signal are not inspected, when a defect is detected, the cause cannot be specified.
【０００９】[0009]
(1) 本発明のＬＣＤインターフェース信号検査装置は、
カラーＬＣＤを駆動する検査対象であるカラーＬＣＤ表
示回路から得られるロジック用電源、及びバックライト
用電源ＯＮ／ＯＦＦ信号の立ち上がり、立ち下がりタイ
ミングを監視し、タイミングが規格から外れていれば異
常信号を出力する電源監視回路と、カラーＬＣＤ表示回
路から得られるドットクロックの周波数をクロックパル
ス数としてカウントするドットクロックカウンタ回路
と、ドットクロックカウンタ回路での計測値を記憶する
第一のメモリ回路とを備えるドットクロック検査回路
と、周期，パルス幅がドットクロックパルス数で規定さ
れている水平同期信号，垂直同期信号をドットクロック
で計測する同期信号カウンタ回路と、同期信号カウンタ
回路での計測値を記憶する第二のメモリ回路とを備える
同期信号検査回路と、ドットクロックを任意に遅延させ
る可変遅延回路と、可変遅延回路から得られるドットク
ロックでカラーＬＣＤ表示回路から得られる映像信号を
ラッチするラッチ回路と、ラッチ回路でラッチされたデ
ータを記憶する第三のメモリ回路とを備えるドット検査
回路と、ドットクロック周波数の規格値、水平同期信
号，垂直同期信号各々の周期，パルス幅の規格値、映像
信号のドット検査用パターン指定値を予め記憶しておく
規格値メモリ回路と、規格値メモリ回路に記憶している
規格値を読み出す規格値読み出し信号，第一、第二、第
三のメモリ回路読み出し信号，ドットクロック検査回
路，同期信号検査回路，ドット検査回路への検査開始信
号とを含む複数の制御信号を出力すると共に、電源監視
回路からの異常信号判定、規格値と測定値との比較、良
否判定を行う中央処理部とを備えることを特徴としてい
る。 (2) 本発明の検査方法は、上記(1) のＬＣＤインターフ
ェース信号装置のカラーＬＣＤ表示回路から出力される
信号の検査方法で、中央処理部が、検査対象である前記
カラーＬＣＤ表示回路の電源投入時に得られるロジック
用電源ＯＮ／ＯＦＦ信号、バックライト用電源ＯＮ／Ｏ
ＦＦ信号の立上がりタイミングを電源監視回路から得ら
れる異常信号で判定する第一の検査工程と、第一のメモ
リ回路から読み出した計測値と規格値メモリ回路から読
み出したドットクロック周波数規格値とを比較し、計測
値がドットクロック周波数規格値を満足しているか否か
を判定する第二の検査工程と、第二のメモリ回路から読
み出した計測値と規格値メモリ回路から読み出した水平
同期信号，垂直同期信号各々の周期，パルス幅規格値と
を比較し、計測値が規格値を満足するか否かを判定する
第三の検査工程と、可変遅延回路に遅延量が“０”とな
るような遅延量制御信号を出力し、その時の測定値を前
記第三のメモリ回路から読み出し、規格値メモリ回路か
ら読み出したドット検査用パターン指定値とを比較し、
一致するか否かを判定する第四の検査工程と、可変遅延
回路に遅延量“ａ”（ａは任意の実数）となるような遅
延量制御信号を出力し、第四の検査工程と同様の検査を
行い、この時の測定値とドット検査用パターン指定値が
不一致になるまで遅延量“ａ”を増加させて第四の検査
工程を繰返し、測定値とドット検査用パターン指定値が
初めて不一致になった時の“ａ”の値と規格値メモリ回
路から読み出したデータホールド時間規格値とを比較
し、遅延量“ａ”がデータホールド時間規格値を満足す
るか否かを判定する第五の検査工程と、検査対象である
カラーＬＣＤ表示回路の電源ＯＦＦ時に得られるロジッ
ク用電源ＯＮ／ＯＦＦ信号、バックライト用電源ＯＮ／
ＯＦＦ信号の立ち下がりタイミングを電源監視回路から
得られる異常信号で判定する第六の検査工程と、第一か
ら第六の検査工程を順に行い、第一から第五の検査工程
各々の結果が合格の時のみ次の検査工程の検査開始信号
を出力し、全検査工程が合格の時のみ検査合格とし、途
中で不合格な検査工程があればその時点で検査不合格と
して検査を終了するという手順を含むことを特徴として
いる。 (3) 本発明のＬＣＤインターフェース信号検査装置は、
カラーＬＣＤを駆動する検査対象であるカラーＬＣＤ表
示回路から得られるロジック用電源、及びバックライト
用電源ＯＮ／ＯＦＦ信号の立ち上がり、立ち下がりタイ
ミングを監視し、タイミングが規格から外れていれば異
常信号を出力する電源監視回路と、カラーＬＣＤ表示回
路から得られるドットクロックの周波数をクロックパル
ス数としてカウントするドットクロックカウンタ回路
と、ドットクロックカウンタ回路での計測値を一時記憶
する第一のメモリ回路とを備えるドットクロック検査回
路と、第一のメモリ回路から読み込んだ計数値を予め設
定された期待値と比較、一致すれば一致信号を出力する
コンパレータと、周期，パルス幅がドットクロックパル
ス数で規定されている水平同期信号，垂直同期信号をド
ットクロックで計測する同期信号カウンタ回路と、同期
信号カウンタ回路での計測値を一時記憶する第二のメモ
リ回路とを備える同期信号検査回路と、第二のメモリ回
路から読み込んだ計数値を予め設定された期待値と比
較、一致すれば一致信号を出力するコンパレータと、ド
ットクロックを任意に遅延させる可変遅延回路と、可変
遅延回路から得られるドットクロックでカラーＬＣＤ表
示回路から得られる検査パターンである市松パターンの
映像信号をラッチするラッチ回路と、ラッチ回路でラッ
チされたデータを一時記憶する第三のメモリ回路とを備
えたドット検査回路と、第三のメモリ回路から読み込ん
だ計数値を予め設定された期待値と比較、一致すれば一
致信号を出力すると同時に、電源ＯＦＦ信号を出力する
コンパレータと、電源監視回路から出力される異常信
号、コンパレータから出力される一致信号を監視し、全
て合格の場合のみＬＥＤを点灯させる合否表示回路から
構成されることを特徴としている。(1) The LCD interface signal inspection device of the present invention is
The rise and fall timings of the logic power supply and backlight power supply ON / OFF signals obtained from the color LCD display circuit that drives the color LCD are monitored. If the timing is out of the standard, an abnormal signal is detected. A power supply monitoring circuit for outputting, a dot clock counter circuit for counting the frequency of the dot clock obtained from the color LCD display circuit as the number of clock pulses, and a first memory circuit for storing the measurement value of the dot clock counter circuit. Stores the dot clock inspection circuit, the synchronization signal counter circuit that measures the horizontal synchronization signal and the vertical synchronization signal whose period and pulse width are specified by the number of dot clock pulses with the dot clock, and the measurement values of the synchronization signal counter circuit. A synchronization signal inspection circuit including a second memory circuit; Variable delay circuit that arbitrarily delays the input clock, a latch circuit that latches the video signal obtained from the color LCD display circuit with the dot clock obtained from the variable delay circuit, and a third memory that stores the data latched by the latch circuit A dot inspection circuit including a circuit, a standard value of a dot clock frequency, a period of each horizontal synchronizing signal and a vertical synchronizing signal, a standard value of a pulse width, a standard value of a dot inspection pattern designation value of a video signal, which is stored in advance. To the memory circuit and the standard value read signal for reading the standard value stored in the standard value memory circuit, the first, second, and third memory circuit read signals, the dot clock inspection circuit, the synchronization signal inspection circuit, and the dot inspection circuit Output a plurality of control signals including the inspection start signal, and abnormal signal judgment from the power supply monitoring circuit, standard value and measured value Comparison, is characterized by comprising a central processing unit that performs quality determination. (2) The inspection method of the present invention is the method of inspecting a signal output from the color LCD display circuit of the LCD interface signal device according to (1), wherein the central processing unit supplies power to the color LCD display circuit to be inspected. Power ON / OFF signal for logic and power ON / O for backlight obtained at the time of turning on
Compare the first inspection process that determines the rising timing of the FF signal with the abnormal signal obtained from the power supply monitoring circuit, and the measured value read from the first memory circuit and the standard value of the dot clock frequency read from the standard value memory circuit. Then, the second inspection step for determining whether or not the measured value satisfies the dot clock frequency standard value, and the measured value read from the second memory circuit and the horizontal synchronization signal read from the standard value memory circuit, vertical The third inspection step of comparing the period of each synchronizing signal and the pulse width standard value to determine whether the measured value satisfies the standard value, and the delay amount of the variable delay circuit becomes "0". The delay amount control signal is output, the measured value at that time is read from the third memory circuit, and compared with the dot inspection pattern designation value read from the standard value memory circuit,
Similar to the fourth inspection step, a fourth inspection step for determining whether or not they match each other and a delay amount control signal for outputting a delay amount “a” (a is an arbitrary real number) are output to the variable delay circuit. And repeat the fourth inspection process by increasing the delay amount “a” until the measured value at this time and the dot inspection pattern specified value do not match. Comparing the value of "a" when there is a mismatch with the data hold time standard value read from the standard value memory circuit, and determining whether or not the delay amount "a" satisfies the data hold time standard value Five inspection steps, logic power ON / OFF signal and backlight power ON / OFF signal obtained when the power of the color LCD display circuit to be inspected is OFF
The sixth inspection process, which determines the fall timing of the OFF signal from the abnormal signal obtained from the power supply monitoring circuit, and the first to sixth inspection processes are performed in order, and the results of each of the first to fifth inspection processes are passed. The procedure to output the inspection start signal of the next inspection process only when is, to make the inspection pass only when all the inspection processes pass, and to end the inspection as an inspection failure at that point if there is an inspection process that fails. It is characterized by including. (3) The LCD interface signal inspection device of the present invention is
The rise and fall timings of the logic power supply and backlight power supply ON / OFF signals obtained from the color LCD display circuit that drives the color LCD are monitored. If the timing is out of the standard, an abnormal signal is detected. A power supply monitoring circuit for outputting, a dot clock counter circuit for counting the frequency of the dot clock obtained from the color LCD display circuit as the number of clock pulses, and a first memory circuit for temporarily storing the measurement value of the dot clock counter circuit. A dot clock inspection circuit provided, a comparator that compares the count value read from the first memory circuit with a preset expected value, and outputs a match signal if they match, the cycle and pulse width are specified by the number of dot clock pulses. Horizontal sync signal and vertical sync signal with dot clock Synchronization signal counter circuit, and a synchronization signal inspection circuit having a second memory circuit for temporarily storing the measurement value in the synchronization signal counter circuit, and the count value read from the second memory circuit is the preset expected value And a match signal that outputs a match signal if matched, a variable delay circuit that arbitrarily delays the dot clock, and a checkerboard pattern image that is an inspection pattern obtained from the color LCD display circuit using the dot clock obtained from the variable delay circuit A dot inspection circuit including a latch circuit for latching a signal and a third memory circuit for temporarily storing the data latched by the latch circuit, and a count value read from the third memory circuit and an expected value set in advance. Output from the power supply monitoring circuit and the comparator that outputs a power off signal at the same time Abnormality signal, monitoring the coincidence signal output from the comparator, and characterized in that it is composed of acceptance display circuit for lighting the LED only when all passed.
【００１０】[0010]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。Next, embodiments of the present invention will be described in detail with reference to the drawings.
【００１１】図１は本発明のＬＣＤインターフェース信
号検査装置の一実施の形態を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of an LCD interface signal inspection device of the present invention.
【００１２】本実施の形態のＬＣＤインターフェース信
号検査装置は、カラーＬＣＤを駆動する検査対象である
カラーＬＣＤ表示回路から得られるロジック用電源ＯＮ
／ＯＦＦ信号１７、及びバックライト用電源ＯＮ／ＯＦ
Ｆ信号１８の立ち上がり、立ち下がりタイミングを監視
し、タイミングが規格から外れていれば異常信号９を出
力する電源監視回路１と、中央処理部８からドットクロ
ック検査開始信号１０を得て、カラーＬＣＤ表示回路か
ら得られるドットクロック１６の周波数をクロックパル
ス数としてカウントするドットクロックカウンタ回路２
と、ドットクロックカウンタ回路２での計測値４４を記
憶する第一のメモリ回路５とを備えるドットクロック検
査回路３０と、中央処理部８から同期信号検査開始信号
１１を得て、周期，パルス幅がドットクロックパルス数
で規定されている水平同期信号１４，垂直同期信号１５
をドットクロック１６で計測する同期信号カウンタ回路
３と、同期信号カウンタ回路での計測値４５を記憶する
第二のメモリ回路６とを備える同期信号検査回路３１
と、中央処理部８からドット検査開始信号１２を得て、
ドットクロック１６を任意に遅延させる可変遅延回路３
３と、可変遅延回路３３から得られるドットクロック３
６でカラーＬＣＤ表示回路から得られる映像信号１３を
ラッチするラッチ回路３４と、ラッチ回路３４でラッチ
されたデータ４６を記憶する第三のメモリ回路７とを備
えるドット検査回路３７と、ドットクロック周波数の規
格値、水平同期信号，垂直同期信号各々の周期，パルス
幅の規格値、映像信号のドット検査用パターン指定値を
予め記憶しておく規格値メモリ回路３８と、規格値読み
出し信号３９、第一、第二、第三のメモリ回路読み出し
信号４１，４２，４３、ドットクロック検査回路３０、
同期信号検査回路３１、ドット検査回路３７への検査開
始信号１０，１１，１２とを含む複数の制御信号を出力
すると共に、前記電源監視回路１からの異常信号判定、
規格値４０と測定値４７，４８，４９との比較、良否判
定を行う中央処理部８とから構成される。The LCD interface signal inspection apparatus according to the present embodiment turns on the logic power supply obtained from the color LCD display circuit which is the inspection object for driving the color LCD.
/ OFF signal 17, and backlight power ON / OF
The rise and fall timings of the F signal 18 are monitored, and if the timing is out of the standard, the power supply monitoring circuit 1 that outputs the abnormal signal 9 and the central processing unit 8 obtain the dot clock inspection start signal 10 to obtain the color LCD. Dot clock counter circuit 2 for counting the frequency of the dot clock 16 obtained from the display circuit as the number of clock pulses
And the dot clock inspection circuit 30 including the first memory circuit 5 that stores the measured value 44 in the dot clock counter circuit 2, and the synchronization signal inspection start signal 11 from the central processing unit 8 to obtain the cycle and pulse width. Is defined by the number of dot clock pulses, horizontal sync signal 14, vertical sync signal 15
Signal synchronization circuit 31 including a synchronization signal counter circuit 3 for measuring the dot clock 16 and a second memory circuit 6 for storing the measurement value 45 of the synchronization signal counter circuit 31.
Then, the dot inspection start signal 12 is obtained from the central processing unit 8,
Variable delay circuit 3 for arbitrarily delaying the dot clock 16
3 and the dot clock 3 obtained from the variable delay circuit 33
6, a dot inspection circuit 37 including a latch circuit 34 for latching the video signal 13 obtained from the color LCD display circuit, a third memory circuit 7 for storing the data 46 latched by the latch circuit 34, and a dot clock frequency. Standard value, a horizontal sync signal, a vertical sync signal period, a pulse width standard value, a dot inspection pattern specification value of a video signal, and a standard value memory circuit 38 for storing the standard value read signal 39. First, second, and third memory circuit read signals 41, 42, 43, a dot clock inspection circuit 30,
A plurality of control signals including the inspection start signals 10, 11 and 12 to the synchronization signal inspection circuit 31 and the dot inspection circuit 37 are output, and the abnormal signal determination from the power supply monitoring circuit 1 is performed.
It is composed of a central processing unit 8 which compares the standard value 40 with the measured values 47, 48, 49 and judges the quality.
【００１３】次に、本実施の形態のＬＣＤインターフェ
ース信号検査装置の動作について図面を参照して説明す
る。Next, the operation of the LCD interface signal inspection apparatus of this embodiment will be described with reference to the drawings.
【００１４】図２は本発明の検査方法の一実施の形態の
第二の検査工程を示す動作フロー図、図３は本発明の検
査方法の一実施の形態の第三の検査工程を示す動作フロ
ー図、図４は本発明の検査方法の一実施の形態の第四の
検査工程を示す動作フロー図、図５は本発明の検査方法
の一実施の形態の第五の検査工程を示す動作フロー図、
図６はの本発明の検査方法の一実施の形態の第一、第六
の検査工程でロジック用電源ＯＮ／ＯＦＦ信号及びバッ
クライト用電源ＯＮ／ＯＦＦ信号の出力タイミングを示
すタイミングチャート、図７は本発明の検査方法の一実
施の形態の第三の検査工程で測定される項目を示したタ
イミングチャート、図８は本発明の検査方法の一実施の
形態の第五の検査工程で測定される項目を示したタイミ
ングチャートである。FIG. 2 is an operation flow chart showing the second inspection step of the embodiment of the inspection method of the present invention, and FIG. 3 is the operation showing the third inspection step of the embodiment of the inspection method of the present invention. Flow chart, FIG. 4 is an operation flow chart showing the fourth inspection step of the embodiment of the inspection method of the present invention, and FIG. 5 is an operation showing the fifth inspection step of the embodiment of the inspection method of the present invention. Flow diagram,
FIG. 6 is a timing chart showing the output timing of the logic power ON / OFF signal and the backlight power ON / OFF signal in the first and sixth inspection steps of the embodiment of the inspection method of the present invention. FIG. 8 is a timing chart showing items measured in the third inspection step of the embodiment of the inspection method of the present invention, and FIG. 8 is measured in the fifth inspection step of the embodiment of the inspection method of the present invention. 3 is a timing chart showing the items to be set.
【００１５】検査対象製品であるカラーＬＣＤ表示回路
に電源が投入されると、ロジック用電源ＯＮ／ＯＦＦ信
号１７、バックライト用電源ＯＮ／ＯＦＦ信号１８の順
で信号がＯＮする。電源監視回路１は、電源ＯＮタイミ
ング５０を測定し、規格値と一致していれば、異常信号
９の論理“０”を出力する。When the color LCD display circuit which is the product to be inspected is powered on, the signals are turned on in the order of the logic power ON / OFF signal 17 and the backlight power ON / OFF signal 18. The power supply monitoring circuit 1 measures the power supply ON timing 50, and outputs the logic "0" of the abnormal signal 9 if the power supply ON timing 50 matches the standard value.
【００１６】中央処理部８は異常信号９を監視し、論理
“０”であればドットクロック検査開始信号１０をＯＮ
する。The central processing unit 8 monitors the abnormal signal 9, and if the logic is "0", turns on the dot clock inspection start signal 10.
I do.
【００１７】ドットクロック検査回路３０は、中央処理
部８のドットクロック検査開始信号１０を受け、任意の
パルス幅を持つ信号、例えばパルス幅１秒間のゲート信
号を生成（ステップ２０１）し、その間のドットクロッ
クパルス数を計数（ステップ２０２）する。計数値４４
は第一のメモリ回路５に格納される。その後、中央処理
部８は読み出し信号３９，４１を出力して規格値４０、
計数値４７を取り込み、両者を比較（ステップ２０
３）、一致（合格，ステップ２０４）すれば同期信号検
査開始信号１１を出力する。The dot clock inspection circuit 30 receives the dot clock inspection start signal 10 from the central processing unit 8, generates a signal having an arbitrary pulse width, for example, a gate signal having a pulse width of 1 second (step 201), and in between. The number of dot clock pulses is counted (step 202). Count value 44
Are stored in the first memory circuit 5. After that, the central processing unit 8 outputs the read signals 39 and 41 to obtain the standard value 40,
Take the count value 47 and compare both (step 20
3) If they match (pass, step 204), the sync signal inspection start signal 11 is output.
【００１８】同期信号検査回路３１は、中央処理部８の
同期信号検査開始信号１１を受け、測定項目として垂直
同期信号周期１００、パルス幅１０１、バックポーチ１
０２、フロントポーチ１０３及び水平同期信号周期１０
４、パルス幅１０５、バックポーチ１０６、フロントポ
ーチ１０７の順で選択（ステップ３０１）し、ドットク
ロック１６にて計数（ステップ３０２）し、計数値４５
を第二のメモリ回路６に格納する。中央処理部８は読み
出し信号３９，４２を出力して規格値４０、計数値４８
を取り込み、両者を比較（ステップ３０３）、一致（合
格，ステップ３０４）すれば次の測定項目を選択し、同
様の手順で検査を行う。測定項目全てが終了（ステップ
３０５）したらドット検査検査開始信号１２を出力す
る。The synchronization signal inspection circuit 31 receives the synchronization signal inspection start signal 11 from the central processing unit 8, and measures vertical synchronization signal period 100, pulse width 101, back porch 1 as measurement items.
02, front porch 103, and horizontal synchronizing signal period 10
4, pulse width 105, back porch 106, front porch 107 are selected in this order (step 301), counted by the dot clock 16 (step 302), and the count value is 45.
Are stored in the second memory circuit 6. The central processing unit 8 outputs the read signals 39 and 42 to output the standard value 40 and the count value 48.
Is taken in, the two are compared (step 303), and if they match (pass, step 304), the next measurement item is selected, and the inspection is performed in the same procedure. When all the measurement items are completed (step 305), the dot inspection inspection start signal 12 is output.
【００１９】検査対象のカラーＬＣＤ表示回路は検査パ
ターンである市松パターンを生成（ステップ４０１，５
０１）する。The color LCD display circuit to be inspected generates a checkered pattern which is an inspection pattern (steps 401, 5).
01)
【００２０】可変遅延回路３３は中央処理部８から出力
される遅延量設定値３５により、ドットクロック１６を
遅延（ステップ４０６）させる。The variable delay circuit 33 delays the dot clock 16 by the delay amount set value 35 output from the central processing unit 8 (step 406).
【００２１】ラッチ回路３４は、中央処理部８のドット
検査開始信号１２を受け、可変遅延回路３３から得られ
るドットクロック３６により映像信号１３をラッチ（ス
テップ４０２，５０２）し、ラッチデータ４６を第三の
メモリ回路７に格納（ステップ４０３，５０３）する。
中央処理部８は読み出し信号３９，４３を出力して規格
値４０、ラッチデータ４９を取り込み、両者を比較（ス
テップ４０４）、一致（合格，ステップ４０５）すれば
第五の検査工程に入る。The latch circuit 34 receives the dot inspection start signal 12 from the central processing unit 8, latches the video signal 13 by the dot clock 36 obtained from the variable delay circuit 33 (steps 402 and 502), and outputs the latched data 46 as the first data. The data is stored in the third memory circuit 7 (steps 403 and 503).
The central processing unit 8 outputs the read signals 39 and 43, fetches the standard value 40 and the latch data 49, compares them (step 404), and if they match (pass, step 405), the fifth inspection process is started.
【００２２】可変遅延回路３３に遅延量設定値３５とし
て“ａ”を設定し、同様のドット検査を実行する。ラッ
チデータと規格値との比較（ステップ５０４）が一致し
ていれば、更に遅延量設定値３５に“ａ”を加え（ステ
ップ５０８）、再度ドット検査を実行し（ステップ５０
９）、規格値との比較が一致しない所まで遅延量設定値
３５を増していく。比較結果が一致しなかった時点での
遅延量設定値３５の値をホールド時間５３（ｔH ）と
し、ドットクロック１６の周期Ｔとの差をセットアップ
時間５２（ｔS ）（ステップ５０５）とし、規格値と比
較（ステップ５０６）、一致（合格，ステップ５０７）
すれば検査対象のＬＣＤ表示回路の電源をＯＦＦする。"A" is set as the delay amount setting value 35 in the variable delay circuit 33, and the same dot inspection is executed. If the comparison between the latch data and the standard value (step 504) is in agreement, "a" is further added to the delay amount setting value 35 (step 508), and the dot inspection is executed again (step 50).
9) The delay amount setting value 35 is increased until the comparison with the standard value does not match. The value of the delay amount setting value 35 at the time when the comparison results do not match is the hold time 53 (t H ) and the difference from the period T of the dot clock 16 is the setup time 52 (t S ) (step 505), Compare with standard value (step 506), match (pass, step 507)
Then, the power of the LCD display circuit to be inspected is turned off.
【００２３】電源監視回路は、電源ＯＦＦタイミング５
１を測定し、規格値と一致した場合、異常信号“０”を
出力する。The power supply monitoring circuit has a power-off timing 5
When 1 is measured and it matches the standard value, an abnormal signal “0” is output.
【００２４】中央処理部１で行う良否判定では、途中で
“不良”となった場合はその時点で試験を終了する（不
合格，ステップ２０５，３０６，４０７，５１０）。In the pass / fail judgment performed by the central processing unit 1, if the test result is "defective", the test is terminated at that point (fail, steps 205, 306, 407, 510).
【００２５】次に、本発明のＬＣＤインターフェース信
号検査装置の第二の実施の形態について図面を参照して
説明する。Next, a second embodiment of the LCD interface signal inspection device of the present invention will be described with reference to the drawings.
【００２６】図９は本発明のＬＣＤインターフェース信
号検査装置の第二の実施の形態を示すブロック図であ
る。FIG. 9 is a block diagram showing a second embodiment of the LCD interface signal inspection device of the present invention.
【００２７】検査対象製品であるカラーＬＣＤ表示回路
に電源が投入されると、ロジック用電源ＯＮ／ＯＦＦ信
号１７、バックライト用電源ＯＮ／ＯＦＦ信号１８の順
で信号がＯＮする。電源監視回路１は、電源ＯＮタイミ
ング５０を測定し、規格値と一致していれば、異常信号
１９の論理“０”を出力する。When the color LCD display circuit, which is the product to be inspected, is powered on, the signals are turned on in the order of the logic power ON / OFF signal 17 and the backlight power ON / OFF signal 18. The power supply monitoring circuit 1 measures the power supply ON timing 50, and outputs the logic "0" of the abnormal signal 19 if the power supply ON timing 50 matches the standard value.
【００２８】ドットクロック検査回路３０は、電源監視
回路１の出力する異常信号１９を受け、任意のパルス幅
を持つ信号、例えばパルス幅１秒間のゲート信号を生成
し、その間のドットクロックパルス数を計数する。コン
パレータ２３は予め設定してある規格値と計数値４７を
比較、一致すれば一致信号２０を出力する。The dot clock inspection circuit 30 receives the abnormal signal 19 output from the power supply monitoring circuit 1, generates a signal having an arbitrary pulse width, for example, a gate signal having a pulse width of 1 second, and determines the number of dot clock pulses in the meantime. Count. The comparator 23 compares the preset standard value with the count value 47, and outputs a coincidence signal 20 when they coincide with each other.
【００２９】同期信号検査回路３１は、コンパレータ２
３の出力する一致信号２０を受け、測定項目として垂直
同期信号周期１００、パルス幅１０１、バックポーチ１
０２、フロントポーチ１０３及び水平同期信号周期１０
４、パルス幅１０５、バックポーチ１０６、フロントポ
ーチ１０７の順で選択し、ドットクロック１６にて計数
する。コンパレータ２４は、予め設定してある規格値と
計数値４８を比較、測定全項目が一致すれば一致信号２
１を出力する。The synchronizing signal inspection circuit 31 includes a comparator 2
3, the vertical synchronizing signal period 100, pulse width 101, back porch 1 are received as the measurement items.
02, front porch 103, and horizontal synchronizing signal period 10
4, the pulse width 105, the back porch 106, and the front porch 107 are selected in this order and counted by the dot clock 16. The comparator 24 compares the preset standard value with the count value 48, and if all measured items match, a match signal 2
Outputs 1.
【００３０】コンパレータ２４の出力する一致信号２１
を受け、検査対象のカラーＬＣＤ表示回路は検査パター
ンである市松パターンを生成する。Matching signal 21 output from comparator 24
In response, the color LCD display circuit to be inspected generates a checkered pattern which is an inspection pattern.
【００３１】可変遅延回路３３は予め設定された遅延量
設定値により、ドットクロック１６を遅延させる。The variable delay circuit 33 delays the dot clock 16 according to a preset delay amount setting value.
【００３２】ラッチ回路３４は可変遅延回路３３から得
られるドットクロック３６により映像信号１３をラッチ
する。コンパレータ２５は予め設定してある規格値とラ
ッチデータ４９を比較、一致すれば一致信号２２を出力
すると同時に電源ＯＦＦ信号６０を出力する。The latch circuit 34 latches the video signal 13 by the dot clock 36 obtained from the variable delay circuit 33. The comparator 25 compares a preset standard value with the latch data 49, and outputs a coincidence signal 22 and a power-off signal 60 at the same time when they coincide with each other.
【００３３】コンパレータ２５の出力する電源ＯＦＦ信
号を受け、検査対象のカラーＬＣＤ表示回路は電源をＯ
ＦＦする。Upon receiving the power-off signal output from the comparator 25, the color LCD display circuit to be inspected turns on the power.
FF.
【００３４】コンパレータ２５の出力する一致信号２２
を受け、電源監視回路は、検査対象のＬＣＤ表示回路の
電源ＯＦＦタイミング５１を測定し、規格値と一致した
場合、異常信号“０”を出力する。Matching signal 22 output from comparator 25
In response to this, the power supply monitoring circuit measures the power supply OFF timing 51 of the LCD display circuit to be inspected, and outputs an abnormal signal “0” when it matches the standard value.
【００３５】合否表示回路６１は電源監視回路１の出力
する異常信号１９、コンパレータ２３から２５の出力す
る一致信号２０から２２を監視し、全て合格となった場
合のみＬＥＤを点灯させる。The pass / fail display circuit 61 monitors the abnormal signal 19 output from the power supply monitoring circuit 1 and the coincidence signals 20 to 22 output from the comparators 23 to 25, and turns on the LED only when all the signals pass.
【００３６】[0036]
【発明の効果】以上説明したように、本発明のＬＣＤイ
ンターフェース信号検査方法及び装置は、検査対象であ
るカラーＬＣＤ表示回路の電源ＯＮ／ＯＦＦ信号、水平
同期信号、垂直同期信号及び映像信号の出力タイミング
測定、各ドット毎の映像信号の発生の有無、セットアッ
プ時間及びホールド時間測定とを切り分けた一連の手順
で行うことによって、従来の試験装置に較べより精度の
高い検査が行えるという効果がある。As described above, the LCD interface signal inspection method and apparatus of the present invention outputs the power ON / OFF signal, the horizontal synchronization signal, the vertical synchronization signal and the video signal of the color LCD display circuit to be inspected. By performing the timing measurement, the presence / absence of the generation of the video signal for each dot, and the setup time and hold time measurement by a series of procedures separated from each other, there is an effect that the inspection can be performed with higher accuracy than the conventional test apparatus.
【００３７】本発明のＬＣＤインターフェース信号検査
方法及び装置は、計測用ドットクロックを検査対象製品
から出力されているドットクロックを用いる構成であ
り、検査装置にクロック発生回路を有する必要が無く、
検査装置を安価に実現出来るという効果がある。The LCD interface signal inspecting method and apparatus of the present invention has a configuration in which the dot clock output from the product to be inspected is used as the measurement dot clock, and it is not necessary to have a clock generating circuit in the inspecting apparatus.
There is an effect that the inspection device can be realized at low cost.
【００３８】本発明のＬＣＤインターフェース信号検査
方法及び装置は、測定値をメモリに格納する構成上、検
査ラインでのＯＫ／ＮＧ判定のみならず、詳細なデータ
解析が行えるという効果がある。The LCD interface signal inspection method and apparatus according to the present invention has an effect that not only OK / NG judgment on the inspection line but also detailed data analysis can be performed due to the configuration that the measured values are stored in the memory.
【００３９】また、本発明の第二の実施形態のＬＣＤイ
ンターフェース信号検査装置は、第一の実施形態では中
央処理部で行っていた良否判定をコンパレータを用い
て、ハード的に行うという形を取ることによって、検査
時間の短縮が図れる。In addition, the LCD interface signal inspection apparatus according to the second embodiment of the present invention takes the form of hardware or hardware determination using the comparator, which is performed by the central processing unit in the first embodiment. As a result, the inspection time can be shortened.
【図１】本発明のＬＣＤインターフェース信号検査装置
の第一の実施の形態を示すブロック図である。FIG. 1 is a block diagram showing a first embodiment of an LCD interface signal inspection device of the present invention.
【図２】本発明の検査方法の一実施の形態の第二の検査
工程を示す動作フロー図である。FIG. 2 is an operation flowchart showing a second inspection step of the embodiment of the inspection method of the present invention.
【図３】本発明の検査方法の一実施の形態の第三の検査
工程を示す動作フロー図である。FIG. 3 is an operation flow chart showing a third inspection step of the embodiment of the inspection method of the present invention.
【図４】本発明の検査方法の一実施の形態の第四の検査
工程を示す動作フロー図である。FIG. 4 is an operation flow diagram showing a fourth inspection step of the embodiment of the inspection method of the present invention.
【図５】本発明の検査方法の一実施の形態の第五の検査
工程を示す動作フロー図である。FIG. 5 is an operation flowchart showing a fifth inspection step of the embodiment of the inspection method of the present invention.
【図６】本発明の検査方法の一実施の形態の第一、第六
の検査工程でロジック用電源ＯＮ／ＯＦＦ信号及びバッ
クライト用電源ＯＮ／ＯＦＦ信号の出力タイミングを示
すタイミングチャートである。FIG. 6 is a timing chart showing the output timing of the logic power ON / OFF signal and the backlight power ON / OFF signal in the first and sixth inspection steps of the embodiment of the inspection method of the present invention.
【図７】本発明の検査方法の一実施の形態の第三の検査
工程で測定される項目を示したタイミングチャートであ
る。FIG. 7 is a timing chart showing items measured in a third inspection step of the embodiment of the inspection method of the present invention.
【図８】本発明の検査方法の一実施の形態の第五の検査
工程で測定される項目を示したタイミングチャートであ
る。FIG. 8 is a timing chart showing items measured in a fifth inspection step of the embodiment of the inspection method of the present invention.
【図９】本発明のＬＣＤインターフェース信号検査装置
の第二の実施の形態を示すブロック図である。FIG. 9 is a block diagram showing a second embodiment of the LCD interface signal inspection device of the present invention.
【図１０】従来のドットクロック発生回路を備えていな
い表示制御回路検査装置の一例を示すブロック図であ
る。FIG. 10 is a block diagram showing an example of a display control circuit inspection device that does not include a conventional dot clock generation circuit.
【図１１】従来のドットクロック発生回路を備えていな
い表示制御回路検査装置の一例を示すブロック図であ
る。FIG. 11 is a block diagram showing an example of a display control circuit inspection device that does not include a conventional dot clock generation circuit.
１ 電源監視回路 ２ ドットクロックカウンタ回路 ３ 同期信号カウンタ回路 ５ 第一のメモリ回路 ６ 第二のメモリ回路 ７ 第三のメモリ回路 ８ 中央処理部 ３３ 可変遅延回路 ３４ ラッチ回路 ３８ 規格値メモリ回路 1 Power Supply Monitoring Circuit 2 Dot Clock Counter Circuit 3 Synchronous Signal Counter Circuit 5 First Memory Circuit 6 Second Memory Circuit 7 Third Memory Circuit 8 Central Processing Unit 33 Variable Delay Circuit 34 Latch Circuit 38 Standard Value Memory Circuit
Claims (3)
ラーＬＣＤ表示回路から得られるロジック用電源、及び
バックライト用電源ＯＮ／ＯＦＦ信号の立ち上がり、立
ち下がりタイミングを監視し、タイミングが規格から外
れていれば異常信号を出力する電源監視回路と、 前記カラーＬＣＤ表示回路から得られるドットクロック
の周波数をクロックパルス数としてカウントするドット
クロックカウンタ回路と、前記ドットクロックカウンタ
回路での計測値を記憶する第一のメモリ回路とを備える
ドットクロック検査回路と、 周期，パルス幅がドットクロックパルス数で規定されて
いる水平同期信号，垂直同期信号を前記ドットクロック
で計測する同期信号カウンタ回路と、前記同期信号カウ
ンタ回路での計測値を記憶する第二のメモリ回路とを備
える同期信号検査回路と、 前記ドットクロックを任意に遅延させる可変遅延回路
と、前記可変遅延回路から得られるドットクロックで前
記カラーＬＣＤ表示回路から得られる映像信号をラッチ
するラッチ回路と、前記ラッチ回路でラッチされたデー
タを記憶する第三のメモリ回路とを備えるドット検査回
路と、 前記ドットクロック周波数の規格値、前記水平同期信
号，垂直同期信号各々の周期，パルス幅の規格値、映像
信号のドット検査用パターン指定値を予め記憶しておく
規格値メモリ回路と、 前記規格値メモリ回路に記憶している規格値を読み出す
規格値読み出し信号，前記第一、第二、第三のメモリ回
路読み出し信号，前記ドットクロック検査回路，同期信
号検査回路，ドット検査回路への検査開始信号とを含む
複数の制御信号を出力すると共に、前記電源監視回路か
らの異常信号判定、規格値と測定値との比較、良否判定
を行う中央処理部とを備えることを特徴とするＬＣＤイ
ンターフェース信号検査装置。1. The timing of a logic power supply and a backlight power supply ON / OFF signal obtained from a color LCD display circuit, which is an inspection target for driving a color LCD, is monitored and the timing is out of the standard. If so, a power supply monitoring circuit that outputs an abnormal signal, a dot clock counter circuit that counts the frequency of the dot clock obtained from the color LCD display circuit as the number of clock pulses, and a measurement value stored in the dot clock counter circuit are stored. A dot clock inspection circuit including one memory circuit; a sync signal counter circuit for measuring a horizontal sync signal and a vertical sync signal whose period and pulse width are specified by the number of dot clock pulses by the dot clock; A second memory circuit that stores the measurement value of the counter circuit A synchronization signal inspection circuit, a variable delay circuit that arbitrarily delays the dot clock, a latch circuit that latches a video signal obtained from the color LCD display circuit with a dot clock obtained from the variable delay circuit, and the latch A dot inspection circuit including a third memory circuit that stores data latched by the circuit; a standard value of the dot clock frequency, a cycle of each of the horizontal synchronizing signal and the vertical synchronizing signal, a standard value of a pulse width, and a video signal Standard value memory circuit for pre-storing the dot inspection pattern designating value, and a standard value read signal for reading the standard value stored in the standard value memory circuit, the first, second and third memory circuits A plurality of control signals including a read signal, the dot clock inspection circuit, the synchronization signal inspection circuit, and an inspection start signal to the dot inspection circuit And a central processing unit that outputs an error signal from the power supply monitoring circuit, compares a standard value with a measured value, and determines whether the LCD interface signal is good or bad.
ラーＬＣＤ表示回路の電源投入時に得られるロジック用
電源ＯＮ／ＯＦＦ信号、バックライト用電源ＯＮ／ＯＦ
Ｆ信号の立上がりタイミングを前記電源監視回路から得
られる異常信号で判定する第一の検査工程と、 前記第一のメモリ回路から読み出した前記計測値と前記
規格値メモリ回路から読み出した前記ドットクロック周
波数規格値とを比較し、前記計測値が前記ドットクロッ
ク周波数規格値を満足しているか否かを判定する第二の
検査工程と、 前記第二のメモリ回路から読み出した前記計測値と前記
規格値メモリ回路から読み出した前記水平同期信号，垂
直同期信号各々の周期，パルス幅規格値とを比較し、前
記計測値が前記規格値を満足するか否かを判定する第三
の検査工程と、 前記可変遅延回路に遅延量が“０”となるような遅延量
制御信号を出力し、その時の測定値を前記第三のメモリ
回路から読み出し、前記規格値メモリ回路から読み出し
た前記ドット検査用パターン指定値とを比較し、一致す
るか否かを判定する第四の検査工程と、 前記可変遅延回路に遅延量“ａ”（ａは任意の実数）と
なるような前記遅延量制御信号を出力し、前記第四の検
査工程と同様の検査を行い、この時の測定値と前記ドッ
ト検査用パターン指定値が不一致になるまで前記遅延量
“ａ”を増加させて前記第四の検査工程を繰返し、測定
値と前記ドット検査用パターン指定値が初めて不一致に
なった時の“ａ”の値と前記規格値メモリ回路から読み
出したデータホールド時間規格値とを比較し、前記遅延
量“ａ”が前記データホールド時間規格値を満足するか
否かを判定する第五の検査工程と、 検査対象である前記カラーＬＣＤ表示回路の電源ＯＦＦ
時に得られるロジック用電源ＯＮ／ＯＦＦ信号、バック
ライト用電源ＯＮ／ＯＦＦ信号の立ち下がりタイミング
を前記電源監視回路から得られる異常信号で判定する第
六の検査工程と、 前記第一から第六の検査工程を順に行い、前記第一から
第五の検査工程各々の結果が合格の時のみ次の検査工程
の検査開始信号を出力し、全検査工程が合格の時のみ検
査合格とし、途中で不合格な検査工程があればその時点
で検査不合格として検査を終了するという手順を含むこ
とを特徴とする請求項１記載のＬＣＤインターフェース
信号装置のカラーＬＣＤ表示回路から出力される信号の
検査方法。2. A logic power ON / OFF signal and a backlight power ON / OF obtained when the central processing unit powers on the color LCD display circuit to be inspected.
A first inspection step of determining the rising timing of the F signal by an abnormal signal obtained from the power supply monitoring circuit; the measured value read from the first memory circuit and the dot clock frequency read from the standard value memory circuit A second inspection step of comparing with a standard value to determine whether the measured value satisfies the dot clock frequency standard value, the measured value and the standard value read from the second memory circuit. A third inspection step of comparing the period of each of the horizontal synchronization signal and the vertical synchronization signal read from the memory circuit with a pulse width standard value to determine whether or not the measured value satisfies the standard value; A delay amount control signal is output to the variable delay circuit so that the delay amount becomes “0”, the measured value at that time is read from the third memory circuit, and read from the standard value memory circuit. The fourth inspection step of comparing the dot inspection pattern designating value with the determined dot inspection pattern determination value to determine whether or not they match, the variable delay circuit having the delay amount “a” (a is an arbitrary real number) The delay amount control signal is output, the same inspection as in the fourth inspection step is performed, and the delay amount “a” is increased until the measured value at this time and the dot inspection pattern designation value do not match. The fourth inspection step is repeated to compare the value of “a” when the measured value and the specified value for the dot inspection pattern do not match for the first time with the data hold time standard value read from the standard value memory circuit, A fifth inspection step of determining whether or not the delay amount “a” satisfies the data hold time standard value, and power-off of the color LCD display circuit to be inspected
A sixth inspection step of judging the fall timings of the logic power ON / OFF signal and the backlight power ON / OFF signal obtained at times by an abnormal signal obtained from the power monitoring circuit; The inspection steps are performed in order, the inspection start signal of the next inspection step is output only when the result of each of the first to fifth inspection steps is passed, and the inspection is passed only when all the inspection steps are passed. 2. The method for inspecting a signal output from a color LCD display circuit of an LCD interface signal device according to claim 1, further comprising the step of terminating the inspection as an inspection failure at that time if there is a passing inspection step.
ラーＬＣＤ表示回路から得られるロジック用電源、及び
バックライト用電源ＯＮ／ＯＦＦ信号の立ち上がり、立
ち下がりタイミングを監視し、タイミングが規格から外
れていれば異常信号を出力する電源監視回路と、 前記カラーＬＣＤ表示回路から得られるドットクロック
の周波数をクロックパルス数としてカウントするドット
クロックカウンタ回路と、前記ドットクロックカウンタ
回路での計測値を一時記憶する第一のメモリ回路とを備
えるドットクロック検査回路と、 前記第一のメモリ回路から読み込んだ計数値を予め設定
された期待値と比較、一致すれば一致信号を出力するコ
ンパレータと、 周期，パルス幅がドットクロックパルス数で規定されて
いる水平同期信号，垂直同期信号を前記ドットクロック
で計測する同期信号カウンタ回路と、前記同期信号カウ
ンタ回路での計測値を一時記憶する第二のメモリ回路と
を備える同期信号検査回路と、 前記第二のメモリ回路から読み込んだ計数値を予め設定
された期待値と比較、一致すれば一致信号を出力するコ
ンパレータと、 前記ドットクロックを任意に遅延させる可変遅延回路
と、前記可変遅延回路から得られるドットクロックで前
記カラーＬＣＤ表示回路から得られる検査パターンであ
る市松パターンの映像信号をラッチするラッチ回路と、
前記ラッチ回路でラッチされたデータを一時記憶する第
三のメモリ回路とを備えたドット検査回路と、 前記第三のメモリ回路から読み込んだ計数値を予め設定
された期待値と比較、一致すれば一致信号を出力すると
同時に、電源ＯＦＦ信号を出力するコンパレータと、 前記電源監視回路から出力される異常信号、前記コンパ
レータから出力される一致信号を監視し、全て合格の場
合のみＬＥＤを点灯させる合否表示回路から構成される
ことを特徴とするＬＣＤインターフェース信号検査装
置。3. The timing of a logic power source and a backlight power source ON / OFF signal obtained from a color LCD display circuit which is an inspection target for driving a color LCD is monitored and the timing is out of the standard. If so, a power supply monitoring circuit that outputs an abnormal signal, a dot clock counter circuit that counts the frequency of the dot clock obtained from the color LCD display circuit as the number of clock pulses, and a temporary storage of the measurement value of the dot clock counter circuit A dot clock inspection circuit including a first memory circuit, a comparator that compares the count value read from the first memory circuit with a preset expected value, and outputs a coincidence signal if they match, period, pulse width Is the horizontal sync signal and vertical sync specified by the number of dot clock pulses Signal is read from the second memory circuit, and a synchronization signal counter circuit that includes a synchronization signal counter circuit that measures the signal using the dot clock, and a second memory circuit that temporarily stores the measurement value of the synchronization signal counter circuit. Comparing the count value with a preset expected value and outputting a match signal if they match, a variable delay circuit that arbitrarily delays the dot clock, and a color LCD display using the dot clock obtained from the variable delay circuit A latch circuit for latching a checkered pattern video signal which is an inspection pattern obtained from the circuit,
If the dot inspection circuit including a third memory circuit that temporarily stores the data latched by the latch circuit and the count value read from the third memory circuit are compared with a preset expected value, and if they match, A pass / fail display that monitors a comparator that outputs a power-off signal at the same time that a match signal is output, an abnormal signal that is output from the power supply monitoring circuit, and a match signal that is output from the comparator, and turns on the LED only when all are acceptable. An LCD interface signal inspection device comprising a circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8102620A JP2885179B2 (en) | 1996-04-24 | 1996-04-24 | LCD interface signal inspection method and device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8102620A JP2885179B2 (en) | 1996-04-24 | 1996-04-24 | LCD interface signal inspection method and device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09288136A true JPH09288136A (en) | 1997-11-04 |
| JP2885179B2 JP2885179B2 (en) | 1999-04-19 |
Family
ID=14332300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8102620A Expired - Lifetime JP2885179B2 (en) | 1996-04-24 | 1996-04-24 | LCD interface signal inspection method and device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2885179B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100365497B1 (en) * | 2000-12-15 | 2002-12-18 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display and Driving Method Thereof |
| JP2007212433A (en) * | 2006-02-08 | 2007-08-23 | Samsung Electronics Co Ltd | Signal processor, liquid crystal display, and test system for liquid crystal display |
| DE102007048608A1 (en) | 2007-10-10 | 2009-04-16 | Robert Bosch Gmbh | A test device, display device and method for checking validity of display signals |
| CN117765844A (en) * | 2023-12-29 | 2024-03-26 | 深圳创维显示技术有限公司 | Backlight abnormality detection method, equipment and storage medium based on regional dimming |
-
1996
- 1996-04-24 JP JP8102620A patent/JP2885179B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100365497B1 (en) * | 2000-12-15 | 2002-12-18 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display and Driving Method Thereof |
| JP2007212433A (en) * | 2006-02-08 | 2007-08-23 | Samsung Electronics Co Ltd | Signal processor, liquid crystal display, and test system for liquid crystal display |
| DE102007048608A1 (en) | 2007-10-10 | 2009-04-16 | Robert Bosch Gmbh | A test device, display device and method for checking validity of display signals |
| WO2009050106A1 (en) | 2007-10-10 | 2009-04-23 | Robert Bosch Gmbh | Test device, display device and method for testing the validity of display signals |
| US8543349B2 (en) | 2007-10-10 | 2013-09-24 | Robert Bosch Gmbh | Test device, display device, and method for checking a validity of display signals |
| CN117765844A (en) * | 2023-12-29 | 2024-03-26 | 深圳创维显示技术有限公司 | Backlight abnormality detection method, equipment and storage medium based on regional dimming |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2885179B2 (en) | 1999-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4319146B2 (en) | Semiconductor test equipment | |
| JP2885179B2 (en) | LCD interface signal inspection method and device | |
| JP2003028928A (en) | Semiconductor device and testing method therefor | |
| US20030145268A1 (en) | Test pattern generator and test pattern generation | |
| JPH10288653A (en) | Jitter measuring method and semiconductor testing device | |
| JP2985056B2 (en) | IC test equipment | |
| US7197693B2 (en) | Connection verification apparatus for verifying interconnection between multiple logic blocks | |
| US8536887B2 (en) | Probe circuit, multi-probe circuit, test apparatus, and electric device | |
| US11879939B2 (en) | System and method for testing clocking systems in integrated circuits | |
| JPH10321800A (en) | Integrated circuit | |
| JP2937440B2 (en) | Integrated circuit inspection equipment | |
| JP3202632B2 (en) | Circuit function inspection device | |
| KR20110071254A (en) | Test apparatus for system-on-chip and system-on-chip having the same | |
| JP2000149593A (en) | Ic testing apparatus | |
| JPH08285925A (en) | Method and apparatus for testing semiconductor integrated circuit | |
| JPH05281307A (en) | Semiconductor circuit | |
| JP2004325228A (en) | Delay failure correction device and image formation device | |
| JP3317231B2 (en) | Skew verification method | |
| JP2003302451A (en) | Burn-in test determination device | |
| JPH05134013A (en) | Semiconductor inspection device | |
| JPS6136260B2 (en) | ||
| JPH1152015A (en) | Test circuit for high-speed semiconductor integrated circuit apparatus | |
| JPH06258395A (en) | Automatic synchronous testing method and automatic synchronous testing circuit | |
| JP2000075001A (en) | Semiconductor tester | |
| JPH06123759A (en) | Inspection system for semiconductor integrated |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990112 |