JPH09283617A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09283617A JPH09283617A JP9234196A JP9234196A JPH09283617A JP H09283617 A JPH09283617 A JP H09283617A JP 9234196 A JP9234196 A JP 9234196A JP 9234196 A JP9234196 A JP 9234196A JP H09283617 A JPH09283617 A JP H09283617A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating layer
- layer
- connection hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体装置内の配線において、配線間を接続
する接続孔に対して設ける必要がある位置合わせずれの
ためのマージンを削減することにより、高集積な半導体
装置を提供する。 【解決手段】 異なる層の配線を、エッチング選択性を
有する第１と第２の絶縁層７,８で絶縁し、第１の絶縁
層７のみに設けた接続孔に金属４を充填し、この充填金
属を通して異なる配線層２を接続する構成をとる。充填
金属は配線の上面だけでなく側面とも接触がとれるた
め、位置合わせずれのためのマージンを設けなくとも十
分な接続がとれる。このため位置合わせずれのためのマ
ージンを削減することが可能となり、半導体装置の集積
度を向上させることができる。
する接続孔に対して設ける必要がある位置合わせずれの
ためのマージンを削減することにより、高集積な半導体
装置を提供する。 【解決手段】 異なる層の配線を、エッチング選択性を
有する第１と第２の絶縁層７,８で絶縁し、第１の絶縁
層７のみに設けた接続孔に金属４を充填し、この充填金
属を通して異なる配線層２を接続する構成をとる。充填
金属は配線の上面だけでなく側面とも接触がとれるた
め、位置合わせずれのためのマージンを設けなくとも十
分な接続がとれる。このため位置合わせずれのためのマ
ージンを削減することが可能となり、半導体装置の集積
度を向上させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に係り、特に配線の構造の改良およびその
製造方法に関するものである。
その製造方法に係り、特に配線の構造の改良およびその
製造方法に関するものである。
【０００２】
【従来の技術】図４は従来の半導体装置における配線構
造を示した模式図である。図４（ａ）は上面図、図４
（ｂ）は図４（ａ）のＸ−Ｘ’線による断面図を示す。
同図において、１は半導体基板、２は配線層、３は絶縁
層、４は充填金属層である。
造を示した模式図である。図４（ａ）は上面図、図４
（ｂ）は図４（ａ）のＸ−Ｘ’線による断面図を示す。
同図において、１は半導体基板、２は配線層、３は絶縁
層、４は充填金属層である。
【０００３】図５は図４の配線構造の形成方法の工程説
明図である。まず図５（ａ）に示すように、素子を形成
した半導体基板１上に配線層２を形成し、配線層２を覆
うように絶縁層３を形成する。次に図５（ｂ）に示すよ
うに、配線層２と上層の配線との接続のための接続孔を
エッチングにて形成し、図５（ｃ）に示すように、接続
孔内に表出した配線層２を核として選択成長法により充
填金属層４を接続孔内に形成する。
明図である。まず図５（ａ）に示すように、素子を形成
した半導体基板１上に配線層２を形成し、配線層２を覆
うように絶縁層３を形成する。次に図５（ｂ）に示すよ
うに、配線層２と上層の配線との接続のための接続孔を
エッチングにて形成し、図５（ｃ）に示すように、接続
孔内に表出した配線層２を核として選択成長法により充
填金属層４を接続孔内に形成する。
【０００４】
【発明が解決しようとする課題】図５（ｂ）の工程にお
いて、配線層と接続孔の位置合わせずれが発生する可能
性がある。そのため図４に示すように、接続孔周辺に対
応する配線層２は位置合わせずれのためのマージン５を
とり配線幅を太くしていた。これにより、図６（図６
（ａ）は上面図、図６（ｂ）は図６（ａ）のＸ−Ｘ’線
による断面図）に示すように、位置合わせずれ６が発生
しても確実に充填金属４と配線層２との接続をとること
ができる。しかし、配線層にマージン分の余分な面積が
必要となるため、半導体装置の面積が増加し、集積度が
低下する原因となっていた。半導体の微細加工技術が進
歩し、配線や接続孔の寸法が小さくなるにつれ、この位
置合わせずれの大きさの影響は、今後もさらに半導体装
置の高集積化の妨げとなると考えられる。
いて、配線層と接続孔の位置合わせずれが発生する可能
性がある。そのため図４に示すように、接続孔周辺に対
応する配線層２は位置合わせずれのためのマージン５を
とり配線幅を太くしていた。これにより、図６（図６
（ａ）は上面図、図６（ｂ）は図６（ａ）のＸ−Ｘ’線
による断面図）に示すように、位置合わせずれ６が発生
しても確実に充填金属４と配線層２との接続をとること
ができる。しかし、配線層にマージン分の余分な面積が
必要となるため、半導体装置の面積が増加し、集積度が
低下する原因となっていた。半導体の微細加工技術が進
歩し、配線や接続孔の寸法が小さくなるにつれ、この位
置合わせずれの大きさの影響は、今後もさらに半導体装
置の高集積化の妨げとなると考えられる。
【０００５】本発明は、上記問題点に着目してなされた
もので、その課題とするところは、接続孔に対する配線
のマージンを削減し、かつ、配線と充填金属間の確実な
接続を得ることができる半導体装置を提供することにあ
る。
もので、その課題とするところは、接続孔に対する配線
のマージンを削減し、かつ、配線と充填金属間の確実な
接続を得ることができる半導体装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに本発明では、異なる層の配線が、絶縁層を挟んで多
層に配置され、前記絶縁層に接続孔を設け、前記接続孔
に充填された金属層を介して異なる層の配線が接続され
ている半導体装置において、前記接続孔の深さが配線の
側面の高さまで達した構成をとる。
めに本発明では、異なる層の配線が、絶縁層を挟んで多
層に配置され、前記絶縁層に接続孔を設け、前記接続孔
に充填された金属層を介して異なる層の配線が接続され
ている半導体装置において、前記接続孔の深さが配線の
側面の高さまで達した構成をとる。
【０００７】本発明は上記した構成により、充填した金
属が配線層の上面のみならず配線層の側面とも接触する
ため、確実な接続を得ることができる。
属が配線層の上面のみならず配線層の側面とも接触する
ため、確実な接続を得ることができる。
【０００８】また本発明では、異なる配線層間に、異な
るエッチング選択性をもつ第１及び第２の絶縁層を形成
し、第１の絶縁層のみに接続孔を形成し、形成した接続
孔に金属を充填する構成をとる。
るエッチング選択性をもつ第１及び第２の絶縁層を形成
し、第１の絶縁層のみに接続孔を形成し、形成した接続
孔に金属を充填する構成をとる。
【０００９】本発明は上記した構成により、充填した金
属が配線層の上面のみならず配線層の側面とも接触する
ため、確実な接続を得ることができる。しかも従来のよ
うに、配線層に位置合わせずれのためのマージンを設け
る必要がないため、接続孔に対する配線のマージンを削
減し、かつ、配線と充填金属間の確実な接続を得ること
ができる半導体装置を提供することことが可能となる。
属が配線層の上面のみならず配線層の側面とも接触する
ため、確実な接続を得ることができる。しかも従来のよ
うに、配線層に位置合わせずれのためのマージンを設け
る必要がないため、接続孔に対する配線のマージンを削
減し、かつ、配線と充填金属間の確実な接続を得ること
ができる半導体装置を提供することことが可能となる。
【００１０】
【発明の実施の形態】本発明の一発明の実施の形態を図
１〜図３を用いて説明する。図１は本発明の半導体装置
における配線構造を示した模式図である。図１（ａ）は
上面図、図１（ｂ）は図１（ａ）のＸ−Ｘ’線による断
面図である。同図において、１は半導体基板、２は配線
層、７は第１の絶縁層、８は第２の絶縁層、４は充填金
属層である。第２の絶縁層８は、第１の絶縁層７に対し
てエッチング選択性を有する絶縁層を用いる。図１を見
てわかるように、配線層２には位置合わせずれのための
マージンを設けていない。これは、充填金属層４が配線
層２の上面と側面とで接触し十分な接触面積を得られる
ためである。図１は、位置合わせずれが生じた場合を示
しているが、位置合わせずれが生じない場合は、図２の
ようになり、配線層２の上面部で良好な接続が得られ
る。
１〜図３を用いて説明する。図１は本発明の半導体装置
における配線構造を示した模式図である。図１（ａ）は
上面図、図１（ｂ）は図１（ａ）のＸ−Ｘ’線による断
面図である。同図において、１は半導体基板、２は配線
層、７は第１の絶縁層、８は第２の絶縁層、４は充填金
属層である。第２の絶縁層８は、第１の絶縁層７に対し
てエッチング選択性を有する絶縁層を用いる。図１を見
てわかるように、配線層２には位置合わせずれのための
マージンを設けていない。これは、充填金属層４が配線
層２の上面と側面とで接触し十分な接触面積を得られる
ためである。図１は、位置合わせずれが生じた場合を示
しているが、位置合わせずれが生じない場合は、図２の
ようになり、配線層２の上面部で良好な接続が得られ
る。
【００１１】図３は図１の配線構造の形成方法の工程説
明図である。まず図３（ａ）に示すように、素子を形成
した半導体基板１上に配線層２を形成し、配線層２の厚
さより薄い第２の絶縁層８を形成し、その上に第１の絶
縁層７を形成する。次に図３（ｂ）に示すように、配線
層２と上層の配線との接続のための接続孔をエッチング
にて形成する。このとき、第２の絶縁層８は、第１の絶
縁層７に対してエッチング選択性を有するため、接続孔
を第１の絶縁層７に対してのみ開口することができる。
次に、図３（ｃ）に示すように、接続孔内に表出した配
線層２を核とする選択成長法により充填金属層４を接続
孔内に形成し、配線層２の上面部および側面部との接続
を行う。
明図である。まず図３（ａ）に示すように、素子を形成
した半導体基板１上に配線層２を形成し、配線層２の厚
さより薄い第２の絶縁層８を形成し、その上に第１の絶
縁層７を形成する。次に図３（ｂ）に示すように、配線
層２と上層の配線との接続のための接続孔をエッチング
にて形成する。このとき、第２の絶縁層８は、第１の絶
縁層７に対してエッチング選択性を有するため、接続孔
を第１の絶縁層７に対してのみ開口することができる。
次に、図３（ｃ）に示すように、接続孔内に表出した配
線層２を核とする選択成長法により充填金属層４を接続
孔内に形成し、配線層２の上面部および側面部との接続
を行う。
【００１２】もし、第２の絶縁層８がなかった場合、接
続孔の深さを配線層２の側面の高さに調整するには、エ
ッチングの調整を正確に行う必要がある。エッチングの
調整が不適当であると、例えば図３（ｄ）のように半導
体基板１の上面まで接続孔をあけてしまい、ここに充填
金属層を充填すると図３（ｅ）のように半導体基板とも
接触し、素子とのショートを引き起こしたりするおそれ
がある。第２の絶縁層８は、配線層と充填金属層４との
接続を容易かつ確実に行うために有効である。
続孔の深さを配線層２の側面の高さに調整するには、エ
ッチングの調整を正確に行う必要がある。エッチングの
調整が不適当であると、例えば図３（ｄ）のように半導
体基板１の上面まで接続孔をあけてしまい、ここに充填
金属層を充填すると図３（ｅ）のように半導体基板とも
接触し、素子とのショートを引き起こしたりするおそれ
がある。第２の絶縁層８は、配線層と充填金属層４との
接続を容易かつ確実に行うために有効である。
【００１３】
【発明の効果】以上の発明の実施の形態で説明したよう
に、本発明によれば、充填した金属が配線層の上面のみ
ならず配線層の側面とも接触するため、確実な接続を得
ることができる。しかも従来のように、配線層に位置合
わせずれのためのマージンを設ける必要がないため、接
続孔に対する配線のマージンを削減し、かつ、配線と充
填金属間の確実な接続を得ることができる。
に、本発明によれば、充填した金属が配線層の上面のみ
ならず配線層の側面とも接触するため、確実な接続を得
ることができる。しかも従来のように、配線層に位置合
わせずれのためのマージンを設ける必要がないため、接
続孔に対する配線のマージンを削減し、かつ、配線と充
填金属間の確実な接続を得ることができる。
【図１】本発明の発明の実施の形態に係る配線構造の模
式図
式図
【図２】本発明の発明の実施の形態に係る配線構造の模
式図
式図
【図３】本発明の発明の実施の形態に係る配線構造の形
成方法の工程説明図
成方法の工程説明図
【図４】従来の配線構造の模式図
【図５】従来の配線構造の形成方法の工程説明図
【図６】位置合わせずれが生じた場合の従来の配線構造
の模式図
の模式図
１ 半導体基板 ２ 配線層 ３ 絶縁層 ４ 充填金属層 ５ 位置合わせずれマージン ６ 位置合わせずれ ７ 第１の絶縁層 ８ 第２の絶縁層
Claims (3)
- 【請求項１】 異なる層の配線が、絶縁層を挟んで多層
に配置され、前記絶縁層に接続孔を設け、前記接続孔に
充填された金属層を介して異なる層の配線が接続されて
いる半導体装置において、前記接続孔の深さが配線の側
面の高さまで達していることを特徴とする半導体装置。 - 【請求項２】 異なる層の配線が、第１の絶縁層と、第
１の絶縁層に対してエッチング選択性を有する第２の絶
縁層とを挟んで多層に配置され、前記第１の絶縁層に接
続孔を設け、前記接続孔に充填された金属層を介して異
なる層の配線が接続されている半導体装置において、前
記接続孔の深さが前記第２の絶縁層の上面の高さまで達
していることを特徴とする半導体装置。 - 【請求項３】 半導体基板の上に配線層を形成する工程
と、前記配線層を絶縁するための第１の絶縁層を形成す
る工程と、第１の絶縁層に対してエッチング選択性を有
する第２の絶縁層を形成する工程と、前記第１の絶縁層
に接続孔を形成する工程と、前記接続孔に金属を充填す
る工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9234196A JPH09283617A (ja) | 1996-04-15 | 1996-04-15 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9234196A JPH09283617A (ja) | 1996-04-15 | 1996-04-15 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09283617A true JPH09283617A (ja) | 1997-10-31 |
Family
ID=14051703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9234196A Pending JPH09283617A (ja) | 1996-04-15 | 1996-04-15 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09283617A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005034234A1 (ja) * | 2003-10-02 | 2005-04-14 | Fujitsu Limited | 半導体装置及びその製造方法 |
| US11587871B2 (en) | 2018-08-24 | 2023-02-21 | Kioxia Corporation | Semiconductor device and method of manufacturing same |
-
1996
- 1996-04-15 JP JP9234196A patent/JPH09283617A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005034234A1 (ja) * | 2003-10-02 | 2005-04-14 | Fujitsu Limited | 半導体装置及びその製造方法 |
| JPWO2005034234A1 (ja) * | 2003-10-02 | 2006-12-14 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US7514792B2 (en) | 2003-10-02 | 2009-04-07 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| US11587871B2 (en) | 2018-08-24 | 2023-02-21 | Kioxia Corporation | Semiconductor device and method of manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5444021A (en) | Method for making a contact hole of a semiconductor device | |
| US4596069A (en) | Three dimensional processing for monolithic IMPATTs | |
| JPH09283617A (ja) | 半導体装置およびその製造方法 | |
| JP2924088B2 (ja) | 半導体装置 | |
| JPH07297284A (ja) | 半導体素子製造方法 | |
| JPH09306992A (ja) | 半導体装置およびその製造方法 | |
| JP2557154B2 (ja) | 半導体素子の接続装置及び其の製造方法 | |
| JPS63292672A (ja) | 半導体装置 | |
| JPH03265140A (ja) | 半導体装置およびその製造方法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPH06333929A (ja) | 半導体装置及びその製造方法 | |
| JPH01128448A (ja) | 半導体装置の配線接続部 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| KR100256799B1 (ko) | 반도체소자의 콘택제조방법 | |
| JPH01273333A (ja) | 半導体装置の製造方法 | |
| JP2900477B2 (ja) | 半導体装置の製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPH01253939A (ja) | 半導体装置 | |
| JPH05259292A (ja) | 半導体装置 | |
| JPH02143452A (ja) | 半導体装置 | |
| JPH02137247A (ja) | 半導体集積回路 | |
| JPH01274453A (ja) | 半導体装置及びその製造方法 | |
| JPH02134849A (ja) | 半導体装置 | |
| JPH0122989B2 (ja) |