JPH09282473A - Method and circuit for anti-aliasing and image processor - Google Patents
Method and circuit for anti-aliasing and image processorInfo
- Publication number
- JPH09282473A JPH09282473A JP8094492A JP9449296A JPH09282473A JP H09282473 A JPH09282473 A JP H09282473A JP 8094492 A JP8094492 A JP 8094492A JP 9449296 A JP9449296 A JP 9449296A JP H09282473 A JPH09282473 A JP H09282473A
- Authority
- JP
- Japan
- Prior art keywords
- value
- xsi
- point
- xei
- xpc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Generation (AREA)
- Facsimile Image Signal Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はアンチエイリアシン
グ方法及び回路並びに画像処理装置に係り、特に三次元
グラフィックスの画像情報処理を行う際に用いられるア
ンチエイリアシング方法及び回路並びにアンチエイリア
シング回路を有する画像処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an anti-aliasing method and circuit and an image processing apparatus, and more particularly to an anti-aliasing method and circuit used when performing image information processing of three-dimensional graphics, and image processing having an anti-aliasing circuit. Regarding the device.
【０００２】近年、コンピュータグラフィックス等の画
像情報処理の高性能化に伴い、より簡易で高品質の画像
情報処理を可能とすることが望まれている。In recent years, along with the improvement in performance of image information processing such as computer graphics, it has been desired to enable simpler and higher quality image information processing.
【０００３】[0003]
【従来の技術】コンピュータグラフィックス等では、表
示するべき物体の各頂点や色値に対して補間計算処理を
行って描画を行う。このため、表示装置の物理的な解像
度の制限等により、物体の形状を表示画面に完全に反映
することができず、表示物体にギザギザ部分が生じて滑
らかな線で物体を描画できない場合もある。このような
場合に、ギザギザ部分を補正する方法としてアンチエイ
リアシングと呼ばれる手法がある。2. Description of the Related Art In computer graphics or the like, an interpolation calculation process is performed for each vertex or color value of an object to be displayed to perform drawing. For this reason, the shape of the object cannot be completely reflected on the display screen due to the physical resolution of the display device or the like, and the object may not be drawn with a smooth line due to a jagged portion. . In such a case, there is a method called anti-aliasing as a method for correcting the jagged portion.
【０００４】図１４は、従来のアンチエイリアシング方
法の一例を説明する図である。従来のアンチエイリアシ
ング方法では、同図に示すように、表示するべき物体の
頂点位置を少しずつずらして描画した画像５００Ａ〜５
００Ｄに関する画像データＡ〜Ｄをアキュムレーション
バッファ５１０に順次格納する。同図において、画像５
００Ａ〜５００Ｄはハッチングで示し、各画素は便宜上
破線の正方形で示す。画像５００Ａ〜５００Ｄは、各画
素の占有率を示す情報である。本明細書では、各画素の
占有率とは、各画素に対して物体が占める割合を指す。
従って、表示装置に物体を表示する際には、アキュムレ
ーションバッファ５１０から読み出した画像データＡ〜
Ｄが加算された画像データ５００Ｅを表示することによ
り、物体の境界付近の色変化を滑らかにすることができ
る。FIG. 14 is a diagram for explaining an example of a conventional anti-aliasing method. In the conventional anti-aliasing method, as shown in the figure, the images 500A to 5A drawn by gradually shifting the vertex positions of the object to be displayed are drawn.
The image data A to D relating to 00D are sequentially stored in the accumulation buffer 510. In the figure, image 5
00A to 500D are indicated by hatching, and each pixel is indicated by a dashed square for convenience. The images 500A to 500D are information indicating the occupation rate of each pixel. In this specification, the occupancy rate of each pixel refers to a ratio of an object to each pixel.
Therefore, when displaying an object on the display device, the image data A to be read from the accumulation buffer 510
By displaying the image data 500E to which D is added, the color change near the boundary of the object can be smoothed.
【０００５】[0005]
【発明が解決しようとする課題】しかし、上記従来方法
では、表示するべき物体を描画する際に、各画素の占有
率を求めるために画像の頂点位置を少しずつずらして複
数回の描画計算を行う必要があり、処理時間がかかると
いう問題があった。又、描画計算を行う毎に処理結果で
ある画像データを格納するので、通常の表示用に使用さ
れるメモリとは別に比較的大記憶容量のアキュムレーシ
ョンバッファ５１０を設ける必要があり、画像処理装置
の構成が複雑となり装置が高価となってしまうという問
題もあった。However, in the above-mentioned conventional method, when drawing an object to be displayed, the vertex positions of the image are slightly shifted in order to obtain the occupancy rate of each pixel, and a plurality of drawing calculations are performed. There is a problem in that it needs to be performed and processing time is long. Further, since the image data as the processing result is stored every time the drawing calculation is performed, it is necessary to provide the accumulation buffer 510 having a relatively large storage capacity in addition to the memory used for normal display. There is also a problem that the configuration becomes complicated and the device becomes expensive.
【０００６】これに対し、上記従来方法より簡易な手法
として、表示するべき物体の境界付近での画素に対する
物体の占有率を数学的に求め、境界付近の色値又は透明
度を示すα値を占有率に応じて変化させることが考えら
れる。ところが、物体の画素に対する占有率を自動的に
計算することは非常に難しく、現実的ではない。On the other hand, as a simpler method than the above-mentioned conventional method, the occupation ratio of the object to the pixels in the vicinity of the boundary of the object to be displayed is mathematically obtained, and the color value near the boundary or the α value indicating the transparency is occupied. It can be changed according to the rate. However, it is very difficult and unrealistic to automatically calculate the occupancy rate of an object pixel.
【０００７】そこで、本発明は、物体の画素に対する占
有率を自動的に簡易な手法で計算することで、高速にア
ンチエイリアシングを行うことができるアンチエイリア
シング方法及び回路と、この様なアンチエイリアシング
回路を有し、安価で構成が比較的簡単な画像処理装置と
を提供することを目的とする。Therefore, the present invention provides an anti-aliasing method and circuit capable of performing anti-aliasing at a high speed by automatically calculating the occupation ratio of an object to a pixel by a simple method, and such an anti-aliasing circuit. It is an object of the present invention to provide an image processing apparatus that has the above-mentioned, is inexpensive, and has a relatively simple configuration.
【０００８】[0008]
【課題を解決するための手段】上記の課題は、請求項１
記載の、ＸＹ座標で描画される描画物体の画像データに
アンチエイリアシング処理を施すアンチエイリアシング
方法であって、ｎを整数とすると、各画素をＸ，Ｙ軸方
向に夫々ｎ等分するステップと、前記画像データをＸ又
はＹ軸方向に走査する際に、ｉ＝１〜ｎ、描画が始まる
開始点をＸｓｉ、描画が終わる終了点をＸｅｉとする
と、画素毎の描画物体の占有率Ｋを、開始点Ｘｓｉ及び
終了点Ｘｅｉとを夫々画素の中心点Ｘｐと比較すること
で算出するステップとを含むアンチエイリアシング方法
によって達成できる。The above object is attained by claim 1.
An anti-aliasing method for performing anti-aliasing processing on image data of a drawn object drawn in XY coordinates, wherein n is an integer, and each pixel is divided into n equal parts in the X and Y axis directions. When scanning the image data in the X or Y axis direction, assuming that i = 1 to n, the starting point of drawing is Xsi, and the ending point of drawing is Xei, the occupation ratio K of the drawing object for each pixel is The calculation is performed by comparing the start point Xsi and the end point Xei with the center point Xp of the pixel, respectively.
【０００９】請求項２記載の発明では、請求項１の発明
において、前記算出するステップは、中心点Ｘｐの値の
整数部分をＸｐｃ、は開始点Ｘｓｉの値の整数部分をＸ
ｓｉｃ、開始点Ｘｓｉの値の小数点以下の値をＸｓｉ．
ｆ、終了点Ｘｅｉの値の整数部分をＸｉｅｃ、終了点Ｘ
ｅｉの値の小数点以下の値をＸｅｉ．ｆで表すと、中心
点Ｘｐの値と開始点Ｘｓｉの値とを比較し、Ｘｐｃ＜Ｘ
ｓｉｃの場合、Ｋｓｉ＝１、Ｘｐｃ＝Ｘｓｉｃの場合、
Ｋｓｉ＝＋Ｘｓｉ．ｆ、Ｘｐｃ＞Ｘｓｉｃの場合、Ｋｓ
ｉ＝０となるようにＫｓｉを設定し、中心点Ｘｐの値と
終了点Ｘｅｉの値とを比較し、Ｘｐｃ＜Ｘｅｉｃの場
合、Ｋｅｉ＝１、Ｘｐｃ＝Ｘｅｉｃの場合、Ｋｅｉ＝＋
Ｘｅｉ．ｆ、Ｘｐｃ＞Ｘｅｉｃの場合、Ｋｅｉ＝０とな
るようにＫｅｉを設定し、設定されたＫｓｉ及びＫｅｉ
に基づき占有率ＫｉをＫｉ＝Ｋｅｉ−Ｋｓｉより求め、
画素に対する描画物体の占有率ＫをAccording to a second aspect of the present invention, in the first aspect of the invention, the calculating step is Xpc for the integer part of the value of the center point Xp, and X is the integer part of the value of the starting point Xsi.
sic, the value after the decimal point of the value of the starting point Xsi is Xsi.
f, the integer part of the value of the end point Xei is Xiec, the end point X
The value after the decimal point of the value of ei is Xei. When expressed by f, the value of the center point Xp and the value of the starting point Xsi are compared, and Xpc <X
In case of sic, Ksi = 1, and in case of Xpc = Xsic,
Ksi = + Xsi. If f, Xpc> Xsic, Ks
Ksi is set so that i = 0, the value of the center point Xp and the value of the end point Xei are compared, and when Xpc <Xeic, Kei = 1, and when Xpc = Xeic, Kei = +
Xei. When f, Xpc> Xeic, Kei is set so that Kei = 0, and the set Ksi and Kei are set.
The occupancy rate Ki is calculated from Ki = Kei-Ksi based on
The occupancy K of the drawing object with respect to the pixel
【００１０】[0010]
【数４】 (Equation 4)
【００１１】に基づいて算出する。請求項３記載の発明
では、請求項１又は２の発明において、描画物体の境界
付近の色値又は透明度を示すα値を占有率Ｋに応じて変
化させた値を算出するステップを更に含む。It is calculated based on According to the invention of claim 3, in the invention of claim 1 or 2, the method further includes a step of calculating a value obtained by changing an α value indicating a color value or transparency near the boundary of the drawn object in accordance with the occupation rate K.
【００１２】上記の課題は、請求項４記載の、ＸＹ座標
で描画される描画物体の画像データにアンチエイリアシ
ング処理を施すアンチエイリアシング回路であって、ｎ
を整数とすると、各画素をＸ，Ｙ軸方向に夫々ｎ等分
し、前記画層データをＸ又はＹ軸方向に走査する際に、
ｉ＝１〜ｎ、描画が始まる開始点をＸｓｉ、描画が終わ
る終了点をＸｅｉとすると、画素毎の描画物体の占有率
Ｋを、開始点Ｘｓｉ及び終了点Ｘｅｉとを夫々画素の中
心点Ｘｐと比較することで算出する算出回路を備えたア
ンチエイリアシング回路によっても達成できる。The above problem is an anti-aliasing circuit for performing anti-aliasing processing on image data of a drawing object drawn in XY coordinates according to claim 4,
Is an integer, each pixel is equally divided into n in the X and Y axis directions, and when the layer data is scanned in the X or Y axis direction,
Assuming that i = 1 to n, the starting point of drawing is Xsi, and the ending point of drawing is Xei, the occupation ratio K of the drawing object for each pixel is defined as the starting point Xsi and the ending point Xei, respectively. This can also be achieved by an anti-aliasing circuit having a calculation circuit that calculates by comparing with.
【００１３】請求項５記載の発明では、請求項４の発明
において、前記算出回路は、中心点Ｘｐの値の整数部分
をＸｐｃ、は開始点Ｘｓｉの値の整数部分をＸｓｉｃ、
開始点Ｘｓｉの値の小数点以下の値をＸｓｉ．ｆ、終了
点Ｘｅｉの値の整数部分をＸｉｅｃ、終了点Ｘｅｉの値
の小数点以下の値をＸｅｉ．ｆで表すと、中心点Ｘｐの
値と開始点Ｘｓｉの値とを比較し、Ｘｐｃ＜Ｘｓｉｃの
場合、Ｋｓｉ＝１、Ｘｐｃ＝Ｘｓｉｃの場合、Ｋｓｉ＝
＋Ｘｓｉ．ｆ、Ｘｐｃ＞Ｘｓｉｃの場合、Ｋｓｉ＝０と
なるようにＫｓｉを設定する回路部分と、中心点Ｘｐの
値と終了点Ｘｅｉの値とを比較し、Ｘｐｃ＜Ｘｅｉｃの
場合、Ｋｅｉ＝１、Ｘｐｃ＝Ｘｅｉｃの場合、Ｋｅｉ＝
＋Ｘｅｉ．ｆ、Ｘｐｃ＞Ｘｅｉｃの場合、Ｋｅｉ＝０と
なるようにＫｅｉを設定する回路部分と、設定されたＫ
ｓｉ及びＫｅｉに基づき占有率ＫｉをＫｉ＝Ｋｅｉ−Ｋ
ｓｉより求め、画素に対する描画物体の占有率ＫをAccording to a fifth aspect of the present invention, in the fourth aspect of the present invention, the calculation circuit is such that the integer part of the value of the center point Xp is Xpc, the integer part of the value of the starting point Xsi is Xsic,
The value after the decimal point of the value of the starting point Xsi is set to Xsi. f, the integer part of the value of the end point Xei is Xiec, and the value after the decimal point of the value of the end point Xei is Xei. Expressed by f, the value of the center point Xp and the value of the starting point Xsi are compared, and if Xpc <Xsic, Ksi = 1, and if Xpc = Xsic, Ksi =
+ Xsi. If f, Xpc> Xsic, the circuit portion that sets Ksi so that Ksi = 0 is compared with the value of the center point Xp and the value of the end point Xei. If Xpc <Xeic, Kei = 1, Xpc = When Xeic, Kei =
+ Xei. In the case of f, Xpc> Xeic, the circuit part that sets Kei so that Kei = 0, and the set K
The occupancy rate Ki is Ki = Kei−K based on si and Kei.
Obtained from si, the occupation ratio K of the drawing object to the pixel
【００１４】[0014]
【数５】 (Equation 5)
【００１５】に基づいて算出する回路部分とからなる。
請求項６記載の発明では、請求項４又は５の発明におい
て、描画物体の境界付近の色値又は透明度を示すα値を
占有率Ｋに応じて変化させた値を算出する回路を更に備
える。And a circuit portion which is calculated based on
According to a sixth aspect of the invention, in the fourth or fifth aspect of the invention, a circuit is further provided for calculating a value obtained by changing an α value indicating a color value or transparency near the boundary of the drawn object in accordance with the occupation rate K.
【００１６】上記の課題は、請求項７記載の、三次元画
像データを表示装置に表示できるコンピュータグラフィ
ックスのデータに変換する画像処理装置であって、ＸＹ
座標で描画される描画物体の画像データにアンチエイリ
アシング処理を施すアンチエイリアシング回路を備え、
該アンチエイリアシング回路は、ｎを整数とすると、各
画素をＸ，Ｙ軸方向に夫々ｎ等分し、前記画像データを
Ｘ又はＹ軸方向に走査する際に、ｉ＝１〜ｎ、描画が始
まる開始点をＸｓｉ、描画が終わる終了点をＸｅｉとす
ると、画素毎の描画物体の占有率Ｋを、開始点Ｘｓｉ及
び終了点Ｘｅｉとを夫々画素の中心点Ｘｐと比較するこ
とで算出する算出回路を有する画像処理装置によっても
達成できる。The above problem is an image processing apparatus for converting three-dimensional image data into computer graphics data which can be displayed on a display apparatus according to claim 7, wherein XY
Equipped with an anti-aliasing circuit that performs anti-aliasing processing on the image data of the drawn object drawn with coordinates,
In the anti-aliasing circuit, when n is an integer, each pixel is equally divided into n in the X and Y axis directions, and when scanning the image data in the X or Y axis direction, i = 1 to n When the starting point to start is Xsi and the ending point to finish drawing is Xei, the occupation ratio K of the drawing object for each pixel is calculated by comparing the starting point Xsi and the ending point Xei with the center point Xp of each pixel. This can also be achieved by an image processing device having a circuit.
【００１７】請求項８記載の発明では、請求項７の発明
において、前記算出回路は、中心点Ｘｐの値の整数部分
をＸｐｃ、は開始点Ｘｓｉの値の整数部分をＸｓｉｃ、
開始点Ｘｓｉの値の小数点以下の値をＸｓｉ．ｆ、終了
点Ｘｅｉの値の整数部分をＸｉｅｃ、終了点Ｘｅｉの値
の小数点以下の値をＸｅｉ．ｆで表すと、中心点Ｘｐの
値と開始点Ｘｓｉの値とを比較し、Ｘｐｃ＜Ｘｓｉｃの
場合、Ｋｓｉ＝１、Ｘｐｃ＝Ｘｓｉｃの場合、Ｋｓｉ＝
＋Ｘｓｉ．ｆ、Ｘｐｃ＞Ｘｓｉｃの場合、Ｋｓｉ＝０と
なるようにＫｓｉを設定する回路部分と、中心点Ｘｐの
値と終了点Ｘｅｉの値とを比較し、Ｘｐｃ＜Ｘｅｉｃの
場合、Ｋｅｉ＝１、Ｘｐｃ＝Ｘｅｉｃの場合、Ｋｅｉ＝
＋Ｘｅｉ．ｆ、Ｘｐｃ＞Ｘｅｉｃの場合、Ｋｅｉ＝０と
なるようにＫｅｉを設定する回路部分と、設定されたＫ
ｓｉ及びＫｅｉに基づき占有率ＫｉをＫｉ＝Ｋｅｉ−Ｋ
ｓｉより求め、画素に対する描画物体の占有率ＫをAccording to an eighth aspect of the present invention, in the seventh aspect of the present invention, the calculation circuit is such that the integer part of the value of the center point Xp is Xpc, the integer part of the value of the starting point Xsi is Xsic,
The value after the decimal point of the value of the starting point Xsi is set to Xsi. f, the integer part of the value of the end point Xei is Xiec, and the value after the decimal point of the value of the end point Xei is Xei. Expressed by f, the value of the center point Xp and the value of the starting point Xsi are compared, and if Xpc <Xsic, Ksi = 1, and if Xpc = Xsic, Ksi =
+ Xsi. If f, Xpc> Xsic, the circuit portion that sets Ksi so that Ksi = 0 is compared with the value of the center point Xp and the value of the end point Xei. If Xpc <Xeic, Kei = 1, Xpc = When Xeic, Kei =
+ Xei. In the case of f, Xpc> Xeic, the circuit part that sets Kei so that Kei = 0, and the set K
The occupancy rate Ki is Ki = Kei−K based on si and Kei.
Obtained from si, the occupation ratio K of the drawing object to the pixel
【００１８】[0018]
【数６】 (Equation 6)
【００１９】に基づいて算出する回路部分とからなる。
請求項９記載の発明では、請求項７又は８の発明におい
て、前記アンチエイリアシング回路は、描画物体の境界
付近の色値又は透明度を示すα値を占有率Ｋに応じて変
化させた値を算出する回路を更に有する。And a circuit portion which is calculated based on
According to a ninth aspect of the present invention, in the seventh or eighth aspect of the invention, the anti-aliasing circuit calculates a value obtained by changing an α value indicating a color value or transparency near a boundary of a drawing object according to an occupation rate K. It further has a circuit to do.
【００２０】請求項１，４，７記載の発明によれば、描
画物体の画素に対する占有率を自動的に簡易な手法で計
算することで、高速にアンチエイリアシングを行うこと
ができ、安価で構成が比較的簡単な画像処理装置を実現
することができる。請求項２，５，８記載の発明によれ
ば、占有率を比較的簡単な回路構成を用いて自動的に算
出することができる。According to the first, fourth, and seventh aspects of the present invention, by automatically calculating the occupation ratio of the drawing object with respect to the pixel by a simple method, high-speed anti-aliasing can be performed and the configuration is inexpensive. A relatively simple image processing apparatus can be realized. According to the invention described in claims 2, 5, and 8, the occupancy rate can be automatically calculated by using a relatively simple circuit configuration.
【００２１】請求項３，６，９記載の発明によれば、α
値を占有率に応じて変化させることで、良好なアンチエ
イリアシングを行うことができる。従って、本発明によ
れば、１回の描画で描画物体の各画素に対する占有率を
算出することができるので、アンチエイリアシングを効
率的に行って処理時間を短縮することができると共に、
比較的小記憶容量のバッファを設けるだけで良い。この
ため、アンチエイリアシング回路の部分を容易に大規模
集積回路（ＬＳＩ）等のハードウェアに組み込むことが
でき、画像処理装置の構成を簡単にして小型化すると共
に、画像処理装置を安価に製造し得る。According to the inventions of claims 3, 6 and 9, α
Good anti-aliasing can be performed by changing the value according to the occupation ratio. Therefore, according to the present invention, the occupancy of each pixel of the drawn object can be calculated with one drawing, and thus anti-aliasing can be efficiently performed and the processing time can be shortened.
It suffices to provide a buffer having a relatively small storage capacity. Therefore, the anti-aliasing circuit portion can be easily incorporated in hardware such as a large-scale integrated circuit (LSI), and the image processing apparatus can be simplified and downsized, and the image processing apparatus can be manufactured at low cost. obtain.
【００２２】[0022]
【発明の実施の形態】図１は、本発明で描画するべき描
画物体の画像を示す図である。同図中、縦横の枡目は画
素を示す。本発明では、各画素を例えば図２に破線で示
すようにＸ，Ｙ軸方向に夫々４等分して、画像を例えば
Ｘ軸方向に走査する際にｉ＝１〜４とすると描画が始ま
る開始点をＸｓｉ、描画が終わる終了点をＸｅｉとす
る。画素毎の描画物体ＯＢの占有率は、開始点Ｘｓｉ及
び終了点Ｘｅｉとを夫々画素の中心点Ｘｐと比較するこ
とで算出する。1 is a diagram showing an image of a drawing object to be drawn in the present invention. In the figure, vertical and horizontal cells indicate pixels. In the present invention, drawing is started if each pixel is divided into four equal parts in the X and Y axis directions, for example, as shown by the broken line in FIG. 2, and i = 1 to 4 when the image is scanned in the X axis direction. The starting point is Xsi, and the ending point at which drawing is finished is Xei. The occupation rate of the drawing object OB for each pixel is calculated by comparing the start point Xsi and the end point Xei with the center point Xp of each pixel.
【００２３】尚、Ｙ軸方向に走査を行って上記と同様の
処理を行っても良いことは言うまでもない。従って、本
発明によれば、１回の描画で描画物体ＯＢの各画素に対
する占有率を算出することができるので、アンチエイリ
アシングを効率的に行って処理時間を短縮することがで
きると共に、比較的小記憶容量のバッファを設けるだけ
で良い。このため、アンチエイリアシング回路の部分を
容易に大規模集積回路（ＬＳＩ）等のハードウェアに組
み込むことができ、画像処理装置の構成を簡単にして小
型化すると共に、画像処理装置を安価に製造し得る。Needless to say, the same process as above may be performed by scanning in the Y-axis direction. Therefore, according to the present invention, the occupancy of each pixel of the drawing object OB can be calculated by one-time drawing, so that anti-aliasing can be efficiently performed and the processing time can be shortened. Only a small storage capacity buffer need be provided. Therefore, the anti-aliasing circuit portion can be easily incorporated in hardware such as a large-scale integrated circuit (LSI), and the image processing apparatus can be simplified and downsized, and the image processing apparatus can be manufactured at low cost. obtain.
【００２４】[0024]
【実施例】図３は、本発明を適用し得る情報処理システ
ムの構成を示すブロック図である。同図中、情報処理シ
ステム１１は、三次元画像データをディスプレイ等の表
示部１７に表示できるデータに変換して出力する。この
情報処理システム１１は、三次元画像データを供給して
上位システムとして動作するホストコンピュータ１２、
ホストコンピュータ１２から供給されるデータを処理
し、描画しようとする画像のデータに展開する情報処理
装置１３、情報処理装置１３で展開された画像データを
格納するフレームメモリ１４、情報処理装置１３での処
理プログラムや表示しようとする三次元画像データ等が
格納されるローカルメモリ１５、表示体表面に模様を張
り付けるためのテクスチャデータが格納されたテクスチ
ャメモリ１６、及びフレームメモリ１４に格納された二
次元の画像データを読み出して表示する表示部１７より
構成される。FIG. 3 is a block diagram showing the configuration of an information processing system to which the present invention can be applied. In the figure, the information processing system 11 converts the three-dimensional image data into data that can be displayed on the display unit 17 such as a display and outputs the data. The information processing system 11 is a host computer 12 that supplies three-dimensional image data and operates as a host system.
An information processing device 13 that processes data supplied from the host computer 12 and develops it into image data to be drawn, a frame memory 14 that stores the image data developed by the information processing device 13, and an information processing device 13 A local memory 15 in which a processing program, three-dimensional image data to be displayed, etc. are stored, a texture memory 16 in which texture data for pasting a pattern on the surface of a display body is stored, and a two-dimensional image stored in the frame memory 14. The display unit 17 reads out and displays the image data of 1.
【００２５】ホストコンピュータ１２は、三次元の画像
データを図形要素に分解し、幾何変換を行なった後、パ
ケット形式のデータとして情報処理装置１３に供給す
る。情報処理装置１３は、ホストコンピュータ１２から
供給される三次元の画像データに対して予め設定された
処理を実行し、描画しようとする画像データを作成して
フレームメモリ１４上に展開する。情報処理装置１３
は、供給された画像データを内部に予め設定された専用
ハードウェアにより処理するグラフィック専用ハードウ
ェア部１８、グラフィック専用ハードウェア部１８と並
列に動作してプログラムに応じた処理を実行するマイク
ロプログラム（μＰ）実行部１９、グラフィック専用ハ
ードウェア部１８、マイクロプログラム実行部１９から
の指示に応じてフレームメモリ１４に対して画像データ
の書込み、読み出しを制御するフレームメモリ制御部２
０、ローカルメモリ１５に対してマイクロプログラム及
び処理済みの画像データの書き込み、読み出し制御を行
なうローカルメモリ制御部２１、及びテクスチャメモリ
１６に対してテクスチャデータの書き込み、読み出し制
御を行なうテクスチャメモリ制御部２２より構成され
る。The host computer 12 decomposes the three-dimensional image data into graphic elements, performs geometric transformation, and supplies the data to the information processing apparatus 13 as packet format data. The information processing device 13 executes preset processing on the three-dimensional image data supplied from the host computer 12, creates image data to be drawn, and expands it on the frame memory 14. Information processing device 13
Is a graphics dedicated hardware unit 18 that processes the supplied image data by dedicated hardware that is preset inside, and a microprogram that operates in parallel with the dedicated graphics hardware unit 18 and executes processing according to the program ( μP) Execution unit 19, dedicated graphics hardware unit 18, and frame memory control unit 2 that controls writing and reading of image data to and from the frame memory 14 in accordance with instructions from the microprogram execution unit 19.
0, a local memory controller 21 that controls writing and reading of microprograms and processed image data to and from the local memory 15, and a texture memory controller 22 that controls writing and reading of texture data to the texture memory 16. It is composed of
【００２６】フレームメモリ１４は、ＶＲＡＭ（ビデオ
・ランダム・アクセス・メモリ）等よりなり、Ｒ，Ｇ，
Ｂの色データ及びα値を各８ビットで格納する。ローカ
ルメモリ１５は、ＳＤＲＡＭ等よりなり、マイクロプロ
グラム、Ｒ，Ｇ，Ｂの色データ、ブレンディングに関す
るα値、奥行に関するＺ値等の描画データやユーザデー
タを格納する。The frame memory 14 is composed of VRAM (Video Random Access Memory) or the like, and has R, G, and
The B color data and α value are stored in 8 bits each. The local memory 15 is composed of an SDRAM or the like and stores drawing data and user data such as a microprogram, R, G, B color data, an α value related to blending, and a Z value related to depth.
【００２７】テクスチャメモリ１６は、ＳＤＲＡＭ，Ｓ
ＲＡＭ，ＰＲＯＭ等よりなり、Ｒ，Ｇ，Ｂの色データ、
α値より構成されるテクスチャデータを格納する。テク
スチャメモリ１６では、テクスチャデータのパターン毎
にページ単位でデータが管理されていており、ページ毎
にデータを参照すればよいため、テクスチュアメモリ１
６へのアクセスは高速で行なえる。The texture memory 16 is SDRAM, S
RAM, PROM, etc., R, G, B color data,
Stores texture data composed of α values. In the texture memory 16, data is managed page by page for each pattern of texture data, and it is sufficient to refer to the data for each page.
Access to 6 can be done at high speed.
【００２８】グラフィック専用ハードウェア部１８は、
三次元グラフィックス描画を行なう為の専用のハードウ
ェア部で、三次元グラフィックスを構成する図形（ポリ
ゴン）の内部を構成する各画素を補間する処理を行なう
線形補間演算（ＤＤＡ）部２３、ＤＤＡ部２３で補間さ
れた部分の模様を設定する処理をテクスチャメモリ１６
内のデータに基づいて実行するテクスチャ処理部２４、
画素単位のデータをもとにその画素を描画すべきか否か
の判定を行う描画条件判定部２５、及び描画する画素の
色値とその画素の下にすでに描画されている画素の色値
との混ぜ合わせを行なうブレンダ部２６より構成され、
必要なパラメータを設定して起動をかけることによりマ
イクロプログラム実行部１９とは独立して処理が行われ
る。The graphic dedicated hardware section 18 is
A dedicated hardware unit for performing three-dimensional graphics drawing, a linear interpolation calculation (DDA) unit 23, DDA for interpolating each pixel forming the inside of a figure (polygon) forming the three-dimensional graphics The texture memory 16 executes the process of setting the pattern of the portion interpolated by the unit 23.
A texture processing unit 24 that executes based on the data in the
The drawing condition determination unit 25 that determines whether or not to draw the pixel based on the pixel unit data, and the color value of the pixel to be drawn and the color value of the pixel already drawn below the pixel. It is composed of the blender unit 26 for mixing.
By setting the necessary parameters and activating them, the processing is performed independently of the microprogram execution unit 19.
【００２９】ＤＤＡ部２３には補間の開始点の画素の座
標（Ｘ，Ｙ，Ｚ）、色（Ｒ，Ｇ，Ｂ，α）、テクスチャ
座標（Ｓ，Ｔ，Ｑ）、デプスキュー値（Ｄ）、補間の開
始点への各値の増分値（ΔＸ，ΔＹ，ΔＺ，ΔＲ，Δ
Ｇ，ΔＢ，ΔＡ，ΔＳ，ΔＴ，ΔＱ，ΔＤ）、補間演算
の回数等が与えられる。線形補間演算部２３は、設定さ
れた補間演算回数だけ初期値に増分値を加算し、補間値
として出力する。又、後述する如く、ＤＤＡ部２３は、
各画素についてアンチエリアシングを行う。In the DDA section 23, the coordinates (X, Y, Z) of the pixel at the interpolation start point, the color (R, G, B, α), the texture coordinates (S, T, Q), and the depth cue value (D) are used. ), The increment value of each value to the interpolation start point (ΔX, ΔY, ΔZ, ΔR, Δ
G, ΔB, ΔA, ΔS, ΔT, ΔQ, ΔD), the number of interpolation calculations, and the like. The linear interpolation calculation unit 23 adds the increment value to the initial value by the set number of interpolation calculations and outputs the added value as an interpolation value. Also, as will be described later, the DDA unit 23
Antialiasing is performed for each pixel.
【００３０】本発明になるアンチエイリアシング方法
は、ＤＤＡ部２３に適用されるものであり、又、本発明
になるアンチエイリアシング回路は、ＤＤＡ部２３内に
設けられるものである。マイクロプログラム実行部１９
は、ホストコンピュータ１２から供給されるパケット形
式のデータの解析処理を行なうと共に、情報処理装置１
３と接続されるフレームメモリ１４、ローカルメモリ１
５及びテクスチャメモリ１６に対するアクセス制御を行
なうホストインタフェース（Ｉ／Ｆ）部２７、情報処理
装置１３全体をローカルメモリ１５に格納されたプログ
ラムに従って制御する実行制御部２８、実行制御部２８
により解釈・実行される命令ブロックを一時格納する命
令キャッシュ２９、実行制御部２８からの命令に従って
各種演算を実行する主演算部３０、実行制御部２８から
の命令に従って主演算部３０と並列に各種演算を実行す
る副演算部３１、主演算部３０及び副演算部３１に対し
て並列にデータの読み出し、書き込み可能な共有レジス
タ３２、及び共有メモリ３３より構成される。The anti-aliasing method according to the present invention is applied to the DDA section 23, and the anti-aliasing circuit according to the present invention is provided in the DDA section 23. Micro program execution unit 19
Performs an analysis process of packet format data supplied from the host computer 12, and at the same time, the information processing device 1
Frame memory 14 connected to 3 and local memory 1
5, the host interface (I / F) unit 27 that controls access to the texture memory 16 and the texture memory 16, the execution control unit 28 that controls the entire information processing device 13 according to the program stored in the local memory 15, and the execution control unit 28.
An instruction cache 29 for temporarily storing an instruction block to be interpreted and executed by the main operation unit 30 for executing various operations in accordance with an instruction from the execution control unit 28, and various kinds in parallel with the main operation unit 30 in accordance with an instruction from the execution control unit 28. A sub-arithmetic unit 31 that executes a calculation, a main arithmetic unit 30, and a shared register 32 that can read and write data in parallel with the sub-arithmetic unit 31 and a shared memory 33 are configured.
【００３１】ホストインタフェース部２７は、描画しよ
うとするポリゴンのデータを一時的に格納するバッファ
（図示せず）を有し、データはホストインタフェース部
２７から順次読み込まれる。主演算部３０はプログラム
実行制御機能を有し、副演算部３１はグラフィック専用
ハードウェア部１８を制御する機能を有する。又、主副
演算部３０，３１は並列命令コードによって同期して動
作する構成とされている。The host interface unit 27 has a buffer (not shown) for temporarily storing the data of the polygon to be drawn, and the data is sequentially read from the host interface unit 27. The main arithmetic unit 30 has a program execution control function, and the sub arithmetic unit 31 has a function of controlling the graphics dedicated hardware unit 18. Further, the main and sub operation units 30 and 31 are configured to operate in synchronization with each other by parallel instruction codes.
【００３２】マイクロプログラム実行部１９は、処理を
マイクロプログラムにより制御するため、基本的な命令
を組み合わせることにより各種処理に対応するＲＩＳＣ
型命令セットに対応する構成とされている。フレームメ
モリ制御部２０はフレームメモリ１４、グラフィック専
用ハードウェア部１８及びマイクロプログラム実行部１
９のメインバスと接続されていて、グラフィック専用ハ
ードウェア部１８及びマイクロプログラム実行部１９か
らの要求に応じてグラフィック専用ハードウェア部１
８、マイクロプログラム実行部１９からフレームメモリ
１４への画像データの書き込み、フレームメモリ１４か
らグラフィック専用ハードウェア部１８及びマイクロプ
ログラム実行部１９への画像データの読み出しを制御す
る。Since the microprogram execution unit 19 controls the processing by the microprogram, the RISC corresponding to various processing by combining basic instructions.
It has a structure corresponding to the type instruction set. The frame memory control unit 20 includes a frame memory 14, a dedicated graphic hardware unit 18, and a microprogram execution unit 1.
9 is connected to the main bus 9 and the dedicated hardware section 1 for graphics is required in response to a request from the dedicated hardware section 18 for graphics and the microprogram execution section 19.
8. Controlling the writing of image data from the microprogram execution unit 19 to the frame memory 14, and the reading of the image data from the frame memory 14 to the dedicated graphics hardware unit 18 and the microprogram execution unit 19.
【００３３】フレームメモリ制御部２０は、三次元画像
描画時にはフレームメモリ１４へのアクセスを書き込み
専用とし、フレームメモリ１４へのアクセス速度を向上
させている。ローカルメモリ制御部２１は、ローカルメ
モリ１５、グラフィック専用ハードウェア部１８及びマ
イクロプログラム実行部１９と接続されていて、グラフ
ィック専用ハードウェア部１８、マイクロプログラム実
行部１９からローカルメモリ１５へのマイクロプログラ
ム、色データ（Ｒ，Ｇ，Ｂ，α）、Ｚ値、ウィンドウＩ
Ｄ等の各種データの書き込みやローカルメモリ１５から
グラフィック専用ハードウェア部１８及びマイクロプロ
グラム実行部１９への各種データの読み出しを制御す
る。The frame memory control section 20 makes the access to the frame memory 14 only for writing at the time of drawing a three-dimensional image to improve the access speed to the frame memory 14. The local memory control unit 21 is connected to the local memory 15, the graphic dedicated hardware unit 18, and the microprogram execution unit 19, and the microprogram from the graphic dedicated hardware unit 18 and the microprogram execution unit 19 to the local memory 15, Color data (R, G, B, α), Z value, window I
It controls writing of various data such as D and reading of various data from the local memory 15 to the graphic dedicated hardware unit 18 and the microprogram executing unit 19.
【００３４】ローカルメモリ制御部２１は、三次元画像
描画時にはローカルメモリに色系データ（Ｒ，Ｇ，Ｂ，
α）の他に（Ｚ，Ｓ，Ｔ，Ｑ，Ｄ）等のテクスチャ系の
データをコピーさせる。このため、フレームメモリ１４
へのテクスチャ系データの記憶が不要となり、フレーム
メモリ１４へのアクセス速度を向上させることができ、
処理の高速化が実現されている。The local memory controller 21 stores color system data (R, G, B,
Besides α), texture-based data such as (Z, S, T, Q, D) is copied. Therefore, the frame memory 14
It becomes unnecessary to store the texture data in the frame memory, and the access speed to the frame memory 14 can be improved.
Higher processing speed is realized.
【００３５】テクスチャメモリ制御部２２はテクスチャ
メモリ１６、グラフィック専用ハードウェア部１８及び
マイクロプログラム実行部１９と接続され、グラフィッ
ク専用ハードウェア部１８及びマイクロプログラム実行
部１９からの要求によりテクスチャメモリ１６からグラ
フィック専用ハードウェア部１８及びマイクロプログラ
ム実行部１９へのテクスチャデータの読み出しを制御す
ると共にマイクロプログラム実行部１９からの要求によ
りマイクロプログラム実行部１９からテクスチャメモリ
２２へのテクスチャデータの書き込みを制御する。The texture memory control unit 22 is connected to the texture memory 16, the dedicated graphic hardware unit 18 and the micro program execution unit 19, and the graphic memory hardware unit 18 and the micro program execution unit 19 request a graphic from the texture memory 16 in response to a request. It controls the reading of texture data to the dedicated hardware section 18 and the microprogram executing section 19, and controls the writing of texture data from the microprogram executing section 19 to the texture memory 22 in response to a request from the microprogram executing section 19.
【００３６】フレームメモリ制御部２０、ローカルメモ
リ制御部２１、テクスチャメモリ制御部２２によりグラ
フィック専用ハードウェア部１８、マイクロプログラム
実行部１９から夫々フレームメモリ１４、ローカルメモ
リ１５、テクスチャメモリ１６にアクセスできるため、
メモリへのアクセスの競合が生じず、処理にデータの待
ち時間が生じないため、効率的にデータ処理が行なえ
る。Since the frame memory control unit 20, the local memory control unit 21, and the texture memory control unit 22 can access the frame memory 14, the local memory 15, and the texture memory 16 from the graphic dedicated hardware unit 18 and the microprogram execution unit 19, respectively. ,
Since there is no conflict of access to the memory and no waiting time for data processing, efficient data processing can be performed.
【００３７】実行制御部２８は４ステージパイプライン
によって命令フェッチ（Ｆ）、命令解釈（Ｄ）、データ
読み込み（Ｒ）、演算実行・データ格納（Ｅ）の順で実
行を制御する。実行制御部２８は主演算部３０、副演算
部３１、グラフィック専用ハードウェア部１８の処理を
制御する３フィールド命令系統を有し、夫々に処理の制
御が行なえる構成とされている。The execution control unit 28 controls execution in the order of instruction fetch (F), instruction interpretation (D), data reading (R), operation execution / data storage (E) by a 4-stage pipeline. The execution control unit 28 has a three-field instruction system for controlling the processing of the main arithmetic unit 30, the sub arithmetic unit 31, and the graphic dedicated hardware unit 18, and is configured to be able to individually control the processing.
【００３８】表示部１７はフレームメモリ１４に格納さ
れた色系データ（Ｒ，Ｇ，Ｂ，α）に基づいて画像を表
示する。図４は、本実施例における情報処理時の全体的
な流れを示す動作フローチャートである。The display unit 17 displays an image based on the color system data (R, G, B, α) stored in the frame memory 14. FIG. 4 is an operation flowchart showing the overall flow at the time of information processing in this embodiment.
【００３９】本実施例の情報処理装置１３では、情報処
理を行なう際に、先ずステップＳ１−１で初期化を行な
う。次に、未処理パケットの有無が判断され、未処理パ
ケットが有れば、パケットに対応したテータ処理を実行
する。具体的には、ステップＳ１−２で未処理パケット
があるか否かを判定し、判定結果が有となるとステップ
Ｓ１−３でパケットに対応したデータ処理を行う。In the information processing apparatus 13 of this embodiment, when performing information processing, first, initialization is performed in step S1-1. Next, it is judged whether or not there is an unprocessed packet, and if there is an unprocessed packet, the data processing corresponding to the packet is executed. Specifically, it is determined in step S1-2 whether or not there is an unprocessed packet, and if the determination result is positive, data processing corresponding to the packet is performed in step S1-3.
【００４０】パケットに対応したデータ処理が終了する
と、ステップＳ１−４で次の未処理パケットに対してデ
ータに対応したパケット処理を実行する。また、未処理
パケットが無い場合には、ステップＳ１−２で次のパケ
ットが供給されるまで待機する。When the data processing corresponding to the packet is completed, the packet processing corresponding to the data is executed for the next unprocessed packet in step S1-4. If there is no unprocessed packet, the process waits until the next packet is supplied in step S1-2.
【００４１】以上のように、本実施例の情報処理装置１
３は、ホストコンピュータ１２から処理データをパケッ
ト形式で受け取り、パケット毎に処理を実行する。次に
具体的なデータ処理三次元グラフィックス情報の描画処
理について説明する。As described above, the information processing apparatus 1 of this embodiment
3 receives processing data from the host computer 12 in a packet format and executes processing for each packet. Next, a specific data processing three-dimensional graphics information drawing process will be described.
【００４２】図５は、本実施例におけるラスタライズ処
理時のマイクロプログラム実行部１９の動作フローチャ
ートである。マイクロプログラム実行部１９では、ステ
ップＳ２−１で先ずホストインタフェース部２７より画
像の描画に必要となるポリゴンの頂点の座標（Ｘ，Ｙ，
Ｚ）色値（Ｒ，Ｇ，Ｂ，α）、テクスチャ座標（Ｓ，
Ｔ，Ｑ）、デプスキュー値（Ｄ）よりなる初期値（Ｘ，
Ｙ，Ｚ，Ｒ，Ｇ，Ｂ，α，Ｄ，Ｓ，Ｔ，Ｑ）、頂点間に
おける各値の増分値（ｄＸ，ｄＹ，ｄＺ，ｄＲ，ｄＧ，
ｄＢ，ｄα，ｄＤ，ｄＳ，ｄＴ，ｄＱ）等を読み込む。FIG. 5 is an operation flowchart of the microprogram executing section 19 at the time of rasterizing processing in this embodiment. In step S2-1, the microprogram executing unit 19 first causes the host interface unit 27 to coordinate (X, Y,
Z) color values (R, G, B, α), texture coordinates (S,
T, Q) and the initial value (X,
Y, Z, R, G, B, α, D, S, T, Q), and the increment value of each value between the vertices (dX, dY, dZ, dR, dG,
(dB, dα, dD, dS, dT, dQ) etc. are read.
【００４３】次に、ステップＳ２−２で、ポリゴンの頂
点間の辺を構成する端点を算出する。このとき、ポリゴ
ンの辺と画素とは必ずしも一致しないため、ポリゴンが
正確に描画されるように、グラフィック専用ハードウェ
ア部１８のＤＤＡ部２３に端点の補正計算を実行させ
る。Next, in step S2-2, the end points forming the sides between the vertices of the polygon are calculated. At this time, since the sides of the polygon and the pixels do not necessarily match, the DDA unit 23 of the dedicated graphics hardware unit 18 is caused to execute the correction calculation of the end point so that the polygon is accurately drawn.
【００４４】ステップＳ２−３は、グラフィック専用ハ
ードウェア部１８からの一つの端点に対する補間処理が
終了したことを示す補間処理終了通知の有無を判定す
る。ここで、マイクロプログラム実行部１９は、グラフ
ィック専用ハードウェア部１８から補間処理終了通知が
供給されると、ステップＳ２−４でグラフィック専用ハ
ードウェア部１８の線形補間処理を実行する専用ハード
ウェアであるＤＤＡ部２３にステップＳ１−２で既に計
算した端点の（Ｘ，Ｙ，Ｚ，Ｒ，Ｇ，Ｂ，α，Ｄ，Ｓ，
Ｔ，Ｑ）値を供給する。In step S2-3, it is determined whether or not there is an interpolation processing end notification from the graphics dedicated hardware section 18 indicating that the interpolation processing for one end point has been completed. Here, the microprogram execution unit 19 is dedicated hardware that executes the linear interpolation process of the dedicated graphics hardware unit 18 in step S2-4 when the interpolation processing end notification is supplied from the dedicated graphics hardware unit 18. The DDA unit 23 calculates (X, Y, Z, R, G, B, α, D, S, of the end points already calculated in step S1-2.
Supply T, Q) values.
【００４５】マイクロプログラム実行部１９は、グラフ
ィック専用ハードウェア部１８より補間処理終了通知が
供給されない、つまり、グラフィック専用ハードウェア
部１８のＤＤＡ部２３での補間処理が終了していない間
は、ステップＳ２−５で示すように次の処理を行なわ
ず、待機状態となる。The microprogram executing unit 19 receives the interpolation processing end notification from the graphics dedicated hardware unit 18, that is, while the interpolation processing in the DDA unit 23 of the graphics dedicated hardware unit 18 is not finished, As shown in S2-5, the next process is not performed and the system enters the standby state.
【００４６】ステップＳ２−６は、全端点の計算が終了
したか否かを判定し、判定結果がＮＯであると処理がス
テップＳ２−２へ戻る。これにより、上記ステップＳ２
−２〜Ｓ２−５の処理が一つのポリゴンが形成されるま
で繰り返される。図６は、本実施例におけるラスタライ
ズ処理時のグラフィック処理専用ハードウェア部１８の
ＤＤＡ部２３の動作フローチャートである。A step S2-6 decides whether or not the calculation of all the end points is completed, and the process returns to the step S2-2 if the decision result in the step S2-6 is NO. As a result, the above step S2
The processes of −2 to S2-5 are repeated until one polygon is formed. FIG. 6 is an operation flowchart of the DDA unit 23 of the graphic processing dedicated hardware unit 18 at the time of rasterizing processing in this embodiment.
【００４７】グラフィック専用ハードウェア部１８は、
先ずステップＳ３−１でマイクロプログラム実行部１９
から補正計算された端点の（Ｘ，Ｙ，Ｚ，Ｒ，Ｇ，Ｂ，
α，Ｄ，Ｓ，Ｔ，Ｑ）値及び一ラインの補間に必要な補
間処理回数ｎ、隣接する画素間の（Ｘ，Ｙ，Ｚ，Ｒ，
Ｇ，Ｂ，α，Ｄ，Ｓ，Ｔ，Ｑ）値の増分値（ｄＸ，ｄ
Ｙ，ｄＺ，ｄＲ，ｄＧ，ｄＢ，ｄα，ｄＤ，ｄＳ，ｄ
Ｔ，ｄＱ）を読み込む。The graphic dedicated hardware section 18 is
First, in step S3-1, the microprogram execution unit 19
Of the end points (X, Y, Z, R, G, B,
α, D, S, T, Q) values, the number of times n of interpolation processing required to interpolate one line, and (X, Y, Z, R,
G, B, α, D, S, T, Q) increment value (dX, d)
Y, dZ, dR, dG, dB, dα, dD, dS, d
Read T, dQ).
【００４８】次に、ステップＳ３−２でグラフィック専
用ハードウェア部１８で読み込んだ補間処理回数ｎをグ
ラフィック専用ハードウェア部１８に内蔵されたリピー
トカウンタ（ＲＣ）にセットする。ステップＳ３−３で
は、グラフィック専用ハードウェア部１８はマイクロプ
ログラム実行部１９から読み込まれた端点の（Ｘ0 ，Ｙ
0 ，Ｚ0 ，Ｒ0 ，Ｇ0 ，Ｂ 0 ，α0 ，Ｄ0 ，Ｓ0 ，
Ｔ0 ，Ｑ0 ）値をＤＤＡ部２３での初回のデータとして
テクスチャ処理部２４に供給する。Next, in step S3-2, the graphics only is selected.
The interpolation processing count n read by the
Repeat built into the hardware section 18
To the counter (RC). In step S3-3
Is the hardware dedicated to graphics 18
(X of the end point read from the program execution unit 190, Y
0, Z0, R0, G0, B 0, Α0, D0, S0,
T0, Q0) The value is used as the first data in the DDA section 23.
It is supplied to the texture processing unit 24.
【００４９】ステップＳ３−４では、グラフィック専用
ハードウェア部１８のＤＤＡ部２３において、初回の値
（Ｘ0 ，Ｙ0 ，Ｚ0 ，Ｒ0 ，Ｇ0 ，Ｂ0 ，α0 ，Ｄ0 ，
Ｓ0，Ｔ0 ，Ｑ0 ）にステップＳ２−１で読み込んだ増
分値（ｄＸ（＝１），ｄＹ（＝０），ｄＺ，ｄＲ，ｄ
Ｇ，ｄＢ，ｄα，ｄＤ，ｄＳ，ｄＴ，ｄＱ）を加算した
値（Ｘ0 ＋１，Ｙ0 ，Ｚ0 ＋ｄＺ，Ｒ0 ＋ｄＲ，Ｇ0 ＋
ｄＧ，Ｂ0 ＋ｄＢ，α0＋ｄα，Ｄ0 ＋ｄＤ，Ｓ0 ＋ｄ
Ｓ，Ｔ0 ＋ｄＴ，Ｑ0 ＋ｄＱ）を今回の画素の値とす
る。In step S3-4, in the DDA section 23 of the dedicated graphic hardware section 18, the initial values (X 0 , Y 0 , Z 0 , R 0 , G 0 , B 0 , α 0 , D 0 , D 0 ,
S 0, T 0, Q 0 ) to the increment value read in step S2-1 (dX (= 1), dY (= 0), dZ, dR, d
G, dB, dα, dD, dS, dT, dQ) are added (X 0 +1, Y 0 , Z 0 + dZ, R 0 + dR, G 0 +).
dG, B 0 + dB, α 0 + dα, D 0 + dD, S 0 + d
Let S, T 0 + dT, Q 0 + dQ) be the current pixel value.
【００５０】次に、ステップＳ３−５では、今回求めた
画素の値（Ｘ0 ＋１，Ｙ0 ，Ｚ0 ＋ｄＺ，Ｒ0 ＋ｄＲ，
Ｇ0 ＋ｄＧ，Ｂ0 ＋ｄＢ，α0 ＋ｄα，Ｄ0 ＋ｄＤ，Ｓ
0 ＋ｄＳ，Ｔ0 ＋ｄＴ，Ｑ0 ＋ｄＱ）をテクスチャ処理
部２４に供給し、リピートカウンタＲＣを起動して、セ
ットされた補間処理回数ｎから１を減算し、補間処理回
数を（ｎ−１）とする。Next, in step S3-5, the pixel values (X 0 +1, Y 0 , Z 0 + dZ, R 0 + dR,
G 0 + dG, B 0 + dB, α 0 + dα, D 0 + dD, S
0 + dS, T 0 + dT, Q 0 + dQ) is supplied to the texture processing unit 24, the repeat counter RC is activated, 1 is subtracted from the set interpolation processing number n, and the interpolation processing number is (n-1). And
【００５１】ステップＳ３−６では、グラフィック専用
ハードウェア部１８は前回の画素値（Ｘｎ-1，Ｙｎ-1，
Ｚｎ-1，Ｒｎ-1，Ｇｎ-1，Ｂｎ-1，αｎ-1，Ｄｎ-1，Ｓ
ｎ-1，Ｔｎ-1，Ｑｎ-1）に増分値（１，０，ｄＺ，ｄ
Ｒ，ｄＧ，ｄＢ，ｄα，ｄＤ，ｄＳ，ｄＴ，ｄＱ）を加
算し、今回の画素値とし、テクスチャ処理部２４に供給
し、補間処理回数から１を減算する。In step S3-6, the dedicated graphics hardware section 18 determines the previous pixel value (Xn -1 , Yn -1 ,
Zn -1 , Rn -1 , Gn -1 , Bn -1 , αn -1 , Dn -1 , S
n −1 , Tn −1 , Qn −1 ) with increment values (1, 0, dZ, d
R, dG, dB, dα, dD, dS, dT, dQ) is added to the current pixel value, which is supplied to the texture processing unit 24, and 1 is subtracted from the number of interpolation processes.
【００５２】上記ステップＳ３−５，Ｓ３−６はリピー
トカウンタＲＣの値が「０」となるまで繰り返し、リピ
ートカウンタＲＣの値が「０」となった時点で補間処理
終了通知をマイクロプログラム実行部１９に通知する。
具体的には、ステップＳ３−７は設定処理回数が「０」
であるか否かを判定し、判定結果がＹＥＳであるとステ
ップＳ３−８で補間処理終了通知をマイクロプログラム
実行部１９に通知し、処理が終了する。他方、ステップ
Ｓ３−７の判定結果がＮＯであると、ステップＳ３−６
は前回のデータに増分値を加算して今回のデータとした
後、処理がステップＳ３−５へ戻る。以上のように、端
点から所定の補間処理を設定回数分繰り返すだけでポリ
ゴン内部のデータの補間が実行できる。このため、補間
のための処理が単純化され、簡単なパイプライン処理で
実現できる。The above steps S3-5 and S3-6 are repeated until the value of the repeat counter RC becomes "0", and when the value of the repeat counter RC becomes "0", the interpolation program end notification is issued. Notify 19
Specifically, in step S3-7, the number of setting processes is “0”.
If the determination result is YES, an interpolation process end notification is sent to the microprogram execution unit 19 in step S3-8, and the process ends. On the other hand, if the decision result in the step S3-7 is NO, a step S3-6
After adding the increment value to the previous data to obtain the current data, the process returns to step S3-5. As described above, the interpolation of the data inside the polygon can be executed only by repeating the predetermined interpolation processing from the end points the set number of times. Therefore, the process for interpolation is simplified and can be realized by a simple pipeline process.
【００５３】図７乃至図１０は、夫々本実施例における
ラスタライズ処理時の動作を説明するための図である。
図７は、三角形ポリゴン描画時に与えられるデータと処
理手順を説明するための図である。三角形のポリゴンを
描画時には、図７に示すように、２つの頂点ｓ，ａの画
素値（ｘｓ，ｙｓ，ｒｓ，ｇｓ，ｂｓ，αｓ，ｚｓ，ｓ
ｓ，ｔｓ，ｑｓ），（ｘａ，ｙａ，ｒａ，ｇａ，ｂａ，
ｚａ，ｓａ，ｔａ，ｑａ）及び頂点ｓから頂点ａに向う
矢印Ａ方向の増分値（ｄｘＤｖ，ｄｒＤｖ，ｄｇＤｖ，
ｄαＤｖ，ｄｚＤｖ，ｄｓＤｖ，ｄｔＤｖ，ｄｑＤ
ｖ）、頂点ａから残りの頂点ｂに向う矢印Ｂ方向の増分
値（ｄｘＤｖ2 ，ｄｒＤｖ2 ，ｄｇＤｖ2 ，ｄｂＤ
ｖ2 ，ｄｚＤｖ2 ，ｄｓＤｖ2 ，ｄｔＤｖ2 ，ｄｑＤｖ
2 ）及び、頂点ｓ，ａの画素と矢印Ａ方向の増分値から
決まる端点から矢印Ｃ方向（矢印ｙ方向）に向う値の増
分値（ｄｘＤｕ，ｄｒＤｕ，ｄｇＤｕ，ｄｂＤｕ，ｄａ
Ｄｕ，ｄｚＤｕ，ｄｓＤｕ，ｄｔＤｕ，ｄｑＤｕ）が与
えられ、これらの値に基づいて画素を補間することによ
り描画される。7 to 10 are diagrams for explaining the operation at the time of rasterizing processing in this embodiment, respectively.
FIG. 7 is a diagram for explaining the data and the processing procedure given when drawing a triangular polygon. At the time of drawing a triangular polygon, as shown in FIG. 7, the pixel values (xs, ys, rs, gs, bs, αs, zs, s of the two vertices s, a are
s, ts, qs), (xa, ya, ra, ga, ba,
za, sa, ta, qa) and the increment value (dxDv, drDv, dgDv, in the direction of arrow A from vertex s to vertex a).
dαDv, dzDv, dsDv, dtDv, dqD
v), increment values (dxDv 2 , drDv 2 , dgDv 2 , dbD) in the direction of arrow B from vertex a to the remaining vertex b.
v 2 , dzDv 2 , dsDv 2 , dtDv 2 , dqDv
2 ) and the increment values (dxDu, drDu, dgDu, dbDu, da) from the end point determined by the pixels of the vertices s and a and the increment value in the arrow A direction toward the arrow C direction (arrow y direction).
Du, dzDu, dsDu, dtDu, dqDu) are given, and drawing is performed by interpolating pixels based on these values.
【００５４】先ず、マイクロプログラム実行部１９によ
り頂点ｓの画素値とその増分値から頂点ｓから頂点ａへ
（矢印Ａ方向）の端点が算出され、一端点の算出毎にグ
ラフィック専用ハードウェア部１８のＤＤＡ部２３によ
りマイクロプログラム実行部１９で算出された一端点の
画素値と矢印Ｃ方向の増分値よりポリゴン内部の画素値
が求められる。First, the microprogram execution unit 19 calculates the end point from the vertex s to the vertex a (direction of arrow A) from the pixel value of the vertex s and the increment value thereof, and the graphic dedicated hardware unit 18 is calculated for each calculation of the one end point. The pixel value inside the polygon is obtained by the DDA unit 23 from the pixel value at one end point calculated by the microprogram execution unit 19 and the increment value in the direction of arrow C.
【００５５】又、マイクロプログラム実行部１９は、頂
点Ｓから頂点ａまでの満点の算出を行なった後は、頂点
ａの画素値と矢印Ｂ方向の増分値とより頂点ａから頂点
ｂまでの端点を算出し、一端点算出毎にグラフィック専
用ハードウェア部１８のＤＤＡ部２３により端点の画素
値と矢印Ｃ方向の増分値とより補間処理が実行されたポ
リゴン内部の画素値が求められる。After calculating the full score from the vertex S to the vertex a, the microprogram execution unit 19 determines the end point from the vertex a to the vertex b by the pixel value of the vertex a and the increment value in the direction of the arrow B. For each calculation of one end point, the DDA unit 23 of the dedicated hardware unit for graphics 18 obtains the pixel value inside the polygon in which the interpolation processing is executed from the pixel value of the end point and the increment value in the direction of arrow C.
【００５６】図８は、端点計算処理と補間処理の動作を
説明する図である。図８に実線で示すような座標に対応
した辺の描画が要求されたとすると、頂点のデータと画
素のデータとが一致しない。このようなときは辺の内部
の画素が描画されるように補正が必要となる。この補正
の計算は、マイクロプログラム実行部１９で端点の計算
の際に実行される。FIG. 8 is a diagram for explaining the operations of the end point calculation processing and the interpolation processing. If the drawing of the side corresponding to the coordinates indicated by the solid line in FIG. 8 is requested, the vertex data and the pixel data do not match. In such a case, correction is required so that pixels inside the side are drawn. The calculation of this correction is executed by the microprogram execution unit 19 when calculating the end points.
【００５７】端点の計算式を以下に示す。尚、頂点ｓの
Ｘ座標（Ｓｘ）を含む、画素の座標Ｘａ，Ｘｖｂを求め
るものとする。 ｘａ（０）＝ｘｓ ｘｂ（０）＝ｘｅ このとき、Ｘａ（０），Ｘｂ（０）は、ポリゴンの外部
に位置するため、描画しないものとする。頂点ｓの次の
端点の値は次のように求められる。The formula for calculating the end points is shown below. The coordinates Xa and Xvb of the pixel including the X coordinate (Sx) of the vertex s are obtained. xa (0) = xs xb (0) = xe At this time, since Xa (0) and Xb (0) are located outside the polygon, they are not drawn. The value of the next end point of the vertex s is calculated as follows.
【００５８】Ｙ座標は、 ｙｓ（ｎ）＝ｙｓ（ｎ−１）＋１ とされ、画素の存在する位置の値となるように順次増加
される。又、Ｘ座標終端値は、Ｘ座標の増加分に応じて ｘｂ（ｎ）＝ｘｂ（ｎ−１）＋ｄｘｅＤｖ で求められ、開始点のＸ座標は増分が順次加算され、 ｘａ（ｎ）＝ｘａ（ｎ−１）＋ｄｘＤｖ で求められる。The Y coordinate is set to ys (n) = ys (n-1) +1, and is sequentially increased to the value of the position where the pixel exists. Further, the X coordinate end value is calculated by xb (n) = xb (n-1) + dxeDv according to the increment of the X coordinate, and the X coordinate of the starting point is sequentially incremented by xa (n) = xa It is calculated by (n-1) + dxDv.
【００５９】その他の値についても、同様に、増分値が
順次以下のように加算される。 ｒａ（ｎ）＝ｒａ（ｎ−１）＋ｄｒＤｖ ｇａ（ｎ）＝ｇａ（ｎ−１）＋ｄｇＤｖ ｂａ（ｎ）＝ｂａ（ｎ−１）＋ｄｂＤｖ ａａ（ｎ）＝ａａ（ｎ−１）＋ｄａＤｖ ｚａ（ｎ）＝ｚａ（ｎ−１）＋ｄｚＤｖ ｓａ（ｎ）＝ｓａ（ｎ−１）＋ｄｓＤｖ ｔａ（ｎ）＝ｔａ（ｎ−１）＋ｄｔＤｖ ｑａ（ｎ）＝ｑａ（ｎ−１）＋ｄｑＤｖ 又、上記計算式で計算された補正端点の値に基づいて、
以下の式に従って補間される画素の値が算出される。Similarly, for other values, the increment values are sequentially added as follows. ra (n) = ra (n-1) + drDv ga (n) = ga (n-1) + dgDv ba (n) = ba (n-1) + dbDv aa (n) = aa (n-1) + daDv za ( n) = za (n-1) + dzDv sa (n) = sa (n-1) + dsDv ta (n) = ta (n-1) + dtDv qa (n) = qa (n-1) + dqDv Also, the above calculation Based on the value of the correction end point calculated by the formula,
The value of the pixel to be interpolated is calculated according to the following formula.
【００６０】先ず、端点の値（初期値）は、 ｘｕ（ｎ）（０）＝ｘａ（ｎ） ｒｕ（ｎ）（０）＝ｒａ（ｎ） ｇｕ（ｎ）（０）＝ｇａ（ｎ） ｂｕ（ｎ）（０）＝ｂａ（ｎ） ａｕ（ｎ）（０）＝ａａ（ｎ） ｚｕ（ｎ）（０）＝ｚａ（ｎ） ｓｕ（ｎ）（０）＝ｓａ（ｎ） ｔｕ（ｎ）（０）＝ｔａ（ｎ） ｑｕ（ｎ）（０）＝ｑａ（ｎ） で求められる。初期値に続く、補間点の値は、 ｘｕ（ｎ）（ｍ）＝ｘａ（ｎ）（ｍ−１）＋１ ｒｕ（ｎ）（ｍ）＝ｒａ（ｎ）（ｍ−１）＋ｄｕＤｒ ｇｕ（ｎ）（ｍ）＝ｇａ（ｎ）（ｍ−１）＋ｄｕＤｇ ｂｕ（ｎ）（ｍ）＝ｂａ（ｎ）（ｍ−１）＋ｄｕＤｂ ａｕ（ｎ）（ｍ）＝ａａ（ｎ）（ｍ−１）＋ｄｕＤａ ｚｕ（ｎ）（ｍ）＝ｚａ（ｎ）（ｍ−１）＋ＤｕＤｚ ｓｕ（ｎ）（ｍ）＝ｓａ（ｎ）（ｍ−１）＋ｄｕＤｓ ｔｕ（ｎ）（ｍ）＝ｔａ（ｎ）（ｍ−１）＋ｄｕＤｔ ｑｕ（ｎ）（ｍ）＝ｑａ（ｎ）（ｍ−１）＋ｄｕＤｑ により求められる。このとき、ｘｕ（ｎ）（ｍ）＜ｘｂ
（ｎ）の画素が描画される。First, the end point values (initial values) are: xu (n) (0) = xa (n) ru (n) (0) = ra (n) gu (n) (0) = ga (n) bu (n) (0) = ba (n) au (n) (0) = aa (n) zu (n) (0) = za (n) su (n) (0) = sa (n) tu ( n (0) = ta (n) qu (n) (0) = qa (n). The value of the interpolation point following the initial value is xu (n) (m) = xa (n) (m-1) +1 ru (n) (m) = ra (n) (m-1) + duDr gu (n ) (M) = ga (n) (m-1) + duDg bu (n) (m) = ba (n) (m-1) + duDb au (n) (m) = aa (n) (m-1) + DuDa zu (n) (m) = za (n) (m-1) + DuDz su (n) (m) = sa (n) (m-1) + duDs tu (n) (m) = ta (n) ( m-1) + duDt qu (n) (m) = qa (n) (m-1) + duDq. At this time, xu (n) (m) <xb
The pixel of (n) is drawn.
【００６１】図９は、ラスタライシング処理時のＤＤＡ
処理のタイミングチャートである。マイクロプログラム
実行部１９により時間Ｔ0 で最初端点の補正計算が実施
されると、計算が終了した時刻ｔ0 で最初の端点の画素
値がグラフイック専用ハードウェア部１８に供給され、
マイクロプログラム実行部１９から供給された端点の画
素値に基づいて時刻ｔ0 からの時間Ｔ1 ’で補間する画
素値が算出される。マイクロプログラム実行部１９は、
グラフィック専用ハードウェア部１８に最初の端点の画
素値を供給した後は、時刻ｔ0 から次の端点の補正計算
を実施する。このとき、マイクロプログラム実行部１９
が時刻ｔ1 で計算を終了したとすると、マイクロプログ
ラム実行部１９は、グラフィック専用ハードウェア１８
の補間処理が終了するまで待機し、グラフィック専用ハ
ードウェア部１８の処理が終了して補間処理終了通知が
供給される時刻ｔ2 で、時刻ｔ0 〜ｔ1 の時間Ｔ1 で算
出しておいた端点の画素値をグラフィック専用ハードウ
ェア部１８に供給する。FIG. 9 shows the DDA during the raster licing process.
It is a timing chart of processing. When the correction calculation of the first end point is performed by the micro program execution unit 19 at time T 0 , the pixel value of the first end point is supplied to the graphic dedicated hardware unit 18 at time t 0 when the calculation is completed.
Based on the pixel values of the end points supplied from the microprogram execution unit 19, the pixel value to be interpolated at the time T 1 'from the time t 0 is calculated. The micro program execution unit 19
After supplying the pixel value of the first end point to the dedicated hardware section 18 for graphics, the correction calculation of the next end point is performed from time t 0 . At this time, the microprogram execution unit 19
When the calculation ends at time t 1 , the microprogram execution unit 19 determines that the dedicated graphics hardware 18
Is waited until the interpolation processing of the above is finished, and is calculated at the time t 2 when the processing of the dedicated graphic hardware unit 18 is finished and the notice of the completion of the interpolation processing is supplied, and the time T 1 of the time t 0 to t 1 . The pixel value of the end point is supplied to the dedicated graphic hardware unit 18.
【００６２】以下同様にして、マイクロプログラム実行
部１９で前回算出された端点の画素値に基づいてグラフ
ィック専用ハードウェア部１８で補間する画素値が算出
される間に、次回の処理でグラフィック専用ハードウェ
ア部１８で用いられる端点の画素値がマイクロプログラ
ム実行部１９で算出される。Similarly, while the microprogram executing unit 19 calculates the pixel value to be interpolated by the graphic-dedicated hardware unit 18 based on the pixel value of the end point calculated last time, the graphic-dedicated hardware is processed in the next process. The pixel value of the end point used by the wear section 18 is calculated by the microprogram execution section 19.
【００６３】図１０は、本実施例のデータフローを示す
図である。ホストコンピュータ１２からの幾何変換され
ただけのパケット形式のデータがホストＩ／Ｆ部２７で
パケット解析処理され、マイクロプログラム実行部１９
で端点の補正計算が行なわれると共に、ＤＤＡ部２３で
補正端点が算出されて補間計算が実行される。FIG. 10 is a diagram showing the data flow of this embodiment. The packet-formatted data from the host computer 12 that has been geometrically transformed is subjected to packet analysis processing by the host I / F unit 27, and the microprogram execution unit 19
At the same time, the correction calculation of the end point is performed, the correction end point is calculated by the DDA unit 23, and the interpolation calculation is executed.
【００６４】補間された画素データは、パイプライン処
理によりテクスチャ処理部２４でテクスチャデータによ
るテクスチャ処理が施され、描画条件判定部２５でＺ値
比較処理等の描画条件判定が行なわれた後、ブレンダ部
２６で色計算論理演算等が実行される。処理された全て
の画素値（Ｘ，Ｙ，Ｚ，Ｒ，Ｇ，Ｂ，α，Ｄ，Ｓ，Ｔ，
Ｑ）はローカルメモリ１５に格納され、画素値のうち色
系のデータ（Ｒ，Ｇ，Ｂ，α）のみがフレームメモリ１
４の座標（Ｘ，Ｙ）に応じた格納部分に格納される。The interpolated pixel data is subjected to a texture processing by the texture data in the texture processing section 24 by a pipeline processing, a drawing condition determination section 25 performs a drawing condition determination such as a Z value comparison processing, and then the blender. In the unit 26, color calculation logical operation and the like are executed. All processed pixel values (X, Y, Z, R, G, B, α, D, S, T,
Q) is stored in the local memory 15, and only the color data (R, G, B, α) of the pixel values is stored in the frame memory 1.
It is stored in the storage portion corresponding to the coordinates (X, Y) of 4.
【００６５】このように、マイクロプログラム実行部１
９とグラフック専用ハードウェア部１８を並列に動作さ
せつつ、端点算出と補間処理とを行なうことにより画像
の描画を効率的に実行できる。上記の如き補間処理に加
え、本実施例では、ＤＤＡ部２３は描画物体の各画素に
対する占有率を自動的に算出する。In this way, the microprogram execution unit 1
9 and the hardware unit 18 for exclusive use of graphics are operated in parallel, the end points are calculated and the interpolation processing is performed, whereby the drawing of the image can be efficiently executed. In addition to the interpolation processing as described above, in the present embodiment, the DDA unit 23 automatically calculates the occupation rate for each pixel of the drawing object.
【００６６】図１１は、ＤＤＡ部２３の一部の構成の一
実施例を示すブロック図である。同図に示すように、Ｄ
ＤＡ部２３は、描画物体の各画素に対する占有率を自動
的に算出する占有率算出部４１と、物体の境界付近の色
値又は透明度を示すα値を占有率に応じて変化させた
α’値を算出するα値算出部４２とを含む。同図に示す
ＤＤＡ部２３の部分は、本発明になるアンチエイリアシ
ング回路の一実施例に対応し、本発明になるアンチエイ
リアシング方法の一実施例を採用する。FIG. 11 is a block diagram showing an embodiment of a part of the configuration of the DDA section 23. As shown in the figure, D
The DA unit 23 automatically calculates an occupancy rate for each pixel of the drawn object, and α ′ that changes an α value indicating a color value or transparency near the boundary of the object according to the occupancy rate. And an α value calculation unit 42 that calculates a value. The portion of the DDA section 23 shown in the figure corresponds to an embodiment of the anti-aliasing circuit according to the present invention, and adopts an embodiment of the anti-aliasing method according to the present invention.
【００６７】つまり、本実施例では、各画素を例えば図
２に破線で示すようにＸ，Ｙ軸方向に夫々４等分して、
画像を例えばＸ軸方向に走査する際にｉ＝１〜４とする
と描画が始まる開始点をＸｓｉ、描画が終わる終了点を
Ｘｅｉとする。画素毎の描画物体ＯＢの占有率Ｋｉは、
開始点Ｘｓｉ及び終了点Ｘｅｉとを夫々画素の中心点Ｘ
ｐと比較することで算出する。That is, in this embodiment, each pixel is divided into four equal parts in the X and Y axis directions, as shown by the broken line in FIG.
For example, when i = 1 to 4 when scanning an image in the X-axis direction, the starting point where drawing starts is Xsi, and the ending point where drawing ends is Xei. The occupation ratio Ki of the drawing object OB for each pixel is
The start point Xsi and the end point Xei are respectively the center point X of the pixel.
It is calculated by comparing with p.
【００６８】先ず、中心点Ｘｐの値と開始点Ｘｓｉの値
とを比較し、Ｋｓｉを設定する。尚、Ｘｐｃは中心点Ｘ
ｐの値の整数部分、Ｘｓｉｃは開始点Ｘｓｉの値の整数
部分、Ｘｓｉ．ｆは開始点Ｘｓｉの値の小数点以下の値
を表す。Ｘｐｃ＜Ｘｓｉｃの場合、Ｋｓｉ＝１とされ、
Ｘｐｃ＝Ｘｓｉｃの場合、Ｋｓｉ＝＋Ｘｓｉ．ｆとさ
れ、Ｘｐｃ＞Ｘｓｉｃの場合、Ｋｓｉ＝０とされる。First, the value of the center point Xp is compared with the value of the starting point Xsi to set Ksi. Note that Xpc is the center point X
p is an integer part of the value, Xsic is the integer part of the value of the starting point Xsi, Xsi. f represents the value after the decimal point of the value of the starting point Xsi. If Xpc <Xsic, Ksi = 1,
When Xpc = Xsic, Ksi = + Xsi. f, and if Xpc> Xsic, then Ksi = 0.
【００６９】又、中心点Ｘｐの値と終了点Ｘｅｉの値と
を比較し、Ｋｅｉを設定する。尚、Ｘｉｅｃは終了点Ｘ
ｅｉの値の整数部分、Ｘｅｉ．ｆは終了点Ｘｅｉの値の
小数点以下の値を表す。Ｘｐｃ＜Ｘｅｉｃの場合、Ｋｅ
ｉ＝１とされ、Ｘｐｃ＝Ｘｅｉｃの場合、Ｋｅｉ＝＋Ｘ
ｅｉ．ｆとされ、Ｘｐｃ＞Ｘｅｉｃの場合、Ｋｅｉ＝０
とされる。Further, the value of the center point Xp is compared with the value of the end point Xei to set Kei. Xiec is the end point X
the integer part of the value of ei, Xei. f represents the value after the decimal point of the value of the end point Xei. If Xpc <Xeic, then Ke
When i = 1 and Xpc = Xeic, Kei = + X
ei. f, and when Xpc> Xeic, Kei = 0
It is said.
【００７０】上記の如く設定されたＫｓｉ及びＫｅｉに
基づき、画素に対する描画物体ＯＢの占有率Ｋｉは、Ｋ
ｉ＝Ｋｅｉ−Ｋｓｉより求められる。図１２は、占有率
算出部４１の構成の一実施例を示すブロック図である。
同図中、占有率算出部４１は、加算器５０と、回路部分
５１〜５４と、加算器５５〜５７とからなる。回路部分
５１〜５４は、夫々同じ構成を有するので、同図では回
路部分５１の構成のみを示す。Based on Ksi and Kei set as described above, the occupation ratio Ki of the drawing object OB to the pixel is K
It is calculated from i = Kei-Ksi. FIG. 12 is a block diagram showing an example of the configuration of the occupation rate calculation unit 41.
In the figure, the occupation rate calculation unit 41 includes an adder 50, circuit portions 51 to 54, and adders 55 to 57. Since the circuit portions 51 to 54 have the same configuration, only the configuration of the circuit portion 51 is shown in the figure.
【００７１】回路部分５１は、比較回路６１，６２と、
選択回路６３，６４と、減算器６５とからなる。ある画
素の中心点Ｘｐの値は、加算器５０の一方の入力及び各
回路部分５１〜５４に供給される。加算器５０は、各画
素に対する占有率が求められる毎に中心点Ｘｐに「＋
１」を加算して、次の画素の中心点の値である加算結果
を各回路部分５１〜５４に供給する。中心点Ｘｐの値
は、回路部分５１の各比較回路６１，６２の一方の入力
に供給される。比較回路６１の他方の入力には、開始点
Ｘｓ１の値が供給され、比較回路６２の他方の入力に
は、終了点Ｘｅ１の値が供給される。The circuit portion 51 includes comparator circuits 61 and 62,
It comprises selection circuits 63, 64 and a subtractor 65. The value of the center point Xp of a pixel is supplied to one input of the adder 50 and each circuit portion 51 to 54. The adder 50 adds “+” to the center point Xp each time the occupation rate for each pixel is obtained.
1 ”is added, and the addition result which is the value of the center point of the next pixel is supplied to each circuit portion 51 to 54. The value of the center point Xp is supplied to one input of each comparison circuit 61, 62 of the circuit portion 51. The value of the start point Xs1 is supplied to the other input of the comparison circuit 61, and the value of the end point Xe1 is supplied to the other input of the comparison circuit 62.
【００７２】選択回路６３には、開始点Ｘｓ１の値、
「０」及び「１」の値が供給されており、比較回路６１
の比較結果に応じて開始点Ｘｓ１の値の小数点以下の
値、「０」及び「１」の値のうちの１つの値が選択出力
される。同様に、選択回路６４には、終了点Ｘｅ１の
値、「０」及び「１」の値が供給されており、比較回路
６２の比較結果に応じて終了点Ｘｅ１の値の小数点以下
の値、「０」及び「１」の値のうちの１つの値が選択出
力される。選択回路６３，６４の出力は減算器６５に供
給され、Ｋ１＝Ｋｅ１−Ｋｓ１が出力される。In the selection circuit 63, the value of the starting point Xs1,
The values of “0” and “1” are supplied, and the comparison circuit 61
In accordance with the result of comparison, the value after the decimal point of the value of the start point Xs1 and one of the values "0" and "1" are selected and output. Similarly, the value of the end point Xe1 and the values of “0” and “1” are supplied to the selection circuit 64, and the value after the decimal point of the value of the end point Xe1 according to the comparison result of the comparison circuit 62, One of the values "0" and "1" is selected and output. The outputs of the selection circuits 63 and 64 are supplied to the subtractor 65, and K1 = Ke1-Ks1 is output.
【００７３】各回路部分５２〜５４は、開始点Ｘｓ２〜
Ｘｓ４の値及び終了点Ｘｅ２〜Ｘｅ４の値が供給される
点を除けば、回路部分５１と同じ構成を有して同様に動
作する。従って、回路部分５２〜５４からは、Ｋ２＝Ｋ
ｅ２−Ｋｓ２、Ｋ３＝Ｋｅ３−Ｋｓ３及びＫ４＝Ｋｅ４
−Ｋｓ４が出力される。Each circuit portion 52-54 has a starting point Xs2-
Except that the value of Xs4 and the values of the end points Xe2 to Xe4 are supplied, the circuit portion 51 has the same configuration and operates in the same manner. Therefore, from the circuit parts 52 to 54, K2 = K
e2-Ks2, K3 = Ke3-Ks3 and K4 = Ke4
-Ks4 is output.
【００７４】回路部分５１，５２の出力Ｋ１，Ｋ２は加
算器５５で加算され、回路部分５３，５４の出力Ｋ３，
Ｋ４は加算器５６で加算される。加算器５５，５６の出
力は加算器５７で加算され、加算器５７からは画素に対
する描画物体ＯＢの占有率Ｋが自動的に算出されて出力
される。占有率Ｋは、以下の式で表される。The outputs K1 and K2 of the circuit parts 51 and 52 are added by the adder 55, and the outputs K3 and K3 of the circuit parts 53 and 54 are added.
K4 is added by the adder 56. The outputs of the adders 55 and 56 are added by the adder 57, and the occupancy K of the drawing object OB with respect to the pixel is automatically calculated and output from the adder 57. The occupancy K is expressed by the following equation.
【００７５】[0075]
【数７】 (Equation 7)
【００７６】占有率Ｋは、最大１００％から最小０％ま
での値を取り得るが、本実施例では、この占有率Ｋを５
桁の２進数で表す。つまり、占有率Ｋは、１００％であ
れば２進数「１００００」、０％であれば「００００
０」で表される。このように、５桁の２進数で表わされ
た占有率Ｋは、以下の説明ではＫｂｉｎで示し、占有率
Ｋの各ビットをＳ４〜Ｓ０で表す。The occupancy K can take a value from a maximum of 100% to a minimum of 0%, but in the present embodiment, the occupancy K is 5%.
Expressed in binary digits. That is, if the occupation rate K is 100%, the binary number is “10000”, and if it is 0%, it is “0000”.
0 ". As described above, the occupancy rate K represented by a 5-digit binary number is represented by Kbin in the following description, and each bit of the occupancy rate K is represented by S4 to S0.
【００７７】図１３は、α値算出部４２の構成の一実施
例を示すブロック図である。同図中、α値算出部４２
は、加算器７０と、シフトレジスタ７１と、選択回路８
０〜８３と、加算器８５〜８７と、選択回路８８とから
なる。加算器７０には、中心点Ｘｐを有する画素に対す
るα値であるαｉが入力され、シフトレジスタ７１及び
選択回路８８に供給される。加算器には、α値の増分Δ
αも供給されており、１つの画素に対する処理が終わる
と、次の画素に対するα値の増分Δαを加算してシフト
レジスタ７１及び選択回路８８に出力する。シフトレジ
スタ７１は、α値αｉを順次シフトして各シフト段階の
出力ビットを対応する選択回路８０〜８３に供給する。
又、α値αｉは、選択回路８８にも供給される。FIG. 13 is a block diagram showing an embodiment of the structure of the α value calculation unit 42. In the figure, the α value calculation unit 42
Is an adder 70, a shift register 71, and a selection circuit 8
0 to 83, adders 85 to 87, and a selection circuit 88. The adder 70 is supplied with the α value αi for the pixel having the center point Xp, and is supplied to the shift register 71 and the selection circuit 88. In the adder, the increment of α value Δ
α is also supplied, and when the processing for one pixel is finished, the increment αα of the α value for the next pixel is added and output to the shift register 71 and the selection circuit 88. The shift register 71 sequentially shifts the α value αi and supplies the output bits of each shift stage to the corresponding selection circuits 80 to 83.
The α value αi is also supplied to the selection circuit 88.
【００７８】シフトレジスタ７１の対応する出力ビット
を供給される選択回路８０〜８３には、「０」の値と占
有率Ｋの対応するビットＳ０〜Ｓ３が入力されている。
各選択回路８０〜８３は、占有率Ｋの対応するビットＳ
０〜Ｓ３が「１」であるとシフトレジスタ７１からのα
値αｉの値をそのまま選択出力し、対応するビットＳ０
〜Ｓ３が「０」であると「０」の値を選択出力する。加
算器８５は選択回路８２，８３の出力を加算し、加算器
８６は選択回路８０，８１の出力を加算する。加算器８
７は、加算器８５，８６の出力を加算して加算結果を選
択回路８８に供給する。To the selection circuits 80 to 83 supplied with the corresponding output bits of the shift register 71, the value S of 0 and the corresponding bits S0 to S3 of the occupation rate K are input.
Each of the selection circuits 80 to 83 has a corresponding bit S of the occupation rate K.
When 0 to S3 are “1”, α from the shift register 71
The value of the value αi is selected and output as it is, and the corresponding bit S0
If S3 is "0", the value "0" is selected and output. The adder 85 adds the outputs of the selection circuits 82 and 83, and the adder 86 adds the outputs of the selection circuits 80 and 81. Adder 8
7 adds the outputs of the adders 85 and 86 and supplies the addition result to the selection circuit 88.
【００７９】選択回路８８には、占有率Ｋの対応するビ
ットＳ４が入力されている。選択回路８８は、ビットＳ
４が「０」であると加算器８７からの加算結果をα’値
として選択出力し、ビットＳ４が「１」であると占有率
Ｋが１００％であると判断して加算器７０からのα値α
ｉの値をそのままα’値として選択出力する。これによ
り、本来の物体の境界付近の色値又は透明度を示すα値
を占有率に応じて変化させたα’値を簡単な回路構成で
自動的に算出できる。つまり、α’値をα値の代わりに
使用することにより、高品質な画像情報処理が可能とな
る。The bit S4 corresponding to the occupation rate K is input to the selection circuit 88. The selection circuit 88 uses the bit S
When 4 is “0”, the addition result from the adder 87 is selected and output as an α ′ value, and when the bit S4 is “1”, it is determined that the occupation rate K is 100%, and the adder 70 outputs the value. α value α
The value of i is selected and output as it is as an α'value. This makes it possible to automatically calculate an α ′ value obtained by changing the α value indicating the color value or the transparency near the original boundary of the object according to the occupation ratio with a simple circuit configuration. That is, by using the α'value instead of the α value, high-quality image information processing can be performed.
【００８０】尚、上記占有率算出部４１及びα値算出部
４２において計算の中間値や最終計算値等を一時的に格
納する格納手段は、ＤＤＡ部２３内に設けられたメモリ
又はバッファであっても、例えば図３に示すローカルメ
モリ１５やテクスチュアメモリ１６の一部を用いても良
く、比較的小記憶容量の格納手段で足りる。The storage means for temporarily storing the intermediate value and the final calculated value in the occupancy rate calculating section 41 and the α value calculating section 42 is a memory or a buffer provided in the DDA section 23. Alternatively, for example, a part of the local memory 15 or the texture memory 16 shown in FIG. 3 may be used, and a storage means having a relatively small storage capacity is sufficient.
【００８１】以上、本発明を実施例により説明したが、
本発明は上記実施例に限定されるものではなく、本発明
の範囲内で種々の変形及び改良が可能であることは言う
までもない。The present invention has been described with reference to the embodiments.
The present invention is not limited to the above embodiments, and it goes without saying that various modifications and improvements can be made within the scope of the present invention.
【００８２】[0082]
【発明の効果】請求項１，４，７記載の発明によれば、
描画物体の画素に対する占有率を自動的に簡易な手法で
計算することで、高速にアンチエイリアシングを行うこ
とができ、安価で構成が比較的簡単な画像処理装置を実
現することができる。According to the inventions of claims 1, 4, and 7,
By automatically calculating the occupancy ratio of the drawing object with respect to the pixels by a simple method, anti-aliasing can be performed at high speed, and an inexpensive and relatively simple image processing device can be realized.
【００８３】請求項２，５，８記載の発明によれば、占
有率を比較的簡単な回路構成を用いて自動的に算出する
ことができる。請求項３，６，９記載の発明によれば、
α値を占有率に応じて変化させることで、良好なアンチ
エイリアシングを行うことができる。According to the invention described in claims 2, 5, and 8, the occupation rate can be automatically calculated by using a relatively simple circuit configuration. According to the inventions of claims 3, 6 and 9,
Good anti-aliasing can be performed by changing the α value according to the occupation ratio.
【００８４】従って、本発明によれば、１回の描画で描
画物体の各画素に対する占有率を算出することができる
ので、アンチエイリアシングを効率的に行って処理時間
を短縮することができると共に、比較的小記憶容量のバ
ッファを設けるだけで良い。このため、アンチエイリア
シング回路の部分を容易に大規模集積回路（ＬＳＩ）等
のハードウェアに組み込むことができ、画像処理装置の
構成を簡単にして小型化すると共に、画像処理装置を安
価に製造し得る。Therefore, according to the present invention, the occupancy rate of each pixel of the drawn object can be calculated by one drawing, so that anti-aliasing can be efficiently performed and the processing time can be shortened. It suffices to provide a buffer having a relatively small storage capacity. Therefore, the anti-aliasing circuit portion can be easily incorporated in hardware such as a large-scale integrated circuit (LSI), and the image processing apparatus can be simplified and downsized, and the image processing apparatus can be manufactured at low cost. obtain.
【図１】本発明で描画するべき描画物体の画像を示す図
である。FIG. 1 is a diagram showing an image of a drawing object to be drawn in the present invention.
【図２】本発明による占有率の求め方を説明する図であ
る。FIG. 2 is a diagram illustrating a method of obtaining an occupancy rate according to the present invention.
【図３】本発明を適用し得る情報処理システムの構成を
示すブロック図である。FIG. 3 is a block diagram showing a configuration of an information processing system to which the present invention can be applied.
【図４】実施例における情報処理時の全体的な流れを示
す動作フローチャートである。FIG. 4 is an operation flowchart showing an overall flow at the time of information processing in the embodiment.
【図５】実施例におけるラスタライズ処理時のマイクロ
プログラム実行部の動作フローチャートである。FIG. 5 is an operation flowchart of a micro program executing unit at the time of rasterizing processing in the embodiment.
【図６】実施例におけるラスタライズ処理時のグラフィ
ック処理専用ハードウェア部のＤＤＡ部の動作フローチ
ャートである。FIG. 6 is an operation flowchart of the DDA unit of the hardware unit dedicated to graphic processing at the time of rasterizing processing in the embodiment.
【図７】三角形ポリゴン描画時に与えられるデータと処
理手順を説明するための図である。FIG. 7 is a diagram for explaining data and processing procedures given when drawing a triangular polygon.
【図８】端点計算処理と補間処理の動作を説明する図で
ある。FIG. 8 is a diagram for explaining the operations of end point calculation processing and interpolation processing.
【図９】ラスタライシング処理時のＤＤＡ処理のタイミ
ングチャートである。FIG. 9 is a timing chart of DDA processing during raster licing processing.
【図１０】実施例のデータフローを示す図である。FIG. 10 is a diagram showing a data flow of an example.
【図１１】ＤＤＡ部の一部の構成の一実施例を示すブロ
ック図である。FIG. 11 is a block diagram illustrating an example of a partial configuration of a DDA unit.
【図１２】占有率算出部の構成の一実施例を示すブロッ
ク図である。FIG. 12 is a block diagram illustrating an example of a configuration of an occupancy rate calculation unit.
【図１３】α値算出部の構成の一実施例を示すブロック
図である。FIG. 13 is a block diagram showing an example of a configuration of an α value calculation unit.
【図１４】従来のアンチエイリアシング方法の一例を説
明する図である。FIG. 14 is a diagram illustrating an example of a conventional anti-aliasing method.
１１ 情報処理システム １２ ホストコンピュータ １３ 情報処理装置 １４ フレームメモリ １５ ローカルメモリ １６ テクスチャメモリ １８ グラフィック専用ハードウェア １９ マイクロプログラム実行 ２３ ＤＤＡ部 ２４ テクスチュア処理部 ２５ 描画条件判定部 ２６ ブレンダ部 ２７ ホストインタフェース ２８ 実行制御部 ２９ 命令キャッシュ ３０ 主演算部 ３１ 副演算部 ３２ 共有レジスタ ３３ 共有メモリ ４１ 占有率算出部 ４２ α値算出部 11 Information Processing System 12 Host Computer 13 Information Processing Device 14 Frame Memory 15 Local Memory 16 Texture Memory 18 Graphic Dedicated Hardware 19 Micro Program Execution 23 DDA Section 24 Texture Processing Section 25 Drawing Condition Judgment Section 26 Blender Section 27 Host Interface 28 Execution Control Part 29 Instruction cache 30 Main operation part 31 Sub-operation part 32 Shared register 33 Shared memory 41 Occupancy rate calculation part 42 α value calculation part
Claims (9)
ータにアンチエイリアシング処理を施すアンチエイリア
シング方法であって、 ｎを整数とすると、各画素をＸ，Ｙ軸方向に夫々ｎ等分
するステップと、 前記画像データをＸ又はＹ軸方向に走査する際に、ｉ＝
１〜ｎ、描画が始まる開始点をＸｓｉ、描画が終わる終
了点をＸｅｉとすると、画素毎の描画物体の占有率Ｋ
を、開始点Ｘｓｉ及び終了点Ｘｅｉとを夫々画素の中心
点Ｘｐと比較することで算出するステップとを含む、ア
ンチエイリアシング方法。1. An anti-aliasing method for performing anti-aliasing processing on image data of a drawing object drawn in XY coordinates, wherein n is an integer and each pixel is divided into n equal parts in the X and Y axis directions. And when scanning the image data in the X or Y axis direction, i =
1 to n, Xsi is the start point of drawing, and Xei is the end point of drawing. Occupancy rate K of the drawing object for each pixel.
Is calculated by comparing the start point Xsi and the end point Xei with the center point Xp of the pixel, respectively.
値の整数部分をＸｐｃ、は開始点Ｘｓｉの値の整数部分
をＸｓｉｃ、開始点Ｘｓｉの値の小数点以下の値をＸｓ
ｉ．ｆ、終了点Ｘｅｉの値の整数部分をＸｉｅｃ、終了
点Ｘｅｉの値の小数点以下の値をＸｅｉ．ｆで表すと、
中心点Ｘｐの値と開始点Ｘｓｉの値とを比較し、Ｘｐｃ
＜Ｘｓｉｃの場合、Ｋｓｉ＝１、Ｘｐｃ＝Ｘｓｉｃの場
合、Ｋｓｉ＝＋Ｘｓｉ．ｆ、Ｘｐｃ＞Ｘｓｉｃの場合、
Ｋｓｉ＝０となるようにＫｓｉを設定し、 中心点Ｘｐの値と終了点Ｘｅｉの値とを比較し、Ｘｐｃ
＜Ｘｅｉｃの場合、Ｋｅｉ＝１、Ｘｐｃ＝Ｘｅｉｃの場
合、Ｋｅｉ＝＋Ｘｅｉ．ｆ、Ｘｐｃ＞Ｘｅｉｃの場合、
Ｋｅｉ＝０となるようにＫｅｉを設定し、 設定されたＫｓｉ及びＫｅｉに基づき占有率ＫｉをＫｉ
＝Ｋｅｉ−Ｋｓｉより求め、画素に対する描画物体の占
有率Ｋを 【数１】 に基づいて算出する、請求項１記載のアンチエイリアシ
ング方法。2. In the step of calculating, the integer part of the value of the center point Xp is Xpc, the integer part of the value of the start point Xsi is Xsic, and the value after the decimal point of the value of the start point Xsi is Xs.
i. f, the integer part of the value of the end point Xei is Xiec, and the value after the decimal point of the value of the end point Xei is Xei. Expressed as f,
The value of the center point Xp and the value of the starting point Xsi are compared, and Xpc
<Ksi = 1 in the case of Xsi and Ksi = + Xsi. In the case of Xpc = Xsi. If f, Xpc> Xsic,
Ksi is set so that Ksi = 0, the value of the center point Xp is compared with the value of the end point Xei, and Xpc
<Kei = 1 in the case of Xeic, Kei = + Xei in the case of Xpc = Xeic. If f, Xpc> Xeic,
Kei is set so that Kei = 0, and the occupation ratio Ki is set to Ki based on the set Ksi and Kei.
= Kei-Ksi, the occupation ratio K of the drawing object with respect to the pixel is expressed by the following equation. The anti-aliasing method according to claim 1, which is calculated based on.
示すα値を占有率Ｋに応じて変化させた値を算出するス
テップを更に含む、請求項１又は２記載のアンチエイリ
アシング方法。3. The anti-aliasing method according to claim 1, further comprising a step of calculating a value obtained by changing an α value indicating a color value or a transparency near a boundary of a drawn object according to an occupation rate K.
ータにアンチエイリアシング処理を施すアンチエイリア
シング回路であって、 ｎを整数とすると、各画素をＸ，Ｙ軸方向に夫々ｎ等分
し、前記画層データをＸ又はＹ軸方向に走査する際に、
ｉ＝１〜ｎ、描画が始まる開始点をＸｓｉ、描画が終わ
る終了点をＸｅｉとすると、画素毎の描画物体の占有率
Ｋを、開始点Ｘｓｉ及び終了点Ｘｅｉとを夫々画素の中
心点Ｘｐと比較することで算出する算出回路を備えた、
アンチエイリアシング回路。4. An anti-aliasing circuit for performing anti-aliasing processing on image data of a drawn object drawn in XY coordinates, wherein n is an integer, and each pixel is equally divided into n in the X and Y axis directions, When scanning the layer data in the X or Y axis direction,
Assuming that i = 1 to n, the starting point of drawing is Xsi, and the ending point of drawing is Xei, the occupation ratio K of the drawing object for each pixel is defined as the starting point Xsi and the ending point Xei, respectively. Equipped with a calculation circuit that calculates by comparing with
Anti-aliasing circuit.
部分をＸｐｃ、は開始点Ｘｓｉの値の整数部分をＸｓｉ
ｃ、開始点Ｘｓｉの値の小数点以下の値をＸｓｉ．ｆ、
終了点Ｘｅｉの値の整数部分をＸｉｅｃ、終了点Ｘｅｉ
の値の小数点以下の値をＸｅｉ．ｆで表すと、中心点Ｘ
ｐの値と開始点Ｘｓｉの値とを比較し、Ｘｐｃ＜Ｘｓｉ
ｃの場合、Ｋｓｉ＝１、Ｘｐｃ＝Ｘｓｉｃの場合、Ｋｓ
ｉ＝＋Ｘｓｉ．ｆ、Ｘｐｃ＞Ｘｓｉｃの場合、Ｋｓｉ＝
０となるようにＫｓｉを設定する回路部分と、 中心点Ｘｐの値と終了点Ｘｅｉの値とを比較し、Ｘｐｃ
＜Ｘｅｉｃの場合、Ｋｅｉ＝１、Ｘｐｃ＝Ｘｅｉｃの場
合、Ｋｅｉ＝＋Ｘｅｉ．ｆ、Ｘｐｃ＞Ｘｅｉｃの場合、
Ｋｅｉ＝０となるようにＫｅｉを設定する回路部分と、 設定されたＫｓｉ及びＫｅｉに基づき占有率ＫｉをＫｉ
＝Ｋｅｉ−Ｋｓｉより求め、画素に対する描画物体の占
有率Ｋを 【数２】 に基づいて算出する回路部分とからなる、請求項４記載
のアンチエイリアシング回路。5. The calculation circuit uses Xpc as an integer part of the value of the center point Xp, and Xsi as an integer part of the value of the start point Xsi.
c, the value after the decimal point of the value of the starting point Xsi is Xsi. f,
The integer part of the value of the end point Xei is Xiec, the end point Xei
The value after the decimal point of the value of Xei. When expressed as f, the center point X
The value of p is compared with the value of the starting point Xsi, and Xpc <Xsi
In case of c, Ksi = 1, and in case of Xpc = Xsic, Ks
i = + Xsi. When f, Xpc> Xsic, Ksi =
The circuit portion for setting Ksi so as to be 0 is compared with the value of the center point Xp and the value of the end point Xei, and Xpc
<Kei = 1 in the case of Xeic, Kei = + Xei in the case of Xpc = Xeic. If f, Xpc> Xeic,
The circuit portion that sets Kei so that Kei = 0, and the occupation ratio Ki is set to Ki based on the set Ksi and Kei.
= Kei-Ksi, the occupation ratio K of the drawing object with respect to the pixel is expressed by the following equation. The anti-aliasing circuit according to claim 4, comprising a circuit portion calculated based on the above.
示すα値を占有率Ｋに応じて変化させた値を算出する回
路を更に備えた、請求項４又は５記載のアンチエイリア
シング回路。6. The anti-aliasing circuit according to claim 4, further comprising a circuit which calculates a value obtained by changing an α value indicating a color value or transparency near a boundary of a drawn object according to an occupation rate K.
るコンピュータグラフィックスのデータに変換する画像
処理装置であって、 ＸＹ座標で描画される描画物体の画像データにアンチエ
イリアシング処理を施すアンチエイリアシング回路を備
え、 該アンチエイリアシング回路は、ｎを整数とすると、各
画素をＸ，Ｙ軸方向に夫々ｎ等分し、前記画像データを
Ｘ又はＹ軸方向に走査する際に、ｉ＝１〜ｎ、描画が始
まる開始点をＸｓｉ、描画が終わる終了点をＸｅｉとす
ると、画素毎の描画物体の占有率Ｋを、開始点Ｘｓｉ及
び終了点Ｘｅｉとを夫々画素の中心点Ｘｐと比較するこ
とで算出する算出回路を有する、画像処理装置。7. An image processing device for converting three-dimensional image data into computer graphics data which can be displayed on a display device, the anti-aliasing circuit performing an anti-aliasing process on image data of a drawing object drawn in XY coordinates. In the anti-aliasing circuit, when n is an integer, each pixel is equally divided into n in the X and Y axis directions, and i = 1 to n when scanning the image data in the X or Y axis direction. , Xsi is the starting point at which the drawing starts and Xei is the ending point at which the drawing ends. By comparing the occupancy K of the drawing object for each pixel with the starting point Xsi and the ending point Xei, respectively, the center point Xp of the pixel is compared. An image processing apparatus having a calculation circuit for calculating.
部分をＸｐｃ、は開始点Ｘｓｉの値の整数部分をＸｓｉ
ｃ、開始点Ｘｓｉの値の小数点以下の値をＸｓｉ．ｆ、
終了点Ｘｅｉの値の整数部分をＸｉｅｃ、終了点Ｘｅｉ
の値の小数点以下の値をＸｅｉ．ｆで表すと、中心点Ｘ
ｐの値と開始点Ｘｓｉの値とを比較し、Ｘｐｃ＜Ｘｓｉ
ｃの場合、Ｋｓｉ＝１、Ｘｐｃ＝Ｘｓｉｃの場合、Ｋｓ
ｉ＝＋Ｘｓｉ．ｆ、Ｘｐｃ＞Ｘｓｉｃの場合、Ｋｓｉ＝
０となるようにＫｓｉを設定する回路部分と、 中心点Ｘｐの値と終了点Ｘｅｉの値とを比較し、Ｘｐｃ
＜Ｘｅｉｃの場合、Ｋｅｉ＝１、Ｘｐｃ＝Ｘｅｉｃの場
合、Ｋｅｉ＝＋Ｘｅｉ．ｆ、Ｘｐｃ＞Ｘｅｉｃの場合、
Ｋｅｉ＝０となるようにＫｅｉを設定する回路部分と、 設定されたＫｓｉ及びＫｅｉに基づき占有率ＫｉをＫｉ
＝Ｋｅｉ−Ｋｓｉより求め、画素に対する描画物体の占
有率Ｋを 【数３】 に基づいて算出する回路部分とからなる、請求項７記載
の画像処理装置。8. The calculation circuit uses Xpc as an integer part of the value of the center point Xp, and Xsi as an integer part of the value of the start point Xsi.
c, the value after the decimal point of the value of the starting point Xsi is Xsi. f,
The integer part of the value of the end point Xei is Xiec, the end point Xei
The value after the decimal point of the value of Xei. When expressed as f, the center point X
The value of p is compared with the value of the starting point Xsi, and Xpc <Xsi
In case of c, Ksi = 1, and in case of Xpc = Xsic, Ks
i = + Xsi. When f, Xpc> Xsic, Ksi =
The circuit portion for setting Ksi so as to be 0 is compared with the value of the center point Xp and the value of the end point Xei, and Xpc
<Kei = 1 in the case of Xeic, Kei = + Xei in the case of Xpc = Xeic. If f, Xpc> Xeic,
The circuit portion that sets Kei so that Kei = 0, and the occupation ratio Ki is set to Ki based on the set Ksi and Kei.
= Kei-Ksi, the occupation ratio K of the drawing object with respect to the pixel is expressed by the following equation. The image processing apparatus according to claim 7, further comprising a circuit portion that is calculated based on.
物体の境界付近の色値又は透明度を示すα値を占有率Ｋ
に応じて変化させた値を算出する回路を更に有する、請
求項７又は８記載の画像処理装置。9. The anti-aliasing circuit uses an occupancy K as an α value indicating a color value or transparency near a boundary of a drawn object.
9. The image processing apparatus according to claim 7, further comprising a circuit that calculates a value changed according to the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8094492A JPH09282473A (en) | 1996-04-16 | 1996-04-16 | Method and circuit for anti-aliasing and image processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8094492A JPH09282473A (en) | 1996-04-16 | 1996-04-16 | Method and circuit for anti-aliasing and image processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09282473A true JPH09282473A (en) | 1997-10-31 |
Family
ID=14111805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8094492A Pending JPH09282473A (en) | 1996-04-16 | 1996-04-16 | Method and circuit for anti-aliasing and image processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09282473A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003009236A1 (en) * | 2001-07-13 | 2003-01-30 | Sony Computer Entertainment Inc. | Drawing method |
-
1996
- 1996-04-16 JP JP8094492A patent/JPH09282473A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003009236A1 (en) * | 2001-07-13 | 2003-01-30 | Sony Computer Entertainment Inc. | Drawing method |
| US6847375B2 (en) | 2001-07-13 | 2005-01-25 | Sony Computer Entertainment Inc. | Rendering process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1186007A (en) | Method for finding rate of pixel covered with primitive | |
| US6275234B1 (en) | Display control system and method for controlling display of three-dimensional graphics data | |
| US6914610B2 (en) | Graphics primitive size estimation and subdivision for use with a texture accumulation buffer | |
| US5793379A (en) | Method and apparatus for scaling images having a plurality of scan lines of pixel data | |
| US8009172B2 (en) | Graphics processing unit with shared arithmetic logic unit | |
| JP2005301902A (en) | Image processing apparatus and image processing system | |
| WO2011062205A1 (en) | Image rendering device, image rendering method, and recording medium | |
| JP2001034779A (en) | Method and system for rendering primitive | |
| JP4492567B2 (en) | Image processing apparatus, image processing method, and program | |
| JP3791259B2 (en) | Outline smoothing processing method | |
| JP3959862B2 (en) | Texture mapping method and apparatus | |
| JPH1049666A (en) | Fragment generator and fragment generating method | |
| JPH09282473A (en) | Method and circuit for anti-aliasing and image processor | |
| JP2002116729A (en) | Data processing method, picture display method, picture processing device, picture display device, picture display system, and picture processing system | |
| JP4325812B2 (en) | Vector image drawing circuit and vector image drawing method | |
| JP3556517B2 (en) | 3D image processing device | |
| JP2011028641A (en) | Image processing device and image processing method | |
| JP4684744B2 (en) | Graphic drawing apparatus and program | |
| JP3055024B2 (en) | Image data transfer device | |
| KR20080064528A (en) | 3-dimensional graphics accelerator and method fetching texture data | |
| JP3582540B2 (en) | Resolution conversion device and resolution conversion method | |
| US20040174364A1 (en) | Rendering patterned lines in a graphics system | |
| JPH08212357A (en) | Device and method for interpolation, and image generating device | |
| US6831645B2 (en) | System and method for performing font operations when background color is transparent | |
| JP4840033B2 (en) | Image processing program and image processing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020702 |