JPH09269870A - Ａ／ｄ変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 外部の機器の処理負荷を減少させることがで
きるＡ／Ｄ変換装置を提供する。 【解決手段】 レジスタ４を介して変換モード等を示す
データが各レジスタ４ａ〜４ｄに供給されると、シーケ
ンサ５は、アナログマルチプレクサ１を制御して入力チ
ャネルを順次選択する。リザルトレジスタ３からＡ／Ｄ
変換データを格納するレジスタを選択する。Ａ／Ｄコン
バータ２はアナログマルチプレクサ１から供給される信
号をＡ／Ｄ変換してリザルトレジスタに供給する。シー
ケンサ５は各レジスタＡＤＣＲ０〜ＡＤＣＲ（Ｐ−１）
にＡ／Ｄ変換データが格納されると外部の機器にＡ／Ｄ
変換データの読み出しを要求する割り込みを供給し、外
部の機器は割り込み要求に応じてＡ／Ｄ変換データを読
み出す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のアナログ入
力を切り換えてＡ／Ｄ変換するＡ／Ｄ変換装置に関す
る。

【０００２】

【従来の技術】マルチプレクサを用いて入力を切り換え
ることにより、１つのＡ／Ｄ変換部で複数のチャネルの
電流あるいは電圧等を測定可能としたＡ／Ｄ変換装置が
知られている。このようなＡ／Ｄ変換装置は、機器の制
御等を行うマイクロコントローラ（以下、マイコンとい
う）等に用いられる。また、このようなＡ／Ｄ変換装置
は、Ａ／Ｄ変換結果を保持するリザルトレジスタを備え
ている。このリザルトレジスタの数はＡ／Ｄ変換装置の
用途、価格等によって異なっている。

【０００３】リザルトレジスタを１つしか持たないＡ／
Ｄ変換装置により複数のチャネルの測定を行う場合に
は、図２（Ａ）に示すように所定時間毎にＡ／Ｄ変換す
るチャネルを切り換え、各々のチャネルの電流あるいは
電圧等をＡ／Ｄ変換した後、同図（Ｂ）に示すように外
部の機器（マイコン、パーソナルコンピュータ等）に対
してＡ／Ｄ変換データの読み出しを要求するための割り
込みを発生する。従って、外部の機器は各々のチャネル
のＡ／Ｄ変換が終了する度に、割り込みに応じてＡ／Ｄ
変換装置からのデータを取り込む必要がある。このよう
な割り込みが頻繁に発生すると、割り込み処理のための
オーバーヘッドにより、外部の機器がＡ／Ｄ変換以外の
処理を行う処理能力が著しく低下する。

【０００４】これに対し、マルチプレクサのチャネル数
分のリザルトレジスタを設けたＡ／Ｄ変換装置を用いる
場合では、マルチプレクサを切り換えて全てのチャネル
のＡ／Ｄ変換が終了した後、Ａ／Ｄ変換データの読み出
しを指示する割り込みを発生し、外部の機器が各リザル
トレジスタから各チャネルのデータを読み出す構成とす
ることができるため、割り込みの発生頻度を低下させる
ことができる。外部の機器の処理能力の低下を低減させ
ることができる。

【０００５】しかしながら、この場合、全てのチャネル
毎にリザルトレジスタを設ける構成となるため、チャネ
ル数が増加すると回路規模が大きくなり、また、用途に
よってはマルチプレクサの全てのチャネルを使用すると
は限らないため、使用しないリザルトレジスタは無駄に
なってしまう。従って、Ａ／Ｄ変換装置のコストが必要
以上に上昇してしまう。

【０００６】また、マルプレクサのチャネル数より少な
い数のリザルトレジスタを設けたＡ／Ｄ変換装置では、
全てのチャネルを幾つかのグループに分けて扱うように
なっている。例えば１６チャネルの入力に対して４チャ
ネル分のリザルトレジスタを備えるＡ／Ｄ変換装置で
は、１６チャネル分の入力が図３に示すような４つのグ
ループ（グループ０〜グループ３）に分けられている。

【０００７】例えばこれらのグループのうちのグループ
０（チャネル０〜チャネル３）が指定されると、このよ
うな構成のＡ／Ｄ変換装置は、例えば図２（Ａ）に示す
ように、グループ０のチャネル０〜チャネル３の信号を
順次Ａ／Ｄ変換し、最後のチャネル３のＡ／Ｄ変換が終
了した後、同図（Ｃ）に示すように、Ａ／Ｄ変換データ
の読み出しを要求する割り込みを発生し、外部の機器に
よりリザルトレジスタからＡ／Ｄ変換データが読み出さ
れた後、チャネル０〜チャネル３の信号のＡ／Ｄ変換を
繰り返す。このような動作は連続モードと呼ばれる。

【０００８】連続モードの動作では、同一のグループの
チャネルのみを繰り返してＡ／Ｄ変換しているだけなの
で、全てのチャネルの信号をＡ／Ｄ変換するためには、
外部の機器がグループの切り換えを行う必要がある。

【０００９】例えば上述のような各々４つのチャネルか
らなる４つのグループ（グループ０〜グループ３）を切
り換えてＡ／Ｄ変換する場合には、図４（Ａ）に示すよ
うに、まず、外部の機器は時刻ｔ０においてグループ０
のＡ／Ｄ変換を指示する。Ａ／Ｄ変換装置は指示された
グループ０のＡ／Ｄ変換を開始し、チャネル０〜チャネ
ル３のＡ／Ｄ変換を行った後、同図（Ｂ）に示すよう
に、時刻ｔ１においてＡ／Ｄ変換データの読み出しを要
求する割り込みを発生してＡ／Ｄ変換を停止する。外部
の機器はリザルトレジスタからＡ／Ｄ変換データを読み
出し、次のグループであるグループ１のＡ／Ｄ変換を指
示する。Ａ／Ｄ変換装置は時刻ｔ２においてグループ１
のＡ／Ｄ変換を開始し、チャネル４〜チャネル７でのＡ
／Ｄ変換を行い、グループ０の場合と同様に割り込みを
発生し、Ａ／Ｄ変換を停止する。同様に、順次各グルー
プのＡ／Ｄ変換を行って全てのチャネルのＡ／Ｄ変換を
行う。

【００１０】

【発明が解決しようとする課題】上述のように、複数の
グループを切り換えてＡ／Ｄ変換を行う場合には、各グ
ループのチャネルのＡ／Ｄ変換が終了する度に、Ａ／Ｄ
変換を一旦停止してグループの切り換えを行う必要があ
る。従って、外部の機器は各グループ毎にＡ／Ｄ変換デ
ータの読み出しに加えてグループの切り換えを行わなけ
ればならず、処理負荷が増加する。また、グループの切
り換えのための時間が増加すると、Ａ／Ｄ変換のサンプ
リング周期を短縮したい場合等に障害となる。

【００１１】本発明は上述のような問題点に鑑みてなさ
れたものであり、外部機器の処理負荷を低減することが
できるＡ／Ｄ変換装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明に係るＡ／Ｄ変換
装置は、複数の入力チャネルを選択する入力切り換え手
段と、入力切り換え手段により選択された入力チャネル
の入力信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、Ａ／Ｄ
変換手段のＡ／Ｄ変換結果を保持し、入力切り換え手段
の入力チャネルの数より少ない複数の保持手段と、入力
切り換え手段を制御して所定数の入力チャネルを順次選
択し、Ａ／Ｄ変換手段にＡ／Ｄ変換を指示する選択制御
手段とを備える。また、このＡ／Ｄ変換装置は、選択制
御手段により選択した入力チャネルのＡ／Ｄ変換結果を
格納する保持手段を選択する保持部選択手段と、複数の
保持手段の内の所定数の保持手段にＡ／Ｄ変換結果が格
納されたときに外部の機器に保持手段からのＡ／Ｄ変換
結果の読み出しを要求する読み出し要求手段とを備え
る。

【００１３】さらに、選択制御手段を制御して、所定の
周期で各入力チャネルのＡ／Ｄ変換を繰り返し、Ａ／Ｄ
変換結果を更新する構成としてもよく、また、選択制御
手段が所定数の入力チャネルを、各々所定数の保持手段
の数以下の入力チャネルからなる複数のグループに分割
し、各グループ毎に入力チャネルの選択を行い、読み出
し要求手段が各グループのＡ／Ｄ変換結果毎に読み出し
要求を行う構成としてもよい。

【００１４】また、さらに、保持手段のうちの所定数を
複数の入力チャネルの内の特定の入力チャネルに割り当
てる割り当て手段を備える構成としてもよい。この場
合、保持部選択手段は、選択制御手段により選択した入
力チャネルが特定の入力チャネルであるときはＡ／Ｄ変
換結果を特定の入力チャネルに割り当てられた保持手段
に格納し、選択制御手段により選択した入力チャネルが
特定の入力チャネルでないときはＡ／Ｄ変換結果を特定
の入力チャネルに割り当てられた保持手段以外の保持手
段に格納する。

【００１５】さらに、各保持手段に保持されているＡ／
Ｄ変換データにＡ／Ｄ変換データに関する付加情報を付
加する付加情報付加手段を備える構成としてもよい。

【００１６】

【発明の実施の形態】本発明の第１の実施形態に係るＡ
／Ｄ変換装置は、図１に示すように、ｎ個の入力端子Ａ
Ｉ₀〜ＡＩ_n-1から入力されるｎチャネルの信号のうちの
１つを選択して出力するアナログマルチプレクサ１と、
アナログマルチプレクサ１から供給される信号をＡ／Ｄ
変換して出力するＡ／Ｄコンバータ２と、Ａ／Ｄ変換後
のデータを保持するＡ／Ｄリザルトレジスタ３と、バス
を介してＣＰＵ等から動作指示等が供給されるレジスタ
４とを備えている。また、このＡ／Ｄ変換装置はレジス
タの値に基づいてアナログマルチプレクサ１、Ａ／Ｄコ
ンバータ２、Ａ／Ｄリザルトレジスタ３等を制御するシ
ーケンサ５、シーケンサ５からの指示に応じて、それぞ
れアナログマルチプレクサ１、Ａ／Ｄリザルトレジスタ
３の切り換えを制御するためのデコーダ６、７とを備え
ている。さらに、このＡ／Ｄ変換装置はＡ／Ｄリザルト
レジスタ３からのＡ／Ｄ変換データに付加情報を付加し
て出力する付加情報付加部８を備えている。

【００１７】アナログマルチプレクサ１は、ｎ個のアナ
ログ入力端子ＡＩ₀〜ＡＩ_n-1を備え、デコーダ６を介し
てシーケンサ５から指示されるチャネルからの入力をＡ
／Ｄコンバータ２に供給する。Ａ／Ｄコンバータ２は、
シーケンサ５からの制御によってアナログ信号を所定ビ
ット数のデジタル値に変換する。このＡ／Ｄコンバータ
２のＡ／Ｄ変換方法はとくに限定されず、一般のＡ／Ｄ
コンバータを用いることができる。Ａ／Ｄリザルトレジ
スタ３は、ｐ個のレジスタＡＤＣＲ０〜ＡＤＣＲ（ｐ−
１）からなる。このレジスタの数ｐは、アナログマルチ
プレクサ１の入力チャネルの数ｎより少なくなってい
る。以下、例えばアナログマルチプレクサ１の入力チャ
ネル数が１６チャネルで４チャネル分のレジスタＡＤＣ
Ｒ０、ＡＤＣＲ１、ＡＤＣＲ２、ＡＤＣＲ３を備えてい
る場合について説明する。

【００１８】レジスタ４は、Ａ／Ｄ変換の起動及び停止
の指示を入力するためのＡ／Ｄ起動・停止指示レジスタ
４ａと、変換クロック数を指定するための変換クロック
数指定レジスタ４ｂと、変換モードを設定するための変
換モード設定レジスタ４ｃと、割り込み周期を設定する
ための割り込み周期設定レジスタ４ｄ等からなる。これ
らのレジスタには、バス９を介して外部の機器から変換
モード等を示すデータが供給される。

【００１９】シーケンサ５は、アナログマルチプレクサ
１、Ａ／Ｄリザルトレジスタ３等の切り換えを制御する
ための切り換え制御部と、クロックＣＬＫに基づいてア
ナログマルチプレクサ１の切り換え、Ａ／Ｄコンバータ
２のＡ／Ｄ変換等のタイミングを制御するためのクロッ
クを発生するクロック発生部と、Ａ／Ｄコンバータ２の
各ビット毎の変換タイミング等を制御するための変換タ
イミング生成部と、外部の機器に対してＡ／Ｄリザルト
レジスタからのＡ／Ｄ変換データの読み出しを要求する
割り込みを発生する割り込み処理部と、動作モードを設
定するためのモード設定部等を備えている。

【００２０】また、シーケンサ５のモード設定部で設定
されるモードは連続スキャンモード、特定チャネル指定
モード等からなる。連続スキャンモードでは、例えばレ
ジスタＡＤＣＲ０〜３を測定対象となる全てのチャネル
に割り当てておき、図５に示すように、測定対象のチャ
ネルの信号を４チャネル分ずつＡ／Ｄ変換し、得られた
４チャネル分のＡ／Ｄ変換データをレジスタＡＤＣＲ０
〜３に格納して割り込みを発生し、外部の機器が割り込
みに応じてレジスタＡＤＣＲ０〜３に格納されたＡ／Ｄ
変換データを読み出す。全てのチャネルを全てのレジス
タＡＤＣＲ０〜３に割り当てる必要はなく、一部のチャ
ネルを一部のレジスタに割り当ててもよい。

【００２１】また特定チャネル指定モードでは、特定の
レジスタ、図６及び図７に示すように、レジスタＡＤＣ
Ｒ０を特定のチャネル、例えばチャネル０に割り当てて
おき、残りのレジスタＡＤＣＲ１〜３を他のチャネルに
割り当てて順次Ａ／Ｄ変換を行い、チャネル０のＡ／Ｄ
変換データはレジスタＡＤＣＲ０に格納し、チャネル０
以外のＡ／Ｄ変換データは３チャネルずつＡＤＣＲ０〜
３に格納する。

【００２２】特定チャネル指定モードで特定のレジスタ
に割り当てる特定のチャネルの数は、リザルトレジスタ
の数以下であればいくつでも良く、例えばリザルトレジ
スタ数と同じにすることもできる。この場合は、Ａ／Ｄ
変換するチャネルに各々レジスタを割り当てた状態と同
様に動作する。また、連続スキャンモードは、特定チャ
ネル固定モードの特殊な形態、すなわち特定のチャネル
の指定がない場合とも言える。

【００２３】この特定チャネル指定モードには、さらに
各割り込み毎に１回の頻度で特定のチャネル（チャネル
０）の信号をＡ／Ｄ変換するＣモードと、他のチャネル
の信号が各々１回ずつＡ／Ｄ変換される間に１回の頻度
で特定のチャネル（チャネル０）の信号をＡ／Ｄ変換す
るＤモードとがある。

【００２４】Ｃモードでは、図６に示すように、各割り
込み発生時毎に、チャネル０のＡ／Ｄ変換データを更新
する。従って、チャネル０のサンプリング周期が他のチ
ャネルに比較して短くなっている。このようなモードは
特定のチャネルの変化を特に詳しく調べる必要がある場
合等に用いられる。

【００２５】また、Ｄモードでは、図７に示すように、
各割り込み発生時にはチャネル０以外のＡ／Ｄ変換デー
タのみを読み出し、全てのチャネルのＡ／Ｄ変換データ
が読み出されるまでの間、例えば他の全てのチャネルの
Ａ／Ｄ変換データの読み出しが終了した後にチャネル０
のＡ／Ｄ変換データの読み出しを行う。このようなモー
ドは、各割り込み毎に全てのレジスタＡＤＣＲ０〜３か
らＡ／Ｄ変換データを読み出すことが難しい場合等に用
いられる。

【００２６】これらのモードの切り換えは、シーケンサ
５が、バス９を介して外部の機器により設定されたレジ
スタの値を参照して行うようになっている。具体的には
シーケンサ５は上述のモード選択部として、図８に示す
ように、特定チャネルを割り当てるレジスタを設定する
特定チャネル指定部１１と、特定チャネルのＡ／Ｄ変換
周期を設定して上述のＣモードとＤモードの切り換えを
制御する頻度設定部１２と、特定チャネル指定部１１で
設定されたレジスタを排他制御するレジスタ排他制御部
１３と、特定チャネルが割り当てられたレジスタ以外の
レジスタに割り当てるチャネルを設定するチャネル割り
当て部１４と、Ａ／Ｄ変換時にＡ／Ｄ変換するチャネル
を選択するＡ／Ｄ変換チャネル選択部１５と、Ａ／Ｄ変
換結果を格納するレジスタを選択するＡ／Ｄ変換結果格
納レジスタ選択部１６とを備えている。

【００２７】上述のような構成のＡ／Ｄ変換装置は、例
えば図９に示すマイクロコントローラ（マイコン）に用
いることができる。このマイコンは、ＣＰＵ２１と、Ｒ
ＯＭ２２、ＲＡＭ２３と、シリアルＩ／Ｆ、パラレルＩ
／Ｆ等を有するＩ／Ｏ制御部２４と、上述の図１に示す
Ａ／Ｄ変換装置と同様に構成されたＡ／Ｄ変換部２５
と、ＣＰＵ２１〜Ａ／Ｄ変換部２５が接続されているバ
ス２６を備えている。また、このマイコンは、ＣＰＵ２
１、ＲＯＭ２２及びＲＡＭ２３の一部、Ｉ／Ｏ制御部２
４、Ａ／Ｄ変換部２５等が１つの素子として形成されて
いる。なお、上述の図１に示す構成の内、Ａ／Ｄリザル
トレジスタ３は、図９中ではＲＡＭ２３の一部に対応
し、バス９はバス２６に対応し、他の構成要素はＡ／Ｄ
変換部２５に対応する。また、この場合、ＣＰＵ２１が
上述の外部の機器に対応している。

【００２８】ＣＰＵ２１のメモリ空間上には、図１０に
示すような制御用メモリ領域が設けられている。このよ
うな制御用メモリ空間上には、上述のＩ／Ｏ制御部２４
のシリアルＩ／Ｆ及びパラレルＩ／ＦあるいはＡ／Ｄ変
換部２５等の動作を制御するための２５６バイト程度の
制御用レジスタが割り付けられている。上述のリザルト
レジスタ３（レジスタＡＤＣＲ１〜３）及びレジスタ４
（Ａ／Ｄ起動レジスタ４ａ〜割り込み同期設定レジスタ
４ｄ）は、例えばそれぞれアドレスＦ０１０以降、Ｆ０
２０以降に割り付けられている。このような制御用レジ
スタに用いることのできるメモリ領域には制限があるた
め、他のデバイスが多い場合等にはレジスタ数を増加さ
せることは困難である。

【００２９】また、Ａ／Ｄ変換部のチャネル数の異なる
マイコンファミリの展開を考える場合等で、リザルトレ
ジスタ等の制御用レジスタの数及びレジスタのマッピン
グ等の構成を共通としておけば、Ａ／Ｄ変換部２５のア
ナログマルチプレクサのチャネル数等の構成のみを変更
することにより、用途に適した仕様のマイコンを容易に
設計、製造することができる。このようにリザルトレジ
スタ等の制御用レジスタの数及び割り当て位置等の構成
を共通とすれば、アナログマルチプレクサのチャネル数
等が異なるマイコンにおいてもコンパイラ、制御用プロ
グラム等のソフトウェアを共通とすることができ、総合
的な製品コストを低減することができる。

【００３０】このようなマイコンは、制御プログラムを
実行することにより、Ａ／Ｄ変換装置を制御して複数の
Ａ／Ｄ変換処理を実行することができるようになってい
る。

【００３１】以下、このようなマイコンによりＡ／Ｄ変
換を行う場合について説明する。

【００３２】まず、Ａ／Ｄ変換を行う場合にマイコンの
ＣＰＵ２１は、バス２６を介してＡ／Ｄ変換部２５のモ
ード設定部に動作モードを指示する。具体的には、連続
スキャンモードでＡ／Ｄ変換を行う際には、ＣＰＵ２１
は、バス２６、Ａ／Ｄ変換部２５を構成する変換モード
設定レジスタ４ｃ（図１）を介して、シーケンサ５のチ
ャネル割り当て部１４（図８）に、Ａ／Ｄ変換するチャ
ネルと、使用するレジスタ等を指示する。

【００３３】また、特定チャネル指定モードでは、ＣＰ
Ｕ２１は、シーケンサ５を構成する特定チャネル指定部
１１に、固定する特定チャネルと、この特定チャネルを
割り当てるレジスタを指示し、チャネル割り当て部１４
に、Ａ／Ｄ変換するチャネルと、使用するレジスタ等を
指示する。さらに、特定チャネル指定モードの動作をさ
せる場合、ＣＰＵ２１は頻度設定部１２に、上述のＣモ
ードあるいはＤモードの動作を指示する。

【００３４】また、ＣＰＵ２１は、上述の図１に示す変
換クロック数指定レジスタ４ｂを介してシーケンサ５の
クロック発生部にＡ／Ｄ変換の１チャネル当たりの変換
周期を例えばクロックＣＬＫ数として指示し、また、割
り込み周期設定レジスタ４ｄを介してシーケンサ５の割
り込み処理部に、割り込みを発生する周期、タイミング
を、例えばそれぞれチャネル数、クロックＣＬＫ数等と
して指示する。

【００３５】動作モード等の設定が終了すると、ＣＰＵ
２１は、図１及び図１０に示すＡ／Ｄ起動・停止指示レ
ジスタ４ａを介してシーケンサ５にＡ／Ｄ変換の開始を
指示する。Ａ／Ｄ変換の開始が指示されると、Ａ／Ｄ変
換部２５は、ＣＰＵ２１からＡ／Ｄ変換の停止が指示さ
れるまでの間、シーケンサ５の制御により独立して動作
する。従って、ＣＰＵ２１はシーケンサ５から供給され
るＡ／Ｄ変換データの読み出しを要求する割り込みに応
答して各レジスタＡＤＣＲ０〜３に保持されているデー
タを読み出すだけでよい。

【００３６】連続スキャンモードが指示された場合に
は、特定チャネル指定部１１にはいずれのチャネルも設
定されていないため、レジスタ排他制御部１３によるレ
ジスタの排他制御は行われず、Ａ／Ｄ変換チャネル選択
部１５はクロック発生部からのクロックに基づいて、順
次、チャネル割り当て部１４に設定されているチャネル
の信号が選択されるように図１中のデコーダ６に選択信
号を供給する。これにより、デコーダ６が選択信号のデ
コード出力をアナログマルチプレクサ１に供給し、この
デコード出力によって、例えば図５（Ａ）に示すよう
に、順次、チャネル０、チャネル１、チャネル２、チャ
ネル３、チャネル４・・・が選択される。また、このと
き、Ａ／Ｄ変換チャネル選択部１５は選択したチャネル
を順次Ａ／Ｄ変換結果格納レジスタ選択部１６に通知す
る。

【００３７】Ａ／Ｄ変換結果格納レジスタ選択部１６
は、Ａ／Ｄ変換チャネル選択部１５から現在選択されて
いるチャネルが通知されると、通知されたチャネルのＡ
／Ｄ変換データが、順次、チャネル割り当て部１４よっ
て割り当てられているレジスタに格納されるように、Ａ
／Ｄ変換データを格納するレジスタを示す選択信号を図
１に示すデコーダ７に供給する。これにより、デコーダ
７が選択信号をデコードし、このデコード出力により、
Ａ／Ｄリザルトレジスタ３の中からＡ／Ｄ変換データを
格納するレジスタが選択され、例えば図５（Ｃ）〜同図
（Ｆ）に示すように、チャネル０、チャネル１、チャネ
ル２、チャネル３、チャネル４・・・のＡ／Ｄ変換デー
タが順次、レジスタＡＤＣＲ０、ＡＤＣＲ１、ＡＤＣＲ
２、ＡＤＣＲ３、ＡＤＣＲ０、ＡＤＣＲ１・・・に格納
される。

【００３８】また、Ａ／Ｄ変換結果格納レジスタ選択部
１６は、Ａ／Ｄ変換チャネル選択部１５から通知された
チャネルの数を計数しており、この計数結果により、使
用可能なレジスタＡＤＣＲ０〜３に全てＡ／Ｄ変換デー
タが格納されたことを検出すると、割り込み処理部を制
御してＡ／Ｄ変換データの読み出しを要求する割り込み
を発生させる。例えば図５（Ａ）に示すように、チャネ
ル３（あるいはチャネル７）のＡ／Ｄ変換が終了し、同
図（Ｃ）〜同図（Ｆ）に示すようにレジスタＡＤＣＲ０
〜３にチャネル０〜３（あるいはチャネル４〜７）が供
給された時に、同図（Ｂ）に示すように割り込みを発生
させる。

【００３９】割り込みが発生すると、図９に示すＣＰＵ
２１は割り込みに応答してレジスタＡＤＣＲ０〜３に保
持されているデータを読み出し、各チャネル毎のＡ／Ｄ
変換データに分離する。

【００４０】このような連続モードでは、上述のように
モード設定を行った後、Ａ／Ｄ変換の開始を指示すると
Ａ／Ｄ変換部２５が独立して動作する。従って、ＣＰＵ
２１が動作モードを制御する場合あるいはリザルトレジ
スタが１つしかない場合等に比較してＣＰＵ２１の処理
負荷を大幅に低減することができる。また、このような
連続モードではシーケンサ５が入力チャネルを自動的に
切り換える構成となっているため、ＣＰＵが入力チャネ
ルあるいは入力チャネルグループを切り換える構成とし
た場合のように、Ａ／Ｄ変換を一旦停止する必要がない
ため、Ａ／Ｄ変換周期を短縮することが容易となる。

【００４１】また、このＡ／Ｄ変換装置は、各入力チャ
ネル毎にリザルトレジスタを設けた場合に比較して、装
置の回路規模を小さくすることができ、装置の小型化、
コストの低減等が容易となる。

【００４２】一方、ＣＰＵ２１から特定チャネル指定モ
ードが指示された場合には、特定チャネル固定部１１に
設定されたチャネルは特定のレジスタ、例えばレジスタ
ＡＤＣＲ０に割り当てられる。レジスタ排他制御部１３
は、この特定のレジスタＡＤＣＲ０がＡ／Ｄ変換結果格
納レジスタ選択部１６において他のチャネルに割り当て
られないように制御する。

【００４３】この特定チャネル指定モードが指示された
場合には、Ａ／Ｄ変換チャネル選択部１５は頻度設定部
１２を参照して上述のＣモード又はＤモードのいずれに
設定されているかを確認する。

【００４４】Ｃモードに設定されているときは、Ａ／Ｄ
変換チャネル選択部１５はクロック発生部からのクロッ
クに基づいて、各割り込み毎にチャネル０が選択された
後、チャネル割り当て部１４に設定されているチャネル
の信号が順次選択されるようにデコーダ６に選択信号を
供給する。

【００４５】これにより、デコーダ６が選択信号のデコ
ード出力をアナログマルチプレクサ１に供給し、このデ
コード出力によって、例えば図６（Ａ）に示すように、
順次、チャネル０、チャネル１、チャネル２、チャネル
３、チャネル０、チャネル４、チャネル５・・・が選択
される。また、このとき、Ａ／Ｄ変換チャネル選択部１
５は選択したチャネルを順次Ａ／Ｄ変換結果格納レジス
タ選択部１６に通知する。

【００４６】Ａ／Ｄ変換結果格納レジスタ選択部１６
は、Ａ／Ｄ変換チャネル選択部１５から現在選択されて
いるチャネルが通知されると、特定チャネルであるチャ
ネル０のＡ／Ｄ変換データがレジスタＡＤＣＲ０に格納
され、残りのチャネルのＡ／Ｄ変換データが、順次、チ
ャネル割り当て部１４よって割り当てられているレジス
タに格納されるように、Ａ／Ｄ変換データを格納するレ
ジスタを示す選択信号をデコーダ７に供給する。これに
より、デコーダ７が選択信号をデコードし、このデコー
ド出力により、Ａ／Ｄリザルトレジスタ３の中からＡ／
Ｄ変換データを格納するレジスタが選択され、例えば図
６（Ｂ）〜（Ｅ）に示すように、チャネル０、チャネル
１、チャネル２、チャネル３、チャネル０、チャネル４
・・・のＡ／Ｄ変換データが順次、レジスタＡＤＣＲ
０、ＡＤＣＲ１、ＡＤＣＲ２、ＡＤＣＲ３、ＡＤＣＲ
０、ＡＤＣＲ１・・・に格納される。

【００４７】また、Ａ／Ｄ変換結果格納レジスタ選択部
１６は、Ａ／Ｄ変換チャネル選択部１５から通知された
チャネルの数を計数しており、この計数結果により、使
用可能なレジスタＡＤＣＲ０〜３に全てＡ／Ｄ変換デー
タが格納されたことを検出すると、割り込み処理部を制
御してＡ／Ｄ変換データの読み出しを要求する割り込み
を発生させる。例えば図６（Ａ）に示すように、チャネ
ル３（あるいはチャネル６、チャネル９、チャネル１
２、チャネル１５）のＡ／Ｄ変換が終了し、同図（Ｂ）
〜（Ｅ）に示すようにレジスタＡＤＣＲ０にチャネル
０、レジスタＡＤＣＲ１〜３にチャネル１〜３（あるい
はチャネル４〜６、チャネル７〜９、チャネル１０〜１
２、チャネル１３〜１５）が供給された時に、同図
（Ｆ）に示すように割り込みを発生させる。

【００４８】割り込みが発生すると、ＣＰＵ２１は上述
の連続スキャンモードと同様に割り込みに応答してレジ
スタＡＤＣＲ０〜３に保持されているデータを読み出
し、各チャネル毎のＡ／Ｄ変換データに分離する。

【００４９】なお、特定レジスタ及び特定チャネルの数
は１つでなくともよくレジスタＡＤＣＲ０にチャネル
０、レジスタＡＤＣＲ１にチャネル１を割り当てる等、
適宜変更することができる。

【００５０】このＣモードでは、上述したように特定の
チャネルのＡ／Ｄ変換周期を他のチャネルに対して短く
することができるため、ＣＰＵ２１の処理負荷を増加さ
せることなく測定対象となるチャネルの信号の特性に適
した測定を行うことができる。また、２つの異なるＡ／
Ｄ変換周期でＡ／Ｄ変換を行うことができるため、Ａ／
Ｄ変換装置の自由度を向上させることができる。

【００５１】また、頻度設定部１２を参照した際に、Ｄ
モードに設定されているときは、Ａ／Ｄ変換チャネル選
択部１５はクロック発生部からのクロックに基づいて、
特定チャネル指定部１１及びチャネル割り当て部１４に
設定されているチャネルの信号が順次選択されるように
デコーダ６に選択信号を供給する。これにより、例えば
図７（Ａ）に示すように、順次、チャネル０、チャネル
１、チャネル２、チャネル３、チャネル４・・・が選択
される。なお、この順序は上述の連続スキャンモードと
同じである。このとき、Ａ／Ｄ変換チャネル選択部１５
は選択したチャネルを順次Ａ／Ｄ変換結果格納レジスタ
選択部１６に通知する。

【００５２】Ａ／Ｄ変換結果格納レジスタ選択部１６
は、Ａ／Ｄ変換チャネル選択部１５から現在選択されて
いるチャネルが通知されると、上述のＣモードの場合と
同様に、チャネル０のＡ／Ｄ変換データがレジスタＡＤ
ＣＲ０に格納され、残りのチャネルのＡ／Ｄ変換データ
が、順次、レジスタＡＤＣＲ１〜３に格納されるよう
に、Ａ／Ｄ変換データを格納するレジスタを選択する。
これにより、Ａ／Ｄリザルトレジスタ３の中からＡ／Ｄ
変換データを格納するレジスタが選択され、例えば図７
（Ｂ）〜（Ｅ）に示すように、チャネル０のＡ／Ｄ変換
データがレジスタＡＤＣＲ０に、チャネル１、チャネル
２、チャネル３、チャネル４、チャネル５・・・のＡ／
Ｄ変換データが順次、レジスタＡＤＣＲ１、ＡＤＣＲ
２、ＡＤＣＲ３、ＡＤＣＲ１、ＡＤＣＲ２・・・に格納
される。

【００５３】Ａ／Ｄ変換結果格納レジスタ選択部１６
は、Ａ／Ｄ変換チャネル選択部１５から通知されたチャ
ネルの数を計数しており、この計数結果により、使用可
能なレジスタＡＤＣＲ０〜３に全てＡ／Ｄ変換データが
格納されたことを検出すると、割り込み処理部を制御し
てＡ／Ｄ変換データの読み出しを要求する割り込みを発
生させる。

【００５４】割り込みが発生すると、ＣＰＵ２１は上述
のＣモードと同様に割り込みに応答してレジスタＡＤＣ
Ｒ０〜３に保持されているデータを読み出し、各チャネ
ル毎のＡ／Ｄ変換データに分離する。

【００５５】ここで、レジスタＡＤＣＲ０がチャネル０
に割り当てられているため、レジスタＡＤＣＲ０の内容
は、１度チャネル０のＡ／Ｄ変換データを格納してか
ら、次にチャネル０のＡ／Ｄ変換データが格納される間
での間、変更されない。従って、ＣＰＵ２５はチャネル
３、チャネル６、チャネル９、チャネル１２のＡ／Ｄ変
換後の割り込み発生時には、レジスタＡＤＣＲ０に保持
されているＡ／Ｄ変換データを読み出す必要がなく、他
の３つのレジスタＡＤＣＲ１〜３に保持されているＡ／
Ｄ変換データのみを読み出し、最後のチャネル１５のＡ
／Ｄ変換後の割り込み発生時にのみ全てのレジスタＡＤ
ＣＲ０〜３に保持されているＡ／Ｄ変換データを読み出
すだけでよい。

【００５６】このＤモードでは、連続スキャンモードに
比較して割り込み回数が増加するが、１回の割り込み当
たりにレジスタから読み出すデータ数が減少する。この
ため、例えばバス２６の速度が遅い等の理由により、Ｃ
ＰＵ２１が各割り込み時に全てのレジスタの内容を読み
出す時間的余裕が無い場合等に、このＤモードに設定す
ることにより、１回の割り込みで読み出すレジスタの数
を減少させることができる。このＤモードでは上述した
ように、各割り込み毎に読み出すチャネル数を減少させ
ることにより、ＣＰＵ２１の処理能力、バス２６の性能
等に適した処理を行うことができる。

【００５７】従って、このＣモード、Ｄモードからなる
特定レジスタ指定モードでは、特定レジスタに割り当て
られたチャネルとそれ以外のチャネルとで異なる処理を
施すことができ、Ａ／Ｄ変換の自由度を向上させること
ができる。

【００５８】また、上述の付加情報付加部８は、図１１
に示すように、上述のシーケンサ５のＡ／Ｄ変換チャネ
ル選択部１５からのチャネル選択データをラッチして上
述のリザルトレジスタ３に供給するラッチ３２から構成
されている。このラッチ３２にはラッチタイミング入力
としてシーケンサ５からＡ／Ｄコンバータ２のＡ／Ｄ変
換が終了したことを示すＡ／Ｄ完了信号が供給されてい
る。

【００５９】また、リザルトレジスタ３には、Ａ／Ｄコ
ンバータ２からの１０ビットのＡ／Ｄ変換データをラッ
チするラッチ３１からの出力が供給されている。このラ
ッチ３１にはラッチ３２と同様に、ラッチタイミング入
力としてシーケンサ５からＡ／Ｄ完了信号が供給されて
いる。

【００６０】上述のようにＡ／Ｄ変換を行う際には、Ａ
／Ｄ変換チャネル選択部１５がＡ／Ｄ変換を選択する。
この選択データはラッチ３２に供給されており、Ａ／Ｄ
変換が終了した際にＡ／Ｄ変換完了信号に応じてラッチ
３２によってラッチされる。同様にＡ／Ｄコンバータ２
からのＡ／Ｄ変換データはラッチ３１によってラッチさ
れる。

【００６１】これらのラッチ３１、３２にラッチされた
データはＡ／Ｄ変換結果格納レジスタ選択部１６からの
選択信号によって選択されたレジスタに供給される。こ
れにより、リザルトレジスタ３の各レジスタＡＤＣＲ０
〜ＡＤＣＲ（ｐ−１）には図１２に示すようにＡ／Ｄ変
換データとこのＡ／Ｄ変換データのチャネルを示すチャ
ネルデータ（付属情報）が格納される。

【００６２】このように各チャネルのＡ／Ｄ変換データ
に各チャネルを示すチャネルデータを付加することによ
り、ＣＰＵ２１は各レジスタから読み出したＡ／Ｄ変換
データがどのチャネルのものであるか容易に判断するこ
とができる。従って、各チャネルのデータの分離を確実
に行うことができる。

【００６３】なお、 この付加情報付加部８において、
Ａ／Ｄ変換データに付加する付加情報は、上述のチャネ
ルを示すチャネルデータの他に、Ａ／Ｄ変換のサンプリ
ング周期、サンプルホールド時間、時刻を表すタイムス
タンプ、動作モード等を示す情報であってもよい。これ
らの付属情報はシーケンサ５の内部で用いられているた
め、チャネルデータの場合と同様に、これらの付属情報
をＡ／Ｄ変換完了信号に応じてラッチし、このラッチ出
力をリザルトレジスタ３に供給すればよい。

【００６４】また、このようにシーケンサ５中で用いら
れているデータをＡ／Ｄ変換データに付加する場合は、
上述のようにラッチを設けるといった単純な構成の変更
により、機能を追加することができる。

【００６５】

【発明の効果】本発明に係るＡ／Ｄ変換装置では、選択
制御手段が入力切り換え手段を制御して所定数の入力チ
ャネルを順次選択し、Ａ／Ｄ変換手段にＡ／Ｄ変換を指
示し、保持部選択手段が選択制御手段により選択した入
力チャネルのＡ／Ｄ変換結果を格納する保持手段を選択
することにより、自動的に各チャネルのＡ／Ｄ変換結果
が所定数の保持手段に格納される。従って、外部の機器
は、読み出し要求手段からの読み出し要求に応じて保持
手段からＡ／Ｄ変換結果を読み出すだけでよく、外部の
機器が入力チャネルの切り換え等を制御する場合に比較
して、外部の機器の処理負荷を低減させることができ
る。

【００６６】また、選択制御手段を制御して、所定の周
期で各入力チャネルのＡ／Ｄ変換を繰り返し、Ａ／Ｄ変
換結果を更新する構成とすれば、自動的にＡ／Ｄ変換結
果が更新されるため、外部の機器の処理負荷をさらに低
減させることができる。

【００６７】また、選択制御手段が所定数の入力チャネ
ルを、各々所定数の保持手段の数以下の入力チャネルか
らなる複数のグループに分割し、各グループ毎に入力チ
ャネルの選択を行い、読み出し要求手段が各グループの
Ａ／Ｄ変換結果毎に読み出し要求を行う構成とすれば、
保持手段の数及び外部の機器の処理負荷を増加させずに
入力チャネルを増加させることができる。

【００６８】また、割り当て手段により保持手段のうち
の所定数を特定の入力チャネルに割り当て、残りの保持
手段を他の入力チャネルに割り当て、保持部選択手段
が、特定の入力チャネルのＡ／Ｄ変換結果を所定数の保
持手段に格納し、他の入力チャネルのＡ／Ｄ変換結果を
残りの保持手段に格納することにより、特定のチャネル
とそれ以外のチャネルとで異なる処理を施すことがで
き、Ａ／Ｄ変換の自由度を向上させることができる。

【００６９】また、各保持手段に保持されているＡ／Ｄ
変換データにＡ／Ｄ変換データに関する付加情報を付加
する付加情報付加手段を備える構成とすれば、外部の装
置は、読み出したＡ／Ｄ変換データの識別を容易に行う
ことができる。

【図面の簡単な説明】

【図１】 本発明の一実施形態に係るＡ／Ｄ変換装置の
構成を示すブロック図である。

【図２】 従来のＡ／Ｄ変換装置のＡ／Ｄ変換動作を示
すタイミングチャートである。

【図３】 上記従来のＡ／Ｄ変換装置において測定する
チャネルをグループ化する場合の各グループに対するチ
ャネルの割り当てを示す図である。

【図４】 上記従来のＡ／Ｄ変換装置のＡ／Ｄ変換動作
を示すタイミングチャートである。

【図５】 上記本発明の実施形態に係るＡ／Ｄ変換装置
の連続スキャンモードでＡ／Ｄ変換を行うときの動作を
示すタイミングチャートである。

【図６】 上記Ａ／Ｄ変換装置の特定チャネル指定モー
ドでＡ／Ｄ変換を行うときの動作を示すタイミングチャ
ートである。

【図７】 上記Ａ／Ｄ変換装置の特定チャネル指定モー
ドでＡ／Ｄ変換を行うときの動作を示すタイミングチャ
ートである。

【図８】 上記Ａ／Ｄ変換装置において動作モードを選
択するモード選択部の構成を示す図である。

【図９】 上記Ａ／Ｄ変換装置を用いたマイコンの構成
を示すブロック図である。

【図１０】 上記マイコンを構成するＣＰＵのメモリ空
間上に設けられた制御用メモリ領域を示すメモリマップ
である。

【図１１】 上記Ａ／Ｄ変換装置を構成する付加情報付
加部の構成を示すブロック図である。

【図１２】 上記付加情報付加部により付加情報が付加
されたＡ／Ｄ変換データを示す図である。

【符号の説明】

１ アナログマルチプレクサ、２ Ａ／Ｄコンバータ、
３ Ａ／Ｄリザルトレジスタ、４ レジスタ、５ シー
ケンサ、８ 付加情報付加部

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数の入力チャネルを選択する入力切り
   換え手段と、 該入力切り換え手段により選択された入力チャネルの入
   力信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、 該Ａ／Ｄ変換手段のＡ／Ｄ変換結果を保持する上記入力
   チャネルの数より少ない複数の保持手段と、 上記入力切り換え手段を制御して所定数の入力チャネル
   を順次選択し、上記Ａ／Ｄ変換手段にＡ／Ｄ変換を指示
   する選択制御手段と、 選択制御手段により選択した入力チャネルのＡ／Ｄ変換
   結果を格納する保持手段を選択する保持部選択手段と、 上記複数の保持手段の内の所定数の保持手段にＡ／Ｄ変
   換結果が格納されたときに外部の機器に保持手段からの
   Ａ／Ｄ変換結果の読み出しを要求する読み出し要求手段
   とを備えることを特徴とするＡ／Ｄ変換装置。
2. 【請求項２】 さらに、上記選択制御手段を制御して、
   所定の周期で各入力チャネルのＡ／Ｄ変換を繰り返し、
   Ａ／Ｄ変換結果を更新することを特徴とする請求項１に
   記載のＡ／Ｄ変換装置。
3. 【請求項３】 上記選択制御手段は、上記所定数の入力
   チャネルを、各々上記所定数の保持手段の数以下の入力
   チャネルからなる複数のグループに分割し、各グループ
   毎に入力チャネルの選択を行い、上記読み出し要求手段
   は、各グループのＡ／Ｄ変換結果毎に読み出し要求を行
   うことを特徴とする請求項１又は請求項２のいずれか１
   項に記載のＡ／Ｄ変換装置。
4. 【請求項４】 さらに、上記保持手段のうちの所定数を
   上記複数の入力チャネルの内の特定の入力チャネルに割
   り当てる割り当て手段を備え、 上記保持部選択手段は、上記選択制御手段により選択し
   た入力チャネルが特定の入力チャネルであるときはＡ／
   Ｄ変換結果を上記特定の入力チャネルに割り当てられた
   保持手段に格納し、上記選択制御手段により選択した入
   力チャネルが特定の入力チャネルでないときはＡ／Ｄ変
   換結果を上記特定の入力チャネルに割り当てられた保持
   手段以外の保持手段に格納することを特徴とする請求項
   １乃至請求項３のいずれか１項に記載のＡ／Ｄ変換装
   置。
5. 【請求項５】 さらに、上記各保持手段に保持されてい
   るＡ／Ｄ変換データに該Ａ／Ｄ変換データに関する付加
   情報を付加する付加情報付加手段を備えることを特徴と
   する請求項１乃至請求項４に記載のＡ／Ｄ変換装置。