JPH09260492A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH09260492A
JPH09260492A JP8067627A JP6762796A JPH09260492A JP H09260492 A JPH09260492 A JP H09260492A JP 8067627 A JP8067627 A JP 8067627A JP 6762796 A JP6762796 A JP 6762796A JP H09260492 A JPH09260492 A JP H09260492A
Authority
JP
Japan
Prior art keywords
wiring
film
forming
wiring material
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8067627A
Other languages
English (en)
Inventor
Masahiro Inohara
正弘 猪原
Bii Anando Emu
エム・ビー・アナンド
Tadashi Matsunou
正 松能
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8067627A priority Critical patent/JPH09260492A/ja
Priority to TW086103600A priority patent/TW406289B/zh
Priority to CN97110212A priority patent/CN1167338A/zh
Priority to EP97105040A priority patent/EP0798778A3/en
Priority to KR1019970010307A priority patent/KR970067543A/ko
Priority to US08/823,955 priority patent/US5966634A/en
Publication of JPH09260492A publication Critical patent/JPH09260492A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 本発明は、層間接続孔底部の銅拡散防止膜を
除去することにより、配線の長寿命化及び接続孔底部の
抵抗値の低減化を可能にした半導体装置を製造方法する
事を目的とする。 【解決手段】 本発明は、マスク材料を用いずに異方性
エッチング法により層間接続孔底部の銅拡散防止膜を除
去する際、銅拡散防止膜を除去したくない部分の銅拡散
防止膜の膜厚１７０を、層間接続孔底１７５の銅拡散防
止膜の膜厚よりも厚く形成する事により、除去したい銅
拡散防止膜のみを除去する事を特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層配線構造にお
ける半導体装置の製造方法に関するもので、特に、金属
配線の側面に形成された配線材料散防止膜の層間接続孔
に接続された部分を取り除く方法に関する。
【０００２】
【従来の技術】従来技術を図を用いて詳細に説明する。
図１３の（１）に多層配線構造の半導体装置を、図１３
の（２）に図１３の（１）の断面図を示した。下層１２
９１に形成された銅を主成分とする金属配線１２０１の
周囲には層間絶縁膜１２２１へ銅原子が拡散する事を防
止するための銅拡散防止膜形１２１１及び１２１２が形
成されている。もし、この銅拡散防止膜がないと、銅が
周囲の層間絶縁膜に流出してしまい半導体素子の特性劣
化を引き起こしてしまうので、配線材料に銅を使用した
場合、前記銅拡散防止膜は必要不可欠である。
【０００３】次に、図１４に示されるように、図１３の
状態の半導体装置全面に銅拡散防止膜１２１３を形成す
る。その後、図１５における層間絶縁膜１２９２に形成
された層間接続孔１２０５及び１２０６及び上層１２９
３に形成された配線溝１２９４に銅を主成分とする配線
材料を埋め込む（図示せず）事により、多層配線構造を
有する半導体装置を製造する。
【０００４】また、図１５は図１４における半導体装置
の層間接続孔１２０５及び１２０６及び配線溝１２９４
に銅を主成分とする配線材料１２００を埋め込んだ後の
層間接続孔１２０５付近の拡大断面図である。図１５に
示すように層間接続孔１２０５の底部１２９９に銅拡散
防止膜が存在する。この銅拡散防止膜は銅の拡散速度が
極めて遅いため、図１５中のＩ１のように電流が流れる
場合には、電流が流れることによって生じる銅原子の移
動を妨げるため、配線内１２００及び１２０１及び層間
接続孔内１２０５にボイド（配線材料が配線中を移動
し、配線内に空間を作る現象）やヒロック（配線材料
が、配線外にはみ出す現象）を引き起こす事により配線
及び層間接続孔の断線の原因となるので、配線の寿命を
短縮させる。また、銅拡散防止膜の抵抗率が、銅を主成
分とする金属配線１２００及び１２０１の抵抗率よりも
大きい場合には、層間接続孔１２０５の抵抗増加を生じ
る。
【０００５】
【発明が解決しようとする課題】上述のように、銅を主
成分とする金属配線を多層配線構造の半導体装置に使用
した場合、前記金属配線に含まれる銅原子が周囲に拡散
する事を防止するための銅拡散防止膜を前記金属配線の
周囲に形成しなければならない。しかし、上述の様な配
線構造の場合にはこの銅拡散防止膜がエレクトロマイグ
レーションによる断線不良及び層間接続孔部分の抵抗増
加を招いていた。
【０００６】本発明は、層間接続孔底部の銅拡散防止膜
を除去することにより、配線の長寿命化及び接続孔底部
の抵抗値の低減化を可能にした半導体装置の製造方法を
提供をする事を目的とする。
【０００７】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明は、マスク材料を用いずに異方性エッチン
グ法により層間接続孔底部の銅拡散防止膜を除去する
際、銅拡散防止膜を除去したくない部分の銅拡散防止膜
の膜厚を、層間接続孔底の銅拡散防止膜の膜厚よりも厚
く形成する事により、除去したい銅拡散防止膜を除去す
る事を特徴とする。
【０００８】本発明は、除去したくない部分の銅拡散防
止膜を残し、かつ、層間接続孔底部の銅拡散防止膜を除
去することが出来るので、層間接続孔底部の銅拡散防止
膜の存在に起因していたエレクトロマイグレーション及
び層間接続孔部分の抵抗増加を解消する事が出来る。
【０００９】
【発明の実施の形態】本発明の実施形態を図を用いて詳
細に説明する。図１の（１）に示すように、半導体基板
等の上にＣＶＤ法により厚さ１００ｎｍ程度の窒化シリ
コンからなるエッチングストッパー膜１００を形成し、
前記エッチングストッパー膜１００の上にＣＶＤ法によ
り厚さ０．２〜１．０μm 程度の二酸化シリコンからな
る層間絶縁膜１０５を形成し、前記層間絶縁膜１０５に
通常のリソグラフィー法及び異方性エッチング法を用い
て配線溝１１０を形成し、前記配線溝１１０の内面及び
前記層間絶縁膜１０５の表面にスパッタ法もしくはＣＶ
Ｄ法により厚さ５０ｎｍ程度で窒化シリコンからなる銅
拡散防止膜１１５を形成し、前記銅拡散防止膜１１５の
上に銅を主成分とする配線材料１２０をスパッタ法によ
り形成した後に、後退手段により前記層間絶縁膜１０５
が露出するまで後退させ、前記配線溝１１０に銅拡散防
止膜及び銅を主成分とする金属配線（以下、純粋な銅か
らなる金属配線を含む）を形成する事により配線として
使用する下層１９１を形成する。
【００１０】ここで、エッチングストッパー膜には、一
般的に二酸化シリコンからなる層間絶縁膜と十分なエッ
チング選択比をもち、かつ、絶縁性に優れた窒化シリコ
ンを用いる。
【００１１】また、この後退手段には、異方性及び加工
制御性の優れたエッチバック法もしくは活性種を利用し
た化学エッチング法（ＲＩＥ法）を用いる。また、半導
体装置に余分な熱を加えたくないときには、ＣＭＰ装置
により研磨する事により後退除去しても良い。
【００１２】また、配線溝内１１０内に形成された銅拡
散防止膜は、簡便に成膜できる窒化シリコン膜を使用す
るのが最も効果的であるが、銅の拡散速度が極めて遅い
材料であり、抵抗率の高いアモルファスチタンＳｉＮ、
アモルファスタングステンＳｉＮ、チタンナイトライ
ド、タングステン、タンタル等でも良い。
【００１３】次に、図１の（２）に示すように、層間絶
縁膜１０５の上にスパッタ法もしくはＣＶＤ法により厚
さ５０ｎｍ程度で、窒化シリコンからなる銅拡散防止膜
１２５を形成し、前記銅拡散防止膜１２５の上にＣＶＤ
法により厚さ０．５μm 程度の二酸化シリコンからなる
層間絶縁膜１３０を形成し、その上にＣＶＤ法により厚
さ１００ｎｍ程度の窒化シリコンからなるエッチングス
トッパー膜１３５を形成し、更にその上にＣＶＤ法によ
り層間絶縁膜１４０を形成し、前記層間絶縁膜１４０を
通常のリソグラフィー法及び異方性エッチング法を用い
て配線溝１４５を形成した後、前記配線溝１４５の内面
及び層間絶縁膜１４０の表面にＣＶＤ法により厚さ５０
ｎｍ程度の窒化シリコンからなる銅拡散防止膜１５０を
形成する事により層間絶縁膜１３０の上に配線として使
用する上層１９２を形成する。
【００１４】次に、図２に示すように、図１の（２）に
おける銅拡散防止膜１５０の上にレジスト（図示せず）
を塗布し、通常のリソグラフィー法によりこのレジスト
をパターニングし、前記パターニングしたレジストをマ
スクにして、異方性エッチング法を用いて、銅拡散防止
膜１５０、エッチングストッパー膜１３５、層間絶縁膜
１３０及び銅拡散防止膜１２５を順次エッチング除去
し、前記金属配線１２０を露出させる事により、上層１
９２と下層１９１とを接続する為の層間接続孔１５５及
び１６０を形成する。
【００１５】次に、図３に示すように、図２の状態にお
いて、ＣＶＤ法により厚さ５０ｎｍ程度の窒化シリコン
からなる銅拡散防止膜１６５を形成する。また、この様
にすれば、配線溝底部１７０の銅拡散防止膜厚は、層間
接続孔底部１７５の銅拡散防止膜厚より厚く（約２倍）
する事が出来、かつ、層間接続孔１５５及び１６０の側
面にも銅拡散防止膜を形成する事が出来る。
【００１６】次に、図４に示すように、図３の状態にお
いて、マスクを用いずに異方性エッチング法により層間
接続孔底部１７５の銅拡散防止膜を除去する。この際、
配線溝底部１７０の銅拡散防止膜の一部もエッチング除
去されるが、上述のように、層間接続孔底部１７５の銅
拡散防止膜よりも配線溝底部１７０の銅拡散防止膜の方
が厚いので、図４に示されるように、層間接続孔底部１
７５の銅拡散防止膜を除去し、かつ、配線溝底部１７０
の銅拡散防止膜を残すことができる。その後、層間接続
孔１６０及び１５５、配線溝１４５に銅を主成分とする
配線材料を埋め込む事により多層配線構造を有する半導
体装置が製造される。
【００１７】本実施形態は以上の様に構成されているの
で、層間接続孔底部以外の銅拡散防止膜を残し、かつ、
層間接続孔底部の銅拡散防止膜を除去することが出来る
ので、層間接続孔底部の銅拡散防止膜の存在に起因して
いたエレクトロマイグレーション及び層間接続孔の抵抗
増加を解消する事が出来る。
【００１８】次に、第二の実施形態を図を用いて詳細に
説明する。図５の（１）に示すように、半導体基板等の
上にＣＶＤ法により厚さ１００ｎｍ程度の窒化シリコン
からなるエッチングストッパー膜５００を形成し、前記
エッチングストッパー膜５００の上にＣＶＤ法により厚
さ０．２〜１．０μm 程度の二酸化シリコンからなる層
間絶縁膜５０５を形成し、前記層間絶縁膜５０５に通常
のリソグラフィー法及び異方性エッチング法を用いて配
線溝５１０を形成し、前記配線溝５１０の内面及び前記
層間絶縁膜５０５の表面にスパッタ法もしくはＣＶＤ法
により厚さ５０ｎｍ程度で窒化シリコンからなる銅拡散
防止膜５１５を形成したあと、更にこの銅拡散防止膜５
１５の上面に銅を主成分とする配線材料５２０をスパッ
タ法により形成する。
【００１９】次に、図５の（２）に示すように、後退手
段を用いて銅拡散防止膜５１５及び配線材料５２０をエ
ッチング除去する事により前記層間絶縁膜５０５の表面
を露出させ、かつ、配線溝５１０内の銅拡散防止膜５１
５及び配線材料５２０も一部エッチング除去する。
【００２０】ここで、後退手段として、活性種を利用し
た化学エッチング法、例えば反応性イオンエッチング法
（以下、ＲＩＥ法と言う）を用いる。このＲＩＥ法は異
方性及び微細加工制御性に優れている。
【００２１】次に、図５の（３）に示されるように、露
出した層間絶縁膜５０５及び配線材料５２０の上にＣＶ
Ｄ法により窒化シリコンからなる銅拡散防止膜５１６を
形成する。
【００２２】次に、図５の（４）に示されるように、銅
拡散防止膜５１６をＲＩＥ法もしくはＣＭＰ装置により
研磨する事により、前記層間絶縁膜５０５が露出するま
で後退させ、前記配線溝５１０に銅拡散防止膜及び銅を
主成分とする金属材料５２０を形成する事により配線と
して使用する下層５９１を形成する。
【００２３】また、銅拡散防止膜５１５、５１６には、
簡便に成膜できる窒化シリコン膜を使用するのが最も効
果的であるが、銅の拡散速度が極めて遅い材料であり、
抵抗率が窒化シリコンよりも低いアモルファスチタンＳ
ｉＮ、アモルファスタングステンＳｉＮ、チタンナイト
ライド、タングステン、タンタル等でも良い。
【００２４】次に、図６の（１）に示されるように、第
一の実施形態における図１の（２）乃至図４の工程と同
様の工程により、多層配線構造を有する半導体装置が製
造される。
【００２５】本実施形態は以上の様に構成されているの
で、第一の実施形態と同様に、層間接続孔底部以外の銅
拡散防止膜を残し、かつ、層間接続孔底部の銅拡散防止
膜を除去することが出来るので、層間接続孔底部の銅拡
散防止膜の存在に起因していたエレクトロマイグレーシ
ョンによる断線不良及び層間接続孔の抵抗増加を解消す
る事が出来る。
【００２６】また、本実施形態は、第一の実施形態と事
なり層間絶縁膜５０５と５３０の間に銅拡散防止膜が存
在しないので、図６の（２）に示されるように、下層５
９１よりも更に下層に接続されたスルーホール５９５を
形成する事が容易となる。
【００２７】次に、第三の実施形態を図を用いて詳細に
説明する。図７の（１）に示すように、第一の実施形態
における図１の（１）と同様の方法で下層７９１を形成
する。
【００２８】次に、図７の（２）に示すように、層間絶
縁膜７０５の上にスパッタ法もしくはＣＶＤ法により厚
さ５０ｎｍで、窒化シリコンからなる銅拡散防止膜７２
５を形成し、前記銅拡散防止膜７２５の上にＣＶＤ法に
より厚さ０．５μm 程度の二酸化シリコンからなる層間
絶縁膜７３０を形成し、その上にＣＶＤ法により厚さ２
００ｎｍ程度の窒化シリコンからなるエッチングストッ
パー膜７３５を形成し、通常のリソグラフィー法及び異
方性エッチング法を用いて前記エッチングストッパー膜
７３５に層間接続孔形成用のパターニングを施し、更に
その上にＣＶＤ法により層間絶縁膜７４０を形成する事
により、層間絶縁膜７３０の上に配線として使用する上
層７９２を形成する。また、エッチングストッパー膜７
３５は２００ｎｍ程度とし、第一の実施形態におけるそ
れよりも厚く（約二倍）形成している。
【００２９】次に、図８に示されるように、図７の
（２）の状態で、層間絶縁膜７４０の上にレジストを塗
布（図示せず）し、通常のリソグラフィー法を用いて前
記レジストをパターニングし、前記パターニングしたレ
ジストをマスクにして異方性エッチング法により層間絶
縁膜７４０をエッチング除去する事により配線溝７４５
を形成すると共に、エッチングストッパー膜７３５をマ
スクにして層間絶縁膜７３０をエッチング除去する事に
より層間接続孔７６０及び７５５も同時に形成し、配線
材料７２０の表面を露出させる。
【００３０】また、この工程において配線溝７４５を形
成した後に層間接続孔７５５及び７６０を連続的に形成
しているので、エッチングスットッパー膜７３５は配線
溝７４５を形成する際にはエッチングストッパー膜とし
て作用し、層間接続孔７５５及び７６０を形成する際に
はマスクとして作用する。この為、エッチングストッパ
ー膜７３５の膜厚は層間接続孔７５５及び７６０を形成
する際にエッチング除去されて層間絶縁膜７３０が露出
する事がないように上述のように厚く形成しなければな
らず、その膜厚はエッチング条件（エッチャントガスの
種類やエッチング時間等）及び層間接続孔とのエッチン
グ選択比等により決定される。
【００３１】次に、図９に示されるように、図８の状態
において、スパッタ法もしくはＣＶＤ法により厚さ５０
ｎｍで、窒化シリコンからなる銅拡散防止膜７６５を形
成する。
【００３２】次に、図１０に示されるように、図９の状
態において、マスクを用いずに異方性エッチング法を用
いて層間接続孔底部７７５の銅拡散防止膜７６５をエッ
チング除去する。この際、層間絶縁膜７４０の上面及び
配線溝底部７７０の銅拡散防止膜７６５も同時に除去さ
れるが、配線溝底部７７０においては、エッチングスト
ッパー膜７３５の存在により層間絶縁膜７３０は露出し
ない。また、この後、層間接続孔７６０及び７５５及び
配線溝７４５に銅を主成分とする配線材料を埋め込む事
により多層配線構造の半導体装置が製造される。
【００３３】また、前述したように、エッチングストッ
パー膜７３５は銅拡散防止作用を有する物質（この実施
形態では窒化シリコン）からなるので、配線材料に含ま
れる銅原子が配線溝底部７７０から層間絶縁膜７３０に
拡散する事はない。
【００３４】本実施形態は以上の様に構成されているの
で、層間接続孔底部の銅拡散防止膜を除去することが出
来るので、層間接続孔底部の銅拡散防止膜の存在に起因
していたエレクトロマイグレーションによる断線不良及
び層間接続孔の抵抗増加を解消する事が出来る。
【００３５】次に、第四の実施形態を図を用いて詳細に
説明する。図１１に示される様に、図５の（１）乃至
（４）に示される工程と全く同様の工程により、層間絶
縁膜１１０５に配線溝１１１０が形成され、前記配線溝
１１１０に周囲が銅拡散防止膜１１１６及び１１１５に
覆われた配線材料１１２０が埋め込まれた下層１１９１
を形成する。
【００３６】次に、第三の実施形態に示される図７の
（２）乃至図１０に示される工程と全く同様の工程によ
り、図１１の（２）に示されるような多層配線構造の半
導体装置が製造される。
【００３７】また、銅拡散防止膜１１１６には、簡便に
成膜できる窒化シリコン膜を使用するのが最も効果的で
あるが、銅の拡散速度が極めて遅い材料であり、抵抗率
が窒化シリコンより低いアモルファスチタンＳｉＮ、ア
モルファスタングステンＳｉＮ、チタンナイトライド、
タングステン、タンタル等でも良い。
【００３８】本実施形態は以上の様に構成されているの
で、第三の実施形態同様に、層間接続孔底部の銅拡散防
止膜を除去することが出来るので、層間接続孔底部の銅
拡散防止膜の存在に起因していたエレクトロマイグレー
ション及び層間接続孔の抵抗増加を解消する事が出来
る。
【００３９】また、以上の実施形態は全て、上層に形成
された配線溝１４５及び７４５と下層に形成された配線
溝１１０及び７１０は平行であったが、図１２に示され
るように、上層の配線１１９６及び下層の配線１１９７
はねじれの位置であっても良い。
【００４０】また、以上の実施形態では配線材料の主成
分は銅であるが、アルミニウムを主成分（純粋なアルミ
ニウムを含む）としてもよい。その場合には銅拡散防止
膜に代えて、バリヤメタル材料を使用する。
【００４１】また、半導体装置の設計上、配線の配置に
制約がある場合には、上層と下層の配線は平走している
事が望ましい。また、下層の配線と上層の配線が平走し
ている場合、上層の配線と下層の配線を層間接続等によ
り最短に接続するためには、下層の配線は上層の配線の
真下になければならい。しかし、上層および下層の配線
をねじれの位置にしたときは、その必要がないので上層
及び下層の配線の配置の自由度が増す。
【００４２】また、本発明によれば、層間接続孔底部の
銅拡散防止膜を除去することが出来るので、層間接続孔
底部の銅拡散防止膜の存在に起因していたエレクトロマ
イグレーション及び層間接続孔の抵抗増加を解消する事
が出来き、かつ、層間絶縁膜への銅の拡散を確実に防止
する事が出来る。更には配線の配置自由度が増す。
【００４３】これらの為、本発明は、配線の低抵抗化、
長寿妙化、配置自由度の増加及び銅等の配線材料の周辺
への流出防止が要求される高集積化ＤＲＡＭ等に利用が
可能である。
【００４４】
【発明の効果】本発明は以上の様に構成されているの
で、層間接続孔底部の銅拡散防止膜のみを除去すること
ができる。この為、層間接続孔底部の銅拡散防止膜の存
在によって引き起こされるエレクトロマイグレーション
に起因した配線寿命の短縮及び層間接続孔の抵抗増加に
よる半導体装置の特性劣化を抑制する事が出来る。
【図面の簡単な説明】
【図１】 本発明の第一の実施形態における半導体装置
の製造工程断面図。
【図２】 本発明の第一の実施形態における半導体装置
の製造工程断面図。
【図３】 本発明の第一の実施形態における半導体装置
の製造工程断面図。
【図４】 本発明の第一の実施形態における半導体装置
の製造工程断面図。
【図５】 本発明の第二の実施形態における半導体装置
の製造工程断面図。
【図６】 本発明の第二の実施形態における半導体装置
の製造工程断面図。
【図７】 本発明の第三の実施形態における半導体装置
の製造工程断面図。
【図８】 本発明の第三の実施形態における半導体装置
の製造工程断面図。
【図９】 本発明の第三の実施形態における半導体装置
の製造工程断面図。
【図１０】 本発明の第三の実施形態における半導体装
置の製造工程断面図。
【図１１】 本発明の第四の実施形態における半導体装
置の製造工程断面図。
【図１２】 本発明の第五の実施形態における半導体装
置の製造工程断面図。
【図１３】 従来の多層配線構造を有する半導体装置の
製造工程断面図。
【図１４】 従来の多層配線構造を有する半導体装置の
製造工程断面図。
【図１５】 従来の多層配線構造を有する半導体装置の
層間接続孔付近の拡大断面図。
【符号の説明】
１９１、７９１、１２９１ 下層 １９２、７９２、１２９３ 上層 １２０、１２０１、１１２、１１２２ 金属配線 １０５、１３０、１４５、７４０、１２２１、１２９２
層間絶縁膜 １１５、１２５、１５０、１６５、５１５、５１６、７
１５、７２５、 銅拡散防止膜 ７６５、１１１５、１１１７、１１１８、１１２１、１
１２２、１２１１ 銅拡散防止膜 １２１２、１２１３ 銅拡散防止膜 １３０、１４０、１５５、１６０、５０５、５５５ 層
間接続孔 ５６０、７６０、７５５、１２０５、１２０６ 層間接
続孔 １１０、１４５、５１０、７１０、７４５、１１２０、
１２９４ 配線溝 １２０、５２０、１２００、１２０１ 配線材料 １２９４ 底部 １００、１３５、７３５、５００ エッチングストッパ
ー膜 １７０ 配線溝底部 １７５ 層間接続孔底部

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に絶縁膜を介して相異なる
    層に形成した第１及び第２の銅配線を互いに電気的に接
    続する半導体装置の製造方法において、 周囲が第１の銅拡散防止膜に覆われた前記第１の銅配線
    を配設する工程と、 前記第１の銅配線上に配線溝を有する層間絶縁膜を形成
    する工程と、 前記層間絶縁膜表面に第２の銅拡散防止膜を形成する工
    程と、 前記配線溝底部より前記第１の銅配線に至る接続孔を形
    成する工程と、 前記配線溝の底部及び側面、及び前記接続孔の底部及び
    側面に第３の銅拡散防止膜を形成する工程と、 異方性エッチングにより前記配線溝の側面及び前記接続
    孔の側面においては前記第３の銅拡散防止膜を残存させ
    つつも前記接続孔底部の前記第３の銅拡散防止膜を除去
    し前記第１の銅配線を露出させる工程と、 前記配線溝及び前記接続孔に銅材料を埋設することによ
    り前記第１の銅配線と電気的に接続された前記第２の銅
    配線を形成する工程とを具備することにより前記第１の
    銅配線と前記第２の銅配線とは前記第３の銅拡散防止膜
    を介さずに直接接続されつつも前記接続孔における前記
    銅材料は前記第３の銅拡散防止膜により覆うことを可能
    とした半導体装置の製造方法。
  2. 【請求項２】 半導体基板上に絶縁膜を介して相異なる
    層に形成した第１及び第２の銅配線を互いに電気的に接
    続する半導体装置の製造方法において、 周囲が第１の銅拡散防止膜に覆われた前記第１の銅配線
    を配設する工程と、 前記第１の銅配線上に第１の層間絶縁膜、接続孔予定領
    域が開口された第２の銅拡散防止膜及び配線溝の形成さ
    れた第２の層間絶縁膜を順に形成する工程と、 前記配線溝底部より前記第２の銅拡散防止膜の開口され
    た部分を介して前記第１の銅配線に至る接続孔を形成す
    る工程と、 前記配線溝の底部及び側面、及び前記接続孔の底部及び
    側面に第３の銅拡散防止膜を形成する工程と、 異方性エッチングにより前記配線溝の側面及び前記接続
    孔の側面においては前記第３の銅拡散防止膜を残存させ
    つつも前記接続孔底部の前記第３の銅拡散防止膜を除去
    し前記第１の銅配線を露出させる工程と、 前記配線溝及び前記接続孔に銅材料を埋設することによ
    り前記第１の銅配線と電気的に接続された前記第２の銅
    配線を形成する工程とを具備することにより前記第１の
    銅配線と前記第２の銅配線とは前記第３の銅拡散防止膜
    を介さずに直接接続されつつも前記接続孔における前記
    銅材料は前記第３の銅拡散防止膜により覆うことを可能
    とした半導体装置の製造方法。
  3. 【請求項３】 半導体基板上に絶縁膜を介して周囲が第
    一の配線材料拡散防止膜により覆われている第一の配線
    を有する配線層を形成する工程と、 前記配線層の上に絶縁性の第一の層間絶縁膜層、エッチ
    ングストッパー膜、第二の層間絶縁膜層を積層形成する
    工程と、 前記第二の層間絶縁膜に第一の配線溝を形成するととも
    にこの第二の層間絶縁膜の上面及び前記第一の配線溝の
    内面に第二の配線材料拡散防止膜を形成する工程と、 前記第一の配線溝の底部の前記第二の配線材料拡散防止
    膜、前記エッチングストッパー膜、前記第一の層間絶縁
    膜及び前記第一の配線材料の上面を覆っている前記第一
    の配線材料拡散防止膜を選択的に除去し、前記第一の配
    線を露出させることにより層間接続孔を形成する工程
    と、 前記第二の配線材料拡散防止膜表面及び前記層間接続孔
    内側面及び前記第一の配線材料の上面に第三の配線材料
    拡散防止膜を形成する工程と、 前記層間接続孔内の側面及び前記第一の配線溝側面上に
    おいては前記第三の配線材料拡散防止膜を残しつつ前記
    第一の配線材料の上面の第三の配線材料拡散防止膜を除
    去する工程と、 前記層間接続孔及び前記第一の配線溝に第二の配線材料
    を埋め込む工程とを具備することを特徴とする半導体装
    置の製造方法。
  4. 【請求項４】 側面が配線材料拡散防止膜に覆われた配
    線を有する配線層が層間絶縁膜を介して積層され、前記
    配線間を接続するコンタクトホールの製造方法におい
    て、 側面が配線材料拡散防止膜により覆われている第一の配
    線材料を有する配線層を形成する工程と、 前記配線層の上に第一の層間絶縁膜を形成する事により
    層間絶縁膜層を形成する工程と、 前記層間絶縁膜層の上にエッチングストッパー膜を形成
    する工程と、 前記エッチングストッパー膜の上に第二の層間絶縁膜を
    形成する工程と、 前記第二の層間絶縁膜の上に第一のレジストを塗布した
    後、リソグラフィー法により前記第一の配線材料の上方
    の前記第一のレジストをパターニングし、前記パターニ
    ングされた第一のレジストをマスクにして、異方性エッ
    チング法により前記エッチングストッパー膜が露出する
    まで前記第二の層間絶縁膜をエッチング除去する事によ
    り前記第二の層間絶縁膜に第一の配線溝を形成する工程
    と、 前記第一のレジストを剥離した後、前記第二の層間絶縁
    膜の上面及び前記第一の配線溝の内面に第一の配線材料
    拡散防止膜を形成する工程と、 前記第一の配線材料拡散防止膜の上に第二のレジストを
    塗布し、リソグラフィー法により前記第一の配線溝内の
    前記第二のレジストをパターニングし、前記パターニン
    グされた第二のレジストをマスクにして、異方性エッチ
    ング法を用いて、前記第一の配線溝底部の前記第一の配
    線材料拡散防止膜及び前記エッチングストッパー膜及び
    前記第一の層間絶縁膜及び前記第一の配線材料の上面を
    覆っている前記配線材料拡散防止膜を除去し、第一の配
    線材料を露出させる事により層間接続孔を形成する工程
    と、 前記第二のレジストを剥離した後、少なくとも前記第一
    の配線材料拡散防止膜表面及び前記層間接続孔側面及び
    前記第一の配線材料の上面に第二の配線材料拡散防止膜
    を形成する工程と、 前記層間接続孔内の側面及び前記第一の配線溝側面の第
    二の配線材料拡散防止膜を残し、前記第一の配線材料の
    上面の第二の配線材料拡散防止膜を異方性エッチング法
    により除去する工程と、 前記層間接続孔及び前記第一の配線溝に第二の配線材料
    を埋め込む工程とを有する事を特徴とする半導体装置の
    製造方法。
  5. 【請求項５】 前記配線層を形成する工程が、第三の層
    間絶縁膜にリソグラフィー法及び異方性エッチング法に
    より第二の配線溝を形成する工程と、 前記第二の配線溝に前記第一の配線材料を埋め込む際
    に、前記第一の配線材料の前記第二の配線溝に接する面
    のみを第三の配線材料拡散防止膜で覆われた第一の配線
    材料を形成する工程と、 前記第三の層間絶縁膜の上面及び前記第二の配線溝に埋
    め込まれた前記第一の配線材料の上面に第四の配線材料
    拡散防止膜を形成する工程とからなる事を特徴する請求
    項３及び４記載の半導体装置の製造方法。
  6. 【請求項６】 前記配線層を形成する工程が、第三の層
    間絶縁膜にリソグラフィー法及び異方性エッチング法に
    より第二の配線溝を形成する工程と、 前記第二の配線溝の内面及び前記第三の層間絶縁膜の上
    面に第三の配線材料拡散防止膜を形成する工程と、 前記第一の配線材料拡散防止膜の上面に前記第一の配線
    材料を積層形成する工程と、 前記積層形成された第三の配線材料拡散防止膜及び前記
    第一の配線材料を前記第三の層間絶縁膜が露出するまで
    後退させるための第一の後退除去手段により除去し、前
    記第二の配線溝内の第三の配線材料拡散防止膜及び前記
    第一の配線材料の一部も同時に後退除去する工程と、 少なくとも一部除去された前記第二の配線溝内の第三の
    配線材料拡散防止膜及び前記第一の配線材料の上面に第
    四の配線材料拡散防止膜を形成する工程と、 前記第四の配線材料拡散防止膜を前記第三の層間絶縁膜
    が露出するまで第二の後退除去手段により、一部除去さ
    れた前記配線溝内にのみ第四の配線材料拡散防止膜を残
    す工程とからなる事を特徴とする請求項３及び４記載の
    半導体装置の製造方法。
  7. 【請求項７】 半導体基板上に絶縁膜を介して周囲が第
    一の配線材料拡散防止膜により覆われている第一の配線
    を有する配線層を形成する工程と、 前記配線層の上に絶縁性の第一の層間絶縁膜層、接続孔
    予定領域が開口された第二の配線材料拡散防止膜、第二
    の層間絶縁膜層を積層形成する工程と、 前記第二の層間絶縁膜に第一の配線溝を形成する工程
    と、 前記第一の配線溝の底部の前記第二の配線材料拡散防止
    膜の開口された領域を介し、前記第一の層間絶縁膜及び
    前記第一の配線材料の上面を覆っている前記第一の配線
    材料拡散防止膜を選択的に除去し、前記第一の配線を露
    出させることにより層間接続孔を形成する工程と、 前記第二の配線材料拡散防止膜表面及び前記層間接続孔
    内側面及び前記第一の配線材料の上面及び前記第二の層
    間絶縁膜表面に第三の配線材料拡散防止膜を形成する工
    程と、 前記層間接続孔内の側面及び前記第一の配線溝側面上に
    おいては前記第三の配線材料拡散防止膜を残しつつ前記
    第一の配線材料の上面の第三の配線材料拡散防止膜を除
    去する工程と、 前記層間接続孔及び前記第一の配線溝に第二の配線材料
    を埋め込む工程とを具備することを特徴とする半導体装
    置の製造方法。
  8. 【請求項８】 側面が配線材料拡散防止膜に覆われた配
    線を有する配線層が層間絶縁膜を介して積層され、前記
    配線間を接続するコンタクトホールの製造方法におい
    て、 側面が配線材料拡散防止膜により覆われている第一の配
    線材料を有する配線層を形成する工程と、 前記配線層の上に第一の層間絶縁膜を形成する事により
    層間絶縁膜層を形成する工程と、 前記層間絶縁膜層の上に銅拡散防止機能をもつエッチン
    グストッパー膜を形成する工程と、 前記エッチングストッパー膜の上に第一のレジストを塗
    布し、リソグラフィー法を用いて前記第一の配線材料の
    上方部分の前記第一のレジストをパターニングし、前記
    パターニングした第一のレジストをマスクにして、異方
    性エッチング法により前記エッチングストッパー膜をエ
    ッチング除去する事により層間接続孔形成用パターンを
    形成する工程と、 前記第一のレジストを剥離した後、前記層間接続孔形成
    用パターン内及び前記エッチングストッパー膜の表面に
    第二の層間絶縁膜を形成する工程と、前記第二の層間絶
    縁膜の上に第二のレジストを塗布し、リソグラフィー法
    を用いて、少なくとも前記層間接続孔形成用パターン上
    部の前記第二のレジストをパターニングし、前記パター
    ニングされた第二のレジストをマスクに使用し、第二の
    層間絶縁膜をエッチング除去する事により第一の配線溝
    を形成し、かつ、層間接続孔形成用にパターニングされ
    た前記エッチングストッパー膜及び前記パターニングさ
    れた第二のレジストをマスクにして、第一の層間絶縁膜
    及び前記第一の配線材料の上面を覆っている配線材料拡
    散防止膜をエッチング除去し、前記第一の配線材料を露
    出させる事により層間接続孔を形成する工程と、 前記パターニングされた第二のレジストを剥離した後、
    前記第一の配線溝の内面及び前記第二の層間絶縁膜の上
    面及び前記層間接続孔の側面及び前記露出した第一の配
    線材料の上面に第一の配線材料拡散防止膜を形成する工
    程と、 前記第二の層間絶縁膜の上面及び前記第一の配線材料の
    上面の前記第一の配線材料拡散防止膜を異方性エッチン
    グ法を用いて除去する工程と、 前記層間接続孔及び前記第一の配線溝に第二の配線材料
    を埋め込む工程とを有する事を特徴とする半導体装置の
    製造方法。
  9. 【請求項９】 前記配線層を形成する工程が、第三の層
    間絶縁膜にリソグラフィー法及び異方性エッチング法に
    より第二の配線溝を形成する工程と、 前記第二の配線溝に第一の配線材料を埋め込む際に、前
    記第一の配線材料の側面を第三の配線材料拡散防止膜で
    覆う工程とからなることを特徴とする請求項７及び８記
    載の半導体装置の製造方法。
  10. 【請求項１０】 前記配線層を形成する工程が、第三の
    層間絶縁膜にリソグラフィー法及び異方性エッチング法
    により第二の配線溝を形成する工程と、 前記第二の配線溝の内面及び前記第三の層間絶縁膜の上
    面に第二の配線材料拡散防止膜を形成する工程と、 前記第一の配線材料拡散防止膜の上面に前記第一の配線
    材料を積層形成し、前記積層形成された第二の配線材料
    拡散防止膜及び前記第一の配線材料を前記第三の層間絶
    縁膜が露出するまで第一の後退除去手段により後退除去
    し、前記第二の配線溝内の第一の配線材料拡散防止膜及
    び前記第一の配線材料の一部も同時に後退除去する工程
    と、 少なくとも一部除去された前記第二の配線溝内の第二の
    配線材料拡散防止膜及び前記第一の配線材料の上面に第
    三の配線材料拡散防止膜を形成し、前記第三の配線材料
    拡散防止膜を前記第三の層間絶縁膜が露出するまで第二
    の後退除去手段により、一部除去された前記配線溝内に
    のみ第三の配線材料拡散防止膜を残す工程とからなる事
    を特徴とする請求項７及び８記載の半導体装置の製造方
    法。
  11. 【請求項１１】 前記第一及び第二の後退除去手段が活
    性種を利用した化学エッチング法である事を特徴とする
    請求項６及び１０記載の半導体装置の製造方法。
  12. 【請求項１２】 前記第二の後退除去手段が研磨法であ
    る事を特徴とする請求項６及び１０記載の半導体装置の
    製造方法。
  13. 【請求項１３】 前記エッチングストッパー膜が窒化シ
    リコンからなる事を特徴とする請求項３及び４及び７及
    び８記載の半導体装置の製造方法。
JP8067627A 1996-03-25 1996-03-25 半導体装置の製造方法 Pending JPH09260492A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP8067627A JPH09260492A (ja) 1996-03-25 1996-03-25 半導体装置の製造方法
TW086103600A TW406289B (en) 1996-03-25 1997-03-21 Method of manufacturing a semiconductor device
CN97110212A CN1167338A (zh) 1996-03-25 1997-03-25 半导体器件的制造方法
EP97105040A EP0798778A3 (en) 1996-03-25 1997-03-25 Method of manufacturing a semiconductor device of multilayer wire structure
KR1019970010307A KR970067543A (ko) 1996-03-25 1997-03-25 반도체 장치의 제조 방법
US08/823,955 US5966634A (en) 1996-03-25 1997-03-25 Method of manufacturing semiconductor device having multi-layer wiring structure with diffusion preventing film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8067627A JPH09260492A (ja) 1996-03-25 1996-03-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH09260492A true JPH09260492A (ja) 1997-10-03

Family

ID=13350417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8067627A Pending JPH09260492A (ja) 1996-03-25 1996-03-25 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US5966634A (ja)
EP (1) EP0798778A3 (ja)
JP (1) JPH09260492A (ja)
KR (1) KR970067543A (ja)
CN (1) CN1167338A (ja)
TW (1) TW406289B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014517534A (ja) * 2011-06-06 2014-07-17 マイクロン テクノロジー， インク． 基板貫通相互接続を有する半導体構成と、基板貫通相互接続を形成する方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3695000B2 (ja) * 1996-08-08 2005-09-14 株式会社ニコン 露光方法及び露光装置
US6169664B1 (en) * 1998-01-05 2001-01-02 Texas Instruments Incorporated Selective performance enhancements for interconnect conducting paths
US6235632B1 (en) * 1998-01-13 2001-05-22 Advanced Micro Devices, Inc. Tungsten plug formation
JP3114864B2 (ja) * 1998-04-16 2000-12-04 日本電気株式会社 半導体基板における微細コンタクトおよびその形成方法
US6287977B1 (en) 1998-07-31 2001-09-11 Applied Materials, Inc. Method and apparatus for forming improved metal interconnects
DE19843624C1 (de) * 1998-09-23 2000-06-15 Siemens Ag Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
US6306732B1 (en) * 1998-10-09 2001-10-23 Advanced Micro Devices, Inc. Method and apparatus for simultaneously improving the electromigration reliability and resistance of damascene vias using a controlled diffusivity barrier
JP2000150647A (ja) * 1998-11-11 2000-05-30 Sony Corp 配線構造およびその製造方法
FR2789803B1 (fr) * 1999-02-12 2002-03-08 St Microelectronics Sa Procede de realisation d'une connexion metallique verticale dans un circuit integre
US6083822A (en) * 1999-08-12 2000-07-04 Industrial Technology Research Institute Fabrication process for copper structures
FR2798512B1 (fr) 1999-09-14 2001-10-19 Commissariat Energie Atomique Procede de realisation d'une connexion en cuivre au travers d'une couche de materiau dielectrique d'un circuit integre
US6412786B1 (en) * 1999-11-24 2002-07-02 United Microelectronics Corp. Die seal ring
US6344419B1 (en) 1999-12-03 2002-02-05 Applied Materials, Inc. Pulsed-mode RF bias for sidewall coverage improvement
US6554979B2 (en) 2000-06-05 2003-04-29 Applied Materials, Inc. Method and apparatus for bias deposition in a modulating electric field
US7132363B2 (en) * 2001-03-27 2006-11-07 Advanced Micro Devices, Inc. Stabilizing fluorine etching of low-k materials
US6746591B2 (en) 2001-10-16 2004-06-08 Applied Materials Inc. ECP gap fill by modulating the voltate on the seed layer to increase copper concentration inside feature
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
US6939801B2 (en) * 2001-12-21 2005-09-06 Applied Materials, Inc. Selective deposition of a barrier layer on a dielectric material
JP4005873B2 (ja) 2002-08-15 2007-11-14 株式会社東芝 半導体装置
US20040155349A1 (en) * 2003-01-07 2004-08-12 Naofumi Nakamura Semiconductor device and method of fabricating the same
KR100660915B1 (ko) * 2006-02-03 2006-12-26 삼성전자주식회사 반도체 소자의 배선 형성 방법
US8079836B2 (en) * 2006-03-01 2011-12-20 Novartis Ag Method of operating a peristaltic pump
JP4155587B2 (ja) * 2006-04-06 2008-09-24 株式会社東芝 半導体装置の製造方法
JP2008078183A (ja) * 2006-09-19 2008-04-03 Elpida Memory Inc 相変化メモリ装置および相変化メモリ装置の製造方法
DE102007004860B4 (de) * 2007-01-31 2008-11-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
JP2008205122A (ja) 2007-02-19 2008-09-04 Nec Electronics Corp 半導体装置およびその製造方法
CN101110393B (zh) * 2007-07-05 2012-03-07 复旦大学 一种CuxO电阻存储器制备与铜互连工艺集成的方法
CN101145598B (zh) * 2007-08-30 2010-08-11 复旦大学 一种改善CuxO电阻存储器疲劳特性的方法
US8017514B2 (en) * 2008-05-05 2011-09-13 International Business Machines Corporation Optically transparent wires for secure circuits and methods of making same
JP7278184B2 (ja) * 2019-09-13 2023-05-19 キオクシア株式会社 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071518A (en) * 1989-10-24 1991-12-10 Microelectronics And Computer Technology Corporation Method of making an electrical multilayer interconnect
JP3139781B2 (ja) * 1991-08-07 2001-03-05 沖電気工業株式会社 半導体装置およびその製造方法
US5317192A (en) * 1992-05-06 1994-05-31 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure having amorphous silicon side walls
US5354712A (en) * 1992-11-12 1994-10-11 Northern Telecom Limited Method for forming interconnect structures for integrated circuits
JP2751820B2 (ja) * 1994-02-28 1998-05-18 日本電気株式会社 半導体装置の製造方法
US5413962A (en) * 1994-07-15 1995-05-09 United Microelectronics Corporation Multi-level conductor process in VLSI fabrication utilizing an air bridge
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
US5818110A (en) * 1996-11-22 1998-10-06 International Business Machines Corporation Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014517534A (ja) * 2011-06-06 2014-07-17 マイクロン テクノロジー， インク． 基板貫通相互接続を有する半導体構成と、基板貫通相互接続を形成する方法
US9583419B2 (en) 2011-06-06 2017-02-28 Micron Technology, Inc. Semiconductor constructions having through-substrate interconnects
US10121738B2 (en) 2011-06-06 2018-11-06 Micron Technology, Inc. Semiconductor constructions

Also Published As

Publication number Publication date
KR970067543A (ko) 1997-10-13
EP0798778A3 (en) 1998-07-01
EP0798778A2 (en) 1997-10-01
CN1167338A (zh) 1997-12-10
US5966634A (en) 1999-10-12
TW406289B (en) 2000-09-21

Similar Documents

Publication Publication Date Title
JPH09260492A (ja) 半導体装置の製造方法
JP3540302B2 (ja) 半導体装置およびその製造方法
US5693568A (en) Reverse damascene via structures
US6297563B1 (en) Bonding pad structure of semiconductor device
US7312532B2 (en) Dual damascene interconnect structure with improved electro migration lifetimes
KR20030048869A (ko) 반도체 장치 및 그 형성방법
KR20000008021A (ko) 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법
JP3917355B2 (ja) 半導体装置およびその製造方法
US6372635B1 (en) Method for making a slot via filled dual damascene low k interconnect structure without middle stop layer
US7585758B2 (en) Interconnect layers without electromigration
KR100640535B1 (ko) 더미 비아 컨택을 가지는 반도체 소자의 다층 구리 배선구조 및 그 형성 방법
JP2004228111A (ja) 半導体装置及びその製造方法
KR100460771B1 (ko) 듀얼다마신 공정에 의한 다층 배선의 형성 방법
JP2008300674A (ja) 半導体装置
JP3530073B2 (ja) 半導体装置及びその製造方法
JP2001176965A (ja) 半導体装置及びその製造方法
US20020106885A1 (en) Method of fabricating a slot dual damascene structure without middle stop layer
US20020106895A1 (en) Method for forming copper interconnect and enhancing electromigration resistance
KR100590205B1 (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
KR100434508B1 (ko) 변형된 듀얼 다마신 공정을 이용한 반도체 소자의 금속배선 형성방법
US20020135070A1 (en) Integrated circuits having plugs in conductive layers therein and related methods
KR100593126B1 (ko) 반도체 소자의 금속배선 형성방법
JP2000306998A (ja) 半導体装置及びその製造方法
JPH09326433A (ja) 半導体装置の製造方法
JP2001118923A (ja) 半導体装置及び半導体装置の製造方法