JPH09246430A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH09246430A
JPH09246430A JP5472996A JP5472996A JPH09246430A JP H09246430 A JPH09246430 A JP H09246430A JP 5472996 A JP5472996 A JP 5472996A JP 5472996 A JP5472996 A JP 5472996A JP H09246430 A JPH09246430 A JP H09246430A
Authority
JP
Japan
Prior art keywords
gel
semiconductor device
substrate
case
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5472996A
Other languages
Japanese (ja)
Other versions
JP3588899B2 (en
Inventor
Hirokazu Imai
今井　　博和
Yukihiro Maeda
幸宏 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP5472996A priority Critical patent/JP3588899B2/en
Publication of JPH09246430A publication Critical patent/JPH09246430A/en
Application granted granted Critical
Publication of JP3588899B2 publication Critical patent/JP3588899B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To precisely suppress the gel oscillation in extremely simple and low cost structure in a semiconductor device within a semiconductor device which is filled up with gel so as to cover at least a substrate packaged semiconductor element inner packaged in a case. SOLUTION: A semiconductor element 2 and parts 4, 5, 6 such as capacitor, etc., are packeged on a substrate 1 as a ceramic substrate. The semiconductor element 2 is electrically conducted to a wiring on the substrate 1 by bonding wires 3. Thus, the substrate 1 packaged with various parts is bonded onto the bottom of a case 10 using an adhesive 11 furthermore, the surface of the case 10 is protected from the silicon gel 12 filled up in the case 10. In such a constitution, the surface of the silicon gel 12 filled up in the case 10 is coated with a protective film 13 in higher elastic modulus than that of the same gel so as to suppress the oscillation of the silicon gel 12 by said protective film 13 thereby avoiding the disconnection of the wires 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】この発明は、基板実装された
半導体素子がケースに内装され、少なくともこの半導体
素子を覆うようケース内にゲルが充填される構造の半導
体装置に関し、特に、上記充填されたゲルの振動を抑制
する上で好適な半導体装置構造の具現に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a structure in which a semiconductor element mounted on a substrate is housed in a case, and a gel is filled in the case so as to cover at least the semiconductor element. The present invention relates to implementation of a semiconductor device structure suitable for suppressing gel vibration.

【０００２】[0002]

【従来の技術】このようなケース内装型の半導体装置に
あっては、外部から侵入した水分若しくは湿気が基板表
面で結露するのを防ぎ、ひいては基板上の配線間のマイ
グレーションやチップ上の配線の腐食を防ぐために、シ
リコンゲル等のゲルが充填されることが多い。2. Description of the Related Art In such a case-internal type semiconductor device, moisture or humidity invading from the outside is prevented from condensing on the surface of the substrate, and eventually migration between wirings on the substrate or wiring on the chip is prevented. Gels such as silicon gels are often filled to prevent corrosion.

【０００３】しかし、この充填されるゲルは通常、複素
弾性率で例えば１６０Ｐａ以下、と柔らかく、３０Ｇ以
上の振動に対して共振する。そしてこのような共振が起
こると、ゲルが流動し、基板と半導体素子との間に施さ
れているボンディングワイヤが切断されるなどの不都合
が発生することがある。なお、こうした共振を防ぐため
には、上記ゲルに代えて、例えば複素弾性率１６０Ｐａ
を超える硬度を有するエポキシ系或いはシリコン系の樹
脂を使用することも考えられるが、このような樹脂を使
用した場合には、基板材料との熱膨張率或いは弾性率の
差に起因する熱応力が発生し、該発生した応力が基板上
の部品や各接合部を破壊するなどの新たな不都合を招く
こととなる。However, the filled gel is usually soft with a complex elastic modulus of, for example, 160 Pa or less, and resonates with vibration of 30 G or more. When such resonance occurs, the gel may flow, which may cause inconvenience such as cutting of the bonding wire provided between the substrate and the semiconductor element. In order to prevent such resonance, instead of the gel, for example, a complex elastic modulus of 160 Pa is used.
It is possible to use an epoxy-based or silicon-based resin having a hardness of more than, but when such a resin is used, the thermal stress caused by the difference in the thermal expansion coefficient or the elastic modulus with the substrate material is The generated stress causes a new inconvenience such as destruction of components on the substrate and each joint.

【０００４】そこで従来は、例えば特開平４−３２６７
５４号公報にみられるように、上記ゲル（絶縁樹脂モー
ルド層）を複数の部分に分割する突設部を設け、該突設
部によりゲルの流動を抑制することで上記共振の発生を
抑制する半導体装置構造が提案されている。図１０に、
こうした半導体装置構造についてその概要を示す。Therefore, conventionally, for example, Japanese Patent Laid-Open No. 4-3267
As disclosed in Japanese Patent Laid-Open No. 54-54, a protruding portion that divides the gel (insulating resin mold layer) into a plurality of portions is provided, and the generation of the resonance is suppressed by suppressing the flow of the gel by the protruding portion. Semiconductor device structures have been proposed. In FIG.
An outline of such a semiconductor device structure will be shown.

【０００５】すなわちこうした半導体装置にあっては、
同図１０に示されるように、例えばセラミック基板１上
にボンディングワイヤ３によって実装された半導体素子
２が基板１ごとケース１０の底部に接着剤１１により接
着されるとともに、突設部１６ａ及び１６ｂを有する蓋
１６によって密封され、且つ、同蓋１６の適当な位置に
設けられた注入孔を介して、ゲル１２がケース１０内に
注入、充填された構造となっている。That is, in such a semiconductor device,
As shown in FIG. 10, for example, the semiconductor element 2 mounted on the ceramic substrate 1 by the bonding wires 3 is adhered to the bottom of the case 10 together with the substrate 1 by the adhesive agent 11, and the protruding portions 16a and 16b are provided. It has a structure in which it is sealed by a lid 16 and the gel 12 is injected and filled in the case 10 through an injection hole provided at an appropriate position of the lid 16.

【０００６】ケース内装型半導体装置としてのこのよう
な構造によれば、蓋１６に設けられた上記突設部１６ａ
及び１６ｂによってゲル１２の流動が制限され、たとえ
３０Ｇ以上の振動がケース１０に加わる場合であって
も、ゲル１２の共振は好適に抑制されるようになる。According to such a structure as the case-internal type semiconductor device, the protruding portion 16a provided on the lid 16 is provided.
And 16b restrict the flow of the gel 12, and even if vibration of 30 G or more is applied to the case 10, the resonance of the gel 12 is appropriately suppressed.

【０００７】[0007]

【発明が解決しようとする課題】このように、突設部１
６ａ及び１６ｂを有する蓋１６を設けるようにすれば、
ケース１０に多少の振動が加わる場合であっても、ゲル
１２の共振は好適に抑制される。そして、ケース１０内
に充填されたゲル１２の共振が抑制されさえすれば、ボ
ンディングワイヤ３が切断されるなどの事故も自ずと回
避されるようになる。As described above, the projecting portion 1
If a lid 16 having 6a and 16b is provided,
Even if some vibration is applied to the case 10, the resonance of the gel 12 is preferably suppressed. Then, as long as the resonance of the gel 12 filled in the case 10 is suppressed, an accident such as the cutting of the bonding wire 3 can be naturally avoided.

【０００８】しかし、こうした従来の半導体装置にあっ
ては、上記突設部１６ａ及び１６ｂを有する蓋１６自
体、その構造が複雑であるとともに、半導体装置として
の素子配置等が異なればそれら異なる半導体装置毎に各
別に、同蓋１６の設計、製造を行わなければならず、装
置コスト及び製造コストの面での不利も避け得ないもの
となっている。However, in such a conventional semiconductor device, the lid 16 having the projecting portions 16a and 16b itself has a complicated structure, and if the element arrangement of the semiconductor device is different, the different semiconductor devices are different. The lid 16 must be designed and manufactured separately for each case, and disadvantages in terms of device cost and manufacturing cost are inevitable.

【０００９】また同半導体装置にあっては、蓋１６がこ
のような複雑な形状であるために、ゲル１２の注入に際
して該ゲル１２中に気泡が滞留し易くなる。ゲル１２中
にこうして気泡が滞留する場合には、冷熱サイクル等の
温度変化に応じて該気泡に膨張／収縮が起こり、ひいて
はこうした気泡の膨張／収縮がゲル１２の流動を引き起
こすようになる。そして、このようなゲル１２の流動
が、ひいては上記ボンディングワイヤ３の断線を引き起
こすことともなる。Further, in the same semiconductor device, since the lid 16 has such a complicated shape, bubbles tend to stay in the gel 12 when the gel 12 is injected. When the air bubbles thus stay in the gel 12, the air bubbles expand / contract in response to a temperature change such as a thermal cycle, and the expansion / contraction of the air bubbles causes the gel 12 to flow. Then, such a flow of the gel 12 also causes the disconnection of the bonding wire 3.

【００１０】なお、こうして振動、流動するゲルは、ケ
ース或いは蓋の構造によってはこれがケース外部に流出
する虞もあるなど、該ゲルの振動、流動は、ここで例示
した半導体装置のようなワイヤボンディングが施された
ものに限られることなく無視できないものとなってい
る。The gel that vibrates and flows in this manner may flow out of the case depending on the structure of the case or lid. The gel vibrates and flows due to wire bonding as in the semiconductor device illustrated here. It is not limited to those that have been given and cannot be ignored.

【００１１】この発明は、こうした実情に鑑みてなされ
たものであり、極めて簡単且つ安価な構造でありなが
ら、上記ゲルの振動を的確に抑制することのできる半導
体装置を提供することを目的とする。The present invention has been made in view of the above circumstances, and an object thereof is to provide a semiconductor device capable of appropriately suppressing the vibration of the gel while having an extremely simple and inexpensive structure. .

【００１２】[0012]

【課題を解決するための手段】こうした目的を達成する
ため、この発明では、上記基板実装された半導体素子が
ケースに内装され少なくともこの半導体素子を覆うよう
ケース内にゲルが充填される半導体装置として、請求項
１記載の発明によるように、前記ゲルの表面を同ゲルよ
りも弾性率の高い保護膜によって覆う構造とする。In order to achieve these objects, the present invention provides a semiconductor device in which the semiconductor element mounted on the substrate is housed in a case and a gel is filled in the case so as to cover at least the semiconductor element. According to the first aspect of the present invention, the surface of the gel is covered with a protective film having a higher elastic modulus than that of the gel.

【００１３】ケース内装型半導体装置としてのこのよう
な構造によれば、同ケースに振動が加わる場合であれ、
上記ゲルの共振はこの覆われたより弾性率の高い保護膜
によって的確に抑制され、ひいては前述したゲルの流動
なども好適に抑制されるようになる。According to such a structure as the case-internal type semiconductor device, even when vibration is applied to the case,
The resonance of the gel is appropriately suppressed by the covered protective film having a higher elastic modulus, and the flow of the gel described above is appropriately suppressed.

【００１４】また、こうした保護膜自体、構造的には極
めて簡素なものであるとともに、同半導体装置としての
素子配置等が異なるなど、種類の異なる半導体装置に対
してもこうした保護膜は共通に施すことができる。した
がって、半導体装置としての同構造は、装置コスト的に
も製造コスト的にも極めて安価に実現されることともな
る。Further, the protective film itself is extremely simple in structure, and the protective film is commonly applied to different types of semiconductor devices such as different element arrangements as the same semiconductor device. be able to. Therefore, the same structure as a semiconductor device can be realized at an extremely low cost in terms of device cost and manufacturing cost.

【００１５】しかも同装置構造にあっては、ゲルが充填
される部分には前述した突設部等が一切存在しないた
め、ゲルの充填に際しても、該ゲル中に気泡が滞留する
ような現象は起こり難くなる。このため、同気泡の存在
に起因するゲルの流動等も自ずと回避されるようにな
る。In addition, in the structure of the apparatus, since the above-mentioned protruding portions and the like do not exist at all in the portion filled with gel, there is no phenomenon that bubbles remain in the gel even when filling gel. It's hard to happen. For this reason, the gel flow and the like due to the presence of the bubbles are naturally avoided.

【００１６】また、請求項２記載の発明によるように、
こうした半導体装置構造において、前記基板が凹部を有
する積層基板であるとするとき、前記半導体素子を、同
積層基板の前記凹部に実装するといった構造によれば、
同半導体装置としての薄型化とともに、同装置自身の信
頼性向上が併せ図られるようになる。Further, according to the invention of claim 2,
In such a semiconductor device structure, when the substrate is a laminated substrate having a concave portion, the semiconductor element is mounted in the concave portion of the laminated substrate according to the structure.
As the semiconductor device becomes thinner, the reliability of the device itself can be improved.

【００１７】すなわちこの場合、上記充填されるゲルに
よって半導体素子自身やその配線等の耐湿性が向上さ
れ、さらにはその表面に施される保護膜によって、該充
填されたゲルの振動や流動等が的確に抑制されるように
なる。That is, in this case, the filled gel improves the moisture resistance of the semiconductor element itself and the wiring thereof, and further, the protective film applied to the surface thereof prevents the filled gel from vibrating or flowing. It will be properly controlled.

【００１８】なおこの場合、その装置構造としては、 （ａ）上記ゲルを半導体素子が実装されている凹部のみ
に選択的に充填するとともに、上記保護膜についてもこ
れを、該ゲルの充填された凹部のみにドーム状に施す構
造（図６（ａ）参照）。 （ｂ）このドーム状に施した保護膜の更に上に、他の実
装部品や配線等を保護すべくゲルを充填する構造（図６
（ｂ）参照）。 （ｃ）半導体素子が実装されている凹部も含め、全ての
実装部品や配線が覆われるようゲルを充填し、その充填
したゲルの表面に一括して上記保護膜を施す構造（図８
参照）。等々、での実現が可能である。In this case, the device structure is as follows: (a) The gel is selectively filled only in the concave portion in which the semiconductor element is mounted, and the protective film is also filled with the gel. A structure in which only the recess is provided in a dome shape (see FIG. 6A). (B) A structure in which gel is filled on the dome-shaped protective film to protect other mounted components, wiring, etc. (see FIG. 6).
(B)). (C) A structure in which a gel is filled so as to cover all the mounted components and wirings, including the recess where the semiconductor element is mounted, and the surface of the filled gel is collectively coated with the protective film (FIG. 8).
reference). And so on.

【００１９】そして、特に上記（ａ）或いは（ｂ）の構
造については、請求項３記載の発明によるように、半導
体素子を覆い且つ積層基板の凹部から溢れ出ない量だけ
ゲルを充填する構造が、同半導体素子実装部分でのゲル
の共振を最小限に抑制する上で有効である。In particular, with regard to the structure (a) or (b) above, as in the invention according to claim 3, there is a structure in which the semiconductor element is covered and the gel is filled in an amount that does not overflow from the concave portion of the laminated substrate. , It is effective in suppressing the gel resonance in the semiconductor element mounting portion to the minimum.

【００２０】また、これらの半導体装置構造において、
請求項４記載の発明によるように、半導体素子がワイヤ
ボンディングによって基板実装されるものであるときに
は、そのボンディングワイヤの上端を覆い得る量だけゲ
ルを充填する構造が、半導体素子実装部分でのゲルの共
振を最小限に抑制し、ひいては同ボンディングワイヤの
断線を防止する上で有効となる。Further, in these semiconductor device structures,
According to the invention of claim 4, when the semiconductor element is mounted on the substrate by wire bonding, the gel is filled in such an amount that the upper end of the bonding wire can be covered. This is effective in suppressing the resonance to the minimum, and eventually preventing the bonding wire from breaking.

【００２１】またさらに、請求項５記載の発明によるよ
うに、上記ゲルは複素弾性率１６０Ｐａ以下の硬度を有
するシリコンゲルからなり、上記保護膜は複素弾性率
０．３ＭＰａ以上の硬度を有するシリコン系若しくはエ
ポキシ系樹脂からなるといった構造によれば、これらゲ
ル及び保護膜の配設効果を最大限に高めることができる
ようになる。Further, according to the invention of claim 5, the gel is made of silicon gel having a complex elastic modulus of 160 Pa or less, and the protective film is a silicon-based material having a complex elastic modulus of 0.3 MPa or more. Alternatively, a structure made of epoxy resin can maximize the effect of arranging the gel and the protective film.

【００２２】すなわち、上記ゲルは、基板実装された半
導体素子やその他の部品を直接覆うものであることか
ら、前述した熱応力の発生を抑制するためには、その硬
度も、複素弾性率１６０Ｐａ以下と柔らかいことが望ま
しく、またこのようなゲルの材料としてはシリコンゲル
が最適である。他方、上記保護膜は、こうした柔らかい
ゲルの表面に施されるものであることから、その共振、
流動を抑制するためには、その硬度も、複素弾性率０．
３ＭＰａ以上と堅いことが望ましく、またこのような保
護膜の材料としてはシリコン系若しくはエポキシ系樹脂
が最適である。That is, since the gel directly covers the semiconductor element and other parts mounted on the substrate, in order to suppress the occurrence of the above-mentioned thermal stress, the hardness thereof is also the complex elastic modulus of 160 Pa or less. Is desirable, and silicone gel is the most suitable material for such gel. On the other hand, since the protective film is applied to the surface of such soft gel, its resonance,
In order to suppress the flow, its hardness also has a complex elastic modulus of 0.
It is desirable to be as hard as 3 MPa or more, and a silicon-based or epoxy-based resin is most suitable as a material for such a protective film.

【００２３】一方、同基板実装された半導体素子がケー
スに内装され少なくともこの半導体素子を覆うようケー
ス内にゲルが充填される半導体装置として、請求項６記
載の発明によるように、 ・前記基板は凹部を有する積層基板である。 ・前記半導体素子は、同積層基板の前記凹部に実装され
る。 ・前記ゲルは、前記半導体素子を覆い且つ前記積層基板
の凹部から溢れ出ない量だけ充填される。 といった構造によっても、上記ゲルの共振は良好に抑制
されるようになる。On the other hand, as a semiconductor device in which a semiconductor element mounted on the same substrate is housed in a case and gel is filled in the case so as to cover at least the semiconductor element, according to the invention of claim 6, the substrate is It is a laminated substrate having a concave portion. -The semiconductor element is mounted in the recess of the laminated substrate. The gel is filled in an amount that covers the semiconductor element and does not overflow from the concave portion of the laminated substrate. With such a structure, the resonance of the gel can be suppressed well.

【００２４】すなわちこの場合、ゲルは、上記基板の凹
部に対して必要最小限の量だけ充填される構造となる。
このため、たとえ上記ケースに振動が加わる場合であ
れ、同ゲルの共振、流動は、この凹部の側壁によって的
確に抑制されるようになる。That is, in this case, the gel has a structure in which the recessed portion of the substrate is filled with the required minimum amount.
Therefore, even if vibration is applied to the case, the resonance and flow of the gel can be properly suppressed by the side wall of the recess.

【００２５】なお、このような積層基板の凹部も、構造
的には極めて簡素であるとともに、同半導体装置として
の素子配置等が異なるなど、種類の異なる半導体装置に
対してもこうしたゲルは共通に施すことができる。した
がって、半導体装置としての同構造も、装置コスト的
に、また製造コスト的に極めて安価に実現されるように
なる。The concave portion of such a laminated substrate is structurally extremely simple, and such a gel is common to different types of semiconductor devices such as different element arrangements as the same semiconductor device. Can be given. Therefore, the same structure as a semiconductor device can be realized at a very low cost in terms of device cost and manufacturing cost.

【００２６】しかも同構造によれば、上記ゲルは、基板
の凹部に対して必要最小限の量だけ充填されることか
ら、ゲル量の低減が同時に図られることともなる。この
ような経済効果も、上記基板面積が大きい場合には無視
できない。Further, according to the same structure, the gel is filled in the recessed portion of the substrate by the minimum necessary amount, so that the gel amount can be reduced at the same time. Such an economic effect cannot be ignored if the substrate area is large.

【００２７】また、ゲルが充填される部分の構造が上述
のように簡素であることから、ゲルの充填に際しても、
該ゲル中には気泡が滞留しにくくなる。このため、前述
した気泡の存在に起因する流動等も好適に回避されるよ
うになる。Further, since the structure of the portion filled with gel is simple as described above, when filling gel,
Bubbles are less likely to stay in the gel. Therefore, the flow and the like due to the presence of the bubbles described above can be preferably avoided.

【００２８】また、このような装置構造にあっても、半
導体素子がワイヤボンディングによって基板実装される
ものであるときには、請求項７記載の発明によるよう
に、・そのボンディングワイヤの上端を覆い得る量だけ
ゲルを充填する。といった構造が、半導体素子実装部分
でのゲルの共振を最小限に抑制し、ひいては同ボンディ
ングワイヤの断線を防止する上で有効となる。Further, even in such a device structure, when the semiconductor element is mounted on the substrate by wire bonding, as in the invention according to claim 7, the amount capable of covering the upper end of the bonding wire. Just fill the gel. Such a structure is effective in suppressing the gel resonance in the semiconductor element mounting portion to the minimum, and eventually preventing the bonding wire from breaking.

【００２９】また、これら請求項６或いは７記載の発明
の構造において、さらに請求項８記載の発明によるよう
に、上記ゲルは複素弾性率８０〜１６０Ｐａの硬度を有
するシリコンゲルからなるといった構造によれば、同ゲ
ルとしての適度な軟度が好適に保持されることともな
る。因みに、該シリコンゲルの複素弾性率８０Ｐａとい
った硬度は、多少の振動によっては流動しない硬度であ
り、また同シリコンゲルの複素弾性率１６０Ｐａといっ
た硬度は、前述した基板材料との熱膨張率或いは弾性率
の差に起因する熱応力を抑制できるであろう限界の硬度
である。Further, in the structure of the invention described in claim 6 or 7, further according to the invention of claim 8, the gel is made of a silicon gel having a hardness of complex elastic modulus of 80 to 160 Pa. For example, the moderate softness of the gel is preferably maintained. Incidentally, the hardness of the complex elastic modulus of 80 Pa of the silicon gel is a hardness that does not flow by some vibration, and the hardness of the complex elastic modulus of 160 Pa of the silicon gel is the thermal expansion coefficient or elastic modulus with the substrate material described above. This is the limit hardness that can suppress the thermal stress due to the difference of.

【００３０】[0030]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

（第１実施形態）図１に、この発明にかかる半導体装置
についてその第１の実施形態を示す。(First Embodiment) FIG. 1 shows a first embodiment of a semiconductor device according to the present invention.

【００３１】この第１の実施形態の半導体装置は、例え
ば車載用エンジンの電子制御装置として用いられるマイ
クロコンピュータ等の半導体素子がワイヤボンディング
にてセラミック基板上に搭載されたものがケースに内装
された構成となっている。In the semiconductor device of the first embodiment, for example, a semiconductor device such as a microcomputer used as an electronic control device for an in-vehicle engine is mounted on a ceramic substrate by wire bonding and is incorporated in a case. It is composed.

【００３２】以下、図１を参照して、この第１の実施形
態にかかる半導体装置の構造を詳細に説明する。この実
施形態の半導体装置において、セラミック基板１上に
は、上記マイクロコンピュータ等の半導体素子２をはじ
め、コンデンサ等の部品４、５、６が搭載されて、上記
電子制御装置等として要求される電子回路が実現されて
いる。ここで、上記半導体素子２は、Ａｕ（金）または
Ａｌ（アルミニウム）合金などからなるボンディングワ
イヤ３によって同セラミック基板１上の配線と電気的な
導通がとられている。The structure of the semiconductor device according to the first embodiment will be described in detail below with reference to FIG. In the semiconductor device of this embodiment, the semiconductor element 2 such as the microcomputer and the components 4, 5 and 6 such as capacitors are mounted on the ceramic substrate 1, and electronic components required for the electronic control device and the like are provided. The circuit has been realized. Here, the semiconductor element 2 is electrically connected to the wiring on the ceramic substrate 1 by the bonding wire 3 made of Au (gold) or Al (aluminum) alloy.

【００３３】一方、この半導体素子２をはじめとする各
種部品が搭載されたセラミック基板１は、同図１に示さ
れるように、ケース１０の底部の所定の位置に、例えば
シリコン系の接着剤１１によって接着固定されている。On the other hand, as shown in FIG. 1, the ceramic substrate 1 on which various components such as the semiconductor element 2 are mounted is placed at a predetermined position on the bottom of the case 10 such as a silicon adhesive 11 as shown in FIG. It is fixed by adhesion.

【００３４】そして同半導体装置にあって、該セラミッ
ク基板１が底部に固定されたケース１０内には、同基板
１の上からシリコンゲル１２が図示の如く充填されてい
る。この充填したシリコンゲル１２によって、外部から
侵入した湿気が上記基板１の表面で結露し、ひいては同
基板１上の配線間のマイグレーションや上記ボンディン
グワイヤ３等が腐食することを防止することができるよ
うになる。In the semiconductor device, a case 10 having the ceramic substrate 1 fixed to the bottom is filled with silicon gel 12 from above the substrate 1 as shown in the figure. By the filled silicon gel 12, it is possible to prevent moisture invading from the outside from being condensed on the surface of the substrate 1 and thus migration between wirings on the substrate 1 and corrosion of the bonding wires 3 and the like. become.

【００３５】ただし前述したように、上記ゲル１２は通
常、これが硬化した後も複素弾性率で例えば１６０Ｐａ
以下と柔らかく、３０Ｇ以上の振動に対して共振する。
そして、このような共振が起こると、同ゲル１２が流動
し、上記ボンディングワイヤ３を断線に至らしめること
もある。However, as described above, the gel 12 usually has a complex elastic modulus of, for example, 160 Pa even after it is cured.
It is soft as below and resonates for vibration of 30G or more.
Then, when such resonance occurs, the gel 12 may flow, and the bonding wire 3 may be broken.

【００３６】また、上記ゲル１２に代えて、例えば複素
弾性率１６０Ｐａを超える硬度を有するエポキシ系或い
はシリコン系の樹脂を使用するようにすればこうした共
振は防止されるが、このような樹脂を使用した場合に
は、基板材料との熱膨張率或いは弾性率の差に起因する
熱応力が発生し、該発生した応力が基板１上の部品や各
接合部を破壊しかねないことも前述した。Further, if instead of the gel 12, for example, an epoxy resin or a silicon resin having a hardness exceeding a complex elastic modulus of 160 Pa is used, such resonance can be prevented. However, such a resin is used. In that case, the thermal stress caused by the difference in the coefficient of thermal expansion or the elastic modulus with the substrate material is generated, and the generated stress may destroy the components on the substrate 1 or the respective joints.

【００３７】そこで、同第１の実施形態にかかる半導体
装置では、図１に併せ示されるように、上記充填したシ
リコンゲル１２の表面を、例えば複素弾性率で０．３Ｍ
Ｐａ以上の硬度を有する保護膜１３によってコーティン
グし、該保護膜１３によってシリコンゲル１２の上述し
た共振を抑制するようにしている。Therefore, in the semiconductor device according to the first embodiment, as shown in FIG. 1, the surface of the filled silicon gel 12 has a complex elastic modulus of 0.3 M, for example.
The protective film 13 having a hardness of Pa or higher is coated, and the protective film 13 suppresses the above-described resonance of the silicon gel 12.

【００３８】保護膜１３を通じてこうしてシリコンゲル
１２の共振が抑制されさえすれば、ボンディングワイヤ
３が切断されるなどの事故も自ずと回避されるようにな
る。なお、同実施形態の半導体装置において、この保護
膜１３としては、複素弾性率０．３ＭＰａ以上のシリコ
ン系若しくはエポキシ系樹脂を用いている。If the resonance of the silicon gel 12 is suppressed in this way through the protective film 13, accidents such as cutting of the bonding wire 3 can be naturally avoided. In the semiconductor device of the same embodiment, as the protective film 13, a silicon-based or epoxy-based resin having a complex elastic modulus of 0.3 MPa or more is used.

【００３９】図２は、この第１の実施形態にかかる半導
体装置の製造プロセスを示したものであり、次に、この
図２を併せ参照して、同半導体装置の製造手順について
順次説明する。FIG. 2 shows a manufacturing process of the semiconductor device according to the first embodiment. Next, the manufacturing procedure of the semiconductor device will be sequentially described with reference to FIG.

【００４０】同実施形態の半導体装置にあってはまず、
上記半導体素子２をはじめとする各種部品が搭載された
セラミック基板１を、図２（ａ）に示される態様で、ケ
ース１０の底部の所定位置に接着剤１１にて接着する。In the semiconductor device of the same embodiment, first,
The ceramic substrate 1 on which various components such as the semiconductor element 2 are mounted is adhered to a predetermined position on the bottom of the case 10 with an adhesive 11 in a manner shown in FIG.

【００４１】そして、この接着剤１１を熱硬化せしめて
同セラミック基板１をケース１０の底部に固定した後、
図２（ｂ）に示される態様で、ケース１０内にシリコン
ゲル１２を充填する。該シリコンゲル１２の注入は、ケ
ース１０の上部が解放されている状態で行われるため、
同ゲル１２が正常に充填されたか否かについての目視検
査等も容易である。Then, after the adhesive 11 is heat-cured to fix the ceramic substrate 1 to the bottom of the case 10,
In the mode shown in FIG. 2B, the case 10 is filled with the silicon gel 12. Since the injection of the silicon gel 12 is performed with the upper part of the case 10 being released,
It is also easy to visually inspect whether the gel 12 is normally filled.

【００４２】こうしてシリコンゲル１２の充填を終える
と、これを熱硬化せしめ、次いで、図２（ｃ）に示され
る態様で、このシリコンゲル１２の表面に上記保護膜１
３をコーティングする。When the filling of the silicon gel 12 is completed in this way, it is heat-cured, and then the protective film 1 is formed on the surface of the silicon gel 12 in the mode shown in FIG. 2 (c).
Coat 3.

【００４３】ここで、上記シリコンゲル１２は、熱硬化
されても、その硬度は複素弾性率で１６０Ｐａ以下と柔
らかく、ケース１０が３０Ｇ以上で振動されるような場
合には、これに共振して波立つ（流動する）ようになる
ことは前述した。Here, even if the silicone gel 12 is heat-cured, its hardness is as soft as 160 Pa or less in complex elastic modulus, and when the case 10 is vibrated at 30 G or more, it resonates with it. As mentioned above, it becomes wavy (fluid).

【００４４】また、上記コーティングする保護膜１３の
膜厚は、こうしたシリコンゲル１２の充填厚に比べて薄
くてよい。すなわち、同シリコンゲル１２の上記共振に
よる波立ちを抑制し得る膜厚であればよい。この保護膜
１３が、シリコン系若しくはエポキシ系の樹脂からな
り、これが熱硬化されることで複素弾性率０．３ＭＰａ
以上の硬度に達するようになることも上述した。The thickness of the protective film 13 to be coated may be smaller than the filling thickness of the silicon gel 12. That is, any film thickness may be used as long as it can suppress the ripple of the silicon gel 12 due to the resonance. The protective film 13 is made of a silicon-based or epoxy-based resin, and is thermally cured to obtain a complex elastic modulus of 0.3 MPa.
It is also mentioned above that the above hardness is reached.

【００４５】こうして保護膜１３のコーティングを終え
ると、これも同様に熱硬化せしめ、最後に、図２（ｄ）
に示される態様で、ケース１０の上辺に蓋１４を接着す
る。そして、蓋１４の接着後、その接着剤を硬化せしめ
て、図１に示した同実施形態の半導体装置を得る。When the coating of the protective film 13 is finished in this way, it is also thermoset in the same manner, and finally, as shown in FIG.
The lid 14 is adhered to the upper side of the case 10 in the manner shown in FIG. After the lid 14 is adhered, the adhesive is hardened to obtain the semiconductor device of the same embodiment shown in FIG.

【００４６】なお、蓋１４を接着する接着剤として、上
記保護膜１３と同一系統の樹脂接着剤が用いられる場合
には、上記保護膜１３のコーティング後、これを熱硬化
せしめる前に蓋１４の接着を行い、これら保護膜１３の
熱硬化と接着剤の熱硬化とを同時に実行することもでき
る。When a resin adhesive of the same system as that of the protective film 13 is used as the adhesive for adhering the lid 14, the protective film 13 is coated and then heat-cured. It is also possible to carry out the adhesion and perform the heat curing of the protective film 13 and the heat curing of the adhesive at the same time.

【００４７】何れにせよ、保護膜１３がこうして熱硬化
されることで、上記充填されているシリコンゲル１２の
振動は好適に抑制されるようになる。このように、同第
１の実施形態にかかる半導体装置によれば、 （イ）ケース１０に振動が加わる場合であれ、シリコン
ゲル１２の共振、流動等は保護膜１３によって的確に抑
制される。したがって、外部から侵入した湿気が上記基
板１の表面で結露し、ひいては同基板１上の配線間のマ
イグレーションや上記ボンディングワイヤ３等が腐食す
るなどの不都合は好適に回避されるとともに、このシリ
コンゲル１２の共振、流動に起因してボンディングワイ
ヤ３が切断される等の事故も的確に防止される。 （ロ）また、こうした保護膜１３自体、構造的には極め
て簡素なものであるとともに、同半導体装置としての素
子配置等が異なるなど、種類の異なる半導体装置に対し
てもこうした保護膜１３は共通に施すことができる。し
たがって、半導体装置としての同構造は、装置コスト的
にも製造コスト的にも極めて安価に実現される。 （ハ）しかも同半導体装置構造にあっては、シリコンゲ
ル１２が充填される部分には前述した突設部等が一切存
在しないため、ゲル１２の充填に際し、同ゲル中に気泡
が滞留するような現象も起こり難い。このため、同気泡
の存在に起因するゲルの流動等も自ずと回避される。 （ニ）また、該シリコンゲル１２の注入は、ケース１０
の上部が解放されている状態で行われるため、同ゲル１
２が正常に充填されたか否かについての目視検査等も容
易である。 等々、多くの優れた効果が奏せられるようになる。In any case, since the protective film 13 is heat-cured in this way, the vibration of the filled silicon gel 12 can be appropriately suppressed. As described above, according to the semiconductor device of the first embodiment, (a) even when vibration is applied to the case 10, the resonance, flow and the like of the silicon gel 12 are appropriately suppressed by the protective film 13. Therefore, the invasion of moisture from the outside condenses on the surface of the substrate 1, and consequently, the inconvenience of migration between wirings on the substrate 1 and corrosion of the bonding wires 3 and the like is preferably avoided, and the silicon gel is also avoided. Accidents such as disconnection of the bonding wire 3 due to the resonance and flow of 12 are also accurately prevented. (B) Further, the protective film 13 itself is structurally very simple, and the protective film 13 is common to different types of semiconductor devices such as different element arrangements as the same semiconductor device. Can be applied to. Therefore, the same structure as a semiconductor device can be realized at extremely low cost in terms of device cost and manufacturing cost. (C) Moreover, in the same semiconductor device structure, since the above-mentioned projecting portions and the like do not exist at all in the portion filled with the silicon gel 12, bubbles may remain in the gel when the gel 12 is filled. It's hard to happen. Therefore, the flow of gel due to the presence of the bubbles is naturally avoided. (D) Further, the silicon gel 12 is injected into the case 10
Since the upper part of the gel is opened, the gel 1
It is also easy to visually inspect whether or not 2 was normally filled. Many excellent effects can be achieved.

【００４８】なお、同実施形態の装置にあっては、上記
シリコンゲル１２の硬度を複素弾性率１６０Ｐａ以下の
硬度に選び、これを覆う上記保護膜１３の硬度を複素弾
性率０．３ＭＰａ以上の硬度に選ぶことによって、これ
らゲル１２及び保護膜１３の配設効果を高めている。し
かし実用上は、これら硬度の範囲に厳密に限定されるも
のではなく、たとえこれら範囲以外にあっても上記に準
じた効果を得ることはできる。通常の目安としては、シ
リコンゲル１２は複素弾性率８０〜１６０Ｐａといった
硬度において同ゲル１２としての適度な軟度が保持さ
れ、保護膜１３は複素弾性率５ＭＰａ以上といった硬度
においてその保護作用が最大限に発揮される。In the apparatus of the same embodiment, the hardness of the silicon gel 12 is selected to have a complex elastic modulus of 160 Pa or less, and the hardness of the protective film 13 covering it is set to a complex elastic modulus of 0.3 MPa or more. By selecting the hardness, the disposition effect of the gel 12 and the protective film 13 is enhanced. However, in practice, the hardness is not strictly limited to the above range, and even if the hardness is out of the range, the effects according to the above can be obtained. As a general guide, the silicone gel 12 retains an appropriate softness as the gel 12 at a hardness of complex elastic modulus of 80 to 160 Pa, and the protective film 13 has the maximum protective effect at a hardness of complex elastic modulus of 5 MPa or more. To be demonstrated.

【００４９】また、同実施形態の装置にあっては、上記
保護膜１３としてシリコン系若しくはエポキシ系の樹脂
を用い、これを上記シリコンゲル１２の表面にコーティ
ングした後、熱硬化せしめることとしたが、この保護膜
１３としては他に、金属板や樹脂板等の板材を用いるこ
ともできる。Further, in the apparatus of the same embodiment, a silicon-based or epoxy-based resin is used as the protective film 13, the surface of the silicon gel 12 is coated with the resin, and then the resin is thermally cured. Alternatively, as the protective film 13, a plate material such as a metal plate or a resin plate may be used.

【００５０】因みにこの場合には、保護膜１３としての
板材によって上記シリコンゲル１２の表面を覆い、密閉
することとなる。また、同保護膜１３として特に金属板
等が用いられる場合には、外部から照射されるα線に起
因して半導体素子２内の記憶情報が破壊されるなどとい
った事態から同半導体素子２を保護することができるよ
うにもなる。Incidentally, in this case, the surface of the silicon gel 12 is covered with the plate material as the protective film 13 and hermetically sealed. Further, when a metal plate or the like is used as the protective film 13, the semiconductor element 2 is protected from a situation in which stored information in the semiconductor element 2 is destroyed due to α rays emitted from the outside. You will also be able to do it.

【００５１】（第２実施形態）図３に、この発明にかか
る半導体装置についてその第２の実施形態を示す。この
第２の実施形態の半導体装置も、例えば車載用エンジン
の電子制御装置として用いられるマイクロコンピュータ
等の半導体素子がワイヤボンディングにてセラミック基
板上に搭載されたものがケースに内装されている。(Second Embodiment) FIG. 3 shows a second embodiment of the semiconductor device according to the present invention. The semiconductor device according to the second embodiment also has a case in which a semiconductor element such as a microcomputer used as an electronic control device for an in-vehicle engine is mounted on a ceramic substrate by wire bonding and is incorporated in a case.

【００５２】また、特にこの第２の実施形態の半導体装
置にあっては、上記セラミック基板として、図３に示さ
れるような、凹部を有する積層構造の基板を採用してお
り、上記半導体素子は、該積層基板の凹部に対して選択
的に実装される。In particular, in the semiconductor device of the second embodiment, a substrate having a laminated structure having a recess as shown in FIG. 3 is adopted as the ceramic substrate, and the semiconductor element is , Is selectively mounted in the recess of the laminated substrate.

【００５３】なお、このような積層セラミック基板が、 ・グリーンシート状態において、スルーホールをはじめ
最下層に実装される半導体素子並びにそのボンディング
パッド部分が露出されるよう、すなわち上記凹部が形成
されるよう打ち抜きを行う。 ・それら各シートを接合し、所望の回路配線を施して焼
成する。 といった手順にて形成されるものであることは周知の通
りである。In addition, such a laminated ceramic substrate: In the state of the green sheet, the semiconductor element mounted on the lowermost layer including the through hole and the bonding pad portion thereof are exposed, that is, the above-mentioned recess is formed. Perform punching. -The sheets are joined, desired circuit wiring is performed, and firing is performed. It is well known that it is formed by such a procedure.

【００５４】以下、図３を参照して、この第２の実施形
態にかかる半導体装置の構造を更に詳述する。この実施
形態の半導体装置において、上記セラミック基板の凹
部、すなわち単層部１ａ上には上記マイクロコンピュー
タ等の半導体素子２が搭載され、また同基板の積層部１
ｂ及び１ｃ上にはコンデンサ等の部品４、５、６、７が
搭載されて、上記電子制御装置等として要求される電子
回路が実現されている。ここで、上記半導体素子２が、
Ａｕ（金）またはＡｌ（アルミニウム）合金などからな
るボンディングワイヤ３によって同セラミック基板１ａ
上の配線と電気的な導通がとられていることは、先の第
１の実施形態の装置と同様である。The structure of the semiconductor device according to the second embodiment will be described in more detail below with reference to FIG. In the semiconductor device of this embodiment, the semiconductor element 2 such as the microcomputer is mounted on the concave portion of the ceramic substrate, that is, the single layer portion 1a, and the laminated portion 1 of the same substrate.
Components 4, 5, 6, and 7 such as capacitors are mounted on b and 1c to realize an electronic circuit required as the electronic control device or the like. Here, the semiconductor element 2 is
The same ceramic substrate 1a is formed by the bonding wire 3 made of Au (gold) or Al (aluminum) alloy.
The electrical connection to the upper wiring is the same as in the device of the first embodiment.

【００５５】一方、この半導体素子２をはじめとする各
種部品が搭載されたセラミック基板１（１ａ、１ｂ、１
ｃ）も、同図３に示されるように、ケース１０底部の所
定の位置に、これも例えばシリコン系の接着剤１１によ
って接着固定されている。On the other hand, a ceramic substrate 1 (1a, 1b, 1) on which various components such as the semiconductor element 2 are mounted.
As shown in FIG. 3, c) is also adhered and fixed to a predetermined position on the bottom of the case 10 by a silicone adhesive 11, for example.

【００５６】そして、同実施形態の装置にあっては特
に、該接着したセラミック基板の上記ワイヤボンディン
グを施した部分、すなわち単層部（凹部）１ａにのみ選
択的にシリコンゲル１２を注入するようにしている。In the apparatus of the same embodiment, particularly, the silicon gel 12 is selectively injected only into the above-mentioned wire-bonded portion of the bonded ceramic substrate, that is, the single layer portion (recess) 1a. I have to.

【００５７】このとき、同図３に併せ示されるように、
このシリコンゲル１２の注入量、すなわち充填量を半導
体素子２を覆って且つ、上記ボンディングワイヤ３の上
端を覆い得る必要最小限の量とすれば、たとえ上記ケー
ス１０に３０Ｇ以上の振動が加わる場合であれ、同ゲル
１２の共振、流動は、基板積層部１ｂ、１ｃの側壁によ
って好適に抑制されるようになる。At this time, as also shown in FIG.
If the injection amount of the silicon gel 12, that is, the filling amount is set to the minimum necessary amount that can cover the semiconductor element 2 and the upper end of the bonding wire 3, even if vibration of 30 G or more is applied to the case 10. However, the resonance and the flow of the gel 12 are suitably suppressed by the side walls of the substrate laminated portions 1b and 1c.

【００５８】しかもこのとき、図４に同部分を拡大して
示すように、ボンディングワイヤ３の高さをＬ１、基板
積層部１ｂ、１ｃの高さをＬ２とするとき、 ワイヤ３の高さＬ１ ＜ 積層部１ｂ、１ｃの高さＬ２ といった関係が満たされるようセラミック基板１の積層
構造を決定することで、シリコンゲル１２が上記基板積
層部１ｂ、１ｃの側壁からはみ出る量も極めて僅かとな
り、同ゲル１２の流動も、より的確に抑制されるように
なる。Further, at this time, as shown in the enlarged view of FIG. 4, when the height of the bonding wire 3 is L1 and the height of the substrate laminated portions 1b and 1c is L2, the height L1 of the wire 3 is By determining the laminated structure of the ceramic substrate 1 so that the relationship such as the height L2 of the laminated portions 1b and 1c is satisfied, the amount of the silicon gel 12 protruding from the side walls of the substrate laminated portions 1b and 1c becomes extremely small. The flow of the gel 12 is also suppressed more accurately.

【００５９】図５は、この第２の実施形態にかかる半導
体装置の製造プロセスを示したものであり、次に、この
図５を併せ参照して、同半導体装置の製造手順について
順次説明する。FIG. 5 shows a manufacturing process of the semiconductor device according to the second embodiment. Next, the manufacturing procedure of the semiconductor device will be sequentially described with reference to FIG.

【００６０】同実施形態の半導体装置にあってもまず、
図５（ａ）に示される態様で、上記半導体素子２をはじ
めとする各種部品４、５、６、７を積層セラミック基板
１に実装した後、これを図５（ｂ）に示される態様で、
ケース１０の底部の所定位置に接着剤１１にて接着す
る。Even in the semiconductor device of the same embodiment, first,
After mounting the various components 4, 5, 6, 7 including the semiconductor element 2 on the laminated ceramic substrate 1 in the mode shown in FIG. 5A, the components shown in FIG. ,
The case 11 is bonded to a predetermined position on the bottom of the case 10 with an adhesive 11.

【００６１】そして、この接着剤１１を熱硬化せしめて
同セラミック基板１をケース１０の底部に固定した後、
図５（ｃ）に示される態様で、該固定したセラミック基
板１の上記ワイヤボンディングを施した部分、すなわち
単層部（凹部）１ａに選択的にシリコンゲル１２を注入
する。このシリコンゲル１２の注入も、ケース１０の上
部が解放されている状態で行われるため、同ゲル１２が
正常に充填されたか否かについての目視検査等も容易で
ある。また、このときのシリコンゲル１２の充填量は、
半導体素子２を覆って且つ上記ボンディングワイヤ３の
上端を覆い得る量とする。Then, after the adhesive 11 is heat-cured to fix the ceramic substrate 1 to the bottom of the case 10,
In the mode shown in FIG. 5C, the silicon gel 12 is selectively injected into the above-mentioned wire-bonded portion of the fixed ceramic substrate 1, that is, the single layer portion (recess) 1a. Since the injection of the silicon gel 12 is also performed in a state where the upper part of the case 10 is opened, it is easy to visually inspect whether the gel 12 is normally filled or not. The filling amount of the silicon gel 12 at this time is
The amount is sufficient to cover the semiconductor element 2 and the upper end of the bonding wire 3.

【００６２】こうしてシリコンゲル１２の充填を終える
と、これを熱硬化せしめ、その後は先の第１の実施形態
にかかる半導体装置の場合と同様、ケース１０の上辺に
蓋１４を接着し、その接着剤を硬化せしめて図３に示し
た同実施形態の半導体装置を得る。When the filling of the silicon gel 12 is completed in this way, it is cured by heat, and thereafter, as in the case of the semiconductor device according to the first embodiment, the lid 14 is adhered to the upper side of the case 10 and the adhesion thereof is performed. The agent is cured to obtain the semiconductor device of the same embodiment shown in FIG.

【００６３】なお、同第２の実施形態の半導体装置の場
合には、蓋１４を接着する接着剤、或いはセラミック基
板１をケース１０に接着する接着剤１１として上述した
シリコン系のものを用いることにより、上記シリコンゲ
ル１２と同時にその熱硬化を行うことができるようにも
なる。そして、シリコンゲル１２及びこれら接着剤を同
時に熱硬化せしめることで、その製造時間も好適に短縮
されるようになる。In the case of the semiconductor device of the second embodiment, the above-mentioned silicon-based adhesive is used as the adhesive for bonding the lid 14 or the adhesive 11 for bonding the ceramic substrate 1 to the case 10. As a result, it becomes possible to perform the thermosetting simultaneously with the silicon gel 12. Then, the silicon gel 12 and these adhesives are heat-cured at the same time, so that the manufacturing time thereof can be suitably shortened.

【００６４】何れにせよ、基板１が凹部を有する積層基
板であり、半導体素子２が、同積層基板の凹部に実装さ
れる構造を有するものであるときには、この第２の実施
形態にかかる半導体装置のように、 ・基板１の上記凹部にのみ選択的にシリコンゲル１２を
注入する。といった構造を採用することによっても、同
ゲル１２の共振は良好に抑制されるようになる。そし
て、こうしてゲル１２の共振が抑制されることで、その
流動に起因してボンディングワイヤ３が切断される等の
事故も的確に防止されるようになる。In any case, when the substrate 1 is a laminated substrate having a concave portion and the semiconductor element 2 has a structure to be mounted in the concave portion of the laminated substrate, the semiconductor device according to the second embodiment. As described above, the silicon gel 12 is selectively injected only into the concave portion of the substrate 1. By adopting such a structure, the resonance of the gel 12 can be suppressed well. By suppressing the resonance of the gel 12 in this way, accidents such as cutting of the bonding wire 3 due to the flow thereof can be accurately prevented.

【００６５】また、このような積層基板の凹部も、構造
的には極めて簡素であるとともに、同半導体装置として
の素子配置等が異なるなど、種類の異なる半導体装置に
対してもこうしたゲルは共通に施すことができる。した
がって、半導体装置としての同構造も、装置コスト的
に、また製造コスト的に極めて安価に実現されるように
なる。Further, such a concave portion of the laminated substrate is structurally extremely simple, and such a gel is common to different types of semiconductor devices such as different element arrangements as the same semiconductor device. Can be given. Therefore, the same structure as a semiconductor device can be realized at a very low cost in terms of device cost and manufacturing cost.

【００６６】また、ゲル１２が充填される部分の構造が
このように簡素であることから、ゲル１２の充填に際し
ても、該ゲル１２中には気泡が滞留しにくくなる。この
ため、前述した気泡の存在に起因する流動等も好適に回
避される。Moreover, since the structure of the portion filled with the gel 12 is simple as described above, bubbles are less likely to stay in the gel 12 even when the gel 12 is filled. Therefore, the flow or the like due to the presence of the bubbles described above is preferably avoided.

【００６７】そしてさらには、該ゲル１２の注入も、ケ
ース１０の上部が解放されている状態で行われるため、
同ゲル１２が正常に充填されたか否かについての目視検
査等も容易である。Furthermore, since the gel 12 is also injected with the upper part of the case 10 open,
It is also easy to visually inspect whether the gel 12 is normally filled.

【００６８】このように、同第２の実施形態の半導体装
置によっても、先の第１の実施形態の半導体装置による
前記（イ）〜（ニ）の効果に準じた多くの優れた効果が
奏せられるようになる。As described above, the semiconductor device of the second embodiment also has many excellent effects based on the effects (a) to (d) of the semiconductor device of the first embodiment. Will be able to.

【００６９】しかも、第２の実施形態の半導体装置とし
ての同構造によれば、上記ゲル１２は、基板の凹部に対
して必要最小限の量だけ充填されることから、ゲル量の
低減が同時に図られることともなる。このような経済効
果も、上記基板面積が大きい場合には無視できない。Moreover, according to the same structure as the semiconductor device of the second embodiment, since the gel 12 is filled in the concave portion of the substrate by the minimum necessary amount, the gel amount can be reduced at the same time. It will also be planned. Such an economic effect cannot be ignored if the substrate area is large.

【００７０】なお、この第２の実施形態にかかる半導体
装置にあっても、上記シリコンゲル１２としては、複素
弾性率８０〜１６０Ｐａの硬度を有するものを採用する
ことが、前述した基板材料との熱膨張率或いは弾性率の
差に起因する熱応力の発生を抑制して且つ、同ゲル１２
としての適度な軟度を保持する上で望ましい。Even in the semiconductor device according to the second embodiment, the silicon gel 12 having a complex elastic modulus of hardness of 80 to 160 Pa is adopted as the above-mentioned substrate material. The gel 12 which suppresses the generation of thermal stress due to the difference in thermal expansion coefficient or elastic modulus,
It is desirable to maintain the appropriate softness as.

【００７１】（第３実施形態）図６（ａ）及び（ｂ）
に、この発明にかかる半導体装置の第３の実施形態を示
す。(Third Embodiment) FIGS. 6A and 6B.
3 shows a third embodiment of the semiconductor device according to the present invention.

【００７２】この第３の実施形態の半導体装置は、上記
第２の実施形態にかかる半導体装置の構造に先の第１の
実施形態にかかる半導体装置の構造を組み合わせたもの
であり、ここでもセラミック基板としては、前述した凹
部を有する積層構造の基板が採用されている。The semiconductor device according to the third embodiment is obtained by combining the structure of the semiconductor device according to the second embodiment with the structure of the semiconductor device according to the first embodiment, and the ceramic device is also ceramic. As the substrate, a substrate having a laminated structure having the above-mentioned recess is adopted.

【００７３】以下、図６を参照して、この第３の実施形
態にかかる半導体装置の構造を更に詳述する。この実施
形態の半導体装置においても、上記セラミック基板の凹
部、すなわち単層部１ａ上には前記マイクロコンピュー
タ等の半導体素子２が搭載され、また同基板の積層部１
ｂ及び１ｃ上にはコンデンサ等の部品４、５、６、７が
搭載されて、前記電子制御装置等として要求される電子
回路が実現されている。半導体素子２が、Ａｕ（金）ま
たはＡｌ（アルミニウム）合金などからなるボンディン
グワイヤ３によって同セラミック基板１ａ上の配線と電
気的な導通がとられていることも、先の第１或いは第２
の実施形態の装置と同様である。Hereinafter, the structure of the semiconductor device according to the third embodiment will be described in more detail with reference to FIG. Also in the semiconductor device of this embodiment, the semiconductor element 2 such as the microcomputer is mounted on the concave portion of the ceramic substrate, that is, the single layer portion 1a, and the laminated portion 1 of the same substrate.
Components 4, 5, 6, 7 such as capacitors are mounted on b and 1c to realize an electronic circuit required as the electronic control device or the like. The semiconductor element 2 is electrically connected to the wiring on the same ceramic substrate 1a by the bonding wire 3 made of Au (gold) or Al (aluminum) alloy or the like.
This is the same as the device of the embodiment.

【００７４】一方、この半導体素子２をはじめとする各
種部品が搭載されたセラミック基板１（１ａ、１ｂ、１
ｃ）は、同図６（ａ）に示されるように、ケース１０底
部の所定の位置に、例えばシリコン系の接着剤１１によ
って接着固定されている。On the other hand, a ceramic substrate 1 (1a, 1b, 1) on which various components such as the semiconductor element 2 are mounted.
6C, as shown in FIG. 6A, is adhered and fixed to a predetermined position on the bottom of the case 10 with, for example, a silicone adhesive 11.

【００７５】そして、同第３の実施形態の装置にあって
も、先の第２の実施形態にかかる装置と同様、該接着し
たセラミック基板の上記ワイヤボンディングを施した部
分、すなわち単層部（凹部）１ａに選択的にシリコンゲ
ル１２を注入するようにしている。In the device of the third embodiment as well, similar to the device of the second embodiment, the wire-bonded portion of the bonded ceramic substrate, that is, the single layer portion ( The silicon gel 12 is selectively injected into the recess 1a.

【００７６】ただしここで、先の図４に例示した ワイヤ３の高さＬ１ ＜ 積層部１ｂ、１ｃの高さＬ２ といった関係が満たされないなど、上記注入されるシリ
コンゲル１２がセラミック基板の積層部１ｂ及び１ｃ上
面から大きくはみ出る場合には、ケース１０の振動に共
振して同ゲル１２に流動が起こり、ひいては上記ボンデ
ィングワイヤ３にも断線が生じやすくなる。However, here, the relationship that the height L1 of the wire 3 <height L2 of the laminated portions 1b and 1c illustrated in FIG. 4 is not satisfied, and the injected silicon gel 12 is the laminated portion of the ceramic substrate. When the protrusions 1b and 1c largely protrude from the upper surface, they resonate with the vibration of the case 10 to cause the gel 12 to flow, and the bonding wire 3 is likely to be broken.

【００７７】そこで、この第３の実施形態の装置では、
図６（ａ）に併せ示されるように、上記充填したシリコ
ンゲル１２の表面を保護膜１３によってコーティング
し、該保護膜１３によってシリコンゲル１２の上述した
共振を抑制するようにしている。こうしてシリコンゲル
１２の共振が抑制されさえすれば、ボンディングワイヤ
３が切断されるなどの事故も自ずと回避されるようにな
る。Therefore, in the device of the third embodiment,
As also shown in FIG. 6A, the surface of the filled silicon gel 12 is coated with a protective film 13, and the protective film 13 suppresses the resonance of the silicon gel 12 described above. As long as the resonance of the silicon gel 12 is suppressed in this way, accidents such as cutting of the bonding wire 3 can be naturally avoided.

【００７８】また、上記積層セラミック基板１上の他の
配線部分、並びに同基板１に搭載されているコンデンサ
等の他の部品４、５、６、７上にもゲルを充填する必要
がある場合には、図６（ｂ）に示されるように、シリコ
ンゲル１５をディスペンスしてこれを硬化させる構造等
も適宜採用することができる。In addition, when it is necessary to fill the gel on other wiring portions on the monolithic ceramic substrate 1 and other components 4, 5, 6, 7 such as capacitors mounted on the substrate 1. For example, as shown in FIG. 6B, a structure in which the silicon gel 15 is dispensed and the silicon gel 15 is cured may be appropriately adopted.

【００７９】なお、同第３の実施形態の半導体装置にお
いて、上記保護膜１３としては、 ・シリコンゲル１２の表面にコーティングして硬化させ
る際、その硬化が阻害されない材質であること。 ・その上に更にシリコンゲル１５がディスペンスされる
際、該シリコンゲル１５の硬化をも阻害しない材質であ
ること。 ・振動に対して変形せず、その中に充填されているシリ
コンゲル１２の流動を阻止し得る硬度を有しているこ
と。 等々、が要求されるが、先の第１の実施形態において採
用した複素弾性率０．３ＭＰａ以上のシリコン系若しく
はエポキシ系樹脂であれば、同保護膜１３としてのこれ
ら要求にも十分に応える得ることが確認されている。In the semiconductor device of the third embodiment, the protective film 13 is made of: a material that does not hinder the curing when the surface of the silicon gel 12 is coated and cured. -A material that does not hinder the hardening of the silicon gel 15 when the silicon gel 15 is further dispensed thereon. -It has a hardness that does not deform with respect to vibration and that can prevent the flow of the silicon gel 12 filled therein. Etc. are required, but a silicone-based or epoxy-based resin having a complex elastic modulus of 0.3 MPa or more adopted in the first embodiment can sufficiently meet these requirements as the protective film 13. It has been confirmed.

【００８０】図７は、この第３の実施形態にかかる半導
体装置の製造プロセスを示したものであり、次に、この
図７を併せ参照して、同半導体装置の製造手順について
順次説明する。FIG. 7 shows a manufacturing process of the semiconductor device according to the third embodiment. Next, the manufacturing procedure of the semiconductor device will be sequentially described with reference to FIG.

【００８１】同実施形態の半導体装置にあってもまず、
上記半導体素子２をはじめとする各種部品が搭載された
セラミック基板１（１ａ、１ｂ、１ｃ）を、図７（ａ）
に示される態様で、ケース１０の底部の所定位置に接着
剤１１にて接着する。Even in the semiconductor device of the same embodiment, first,
A ceramic substrate 1 (1a, 1b, 1c) on which various components including the semiconductor element 2 are mounted is shown in FIG.
In the mode shown in FIG. 3, the case 10 is adhered to a predetermined position on the bottom with an adhesive 11.

【００８２】そして、この接着剤１１を熱硬化せしめて
同セラミック基板１をケース１０の底部に固定した後、
図７（ｂ）に示される態様で、該固定したセラミック基
板１の上記ワイヤボンディングを施した部分、すなわち
単層部（凹部）１ａに選択的にシリコンゲル１２を注入
する。このシリコンゲル１２の注入も、ケース１０の上
部が解放されている状態で行われるため、同ゲル１２が
正常に充填されたか否かについての目視検査等も容易で
ある。また、このときのシリコンゲル１２の充填量も、
半導体素子２を覆って且つ上記ボンディングワイヤ３の
上端を覆い得る量とする。Then, after the adhesive 11 is heat-cured to fix the ceramic substrate 1 to the bottom of the case 10,
In the embodiment shown in FIG. 7B, the silicon gel 12 is selectively injected into the above-mentioned wire-bonded portion of the fixed ceramic substrate 1, that is, the single layer portion (recess) 1a. Since the injection of the silicon gel 12 is also performed in a state where the upper part of the case 10 is opened, it is easy to visually inspect whether the gel 12 is normally filled or not. The filling amount of the silicon gel 12 at this time is also
The amount is sufficient to cover the semiconductor element 2 and the upper end of the bonding wire 3.

【００８３】こうしてシリコンゲル１２の充填を終える
と、これを熱硬化せしめ、次いで、図７（ｃ）に示され
る態様で、このシリコンゲル１２の表面に上記シリコン
系若しくはエポキシ系樹脂からなる保護膜１３をコーテ
ィングする。When the filling of the silicon gel 12 is completed in this way, it is heat-cured, and then the surface of the silicon gel 12 is covered with a protective film made of the above-mentioned silicon-based or epoxy-based resin in the manner shown in FIG. 7C. Coat 13.

【００８４】そして、この保護膜１３も同様に熱硬化せ
しめ、上記積層セラミック基板１上の他の配線部分や同
基板１に搭載されているコンデンサ等の他の部品上には
ゲルを充填する必要がない場合には、蓋１４の接着後、
その接着剤を硬化せしめて、図６（ａ）に示した同実施
形態の半導体装置を得る。The protective film 13 is also heat-cured in the same manner, and other wiring parts on the multilayer ceramic substrate 1 and other parts such as capacitors mounted on the substrate 1 need to be filled with gel. If not, after bonding the lid 14,
The adhesive is cured to obtain the semiconductor device of the embodiment shown in FIG. 6 (a).

【００８５】他方、上記積層セラミック基板１上の他の
配線部分や同基板１に搭載されているコンデンサ等の他
の部品上にもゲルを充填する必要がある場合には、上記
保護膜１３を熱硬化せしめた後、更に図７（ｄ）に示さ
れる態様で、ケース１０内にシリコンゲル１５をディス
ペンスし、これを同様に熱硬化せしめた後、蓋１４を接
着する。この場合には、図６（ｂ）に例示した構造を有
する同実施形態の半導体装置が得られるようになる。On the other hand, when it is necessary to fill the gel on the other wiring portions on the monolithic ceramic substrate 1 and other parts such as capacitors mounted on the substrate 1, the protective film 13 is used. After thermosetting, the silicone gel 15 is dispensed in the case 10 in the manner shown in FIG. 7 (d), which is also thermoset, and then the lid 14 is bonded. In this case, the semiconductor device of the same embodiment having the structure illustrated in FIG. 6B can be obtained.

【００８６】何れにせよ、第３の実施形態としてのこう
した半導体装置構造によれば、基板凹部に選択的に充填
されたシリコンゲル１２の表面にも、先の第１の実施形
態の装置と同様、同ゲル１２よりも弾性率の高い保護膜
１３を施すようにしたことで、ゲル１２の共振、流動等
はより確実に抑制され、ひいてはボンディングワイヤ３
の断線等もより確実に防止されるようになる。In any case, according to such a semiconductor device structure as the third embodiment, the surface of the silicon gel 12 selectively filled in the recess of the substrate has the same structure as the device of the first embodiment. Since the protective film 13 having a higher elastic modulus than that of the gel 12 is applied, resonance, flow and the like of the gel 12 are more surely suppressed, and by extension, the bonding wire 3
It is possible to more surely prevent disconnection and the like.

【００８７】なお、図６（ａ）、（ｂ）に例示したよう
な、ボンディングワイヤ３の高さが基板積層部１ｂ、１
ｃの高さよりも高くなる場合に限らず、その逆の場合、
すなわち先の図４に例示した ワイヤ３の高さＬ１ ＜ 積層部１ｂ、１ｃの高さＬ２ といった関係が満たされる場合であっても、第３の実施
形態としての同構造を併せ採用することで、ゲル１２の
共振抑制効果が増大されるようになることは云うまでも
ない。The height of the bonding wire 3 as shown in FIGS.
Not only when it becomes higher than the height of c, but vice versa,
That is, even when the relationship such as the height L1 of the wire 3 <the height L2 of the laminated portions 1b and 1c illustrated in FIG. 4 is satisfied, by adopting the same structure as the third embodiment together. Needless to say, the resonance suppressing effect of the gel 12 is increased.

【００８８】（第４実施形態）図８に、この発明にかか
る半導体装置についてその第４の実施形態を示す。上記
第３の実施形態にかかる半導体装置の、特に図６（ｂ）
に例示した構造によれば、基板１として積層基板を用い
る場合であっても、同基板１上の全ての配線、搭載部品
に対して、シリコンゲルによる前述した腐食防止効果が
及ぶようになる。(Fourth Embodiment) FIG. 8 shows a semiconductor device according to a fourth embodiment of the present invention. The semiconductor device according to the third embodiment, particularly, FIG.
According to the structure illustrated in (1), even if a laminated substrate is used as the substrate 1, the above-described corrosion prevention effect of the silicon gel is exerted on all wirings and mounted components on the substrate 1.

【００８９】しかし同構造の場合、その製造に際し、シ
リコンゲル１２の硬化、保護膜１３の硬化、シリコンゲ
ル１５の硬化と、それら封止材だけでも３回の熱硬化処
理が必要とされ、生産効率の面では決して望ましい構造
とは云い難い。However, in the case of the same structure, in manufacturing the same, the hardening of the silicon gel 12, the hardening of the protective film 13, the hardening of the silicon gel 15 and the thermosetting treatment three times with only these sealing materials are required. In terms of efficiency, it is hard to say that this is a desirable structure.

【００９０】また、同構造の場合、ケース１０の振動に
伴い、保護膜１３の施されていないシリコンゲル１５が
共振、流動して、ケース１０の隙間などから外部に流出
する懸念もある。Further, in the case of the same structure, there is a concern that the silicon gel 15 not provided with the protective film 13 resonates and flows due to the vibration of the case 10 and flows out from the gap of the case 10 or the like.

【００９１】この点、図８に例示する同第４の実施形態
の半導体装置によれば、上記第３の実施形態にかかる半
導体装置の図６（ｂ）に例示される構造と同等の機能を
有しながら、その生産効率を高め、また、ゲル流出等の
懸念も回避することができるようになる。In this respect, according to the semiconductor device of the fourth embodiment illustrated in FIG. 8, the semiconductor device according to the third embodiment has a function equivalent to that of the structure illustrated in FIG. 6B. While having it, it becomes possible to increase the production efficiency and avoid the concern about gel outflow and the like.

【００９２】すなわち、同第４の実施形態にかかる半導
体装置では、同図８に示されるように、前記半導体素子
２が実装されている基板凹部も含め、全ての実装部品や
配線が覆われるようゲル１２を充填し、その充填したゲ
ル１２の表面に一括して上記保護膜１３を施す構造を採
用することで、上記熱硬化処理にかかる処理回数を減ら
し、更にはゲル１２の振動、流動を抑制するようにして
いる。That is, in the semiconductor device according to the fourth embodiment, as shown in FIG. 8, all mounted components and wirings are covered, including the recessed portion of the substrate on which the semiconductor element 2 is mounted. By adopting a structure in which the gel 12 is filled and the surface of the filled gel 12 is collectively covered with the protective film 13, the number of treatments required for the thermosetting treatment is reduced, and further vibration and flow of the gel 12 are prevented. I try to suppress it.

【００９３】図９は、この第４の実施形態にかかる半導
体装置の製造プロセスを示したものであり、次に、この
図９を併せ参照して、同半導体装置の製造手順について
順次説明する。FIG. 9 shows a manufacturing process of the semiconductor device according to the fourth embodiment. Next, the manufacturing procedure of the semiconductor device will be sequentially described with reference to FIG.

【００９４】同実施形態の半導体装置にあってもまず、
上記半導体素子２をはじめとする各種部品が搭載された
積層セラミック基板１（１ａ、１ｂ、１ｃ）を、図９
（ａ）に示される態様で、ケース１０の底部の所定位置
に接着剤１１にて接着する。Even in the semiconductor device of the same embodiment, first,
The laminated ceramic substrate 1 (1a, 1b, 1c) on which various components including the semiconductor element 2 are mounted is shown in FIG.
In the mode shown in (a), the case 11 is adhered to a predetermined position on the bottom with an adhesive 11.

【００９５】そして、この接着剤１１を熱硬化せしめて
同セラミック基板１をケース１０の底部に固定した後、
図９（ｂ）に示される態様で、ケース１０内にシリコン
ゲル１２を充填する。これまでの例同様、該シリコンゲ
ル１２の注入も、ケース１０の上部が解放されている状
態で行われるため、同ゲル１２が正常に充填されたか否
かについての目視検査等も容易である。Then, after the adhesive 11 is heat-cured to fix the ceramic substrate 1 to the bottom of the case 10,
In the mode shown in FIG. 9B, the case 10 is filled with the silicon gel 12. As in the previous examples, the injection of the silicon gel 12 is also performed with the upper part of the case 10 open, so that a visual inspection or the like as to whether or not the gel 12 is normally filled is easy.

【００９６】こうしてシリコンゲル１２の充填を終える
と、これを熱硬化せしめ、次いで、図９（ｃ）に示され
る態様で、このシリコンゲル１２の表面に上記保護膜１
３をコーティングする。この保護膜１３としても、その
熱硬化後、複素弾性率０．３ＭＰａ以上、より望ましく
は複素弾性率５ＭＰａ以上の硬度となるシリコン系、若
しくはエポキシ系の樹脂を用いることができる。When the filling of the silicon gel 12 is completed in this way, it is heat-cured, and then the protective film 1 is formed on the surface of the silicon gel 12 in the mode shown in FIG. 9C.
Coat 3. As the protective film 13, it is possible to use a silicon-based or epoxy-based resin that has a hardness of 0.3 MPa or more, more preferably a complex elastic modulus of 5 MPa or more after the thermosetting.

【００９７】同保護膜１３のコーティングを終えると、
これも同様に熱硬化せしめ、最後にケース１０の上辺に
蓋１４を接着して、図８に示した同第４の実施形態の半
導体装置構造を得る。When the coating of the protective film 13 is finished,
Similarly, this is also heat-cured, and finally the lid 14 is adhered to the upper side of the case 10 to obtain the semiconductor device structure of the fourth embodiment shown in FIG.

【００９８】このように、図６（ｂ）に例示した構造に
代え、この第４の実施形態にかかる半導体装置構造を採
用することで、少なくとも上述した封止材（シリコンゲ
ル、保護膜）の熱硬化処理については、その処理回数を
確実に減らすことができるようになる。As described above, by using the semiconductor device structure according to the fourth embodiment in place of the structure illustrated in FIG. 6B, at least the above-mentioned sealing material (silicon gel, protective film) can be formed. With respect to the heat curing treatment, the number of treatments can be surely reduced.

【００９９】なお、同第４の実施形態の装置にあって
も、蓋１４を接着する接着剤として、上記保護膜１３と
同一系統の樹脂接着剤が用いられる場合には、上記保護
膜１３のコーティング後、これを熱硬化せしめる前に蓋
１４の接着を行い、これら保護膜１３の熱硬化と接着剤
の熱硬化とを同時に実行することができる。Even in the apparatus of the fourth embodiment, when a resin adhesive of the same system as the protective film 13 is used as the adhesive for adhering the lid 14, the protective film 13 can be used. After coating, the lid 14 is adhered before being thermoset, and the protective film 13 and the adhesive can be thermoset at the same time.

【０１００】また、同第４の実施形態の装置にあって
も、上記保護膜１３として、上述したコーティング材の
他に、金属板や樹脂板等の板材を用いることもできる。
そしてこの場合には、該保護膜１３としての板材によっ
て上記シリコンゲル１２の表面を覆い、密閉することと
なる。Also in the apparatus according to the fourth embodiment, a plate material such as a metal plate or a resin plate can be used as the protective film 13 in addition to the above-mentioned coating material.
In this case, the surface of the silicon gel 12 is covered with the plate material as the protective film 13 and hermetically sealed.

【０１０１】また、同保護膜１３として特に金属板等が
用いられる場合には、外部から照射されるα線に起因し
て半導体素子２内の記憶情報が破壊されるなどといった
事態から同半導体素子２を保護することができるように
もなる。When a metal plate or the like is used as the protective film 13, in particular, the stored information in the semiconductor element 2 is destroyed due to the α-rays emitted from the outside. It will also be possible to protect 2.

【０１０２】ところで、以上の各実施形態においては何
れも、ワイヤボンディングによって半導体素子が基板実
装されている半導体装置のみを例示し、それら半導体装
置にあってケース内にゲルが充填され且つこれが振動さ
れる場合でも、ボンディングワイヤの切断を好適に防止
することのできる装置構造について示した。By the way, in each of the above embodiments, only semiconductor devices having semiconductor elements mounted on the substrate by wire bonding are illustrated, and in these semiconductor devices, the case is filled with gel and vibrated. In this case, the device structure capable of suitably preventing the cutting of the bonding wire has been shown.

【０１０３】しかし、この発明にかかる半導体装置の構
造は、これらワイヤボンディングによって基板実装され
る半導体装置への適用に限定されるものではない。他に
例えば、テープキャリアボンディングやフリップチップ
ボンディング等、他の形態での基板実装が施される半導
体装置であれ、これがケースに内装され、少なくとも基
板実装されている半導体素子を覆うよう同ケース内にゲ
ルが充填される構造のものであれば、この発明の適用に
よって、それらゲルの不要な振動、流動は的確に抑制さ
れるようになる。振動、流動するゲルは、ケース或いは
蓋の構造によってはこれがケース外部に流出する虞もあ
るなど、該ゲルの振動、流動が、ここで例示した半導体
装置のようなワイヤボンディングが施されたものに限ら
れることなく無視できないものとなっていることは前述
した通りである。However, the structure of the semiconductor device according to the present invention is not limited to the application to the semiconductor device mounted on the substrate by the wire bonding. In addition, for example, a semiconductor device which is mounted on a substrate in another form such as tape carrier bonding or flip chip bonding, and which is housed in a case, and is housed in the case so as to cover at least the semiconductor element mounted on the substrate. By applying the present invention, unnecessary vibrations and flows of the gels can be properly suppressed as long as they have a structure filled with gels. The vibrating and flowing gel may flow out of the case depending on the structure of the case or the lid. As mentioned above, it is not limited and cannot be ignored.

【図面の簡単な説明】[Brief description of drawings]

【図１】この発明にかかる半導体装置の第１の実施形態
を示す断面図。FIG. 1 is a sectional view showing a first embodiment of a semiconductor device according to the present invention.

【図２】同第１の実施形態の装置の製造プロセスを例示
する断面図。FIG. 2 is a cross-sectional view illustrating the manufacturing process of the device according to the first embodiment.

【図３】この発明にかかる半導体装置の第２の実施形態
を示す断面図。FIG. 3 is a sectional view showing a second embodiment of a semiconductor device according to the present invention.

【図４】同第２の実施形態の装置の要部を拡大して示す
断面図。FIG. 4 is an enlarged cross-sectional view showing a main part of the device according to the second embodiment.

【図５】同第２の実施形態の装置の製造プロセスを例示
する断面図。FIG. 5 is a cross-sectional view illustrating the manufacturing process of the device according to the second embodiment.

【図６】この発明にかかる半導体装置の第３の実施形態
を示す断面図。FIG. 6 is a sectional view showing a third embodiment of the semiconductor device according to the present invention.

【図７】同第３の実施形態の装置の製造プロセスを例示
する断面図。FIG. 7 is a cross-sectional view illustrating the manufacturing process of the device according to the third embodiment.

【図８】この発明にかかる半導体装置の第４の実施形態
を示す断面図。FIG. 8 is a sectional view showing a fourth embodiment of a semiconductor device according to the present invention.

【図９】同第４の実施形態の装置の製造プロセスを例示
する断面図。FIG. 9 is a cross-sectional view illustrating the manufacturing process of the device according to the fourth embodiment.

【図１０】従来の半導体装置の一例を示す断面図。FIG. 10 is a sectional view showing an example of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

１（１ａ、１ｂ、１ｃ）…セラミック基板、２…半導体
素子、３…ボンディングワイヤ、４、５、６、７…コン
デンサ等の部品、１０…ケース、１１…接着剤、１２…
シリコンゲル、１３…保護膜（シリコン系若しくはエポ
キシ系樹脂）、１４…蓋、１５…シリコンゲル、１６…
蓋、１６ａ、１６ｂ…突設部。1 (1a, 1b, 1c) ... Ceramic substrate, 2 ... Semiconductor element, 3 ... Bonding wire, 4, 5, 6, 7 ... Components such as capacitors, 10 ... Case, 11 ... Adhesive, 12 ...
Silicon gel, 13 ... Protective film (silicon or epoxy resin), 14 ... Lid, 15 ... Silicon gel, 16 ...
Lids, 16a, 16b ... Protrusions.

Claims (8)

【特許請求の範囲】[Claims] 【請求項１】基板実装された半導体素子がケースに内装
され、少なくともこの半導体素子を覆うようケース内に
ゲルが充填される半導体装置において、 前記ゲルの表面が同ゲルよりも弾性率の高い保護膜によ
って覆われてなることを特徴とする半導体装置。1. A semiconductor device in which a semiconductor element mounted on a substrate is housed in a case, and a gel is filled in the case so as to cover at least the semiconductor element, wherein the surface of the gel has a higher elastic modulus than the gel. A semiconductor device characterized by being covered with a film. 【請求項２】前記基板は凹部を有する積層基板であり、 前記半導体素子は、同積層基板の前記凹部に実装されて
なる請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein the substrate is a laminated substrate having a concave portion, and the semiconductor element is mounted in the concave portion of the laminated substrate. 【請求項３】前記ゲルは、前記半導体素子を覆い且つ前
記積層基板の凹部から溢れ出ない量だけ充填される請求
項２記載の半導体装置。3. The semiconductor device according to claim 2, wherein the gel is filled in an amount that covers the semiconductor element and does not overflow from the concave portion of the laminated substrate. 【請求項４】前記半導体素子は、ワイヤボンディングに
よって前記基板に実装され、 前記ゲルは、ボンディングワイヤの上端を覆い得る量だ
け充填される請求項１または２または３記載の半導体装
置。4. The semiconductor device according to claim 1, wherein the semiconductor element is mounted on the substrate by wire bonding, and the gel is filled in an amount sufficient to cover the upper end of the bonding wire. 【請求項５】前記ゲルは、複素弾性率１６０Ｐａ以下の
硬度を有するシリコンゲルからなり、 前記保護膜は、複素弾性率０．３ＭＰａ以上の硬度を有
するシリコン系、若しくはエポキシ系樹脂からなる請求
項１または２または３または４記載の半導体装置。5. The gel is made of a silicon gel having a hardness of a complex elastic modulus of 160 Pa or less, and the protective film is made of a silicone resin or an epoxy resin having a hardness of a complex elastic modulus of 0.3 MPa or more. The semiconductor device according to 1 or 2 or 3 or 4. 【請求項６】基板実装された半導体素子がケースに内装
され、少なくともこの半導体素子を覆うようケース内に
ゲルが充填される半導体装置において、 前記基板は凹部を有する積層基板であり、 前記半導体素子は、同積層基板の前記凹部に実装されて
なり、 前記ゲルは、前記半導体素子を覆い且つ前記積層基板の
凹部から溢れ出ない量だけ充填されることを特徴とする
半導体装置。6. A semiconductor device in which a semiconductor element mounted on a substrate is housed in a case, and a gel is filled in the case so as to cover at least the semiconductor element, wherein the substrate is a laminated substrate having a recess, Is mounted in the recess of the laminated substrate, and the gel is filled in an amount that covers the semiconductor element and does not overflow from the recess of the laminated substrate. 【請求項７】前記半導体素子は、ワイヤボンディングに
よって前記基板に実装され、 前記ゲルは、ボンディングワイヤの上端を覆い得る量だ
け充填される請求項６記載の半導体装置。7. The semiconductor device according to claim 6, wherein the semiconductor element is mounted on the substrate by wire bonding, and the gel is filled in an amount sufficient to cover the upper end of the bonding wire. 【請求項８】前記ゲルは、複素弾性率８０〜１６０Ｐａ
の硬度を有するシリコンゲルからなる請求項６または７
記載の半導体装置。8. The gel has a complex elastic modulus of 80 to 160 Pa.
6. A silicon gel having a hardness of 6.
13. The semiconductor device according to claim 1.
JP5472996A 1996-03-12 1996-03-12 Semiconductor device Expired - Fee Related JP3588899B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5472996A JP3588899B2 (en) 1996-03-12 1996-03-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5472996A JP3588899B2 (en) 1996-03-12 1996-03-12 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH09246430A true JPH09246430A (en) 1997-09-19
JP3588899B2 JP3588899B2 (en) 2004-11-17

Family

ID=12978901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5472996A Expired - Fee Related JP3588899B2 (en) 1996-03-12 1996-03-12 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3588899B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10234477A1 (en) * 2001-08-28 2003-03-27 Mitsubishi Electric Corp Power semiconductor device
EP1355351A1 (en) * 2001-01-23 2003-10-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
GB2400238A (en) * 2003-02-21 2004-10-06 Visteon Global Tech Inc Slosh suppressor and heat sink
JP2006047190A (en) * 2004-08-06 2006-02-16 Denso Corp Pressure sensor
US7675150B2 (en) 2006-06-02 2010-03-09 Denso Corporation Electric circuit device and related manufacturing method
JPWO2016120997A1 (en) * 2015-01-27 2017-04-27 三菱電機株式会社 Semiconductor module

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1355351A1 (en) * 2001-01-23 2003-10-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
EP1355351A4 (en) * 2001-01-23 2009-08-19 Mitsubishi Electric Corp Semiconductor device
DE10234477A1 (en) * 2001-08-28 2003-03-27 Mitsubishi Electric Corp Power semiconductor device
GB2400238A (en) * 2003-02-21 2004-10-06 Visteon Global Tech Inc Slosh suppressor and heat sink
GB2400238B (en) * 2003-02-21 2005-03-16 Visteon Global Tech Inc Slosh suppressor and heat sink
JP2006047190A (en) * 2004-08-06 2006-02-16 Denso Corp Pressure sensor
US7675150B2 (en) 2006-06-02 2010-03-09 Denso Corporation Electric circuit device and related manufacturing method
JPWO2016120997A1 (en) * 2015-01-27 2017-04-27 三菱電機株式会社 Semiconductor module
CN107210270A (en) * 2015-01-27 2017-09-26 三菱电机株式会社 Semiconductor module
US10224257B2 (en) 2015-01-27 2019-03-05 Mitsubishi Electric Corporation Semiconductor module

Also Published As

Publication number Publication date
JP3588899B2 (en) 2004-11-17

Similar Documents

Publication Publication Date Title
JP5415823B2 (en) Electronic circuit device and manufacturing method thereof
US6195260B1 (en) Flexible printed circuit board unit having electronic parts mounted thereon
JP3316714B2 (en) Semiconductor device
JP2562661Y2 (en) Mounting structure of piezoelectric element
US6467139B1 (en) Mounting structure and mounting method for surface acoustic wave element
JPH05212995A (en) Chip card and method for its production
JP2001144213A (en) Method for manufacturing semiconductor device and semiconductor device
US5539253A (en) Resin-sealed semiconductor device
JPH09246430A (en) Semiconductor device
JPS6077446A (en) Sealed semiconductor device
JP2737582B2 (en) Module substrate sealing frame
JP2004506317A (en) Electrical component and method of making the electrical component
JPH03116960A (en) Semiconductor device
JP2674273B2 (en) Electronic ignition device for internal combustion engine
KR100873420B1 (en) Printed circuit board capable bonding different wire each other and semiconductor power module using the printed circuit board
KR940011380B1 (en) Semiconductor lead frame
KR200286322Y1 (en) Semiconductor package
JPH10107086A (en) Electronic circuit device incorporating semiconductor element
JPS6042617B2 (en) semiconductor equipment
JPH0682763B2 (en) Semiconductor device
JPH0351299B2 (en)
JPH07169870A (en) Manufacture of integrated circuit
JPH06163729A (en) Sealing structure for semiconductor device
JPH02129950A (en) Resin-sealed semiconductor device
JPS6066836A (en) Sealed semiconductor device

Legal Events

Date Code Title Description
A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Written amendment

Effective date: 20040521

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040727

A61 First payment of annual fees (during grant procedure)

Effective date: 20040809

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20100827

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20110827

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20130827

LAPS Cancellation because of no payment of annual fees