JPH09238078A - ディジタル／アナログ変換器 - Google Patents
ディジタル／アナログ変換器Info
- Publication number
- JPH09238078A JPH09238078A JP1287997A JP1287997A JPH09238078A JP H09238078 A JPH09238078 A JP H09238078A JP 1287997 A JP1287997 A JP 1287997A JP 1287997 A JP1287997 A JP 1287997A JP H09238078 A JPH09238078 A JP H09238078A
- Authority
- JP
- Japan
- Prior art keywords
- current
- differential
- amplifier
- digital
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 電流源のエネルギーの利用効率を差動処理に
より向上すると共にダイナミックレンジの増大を可能と
する、かつ集積化に適したディジタル／アナログ変換器
を提供する。 【解決手段】 電流源Ｓ1 〜ＳN の各々が関連するスイ
ッチＩ11、Ｉ21、…Ｉ1N、Ｉ2Nを介して第１電流シンク
Ｐ1 又は第２電流シンクＰ2 と接続し、被変換ディジタ
ル信号で活性化されるこれら電流源が導出する電流と電
流シンクＰ1 、Ｐ 2 が吸収する電流との間の差を差動・
差動増幅器Ａ2 が被変換ディジタル信号に関係した差電
圧に変換し、それぞれの電流源が導出する電流の一定値
を電流シンクＰ1 、Ｐ2 が吸収し、差動・差動増幅器Ａ
2 がまた活性時間フィルタを形成してこの変換器の出力
電圧であるアナログ信号を発生する。
より向上すると共にダイナミックレンジの増大を可能と
する、かつ集積化に適したディジタル／アナログ変換器
を提供する。 【解決手段】 電流源Ｓ1 〜ＳN の各々が関連するスイ
ッチＩ11、Ｉ21、…Ｉ1N、Ｉ2Nを介して第１電流シンク
Ｐ1 又は第２電流シンクＰ2 と接続し、被変換ディジタ
ル信号で活性化されるこれら電流源が導出する電流と電
流シンクＰ1 、Ｐ 2 が吸収する電流との間の差を差動・
差動増幅器Ａ2 が被変換ディジタル信号に関係した差電
圧に変換し、それぞれの電流源が導出する電流の一定値
を電流シンクＰ1 、Ｐ2 が吸収し、差動・差動増幅器Ａ
2 がまた活性時間フィルタを形成してこの変換器の出力
電圧であるアナログ信号を発生する。
Description
【０００１】
【発明の属する技術分野】本発明は、差動ディジタル／
アナログ変換器、特に電流源を使用するディジタル／ア
ナログ変換器に関する。
アナログ変換器、特に電流源を使用するディジタル／ア
ナログ変換器に関する。
【０００２】
【発明が解決しようとする課題】一般に、電流源による
解決を使用するディジタル／アナログ変換器は単極型の
ものであり、このことは変換の過程で使用されない電流
源の回路網の一部分が地面にタップオフされ、それであ
るから、そのエネルギーの最高50％までが使用されずに
失われる。
解決を使用するディジタル／アナログ変換器は単極型の
ものであり、このことは変換の過程で使用されない電流
源の回路網の一部分が地面にタップオフされ、それであ
るから、そのエネルギーの最高50％までが使用されずに
失われる。
【０００３】
【課題を解決するための手段】本発明は、上述の機能を
回路内に集積化することを可能とし、それゆえ使用され
るシリコンの表面積を減少させる、かつ既知のデバイス
と比較して改善された性能を示す、電流源を用いて得ら
れる新規なディジタル／アナログ変換器（ＤＡＣとも云
う）アーキテクチャを提供する。
回路内に集積化することを可能とし、それゆえ使用され
るシリコンの表面積を減少させる、かつ既知のデバイス
と比較して改善された性能を示す、電流源を用いて得ら
れる新規なディジタル／アナログ変換器（ＤＡＣとも云
う）アーキテクチャを提供する。
【０００４】それゆえ、本発明の主題はディジタル／ア
ナログ変換器であり、この変換器は電流源を含み、これ
らの電流源の各々が第１電流共通シンク又は第２電流共
通シンクと電流源を接続するためのスイッチと関連し、
この変換器はまた、変換しようとするディジタル信号で
以て活性化されるこれらの電流源によって導出される電
流とこれらの電流シンクによって吸収される電流との間
の差を上掲のディジタル信号に関係した差電圧に変換す
る差動・差動増幅器、及びそれぞれの電流源によって導
出される電流の一定値を吸収する上掲の第１電流シンク
及び第２電流シンクを含み、この差動・差動増幅器が活
性時間フィルタを形成しこのフィルタの出力電圧がこの
変換器によって発生されるアナログ信号を形成すること
を特徴とする。
ナログ変換器であり、この変換器は電流源を含み、これ
らの電流源の各々が第１電流共通シンク又は第２電流共
通シンクと電流源を接続するためのスイッチと関連し、
この変換器はまた、変換しようとするディジタル信号で
以て活性化されるこれらの電流源によって導出される電
流とこれらの電流シンクによって吸収される電流との間
の差を上掲のディジタル信号に関係した差電圧に変換す
る差動・差動増幅器、及びそれぞれの電流源によって導
出される電流の一定値を吸収する上掲の第１電流シンク
及び第２電流シンクを含み、この差動・差動増幅器が活
性時間フィルタを形成しこのフィルタの出力電圧がこの
変換器によって発生されるアナログ信号を形成すること
を特徴とする。
【０００５】
【発明の実施例の形態】図１は、既知の単極型技術の可
能な実施例を示す。
能な実施例を示す。
【０００６】図１に示された回路は、Ｎ個の電流源Ｓ1
〜ＳN の集合を含み、これらの電流源の各々が第１スイ
ッチＩ11〜Ｉ1Nを経由してアースにリンクされ、かつ第
２スイッチＩ21〜Ｉ2Nによって電流シンクＰ1 にリンク
されている。
〜ＳN の集合を含み、これらの電流源の各々が第１スイ
ッチＩ11〜Ｉ1Nを経由してアースにリンクされ、かつ第
２スイッチＩ21〜Ｉ2Nによって電流シンクＰ1 にリンク
されている。
【０００７】スイッチＩ11、Ｉ21、…Ｉ1N、Ｉ2Nは対結
合され、したがって、１つのスイッチが開らかれている
とき、他のスイッチは閉じられ、またこの関係を入れ換
えられる。これらのスイッチは、２×２式に二位置スイ
ッチを形成する。
合され、したがって、１つのスイッチが開らかれている
とき、他のスイッチは閉じられ、またこの関係を入れ換
えられる。これらのスイッチは、２×２式に二位置スイ
ッチを形成する。
【０００８】スイッチＩ22〜Ｉ2Nは、更に、増幅器Ａ1
の第１入力にリンクされ、この増幅器の第２入力は電圧
Ｖcmにリンクされ、他方、この増幅器の出力は抵抗器Ｒ
を介してこの増幅器の第１入力にリンクされている。
の第１入力にリンクされ、この増幅器の第２入力は電圧
Ｖcmにリンクされ、他方、この増幅器の出力は抵抗器Ｒ
を介してこの増幅器の第１入力にリンクされている。
【０００９】スイッチＩ11〜Ｉ1N，Ｉ21〜Ｉ2Nの制御端
子は、変換しようとするディジタルコード用の入力に接
続されている。
子は、変換しようとするディジタルコード用の入力に接
続されている。
【００１０】印加されるディジタルコードのｎビットの
性質に従って、相当するスイッチがターンオン又はター
ンオフされる。
性質に従って、相当するスイッチがターンオン又はター
ンオフされる。
【００１１】増幅器Ａ1 の第１入力に現れる電流は、
（ｎ−Ｎ／２）Ｉに等しい。
（ｎ−Ｎ／２）Ｉに等しい。
【００１２】（Ｎ／２）Ｉに等しい電流は電流シンクＰ
1 内を流れるのに対して、（Ｎ−ｎ）Ｉに等しい電流は
スイッチＩ11〜Ｉ1Nの結線を通してアースへ流れる。
1 内を流れるのに対して、（Ｎ−ｎ）Ｉに等しい電流は
スイッチＩ11〜Ｉ1Nの結線を通してアースへ流れる。
【００１３】それで、増幅器Ａ1 の出力に電圧Ｖ＝Ｖcm
−Ｒ×（ｎ−Ｎ／２）Ｉが現れ、これがこの変換器から
のアナログ出力信号である。
−Ｒ×（ｎ−Ｎ／２）Ｉが現れ、これがこの変換器から
のアナログ出力信号である。
【００１４】図１の回路の動作の結果、電流源Ｓ1 〜Ｓ
N によって導出された電流の或るものがディジタル／ア
ナログ変換中に失われる。
N によって導出された電流の或るものがディジタル／ア
ナログ変換中に失われる。
【００１５】図２は、図１を参照して説明された回路の
差動モードへの配置変更を示す。
差動モードへの配置変更を示す。
【００１６】図２に示された回路は図１のそれに類似し
ており、したがってこれら２つの回路の同じ構成要素は
同じ参照符号を付けられている。
ており、したがってこれら２つの回路の同じ構成要素は
同じ参照符号を付けられている。
【００１７】この回路が図１のそれと異なる点は、第２
電流シンクＰ2 がスイッチＩ11，Ｉ 1Nの直列結線とアー
スとの間に接続されていること、及び電流シンクＰ2 が
差動・差動増幅器Ａ2 の負入力に接続され、他方、スイ
ッチＩ21〜Ｉ2Nにリンクされた電流シンクＰ1 がこの増
幅器の正入力に接続されていることである。
電流シンクＰ2 がスイッチＩ11，Ｉ 1Nの直列結線とアー
スとの間に接続されていること、及び電流シンクＰ2 が
差動・差動増幅器Ａ2 の負入力に接続され、他方、スイ
ッチＩ21〜Ｉ2Nにリンクされた電流シンクＰ1 がこの増
幅器の正入力に接続されていることである。
【００１８】第１抵抗器Ｒ1 が増幅器Ａ2 の正入力及び
相当する負出力との間に接続されているのに対して、抵
抗器Ｒ1 と同じ値の第２抵抗器Ｒ2 がこの増幅器の負入
力と正出力との間に接続されている。
相当する負出力との間に接続されているのに対して、抵
抗器Ｒ1 と同じ値の第２抵抗器Ｒ2 がこの増幅器の負入
力と正出力との間に接続されている。
【００１９】これらの条件の下で、電流源Ｓ1 〜ＳN に
よって導出される電流ＮＩは、電流シンクＰ1 ，Ｐ2 の
各々を流れる電流（Ｎ／２）Ｉに分流される。
よって導出される電流ＮＩは、電流シンクＰ1 ，Ｐ2 の
各々を流れる電流（Ｎ／２）Ｉに分流される。
【００２０】電流（ｎ−Ｎ／２）Ｉが増幅器Ａ2 の正入
力に供給されるのに対して、電流（Ｎ／２−ｎ）Ｉがこ
の増幅器の負入力に供給される。
力に供給されるのに対して、電流（Ｎ／２−ｎ）Ｉがこ
の増幅器の負入力に供給される。
【００２１】そこで、次のような電圧がこの増幅器の出
力に現れる。
力に現れる。
【００２２】
【数１】Ｖ− ＝Ｖcm−Ｒ（ｎ−Ｎ／２）Ｉ Ｖ＋ ＝Ｖcm−Ｒ（Ｎ／２−ｎ）Ｉ 及びＲは抵抗器Ｒ1 ，Ｒ2 の値である。
【００２３】この結果、この増幅器の出力端子に次のよ
うな電圧が現れる。
うな電圧が現れる。
【００２４】
【数２】 Ｖcm＝Ｖ＋ − Ｖ− ＝ −Ｒ（Ｎ−２ｎ）Ｉ
【００２５】差動による解決は、エネルギーを最適化す
ることを可能にし、及びこの解決は能働回路への補助と
して、単極型設計で使用されない電流源を使用する可能
性を与える。
ることを可能にし、及びこの解決は能働回路への補助と
して、単極型設計で使用されない電流源を使用する可能
性を与える。
【００２６】等価単極型ディジタル／アナログ変換器の
使用される電流源が差信号の１つの極性を発生するのに
対して、１つの等価端でこのディジタル／アナログ変換
器の使用されない電流源は差信号の他の極性を発生す
る。
使用される電流源が差信号の１つの極性を発生するのに
対して、１つの等価端でこのディジタル／アナログ変換
器の使用されない電流源は差信号の他の極性を発生す
る。
【００２７】更に、エネルギーの浪費を減少させるため
に、差動による解決は、次の利点を持たらす。
に、差動による解決は、次の利点を持たらす。
【００２８】１） 変換器のダイナミックレンジを２倍
にし、このことは信号対雑音比を６ｄＢだけ増大させる
ことを意味する。
にし、このことは信号対雑音比を６ｄＢだけ増大させる
ことを意味する。
【００２９】２） 漂遊信号（電源雑音、結合信号）を
差信号に擾乱を与えない共通モード信号に変換する。
差信号に擾乱を与えない共通モード信号に変換する。
【００３０】この解決の欠点は、二重シンクを伴う電流
源を要することである。
源を要することである。
【００３１】本発明によれば、この欠点は、後に説明さ
れるように、変換器のオセット電圧を補償するために使
用される。
れるように、変換器のオセット電圧を補償するために使
用される。
【００３２】アナログ信号は電流の形でよりも電圧の形
で時間のほとんどを通して使用されるので、電流／電圧
変換は差電流を連続能働時間フィルタ内へ注入すること
によって達成され、このフィルタは変換器のサンプリン
グ中発生される高周波信号を減少させる。
で時間のほとんどを通して使用されるので、電流／電圧
変換は差電流を連続能働時間フィルタ内へ注入すること
によって達成され、このフィルタは変換器のサンプリン
グ中発生される高周波信号を減少させる。
【００３３】ここに説明した図２の構成から判るよう
に、第２シンクを形成する電流源が図１の回路に追加さ
れ、かつ差動入力及び差動出力を備えた差動・差動増幅
器が使用される。この配置変更は、増幅器の出力変動幅
を２倍にし、それであるから変換器のダイナミックレン
ジを２倍に増すと云う利点を持たらす。信号対雑音比を
６ｄＢだけ増大することが、エネルギーの面で犠牲を伴
うことなく達成される。
に、第２シンクを形成する電流源が図１の回路に追加さ
れ、かつ差動入力及び差動出力を備えた差動・差動増幅
器が使用される。この配置変更は、増幅器の出力変動幅
を２倍にし、それであるから変換器のダイナミックレン
ジを２倍に増すと云う利点を持たらす。信号対雑音比を
６ｄＢだけ増大することが、エネルギーの面で犠牲を伴
うことなく達成される。
【００３４】単極型解決（図１）では、増幅器Ａ1 は、
ディジタル／アナログ変換器の電流源と電流シンクとの
共通接続点をこの増幅器の正端子に印加される共通モー
ド電圧Ｖcmに従わせる。差動による解決では、増幅器Ａ
2 は、もはや共通モード電圧基準端子を有さない。
ディジタル／アナログ変換器の電流源と電流シンクとの
共通接続点をこの増幅器の正端子に印加される共通モー
ド電圧Ｖcmに従わせる。差動による解決では、増幅器Ａ
2 は、もはや共通モード電圧基準端子を有さない。
【００３５】ディジタル／アナログ変換器の正出力及び
負出力における共通モード電圧を制御するために、追加
の増幅器が必要である。
負出力における共通モード電圧を制御するために、追加
の増幅器が必要である。
【００３６】図３に示されるように、２つの入力段を備
える特徴を有する増幅器Ａ3 は、ディジタル／アナログ
変換器の電流源と２つの電流シンクＰ1 ，Ｐ2 とに共通
であるΣ＋及びΣ−接続点に印加される電圧の平均値を
評価し、この平均値を共通モード電圧Ｖcmと比較し、か
つΣ＋及びΣ−接続点を理想的にＶcmに等しい電位に維
持するように、電流シンクＰ1 ，Ｐ2 のバイアス信号を
制御する。
える特徴を有する増幅器Ａ3 は、ディジタル／アナログ
変換器の電流源と２つの電流シンクＰ1 ，Ｐ2 とに共通
であるΣ＋及びΣ−接続点に印加される電圧の平均値を
評価し、この平均値を共通モード電圧Ｖcmと比較し、か
つΣ＋及びΣ−接続点を理想的にＶcmに等しい電位に維
持するように、電流シンクＰ1 ，Ｐ2 のバイアス信号を
制御する。
【００３７】Σ＋及びΣ−における電圧差が増幅器Ａ2
の帰還ループによって最少にされるので、増幅器Ａ3 の
非線形性に起因するΣ＋及びΣ−の電圧の平均値の計算
上の誤りもまた、増幅器Ａ2 の帰還ループによって最少
にされる。
の帰還ループによって最少にされるので、増幅器Ａ3 の
非線形性に起因するΣ＋及びΣ−の電圧の平均値の計算
上の誤りもまた、増幅器Ａ2 の帰還ループによって最少
にされる。
【００３８】上述された差動による解決に第２電流シン
クを追加することの欠点を、オフセット電圧補償回路網
に有利に使用することができる。この二重電流シンクを
利用して、２つの電流シンクを使用することによって補
助ディジタル／アナログ変換器を得、これが主変換器の
オフセット電圧を補償することを可能にする。
クを追加することの欠点を、オフセット電圧補償回路網
に有利に使用することができる。この二重電流シンクを
利用して、２つの電流シンクを使用することによって補
助ディジタル／アナログ変換器を得、これが主変換器の
オフセット電圧を補償することを可能にする。
【００３９】図４は、２つの電流シンクをオフセット補
償用補助ディジタル／アナログ変換器に変換する方法を
示す。
償用補助ディジタル／アナログ変換器に変換する方法を
示す。
【００４０】図４の回路は、図３のそれに類似してい
る。
る。
【００４１】この回路が図３と異なる点は、電流シンク
Ｐ1 ，Ｐ2 を直接制御する代わりに、増幅器Ａ3 の出力
を、増幅器Ａ2 の負入力及び正入力にそれぞれ図３の場
合のように接続された２つの電流シンクＰ1 ，Ｐ2 を含
むいくつかの電流シンクの制御端子に接続し、及びＭ個
のシンクによって形成された電流シンクＰ11〜Ｐ1Mの制
御端子に接続し、電流シンクＰ11〜Ｐ1Mは、本実施例で
は、オフセットディジタルコードｋによって制御される
対結合された補助スイッチＩ31〜I3M ，Ｉ41〜Ｉ4Mによ
って形成された切り換えスイッチを経由して、一方でス
イッチＩ11，Ｉ 1N及びスイッチＩ21，Ｉ2Nの接続点とア
ースとの間に接続される。
Ｐ1 ，Ｐ2 を直接制御する代わりに、増幅器Ａ3 の出力
を、増幅器Ａ2 の負入力及び正入力にそれぞれ図３の場
合のように接続された２つの電流シンクＰ1 ，Ｐ2 を含
むいくつかの電流シンクの制御端子に接続し、及びＭ個
のシンクによって形成された電流シンクＰ11〜Ｐ1Mの制
御端子に接続し、電流シンクＰ11〜Ｐ1Mは、本実施例で
は、オフセットディジタルコードｋによって制御される
対結合された補助スイッチＩ31〜I3M ，Ｉ41〜Ｉ4Mによ
って形成された切り換えスイッチを経由して、一方でス
イッチＩ11，Ｉ 1N及びスイッチＩ21，Ｉ2Nの接続点とア
ースとの間に接続される。
【００４２】この接続配置の結果、電流源Ｓ1 〜ＳN に
よって導出される電流の組合わせが上述の電流シンク間
に次のように分流される。
よって導出される電流の組合わせが上述の電流シンク間
に次のように分流される。
【００４３】電流シンクＰ1 は電流（Ｎ−Ｍ）２×Ｉを
搬送し、電流シンクＰ2 は電流（Ｎ−Ｍ）２×Ｉを搬送
し、増幅器Ａ2 の正入力に供給される電流は（ｎ−ｋ−
（Ｎ＋Ｍ）／２）Ｉに等しく、増幅器Ａ2 の負入力に供
給される電流は−（ｎ−ｋ−（Ｎ＋Ｍ）／２）Ｉに等し
い。
搬送し、電流シンクＰ2 は電流（Ｎ−Ｍ）２×Ｉを搬送
し、増幅器Ａ2 の正入力に供給される電流は（ｎ−ｋ−
（Ｎ＋Ｍ）／２）Ｉに等しく、増幅器Ａ2 の負入力に供
給される電流は−（ｎ−ｋ−（Ｎ＋Ｍ）／２）Ｉに等し
い。
【００４４】次の電圧が増幅器Ａ2 の正入力及び負入力
にそれぞれ現れる。
にそれぞれ現れる。
【００４５】
【数３】 Ｖ− ＝Ｖcm−Ｒ（ｎ−ｋ−（Ｎ＋Ｍ）／２）Ｉ Ｖ＋ ＝Ｖcm＋Ｒ（ｎ−ｋ−（Ｎ＋Ｍ）／２）Ｉ
【００４６】この増幅器の差動出力電圧は、次のようで
ある。
ある。
【００４７】
【数４】Ｖｄｉｆｆ＝Ｖ＋ − Ｖ−．
【００４８】この新規なディジタル／アナログ変換器
は、有効信号のディジタルコードの面でダイナミックレ
ンジを喪失することなく、このディジタル／アナログ変
換器内及び電流／電圧変換器及びフィルタ内の不整合に
よって発生されるオフセット電圧を補償することを可能
とする。
は、有効信号のディジタルコードの面でダイナミックレ
ンジを喪失することなく、このディジタル／アナログ変
換器内及び電流／電圧変換器及びフィルタ内の不整合に
よって発生されるオフセット電圧を補償することを可能
とする。
【００４９】最後に、利得上の誤りを最少限に減少させ
るために、連続低域通過フィルタ内に使用される抵抗器
が、主ディジタル／アナログ変換器の基準電流を設定す
る抵抗器と対にされる。
るために、連続低域通過フィルタ内に使用される抵抗器
が、主ディジタル／アナログ変換器の基準電流を設定す
る抵抗器と対にされる。
【００５０】可能な実施例が図５に示されている。
【００５１】図４の回路に基づいて作成されたこの回路
は、電流シンクＰ1 ，Ｐ2 に接続されて、差動・差動増
幅器Ａ2 を含み、この増幅器の各入力と各相当する出力
との間にコンデンサＣ1 ，Ｃ2 が接続されている。差動
・差動増幅器Ａ2 の出力は各々抵抗器Ｒ3 ，Ｒ4 を経由
して追加差動・差動増幅器Ａ4 の入力にリンクされてい
る。
は、電流シンクＰ1 ，Ｐ2 に接続されて、差動・差動増
幅器Ａ2 を含み、この増幅器の各入力と各相当する出力
との間にコンデンサＣ1 ，Ｃ2 が接続されている。差動
・差動増幅器Ａ2 の出力は各々抵抗器Ｒ3 ，Ｒ4 を経由
して追加差動・差動増幅器Ａ4 の入力にリンクされてい
る。
【００５２】増幅器Ａ4 の負出力は、並列接続された抵
抗器Ｒ5 とコンデンサＣ5 で以て形成された回路によっ
て、この増幅器の正入力に接続されている。
抗器Ｒ5 とコンデンサＣ5 で以て形成された回路によっ
て、この増幅器の正入力に接続されている。
【００５３】増幅器Ａ4 の正出力がコンデンサＣ6 の端
子及び抵抗器Ｒ6 の端子に接続されているのに対して、
並列接続された抵抗器Ｒ6 とコンデンサＣ6 のそれぞれ
他の端子が増幅器Ａ4 の負入力に接続され、この負入力
と反対側における抵抗器Ｒ6とコンデンサＣ6 との結線
はこの回路の第２出力を形成する。
子及び抵抗器Ｒ6 の端子に接続されているのに対して、
並列接続された抵抗器Ｒ6 とコンデンサＣ6 のそれぞれ
他の端子が増幅器Ａ4 の負入力に接続され、この負入力
と反対側における抵抗器Ｒ6とコンデンサＣ6 との結線
はこの回路の第２出力を形成する。
【００５４】更に、増幅器Ａ2 の正入力が抵抗器Ｒ7 に
よって増幅器Ａ4 の負出力に接続されているのに対し
て、増幅器Ａ2 の負入力は抵抗器Ｒ6 とコンデンサＣ6
との結線よって形成されたこの回路の出力に抵抗器Ｒ8
を介して接続されている。
よって増幅器Ａ4 の負出力に接続されているのに対し
て、増幅器Ａ2 の負入力は抵抗器Ｒ6 とコンデンサＣ6
との結線よって形成されたこの回路の出力に抵抗器Ｒ8
を介して接続されている。
【００５５】このように構成された回路の出力は、比較
器ＣP の入力に接続され、この比較器の出力はオフセッ
ト補償ループＢＣＤにリンクされている。
器ＣP の入力に接続され、この比較器の出力はオフセッ
ト補償ループＢＣＤにリンクされている。
【００５６】ループＢＣＤの出力は、補助スイッチＩ31
〜Ｉ3N，Ｉ41〜Ｉ4Nを制御する。
〜Ｉ3N，Ｉ41〜Ｉ4Nを制御する。
【００５７】電流（ｎ−ｋ−（Ｎ＋Ｍ）／２）Ｉ及び−
（ｎ−ｋ−（Ｎ＋Ｍ）／２）Ｉが増幅器Ａ2 の入力に供
給される。
（ｎ−ｋ−（Ｎ＋Ｍ）／２）Ｉが増幅器Ａ2 の入力に供
給される。
【００５８】電流（ｎ−ｋ−（Ｎ＋Ｍ）／２）Ｉ及び−
（ｎ−ｋ−（Ｎ＋Ｍ）／２）Ｉが、それぞれ抵抗器
Ｒ7 ，Ｒ8 に流れ、これらの抵抗器は同じ値のものであ
る。
（ｎ−ｋ−（Ｎ＋Ｍ）／２）Ｉが、それぞれ抵抗器
Ｒ7 ，Ｒ8 に流れ、これらの抵抗器は同じ値のものであ
る。
【００５９】補助増幅器Ａ4 の負出力に次の電圧が現れ
る。
る。
【００６０】
【数５】 Ｖ− ＝Ｖcm−Ｒ（ｎ−ｋ−（Ｎ＋Ｍ）／２）Ｉ
【００６１】抵抗器Ｒ6 とコンデンサＣ6 の結線によっ
て形成された出力に次の電圧が現れる。
て形成された出力に次の電圧が現れる。
【００６２】
【数６】 Ｖ＋ ＝Ｖcm−Ｒ（ｎ−ｋ−（Ｎ＋Ｍ）／２）Ｉ
【００６３】それゆえ、次の差動出力電圧がこの回路の
出力に現れる。
出力に現れる。
【００６４】
【数７】Ｖｄｉｆｆ＝Ｖ＋ − Ｖ−
【００６５】
【発明の効果】比較器及び制御回路を追加することによ
って、補助ディジタル／アナログ変換器が、主ディジタ
ル／アナログ変換器及びフィルタを含む系のオフセット
電圧の自己校正に使用されるようになる。
って、補助ディジタル／アナログ変換器が、主ディジタ
ル／アナログ変換器及びフィルタを含む系のオフセット
電圧の自己校正に使用されるようになる。
【００６６】以上の説明に関し更に以下の項を開示す
る。
る。
【００６７】（１） ディジタル／アナログ変換器であ
って、電流源（Ｓ1 からＳN ）であって、各々が、該電
流源を第１電流シンク（Ｐ1 ）又は第２電流シンク（Ｐ
2 ）に接続するためのスイッチ（Ｉ11、Ｉ21、…Ｉ1N、
Ｉ2N）と関連した前記電流源と、変換しようとするディ
ジタル信号で以て活性化される前記電流源（Ｓ1 〜
Ｓ N ）によって導出される電流と前記電流シンク
（Ｐ1 、Ｐ2 ）によって吸収される電流との間の差を前
記ディジタル信号に関係した差電圧に変換する差動・差
動増幅器（Ａ2 ）と、それぞれの前記電流源によって導
出される電流の一定値を吸収する前記第１電流シンクと
前記第２電流シンク（Ｐ1 、Ｐ2 ）とを含み、前記差動
・差動増幅器（Ａ2 ）が活性時間フィルタを形成し、該
フィルタの出力電圧が前記変換器によって発生されるア
ナログ信号を形成することを特徴とするディジタル／ア
ナログ変換器。
って、電流源（Ｓ1 からＳN ）であって、各々が、該電
流源を第１電流シンク（Ｐ1 ）又は第２電流シンク（Ｐ
2 ）に接続するためのスイッチ（Ｉ11、Ｉ21、…Ｉ1N、
Ｉ2N）と関連した前記電流源と、変換しようとするディ
ジタル信号で以て活性化される前記電流源（Ｓ1 〜
Ｓ N ）によって導出される電流と前記電流シンク
（Ｐ1 、Ｐ2 ）によって吸収される電流との間の差を前
記ディジタル信号に関係した差電圧に変換する差動・差
動増幅器（Ａ2 ）と、それぞれの前記電流源によって導
出される電流の一定値を吸収する前記第１電流シンクと
前記第２電流シンク（Ｐ1 、Ｐ2 ）とを含み、前記差動
・差動増幅器（Ａ2 ）が活性時間フィルタを形成し、該
フィルタの出力電圧が前記変換器によって発生されるア
ナログ信号を形成することを特徴とするディジタル／ア
ナログ変換器。
【００６８】（２） 第１項記載のディジタル／アナロ
グ変換器であって、２つの差動入力を備えるモード制御
増幅器（Ａ3 ）の前記入力の各々が前記スイッチ
（Ｉ11、Ｉ 1N、…Ｉ21、Ｉ2N）の第１端子及び第２端子
それぞれと共通モード電圧（Ｖcm）との間に接続され、
かつ前記モード制御増幅器の出力が前記電流シンク（Ｐ
1 、Ｐ2 ）のバイアス信号を制御する前記モード制御増
幅器を更に含むことを特徴とするディジタル／アナログ
変換器。
グ変換器であって、２つの差動入力を備えるモード制御
増幅器（Ａ3 ）の前記入力の各々が前記スイッチ
（Ｉ11、Ｉ 1N、…Ｉ21、Ｉ2N）の第１端子及び第２端子
それぞれと共通モード電圧（Ｖcm）との間に接続され、
かつ前記モード制御増幅器の出力が前記電流シンク（Ｐ
1 、Ｐ2 ）のバイアス信号を制御する前記モード制御増
幅器を更に含むことを特徴とするディジタル／アナログ
変換器。
【００６９】（３） 第２項記載のディジタル／アナロ
グ変換器であって、一方で、前記スイッチ（Ｉ11、
Ｉ1N、…Ｉ21、Ｉ2N）の接続点間に接続され、かつ、他
方で、ディジタルオフセットコード（ｋ）によって制御
される追加スイッチ（Ｉ31からＩ 3N、Ｉ41からＩ4N）を
経由して接地される追加電流シンク（Ｐ11、Ｐ1M）を更
に含み、前記追加電流シンクと該追加シンクの関連スイ
ッチがオフセット電圧補償用補助ディジタル／アナログ
変換器を形成することを特徴とするディジタル／アナロ
グ変換器。
グ変換器であって、一方で、前記スイッチ（Ｉ11、
Ｉ1N、…Ｉ21、Ｉ2N）の接続点間に接続され、かつ、他
方で、ディジタルオフセットコード（ｋ）によって制御
される追加スイッチ（Ｉ31からＩ 3N、Ｉ41からＩ4N）を
経由して接地される追加電流シンク（Ｐ11、Ｐ1M）を更
に含み、前記追加電流シンクと該追加シンクの関連スイ
ッチがオフセット電圧補償用補助ディジタル／アナログ
変換器を形成することを特徴とするディジタル／アナロ
グ変換器。
【００７０】（４） 第３項記載のディジタル／アナロ
グ変換器であって、前記差動・差動増幅器（Ａ2 ）の出
力信号を比較する手段と、前記補助ディジタル／アナロ
グ変換器の前記追加スイッチ（Ｉ31、Ｉ3N、…Ｉ41、Ｉ
4N）用制御信号を送出するオフセット補償手段（ＢＣ
Ｄ）とを含むことを特徴とするディジタル／アナログ変
換器。
グ変換器であって、前記差動・差動増幅器（Ａ2 ）の出
力信号を比較する手段と、前記補助ディジタル／アナロ
グ変換器の前記追加スイッチ（Ｉ31、Ｉ3N、…Ｉ41、Ｉ
4N）用制御信号を送出するオフセット補償手段（ＢＣ
Ｄ）とを含むことを特徴とするディジタル／アナログ変
換器。
【００７１】（５） 第３項及び第４項のうち１つに記
載のディジタル／アナログ変換器であって、前記差動・
差動増幅器（Ａ2 ）の出力に接続された追加差動・差動
増幅器（Ａ4 ）の負出力が並列接続された抵抗器
（Ｒ5 ）とコンデンサ（Ｃ5 ）を通して前記追加差動・
差動増幅器（Ａ4 ）の正入力に接続され、前記追加差動
・差動増幅器の正出力が他のコンデンサ（Ｃ6 ）の１つ
の端子と他の抵抗器（Ｒ6 ）の１つの端子とに接続さ
れ、前記追加差動・差動増幅器（Ａ4 ）の負入力が並列
接続された前記他の抵抗器（Ｒ6 ）の他の端子と前記他
のコンデンサ（Ｃ6 ）のそれぞれ他の端子に接続され、
前記追加差動・差動増幅器（Ａ4 ）の負出力と、前記追
加差動・差動増幅器（Ａ4 ）の負入力の反対端における
前記他の抵抗器（Ｒ6 ）と前記他のコンデンサ（Ｃ6 ）
との結線が前記ディジタル／アナログ変換器の出力を形
成する前記追加差動・差動増幅器（Ａ4 ）を更に含むこ
と、及び一方で、２つの更に他の抵抗器（Ｒ7 、Ｒ8 ）
が、それぞれ、前記差動・差動増幅器（Ａ2 ）のそれぞ
れ正出力及び負出力と前記追加差動・差動増幅器
（Ａ4 ）のそれぞれ負出力及び正出力との間に接続され
ていることを特徴とするディジタル／アナログ変換器。
載のディジタル／アナログ変換器であって、前記差動・
差動増幅器（Ａ2 ）の出力に接続された追加差動・差動
増幅器（Ａ4 ）の負出力が並列接続された抵抗器
（Ｒ5 ）とコンデンサ（Ｃ5 ）を通して前記追加差動・
差動増幅器（Ａ4 ）の正入力に接続され、前記追加差動
・差動増幅器の正出力が他のコンデンサ（Ｃ6 ）の１つ
の端子と他の抵抗器（Ｒ6 ）の１つの端子とに接続さ
れ、前記追加差動・差動増幅器（Ａ4 ）の負入力が並列
接続された前記他の抵抗器（Ｒ6 ）の他の端子と前記他
のコンデンサ（Ｃ6 ）のそれぞれ他の端子に接続され、
前記追加差動・差動増幅器（Ａ4 ）の負出力と、前記追
加差動・差動増幅器（Ａ4 ）の負入力の反対端における
前記他の抵抗器（Ｒ6 ）と前記他のコンデンサ（Ｃ6 ）
との結線が前記ディジタル／アナログ変換器の出力を形
成する前記追加差動・差動増幅器（Ａ4 ）を更に含むこ
と、及び一方で、２つの更に他の抵抗器（Ｒ7 、Ｒ8 ）
が、それぞれ、前記差動・差動増幅器（Ａ2 ）のそれぞ
れ正出力及び負出力と前記追加差動・差動増幅器
（Ａ4 ）のそれぞれ負出力及び正出力との間に接続され
ていることを特徴とするディジタル／アナログ変換器。
【００７２】（６） ディジタル／アナログ変換器であ
って、電流源（Ｓ1 からＳN ）であって、各々が、該電
流源を第１電流シンク（Ｐ1 ）又は第２電流シンク（Ｐ
2 ）に接続するためのスイッチ（Ｉ11、Ｉ21、…Ｉ1N、
Ｉ2N）と関連した前記電流源と、変換しようとするディ
ジタル信号で以て活性化される前記電流源（Ｓ1 からＳ
N ）によって導出される電流と前記電流シンク（Ｐ1 、
Ｐ2 ）によって吸収される電流との間の差を前記ディジ
タル信号に関係した差電圧に変換する差動・差動増幅器
（Ａ2 ）と、それぞれの前記電流源によって導出される
電流の一定値を吸収する前記第１電流シンクと前記第２
電流シンク（Ｐ1 、Ｐ2 ）とを含み、前記差動・差動増
幅器（Ａ2 ）が活性時間フィルタを形成し該フィルタの
出力電圧が前記変換器によって発生されるアナログ信号
を形成することを特徴とするディジタル／アナログ変換
器。
って、電流源（Ｓ1 からＳN ）であって、各々が、該電
流源を第１電流シンク（Ｐ1 ）又は第２電流シンク（Ｐ
2 ）に接続するためのスイッチ（Ｉ11、Ｉ21、…Ｉ1N、
Ｉ2N）と関連した前記電流源と、変換しようとするディ
ジタル信号で以て活性化される前記電流源（Ｓ1 からＳ
N ）によって導出される電流と前記電流シンク（Ｐ1 、
Ｐ2 ）によって吸収される電流との間の差を前記ディジ
タル信号に関係した差電圧に変換する差動・差動増幅器
（Ａ2 ）と、それぞれの前記電流源によって導出される
電流の一定値を吸収する前記第１電流シンクと前記第２
電流シンク（Ｐ1 、Ｐ2 ）とを含み、前記差動・差動増
幅器（Ａ2 ）が活性時間フィルタを形成し該フィルタの
出力電圧が前記変換器によって発生されるアナログ信号
を形成することを特徴とするディジタル／アナログ変換
器。
【図１】単一電流シンクを備える先行技術によるディジ
タル／アナログ変換器の電気回路図。
タル／アナログ変換器の電気回路図。
【図２】本発明による実施例の差動型ディジタル／アナ
ログ変換器の電気回路図。
ログ変換器の電気回路図。
【図３】本発明による図２のディジタル／アナログ変換
器の変形実施例の電気回路図。
器の変形実施例の電気回路図。
【図４】オフセット電圧の自己校正の可能性を示す、本
発明による図２のディジタル／アナログ変換器の他の変
形実施例の電気回路図。
発明による図２のディジタル／アナログ変換器の他の変
形実施例の電気回路図。
【図５】その系のオフセット電圧の自己校正に使用する
ことのできる、本発明による実施例のディジタル／アナ
ログ変換器及び関連フィルタの電気回路図。
ことのできる、本発明による実施例のディジタル／アナ
ログ変換器及び関連フィルタの電気回路図。
Ａ2 差動・差動増幅器 Ａ3 モード制御増幅器 Ａ4 追加差動・差動増幅器 ＢＣＤ オフセット補償ループ ＣP 比較器 Ｉ11〜Ｉ1N スイッチ Ｉ41〜Ｉ4N 補助スイッチ Ｉ31〜Ｉ3N 補助スイッチ Ｐ1 、Ｐ2 電流シンク Ｐ1 〜Ｐ1M 電流シンク Ｓ1 〜ＳN 電流源
Claims (1)
- 【請求項１】 ディジタル／アナログ変換器であって、 電流源（Ｓ1 からＳN ）であって、各々が、該電流源を
第１電流シンク（Ｐ1）又は第２電流シンク（Ｐ2 ）に
接続するためのスイッチ（Ｉ11、Ｉ21、…Ｉ1N、Ｉ2N）
と関連した前記電流源と、 変換しようとするディジタル信号で以て活性化される前
記電流源（Ｓ1 〜ＳN）によって導出される電流と前記
電流シンク（Ｐ1 、Ｐ2 ）によって吸収される電流との
間の差を前記ディジタル信号に関係した差電圧に変換す
る差動・差動増幅器（Ａ2 ）と、 それぞれの前記電流源によって導出される電流の一定値
を吸収する前記第１電流シンクと前記第２電流シンク
（Ｐ1 、Ｐ2 ）とを含み、 前記差動・差動増幅器（Ａ2 ）が活性時間フィルタを形
成し、該フィルタの出力電圧が前記変換器によって発生
されるアナログ信号を形成することを特徴とするディジ
タル／アナログ変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9600954 | 1996-01-26 | ||
| FR9600954A FR2744304B1 (fr) | 1996-01-26 | 1996-01-26 | Convertisseur numerique-analogique differentiel a fonction de filtrage et compensation de decalage |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09238078A true JPH09238078A (ja) | 1997-09-09 |
Family
ID=9488526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1287997A Pending JPH09238078A (ja) | 1996-01-26 | 1997-01-27 | ディジタル／アナログ変換器 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH09238078A (ja) |
| FR (1) | FR2744304B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429202B1 (ko) * | 2001-06-30 | 2004-04-28 | 주식회사 하이닉스반도체 | 전압 모드의 ｌｅｄ 소자 |
| US6963238B2 (en) | 2003-05-20 | 2005-11-08 | Matsushita Electric Industrial Co., Ltd. | Level shift circuit |
| JP2006050633A (ja) * | 2004-08-06 | 2006-02-16 | Samsung Electronics Co Ltd | Ｄ／ａコンバータ |
| JP2014003567A (ja) * | 2012-06-21 | 2014-01-09 | Hitachi Ltd | トランスインピーダンスアンプ |
| JP2014017778A (ja) * | 2012-07-11 | 2014-01-30 | Fujitsu Semiconductor Ltd | 半導体集積回路 |
| CN108696278A (zh) * | 2017-04-12 | 2018-10-23 | 华为技术有限公司 | 一种数模转换器 |
| EP4318953A1 (en) * | 2022-08-04 | 2024-02-07 | MEDIATEK Inc. | Complementary current-steering digital-to-analog converter |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102120187B1 (ko) * | 2014-06-02 | 2020-06-08 | 삼성전자주식회사 | 디지털-아날로그 변환방법 및 장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60194829A (ja) * | 1984-03-16 | 1985-10-03 | Matsushita Electric Ind Co Ltd | Ａ−ｄ・ｄ−ａコンバ−タ |
| US5995030A (en) * | 1995-02-16 | 1999-11-30 | Advanced Micro Devices | Apparatus and method for a combination D/A converter and FIR filter employing active current division from a single current source |
-
1996
- 1996-01-26 FR FR9600954A patent/FR2744304B1/fr not_active Expired - Fee Related
-
1997
- 1997-01-27 JP JP1287997A patent/JPH09238078A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429202B1 (ko) * | 2001-06-30 | 2004-04-28 | 주식회사 하이닉스반도체 | 전압 모드의 ｌｅｄ 소자 |
| US6963238B2 (en) | 2003-05-20 | 2005-11-08 | Matsushita Electric Industrial Co., Ltd. | Level shift circuit |
| CN100379155C (zh) * | 2003-05-20 | 2008-04-02 | 松下电器产业株式会社 | 电平移动电路 |
| JP2006050633A (ja) * | 2004-08-06 | 2006-02-16 | Samsung Electronics Co Ltd | Ｄ／ａコンバータ |
| JP4718271B2 (ja) * | 2004-08-06 | 2011-07-06 | 三星電子株式会社 | Ｄ／ａコンバータ |
| JP2014003567A (ja) * | 2012-06-21 | 2014-01-09 | Hitachi Ltd | トランスインピーダンスアンプ |
| JP2014017778A (ja) * | 2012-07-11 | 2014-01-30 | Fujitsu Semiconductor Ltd | 半導体集積回路 |
| CN108696278A (zh) * | 2017-04-12 | 2018-10-23 | 华为技术有限公司 | 一种数模转换器 |
| CN108696278B (zh) * | 2017-04-12 | 2020-10-27 | 华为技术有限公司 | 一种数模转换器 |
| US10998912B2 (en) | 2017-04-12 | 2021-05-04 | Huawei Technologies Co., Ltd. | Digital-to-analog converter to reduce noise generated by a quiescent current |
| EP4318953A1 (en) * | 2022-08-04 | 2024-02-07 | MEDIATEK Inc. | Complementary current-steering digital-to-analog converter |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2744304A1 (fr) | 1997-08-01 |
| FR2744304B1 (fr) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7002501B2 (en) | Analog-to-digital converter having parametric configurablity | |
| JP4272744B2 (ja) | シグマ−デルタ変調器および信号をデジタル化する方法 | |
| US5245344A (en) | High order switched-capacitor filter with dac input | |
| US10008994B2 (en) | Audio amplifier system | |
| US20130223652A1 (en) | Digital Input Class-D Audio Amplifier | |
| US20010011923A1 (en) | Circuit, including feedback, for reducing DC-offset and noise produced by an amplifier | |
| US6441769B1 (en) | Overcoming finite amplifier gain in a pipelined analog to digital converter | |
| US7009541B1 (en) | Input common-mode voltage feedback circuit for continuous-time sigma-delta analog-to-digital converter | |
| WO2006064618A1 (ja) | 利得可変なアナログ・デジタル変換器、利得可変なアナログ・デジタル変換器の利得調整方法、及び利得可変なアナログ・デジタル変換器を含むシステム | |
| US10720895B2 (en) | Fully-differential programmable gain amplifier | |
| US6537216B1 (en) | Transmit circuit for imaging with ultrasound | |
| US20070076792A1 (en) | Pwm-to-voltage converter circuit and method | |
| US8842030B1 (en) | Sigma-delta analog to digital converter with improved feedback | |
| JPH09238078A (ja) | ディジタル／アナログ変換器 | |
| US6150970A (en) | Method and system for digital to analog conversion | |
| Matamura et al. | An 82-mW ΔΣ-based filter-less class-D headphone amplifier with− 93-dB THD+ N, 113-dB SNR, and 93% efficiency | |
| Sukumaran et al. | A 1.2 V 285μA analog front end chip for a digital hearing aid in 0.13 μm CMOS | |
| JP2000151299A (ja) | 三角波発生器を必要としないアナログ又はデジタル入力用に形態特定可能な入力回路網を具備するｐｗｍブリッジ増幅器 | |
| US5739780A (en) | Digital to analog converter and dynamic current mirror structure to simplify on-chip wave shaping | |
| WO2000070755A1 (fr) | Amplificateur de signaux et amplificateur differentiel entree/sortie equilibre | |
| JP2004349830A (ja) | レベルシフト回路 | |
| JP4120786B2 (ja) | 可変利得増幅器 | |
| US6362758B1 (en) | Combined input circuit for analog to digital conversion | |
| JP2022553548A (ja) | ｇｍＣＶＤＡＣを備えたシグマデルタアナログ－デジタル変換器 | |
| JPH10209874A (ja) | アナログ−ディジタル変換器 |