JPH09238005A - High frequency line, high frequency circuit using it, low noise amplifier - Google Patents

High frequency line, high frequency circuit using it, low noise amplifier

Info

Publication number
JPH09238005A
JPH09238005A JP8044863A JP4486396A JPH09238005A JP H09238005 A JPH09238005 A JP H09238005A JP 8044863 A JP8044863 A JP 8044863A JP 4486396 A JP4486396 A JP 4486396A JP H09238005 A JPH09238005 A JP H09238005A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
conductor
line
frequency
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8044863A
Other languages
Japanese (ja)
Inventor
Masayoshi Ono
政好 小野
Kenji Suematsu
憲治 末松
Yoshitada Iyama
義忠 伊山
Shunji Kubo
俊次 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8044863A priority Critical patent/JPH09238005A/en
Publication of JPH09238005A publication Critical patent/JPH09238005A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Waveguides (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the transmission loss even when a semiconductor substrate such as a low resistance Si substrate used for a conventional Si-IC is in use by forming a strip conductor through stacked air bridges in a propagation direction of a radio wave and forming an air layer between the strip conductor and the semiconductor substrate. SOLUTION: A microstrip line is made up of an air bridge 1, a strip conductor 2, a semiconductor substrate 3 and a ground conductor 4. In a conventional high frequency line, an electric field has a vertical component in a region between the strip conductor and the ground conductor 4, the propagated electric field is concentrated between the strip conductor 2 and the ground conductor 4 opposed to each other. Thus, the transmission loss is increased in a substrate with a high device loss such as a low resistance Si substrate used for a conventional Si-IC. However, in this high frequency line, the strip conductor 2 is formed by stacking plural air-bridges in the propagation direction of a radio wave and air layer is provided between the conductor layer 2 and the substrate 3, the electric field between the conductor 2 and the other conductor 4 is spread in an air layer to reduce the dielectric loss by the substrate.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は半導体基板を用いた
高周波線路、それを用いた高周波回路及び低雑音増幅器
に関するもので、特に高周波線路を構成する半導体基板
の誘電体損による伝送損失の低減に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency line using a semiconductor substrate, a high frequency circuit using the same and a low noise amplifier, and more particularly to reduction of transmission loss due to dielectric loss of a semiconductor substrate constituting the high frequency line. .

【０００２】[0002]

【従来の技術】従来のこの種の高周波線路として、例え
ば、Ｈ．Ｈａｓｅｇａｗａ，ｅｔ ａｌ．：“Ａｎａｌ
ｙｓｉｓ ｏｆ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ Ｄ
ｅｌａｙ ｏｎ Ｖｅｒｙ Ｈｉｇｈ−Ｓｐｅｅｄ Ｌ
ＳＩ／ＶＬＳＩ ＣｈｉｐｓＵｓｉｎｇ ａｎ ＭＩＳ
Ｍｉｃｒｏｓｔｒｉｐ Ｌｉｎｅ Ｍｏｄｅｌ”，Ｉ
ＥＥＥ Ｔｒａｎｓ．，ＭＴＴ−３２，ｎｏ．１２，ｐ
ｐ．１７２２−１７２３（１９８４）に示された半導体
基板を用いたマイクロストリップ線路がある。図１９は
上記文献に示された半導体基板を用いたマイクロストリ
ップ線路の斜視図である。図において、２はストリップ
導体、３は半導体基板、４は地導体である。2. Description of the Related Art As a conventional high-frequency line of this type, for example, H.264. Hasegawa, et al. : "Anal
ysis of Interconnection D
elay on Very High-Speed L
SI / VLSI ChipsUsing an MIS
Microstrip Line Model ”, I
EEE Trans. , MTT-32, no. 12, p
p. There is a microstrip line using a semiconductor substrate shown in 1722-1723 (1984). FIG. 19 is a perspective view of a microstrip line using the semiconductor substrate described in the above document. In the figure, 2 is a strip conductor, 3 is a semiconductor substrate, and 4 is a ground conductor.

【０００３】次に動作を説明する。図１９のマイクロス
トリップ線路では、電界がストリップ導体２と地導体４
の両導体の間の領域では垂直な上下方向の成分を持ち、
ストリップ導体２の端の近くでは電界は基板上の空間に
広がる。伝搬するエネルギーは、ストリップ導体２と地
導体４の両導体の間に集中している。Next, the operation will be described. In the microstrip line of FIG. 19, the electric field is strip conductor 2 and ground conductor 4.
The area between the two conductors has a vertical component in the vertical direction,
Near the edge of the strip conductor 2 the electric field spreads into the space above the substrate. The propagating energy is concentrated between the strip conductor 2 and the ground conductor 4.

【０００４】また、この種の別の高周波線路として、例
えば、Ａｄｏｌｆｏ Ｃ． Ｒｅｙｅｓ，ｅｔ ａ
ｌ．：“Ｃｏｐｌａｎａｒ Ｗａｖｅｇｉｄｅｓ ａｎ
ｄ Ｍｉｃｒｏｗａｖｅ Ｉｎｄｕｃｔｏｒｓ ｏｎ
Ｓｉｌｃｏｎ Ｓｕｂｓｔｒａｔｅｓ”，ＩＥＥＥ Ｔ
ｒａｎｓ．，ＭＴＴ，ｖｏｌ．４３，ｎｏ．９，ｐｐ．
２０１６−２０２２（１９９５）に示されたシリコン基
板を用いたコプレーナ線路がある。図２０は上記文献に
示されたシリコン基板を用いたコプレーナ線路の斜視図
である。図において，３は半導体基板、６は中心導体、
７は上部地導体である。Further, as another high frequency line of this type, for example, Adolfo C.I. Reyes, et a
l. : "Coplanar Waveguides an
d Microwave Inductors on
Silcon Substrates ”, IEEE T
rans. , MTT, vol. 43, no. 9, pp.
There is a coplanar line using a silicon substrate shown in 2016-2022 (1995). FIG. 20 is a perspective view of a coplanar line using the silicon substrate shown in the above document. In the figure, 3 is a semiconductor substrate, 6 is a central conductor,
7 is an upper ground conductor.

【０００５】次に動作を説明する。図２０のコプレーナ
線路は半導体基板３上に線路幅３０μｍの中心導体６
と、中心導体の両側に間隔３０μｍで上部地導体７を設
けている。伝搬する電界は中心導体６と上部地導体７と
の間の半導体基板表面付近の半導体基板３の基板内部と
基板上部の空間に分布する。伝搬するエネルギーは中心
導体６と上部地導体７との間に集中する。なお、ここで
はコプレーナ線路について説明したが、コプレーナ線路
の中心導体と地導体の一対を取り出した形状のスロット
線路についても同様に動作する。Next, the operation will be described. The coplanar line shown in FIG. 20 has a center conductor 6 having a line width of 30 μm on the semiconductor substrate 3.
The upper ground conductor 7 is provided on both sides of the center conductor with a spacing of 30 μm. The propagating electric field is distributed inside the substrate of the semiconductor substrate 3 near the surface of the semiconductor substrate between the central conductor 6 and the upper ground conductor 7 and in the space above the substrate. The propagating energy is concentrated between the central conductor 6 and the upper ground conductor 7. Although the coplanar line has been described here, a slot line having a shape obtained by taking out a pair of a center conductor and a ground conductor of the coplanar line operates in the same manner.

【０００６】また、この種の別の高周波線路として、例
えば、堀口勝治他：“ＢｉＣＭＯＳＬＳＩの現状と将
来”，電子情報通信学会論文誌，Ｖｏｌ．Ｊ７２−Ｃ−
ＩＩ，ｐｐ．２８３−２９７（１９８９／５）に示され
たＢｉＣＭＯＳプロセスでの配線用線路がある。図２１
は上記文献に示されたＢｉＣＭＯＳプロセスでの配線用
線路の断面図である。図において、４は地導体、１２は
絶縁体層、１４はスルーホール、２４は第１層アルミ配
線、２５は第２層アルミ配線、２６はＰ−Ｗｅｌｌ層、
２７はＰ−Ｓｕｂ層である。As another type of high-frequency line, for example, Katsuharu Horiguchi et al .: "Current and Future of BiCMOS LSI", IEICE Transactions, Vol. J72-C-
II, pp. 283-297 (1989/5), there is a wiring line in the BiCMOS process. FIG.
FIG. 3 is a sectional view of a wiring line in the BiCMOS process shown in the above document. In the figure, 4 is a ground conductor, 12 is an insulating layer, 14 is a through hole, 24 is a first layer aluminum wiring, 25 is a second layer aluminum wiring, 26 is a P-Well layer,
27 is a P-Sub layer.

【０００７】次に動作を説明する。この配線用線路で
は、第１層アルミ配線２４を下層配線として用い、第２
層アルミ配線２５を上層配線として用いている。いずれ
も、ＭＭＩＣのトランジスタ、スパイラルインダクタ、
ＭＩＭキャパシタ、抵抗の接続に用いる。また、配線が
交差する部分では第１層アルミ配線２４と第２層アルミ
配線２５とをスルーホール１４を介して接続し、同一平
面上で交差する配線の重なりを回避している。第１層ア
ルミ配線２４、第２層アルミ配線２５のいずれの配線も
高周波線路として用いている。Next, the operation will be described. In this wiring line, the first-layer aluminum wiring 24 is used as the lower-layer wiring and
The layer aluminum wiring 25 is used as the upper layer wiring. All are MMIC transistors, spiral inductors,
Used to connect MIM capacitors and resistors. Further, at the intersections of the wirings, the first-layer aluminum wirings 24 and the second-layer aluminum wirings 25 are connected via the through holes 14 to avoid overlapping of the wirings intersecting on the same plane. Both the first layer aluminum wiring 24 and the second layer aluminum wiring 25 are used as high-frequency lines.

【０００８】また、この種の高周波回路として、例え
ば、Ａｄｏｌｆｏ Ｃ．Ｒｅｙｅｓ，ｅｔ ａｌ．：
“Ｃｏｐｌａｎａｒ Ｗａｖｅｇｕｉｄｅｓ ａｎｄ
Ｍｉｃｒｏｗａｖｅ Ｉｎｄｕｃｔｏｒｓ ｏｎ Ｓｉ
ｌｉｃｏｎ Ｓｕｂｓｔｒａｔｅｓ”，ＩＥＥＥ Ｔｒ
ａｎｓ．，ＭＴＴ，ｖｏｌ．４３，ｎｏ．９，ｐｐ．２
０１６−２０２２（１９９５）に示されたシリコン基板
上のコプレーナ線路を用いたスパイラルインダクタがあ
る。図２２は上記文献に示されたスパイラルインダクタ
の平面図である。図において、７は上部地導体、８は第
１層金属配線、９は第２層金属配線、１３ａ、１３ｂは
入出力端子、１４はスルーホール、２８はシリコン基板
である。Further, as a high frequency circuit of this type, for example, Adolfo C. Reyes, et al. :
"Coplanar Waveguides and
Microwave Inductors on Si
licon Substrates ”, IEEE Tr
ans. , MTT, vol. 43, no. 9, pp. Two
There is a spiral inductor using a coplanar line on a silicon substrate shown in 016-2022 (1995). FIG. 22 is a plan view of the spiral inductor shown in the above document. In the figure, 7 is an upper ground conductor, 8 is a first layer metal wiring, 9 is a second layer metal wiring, 13a and 13b are input / output terminals, 14 is a through hole, and 28 is a silicon substrate.

【０００９】次に動作を説明する。図２２のスパイラル
インダクタはシリコン基板２８上に第２層金属配線９を
用いて形成され、スパイラルインダクタの外側に上部地
導体７を設けている。入出力端子１３ａとスパイラルイ
ンダクタとは、第２層金属配線９とスルーホール１４を
介して第１層金属配線８に接続し、さらに第１層金属配
線８とスルーホール１４を介して入出力端子１３ｂと接
続している。Next, the operation will be described. The spiral inductor shown in FIG. 22 is formed on the silicon substrate 28 by using the second-layer metal wiring 9, and the upper ground conductor 7 is provided outside the spiral inductor. The input / output terminal 13a and the spiral inductor are connected to the first layer metal wiring 8 via the second layer metal wiring 9 and the through hole 14, and further the input / output terminal is connected via the first layer metal wiring 8 and the through hole 14. It is connected to 13b.

【００１０】[0010]

【発明が解決しようとする課題】従来の半導体基板を用
いたマイクロストリップ線路は、以上のように構成され
ており、通常のＳｉ−ＩＣに用いられる低抵抗Ｓｉ基板
などの誘電体損が大きい半導体基板では、伝搬する電界
が半導体基板に集中すると伝送損失が大きくなるという
課題があった。A conventional microstrip line using a semiconductor substrate is constructed as described above, and a semiconductor having a large dielectric loss such as a low resistance Si substrate used in an ordinary Si-IC is used. The substrate has a problem that the transmission loss increases when the propagating electric field is concentrated on the semiconductor substrate.

【００１１】また、従来の半導体基板を用いたコプレー
ナ線路、及びスロット線路は、以上のように構成されて
おり、通常のＳｉ−ＩＣに用いられる低抵抗Ｓｉ基板な
どの誘電体損が大きい半導体基板では、半導体基板に入
り込む電界により伝送損失が大きくなるという課題があ
った。The conventional coplanar line and slot line using a semiconductor substrate are constructed as described above, and a semiconductor substrate with a large dielectric loss such as a low resistance Si substrate used in a normal Si-IC. Then, there was a problem that the transmission loss increases due to the electric field entering the semiconductor substrate.

【００１２】また、従来のＢｉＣＭＯＳプロセスでの配
線用線路は、以上のように構成されており、誘電体損の
大きい半導体基板を用い、第１層アルミ配線をストリッ
プ導体とする高周波線路を用いると、第２層アルミ配線
に比べストリップ導体と半導体基板の間隔が小いさく、
電界が半導体基板に多く分布するので伝送損失が大きく
なるという課題があった。また、第１層アルミ配線、第
２層アルミ配線のそれぞれの導体厚はプロセスにより制
限されるため、その導体厚は１μｍ程度であり、導体損
失が大きくなるという課題があった。Further, the wiring line in the conventional BiCMOS process is constructed as described above, and if a semiconductor substrate having a large dielectric loss is used and a high frequency line using the first layer aluminum wiring as a strip conductor is used. , The distance between the strip conductor and the semiconductor substrate is smaller than that of the second layer aluminum wiring,
There is a problem that the transmission loss becomes large because the electric field is distributed over the semiconductor substrate. Further, since the conductor thickness of each of the first-layer aluminum wiring and the second-layer aluminum wiring is limited by the process, the conductor thickness is about 1 μm, and there is a problem that the conductor loss increases.

【００１３】また、従来の半導体基板上に構成するスパ
イラルインダクタは以上のように構成されており、誘電
体損の大きい半導体基板の場合スパイラルインダクタの
損失が大きくなるという課題があった。Further, the conventional spiral inductor formed on the semiconductor substrate is constructed as described above, and there is a problem that the loss of the spiral inductor becomes large in the case of a semiconductor substrate having a large dielectric loss.

【００１４】この発明は、上記のような課題を解決する
ためになされたもので、通常のＳｉ−ＩＣに用いられる
低抵抗Ｓｉ基板などの誘電体損の大きい半導体基板を用
いる場合も、伝送損失の低減が可能な高周波線路、それ
を用いた高周波回路、低雑音増幅器を得ることを目的と
する。The present invention has been made in order to solve the above problems, and the transmission loss is obtained even when a semiconductor substrate having a large dielectric loss such as a low resistance Si substrate used in a normal Si-IC is used. The purpose of the present invention is to obtain a high-frequency line capable of reducing noise, a high-frequency circuit using the same, and a low noise amplifier.

【００１５】[0015]

【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に係わる発明の高周波線路は、半導体基
板を用いた高周波マイクロストリップ線路において、ス
トリップ導体を電波伝搬方向に複数個のエアブリッジを
連ねて構成し、ストリップ導体と半導体基板間に空気層
を形成することを特徴とする。In order to achieve the above object, a high frequency line of the invention according to claim 1 is a high frequency microstrip line using a semiconductor substrate, wherein a plurality of strip conductors are provided in a radio wave propagation direction. It is characterized in that the air bridges are connected and an air layer is formed between the strip conductor and the semiconductor substrate.

【００１６】また、請求項２に係わる発明は、請求項１
記載の高周波線路のエアブリッジ部分のストリップ導体
の導体幅をエアブリッジ以外の部分のストリップ導体の
導体幅に比べて広くしたことを特徴とする。The invention according to claim 2 is the invention according to claim 1.
It is characterized in that the conductor width of the strip conductor in the air bridge portion of the described high-frequency line is made wider than the conductor width of the strip conductor in the portion other than the air bridge.

【００１７】また、請求項３に係わる発明は、半導体基
板を用いた高周波マイクロストリップ線路において、ス
トリップ導体を電波伝搬方向に複数個のエアブリッジを
連ねて構成し、上記ストリップ導体と上記半導体基板間
に形成した空気層を誘電体層とすることを特徴とする。According to a third aspect of the present invention, in a high-frequency microstrip line using a semiconductor substrate, the strip conductor is formed by connecting a plurality of air bridges in the radio wave propagation direction, and between the strip conductor and the semiconductor substrate. The air layer formed in the above is used as a dielectric layer.

【００１８】また、請求項４に係わる発明の高周波線路
は、半導体基板を用いた高周波コプレーナ線路におい
て、中心導体を電波伝搬方向に複数個のエアブリッジを
連ねて構成し、上記中心導体と上記半導体基板間に空気
層を形成することを特徴とする。The high frequency line of the invention according to claim 4 is a high frequency coplanar line using a semiconductor substrate, wherein the center conductor is formed by connecting a plurality of air bridges in the radio wave propagation direction. It is characterized in that an air layer is formed between the substrates.

【００１９】また、請求項５に係わる発明の高周波線路
は、半導体基板を用いた高周波コプレーナ線路におい
て、中心導体及びその両側の地導体を電波伝搬方向に複
数個のエアブリッジを連ねて構成し、上記中心導体及び
その両側の地導体と半導体基板との間に空気層を形成す
ることを特徴とする。According to a fifth aspect of the present invention, in a high-frequency coplanar line using a semiconductor substrate, a center conductor and ground conductors on both sides of the center conductor are formed by connecting a plurality of air bridges in a radio wave propagation direction. An air layer is formed between the semiconductor substrate and the central conductor and ground conductors on both sides of the central conductor.

【００２０】また、請求項６に係わる発明は、半導体基
板を用いた高周波コプレーナ線路において、中心導体及
びその両側の地導体を電波伝搬方向に複数個のエアブリ
ッジを連ねて構成し、上記中心導体及びその両側の地導
体と半導体基板との間に形成した空気層を誘電体層とす
ることを特徴とする。According to a sixth aspect of the present invention, in a high frequency coplanar line using a semiconductor substrate, the center conductor and ground conductors on both sides of the center conductor are formed by connecting a plurality of air bridges in the radio wave propagation direction. And an air layer formed between the ground conductor on both sides thereof and the semiconductor substrate is used as a dielectric layer.

【００２１】また、請求項７に係わる発明の高周波線路
は、半導体基板を用いた高周波スロット線路において、
スロットの両側の少なくとも一方の導体を電波伝搬方向
に複数個のエアブリッジを連ねて構成し、上記導体と半
導体基板との間に空気層を形成することを特徴とする。The high-frequency line of the invention according to claim 7 is a high-frequency slot line using a semiconductor substrate,
At least one conductor on both sides of the slot is formed by connecting a plurality of air bridges in the radio wave propagation direction, and an air layer is formed between the conductor and the semiconductor substrate.

【００２２】また、請求項８に係わる発明は、半導体基
板を用いた高周波スロット線路において、スロットの両
側の少なくとも一方の導体を電波伝搬方向に複数個のエ
アブリッジを連ねて構成し、上記導体と半導体基板との
間に形成した空気層を誘電体層とすることを特徴とす
る。According to the invention of claim 8, in a high frequency slotted line using a semiconductor substrate, at least one conductor on both sides of the slot is formed by connecting a plurality of air bridges in the radio wave propagation direction, An air layer formed between the semiconductor substrate and the semiconductor substrate is used as a dielectric layer.

【００２３】また、請求項９に係わる発明の高周波線路
は、半導体基板を用いた高周波コプレーナ線路におい
て、中心導体のその両側の地導体に対向する周縁部分、
及び中心導体の両側の地導体の中心導体に対向する周縁
部分に沿って突起部を設けたことを特徴とする。A high-frequency line according to a ninth aspect of the present invention is a high-frequency coplanar line using a semiconductor substrate, in which a peripheral portion of the central conductor facing both ground conductors is provided.
And the protrusions are provided along the peripheral portions of the ground conductors on both sides of the center conductor, the peripheral portions facing the center conductor.

【００２４】また、請求項１０に係わる発明の高周波線
路は、基板の厚さが表皮深さより厚い半導体基板を用い
た高周波コプレーナ線路において、中心導体の両側の両
地導体の間隔を上記半導体基板の表皮深さより小さく構
成したしたことを特徴とする。According to a tenth aspect of the present invention, in a high frequency coplanar line using a semiconductor substrate having a substrate thickness thicker than a skin depth, the distance between both ground conductors on both sides of the center conductor is equal to that of the semiconductor substrate. The feature is that it is configured to be smaller than the skin depth.

【００２５】また、請求項１１に係わる発明の高周波線
路は、半導体基板を用いた高周波線路において、半導体
基板上に絶縁体層を介して上層部に多層金属配線を有す
ることを特徴とする。The high-frequency line of the invention according to claim 11 is the high-frequency line using a semiconductor substrate, characterized in that a multilayer metal wiring is provided in an upper layer portion on the semiconductor substrate via an insulating layer.

【００２６】また、請求項１２に係わる発明の高周波回
路は、基板の厚さが表皮深さより厚い半導体基板上にコ
プレーナ線路で構成したスパイラルインダクタにおい
て、上記スパイラルインダクタの外形を長方形状とし、
上記スパイラルインダクタの外周の二つの長辺の外側の
両地導体の間隔を上記半導体基板の表皮深さより小さく
したことを特徴とする。According to a twelfth aspect of the present invention, there is provided a high frequency circuit in which a spiral inductor is formed by a coplanar line on a semiconductor substrate having a substrate thickness larger than a skin depth.
The space between the two ground conductors outside the two long sides of the outer periphery of the spiral inductor is smaller than the skin depth of the semiconductor substrate.

【００２７】また、請求項１３に係わる発明の高周波回
路は、基板の厚さが表皮深さより厚い半導体基板上にコ
プレーナ線路で構成したスパイラルインダクタにおい
て、上記スパイラルインダクタの外形を正方形状として
複数個直列に接続し、上記正方形状のスパイラルインダ
クタの外周の対向する二つの辺の外側の両地導体の間隔
を上記半導体基板の表皮深さより小さくしたことを特徴
とする。According to a thirteenth aspect of the present invention, there is provided a high frequency circuit, wherein a spiral inductor formed by a coplanar line on a semiconductor substrate having a substrate thickness larger than a skin depth has a plurality of spiral inductors each having a square outer shape and connected in series. And the distance between the two ground conductors outside the two opposite sides of the outer periphery of the square spiral inductor is smaller than the skin depth of the semiconductor substrate.

【００２８】また、請求項１４に係わる発明の低雑音増
幅器は、半導体基板上に形成した低雑音増幅器におい
て、少なくとも入力整合回路に、請求項１〜請求項６記
載及び請求項９〜請求項１１記載の高周波線路のいずれ
かを用いて構成したことを特徴とする。The low noise amplifier of the invention according to claim 14 is a low noise amplifier formed on a semiconductor substrate, wherein at least the input matching circuit is included in any one of claims 1 to 6 and 9 to 11. It is characterized in that it is configured by using any of the described high-frequency lines.

【００２９】また、請求項１５に係わる発明の低雑音増
幅器は、基板の厚さが表皮深さより厚い半導体基板上に
構成した低雑音増幅器において、少なくとも入力整合回
路に、請求項１２または請求項１３記載の高周波回路の
いずれかを用いて構成したことを特徴とする。According to a fifteenth aspect of the present invention, in the low noise amplifier formed on a semiconductor substrate having a substrate thickness larger than the skin depth, at least the input matching circuit has at least the input matching circuit. It is characterized in that it is configured using any of the described high-frequency circuits.

【００３０】[0030]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態１．図１は本発明の実施の形態１を示すマイ
クロストリップ線路の斜視図である。図において、１は
エアブリッジ、２はストリップ導体、３は半導体基板、
４は地導体である。Embodiment 1. First Embodiment FIG. 1 is a perspective view of a microstrip line showing a first embodiment of the present invention. In the figure, 1 is an air bridge, 2 is a strip conductor, 3 is a semiconductor substrate,
4 is a ground conductor.

【００３１】次に動作を説明する。従来のマイクロスト
リップ線路では、電界がストリップ導体２と地導体４の
両導体の間の領域では垂直な上下方向の成分を持ち、伝
搬する電界はストリップ導体２と対向する地導体４の両
導体の間に集中し、従って、半導体基板に集中し、通常
のＳｉ−ＩＣに用いられる低抵抗Ｓｉ基板などの誘電体
損が大きい半導体基板では伝送損失が大きくなる。これ
に対して、本実施の形態１を示すマイクロストリップ線
路では、ストリップ導体２を電波伝搬方向に複数個のエ
アブリッジを連ねて構成し、上記ストリップ導体２と半
導体基板３との間に空気層を形成することにより、スト
リップ導体２と地導体４との間に分布する電界が空気層
に広がるため、半導体基板による誘電体損失を減らすこ
とができる。Next, the operation will be described. In the conventional microstrip line, the electric field has a vertical component in the vertical direction in the region between the strip conductor 2 and the ground conductor 4, and the propagating electric field propagates between the strip conductor 2 and the opposite ground conductor 4. In a semiconductor substrate such as a low-resistance Si substrate used in a normal Si-IC, which has a large dielectric loss, the transmission loss becomes large. On the other hand, in the microstrip line showing the first embodiment, the strip conductor 2 is formed by connecting a plurality of air bridges in the radio wave propagation direction, and an air layer is formed between the strip conductor 2 and the semiconductor substrate 3. By forming, the electric field distributed between the strip conductor 2 and the ground conductor 4 spreads in the air layer, so that the dielectric loss due to the semiconductor substrate can be reduced.

【００３２】実施の形態２．図２は本発明の実施の形態
２を示すマイクロストリップ線路の斜視図である。図に
おいて、１はエアブリッジ、２はストリップ導体、３は
半導体基板、４は地導体である。Embodiment 2 FIG. Second Embodiment FIG. 2 is a perspective view of a microstrip line showing a second embodiment of the present invention. In the figure, 1 is an air bridge, 2 is a strip conductor, 3 is a semiconductor substrate, and 4 is a ground conductor.

【００３３】次に動作を説明する。ストリップ導体２を
電波伝搬方向に垂直にエアブリッジを連ねて構成し、上
記ストリップ導体２と半導体基板３との間に空気層を形
成することにより、ストリップ導体２と地導体４との間
に分布する電界が空気層に広がるため、半導体基板によ
る誘電体損失を減らすことができる。Next, the operation will be described. The strip conductor 2 is formed by connecting air bridges perpendicularly to the radio wave propagation direction, and an air layer is formed between the strip conductor 2 and the semiconductor substrate 3 so that the strip conductor 2 and the ground conductor 4 are distributed. Since the applied electric field spreads to the air layer, the dielectric loss due to the semiconductor substrate can be reduced.

【００３４】実施の形態３．図３は本発明の実施の形態
３を示すマイクロストリップ線路の斜視図である。図に
おいて、１はエアブリッジ、２はストリップ導体、３は
半導体基板、４は地導体である。Embodiment 3. Third Embodiment FIG. 3 is a perspective view of a microstrip line showing a third embodiment of the present invention. In the figure, 1 is an air bridge, 2 is a strip conductor, 3 is a semiconductor substrate, and 4 is a ground conductor.

【００３５】次に動作を説明する。実施の形態１と同様
にストリップ導体２を電波伝搬方向に複数個のエアブリ
ッジを連ねて構成し、上記ストリップ導体２と半導体基
板３との間に空気層を形成することにより、ストリップ
導体２と地導体４との間に分布する電界が空気層に広が
るため、半導体基板による誘電体損失を減らすことがで
きる。さらに、実施の形態１では、エアブリッジ１の部
分の導体の特性インピーダンスが、エアブリッジ部分の
導体幅と等しい導体幅もつエアブリッジ以外の部分のス
トリップ導体２の特性インピーダンスに比べ高くなるの
で、本実施の形態３では、エアブリッジ１の部分の導体
幅をエアブリッジ１以外の部分のストリップ導体の特性
インピーダンスと等しくなるように広くして、線路の特
性インピーダンスの不連続を解消し、不連続による反射
を減らすことができる。Next, the operation will be described. Similar to the first embodiment, the strip conductor 2 is formed by connecting a plurality of air bridges in the radio wave propagation direction, and an air layer is formed between the strip conductor 2 and the semiconductor substrate 3 to form the strip conductor 2. Since the electric field distributed between the ground conductor 4 and the ground conductor 4 spreads in the air layer, dielectric loss due to the semiconductor substrate can be reduced. Further, in the first embodiment, the characteristic impedance of the conductor in the portion of the air bridge 1 is higher than the characteristic impedance of the strip conductor 2 in the portion other than the air bridge having the conductor width equal to the conductor width of the air bridge portion. In the third embodiment, the conductor width of the portion of the air bridge 1 is widened so as to be equal to the characteristic impedance of the strip conductor of the portion other than the air bridge 1 to eliminate the discontinuity of the characteristic impedance of the line, and The reflection can be reduced.

【００３６】実施の形態４．図４は本発明の実施の形態
４を示すマイクロストリップ線路の斜視図である。図に
おいて、２はストリップ導体、３は半導体基板、４は地
導体、５は誘電体層である。誘電体としては例えばポリ
イミドやＳｉＮが用いられる。Embodiment 4 FIG. Fourth Embodiment FIG. 4 is a perspective view of a microstrip line showing a fourth embodiment of the present invention. In the figure, 2 is a strip conductor, 3 is a semiconductor substrate, 4 is a ground conductor, and 5 is a dielectric layer. For example, polyimide or SiN is used as the dielectric.

【００３７】次に動作を説明する。本実施の形態４を示
すマイクロストリップ線路では、実施の形態１を示す図
１と同じく構成したエアブリッジ１の空気層を誘電体で
充填して誘電体層とすることにより、ストリップ導体２
と地導体４との間に分布している電界が誘電体層に広が
るため、半導体基板による誘電体損を減らすことができ
る。Next, the operation will be described. In the microstrip line according to the fourth embodiment, the strip conductor 2 is formed by filling the air layer of the air bridge 1 configured as in FIG. 1 showing the first embodiment with a dielectric to form a dielectric layer.
Since the electric field distributed between the ground conductor 4 and the ground conductor 4 spreads to the dielectric layer, the dielectric loss due to the semiconductor substrate can be reduced.

【００３８】実施の形態５．図５は本発明の実施の形態
５を示すコプレーナ線路の斜視図である。図において、
１はエアブリッジ、３は半導体基板、４は地導体、６は
中心導体、７は上部地導体である。Embodiment 5 Embodiment 5 FIG. 5 is a perspective view of a coplanar line showing Embodiment 5 of the present invention. In the figure,
1 is an air bridge, 3 is a semiconductor substrate, 4 is a ground conductor, 6 is a center conductor, and 7 is an upper ground conductor.

【００３９】次に動作を説明する。従来のコプレーナ線
路は伝搬する電界は中心導体６とその両側の上部地導体
７の間の半導体基板内部と基板上部の空間に分布する。
従って、通常のＳｉ−ＩＣに用いられる低抵抗Ｓｉ基板
などの誘電体損が大きい半導体基板では伝送損失が大き
くなる。これに対して、本実施の形態５を示すコプレー
ナ線路では、中心導体を電波伝搬方向に複数個のエアブ
リッジを連ねて構成し、中心導体と半導体基板間に空気
層を形成したことにより、中心導体６と上部地導体７と
の間に分布する電界が空気層に広がるため、伝搬する電
界の上記半導体基板３内への入り込みを小さくすること
ができ、誘電体損失を減らすことができる。Next, the operation will be described. In the conventional coplanar line, the propagating electric field is distributed inside the semiconductor substrate between the central conductor 6 and the upper ground conductors 7 on both sides thereof and in the space above the substrate.
Therefore, a semiconductor substrate having a large dielectric loss such as a low-resistance Si substrate used for a normal Si-IC has a large transmission loss. On the other hand, in the coplanar line showing the fifth embodiment, the central conductor is formed by connecting a plurality of air bridges in the radio wave propagation direction, and an air layer is formed between the central conductor and the semiconductor substrate. Since the electric field distributed between the conductor 6 and the upper ground conductor 7 spreads to the air layer, it is possible to reduce the penetration of the propagating electric field into the semiconductor substrate 3 and reduce the dielectric loss.

【００４０】実施の形態６．図６は本発明の実施の形態
６を示すコプレーナ線路の斜視図である。図において、
１ａ、１ｂはエアブリッジ、３は半導体基板、４は地導
体、６は中心導体、７は上部地導体である。Sixth Embodiment 6 is a perspective view of a coplanar line showing a sixth embodiment of the present invention. In the figure,
1a and 1b are air bridges, 3 is a semiconductor substrate, 4 is a ground conductor, 6 is a center conductor, and 7 is an upper ground conductor.

【００４１】次に動作を説明する。本実施の形態６を示
すコプレーナ線路では、中心導体及びその両側の地導体
を電波伝搬方向に複数個のエアブリッジを連ねて構成
し、上記中心導体及びその両側の地導体（上部地導体）
と半導体基板との間に空気層を形成することにより、中
心導体とその両側の地導体との間に分布する電界が空気
層に広がるため、伝搬する電界の上記半導体基板内への
入り込みを小さくすることができ、誘電体損失を減らす
ことができる。Next, the operation will be described. In the coplanar line showing the sixth embodiment, a center conductor and ground conductors on both sides thereof are configured by connecting a plurality of air bridges in the radio wave propagation direction, and the center conductor and ground conductors on both sides thereof (upper ground conductor).
By forming the air layer between the semiconductor substrate and the semiconductor substrate, the electric field distributed between the central conductor and the ground conductors on both sides of the air conductor spreads in the air layer, so that the propagating electric field can be prevented from entering the semiconductor substrate. It is possible to reduce the dielectric loss.

【００４２】実施の形態７．，図７は本発明の実施の形
態７を示すコプレーナ線路の斜視図である。図におい
て、１ａ、１ｂはエアブリッジ、３は半導体基板、４は
地導体、６は中心導体、７は上部地導体である。Embodiment 7 7 is a perspective view of a coplanar line showing a seventh embodiment of the present invention. In the figure, 1a and 1b are air bridges, 3 is a semiconductor substrate, 4 is a ground conductor, 6 is a center conductor, and 7 is an upper ground conductor.

【００４３】次に動作を説明する。本実施の形態７を示
すコプレーナ線路は、中心導体６及びその両側の上部地
導体７を電波伝搬方向に垂直にエアブリッジ１ａ，１ｂ
を連ねて構成し、上記中心導体６及びその両側の上部地
導体７と半導体基板３との間に空気層を形成することに
より、中心導体６とその両側の上部地導体７との間に分
布する電界が空気層に広がるため、伝搬する電界の上記
半導体基板内への入り込みを小さくすることができ、誘
電体損失を減らすことができる。Next, the operation will be described. In the coplanar line according to the seventh embodiment, the central conductor 6 and the upper ground conductors 7 on both sides of the central conductor 6 are vertically arranged in the air bridges 1a and 1b.
Is formed by connecting the central conductor 6 and the upper ground conductors 7 on both sides of the central conductor 6 and the semiconductor substrate 3 so that the central conductor 6 and the upper ground conductors 7 on both sides thereof are distributed. Since the generated electric field spreads in the air layer, the propagating electric field can be prevented from entering the semiconductor substrate, and the dielectric loss can be reduced.

【００４４】実施の形態８．図８は本発明の実施の形態
８を示すコプレーナ線路の斜視図である。図において、
３は半導体基板、４は地導体、５は誘電体層、６は中心
導体、７は上部地導体である。Embodiment 8 FIG. 8 is a perspective view of a coplanar line showing an eighth embodiment of the present invention. In the figure,
3 is a semiconductor substrate, 4 is a ground conductor, 5 is a dielectric layer, 6 is a center conductor, and 7 is an upper ground conductor.

【００４５】次に動作を説明する。本実施の形態８を示
すコプレーナ線路は、実施の形態６を示す図６のエアブ
リッジ１ａ，１ｂの空気層を誘電体で充填し誘電体層と
することにより、中心導体６と上部地導体７との間に分
布している電界が誘電体層に広がるため、半導体基板３
に入り込む電界が減少し誘電体損を減らすことができ
る。Next, the operation will be described. In the coplanar line according to the eighth embodiment, the center conductor 6 and the upper ground conductor 7 are formed by filling the air layers of the air bridges 1a and 1b shown in FIG. Since the electric field distributed between the semiconductor substrate 3 and the
The electric field that enters can be reduced and the dielectric loss can be reduced.

【００４６】実施の形態９．図９は本発明の実施の形態
９を示すスロット線路の斜視図である。図において、３
０ａ、３０ｂはそれぞれスロットの両側の導体、３は半
導体基板、４は地導体である。Embodiment 9 FIG. 9 is a perspective view of a slot line showing a ninth embodiment of the present invention. In the figure, 3
0a and 30b are conductors on both sides of the slot, 3 is a semiconductor substrate, and 4 is a ground conductor.

【００４７】次に動作を説明する。本実施の形態９を示
すスロット線路は、上記スロットの両側の少なくとも一
方の導体（ここでは導体３０ａを例示する）を電波伝搬
方向に複数個のエアブリッジを連ねて構成し、上記導体
３０ａと半導体基板３との間に空気層を形成することに
より、上記導体３０ａと上記導体３０ｂとの間に分布す
る電界が空気層に広がり、伝搬する電界の上記半導体基
板３内への入り込みを小さくすることができ、半導体基
板３による誘電体損失を減らすことができる。Next, the operation will be described. In the slot line according to the ninth embodiment, at least one conductor (herein, the conductor 30a is illustrated) on both sides of the slot is formed by connecting a plurality of air bridges in the radio wave propagation direction, and the conductor 30a and the semiconductor are connected. By forming the air layer with the substrate 3, the electric field distributed between the conductor 30a and the conductor 30b spreads to the air layer, and the penetration of the propagating electric field into the semiconductor substrate 3 is reduced. Therefore, the dielectric loss due to the semiconductor substrate 3 can be reduced.

【００４８】実施の形態１０．図１０は本発明の実施の
形態１０を示すスロット線路の斜視図である。図におい
て、３０ａ、３０ｂはそれぞれスロットの両側の導体、
３は半導体基板、４は地導体である。Embodiment 10 FIG. 10 is a perspective view of a slot line according to the tenth embodiment of the present invention. In the figure, 30a and 30b are conductors on both sides of the slot,
3 is a semiconductor substrate and 4 is a ground conductor.

【００４９】次に動作を説明する。本実施の形態１０を
示すスロット線路は、上記スロットの両側の少なくとも
一方の導体（ここでは導体３０ａを例示する）のスロッ
ト側に電波伝搬方向に垂直にエアブリッジ１を連ねて構
成し、上記導体３０ａと上記半導体基板３との間に空気
層を形成することにより、上記導体３０ａと上記導体３
０ｂとの間に分布する電界が空気層に広がり、伝搬する
電界の上記半導体基板３内への入り込みを小さくするこ
とができ、半導体基板３による誘電体損失を減らすこと
ができる。Next, the operation will be described. The slot line according to the tenth embodiment is configured by connecting the air bridges 1 to the slot side of at least one conductor (herein, the conductor 30a is illustrated) on both sides of the slot in a direction perpendicular to the radio wave propagation direction. The conductor 30a and the conductor 3 are formed by forming an air layer between the conductor 30a and the semiconductor substrate 3.
The electric field distributed between the semiconductor substrate 3 and the electric field 0b spreads to the air layer, the propagating electric field can be prevented from entering the semiconductor substrate 3, and the dielectric loss due to the semiconductor substrate 3 can be reduced.

【００５０】実施の形態１１．図１１は本発明の実施の
形態１１を示すスロット線路の斜視図である。図におい
て、３０ａ、３０ｂはそれぞれスロットの両側の導体、
３は半導体基板、４は地導体、５は誘電体層である。Eleventh Embodiment 11 is a perspective view of a slot line showing an eleventh embodiment of the present invention. In the figure, 30a and 30b are conductors on both sides of the slot,
3 is a semiconductor substrate, 4 is a ground conductor, and 5 is a dielectric layer.

【００５１】次に動作を説明する。本実施の形態１１を
示すスロット線路は、実施の形態９を示す図９のエアブ
リッジの空気層を誘電体で充填して誘電体層とすること
により、上記導体３０ａと地導体４との間に分布する電
界が誘電体層に広がり、伝搬する電界の上記半導体基板
３内への入り込みを小さくすることができ、半導体基板
３による誘電体損失を減らすことができる。Next, the operation will be described. The slot line according to the eleventh embodiment has a structure in which the air layer of the air bridge shown in FIG. 9 showing the ninth embodiment is filled with a dielectric material to form a dielectric layer. The electric field distributed over the semiconductor layer 3 spreads over the dielectric layer, and the propagation of the electric field into the semiconductor substrate 3 can be reduced, and the dielectric loss due to the semiconductor substrate 3 can be reduced.

【００５２】実施の形態１２．図１２は本発明の実施の
形態１２を示す高周波コプレーナ線路の斜視図である。
図において、３は半導体基板、４は地導体、６は中心導
体、７は上部地導体、３１は中心導体６及び上部地導体
７の双方が対向する周縁部分に沿って設けた突起部であ
る。Embodiment 12 FIG. 12 is a perspective view of a high frequency coplanar line showing a twelfth embodiment of the present invention.
In the figure, 3 is a semiconductor substrate, 4 is a ground conductor, 6 is a center conductor, 7 is an upper ground conductor, and 31 is a protrusion provided along the peripheral portions where both the center conductor 6 and the upper ground conductor 7 face each other. .

【００５３】次に動作を説明する。本実施の形態１２を
示す高周波コプレーナ線路は、中心導体６の両側の上部
地導体７に対向する周縁部分と、上記中心導体６の両側
の上部地導体７の上記中心導体に対向する周縁部分とに
突起部３１を設けたことにより、中心導体とその両側の
上部地導体との間に分布する電界が半導体基板３上の空
間に広がり、伝搬する電界の上記半導体基板内への入り
込みを小さくすることができ、半導体基板による誘電体
損を小さくできる。Next, the operation will be described. The high frequency coplanar line according to the twelfth embodiment includes a peripheral portion facing the upper ground conductors 7 on both sides of the center conductor 6 and a peripheral portion facing the center conductors of the upper ground conductors 7 on both sides of the center conductor 6. By providing the protruding portion 31 on the semiconductor substrate, the electric field distributed between the central conductor and the upper ground conductors on both sides of the central conductor spreads into the space above the semiconductor substrate 3 and the propagating electric field is prevented from entering the semiconductor substrate. Therefore, the dielectric loss due to the semiconductor substrate can be reduced.

【００５４】実施の形態１３．図１３は本発明の実施の
形態１３を示す高周波コプレーナ線路の斜視図である。
図において、３は半導体基板、４は地導体、６は中心導
体、７は上部地導体である。Embodiment 13 FIG. 13 is a perspective view of a high frequency coplanar line showing a thirteenth embodiment of the present invention.
In the figure, 3 is a semiconductor substrate, 4 is a ground conductor, 6 is a center conductor, and 7 is an upper ground conductor.

【００５５】次に動作を説明する。本実施の形態１３を
示す高周波コプレーナ線路は、中心導体の両側の地導体
（上部地導体７）の間隔（中心導体の幅をｗ，中心導体
とその両側の上部地導体との間隔をそれぞれｓとして、
上記上部地導体相互の間隔はｗ＋２ｓとなる）を上記半
導体基板の表皮深さより小さくすることにより、伝搬す
る電界の上記半導体基板内への入り込みを小さくするこ
とができ、半導体基板による誘電体損を小さくできる。Next, the operation will be described. In the high frequency coplanar line according to the thirteenth embodiment, the distance between the ground conductors (upper ground conductor 7) on both sides of the center conductor (the width of the center conductor is w, the distance between the center conductor and the upper ground conductors on both sides thereof is s, respectively). As
The distance between the upper ground conductors is w + 2s) smaller than the skin depth of the semiconductor substrate, it is possible to reduce the penetration of the propagating electric field into the semiconductor substrate, and to reduce the dielectric loss due to the semiconductor substrate. Can be made smaller.

【００５６】実施の形態１４．図１４は本発明の実施の
形態１４を示す半導体基板上の高周波線路の断面図であ
る。図において、３は半導体基板、４は地導体、８は第
１層金属配線、９は第２層金属配線、１０は第３層金属
配線、１１は第４層金属配線、１２は絶縁体である。Embodiment 14 FIG. 14 is a sectional view of a high frequency line on a semiconductor substrate showing a fourteenth embodiment of the present invention. In the figure, 3 is a semiconductor substrate, 4 is a ground conductor, 8 is a first layer metal wiring, 9 is a second layer metal wiring, 10 is a third layer metal wiring, 11 is a fourth layer metal wiring, and 12 is an insulator. is there.

【００５７】次に動作を説明する。裏面に地導体４を設
けた半導体基板３上に絶縁体層１２を介して第２層金属
配線９を形成する。さらに、第２層金属配線９上に第３
層金属配線１０、第４層金属配線１１を順に積層する。
上記のような半導体基板上に絶縁体層を介して上層部に
設けた多層金属配線をストリップ導体としてマイクロス
トリップ線路を形成し高周波線路として用いることによ
り、上記半導体基板に集中していた電界が絶縁体１２内
に広がるため、半導体基板３内による誘電体損失を減少
することができ、かつ、多層金属配線を構成することに
より線路の導体厚が厚くなり、導体損失も低減すること
ができる。なお上記の多層金属配線はマイクロストリッ
プ線路のストリップ導体として説明したが、これに限ら
ずコプレーナ線路の中心導体としてもよい。Next, the operation will be described. The second-layer metal wiring 9 is formed on the semiconductor substrate 3 having the ground conductor 4 on the back surface via the insulator layer 12. Furthermore, a third layer is formed on the second-layer metal wiring 9.
The layer metal wiring 10 and the fourth layer metal wiring 11 are sequentially stacked.
By using the multi-layered metal wiring provided in the upper layer portion on the semiconductor substrate via the insulating layer as a strip conductor to form a microstrip line and using it as a high frequency line, the electric field concentrated on the semiconductor substrate is insulated. Since it spreads in the body 12, the dielectric loss due to the inside of the semiconductor substrate 3 can be reduced, and the conductor thickness of the line becomes thicker and the conductor loss can be reduced by forming the multilayer metal wiring. Although the above-mentioned multilayer metal wiring has been described as a strip conductor of a microstrip line, the present invention is not limited to this and may be a center conductor of a coplanar line.

【００５８】実施の形態１５．図１５は本発明の実施の
形態１５を示す高周波回路（スパイラルインダクタ）の
平面図である。図において、３は半導体基板、７は上部
地導体、８は第１層金属配線、９は第２層金属配線、１
３ａ，１３ｂは入出力端子、１４はスルーホールであ
る。Fifteenth Embodiment 15 is a plan view of a high frequency circuit (spiral inductor) showing a fifteenth embodiment of the present invention. In the figure, 3 is a semiconductor substrate, 7 is an upper ground conductor, 8 is a first layer metal wiring, 9 is a second layer metal wiring, 1
Reference numerals 3a and 13b are input / output terminals, and 14 is a through hole.

【００５９】次に動作を説明する。半導体基板上にコプ
レーナ線路構造により上部地導体７の内側に表面の第２
層金属配線９を用いて外形を長方形状のスパイラルイン
ダクタを形成することにより大きいインダクタンス値を
実現することができるとともに、以下に説明するように
半導体基板による誘電体損を小さくしたスパイラルイン
ダクタを得ることができる。スパイラルインダクタの入
出力端子１３ａからコプレーナ線路で、スパイラルイン
ダクタはコプレーナ線路の中心導体の第２層金属配線９
で形成され、スパイラルインダクタの中心部分からスパ
イラルインダクタの入出力端子１３ｂへはスパイラルイ
ンダクタとの同一面での交差を避け、下層の第１層金属
配線８，スルーホール１４を介して接続する。このスパ
イラルインダクタを長方形状に形成し、スパイラルイン
ダクタの外周の二つの長辺の外側の両地導体の間隔を上
記半導体基板の表皮深さより小さくすることにより、ス
パイラルンダクタの第２層金属配線９と上部地導体７と
の間に分布する電界の半導体基板内への入り込みを小さ
くすることができ、半導体基板による誘電体損を小さく
することができる。Next, the operation will be described. The second surface on the inside of the upper ground conductor 7 is formed on the semiconductor substrate by the coplanar line structure.
A larger inductance value can be realized by forming a spiral inductor having a rectangular outer shape by using the layer metal wiring 9, and a spiral inductor in which dielectric loss due to a semiconductor substrate is reduced as described below is obtained. You can The spiral inductor is the coplanar line from the input / output terminal 13a of the spiral inductor, and the spiral inductor is the second-layer metal wiring 9 of the center conductor of the coplanar line.
The spiral inductor is connected to the input / output terminal 13b of the spiral inductor through the lower first layer metal wiring 8 and the through hole 14 while avoiding the intersection with the spiral inductor on the same plane. This spiral inductor is formed in a rectangular shape, and the distance between both ground conductors outside the two long sides of the outer circumference of the spiral inductor is made smaller than the skin depth of the semiconductor substrate, whereby the second layer metal wiring 9 of the spiral inductor is formed. It is possible to reduce the penetration of the electric field distributed between the upper ground conductor 7 and the upper ground conductor 7 into the semiconductor substrate, and to reduce the dielectric loss due to the semiconductor substrate.

【００６０】実施の形態１６．図１６は本発明の実施の
形態１６を示す高周波回路（スパイラルインダクタ）の
平面図である。図において、３は半導体基板、７は上部
地導体、８は第１層金属配線、９は第２層金属配線、１
３ａ、１３ｂは入出力端子、１４はスルーホールであ
る。Sixteenth Embodiment 16 is a plan view of a high frequency circuit (spiral inductor) showing Embodiment 16 of the present invention. In the figure, 3 is a semiconductor substrate, 7 is an upper ground conductor, 8 is a first layer metal wiring, 9 is a second layer metal wiring, 1
Reference numerals 3a and 13b are input / output terminals, and 14 is a through hole.

【００６１】次に動作を説明する。半導体基板上にコプ
レーナ線路構造により上部地導体７の内側に表面の第２
層金属配線９を用いて外形を正方形状とするスパイラル
インダクタを複数個直列に接続して形成することにより
大きいインダクタンス値を実現することができるととも
に、以下に説明するように半導体基板による誘電体損を
小さくしたスパイラルインダクタを得ることができる。
スパイラルインダクタの入出力端子１３ａからコプレー
ナ線路で、スパイラルインダクタはコプレーナ線路の中
心導体の第２層金属配線９で外形を正方形状とするスパ
イラルインダクタを複数個直列に接続して形成してお
り、各正方形状のスパイラルインダクタの直列接続の際
に、またスパイラルインダクタの入出力端子１３ｂへ接
続する際には、スパイラルインダクタとの同一面での交
差を避け、下層の第１層金属配線８，スルーホール１４
を介して接続している。このスパイラルインダクタの外
形を正方形に形成し、スパイラルインダクタの外周の対
向する２つの辺の外側の両地導体の間隔を上記半導体基
板の表皮深さより小さくすることにより、スパイラルン
ダクタの第２層金属配線９と上部地導体７との間に分布
する電界の半導体基板内への入り込みを小さくすること
ができ、半導体基板による誘電体損を小さくすることが
できる。Next, the operation will be described. The second surface on the inside of the upper ground conductor 7 is formed on the semiconductor substrate by the coplanar line structure.
A larger inductance value can be realized by connecting a plurality of spiral inductors each having a square outer shape in series by using the layer metal wiring 9, and the dielectric loss due to the semiconductor substrate will be described below. It is possible to obtain a spiral inductor having a small value.
The input / output terminal 13a of the spiral inductor is a coplanar line, and the spiral inductor is formed by connecting in series a plurality of spiral inductors having a square outer shape with the second-layer metal wiring 9 of the central conductor of the coplanar line. When the square spiral inductors are connected in series and connected to the input / output terminal 13b of the spiral inductor, avoid crossing the spiral inductor on the same plane, and the first layer metal wiring 8 in the lower layer and the through hole. 14
Connected through. The spiral inductor has a square outer shape, and the distance between both ground conductors outside the two opposite sides of the outer circumference of the spiral inductor is smaller than the skin depth of the semiconductor substrate. The electric field distributed between the upper ground conductor 9 and the upper ground conductor 7 can be reduced in the semiconductor substrate, and the dielectric loss due to the semiconductor substrate can be reduced.

【００６２】実施の形態１７．図１７は本発明の実施の
形態１７を示す低雑音増幅器の等価回路図である。図１
８は上記低雑音増幅器の回路パターン図である。図１
７，１８において、２はストリップ導体、３は半導体基
板、６は上部地導体、１３ａ、１３ｂは入出力端子、１
５は接地端子、１６はベースバイアス用端子、１７はコ
レクタバイアス用端子、１８はＮＰＮ形バイポーラトラ
ンジスタ、１９は入力側整合回路、２０は出力側整合回
路、２１はスパイラルインダクタ、２２はＭＩＭキャパ
シタ、２３は抵抗である。Seventeenth Embodiment FIG. 17 is an equivalent circuit diagram of a low noise amplifier showing a seventeenth embodiment of the present invention. FIG.
8 is a circuit pattern diagram of the low noise amplifier. FIG.
In 7 and 18, 2 is a strip conductor, 3 is a semiconductor substrate, 6 is an upper ground conductor, 13a and 13b are input / output terminals, 1
5 is a ground terminal, 16 is a base bias terminal, 17 is a collector bias terminal, 18 is an NPN type bipolar transistor, 19 is an input side matching circuit, 20 is an output side matching circuit, 21 is a spiral inductor, 22 is an MIM capacitor, Reference numeral 23 is a resistance.

【００６３】次に動作を説明する。高周波信号は入力端
子１３ａから半導体基板３上に構成した低雑音増幅器に
入力され、入力整合回路１９を介して、ＮＰＮ形バイポ
ーラトランジスタ１８のベースに入力される。ＮＰＮ形
バイポーラトランジスタ１８では、増幅された高周波信
号がコレクタに出力され、出力整合回路２０を介して出
力端子１３ｂから出力される。ＮＰＮ形バイポーラトラ
ンジスタ１８は利得が大きくとれるエミッタ接地とし、
入力をベース、出力をコレクタとして用いる。ＮＰＮ形
バイポーラトランジスタ１８には、ベースバイアス端子
１６とコレクタバイアス端子１７から抵抗２３を介して
直流バイアスが印加される。ＮＰＮ形バイポーラトラン
ジスタ１８の入出力整合回路には、スパイラルインダク
タ２１を直列に、ＭＩＭキャパシタ２２を並列に接続し
た回路を用いている。入力整合回路１９には、整合回路
の損失を小さくするために実施の形態１５で説明した高
周波回路のスパイラルインダクタを用い、また出力整合
回路２０には、他のアナログ回路、例えばミクサとの回
路入出力の整合性からマイクロストリップ線路を用いた
整合回路を用いている。特に、低雑音増幅器の入力整合
回路に適用した場合、利得の増加のみならず、雑音指数
の低減をはかることができる。Next, the operation will be described. The high frequency signal is input from the input terminal 13a to the low noise amplifier formed on the semiconductor substrate 3, and is input to the base of the NPN bipolar transistor 18 via the input matching circuit 19. In the NPN bipolar transistor 18, the amplified high frequency signal is output to the collector and output from the output terminal 13b via the output matching circuit 20. The NPN type bipolar transistor 18 has a grounded emitter, which allows a large gain,
Use the input as the base and the output as the collector. A DC bias is applied to the NPN bipolar transistor 18 from the base bias terminal 16 and the collector bias terminal 17 via the resistor 23. The input / output matching circuit of the NPN bipolar transistor 18 uses a circuit in which the spiral inductor 21 is connected in series and the MIM capacitor 22 is connected in parallel. The spiral inductor of the high frequency circuit described in the fifteenth embodiment is used for the input matching circuit 19 to reduce the loss of the matching circuit, and the output matching circuit 20 is connected to another analog circuit such as a mixer. A matching circuit using a microstrip line is used because of output matching. In particular, when applied to the input matching circuit of the low noise amplifier, not only the gain can be increased but also the noise figure can be reduced.

【００６４】なお、実施の形態５〜実施の形態８、実施
の形態１２，１３を示すそれぞれ図５〜図８、図１２、
図１３において、コプレーナ線路を構成する半導体基板
の裏面に地導体を有するものを図示しているが、地導体
のない場合でも、ここで説明した効果は同様である。It should be noted that FIGS. 5 to 8, FIG. 12 and FIG. 12 showing Embodiments 5 to 8 and Embodiments 12 and 13, respectively.
In FIG. 13, a semiconductor substrate forming a coplanar line having a ground conductor on the back surface is shown, but the effect described here is the same even when there is no ground conductor.

【００６５】[0065]

【発明の効果】以上のように、請求項１〜請求項３に係
わる発明によれば、ストリップ導体のエアブリッジの空
気層または誘電体層により、半導体基板内部に分布して
いた電界が空気層または誘電体層に広がり、半導体基板
を用いたマイクロストリップ線路の誘電体損を小さくで
き、伝送損失の低減が可能な高周波線路を得ることがで
きる。As described above, according to the inventions of claims 1 to 3, the electric field distributed inside the semiconductor substrate is generated by the air layer or the dielectric layer of the air bridge of the strip conductor. Alternatively, it is possible to obtain a high-frequency line that spreads over the dielectric layer and can reduce the dielectric loss of the microstrip line using the semiconductor substrate and reduce the transmission loss.

【００６６】また、請求項４〜請求項８に係わる発明に
よれば、中心導体、導体のエアブリッジの空気層または
誘電体層により、半導体基板内部に分布していた電界が
空気層または誘電体層に広がり、半導体基板を用いたコ
プレーナ線路及びスロット線路の誘電体損失を小さくで
き、伝送損失の低減が可能な高周波線路を得ることがで
きる。Further, according to the inventions of claims 4 to 8, the electric field distributed inside the semiconductor substrate is controlled by the center conductor, the air layer of the air bridge of the conductor, or the dielectric layer. It is possible to obtain a high-frequency line that spreads in layers and can reduce the dielectric loss of the coplanar line and the slot line using the semiconductor substrate and can reduce the transmission loss.

【００６７】また、請求項９に係わる発明によれば、中
心導体の地導体側の周縁部分と、上記中心導体の両側の
上記地導体の上記中心導体側の周縁部分端に沿って導体
厚より厚くした突起部を設けたことにより、半導体基板
内部に分布していた電界が基板上部の空間に広がり、半
導体基板を用いたコプレーナ線路の誘電体損失を小さく
でき、伝送損失の低減が可能な高周波線路を得ることが
できる。According to the ninth aspect of the invention, the conductor thickness along the peripheral edge portion of the central conductor on the ground conductor side and the peripheral edge portions of the ground conductors on both sides of the central conductor on the central conductor side are smaller than the conductor thickness. By providing a thickened protrusion, the electric field distributed inside the semiconductor substrate spreads into the space above the substrate, and the dielectric loss of the coplanar line using the semiconductor substrate can be reduced, reducing the transmission loss. You can get the tracks.

【００６８】また、請求項１０に係わる発明によれば、
中心導体の両側の地導体間隔を半導体基板の表皮深さよ
り小さくしたことにより、基板厚が表皮深さより厚い半
導体基板を用いたコプレーナ線路の誘電体損失を小さく
でき、伝送損失の低減が可能な高周波線路を得ることが
できる。According to the invention of claim 10,
By making the distance between the ground conductors on both sides of the center conductor smaller than the skin depth of the semiconductor substrate, it is possible to reduce the dielectric loss of the coplanar line using a semiconductor substrate whose substrate thickness is thicker than the skin depth, and to reduce transmission loss. You can get the tracks.

【００６９】また、請求項１１に係わる発明によれば、
半導体基板上に絶縁体層を介して、上層部に多層金属配
線を構成することにより、半導体基板内部に分布してい
た電界が絶縁体に広がり、高周波線路の誘電体損失を減
少することができ、かつ上記多層金属配線の配線導体厚
が厚くなり導体損失も小さくでき、これにより配線の伝
送損失の低減が可能な高周波線路を得ることができる。According to the invention of claim 11,
By forming a multi-layered metal wiring on the upper part of the semiconductor substrate through the insulator layer, the electric field distributed inside the semiconductor substrate spreads to the insulator, and the dielectric loss of the high frequency line can be reduced. In addition, since the wiring conductor thickness of the above-mentioned multilayer metal wiring can be increased and the conductor loss can be reduced, a high-frequency line capable of reducing the transmission loss of the wiring can be obtained.

【００７０】また、請求項１２に係わる発明によれば、
基板厚が表皮深さより厚い半導体基板上のコプレーナ線
路を用いたスパイラルインダクタの外形を長方形状と
し、スパイラルインダクタの外周の２つの長辺の外側の
両地導体の間隔を、半導体基板の表皮深さより小さくし
たことにより、コプレーナ線路を用いたスパイラルイン
ダクタのインダクタンス値を大きくできるとともに、誘
電体損失を小さくでき、スパイラルインダクタの損失が
低減可能な高周波回路を得ることができる。According to the invention of claim 12,
The thickness of the spiral inductor using a coplanar line on the semiconductor substrate, which is thicker than the skin depth, is rectangular, and the distance between the two ground conductors outside the two long sides of the spiral inductor is greater than the skin depth of the semiconductor substrate. By reducing the size, the inductance value of the spiral inductor using the coplanar line can be increased, the dielectric loss can be reduced, and a high frequency circuit in which the loss of the spiral inductor can be reduced can be obtained.

【００７１】また、請求項１３に係わる発明によれば、
基板厚が表皮深さより厚い半導体基板上のコプレーナ線
路を用いたスパイラルインダクタの外形を正方形状とし
て複数個直列接続し、上記正方形状のスパイラルインダ
クタの外周の対向する二つの辺の外側の両地導体の間隔
を上記半導体基板の表皮深さより小さくしたことによ
り、コプレーナ線路を用いたスパイラルインダクタのイ
ンダクタンス値を大きくできるとともに、誘電体損失を
小さくでき、スパイラルインダクタの損失が低減可能な
高周波回路を得ることができる。According to the invention of claim 13,
A plurality of spiral inductors using a coplanar line on a semiconductor substrate whose substrate thickness is thicker than the skin depth are connected in series in the form of a square, and both ground conductors on the outer sides of two opposite sides of the outer periphery of the square spiral inductor are connected. By making the distance between the two smaller than the skin depth of the semiconductor substrate, it is possible to increase the inductance value of the spiral inductor using the coplanar line, reduce the dielectric loss, and obtain a high-frequency circuit that can reduce the loss of the spiral inductor. You can

【００７２】また、請求項１４に係わる発明によれば、
少なくとも入力整合回路に、請求項１〜請求項６記載及
び請求項１０〜請求項１１記載のいずれかの高周波線路
を設けたことにより、入力整合回路の損失を低減でき、
利得の増加とともに、雑音指数の低減が可能な低雑音増
幅器を得ることができる。According to the fourteenth aspect of the invention,
By providing at least the high-frequency line according to any one of claims 1 to 6 and claim 10 to the input matching circuit, the loss of the input matching circuit can be reduced,
It is possible to obtain a low noise amplifier capable of reducing the noise figure as the gain increases.

【００７３】また、請求項１５に係わる発明によれば、
少なくとも入力整合回路に、請求項１２もしくは請求項
１３記載の高周波回路のスパイラルインダクタを設けた
ことにより、入力整合回路の損失を低減でき、利得の増
加とともに、雑音指数の低減が可能な低雑音増幅器を得
ることができる。According to the invention of claim 15,
By providing the spiral inductor of the high-frequency circuit according to claim 12 or 13 in at least the input matching circuit, it is possible to reduce the loss of the input matching circuit, increase the gain, and reduce the noise figure. Can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図１】この発明の実施の形態１を示す高周波線路の斜
視図である。FIG. 1 is a perspective view of a high frequency line showing a first embodiment of the present invention.

【図２】この発明の実施の形態２を示す高周波線路の斜
視図である。FIG. 2 is a perspective view of a high frequency line showing a second embodiment of the present invention.

【図３】この発明の実施の形態３を示す高周波線路の斜
視図である。FIG. 3 is a perspective view of a high frequency line showing a third embodiment of the present invention.

【図４】この発明の実施の形態４を示す高周波線路の斜
視図である。FIG. 4 is a perspective view of a high frequency line showing a fourth embodiment of the present invention.

【図５】この発明の実施の形態５を示す高周波線路の斜
視図である。FIG. 5 is a perspective view of a high frequency line showing a fifth embodiment of the present invention.

【図６】この発明の実施の形態６を示す高周波線路の斜
視図である。FIG. 6 is a perspective view of a high frequency line showing a sixth embodiment of the present invention.

【図７】この発明の実施の形態７を示す高周波線路の斜
視図である。FIG. 7 is a perspective view of a high frequency line showing a seventh embodiment of the present invention.

【図８】この発明の実施の形態８を示す高周波線路の斜
視図である。FIG. 8 is a perspective view of a high frequency line showing an eighth embodiment of the present invention.

【図９】この発明の実施の形態９を示す高周波線路の斜
視図である。FIG. 9 is a perspective view of a high frequency line showing a ninth embodiment of the present invention.

【図１０】この発明の実施の形態１０を示す高周波線路
の斜視図である。FIG. 10 is a perspective view of a high frequency line showing a tenth embodiment of the present invention.

【図１１】この発明の実施の形態１１を示す高周波線路
の斜視図である。FIG. 11 is a perspective view of a high frequency line showing an eleventh embodiment of the present invention.

【図１２】この発明の実施の形態１２を示す高周波線路
の斜視図である。FIG. 12 is a perspective view of a high frequency line showing a twelfth embodiment of the present invention.

【図１３】この発明の実施の形態１３を示す高周波線路
の斜視図である。FIG. 13 is a perspective view of a high frequency line showing a thirteenth embodiment of the present invention.

【図１４】この発明の実施の形態１４を示す高周波回路
の断面図である。FIG. 14 is a sectional view of a high frequency circuit showing a fourteenth embodiment of the present invention.

【図１５】この発明の実施の形態１５を示す高周波回路
の平面図である。FIG. 15 is a plan view of a high frequency circuit showing a fifteenth embodiment of the present invention.

【図１６】この発明の実施の形態１６を示す高周波回路
の平面図である。FIG. 16 is a plan view of a high frequency circuit according to a sixteenth embodiment of the present invention.

【図１７】この発明の実施の形態１７を示す低雑音増幅
器の等価回路図である。FIG. 17 is an equivalent circuit diagram of a low noise amplifier according to a seventeenth embodiment of the present invention.

【図１８】図１７の回路パターン図の例を示す図であ
る。FIG. 18 is a diagram showing an example of a circuit pattern diagram of FIG. 17.

【図１９】従来のマイクロストリップ線路を示す斜視図
である。FIG. 19 is a perspective view showing a conventional microstrip line.

【図２０】従来のコプレーナ線路を示す斜視図である。FIG. 20 is a perspective view showing a conventional coplanar line.

【図２１】従来のＢｉＣＭＯＳプロセスの配線用線路を
示す断面図である。FIG. 21 is a cross-sectional view showing a wiring line of a conventional BiCMOS process.

【図２２】従来のスパイラルインダクタを示す回路パタ
ーン図である。FIG. 22 is a circuit pattern diagram showing a conventional spiral inductor.

【符号の説明】[Explanation of symbols]

１、１ａ、１ｂ エアブリッジ ２、２ａ、２ｂ ストリップ導体 ３ 半導体基板 ４ 地導体 ５ 誘電体層 ６ 中心導体 ７ 上部地導体 ８ 第１層金属配線 ９ 第２層金属配線 １０ 第３層金属配線 １１ 第４層金属配線 １２ 絶縁体 １３ａ、１３ｂ 入出力端子 １４ スルーホール １５ 接地端子 １６ ベースバイアス用端子 １７ コレクタバイアス用端子 １８ ＮＰＮ形バイポーラトランジスタ １９ 入力側整合回路 ２０ 出力側整合回路 ２１ スパイラルインダクタ ２２ ＭＩＭキャパシタ ２３ 抵抗 ２４ 第１層アルミ配線 ２５ 第２層アルミ配線 ２６ Ｐ−Ｗｅｌｌ層 ２７ Ｐ−Ｓｕｂ層 ２８ シリコン基板 ３０ａ，３０ｂ スロット線路の導体 ３１ 突起部 1, 1a, 1b Air bridge 2, 2a, 2b Strip conductor 3 Semiconductor substrate 4 Ground conductor 5 Dielectric layer 6 Central conductor 7 Upper ground conductor 8 First layer metal wiring 9 Second layer metal wiring 10 Third layer metal wiring 11 Fourth layer metal wiring 12 Insulators 13a and 13b Input / output terminal 14 Through hole 15 Ground terminal 16 Base bias terminal 17 Collector bias terminal 18 NPN bipolar transistor 19 Input side matching circuit 20 Output side matching circuit 21 Spiral inductor 22 MIM Capacitor 23 Resistance 24 First layer aluminum wiring 25 Second layer aluminum wiring 26 P-Well layer 27 P-Sub layer 28 Silicon substrate 30a, 30b Slot line conductor 31 Protrusion

───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保 俊次 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Shunji Kubo 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Sanryo Electric Co., Ltd.

Claims (15)

【特許請求の範囲】[Claims] 【請求項１】 半導体基板を用いた高周波マイクロスト
リップ線路において、ストリップ導体を電波伝搬方向に
複数個のエアブリッジを連ねて構成し、ストリップ導体
と半導体基板間に空気層を形成することを特徴とする高
周波線路。1. A high-frequency microstrip line using a semiconductor substrate, wherein a strip conductor is formed by connecting a plurality of air bridges in a radio wave propagation direction, and an air layer is formed between the strip conductor and the semiconductor substrate. High-frequency line to do. 【請求項２】 エアブリッジ部分のストリップ導体の導
体幅をエアブリッジ以外の部分のストリップ導体の導体
幅に比べて広くしたことを特徴とする請求項１記載の高
周波線路。2. The high-frequency line according to claim 1, wherein the conductor width of the strip conductor of the air bridge portion is made wider than the conductor width of the strip conductor of the portion other than the air bridge. 【請求項３】 半導体基板を用いた高周波マイクロスト
リップ線路において、ストリップ導体を電波伝搬方向に
複数個のエアブリッジを連ねて構成し、上記ストリップ
導体と上記半導体基板間に形成した空気層を誘電体層と
することを特徴とする高周波線路。3. In a high frequency microstrip line using a semiconductor substrate, a strip conductor is formed by connecting a plurality of air bridges in a radio wave propagation direction, and an air layer formed between the strip conductor and the semiconductor substrate is a dielectric. High-frequency line characterized by layers. 【請求項４】 半導体基板を用いた高周波コプレーナ線
路において、中心導体を電波伝搬方向に複数個のエアブ
リッジを連ねて構成し、上記中心導体と上記半導体基板
間に空気層を形成することを特徴とする高周波線路。4. In a high frequency coplanar line using a semiconductor substrate, a center conductor is formed by connecting a plurality of air bridges in a radio wave propagation direction, and an air layer is formed between the center conductor and the semiconductor substrate. And high frequency line. 【請求項５】 半導体基板を用いた高周波コプレーナ線
路において、中心導体及びその両側の地導体を電波伝搬
方向に複数個のエアブリッジを連ねて構成し、上記中心
導体及びその両側の地導体と半導体基板との間に空気層
を形成することを特徴とする高周波線路。5. In a high frequency coplanar line using a semiconductor substrate, a center conductor and ground conductors on both sides thereof are formed by connecting a plurality of air bridges in a radio wave propagation direction, and the center conductor and ground conductors on both sides thereof are connected to the semiconductor. A high frequency line characterized in that an air layer is formed between the substrate and the substrate. 【請求項６】 半導体基板を用いた高周波コプレーナ線
路において、中心導体及びその両側の地導体を電波伝搬
方向に複数個のエアブリッジを連ねて構成し、上記中心
導体及びその両側の地導体と半導体基板との間に形成し
た空気層を誘電体層とすることを特徴とする高周波線
路。6. In a high frequency coplanar line using a semiconductor substrate, a center conductor and ground conductors on both sides thereof are formed by connecting a plurality of air bridges in a radio wave propagation direction, and the center conductor and ground conductors on both sides thereof and the semiconductor are formed. A high-frequency line characterized in that an air layer formed between the substrate and the substrate is a dielectric layer. 【請求項７】 半導体基板を用いた高周波スロット線路
において、スロットの両側の少なくとも一方の導体を電
波伝搬方向に複数個のエアブリッジを連ねて構成し、上
記導体と半導体基板との間に空気層を形成することを特
徴とする高周波線路。7. In a high frequency slotted line using a semiconductor substrate, at least one conductor on both sides of the slot is formed by connecting a plurality of air bridges in the radio wave propagation direction, and an air layer is provided between the conductor and the semiconductor substrate. High-frequency line characterized by forming a. 【請求項８】 半導体基板を用いた高周波スロット線路
において、スロットの両側の少なくとも一方の導体を電
波伝搬方向に複数個のエアブリッジを連ねて構成し、上
記導体と半導体基板との間に形成した空気層を誘電体層
とすることを特徴とする高周波線路。8. A high frequency slotted line using a semiconductor substrate, wherein at least one conductor on both sides of the slot is formed by connecting a plurality of air bridges in the radio wave propagation direction, and is formed between the conductor and the semiconductor substrate. A high-frequency line characterized in that the air layer is a dielectric layer. 【請求項９】 半導体基板を用いた高周波コプレーナ線
路において、中心導体のその両側の地導体に対向する周
縁部分、及び中心導体の両側の地導体の中心導体に対向
する周縁部分に沿って突起部を設けたことを特徴とする
高周波線路。9. A high-frequency coplanar line using a semiconductor substrate, wherein protrusions are provided along peripheral portions of the center conductor facing the ground conductors on both sides thereof, and peripheral portions of the ground conductors on both sides of the center conductor facing the center conductors. A high-frequency line characterized by being provided with. 【請求項１０】 基板の厚さが表皮深さより厚い半導体
基板を用いた高周波コプレーナ線路において、中心導体
の両側の両地導体の間隔を上記半導体基板の表皮深さよ
り小さく構成したしたことを特徴とする高周波線路。10. A high-frequency coplanar line using a semiconductor substrate having a substrate thickness thicker than a skin depth, characterized in that a distance between both ground conductors on both sides of a center conductor is smaller than a skin depth of the semiconductor substrate. High-frequency line to do. 【請求項１１】 半導体基板を用いた高周波線路におい
て、半導体基板上に絶縁体層を介して上層部に多層金属
配線を有することを特徴とする高周波線路。11. A high-frequency line using a semiconductor substrate, characterized in that it has multi-layer metal wiring in an upper layer portion on the semiconductor substrate via an insulating layer. 【請求項１２】 基板の厚さが表皮深さより厚い半導体
基板上にコプレーナ線路で構成したスパイラルインダク
タにおいて、上記スパイラルインダクタの外形を長方形
状とし、上記スパイラルインダクタの外周の二つの長辺
の外側の両地導体の間隔を上記半導体基板の表皮深さよ
り小さくしたことを特徴とする高周波回路。12. A spiral inductor formed by a coplanar line on a semiconductor substrate having a substrate thickness thicker than a skin depth, wherein the spiral inductor has an outer shape of a rectangle, and the spiral inductor has an outer shape outside of two long sides of the outer circumference. A high-frequency circuit characterized in that the distance between both ground conductors is smaller than the skin depth of the semiconductor substrate. 【請求項１３】 基板の厚さが表皮深さより厚い半導体
基板上にコプレーナ線路で構成したスパイラルインダク
タにおいて、上記スパイラルインダクタの外形を正方形
状として複数個直列に接続し、上記正方形状のスパイラ
ルインダクタの外周の対向する二つの辺の外側の両地導
体の間隔を上記半導体基板の表皮深さより小さくしたこ
とを特徴とする高周波回路。13. A spiral inductor comprising a coplanar line on a semiconductor substrate having a substrate thickness thicker than a skin depth, wherein a plurality of spiral inductors having a square outer shape are connected in series to form a spiral inductor having a square shape. A high-frequency circuit, characterized in that the distance between the two ground conductors outside the two opposite sides of the outer circumference is smaller than the skin depth of the semiconductor substrate. 【請求項１４】 半導体基板上に形成した低雑音増幅器
において、少なくとも入力整合回路に、請求項１〜請求
項６記載及び請求項９〜請求項１１記載の高周波線路の
いずれかを用いて構成したことを特徴とする低雑音増幅
器。14. A low noise amplifier formed on a semiconductor substrate, wherein at least an input matching circuit is formed by using any one of the high frequency lines according to claims 1 to 6 and 9 to 11. A low noise amplifier characterized in that 【請求項１５】 基板の厚さが表皮深さより厚い半導体
基板上に構成した低雑音増幅器において、少なくとも入
力整合回路に、請求項１２または請求項１３記載の高周
波回路のいずれかを用いて構成したことを特徴とする低
雑音増幅器。15. A low noise amplifier formed on a semiconductor substrate having a substrate thickness thicker than a skin depth, wherein at least an input matching circuit is formed by using any one of the high frequency circuits according to claim 12 or 13. A low noise amplifier characterized in that
JP8044863A 1996-03-01 1996-03-01 High frequency line, high frequency circuit using it, low noise amplifier Pending JPH09238005A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8044863A JPH09238005A (en) 1996-03-01 1996-03-01 High frequency line, high frequency circuit using it, low noise amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8044863A JPH09238005A (en) 1996-03-01 1996-03-01 High frequency line, high frequency circuit using it, low noise amplifier

Publications (1)

Publication Number Publication Date
JPH09238005A true JPH09238005A (en) 1997-09-09

Family

ID=12703340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8044863A Pending JPH09238005A (en) 1996-03-01 1996-03-01 High frequency line, high frequency circuit using it, low noise amplifier

Country Status (1)

Country Link
JP (1) JPH09238005A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010111358A (en) * 2000-06-10 2001-12-17 구자홍 transmission line for RF applications and method for fabricating the same
US7239851B2 (en) 2002-03-07 2007-07-03 Sony Corporation High frequency module
JP2008244604A (en) * 2007-03-26 2008-10-09 Mitsubishi Electric Corp Coplanar line branching structure and resonant circuit
JP2009021747A (en) * 2007-07-11 2009-01-29 Oki Electric Ind Co Ltd Band-pass filter
JP2010114502A (en) * 2008-11-04 2010-05-20 Toshiba Corp Bias circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010111358A (en) * 2000-06-10 2001-12-17 구자홍 transmission line for RF applications and method for fabricating the same
US7239851B2 (en) 2002-03-07 2007-07-03 Sony Corporation High frequency module
KR100971815B1 (en) * 2002-03-07 2010-07-22 소니 주식회사 High frequency module
JP2008244604A (en) * 2007-03-26 2008-10-09 Mitsubishi Electric Corp Coplanar line branching structure and resonant circuit
JP2009021747A (en) * 2007-07-11 2009-01-29 Oki Electric Ind Co Ltd Band-pass filter
JP2010114502A (en) * 2008-11-04 2010-05-20 Toshiba Corp Bias circuit

Similar Documents

Publication Publication Date Title
JP3241139B2 (en) Film carrier signal transmission line
JP2905736B2 (en) Semiconductor device
JP3496752B2 (en) Microwave / millimeter wave equipment
JPH06125208A (en) Microwave integrated circuit and its production
JP3158621B2 (en) Multi-chip module
JP2908225B2 (en) High frequency choke circuit
US5777528A (en) Mode suppressing coplanar waveguide transition and method
JP3129506B2 (en) Microwave slow wave circuit
JP2002299563A (en) High frequency semiconductor device
JPH09238005A (en) High frequency line, high frequency circuit using it, low noise amplifier
JP2001267503A (en) Capacitor and integrated circuit
JPH0522001A (en) Transmission line structure
US6094114A (en) Slotline-to-slotline mounted flip chip
JP2000165117A (en) Multiple-layer directional coupler
JPS60153603A (en) Coplanar circuit
JPH0624223B2 (en) Microwave integrated circuit device
JP3224932B2 (en) High frequency circuit
JP2522478Y2 (en) Printed wiring board
JPH06310662A (en) Semiconductor device
JP2000357774A (en) Plurality of conductor lines, inductor element and monolithic microwave integrated circuit
JPH04360403A (en) Microwave circuit
US5986325A (en) Microwave integrated circuit device
JPS6334324Y2 (en)
JPH0770892B2 (en) Coplanar hybrid circuit
JP3051430B2 (en) Microwave integrated circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040629