JPH09237973A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPH09237973A
JPH09237973A JP8042525A JP4252596A JPH09237973A JP H09237973 A JPH09237973 A JP H09237973A JP 8042525 A JP8042525 A JP 8042525A JP 4252596 A JP4252596 A JP 4252596A JP H09237973 A JPH09237973 A JP H09237973A
Authority
JP
Japan
Prior art keywords
insulating layer
strength
wiring board
outermost
inorganic filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8042525A
Other languages
English (en)
Inventor
Katsura Hayashi
桂 林
Akihiko Nishimoto
昭彦 西本
Koyo Hiramatsu
幸洋 平松
Riichi Sasamori
理一 笹森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP8042525A priority Critical patent/JPH09237973A/ja
Publication of JPH09237973A publication Critical patent/JPH09237973A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】従来、有機樹脂と無機質フィラーとの複合材料
からなる絶縁層を有する配線基板では、強度が低く、過
酷な条件下での長期安定性に欠ける等の問題があった。 【解決手段】無機質フィラーと有機樹脂との複合材料か
らなる絶縁層2と、低抵抗金属からなる導体回路3とを
多層に積層してなる多層配線基板1であって、最外層の
絶縁層4の強度を内部の絶縁層5の強度よりも大きくす
る。例えば、最外層の絶縁層4中に繊維状または針状の
無機質フィラー含有量を含有させて、望ましくは、最外
層の強度が150MPa以上、内部の絶縁層を50MP
a以上に制御する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁層が無機質フ
ィラーと有機樹脂との複合材料からなり、半導体用パッ
ケージや混成集積回路基板等に用いられる多層配線基板
に関するものである。
【0002】
【従来技術】従来より、配線基板、例えば、半導体素子
を収納するパッケージに使用される配線基板として、比
較的高密度の配線が可能が多層セラミック配線基板が多
用されている。この多層セラミック配線基板は、アルミ
ナなどの絶縁基板と、その表面に形成されたWやMo等
の高融点金属からなる配線導体とから構成されるもの
で、この絶縁基板の一部に凹部が形成され、この凹部内
に半導体素子が収納され、蓋体によって凹部を気密に封
止されるものである。
【0003】ところが、このような多層セラミック配線
基板を構成するセラミックスは、硬くて脆い性質を有す
ることから、製造工程または搬送工程において、セラミ
ックスの欠けや割れ等が発生しやすく、半導体素子の気
密封止性が損なわれることがあるために歩留りが低い等
の問題があった。
【0004】また、多層セラミック配線基板において
は、焼結前のグリーンシートにメタライズインクを印刷
して、印刷後のシートを積層して焼結させて製造される
が、その製造工程において、高温での焼成により焼成収
縮が生じるために、得られる基板に反り等の変形や寸法
のばらつき等が発生しやすいという問題があり、回路基
板の超高密度化やフリップチップ等のような基板の平坦
度の厳しい要求に対して、十分に対応できないという問
題があった。
【0005】そこで、最近では、プリント基板では銅箔
を接着し基板表面にエッチング法により微細な回路を形
成したり、回路パターン印刷した後に積層して多層化し
た基板も提案されている。また、このようなプリント基
板においては、その強度を高めるために、有機樹脂に対
して、無機質フィラーを分散させた基板も提案されてお
り、これらの複合材料からなる絶縁基板上に多数の半導
体素子を搭載したマルチチップモジュール(MCM)等
への適用も検討されている。
【0006】
【発明が解決しようとする課題】しかしながら、このよ
うな有機樹脂と無機質フィラーとの複合材料からなる絶
縁基板は、セラミック多層基板に比較して強度が低いた
めに、配線基板を過酷な条件での使用で、過度の応力が
付与されたり、衝撃が加わった際に、基板が変形したり
割れ等により配線が断線するなどの問題があった。
【0007】そこで、有機樹脂と無機質フィラーとの複
合材料の高強度化の手法としては、例えば繊維状、針状
の無機質フィラーを添加すること等も行うことができる
が、配線基板としての絶縁性や内部に形成された導体回
路やスルーホール等との熱膨張のマッチング性や、絶縁
基板としての誘電率や誘電損失などの電気的特性を満足
させることも必要であり、また、最近では内部にコンデ
ンサやフィルターとしての機能を内蔵させる場合もあ
り、これら絶縁基板として要求される種々の特性を満足
しつつ高強度化するのは、材料設計上も非常に難しい問
題であった。
【0008】
【課題を解決するための手段】本発明者らは、上記のよ
うな問題点について鋭意検討した結果、無機質フィラー
と有機樹脂との複合材料からなる絶縁層と、導体回路と
が多層に積層された多層配線基板において、その最外層
のみを高強度化させることにより、多層配線基板として
の電気的特性等の特性を満足しつつ、配線基板全体の強
度の向上を図ることができることを知見し本発明に至っ
た。
【0009】即ち、本発明の多層配線基板は、無機質フ
ィラーと有機樹脂との複合材料よりなる絶縁層と、低抵
抗金属からなる導体回路とを多層に積層してなる多層配
線基板であって、最外層の絶縁層の強度が内部の絶縁層
の強度よりも大きいことを特徴とするものであり、具体
的には、前記最外層の絶縁層中に繊維状または針状の無
機質フィラーを含むことを特徴とし、さらに、前記最外
層の絶縁層を150MPa以上、前記内部の絶縁層の強
度を50MPa以上とすること特徴とするものである。
【0010】
【作用】本発明の高密度多層配線基板は、フィラーと樹
脂とを均一に混合した複合材料よりなる基板表面に、
銅、アルミニウム等低抵抗金属よりなる回路を印刷等の
方法で形成した回路基板を積層し、少なくとも最外層に
内部の絶縁層よりも高強度の絶縁層を積層することによ
り、絶縁基板としての電気的特性や内部導体回路等との
マッチングを図るために低強度の絶縁基板を用いたとし
ても、多層配線基板全体としての強度を高めることがで
きる。
【0011】これにより、回路の超微細化、精密化の要
求に応えつつ、過度の応力が付与されたり、衝撃が加わ
った際でも、基板が変形したり割れ等を生じることのな
い高強度の基板を作製することができる。その結果、薄
型基板や、携帯情報端末等の小型情報機器の基板やメモ
リーカード等小型基板等においても高信頼性の基板を提
供できる。
【0012】
【発明の実施の形態】本発明の多層配線基板の概略図を
図1に示した。本発明の多層配線基板1は、複数の絶縁
層2と、導体回路3をと具備し、導体回路3は、絶縁層
2間、または絶縁層2の表面に形成されている。
【0013】本発明によれば、上記絶縁層は、無機質フ
ィラーと有機樹脂との複合材料からなり、無機質フィラ
ーは、は有機樹脂中に20〜80体積%の割合で均一に
分散されたものである。
【0014】この複合材料を構成する無機質フィラーと
しては、SiO2 、Al2 3 、ZrO2 、TiO2
AlN、SiC、BaTiO3 、SrTiO3 、ゼオラ
イト、CaTiO3 、ほう酸アルミニウム等の公知の材
料が使用できる。フィラーの形状は平均粒径が20μm
以下、特に10μm以下、最適には7μm以下の略球形
状の粉末の他、平均アスペクト比が2以上、特に5以上
の繊維状や針状のものや、織布物も使用できる。
【0015】一方、無機質フィラーが分散される有機樹
脂としては、PPE(ポリフェニレンエーテル樹脂)、
BTレジン(ビスマレイドトリアジン)、エポキシ樹
脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂等の
樹脂からなり、とりわけ原料として室温で液体の熱硬化
性樹脂であることが望ましい。
【0016】本発明によれば、上記の配線基板におい
て、最外層の絶縁層4の強度が、内部の絶縁層5の強度
よりも大きいことが大きな特徴である。最外層の絶縁層
も無機質フィラーと有機樹脂との複合材料から構成され
るものであるが、強度を大きくするためには、例えば、
絶縁層中の無機質フィラーとして、繊維状または針状の
フィラーを含有せしめたり、内部絶縁層および最外層の
絶縁層ともに同様の繊維状または針状のフィラーを用い
た場合、これら繊維状または針状のフィラーの量を内部
の絶縁層よりも最外層の絶縁層における含有量を多くす
ればよい。
【0017】このような繊維状または針状の無機質フィ
ラーとしては、ガラスファイバー、ホウ酸アルミニウム
ウイスカー、ガラス織布(クロス)、チタン酸カリウム
ウイスカー等が挙げられ、これらの中でもガラスクロス
が最も効果的である。このようなフィラーを用いて、そ
のフィラーの含有量を制御することにより、最外層の絶
縁層の強度を高めることができる。
【0018】具体的には、最外層の強度は、試験片寸法
0.5×3×15mm、スパン10mmの3点曲げ強度
において、150MPa以上、特に300MPa以上、
内部の絶縁層が50MPa以上であることが好適であ
る。
【0019】なお、強度の大きい絶縁層は、最外層とし
て、最上面のみでは、熱膨張特性などの物性の差から配
線基板が変形する場合があるため、配線基板の最上面と
最下面を両方に形成することが望ましい。そして、これ
ら最外層の絶縁層の表面、または別途ポリイミド等から
なる配線層を介して半導体素子6を搭載させることによ
り、高強度で信頼性の高い配線基板を提供できる。
【0020】また、本発明において、導体回路として
は、銅、アルミニウム、金、銀等からなることが望まし
い。また、回路の必要に応じて、Ni−Cr等の高抵抗
の金属を用いる場合もある。
【0021】次に、上記の配線基板を作製するには、ま
ず、絶縁層として、無機質フィラー粉末と粉末または液
状の有機樹脂とを混練機等の手段によって十分に混合
し、これをドクターブレード法によってシート状に成形
した後、有機樹脂を半硬化させる。半硬化には、有機樹
脂は熱可塑性樹脂の場合には、加熱下で混合したものを
冷却し、熱硬化性樹脂の場合には、完全固化するに十分
な温度よりもやや低い温度に加熱すればよい。
【0022】そして、この絶縁層の表面に導体回路を形
成する。導体回路の形成には、銅等の金属箔を絶縁層に
接着剤で張りつけた後に、回路パターンのレジストを形
成して酸等によって不要な部分の金属をエッチング除去
するか、予め打ち抜きした金属箔を張りつける。他の方
法としては、絶縁層の表面に導体ペーストを回路パター
ンにスクリーン印刷や、フォトレジスト法等によって形
成して乾燥後、加圧して絶縁層に密着させることで形成
できる。
【0023】次に、導体回路を形成した絶縁層を所望に
よっては、打ち抜き法はレーザー加工によりビアホール
を形成して導体を充填後に、複数の絶縁層を積層して、
絶縁層の有機樹脂が完全に硬化させる。
【0024】本発明では、上記の積層工程において、多
層基板の最外層に、強度が内部の絶縁層の強度よりも大
きい絶縁層を積層する。この強度の大きい絶縁層は、前
述した通り、無機質フィラーとして繊維状または針状の
フィラーを含有するか、または、内部および最外層とも
に同様の繊維状または針状のフィラーを用いた場合、こ
れらのフィラーの量を内部の絶縁層よりも最外層の絶縁
層における含有量の多い絶縁層を作製して、これを積層
すればよい。
【0025】
【実施例】無機質フィラーとして、平均粒径が5μmの
SiO2 粉末、平均アスペクト比20、短径10μmの
ガラスファイバー、平均粒径が3μmのBaTiO3
末、平均粒径が3μmのTiO2 粉末を用い、有機樹脂
として、BTレジン(ビスマレイミドトリアジン)、P
PE(ポリフェニレンエーテル)、液晶ポリマー(液晶
性芳香族ポリエステル)を用いて、これらを内部絶縁層
用、最外層絶縁層用として表1の比率で混合してスラリ
ーを調製した。そして、ポリエチレンテレフタレート
(PET)樹脂からなる転写シート表面に形成された厚
さ12μmの銅箔に対して、予めエッチングによって銅
配線パターンを形成し、そのパターンに上記のスラリー
を流し加熱して半硬化させた後、上記転写シートを剥が
して回路パターンが形成された絶縁層を形成した。
【0026】また、無機質フィラーとして、ガラス含有
織布(クロス)を用いたものは、有機樹脂に溶剤を混合
して、この混合液をガラス含有クロスに含浸させた。そ
して、有機樹脂が含浸されたガラスクロスを上記銅配線
パターンに載せて加熱により接着すると同時に半硬化さ
せた後、転写シートを剥がしてパターンを転写させた。
【0027】このようにして作製した内部絶縁層を5層
積層して、さらに最上層および最下層に最外層絶縁層を
積層した後、これを再度加熱して完全硬化させて多層配
線基板を作製した。
【0028】なお、最外層および内部層の絶縁層の抗折
強度は、試験片寸法0.5×3×15mm、スパン10
mmの3点曲げ強度測定に基づき測定し、また、積層後
の強度も合わせて測定した。
【0029】また、得られた基板に対しては、半導体素
子及びその他電子部品をダイボンディングペーストによ
り最外層の表面に接着した後、200cmからの自然落
下させて基板が損傷したものの数を調べた。
【0030】
【表1】
【0031】表1の試料No.1と試料No.2、試料No.
3と試料No.4、試料No.5と試料No.6、試料No.7
と試料No.8、試料No.9と試料No.10との比較から
明らかなように、最外層の強度が低い試料No.1、3、
5、7、9に対して、最外層に強度の高い層を積層する
ことにより、基板全体の強度を高めることができる結
果、落下試験においても損傷のない基板を作製すること
ができた。
【0032】また、試料No.11〜16に示されるよう
に、あらゆる基材材料に対しても最外層に繊維状または
針状のフィラーを配合することにより基板全体の強度を
高めることができた。
【0033】
【発明の効果】以上詳述した通り、本発明の高密度多層
配線基板は、配線基板の最外層に内部の絶縁層よりも高
強度の絶縁層を積層することにより、内部導体回路の種
々の制約に対応しつつ、基板強度が低い場合であっても
配線基板全体の高強度化を実現できるために、回路の超
微細化、精密化の要求に応え、かつ薄型基板として信頼
性を高めることができ、携帯情報端末等の小型情報機器
の基板やメモリーカード等小型基板として最適な特性を
発揮することができる。
【図面の簡単な説明】
【図1】本発明の多層配線基板の概略図である。
【符号の説明】
1 多層配線基板 2 絶縁層 3 導体回路 4 最外層の絶縁層 5 内部の絶縁層 6 半導体素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 笹森 理一 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】無機質フィラーと有機樹脂との複合材料か
    らなる絶縁層と、低抵抗金属からなる導体回路とが多層
    に積層された多層配線基板であって、最外層の絶縁層の
    強度が内部の絶縁層の強度よりも大きいことを特徴とす
    る多層配線基板。
  2. 【請求項2】前記最外層の絶縁層中に繊維状または針状
    の無機質フィラーを含むことを特徴とする請求項1記載
    の多層配線基板。
  3. 【請求項3】前記最外層の絶縁層の強度が150MPa
    以上、前記内部の絶縁層の強度が50MPa以上である
    請求項1または請求項2に記載の多層配線基板。
JP8042525A 1996-02-29 1996-02-29 多層配線基板 Pending JPH09237973A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8042525A JPH09237973A (ja) 1996-02-29 1996-02-29 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8042525A JPH09237973A (ja) 1996-02-29 1996-02-29 多層配線基板

Publications (1)

Publication Number Publication Date
JPH09237973A true JPH09237973A (ja) 1997-09-09

Family

ID=12638506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8042525A Pending JPH09237973A (ja) 1996-02-29 1996-02-29 多層配線基板

Country Status (1)

Country Link
JP (1) JPH09237973A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026529A (ja) * 2000-07-03 2002-01-25 Ibiden Co Ltd 多層プリント配線板
JP2003046259A (ja) * 2001-07-27 2003-02-14 Kyocera Corp 多層配線基板
JP2005072187A (ja) * 2003-08-22 2005-03-17 Denso Corp 多層回路基板およびその製造方法
JP2006013249A (ja) * 2004-06-28 2006-01-12 Tdk Corp 電子部品及び多層基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026529A (ja) * 2000-07-03 2002-01-25 Ibiden Co Ltd 多層プリント配線板
JP2003046259A (ja) * 2001-07-27 2003-02-14 Kyocera Corp 多層配線基板
JP2005072187A (ja) * 2003-08-22 2005-03-17 Denso Corp 多層回路基板およびその製造方法
JP2006013249A (ja) * 2004-06-28 2006-01-12 Tdk Corp 電子部品及び多層基板
JP4496858B2 (ja) * 2004-06-28 2010-07-07 Tdk株式会社 電子部品及び多層基板

Similar Documents

Publication Publication Date Title
TW511405B (en) Device built-in module and manufacturing method thereof
JP3547423B2 (ja) 部品内蔵モジュール及びその製造方法
JP4409209B2 (ja) 回路部品内蔵モジュールの製造方法
US7140104B2 (en) Method of producing circuit component built-in module with embedded circuit component
JPH10173097A (ja) 熱伝導基板用シート状物とその製造方法及びそれを用いた熱伝導基板とその製造方法
JPH1145955A (ja) 素子内蔵多層配線基板およびその製造方法
WO1992018213A1 (en) High dielectric constant flexible ceramic composite
US7656644B2 (en) iTFC with optimized C(T)
US6811635B2 (en) Multilayer ceramic substrate, method for manufacturing the same, and electronic device
JP3537620B2 (ja) 多層配線基板
JPH1126943A (ja) 多層配線基板およびその製造方法
JPH09237972A (ja) 多層配線基板
JP3085658B2 (ja) 配線基板及びその製造方法
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JPH09237973A (ja) 多層配線基板
JP3199637B2 (ja) 多層配線基板の製造方法
JP2004140385A (ja) 多層配線基板
JP3085649B2 (ja) 転写シート及びそれを用いた配線基板の製造方法
JPH09293968A (ja) 多層配線基板およびその製造方法
JP3071764B2 (ja) 金属箔付きフィルム及びそれを用いた配線基板の製造方法
JP3623639B2 (ja) 多層配線基板の製造方法
JPH10190241A (ja) 多層配線基板
JP3554171B2 (ja) 回路基板の製造方法
JP3199661B2 (ja) 多層配線基板
JP3167503B2 (ja) メモリモジュールの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040518