JPH09237853A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH09237853A JPH09237853A JP4192996A JP4192996A JPH09237853A JP H09237853 A JPH09237853 A JP H09237853A JP 4192996 A JP4192996 A JP 4192996A JP 4192996 A JP4192996 A JP 4192996A JP H09237853 A JPH09237853 A JP H09237853A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- pads
- substrate
- power supply
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置に係り、
特に、ＢＧＡ（ball grid array)型の半導体装置に関す
る。近年、半導体チップ内の素子の高集積度化に伴い、
動作時の半導体チップの発熱量が増えてきている。よっ
て、ＢＧＡ型の半導体装置においては、内部に封止され
ている半導体チップの熱を外部に効率良く放熱すること
が重要な特性として求められてきている。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device,
In particular, it relates to a BGA (ball grid array) type semiconductor device. In recent years, with the high integration of elements in semiconductor chips,
The amount of heat generated by semiconductor chips during operation is increasing. Therefore, in the BGA type semiconductor device, it is required to efficiently radiate the heat of the semiconductor chip sealed inside to the outside as an important characteristic.
【０００２】また、高密度実装のために、ＢＧＡ型の半
導体装置のサイズを小さくすることも求められている。Further, for high-density mounting, it is also required to reduce the size of the BGA type semiconductor device.
【０００３】[0003]
【従来の技術】図８は、従来の１例のＢＧＡ型の半導体
装置１０を示す。半導体装置１０は、図９に併せて示す
ように、基板１１と、基板１１上に実装してある半導体
チップ１２と、半導体チップ１２の周囲を囲んで半導体
チップ１２を保護する合成樹脂部１３と、半導体チップ
１２の上面に接着してある放熱板１４と、基板１１の下
面に並んでいるバンプ１５とよりなる。半導体装置１０
は、ａ×ａのサイズを有する。半導体チップ１２は、ｂ
×ｂのサイズを有する。2. Description of the Related Art FIG. 8 shows an example of a conventional BGA type semiconductor device 10. As shown in FIG. 9, the semiconductor device 10 includes a substrate 11, a semiconductor chip 12 mounted on the substrate 11, and a synthetic resin portion 13 surrounding the semiconductor chip 12 to protect the semiconductor chip 12. The heat dissipation plate 14 is bonded to the upper surface of the semiconductor chip 12, and the bumps 15 are arranged on the lower surface of the substrate 11. Semiconductor device 10
Has a size of a × a. The semiconductor chip 12 is b
It has a size of × b.
【０００４】半導体チップ１２は、図４（Ｂ）に示すよ
うに、下面に、マトリックス状に並んでいる信号用パッ
ド１６Ｓ、電源用パッド１６Ｐ、及びグランド用パッド
１６Ｇを有する。各パッド１６Ｓ，１６Ｐ，１６Ｇのサ
イズは、共にｃ×ｃであり、ピッチは、共にｐである。As shown in FIG. 4B, the semiconductor chip 12 has signal pads 16S, power supply pads 16P, and ground pads 16G arranged in a matrix on the lower surface. The size of each pad 16S, 16P, 16G is c × c, and the pitch is p.
【０００５】半導体チップ１２は、下面の複数のパッド
１６Ｓ，１６Ｐ，１６Ｇを、基板１１上の対応するパッ
ド１７と接続されて基板１１上に実装してある。半導体
装置１０は、図９に示すように、バンプ１５をプリント
板２０上のパッド２１に接続されて、プリント板２０上
に実装されて使用される。The semiconductor chip 12 has a plurality of pads 16S, 16P, 16G on the lower surface connected to the corresponding pads 17 on the substrate 11 and mounted on the substrate 11. As shown in FIG. 9, the semiconductor device 10 is used by connecting the bumps 15 to the pads 21 on the printed board 20 and mounting it on the printed board 20.
【０００６】なお、バンプ１５は、図５（Ｂ）に示すよ
うに、信号用バンプ１５Ｓと、電源用バンプ１５Ｐと、
グランド用バンプ１５Ｇとが、混在して並んだ構成であ
る。As shown in FIG. 5B, the bumps 15 include signal bumps 15S, power bumps 15P, and
The ground bumps 15G are arranged side by side in a mixed manner.
【０００７】[0007]
【発明が解決しようとする課題】発生した半導体チップ
１２の熱は、放熱板１４に逃がされるとともに、プリン
ト板２０に逃がされ、最終的には大気中に逃がされる。
放熱板１４に対しては、半導体チップ１２の熱は、矢印
Ａで示すように、直接に伝わる。しかし、プリント板２
０に対しては、半導体チップ１２の熱は、矢印Ｂで示す
ように、基板１１を面方向に伝わった後に、バンプ１５
を通って、始めてプリント板２０に到る。基板１１の面
方向の部分は熱抵抗が高い。よって、プリント板２０へ
の放熱性が良くなかった。The generated heat of the semiconductor chip 12 is released to the heat sink 14 and the printed board 20, and finally to the atmosphere.
The heat of the semiconductor chip 12 is directly transmitted to the heat dissipation plate 14 as indicated by an arrow A. However, printed board 2
For 0, the heat of the semiconductor chip 12 is transmitted to the surface of the substrate 11 as shown by an arrow B, and then the bump 15
It passes through and reaches the printed board 20 for the first time. The portion of the substrate 11 in the surface direction has high thermal resistance. Therefore, the heat dissipation to the printed board 20 was not good.
【０００８】また、半導体装置１０は、バンプ１５が専
らプリント板２０の周囲に並んだ構成であるため、半導
体装置１０のサイズを小さくするとが困難であった。な
お、バンプ１５は、図５（Ｂ）に示すように、信号用バ
ンプ１５Ｓと、電源用バンプ１５Ｐと、グランド用バン
プ１５Ｇとが、混在して並んだ構成である。そこで、本
発明は、上記課題を解決した半導体装置を提供すること
を目的とする。Further, since the semiconductor device 10 has a structure in which the bumps 15 are exclusively arranged around the printed board 20, it is difficult to reduce the size of the semiconductor device 10. As shown in FIG. 5B, the bump 15 has a configuration in which a signal bump 15S, a power supply bump 15P, and a ground bump 15G are arranged side by side in a mixed manner. Therefore, an object of the present invention is to provide a semiconductor device that solves the above problems.
【０００９】[0009]
【課題を解決するための手段】請求項１の発明は、開口
を有する基板と、下面に複数のパッドを有し、該下面を
上記開口に臨ませて該基板上に実装してある半導体チッ
プと、該半導体チップの該開口内に位置しているパッド
に直接接続してあり、該開口より突き出ている複数の外
部接続端子とよりなる構成としたものである。According to a first aspect of the present invention, there is provided a semiconductor chip having a substrate having an opening and a plurality of pads on a lower surface, the semiconductor chip being mounted on the substrate with the lower surface facing the opening. And a plurality of external connection terminals that are directly connected to the pads located in the opening of the semiconductor chip and project from the opening.
【００１０】請求項２の発明は、上記複数の外部接続端
子を露出させた状態で、上記基板の上記開口内を占めて
いる下面覆いを更に有する構成としたものである。請求
項３の発明は、開口を有する基板と、下面に複数のパッ
ドを有し、該複数のパッドのうち周囲部のパッドを該基
板と電気的に接続させて該基板上に実装してあり、該下
面が上記開口に臨んでいる半導体チップと、該基板の下
面に設けてあり、該基板を介して上記半導体チップの周
囲部のパッドと電気的に接続してある複数の第１の外部
接続端子と、該半導体チップのパッドのうち該開口内に
位置しているパッドに直接接続してあり、該開口より突
き出ている複数の第２の外部接続端子とよりなる構成と
したものである。According to a second aspect of the present invention, there is further provided a bottom surface cover which occupies the inside of the opening of the substrate with the plurality of external connection terminals exposed. According to a third aspect of the present invention, a substrate having an opening and a plurality of pads on a lower surface are provided, and pads of a peripheral portion of the plurality of pads are electrically connected to the substrate and mounted on the substrate. A semiconductor chip whose lower surface faces the opening, and a plurality of first externals provided on the lower surface of the substrate and electrically connected to pads around the semiconductor chip through the substrate. It is configured to include a connection terminal and a plurality of second external connection terminals that are directly connected to the pad of the semiconductor chip located in the opening and project from the opening. .
【００１１】請求項４の発明は、上記半導体チップは、
下面の複数のパッドの配置が、周囲部に信号用パッドを
有し、内側部に、電源用パッドとグランド用パッドとを
有する配置であり、上記複数の第２の外部接続端子は、
上記電源用パッド及びグランド用パッドと直接接続して
ある構成としたものである。According to a fourth aspect of the present invention, in the above semiconductor chip,
The arrangement of a plurality of pads on the lower surface is an arrangement having a signal pad in the peripheral portion and a power supply pad and a ground pad in the inner portion, and the plurality of second external connection terminals are
The power supply pad and the ground pad are directly connected to each other.
【００１２】請求項５の発明は、上記半導体チップは、
下面の複数のパッドの配置が、周囲部に信号用パッドを
有し、内側部に、電源用パッドとグランド用パッドとを
有し、且つ、該電源用パッドとグランド用パッドは、信
号用パッドのピッチより大きいピッチで並んでいる配置
であり、上記複数の第２の外部接続端子は、上記電源用
パッド及びグランド用パッドと直接接続してある構成と
したものである。According to a fifth aspect of the present invention, in the semiconductor chip,
The arrangement of a plurality of pads on the lower surface has a signal pad in the peripheral portion, and has a power supply pad and a ground pad in the inner portion, and the power supply pad and the ground pad are signal pads. The second external connection terminals are directly connected to the power supply pad and the ground pad.
【００１３】請求項６の発明は、上記複数の第２の外部
接続端子を露出させた状態で、上記基板の上記開口内を
占めている下面覆いを更に有する構成としたものであ
る。According to a sixth aspect of the present invention, there is further provided a lower surface cover occupying the inside of the opening of the substrate with the plurality of second external connection terminals exposed.
【００１４】[0014]
【発明の実施の形態】図１、図２及び図３は本発明の一
実施例になるＢＧＡ型の半導体装置３０を示す。半導体
装置３０は、大略、矩形状の開口３１ａを有する基板３
１と、基板３１上に実装してあり、下面３２ａが開口３
１ａに露出している半導体チップ３２と、半導体チップ
３２の周囲を囲んで半導体チップ３２を保護するエポキ
シ系樹脂製の囲い３３と、半導体チップ３２の上面に接
着してある放熱板３４と、基板１１の下面に並んでいる
信号用バンプ３５Ｓと、半導体チップ３２に直接固定さ
れて並んでいる半田ボール３６と、半導体チップ３２の
下面３２ａのうち上記開口３１ａに露出している部分を
覆って保護するエポキシ系樹脂製の下面覆い３７と、ダ
ム枠３８とよりなる。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 1, 2 and 3 show a BGA type semiconductor device 30 according to an embodiment of the present invention. The semiconductor device 30 includes a substrate 3 having a substantially rectangular opening 31a.
1 is mounted on the substrate 31, and the lower surface 32a has the opening 3
1a, the semiconductor chip 32 that is exposed to the semiconductor chip 32, an epoxy resin enclosure 33 that surrounds the semiconductor chip 32 and protects the semiconductor chip 32, a heat dissipation plate 34 that is adhered to the upper surface of the semiconductor chip 32, and a substrate The signal bumps 35S arranged on the lower surface of the semiconductor chip 11, the solder balls 36 directly fixed to the semiconductor chip 32, and the lower surface 32a of the semiconductor chip 32 are covered with and protected by the openings 31a. The lower frame cover 37 made of epoxy resin and the dam frame 38.
【００１５】半田ボール３６が半導体チップ３２に直接
固定されており、この半田ボール３６がＢＧＡ型半導体
装置３０の下面に突き出ている構成が本発明の要部をな
す。半導体装置３０は、ｄ×ｄのサイズを有し、図８の
半導体装置１０より小さい。また、半導体装置３０は、
厚さｔ１０を有し、図８の半導体装置１０の厚さｔ１よ
り薄い。The structure in which the solder balls 36 are directly fixed to the semiconductor chip 32 and the solder balls 36 project from the lower surface of the BGA type semiconductor device 30 is an essential part of the present invention. The semiconductor device 30 has a size of d × d and is smaller than the semiconductor device 10 of FIG. Further, the semiconductor device 30 is
It has a thickness t10 and is thinner than the thickness t1 of the semiconductor device 10 of FIG.
【００１６】信号用バンプ３５Ｓが、特許請求の範囲の
欄記載の「第１の外部接続端子」を構成する。半田ボー
ル３６（後述する電源用半田ボール３６Ｐ及びグランド
用半田ボール３６Ｇ）が、特許請求の範囲の欄記載の
「外部接続端子」及び「第２の外部接続端子」を構成す
る。The signal bumps 35S form the "first external connection terminal" described in the claims. The solder balls 36 (power source solder balls 36P and ground solder balls 36G, which will be described later) form the “external connection terminal” and the “second external connection terminal” described in the claims.
【００１７】次に、半導体装置３０を構成する各構成部
分について説明する。先ず、半導体チップ３２について
説明する。半導体チップ３２は、図８に示す従来のＢＧ
Ａ型半導体装置１０の半導体チップ１２のサイズと同じ
サイズであり、ｂ×ｂである。Next, each component of the semiconductor device 30 will be described. First, the semiconductor chip 32 will be described. The semiconductor chip 32 is a conventional BG shown in FIG.
The size is the same as the size of the semiconductor chip 12 of the A-type semiconductor device 10 and is b × b.
【００１８】半導体チップ３２は、半田ボール３６が半
導体チップ３２に直接固定される構成を実現する等のた
め、図１及び図４（Ａ）に示す構成を有する。ここで、
説明の便宜上、半導体チップ３２の下面３２ａを、帯状
に周囲に沿う枠状の領域３２ａ−１と、領域３２ａ−１
により囲まれた半導体チップ３２の中央寄りの矩形状の
領域３２ａ−２とに分ける。枠状領域３２ａ−１には、
専ら信号用のパッド４０Ｓが、半導体チップ３２の周囲
に沿って並んでいる。矩形状領域３２ａ−２は、ｅ×ｅ
のサイズであり、この矩形状領域３２ａ−２には、電源
用のパッド４０Ｐとグランド用のパッド４０Ｇとがマト
リックス状に並んでいる。よって、半導体チップ３２が
動作するとき、半導体チップ３２のうちでも上記の矩形
状領域３２ａ−２の部分が特に発熱し易い。The semiconductor chip 32 has a structure shown in FIGS. 1 and 4A in order to realize a structure in which the solder balls 36 are directly fixed to the semiconductor chip 32. here,
For convenience of explanation, the lower surface 32a of the semiconductor chip 32 has a frame-shaped region 32a-1 along the periphery and a region 32a-1 along the periphery.
The semiconductor chip 32 is divided into a rectangular region 32a-2 near the center of the semiconductor chip 32 surrounded by. In the frame-shaped area 32a-1,
Pads 40S exclusively for signals are arranged along the periphery of the semiconductor chip 32. The rectangular area 32a-2 is e × e
In this rectangular area 32a-2, power supply pads 40P and ground pads 40G are arranged in a matrix. Therefore, when the semiconductor chip 32 operates, the above-mentioned rectangular region 32a-2 of the semiconductor chip 32 is particularly likely to generate heat.
【００１９】信号用パッド４０Ｓのサイズは通常であ
り、ｃ×ｃであり、ピッチも通常であり、ｐである。電
源用パッド４０Ｐとグランド用パッド４０Ｇのサイズは
信号用パッド４０Ｓのサイズの約２倍であり、２ｃ×２
ｃであり、ピッチは信号用パッド４０Ｓのピッチの約２
倍であり、２ｐである。The size of the signal pad 40S is normal, c × c, the pitch is normal, and p. The size of the power supply pad 40P and the ground pad 40G is about twice the size of the signal pad 40S, and is 2c × 2.
c, and the pitch is about 2 of the pitch of the signal pad 40S.
Doubled and 2p.
【００２０】電源用パッド４０Ｐとグランド用パッド４
０Ｇとを矩形状領域３２ａ−２に集めたのは、電源用パ
ッド４０Ｐとグランド用パッド４０Ｇとが基板３１の矩
形状の開口３１ａ内に露出して、半田ボール３６が電源
用パッド４０Ｐ及びグランド用パッド４０Ｇへの直接固
定を可能にするためである。電源用パッド４０Ｐとグラ
ンド用パッド４０Ｇのサイズ及びピッチを信号用パッド
４０Ｓのそれよりも大きくしたのは、外部接続端子とし
て半田ボール３６を使用可能とするため、及び、半田ボ
ール３６の電源用パッド４０Ｐ及びグランド用パッド４
０Ｇへの直接固定が、短絡等を起こさずに支障なくなさ
れるようにするためである。Power supply pad 40P and ground pad 4
0G and the rectangular area 32a-2 are collected because the power supply pad 40P and the ground pad 40G are exposed in the rectangular opening 31a of the substrate 31, and the solder ball 36 is connected to the power supply pad 40P and the ground. This is to enable direct fixing to the pad 40G for use. The size and pitch of the power supply pad 40P and the ground pad 40G are made larger than that of the signal pad 40S because the solder ball 36 can be used as an external connection terminal and the power supply pad of the solder ball 36 is used. 40P and ground pad 4
This is because the direct fixing to 0G can be performed without causing a short circuit or the like without any trouble.
【００２１】次に、基板３１について説明する。基板３
１は、ｄ×ｄのサイズを有し、配線層（図示せず）を有
し、開口３１ａを有する。開口３１ａは、半田ボール３
６を電源用パッド４０Ｐ及びグランド用パッド４０Ｇへ
の直接固定を可能とするために設けてある。このため、
開口３１ａは、基板３１の中央部に位置してあり、形状
は矩形であり、サイズは半導体チップ３２のサイズｂ×
ｂより一周り小さく、矩形状領域３２ａ−２と同じサイ
ズｅ×ｅを有する。Next, the substrate 31 will be described. Board 3
1 has a size of d × d, has a wiring layer (not shown), and has an opening 31a. The opening 31a is provided for the solder ball 3
6 is provided to enable direct fixing to the power supply pad 40P and the ground pad 40G. For this reason,
The opening 31a is located in the center of the substrate 31, has a rectangular shape, and has a size of the semiconductor chip 32 b ×
It is one size smaller than b and has the same size e × e as the rectangular area 32a-2.
【００２２】基板３１は、下面３１ｂのうち周囲に沿っ
て、複数の信号用バンプ３５Ｓを有する。基板３１は、
電源用バンプ及びグランド用バンプを有しない。電源用
バンプ及びグランド用バンプを有しない分、基板３１の
内部の内層の数が従来に比べて少なく、よって、基板３
１の厚さｔ１１は、図８の従来の半導体装置１０の基板
１１の厚さｔ２より薄い。基板３１の厚さｔ１１が薄い
ことにより、半導体装置３０の厚さｔ１０が薄くなり、
且つ、半田ボール３６の径Ｄは小さくて足りる。The substrate 31 has a plurality of signal bumps 35S along the periphery of the lower surface 31b. The substrate 31 is
It does not have power supply bumps and ground bumps. Since the power supply bump and the ground bump are not provided, the number of inner layers inside the substrate 31 is smaller than in the conventional case, and thus the substrate 3
The thickness t11 of 1 is smaller than the thickness t2 of the substrate 11 of the conventional semiconductor device 10 of FIG. Since the thickness t11 of the substrate 31 is thin, the thickness t10 of the semiconductor device 30 is thin,
In addition, the diameter D of the solder ball 36 can be small.
【００２３】また、基板３１は、上面３１ｃのうち周囲
に沿って、複数のパッド４１を有する。パッド４１は、
半導体チップ３２の信号用パッド４０Ｓと対応して並ん
でいる。半導体チップ３２は、下面の信号用パッド４０
Ｓを、基板３１上の対応するパッド４１と接続されて基
板３１上に実装してある。半導体チップ３２は、開口３
１ａを塞いでおり、開口３１ａ内に、電源用パッド４０
Ｐ及びグランド用パッド４０Ｇが露出している。The substrate 31 also has a plurality of pads 41 along the periphery of the upper surface 31c. The pad 41 is
They are arranged corresponding to the signal pads 40S of the semiconductor chip 32. The semiconductor chip 32 has a signal pad 40 on the lower surface.
S is connected to the corresponding pad 41 on the substrate 31 and mounted on the substrate 31. The semiconductor chip 32 has the opening 3
1a is closed, and the power supply pad 40 is provided in the opening 31a.
The P and the ground pad 40G are exposed.
【００２４】なお、基板３１は、フレキシブル基板、セ
ラミック板、プリント板、又は、ＴＡＢテープである。
次に、半田ボール３６について説明する。半田ボール３
６の径Ｄは、基板３１の厚さｔ１１より少し大きい。The substrate 31 is a flexible substrate, a ceramic plate, a printed board, or a TAB tape.
Next, the solder ball 36 will be described. Solder ball 3
The diameter D of 6 is slightly larger than the thickness t11 of the substrate 31.
【００２５】半田ボール３６は、電源用パッド４０Ｐ及
びグランド用パッド４０Ｇに直接固定してある。電源用
パッド４０Ｐに直接固定された半田ボール３６は、電源
用半田ボール３６Ｐを構成し、グランド用パッド４０Ｇ
に直接固定された半田ボール３６は、グランド用半田ボ
ール３６Ｇを構成する。The solder balls 36 are directly fixed to the power supply pads 40P and the ground pads 40G. The solder ball 36 directly fixed to the power supply pad 40P constitutes the power supply solder ball 36P, and the ground pad 40G.
The solder ball 36 directly fixed to the above constitutes a ground solder ball 36G.
【００２６】電源用半田ボール３６Ｐ及びグランド用半
田ボール３６Ｇは、開口３１ａより突き出ており、電源
用半田ボール３６Ｐ及びグランド用半田ボール３６Ｇの
下端は、信号用バンプ３５Ｓの下端と同じ高さＨ０に位
置している。即ち、電源用半田ボール３６Ｐの下端、、
グランド用半田ボール３６Ｇの下端、及び信号用バンプ
３５Ｓの下端は、同一平面内に位置している。The power supply solder balls 36P and the ground solder balls 36G protrude from the openings 31a, and the lower ends of the power supply solder balls 36P and the ground solder balls 36G are at the same height H0 as the lower ends of the signal bumps 35S. positioned. That is, the lower end of the power supply solder ball 36P,
The lower end of the ground solder ball 36G and the lower end of the signal bump 35S are located on the same plane.
【００２７】なお、半田ボール３６の電源用パッド４０
Ｐ及びグランド用パッド４０Ｇへの固定は、半導体チッ
プ３２を基板３１上に実装した後に行われる。次に、ダ
ム枠３８について説明する。ダム枠３８は上記の基板３
１と同じ大きさを有し、半導体チップ３２取り囲んで、
基板３１上に接着して固定してある。ダム枠３８は、ポ
ッティングされたエポキシ樹脂が外に流れ出すことを防
止する役割を有する。基板３１上に接着された状態で、
ダム枠３８の上面は、基板３１上に実装してある半導体
チップ３２の上面と同じ高さに位置している。The power supply pad 40 of the solder ball 36
The fixing to the P and the ground pad 40G is performed after the semiconductor chip 32 is mounted on the substrate 31. Next, the dam frame 38 will be described. The dam frame 38 is the above-mentioned substrate 3
Having the same size as 1, surrounding the semiconductor chip 32,
It is adhered and fixed on the substrate 31. The dam frame 38 has a role of preventing the potted epoxy resin from flowing out. In a state of being adhered on the substrate 31,
The upper surface of the dam frame 38 is located at the same height as the upper surface of the semiconductor chip 32 mounted on the substrate 31.
【００２８】次に、放熱板３４について説明する。放熱
板３４は、銅板であり、上記の基板３１と同じ大きさを
有し、半導体チップ３２の上面に接着してある。放熱板
３４の周囲の部分は、ダム枠３８の上面に接着してあ
る。Next, the heat dissipation plate 34 will be described. The heat dissipation plate 34 is a copper plate, has the same size as the substrate 31 and is bonded to the upper surface of the semiconductor chip 32. The peripheral portion of the heat dissipation plate 34 is adhered to the upper surface of the dam frame 38.
【００２９】次に、囲い３３について説明する。囲い３
３は、エポキシ系樹脂製であり、半導体チップ３２を囲
んでおり、半導体チップ３２の周囲を保護している。次
に、下面覆い３７について説明する。Next, the enclosure 33 will be described. Fence 3
3 is made of epoxy resin, surrounds the semiconductor chip 32, and protects the periphery of the semiconductor chip 32. Next, the lower surface cover 37 will be described.
【００３０】下面覆い３７は、エポキシ系樹脂製であ
り、電源用半田ボール３６Ｐの下端及びグランド用半田
ボール３６Ｇの下端を露出させて、基板３１の開口３１
ａ内を占めている。よって、下面覆い３７は、半導体チ
ップ３２の下面３２ａのうち上記開口３１ａに露出して
いる部分を覆っており、半導体チップ３２の下面３２ａ
を保護している。The lower surface cover 37 is made of epoxy resin, and exposes the lower ends of the power supply solder balls 36P and the ground solder balls 36G to expose the openings 31 of the substrate 31.
It occupies the inside of a. Therefore, the lower surface cover 37 covers the portion of the lower surface 32 a of the semiconductor chip 32 exposed to the opening 31 a, and the lower surface 32 a of the semiconductor chip 32.
Is protected.
【００３１】下面覆い３７は、厚さｔ１２を有する。厚
さｔ１２は、基板３１の下面３１ｂにまではみ出ない厚
さである。下面覆い３７は、電源用半田ボール３６Ｐ及
びグランド用半田ボール３６Ｇの高さの約半分を包み込
んでおり、電源用半田ボール３６Ｐ及びグランド用半田
ボール３６Ｇを固定する機能も有している。The lower surface cover 37 has a thickness t12. The thickness t12 is a thickness that does not protrude to the lower surface 31b of the substrate 31. The lower surface cover 37 encloses about half the height of the power supply solder ball 36P and the ground solder ball 36G, and also has a function of fixing the power supply solder ball 36P and the ground solder ball 36G.
【００３２】上記の下面覆い３７及び囲い３３は、基板
３１上に半導体チップ３２を実装し、ダム枠３８を接着
固定し、放熱板３４を接着した後に、放熱板３４が下側
となる向きとし、開口３１ａ内にエポキシ系樹脂をポッ
ティングすることにより形成される。The lower surface cover 37 and the enclosure 33 are oriented so that the semiconductor chip 32 is mounted on the substrate 31, the dam frame 38 is adhesively fixed, and the heat dissipation plate 34 is adhered, and then the heat dissipation plate 34 is on the lower side. , Is formed by potting an epoxy resin in the opening 31a.
【００３３】次に、上記構成の半導体装置３０の製造方
法について、図６（Ａ）乃至（Ｆ）を参照して説明す
る。図６（Ｂ）乃至（Ｆ）は、理解し易いように概略的
に示す。半導体装置３０は、以下の工程を経て製造され
る。Next, a method of manufacturing the semiconductor device 30 having the above structure will be described with reference to FIGS. 6B to 6F are schematically shown for easy understanding. The semiconductor device 30 is manufactured through the following steps.
【００３４】 半導体チップ接合工程５０ フリップチップボンディングの手法により、半導体チッ
プ３２を基板３１上に接合する。半導体チップ３２の下
面の信号用パッド４０Ｓは、基板３１上の対応するパッ
ド４１と接続される。これにより、図６（Ｂ）に示す第
１段階の組立体６１をうる。電源用パッド４０Ｐとグラ
ンド用パッド４０Ｇが、開口３１ａより露出している。Semiconductor Chip Bonding Step 50 The semiconductor chip 32 is bonded onto the substrate 31 by a flip chip bonding method. The signal pads 40S on the lower surface of the semiconductor chip 32 are connected to the corresponding pads 41 on the substrate 31. As a result, the first stage assembly 61 shown in FIG. 6B is obtained. The power pad 40P and the ground pad 40G are exposed through the opening 31a.
【００３５】 半田ボール接合工程５１ 第１段階の組立体６１の電源用パッド４０Ｐとグランド
用パッド４０Ｇ上に、半田ボール３６を置き、続いてリ
フローを行う。これにより、半田ボール３６が電源用パ
ッド４０Ｐとグランド用パッド４０Ｇに直接接合され
て、図６（Ｃ）に示す第２段階の組立体６２をうる。Solder Ball Joining Step 51 The solder balls 36 are placed on the power supply pads 40P and the ground pads 40G of the first-stage assembly 61, and then reflow is performed. As a result, the solder ball 36 is directly bonded to the power supply pad 40P and the ground pad 40G, and the second stage assembly 62 shown in FIG. 6C is obtained.
【００３６】 ダム付け工程５３ 第２段階の組立体６２の基板３１の上面に、ダム枠３８
を接着固定する。これにより、図６（Ｄ）に示す第３段
階の組立体６３をうる。 放熱板付け工程５４ 第３段階の組立体６３の半導体チップ３２の上面に、放
熱板３４を接着固定する。これにより、図６（Ｅ）に示
す第４段階の組立体６４をうる。Damping Step 53 The dam frame 38 is formed on the upper surface of the substrate 31 of the second-stage assembly 62.
Adhesively fixed. As a result, a third stage assembly 63 shown in FIG. 6D is obtained. Heat sink plate attaching step 54 The heat sink plate 34 is adhered and fixed to the upper surface of the semiconductor chip 32 of the assembly 63 in the third stage. As a result, the fourth stage assembly 64 shown in FIG. 6 (E) is obtained.
【００３７】 エポキシ系樹脂をポッティング工程５
５ 図６（Ｆ）に示すように、第４段階の組立体６４を上下
反転させた姿勢とし、ポッティング治具７０を使用して
エポキシ系樹脂を開口３１ａ内にポッティングする。開
口３１ａ内にポッティングされたエポキシ系樹脂は、半
導体チップ３２と基板３１との間の隙間を通って、半導
体チップ３２とダム枠３８との間の空間内に到り、この
空間及び隙間内に充填されて、且つ、開口３１ａ内を埋
める。これにより、図６（Ｆ）に示す第５段階の組立体
６５をうる。Step 5 of potting the epoxy resin
5 As shown in FIG. 6 (F), the fourth stage assembly 64 is turned upside down, and the potting jig 70 is used to pot the epoxy resin into the opening 31a. The epoxy-based resin potted in the opening 31a passes through the gap between the semiconductor chip 32 and the substrate 31 and reaches the space between the semiconductor chip 32 and the dam frame 38. It is filled and fills the inside of the opening 31a. As a result, the assembly 65 at the fifth stage shown in FIG. 6 (F) is obtained.
【００３８】なお、ポッティング時、基板３１の開口３
１ａの内周面は、ダムとして機能する。 キュア工程５６ 充填されたエポキシ系樹脂が硬化され、上記の下面覆い
３７及び囲い３３が形成され、図１に示す半導体装置３
０が完成する。When potting, the opening 3 of the substrate 31 is used.
The inner peripheral surface of 1a functions as a dam. Cure step 56 The filled epoxy resin is cured to form the lower surface cover 37 and the enclosure 33, and the semiconductor device 3 shown in FIG.
0 is completed.
【００３９】次に、上記構成の半導体装置３０の特長に
ついて説明する。 良好な放熱性を有する。半導体装置３０は、図７に
示すように、信号用バンプ３５Ｓ、電源用半田ボール３
６Ｐ及びグランド用半田ボール３６Ｇを、プリント板２
０上の対応するパッド２１に接続されて、プリント板２
０上に実装されて使用される。動作により発生した半導
体チップ３２の熱は、放熱板３４に逃がされるととも
に、プリント板２０に逃がされ、最終的には大気中に逃
がされる。放熱板１４に対しては、半導体チップ３２の
熱は、矢印Ａ１で示すように、直接に伝導する。Next, the features of the semiconductor device 30 having the above configuration will be described. Has good heat dissipation. As shown in FIG. 7, the semiconductor device 30 includes the signal bumps 35S and the power supply solder balls 3
6P and ground solder balls 36G on the printed board 2
Connected to the corresponding pad 21 on the printed circuit board 2
It is implemented on 0 and used. The heat of the semiconductor chip 32 generated by the operation is released to the heat dissipation plate 34, to the printed board 20, and finally to the atmosphere. The heat of the semiconductor chip 32 is directly conducted to the heat dissipation plate 14 as indicated by an arrow A1.
【００４０】次に、プリント板２０への熱の伝導につい
てみる。半導体チップ３２の熱がプリント板２０へ伝導
する経路は、大きく分けて二つある。一の熱伝導経路８
０は、矢印Ｂ１で示すように、信号用パッド４０Ｓ及び
パッド４１を経て基板３１に到り、基板３１を面方向に
伝わった後に、バンプ３５Ｓを通って、始めてプリント
板２０に到る経路である。Next, heat conduction to the printed board 20 will be examined. There are roughly two paths through which the heat of the semiconductor chip 32 is conducted to the printed board 20. One heat conduction path 8
0 indicates a path which reaches the substrate 31 via the signal pad 40S and the pad 41 as shown by an arrow B1 and is transmitted through the substrate 31 in the surface direction and then passes through the bump 35S to reach the printed board 20 for the first time. is there.
【００４１】別の熱伝導経路８１は、矢印Ｂ２で示すよ
うに、電源用半田ボール３６Ｐを経てプリント板２０に
到る経路、及びグランド用半田ボール３６Ｇを経てプリ
ント板２０に到る経路である。熱伝導経路８０は、図８
に示す従来の半導体装置１０も有していた経路である。
この熱伝導経路８０は、途中に基板３１を面方向に伝わ
る部分を有し、この部分の熱抵抗が高いため、熱抵抗Ｒ
１が高く、熱伝導経路８０により伝導される熱量は多く
は期待出来ない。As shown by an arrow B2, another heat conduction path 81 is a path reaching the printed board 20 via the power supply solder ball 36P and a path reaching the printed board 20 via the ground solder ball 36G. . The heat conduction path 80 is shown in FIG.
This route also includes the conventional semiconductor device 10 shown in FIG.
This heat conduction path 80 has a portion that is transmitted in the surface direction of the substrate 31 on the way, and since the heat resistance of this portion is high, the heat resistance R
1 is high, and a large amount of heat conducted by the heat conduction path 80 cannot be expected.
【００４２】しかし、熱伝導経路８１は、図８に示す従
来の半導体装置１０は有していない新たな経路である。
この熱伝導経路８１は、途中に基板３１を有していず、
熱抵抗Ｒ２は上記の熱伝導経路８０の熱抵抗Ｒ１に比べ
て格段に低い。よって、半導体チップ３２内で発生した
熱量の大半は、熱伝導経路８１を通ってプリント板２０
に伝導する。However, the heat conduction path 81 is a new path which the conventional semiconductor device 10 shown in FIG. 8 does not have.
This heat conduction path 81 does not have the substrate 31 in the middle,
The thermal resistance R2 is significantly lower than the thermal resistance R1 of the heat conduction path 80 described above. Therefore, most of the amount of heat generated in the semiconductor chip 32 passes through the heat conduction path 81 and the printed board 20.
Conduct to.
【００４３】よって、半導体チップ３２の熱のプリント
板２０への放熱性は、従来のものに比べて良好である。
従って、半導体装置３０は、従来の半導体装置１０に比
べて良好な放熱性を有し、半導体チップ３２が熱的ダメ
ージを受けにくくなり、その分、高い信頼性を有する。Therefore, the heat dissipation of the heat of the semiconductor chip 32 to the printed board 20 is better than that of the conventional one.
Therefore, the semiconductor device 30 has better heat dissipation than the conventional semiconductor device 10, the semiconductor chip 32 is less likely to be thermally damaged, and accordingly, the semiconductor device 30 has high reliability.
【００４４】ここで、半導体チップ３２は、周囲に比べ
て中央の部分が多く発熱する構成と成っており、且つ、
熱伝導経路８１は、半導体チップ３２の中央の部分の真
下より開始している。このことによっても、半導体チッ
プ３２内で発生した熱は、効率良く、プリント板２０へ
の放熱される。Here, the semiconductor chip 32 has a structure in which the central portion generates more heat than the surroundings, and
The heat conduction path 81 starts right below the central portion of the semiconductor chip 32. Also by this, the heat generated in the semiconductor chip 32 is efficiently radiated to the printed board 20.
【００４５】 サイズが小さい。半導体装置３０は、
信号用バンプ３５Ｓ、電源用半田ボール３６Ｐ及びグラ
ンド用半田ボール３６Ｇが、下面の全面に配された構成
である。即ち、下面の中央の部分も電源用半田ボール３
６Ｐ及びグランド用半田ボール３６Ｇを配置するのに利
用している構成である。よって、半導体装置３０は、従
来の半導体装置１０に比べてサイズが小さい。The size is small. The semiconductor device 30 is
The signal bumps 35S, the power supply solder balls 36P, and the ground solder balls 36G are arranged on the entire lower surface. That is, the central portion of the lower surface is also the power supply solder ball 3
This is a configuration used to arrange the 6P and the solder balls 36G for the ground. Therefore, the size of the semiconductor device 30 is smaller than that of the conventional semiconductor device 10.
【００４６】 薄い。基板３１の内層数は従来の基板
１１の内層数より少ないため、基板３１の厚さｔ１１
は、従来の基板１１の厚さｔ２より薄い。よって、半導
体装置３０は、従来の半導体装置１０に比べて薄い。It is thin. Since the number of inner layers of the substrate 31 is smaller than the number of inner layers of the conventional substrate 11, the thickness t11 of the substrate 31 is t11.
Is thinner than the thickness t2 of the conventional substrate 11. Therefore, the semiconductor device 30 is thinner than the conventional semiconductor device 10.
【００４７】 封止性は損なわれていない。半導体チ
ップ３２の下面３２ａのうち上記開口３１ａに露出して
いる部分は、エポキシ系樹脂製の下面覆い３７により覆
われており、更には、半導体チップ３２の周囲がエポキ
シ系樹脂製の囲い３３により覆われている。よって、半
導体チップ３２は十分に封止されており、劣化は防がれ
ている。The sealing property is not impaired. A portion of the lower surface 32a of the semiconductor chip 32 exposed to the opening 31a is covered with a lower surface cover 37 made of an epoxy resin, and the periphery of the semiconductor chip 32 is surrounded by an enclosure 33 made of an epoxy resin. Is covered. Therefore, the semiconductor chip 32 is sufficiently sealed and deterioration is prevented.
【００４８】次に、変形例について説明する。放熱板３
４は、銅以外の材質、例えば、銅・タングステン合金、
アルミニウム、窒化アルミニウムでもよい。囲い３３及
び下面覆い膜３７は、エポキシ系樹脂の樹脂、例えば、
シリコーン系樹脂、ポリイミド系樹脂でもよい。Next, a modified example will be described. Heat sink 3
4 is a material other than copper, for example, a copper-tungsten alloy,
Aluminum or aluminum nitride may be used. The enclosure 33 and the lower surface covering film 37 are made of epoxy resin, for example,
A silicone resin or a polyimide resin may be used.
【００４９】信号用バンプ３５Ｓに代えて、信号用ピン
でもよい。電源用半田ボール３６Ｐに代えて、電源用ピ
ンでもよい。グランド用半田ボール３６Ｇに代えて、グ
ランド用ピンでもよい。また、本発明の半導体装置は、
基板３１の下面にバンプを有しない構成、即ち、基板３
１は半導体チップ３２の周囲を機械的に支持するだけの
役割を有し、外部接続端子を専ら半導体チップ３２の下
面に直接接続した構成とすることもできる。A signal pin may be used instead of the signal bump 35S. A power supply pin may be used instead of the power supply solder ball 36P. A ground pin may be used instead of the ground solder ball 36G. Further, the semiconductor device of the present invention
A structure having no bumps on the lower surface of the substrate 31, that is, the substrate 3
1 has a role of only mechanically supporting the periphery of the semiconductor chip 32, and an external connection terminal may be directly connected to the lower surface of the semiconductor chip 32.
【００５０】[0050]
【発明の効果】上述の如く、請求項１の発明によれば、
半導体チップが、その下面が基板の開口に臨んで実装し
てあり、複数の外部接続端子が、半導体チップのパッド
直接接続してあり、開口より突き出ている構成であるた
め、プリント基板に実装されて動作しているときに半導
体チップ内で発生した熱を、基板を介さずに、外部接続
端子を通してプリント基板に逃がすことが出来、よっ
て、熱を基板を通してプリント基板に逃がしている従来
の半導体装置に比べて、格段に良好な放熱性を有する。
よって、動作時の発熱量が増えることになる半導体チッ
プ内の素子の高集積度化に十分に対応することが出来
る。As described above, according to the first aspect of the present invention,
Since the semiconductor chip is mounted with the lower surface facing the opening of the board, and the plurality of external connection terminals are directly connected to the pads of the semiconductor chip and protrude from the opening, it is mounted on the printed circuit board. The conventional semiconductor device in which the heat generated in the semiconductor chip during the operation of the semiconductor chip can be released to the printed board through the external connection terminals without passing through the board, and the heat is released to the printed board through the board. Compared with, it has much better heat dissipation.
Therefore, it is possible to sufficiently deal with the high integration of the elements in the semiconductor chip, which would increase the amount of heat generated during operation.
【００５１】請求項２の発明によれば、基板の開口内を
占めている下面覆いを更に有する構成であるため、半導
体チップは封止され、半導体チップが無用に劣化するこ
とから防止することが出来る。請求項３の発明によれ
ば、半導体チップが、その下面が基板の開口に臨んで実
装してあり、複数の第２の外部接続端子が、半導体チッ
プのパッド直接接続してあり、開口より突き出ている構
成であるため、プリント基板に実装されて動作している
ときに半導体チップ内で発生した熱を、基板を介さず
に、第２の外部接続端子を通してプリント基板に逃がす
ことが出来、よって、熱を基板を通してプリント基板に
逃がしている従来の半導体装置に比べて、格段に良好な
放熱性を有する。よって、動作時の発熱量が増えること
になる半導体チップ内の素子の高集積度化に十分に対応
することが出来る。According to the second aspect of the present invention, since the structure further has the lower surface cover occupying the inside of the opening of the substrate, the semiconductor chip is sealed and prevented from being deteriorated unnecessarily. I can. According to the invention of claim 3, the semiconductor chip is mounted such that the lower surface thereof faces the opening of the substrate, and the plurality of second external connection terminals are directly connected to the pad of the semiconductor chip and project from the opening. Since it has the configuration described above, the heat generated in the semiconductor chip when mounted on the printed circuit board and operating can be released to the printed circuit board through the second external connection terminal without passing through the circuit board. In comparison with the conventional semiconductor device in which heat is radiated to the printed board through the board, it has much better heat dissipation. Therefore, it is possible to sufficiently deal with the high integration of the elements in the semiconductor chip, which would increase the amount of heat generated during operation.
【００５２】請求項４の発明によれば、半導体チップ
は、下面の複数のパッドの配置が、周囲部に信号用パッ
ドを有し、内側部に、電源用パッドとグランド用パッド
とを有する配置であり、且つ、複数の第２の外部接続端
子は、電源用パッド及びグランド用パッドと直接接続し
てある構成であるため、半導体チップ内の発熱量の分布
を半導体チップ内のうち発熱量の多い部分が中央部とな
るようにし、この中央部の熱を複数の第２の外部接続端
子を通してプリント基板に効率良く逃がすようにするこ
とが出来る。よって、半導体チップ内で発生した熱のプ
リント基板への放熱の効率化を図ることが出来る。According to the fourth aspect of the invention, in the semiconductor chip, the plurality of pads on the lower surface are arranged such that the peripheral portion has the signal pad and the inner portion has the power supply pad and the ground pad. Since the plurality of second external connection terminals are directly connected to the power supply pad and the ground pad, the distribution of the heat generation amount in the semiconductor chip is It is possible to make a large number of parts the central part and efficiently dissipate the heat of the central part to the printed board through the plurality of second external connection terminals. Therefore, it is possible to improve the efficiency of the heat generated in the semiconductor chip to the printed circuit board.
【００５３】請求項５の発明によれば、内側部の電源用
パッドとグランド用パッドは、周囲部の信号用パッドの
ピッチより大きいピッチで並んでいる配置であり、且
つ、複数の第２の外部接続端子が、電源用パッド及びグ
ランド用パッドと直接接続してある構成であるため、第
２の外部接続端子が電源用パッド及びグランド用パッド
との直接接続された状態の信頼性の向上を図ることが出
来る。According to the invention of claim 5, the power supply pads and the ground pads in the inner portion are arranged at a pitch larger than the pitch of the signal pads in the peripheral portion, and a plurality of second pads are arranged. Since the external connection terminal is directly connected to the power supply pad and the ground pad, it is possible to improve the reliability when the second external connection terminal is directly connected to the power supply pad and the ground pad. Can be planned.
【００５４】請求項６の発明によれば、基板の開口内を
占めている下面覆いを更に有する構成であるため、半導
体チップは封止され、半導体チップが無用に劣化するこ
とから防止することが出来る。According to the sixth aspect of the present invention, the semiconductor chip is further provided with the lower surface cover that occupies the inside of the opening of the substrate. Therefore, the semiconductor chip is sealed, and it is possible to prevent the semiconductor chip from being deteriorated unnecessarily. I can.
【図１】本発明の一実施例の半導体装置を下方からみて
示す斜視図である。FIG. 1 is a perspective view showing a semiconductor device according to an embodiment of the present invention as viewed from below.
【図２】図１の半導体装置の半分を上方からみて示す斜
視図である。FIG. 2 is a perspective view showing a half of the semiconductor device of FIG. 1 when viewed from above.
【図３】図１の半導体装置の半分を下方からみて示す斜
視図である。FIG. 3 is a perspective view showing a half of the semiconductor device of FIG. 1 when viewed from below.
【図４】半導体チップの下面を示す図である。FIG. 4 is a diagram showing a lower surface of a semiconductor chip.
【図５】図１の半導体装置の下面を示す図である。5 is a diagram showing a lower surface of the semiconductor device of FIG.
【図６】図１の半導体装置の製造方法を示す図である。6 is a diagram showing a method of manufacturing the semiconductor device of FIG.
【図７】半導体チップで発生した熱の放熱を説明する図
である。FIG. 7 is a diagram illustrating heat dissipation of heat generated in a semiconductor chip.
【図８】従来の１例の半導体装置を示す図である。FIG. 8 is a diagram showing a conventional semiconductor device of one example.
【図９】図８の半導体装置が実装されているときの放熱
状態を説明する図である。9 is a diagram illustrating a heat radiation state when the semiconductor device of FIG. 8 is mounted.
２０ プリント板 ２１ パッド ３０ 半導体装置 ３１ 基板 ３１ａ 矩形状の開口 ３１ｂ 下面 ３１ｃ 上面 ３２ 半導体チップ ３２ａ 下面 ３２ａ−１ 枠状領域 ３２ａ−２ 矩形状領域 ３３ 囲い ３４ 放熱板 ３５Ｓ 信号用バンプ ３６Ｐ 電源用半田ボール ３６Ｇ グランド用半田ボール ３７ エポキシ系樹脂製の下面覆い ３８ ダム枠 ４０Ｓ 信号用パッド ４０Ｐ 電源用パッド ４０Ｇ グランド用パッド ４１ パッド ８０，８１ 熱伝導経路 20 printed board 21 pad 30 semiconductor device 31 substrate 31a rectangular opening 31b lower surface 31c upper surface 32 semiconductor chip 32a lower surface 32a-1 frame area 32a-2 rectangular area 33 enclosure 34 heat sink 35S signal bump 36P solder ball for power supply 36G Solder balls for ground 37 Lower surface cover made of epoxy resin 38 Dam frame 40S Signal pad 40P Power supply pad 40G Ground pad 41 Pad 80, 81 Heat conduction path
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯島 真紀 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 南澤 正栄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Maki Iijima 1015 Kamiodanaka, Nakahara-ku, Kawasaki, Kanagawa Prefecture, Fujitsu Limited (72) Inventor Masaei Minamizawa 1015, Kamedotachu, Nakahara-ku, Kawasaki, Kanagawa Prefecture, Fujitsu Limited
Claims (6)
て該基板上に実装してある半導体チップと、 該半導体チップの該開口内に位置しているパッドに直接
接続してあり、該開口より突き出ている複数の外部接続
端子とよりなる構成としたことを特徴とする半導体装
置。1. A semiconductor chip having an opening, a semiconductor chip having a plurality of pads on a lower surface thereof, the semiconductor chip being mounted on the substrate with the lower surface facing the opening, and located in the opening of the semiconductor chip. And a plurality of external connection terminals that are directly connected to the pad and project from the opening.
態で、上記基板の上記開口内を占めている下面覆いを更
に有する構成としたことを特徴とする請求項１記載の半
導体装置。2. The semiconductor device according to claim 1, further comprising a lower surface cover that occupies the inside of the opening of the substrate with the plurality of external connection terminals exposed.
部のパッドを該基板と電気的に接続させて該基板上に実
装してあり、該下面が上記開口に臨んでいる半導体チッ
プと、 該基板の下面に設けてあり、該基板を介して上記半導体
チップの周囲部のパッドと電気的に接続してある複数の
第１の外部接続端子と、 該半導体チップのパッドのうち該開口内に位置している
パッドに直接接続してあり、該開口より突き出ている複
数の第２の外部接続端子とよりなる構成としたことを特
徴とする半導体装置。3. A substrate having an opening, and a plurality of pads on a lower surface, wherein pads of a peripheral portion of the plurality of pads are electrically connected to the substrate and mounted on the substrate. A semiconductor chip whose lower surface faces the opening, and a plurality of first external connection terminals provided on the lower surface of the substrate and electrically connected to pads around the semiconductor chip through the substrate. And a plurality of second external connection terminals that are directly connected to the pads of the semiconductor chip located inside the opening and project from the opening. Semiconductor device.
ドの配置が、周囲部に信号用パッドを有し、内側部に、
電源用パッドとグランド用パッドとを有する配置であ
り、 上記複数の第２の外部接続端子は、上記電源用パッド及
びグランド用パッドと直接接続してある構成としたこと
を特徴とする請求項３記載の半導体装置。4. The semiconductor chip according to claim 1, wherein a plurality of pads on a lower surface are arranged such that a signal pad is provided in a peripheral portion and an inner portion is provided.
4. An arrangement having a power supply pad and a ground pad, wherein the plurality of second external connection terminals are directly connected to the power supply pad and the ground pad. The semiconductor device described.
ドの配置が、周囲部に信号用パッドを有し、内側部に、
電源用パッドとグランド用パッドとを有し、且つ、該電
源用パッドとグランド用パッドは、信号用パッドのピッ
チより大きいピッチで並んでいる配置であり、 上記複数の第２の外部接続端子は、上記電源用パッド及
びグランド用パッドと直接接続してある構成としたこと
を特徴とする請求項３記載の半導体装置。5. The semiconductor chip according to claim 1, wherein a plurality of pads on the lower surface are arranged so that signal pads are provided in a peripheral portion and
The power supply pad and the ground pad are provided, and the power supply pad and the ground pad are arranged at a pitch larger than the pitch of the signal pad, and the plurality of second external connection terminals are 4. The semiconductor device according to claim 3, wherein the semiconductor device is directly connected to the power supply pad and the ground pad.
せた状態で、上記基板の上記開口内を占めている下面覆
いを更に有する構成としたことを特徴とする請求項３記
載の半導体装置。6. The semiconductor according to claim 3, further comprising a lower surface cover that occupies the inside of the opening of the substrate in a state where the plurality of second external connection terminals are exposed. apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4192996A JP3634048B2 (en) | 1996-02-28 | 1996-02-28 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4192996A JP3634048B2 (en) | 1996-02-28 | 1996-02-28 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09237853A true JPH09237853A (en) | 1997-09-09 |
| JP3634048B2 JP3634048B2 (en) | 2005-03-30 |
Family
ID=12621937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4192996A Expired - Lifetime JP3634048B2 (en) | 1996-02-28 | 1996-02-28 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3634048B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100301649B1 (en) * | 1998-01-08 | 2001-10-19 | 다니구찌 이찌로오, 기타오카 다카시 | Semiconductor device |
| US6774478B2 (en) | 2002-01-04 | 2004-08-10 | Kabushiki Kaisha Toshiba | Stacked semiconductor package |
| EP1367642A3 (en) * | 2002-05-30 | 2005-08-31 | Fujitsu Limited | Semiconductor device having a heat spreader exposed from a seal resin |
| JP2012119648A (en) * | 2010-12-03 | 2012-06-21 | Stats Chippac Ltd | Semiconductor device and method for forming pad layout of flip chip semiconductor die |
| JP2014027244A (en) * | 2012-07-25 | 2014-02-06 | Samsung Electro-Mechanics Co Ltd | Solder ball mounting device, and solder ball mounting method |
-
1996
- 1996-02-28 JP JP4192996A patent/JP3634048B2/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100301649B1 (en) * | 1998-01-08 | 2001-10-19 | 다니구찌 이찌로오, 기타오카 다카시 | Semiconductor device |
| US6774478B2 (en) | 2002-01-04 | 2004-08-10 | Kabushiki Kaisha Toshiba | Stacked semiconductor package |
| EP1367642A3 (en) * | 2002-05-30 | 2005-08-31 | Fujitsu Limited | Semiconductor device having a heat spreader exposed from a seal resin |
| US7193320B2 (en) | 2002-05-30 | 2007-03-20 | Fujitsu Limited | Semiconductor device having a heat spreader exposed from a seal resin |
| US8853001B2 (en) | 2003-11-08 | 2014-10-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming pad layout for flipchip semiconductor die |
| US9780057B2 (en) | 2003-11-08 | 2017-10-03 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming pad layout for flipchip semiconductor die |
| JP2012119648A (en) * | 2010-12-03 | 2012-06-21 | Stats Chippac Ltd | Semiconductor device and method for forming pad layout of flip chip semiconductor die |
| JP2014027244A (en) * | 2012-07-25 | 2014-02-06 | Samsung Electro-Mechanics Co Ltd | Solder ball mounting device, and solder ball mounting method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3634048B2 (en) | 2005-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3034180B2 (en) | Semiconductor device, method of manufacturing the same, and substrate | |
| US5620928A (en) | Ultra thin ball grid array using a flex tape or printed wiring board substrate and method | |
| US5510956A (en) | Electronic part unit or assembly having a plurality of electronic parts enclosed within a metal enclosure member mounted on a wiring layer | |
| US7763963B2 (en) | Stacked package semiconductor module having packages stacked in a cavity in the module substrate | |
| JP3533666B2 (en) | Method of mounting sealing body on mounting substrate and optical conversion device | |
| US20050205979A1 (en) | Semiconductor package and method for fabricating the same | |
| JPH11233687A (en) | Semiconductor device having sub-chip scale package structure and manufacture thereof | |
| KR20020062820A (en) | Semiconductor device having stacked multi chip module structure | |
| US20070262427A1 (en) | Semiconductor device | |
| US6166435A (en) | Flip-chip ball grid array package with a heat slug | |
| JP2000138317A (en) | Semiconductor device and its manufacture | |
| JP3312611B2 (en) | Film carrier type semiconductor device | |
| JP3634048B2 (en) | Semiconductor device | |
| KR100786911B1 (en) | Semiconductor device and manufacturing method | |
| JP2000232186A (en) | Semiconductor device and its manufacture | |
| JP2817712B2 (en) | Semiconductor device and mounting method thereof | |
| JP2002057238A (en) | Integrated circuit package | |
| JPH09331004A (en) | Semiconductor device | |
| JPH09330994A (en) | Semiconductor device | |
| JP2734381B2 (en) | Semiconductor device mounting structure and method of manufacturing the same | |
| JPH1117064A (en) | Semiconductor package | |
| JPH09115956A (en) | Semiconductor device | |
| JP3328146B2 (en) | Semiconductor device | |
| KR100239387B1 (en) | Ball grid array semiconductor package and the manufacture method | |
| US20040021213A1 (en) | Thermally-enhanced integrated circuit package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041222 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |