JPH09232951A - Frequency synthesizer - Google Patents

Abstract

PROBLEM TO BE SOLVED: To suppress spurious radiation without causing deterioration such as a phase lag and phase noise by increasing a comparison frequency for a phase comparator so as to separate a loop band width from the phase comparison frequency. SOLUTION: A comparison frequency is given to a multiplier 4, in which the frequency is multiplied and the multiplied frequency is given to a BPF 5 to make the band width narrow and the resulting frequency is given to a phase comparator 6, where the comparison frequency is compared with a reference frequency. Thus, the loop band width is made apart from the phase comparison frequency. Then a phase difference signal outputted from the phase comparator 6 is given to a loop filter 7, from which a DC voltage is outputted to a spurious radiation suppression LPF 8. Its output is given to a VCO 1 to control an oscillated frequency of the VCO 1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、例えば多数の通信
チャネルを有する通信機等に使用される周波数シンセサ
イザに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency synthesizer used for a communication device having a large number of communication channels.

【０００２】[0002]

【従来の技術】従来のこの種の周波数シンセサイザを図
３に示す。図３において、１は電圧制御発振器（ＶＣ
Ｏ）、２は分配器、３はプログラマブル可変分周器等で
構成されている所謂シンセブロックで、この例では１Ｍ
Ｈｚステップで５００チャネル選択できる構成のものが
使用されている。６は位相比較器、７はループフィル
タ、９は分周器である。2. Description of the Related Art A conventional frequency synthesizer of this type is shown in FIG. In FIG. 3, 1 is a voltage controlled oscillator (VC
O), 2 is a divider, 3 is a so-called synth block composed of a programmable variable frequency divider, etc.
A structure in which 500 channels can be selected in Hz steps is used. 6 is a phase comparator, 7 is a loop filter, and 9 is a frequency divider.

【０００３】シンセブロック３からは、外部からの周波
数選択信号Ｆ_CNT ，外部ローカル信号Ｌ01により選択さ
れたチャネルの比較周波数が位相比較器６に出力され、
基準周波数と比較されてその位相差がループフィルタ７
に入力されて直流電圧源となり、ＶＣＯ１の発振周波数
が帰還制御されることは良く知られている。シンセブロ
ック３で選択できるチャネル数が多い場合、例えば５０
０チャネル選択できる構成になっているとすると、通常
隣接するチャネルとの間の周波数差は１ＭＨｚかそれ以
下となり、位相比較器６で行う位相比較は、１ＭＨｚか
それ以下となる。従って図３に示す基準周波数に１０Ｍ
Ｈｚのものを用いる場合、基準周波数の方が比較周波数
より高くなるため、分周器９を挿入して１ＭＨｚかそれ
以下で位相比較を行う構成としている。From the synth block 3, the comparison frequency of the channel selected by the frequency selection signal F _{CNT from} the outside and the external local signal L01 is output to the phase comparator 6.
The phase difference is compared with the reference frequency and the phase difference is detected by the loop filter 7
It is well known that the oscillation frequency of the VCO 1 is feedback-controlled by being input to a DC voltage source. If the number of channels that can be selected by the synth block 3 is large, for example, 50
Assuming that 0 channel can be selected, the frequency difference between adjacent channels is usually 1 MHz or less, and the phase comparison performed by the phase comparator 6 is 1 MHz or less. Therefore, the reference frequency shown in FIG.
When using the one of Hz, the reference frequency becomes higher than the comparison frequency, so that the frequency divider 9 is inserted to perform the phase comparison at 1 MHz or less.

【０００４】[0004]

【発明が解決しようとする課題】上記のように従来の周
波数シンセサイザは、選択できる周波数が多い構成の場
合、基準周波数を１ＭＨｚかそれ以下に分周して位相比
較を行っており、位相比較器からの出力をループフィル
タを介してＶＣＯに帰還させた場合、この１ＭＨｚの信
号がＶＣＯのＶ_T 端子に漏れ込み、シンセサイザからの
出力に図４に示すような１ＭＨｚごとのスプリアス(Spu
rious)が生じる。このようなスプリアスは、通常ループ
フィルタのカットオフ周波数を低くすることでこれを抑
圧する方法がとられるが、この方法を用いるとループフ
ィルタの帯域幅とこのスプリアスのオフキャリア数が接
近している多数チャネルを有するシンセサイザの場合、
ＰＬＬのループフィルタとしての本来の特性が悪化し、
位相の遅れが生じて、信号近傍でのノイズ（位相雑音）
が悪くなる等の問題がある。As described above, in the conventional frequency synthesizer, in the case where there are many selectable frequencies, the reference frequency is divided to 1 MHz or lower to perform phase comparison. When the output from the VCO is fed back to the VCO through the loop filter, this 1 MHz signal leaks into the V _T terminal of the VCO, and the output from the synthesizer shows the spurious (Spu) every 1 MHz as shown in FIG.
rious) occurs. Such spurious is usually suppressed by lowering the cutoff frequency of the loop filter, but if this method is used, the bandwidth of the loop filter and the number of off carriers of this spurious are close to each other. For synthesizers with multiple channels,
The original characteristics of the PLL loop filter deteriorate,
Noise near the signal due to phase delay (phase noise)
There is a problem such as worsening.

【０００５】本発明はかかる問題点を解決するためにな
されたものであり、多数のチャネルを選択できる周波数
シンセサイザにおいて、位相遅れを生じたり位相雑音を
悪化させることなく、スプリアスを抑圧できる周波数シ
ンセサイザを提供することを目的としている。The present invention has been made to solve the above problems, and in a frequency synthesizer capable of selecting a large number of channels, there is provided a frequency synthesizer capable of suppressing spurious without causing phase delay or aggravating phase noise. It is intended to be provided.

【０００６】[0006]

【課題を解決するための手段】上述のような課題を解決
するためには、ループ帯域幅と位相比較を行う周波数と
を離してやれば良い。本発明に係わる周波数シンセサイ
ザは、比較周波数が出力されるシンセブロックと位相比
較器との間に、比較周波数を逓倍する逓倍器と、逓倍し
た比較周波数の帯域制限を行うバンドパスフィルタとを
設けたことを特徴とする。また、上記バンドパスフィル
タの通過帯域幅は、上記ループフィルタの帯域幅より広
く設定されることを特徴とする。To solve the above problems, the loop bandwidth and the frequency for phase comparison may be separated. The frequency synthesizer according to the present invention is provided with a multiplier for multiplying the comparison frequency and a bandpass filter for limiting the band of the multiplied comparison frequency between the synth block outputting the comparison frequency and the phase comparator. It is characterized by The pass band width of the band pass filter is set wider than the band width of the loop filter.

【０００７】[0007]

【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。図１は本発明の一実施形態を示すブロ
ック図であり、図において、１は電圧制御発振器（ＶＣ
Ｏ）、２は分配器、３はプログラマブル可変分周器等で
構成されている所謂シンセブロックで、この例では１Ｍ
Ｈｚステップで５００チャネル選択できる構成のものが
使用されている。４は逓倍器で、この例では１０逓倍の
ものが用いられる。５はバンドパスフィルタ（ＢＰ
Ｆ）、６は位相比較器、７はループフィルタ、８はロー
パスフィルタ（ＬＰＦ）である。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention, in which 1 is a voltage controlled oscillator (VC).
O), 2 is a divider, 3 is a so-called synth block composed of a programmable variable frequency divider, etc.
A structure in which 500 channels can be selected in Hz steps is used. Reference numeral 4 is a multiplier, and in this example, a multiplier 10 is used. 5 is a bandpass filter (BP
F), 6 are phase comparators, 7 is a loop filter, and 8 is a low-pass filter (LPF).

【０００８】シンセブロック３からは外部からの周波数
選択信号Ｆ_CNT ，外部ローカル信号Ｌ01により選択され
たチャネルの比較周波数が出力されるが、この比較周波
数はシンセブロック３で選択できるチャネル数が多い場
合、例えば図１の例のように５００チャネルであるよう
な場合、上述のように隣接するチャネルとの間の周波数
差は、１ＭＨｚかそれ以下となる。そしてこの１ＭＨｚ
で位相比較を行うと、上述のように周波数漏れによるス
プリアスが生じる。The synth block 3 outputs the comparison frequency of the channel selected by the frequency selection signal F _{CNT from} the outside and the external local signal L01. When the comparison frequency has a large number of channels selectable by the synth block 3. For example, in the case of 500 channels as in the example of FIG. 1, the frequency difference between adjacent channels is 1 MHz or less as described above. And this 1MHz
When the phases are compared with each other, spurious due to frequency leakage occurs as described above.

【０００９】従って本実施例では、この比較周波数を逓
倍器４に入力して逓倍し（実施例では１０倍して１０Ｍ
Ｈｚとしている）、これをＢＰＦ５を介して帯域幅を狭
め、位相比較器６へ入力して、位相比較器６で基準周波
数（１０ＭＨｚ）と比較する構成とすることで、ループ
帯域幅と位相比較を行う周波数とを離す。そして位相比
較器６から出力される位相差がループフィルタ７に入力
されて直流電圧源となり、スプリアス抑圧用のＬＰＦ８
を介してＶＣＯ１に入力され、ＶＣＯ１の発振周波数が
制御される。なお、ＢＰＦ５の帯域幅はＰＬＬ系のルー
プフィルタの帯域幅より広くし、ノイズ（位相雑音）の
悪化を防止する構成としている。Therefore, in this embodiment, this comparison frequency is input to the multiplier 4 and multiplied (in the embodiment, multiplied by 10 to 10M).
It is set to Hz), and the bandwidth is narrowed through the BPF 5 and is input to the phase comparator 6, and the phase comparator 6 compares it with the reference frequency (10 MHz) to compare the loop bandwidth with the phase. Separate the frequency with which you want to perform. Then, the phase difference output from the phase comparator 6 is input to the loop filter 7 to serve as a DC voltage source, and the LPF 8 for spurious suppression is provided.
Is input to the VCO 1 via the VCO 1 and the oscillation frequency of the VCO 1 is controlled. The bandwidth of the BPF 5 is set wider than that of the PLL loop filter to prevent noise (phase noise) from deteriorating.

【００１０】図２は、本実施形態におけるシンセサイザ
の出力を示す図であり、１０は逓倍器４で発生する高調
波を示すが、ループ帯域幅と位相比較を行う周波数とが
離れており、ＬＰＦ８によりスプリアスが抑圧されてい
る様子が解る。FIG. 2 is a diagram showing the output of the synthesizer in the present embodiment. Although 10 shows the harmonics generated in the multiplier 4, the loop bandwidth and the frequency for phase comparison are distant from each other, and the LPF 8 Shows that the spurious is suppressed by.

【００１１】[0011]

【発明の効果】以上説明したように本発明の周波数シン
セサイザは、位相比較器で比較する比較周波数を高くす
ることで、ループ帯域幅と位相比較を行う周波数とを離
し、位相遅れや位相雑音を悪化させることなく、スプリ
アスを抑圧できるという効果がある。As described above, in the frequency synthesizer of the present invention, by increasing the comparison frequency compared by the phase comparator, the loop bandwidth and the frequency for phase comparison are separated, and phase delay and phase noise are eliminated. There is an effect that spurious can be suppressed without deteriorating.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施形態を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図２】図１に示す実施形態における出力信号を示す図
である。FIG. 2 is a diagram showing an output signal in the embodiment shown in FIG.

【図３】従来のこの種の周波数シンセサイザの構成を示
すブロック図である。FIG. 3 is a block diagram showing a configuration of a conventional frequency synthesizer of this type.

【図４】従来の周波数シンセサイザの問題点を説明する
ための図である。FIG. 4 is a diagram for explaining a problem of a conventional frequency synthesizer.

【符号の説明】[Explanation of symbols]

１ ＶＣＯ、２ 分配器、３ シンセブロック、４ 逓
倍器、５ ＢＰＦ、６ 位相比較器、７ ループフィル
タ、８ ＬＰＦ。1 VCO, 2 distributor, 3 synth block, 4 multiplier, 5 BPF, 6 phase comparator, 7 loop filter, 8 LPF.

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 電圧制御発振器からの発振周波数を可変
分周器で構成されるシンセブロックに入力し、このシン
セブロックからの比較周波数を位相比較器で基準周波数
と比較し、両周波数の位相差がループフィルタを介して
制御電圧値に変換されて上記電圧制御発振器を帰還制御
する周波数シンセサイザにおいて、 上記シンセブロックと位相比較器との間に、 上記比較周波数を逓倍する逓倍器と、逓倍した比較周波
数の帯域制限を行うバンドパスフィルタとを設けたこと
を特徴とする周波数シンセサイザ。1. An oscillating frequency from a voltage controlled oscillator is input to a synth block composed of a variable frequency divider, a comparison frequency from this synth block is compared with a reference frequency by a phase comparator, and a phase difference between both frequencies is obtained. Is converted into a control voltage value via a loop filter and feedback-controls the voltage controlled oscillator. A frequency synthesizer provided with a bandpass filter for limiting a frequency band. 【請求項２】 上記バンドパスフィルタの通過帯域幅
は、上記ループフィルタの帯域幅より広く設定されるこ
とを特徴とする周波数シンセサイザ。2. A frequency synthesizer characterized in that a pass band width of the band pass filter is set wider than a band width of the loop filter.