JPH09232363A - Alignment method and bonding device for semiconductor chip - Google Patents
Alignment method and bonding device for semiconductor chipInfo
- Publication number
- JPH09232363A JPH09232363A JP3662696A JP3662696A JPH09232363A JP H09232363 A JPH09232363 A JP H09232363A JP 3662696 A JP3662696 A JP 3662696A JP 3662696 A JP3662696 A JP 3662696A JP H09232363 A JPH09232363 A JP H09232363A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- image
- substrate
- bonding
- positioning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、例えばＩＣ等の
半導体チップをフェースダウン（電極を下向き）した状
態で位置合せし、基板にボンディングする半導体チップ
の位置合せ方法およびボンディング装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip alignment method and a bonding apparatus for aligning a semiconductor chip such as an IC in a face-down state (downward with electrodes) and bonding it to a substrate.
【０００２】[0002]
【従来の技術】半導体チップのフェースダウンボンティ
ングにおいては、半導体チップを基板にボンディングす
る前に、半導体チップの電極と基板の電極とを正確に位
置合せする必要がある。2. Description of the Related Art In face down bonding of a semiconductor chip, it is necessary to accurately align the electrodes of the semiconductor chip with the electrodes of the substrate before bonding the semiconductor chip to the substrate.
【０００３】そこで、従来においては、図７に示すよう
な方法で半導体チップの電極と基板の電極とを正確に位
置合せを行っている。ボンディグステージ１には複数の
電極２を上向きにした状態で基板３に搭載されている。
ボンディングツール４には複数の電極５を下向きにした
状態で半導体チップ６が搭載されており、基板３と半導
体チップ６は対向している。Therefore, conventionally, the electrodes of the semiconductor chip and the electrodes of the substrate are accurately aligned by the method shown in FIG. The bonding stage 1 is mounted on a substrate 3 with a plurality of electrodes 2 facing upward.
A semiconductor chip 6 is mounted on the bonding tool 4 with a plurality of electrodes 5 facing downward, and the substrate 3 and the semiconductor chip 6 face each other.
【０００４】７は認識カメラであり、この認識カメラ７
の延長線上で、基板３と半導体チップ６との間には４５
゜傾斜させたハーフミラー等の光学系８が設置されてお
り、半導体チップ６の電極５と基板３の電極２との画像
を認識カメラ７によって取り込み、モニター９に表示
し、モニター９上で電極２，５の相対位置を確認しなが
らボンディングステージ１とボンディングツール４をＸ
Ｙ方向に移動して半導体チップ６の電極５と基板３の電
極２とが重なるように位置合せを行っている。Reference numeral 7 is a recognition camera.
On the extension line of, the space between the substrate 3 and the semiconductor chip 6 is 45
An optical system 8 such as an inclined half mirror is installed, and an image of the electrode 5 of the semiconductor chip 6 and the electrode 2 of the substrate 3 is captured by the recognition camera 7, displayed on the monitor 9 and displayed on the monitor 9. While confirming the relative positions of 2 and 5, move the bonding stage 1 and the bonding tool 4 to X.
Positioning is performed so that the electrode 5 of the semiconductor chip 6 and the electrode 2 of the substrate 3 overlap each other by moving in the Y direction.
【０００５】前述した位置合せを行った後、光学系８を
基板３と半導体チップ６との間から退避させ、ボンディ
ングツール４を下降させ、半導体チップ６の電極５と基
板３の電極２とをはんだを介してボンディングしてい
る。After performing the above-mentioned alignment, the optical system 8 is retracted from between the substrate 3 and the semiconductor chip 6, the bonding tool 4 is lowered, and the electrode 5 of the semiconductor chip 6 and the electrode 2 of the substrate 3 are separated from each other. Bonding is done via solder.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、前述し
たボンディングの位置合わせ方法は次のような問題があ
る。 ａ．位置合せの際に、毎回、光学系８を基板３と半導体
チップ６との間に挿入し、ボンディングする際に退避さ
せる必要があり、位置合せに時間が長くかかり、ボンデ
ィングのサイクルタイムが長くなる。However, the above-mentioned bonding alignment method has the following problems. a. It is necessary to insert the optical system 8 between the substrate 3 and the semiconductor chip 6 each time at the time of alignment, and to retreat at the time of bonding, which requires a long time for the alignment and a long bonding cycle time. .
【０００７】ｂ．認識カメラ７および光学系８を位置決
めするためのＸＹテーブル等が必要となり、構造的に複
雑となり、コストアップとなる。 ｃ．基板３と半導体チップ６との間に光学系８を挿入す
るためのスペースが必要となり、ボンディングツール４
のストロークが大きくなり、動作時間が長くかかる。B. An XY table and the like for positioning the recognition camera 7 and the optical system 8 are required, which makes the structure complicated and increases the cost. c. A space for inserting the optical system 8 is required between the substrate 3 and the semiconductor chip 6, and the bonding tool 4
Stroke becomes large and operation time is long.
【０００８】ｄ．基板３と半導体チップ６の重ね合せた
画像で位置合せを行うには、例えば半導体チップ６の自
動認識をする場合は、基板３の画像をシャッター等によ
り遮蔽するなど、特別な位置認識アルゴリズムおよび機
構が必要となる。D. In order to perform the alignment with the superimposed image of the substrate 3 and the semiconductor chip 6, for example, when the semiconductor chip 6 is automatically recognized, a special position recognition algorithm and mechanism such as blocking the image of the substrate 3 with a shutter or the like is used. Is required.
【０００９】ｅ．光学系８の光軸合せが困難で、位置合
せの準備に時間がかかる。 この発明は、前記事情に着目してなされたもので、第１
の目的は、半導体チップを基板に高精度にしかも短時間
に位置合せができる半導体チップの位置合せ方法を提供
することにある。E. It is difficult to align the optical axis of the optical system 8, and it takes time to prepare for alignment. This invention was made in view of the above circumstances.
It is an object of the present invention to provide a semiconductor chip alignment method capable of aligning a semiconductor chip on a substrate with high accuracy and in a short time.
【００１０】第２の目的は、簡単な構成でありながら半
導体チップを基板に高精度にしかも短時間に位置合せ
し、半導体チップを基板にボンディングする作業が能率
的に行える半導体チップのボンディング装置を提供する
ことにある。A second object is to provide a semiconductor chip bonding apparatus which has a simple structure and which is capable of aligning a semiconductor chip on a substrate with high accuracy and in a short time and efficiently bonding the semiconductor chip to the substrate. To provide.
【００１１】[0011]
【課題を解決するための手段】この発明は前記目的を達
成するために、請求項１は、半導体チップを基板にボン
ディングする際に、半導体チップと基板とを位置合せす
る半導体チップの位置合せ方法において、前記半導体チ
ップの画像を取入れる半導体チップ画像撮像工程と、前
記基板の画像を取入れる基板画像撮像工程と、前記半導
体チップ画像撮像工程による画像と基板画像撮像工程に
よる画像とを合成して前記半導体チップの前記基板に対
する位置補正量を算出する位置決め補正工程と、前記算
出された位置決め補正量に基づいて前記半導体チップを
前記基板上に位置合わせする位置合わせ工程と、を具備
することを特徴とする。In order to achieve the above object, the present invention provides a semiconductor chip alignment method for aligning a semiconductor chip and a substrate when bonding the semiconductor chip to the substrate. In, a semiconductor chip image capturing step of capturing an image of the semiconductor chip, a substrate image capturing step of capturing an image of the substrate, an image obtained by the semiconductor chip image capturing step and an image obtained by the substrate image capturing step are combined. A positioning correction step of calculating a position correction amount of the semiconductor chip with respect to the substrate; and a positioning step of positioning the semiconductor chip on the substrate based on the calculated positioning correction amount. And
【００１２】請求項２は、請求項１の半導体チップ画像
撮像工程および基板画像撮像工程にては、位置認識カメ
ラにより画像を取入れることを特徴とする。請求項３
は、請求項１の位置決め補正工程は、半導体チップ画像
と基板画像とを重ね合せて表示することにより位置ぎめ
補正量を算出することを特徴とする。According to a second aspect of the invention, in the semiconductor chip image capturing step and the substrate image capturing step of the first aspect, an image is taken in by a position recognition camera. Claim 3
In the positioning correction step of claim 1, the position correction amount is calculated by superimposing and displaying the semiconductor chip image and the substrate image.
【００１３】請求項４は、電極が形成された半導体チッ
プを前記電極を介して基板に実装するボンディング装置
において、前記基板を保持するボンディングステージ
と、このボンディングステージに搭載された第１のテー
ブルと、前記半導体チップを着脱自在に保持するボンデ
ィングツールと、このボンディングツールを前記ボンデ
ィングステージに保持された基板に対して駆動するボン
ディングヘッドと、前記第１のテーブルに隣接した位置
に設けられた第２のテーブルと、この第２のテーブル上
に搭載された前記半導体チップを保持するトレイと、こ
のトレイに保持されている半導体チップを摘出して前記
ボンディングツールに供給する半導体チップ供給機構
と、前記半導体チップ供給機構により保持されている半
導体チップの電極側を撮像する第１の撮像手段と、前記
第２のテーブルに設けられ前記ボンディングステージに
保持された基板の電極側を撮像する第２の撮像手段と、
前記第１の撮像手段により得られた半導体チップ画像お
よび前記第２の撮像手段により撮像された基板画像を合
成する画像合成手段と、この画像合成手段にて得られた
合成画像および予め求められた前記第１の撮像手段と前
記第２の撮像手段の位置関係に基づいて前記半導体チッ
プの前記基板に対する位置決め補正量を算出しこの算出
された位置決め補正量に基づいて第１のテーブルを位置
決めする位置決め制御手段と、を具備したことを特徴と
するボンディング装置にある。According to a fourth aspect of the present invention, in a bonding apparatus for mounting a semiconductor chip having an electrode formed thereon on a substrate via the electrode, a bonding stage for holding the substrate, and a first table mounted on the bonding stage. A bonding tool that detachably holds the semiconductor chip, a bonding head that drives the bonding tool with respect to the substrate held by the bonding stage, and a second tool that is provided adjacent to the first table. Table, a tray for holding the semiconductor chips mounted on the second table, a semiconductor chip supply mechanism for extracting the semiconductor chips held on the tray and supplying the semiconductor chips to the bonding tool, and the semiconductor The electrode side of the semiconductor chip held by the chip supply mechanism A second imaging means for imaging the first image pickup means for the image, the electrode side of the substrate held by the bonding stage is provided in the second table,
An image synthesizing means for synthesizing the semiconductor chip image obtained by the first image pickup means and the board image picked up by the second image pickup means, a synthesized image obtained by the image synthesizing means, and a predetermined value Positioning in which a positioning correction amount of the semiconductor chip with respect to the substrate is calculated based on the positional relationship between the first imaging unit and the second imaging unit, and the first table is positioned based on the calculated positioning correction amount. A bonding device comprising: a control unit.
【００１４】[0014]
【発明の実施の形態】以下、この発明の実施の形態を図
面に基づいて説明する。図１はボンディング装置の斜視
図であり、図２および図３は位置合せの様子を示す正面
図である。１１はＸＹθ軸方向に位置決め自在な第１の
テーブルとしての第１のＸＹθテーブルであり、この第
１のＸＹθテーブル１１の上部にはボンディングステー
ジ１２および半導体チップ撮像手段としての半導体チッ
プ認識カメラ１３が設けられている。そして、ボンディ
ングステージ１２には基板１４が電極１４ａを上向きに
して搭載され、半導体チップ認識カメラ１３は光軸を垂
直上向きにして設置されている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a perspective view of the bonding apparatus, and FIGS. 2 and 3 are front views showing a state of alignment. Reference numeral 11 is a first XYθ table as a first table which can be positioned in the XYθ axis direction. Above the first XYθ table 11, a bonding stage 12 and a semiconductor chip recognition camera 13 as a semiconductor chip imaging means are provided. It is provided. The substrate 14 is mounted on the bonding stage 12 with the electrode 14a facing upward, and the semiconductor chip recognition camera 13 is installed with the optical axis facing vertically upward.
【００１５】第１のＸＹθテーブル１１の隣側にはＸＹ
θ軸方向に位置決め自在な第２のテーブルとしての第２
のＸＹθテーブル１５が設けられ、この第２のＸＹθテ
ーブル１５の上部にはトレイ１６が設けられている。こ
のトレイ１６には多数の半導体チップ１７が電極１７ａ
を上向きにして整列状態に搭載されている。XY is provided next to the first XYθ table 11.
A second table that can be positioned in the θ-axis direction
XYθ table 15 is provided, and a tray 16 is provided above the second XYθ table 15. A large number of semiconductor chips 17 are provided on the tray 16 with electrodes 17a.
Are mounted in an aligned state with the side facing up.
【００１６】また、第１のＸＹθテーブル１１の上方に
はボンディング機構１９が設けられており、第２のＸＹ
θテーブル１５の上方にはトレイ１６上の半導体チップ
１７をピックアップした状態で反転して半導体チップ１
７を電極１７ａを下向きにしてボンディング機構１９に
供給する半導体チップ供給機構２０が設けられている。A bonding mechanism 19 is provided above the first XYθ table 11, and a second XYθ table 11 is provided.
Above the θ table 15, the semiconductor chip 17 on the tray 16 is picked up and inverted and the semiconductor chip 1 is turned over.
A semiconductor chip supply mechanism 20 for supplying 7 to the bonding mechanism 19 with the electrode 17a facing downward is provided.
【００１７】前記ボンディング機構１９にはＸ軸ステー
ジ２１が設けられており、このＸ軸ステージ２１にはボ
ンディングヘッド２２がＸ軸方向に移動自在に搭載され
ている。ボンディングヘッド２２は上下動機構２３によ
って上下動自在であり、その下端部にはボンディングツ
ール２４が設けられている。このボンディングツール２
４には半導体チップ１７をフェースダウン（電極１７ａ
が下向き）にした状態で真空吸着する手段およびはんだ
を溶融する加熱手段を有している。An X-axis stage 21 is provided in the bonding mechanism 19, and a bonding head 22 is mounted on the X-axis stage 21 so as to be movable in the X-axis direction. The bonding head 22 is vertically movable by a vertical movement mechanism 23, and a bonding tool 24 is provided at the lower end portion thereof. This bonding tool 2
4 is a semiconductor chip 17 face down (electrode 17a
Has a means for vacuum suction and a heating means for melting the solder.
【００１８】さらに、Ｘ軸ステージ２１にはボンディン
グヘッド２２と隣接して基板撮像手段としての基板認識
カメラ２５が光軸を垂直下向きにして設置されている。
ボンディングステージ１２上の基板１３の位置を認識で
きるようになっている。Further, on the X-axis stage 21, a substrate recognition camera 25 as a substrate image pickup means is installed adjacent to the bonding head 22 with its optical axis oriented vertically downward.
The position of the substrate 13 on the bonding stage 12 can be recognized.
【００１９】また、前記半導体チップ供給機構２０には
Ｘ軸ガイドレール２６が設けられ、このＸ軸ガイドレー
ル２６にはチップ反転ユニット２７がＸ軸方向に移動自
在に設けられている。チップ反転ユニット２７はトレイ
１６上の半導体チップ１７を吸着し、これを反転する機
能を有しており、トレイ１６上では半導体チップ１７の
電極１７ａは上向きであるが、反転によって電極１７ａ
を下向きにして前記ボンディングツール２４に吸着保持
できるようになっている。An X-axis guide rail 26 is provided in the semiconductor chip supply mechanism 20, and a chip reversing unit 27 is provided on the X-axis guide rail 26 so as to be movable in the X-axis direction. The chip reversing unit 27 has a function of adsorbing the semiconductor chip 17 on the tray 16 and reversing it. The electrode 17a of the semiconductor chip 17 is directed upward on the tray 16, but the electrode 17a is reversed by reversing.
Can be attracted to and held by the bonding tool 24.
【００２０】さらに、Ｘ軸ガイドレール２６にはトレイ
１６に対向するトレイ認識カメラ２８が光軸を垂直下向
きにして設置されており、トレイ１６上の半導体チップ
１７のパターンを認識し、第２のＸＹθテーブル１５を
制御することにより、トレイ１６上の半導体チップ１７
をピックアップ位置に位置決めするようになっている。Further, a tray recognition camera 28 facing the tray 16 is installed on the X-axis guide rail 26 with its optical axis vertically downward, and recognizes the pattern of the semiconductor chip 17 on the tray 16 to detect the second pattern. The semiconductor chip 17 on the tray 16 is controlled by controlling the XYθ table 15.
Is positioned at the pickup position.
【００２１】また、前記半導体チップ認識カメラ１３お
よび基板認識カメラ２５は画像合せ装置２９に接続され
ている。ここで、半導体チップ認識カメラ１３および基
板認識カメラ２５の相対的な位置関係は予め正確に求め
られる。そして、画像合せ装置２９は、半導体チップ認
識カメラ１３による画像と基板認識カメラ２５による画
像とを合成して表示するように構成されている。すなわ
ち、画像合せ装置２９は、図４に示すように、ビデオミ
キサ３０を有し、半導体チップ認識カメラ１３と基板認
識カメラ２５からの画像信号はカメラコントロールユニ
ット１３ａ，２５ａに一旦記憶格納された後、これらカ
メラコントロールユニット１３ａ，２５ａからの合成画
像信号をビデオミキサ３０に入力させ、合成画像がモニ
ター３１に表示されるようになっている。The semiconductor chip recognition camera 13 and the board recognition camera 25 are connected to an image matching device 29. Here, the relative positional relationship between the semiconductor chip recognition camera 13 and the board recognition camera 25 is accurately obtained in advance. The image matching device 29 is configured to combine and display an image obtained by the semiconductor chip recognition camera 13 and an image obtained by the board recognition camera 25. That is, as shown in FIG. 4, the image matching device 29 has a video mixer 30, and after the image signals from the semiconductor chip recognition camera 13 and the board recognition camera 25 are once stored and stored in the camera control units 13a and 25a. The composite image signals from the camera control units 13a and 25a are input to the video mixer 30, and the composite image is displayed on the monitor 31.
【００２２】さらに、この合成画像は後述するように、
半導体チップ１７と基板１４との相対的な位置決め補正
量を算出する位置決め補正量算出手段３０ａに入力され
る。この位置決め補正量算出手段３０ａは図１に示すよ
うに、ボンディング制御装置４１の一部をなしている。
このボンディング制御装置４１は、算出された位置決め
補正量に基づいて第１のＸＹθテーブル１１を位置決め
制御するように設けられている。さらに、このボンディ
ング装置４１は、第１のＸＹθテーブル１１、第２のＸ
Ｙθテーブル１５、半導体チップ供給機構２０、Ｘ軸ス
テージ２１およびトレイ認識カメラ２８に電気的に接続
され、後述する作動を予め格納されているプログラムに
したがって行わせるように設定されている。イ次に、前
述のように構成されたボンディング装置によって半導体
チップ１７を基板１４に位置合わせする方法およびボン
ディングする方法を図５および図６に基づいて説明す
る。Further, as will be described later, this composite image
It is input to the positioning correction amount calculation means 30a for calculating the relative positioning correction amount between the semiconductor chip 17 and the substrate 14. The positioning correction amount calculating means 30a forms a part of the bonding control device 41, as shown in FIG.
The bonding control device 41 is provided to control the positioning of the first XYθ table 11 based on the calculated positioning correction amount. Further, the bonding apparatus 41 is provided with the first XYθ table 11 and the second X table.
It is electrically connected to the Yθ table 15, the semiconductor chip supply mechanism 20, the X-axis stage 21 and the tray recognition camera 28, and is set so as to perform the operation described later according to a prestored program. (A) Next, a method of aligning the semiconductor chip 17 with the substrate 14 and a method of bonding the semiconductor chip 17 to the substrate 14 by the bonding apparatus configured as described above will be described with reference to FIGS.
【００２３】まず、図６のステップＳ1 に示すように、
ボンディングステージ１２の所定の位置に基板１４を電
極１４ａを上向きにして搭載する。次に、ステップＳ2
に示すように、トレイ認識カメラ２８によってトレイ１
６上の半導体チップ１７のパターンを認識し、第２のＸ
Ｙθテーブル１５をＸＹθ軸方向に移動制御してトレイ
１６上の半導体チップ１７をピックアップ位置に位置決
めする。First, as shown in step S1 of FIG.
The substrate 14 is mounted at a predetermined position on the bonding stage 12 with the electrode 14a facing upward. Next, step S2
As shown in FIG.
The pattern of the semiconductor chip 17 on 6 is recognized and the second X
The Yθ table 15 is controlled to move in the XYθ axis directions to position the semiconductor chip 17 on the tray 16 at the pickup position.
【００２４】次に、ステップＳ3 に示すように、チップ
反転ユニット２７はピックアップ位置に移動してトレイ
１６上の１個の半導体チップ１７を吸着し、これを反転
させて半導体チップ１７の電極１８を下向きにし、ボン
ディングツール２４に受け渡し、ボンディングツール２
４は半導体チップ１７を電極１７ａを下向きにして吸着
保持する。Next, as shown in step S3, the chip reversing unit 27 moves to the pickup position to adsorb one semiconductor chip 17 on the tray 16 and inverts it to remove the electrode 18 of the semiconductor chip 17. Face down and hand over to bonding tool 24, bonding tool 2
Reference numeral 4 holds the semiconductor chip 17 with the electrode 17a facing downward.
【００２５】次に、図３に示すように、第１のＸＹθス
テージ１１が移動して半導体チップ認識カメラ１３によ
りボンディングツール２４に吸着された半導体チップ１
７を撮像できる位置に位置決めし、ステップＳ4 に示す
ように、半導体チップ認識カメラ１３によって半導体チ
ップ１７の電極１７ａの画像（例えば８カ所）をティー
チングして取り込むと、カメラコントロールユニット１
３ａには図５に示すように、半導体チップ１７の認識パ
ターンＰ1 を検出した後、記憶格納する。次に、ステッ
プＳ5 に示すように、基板認識カメラ２５はボンディン
グステージ１２上の基板１４の電極１４ａの画像（例え
ば８カ所…図３参照）をティーチングして取り込むと、
カメラコントロールユニット２５ａにては、基板１４の
認識パターンＰ2 を検出した後、記憶格納する。Next, as shown in FIG. 3, the first XYθ stage 11 moves and the semiconductor chip 1 is attracted to the bonding tool 24 by the semiconductor chip recognition camera 13.
7 is positioned at a position where an image can be picked up, and as shown in step S4, the semiconductor chip recognition camera 13 teaches and captures images of the electrodes 17a of the semiconductor chip 17 (e.g., 8 places).
As shown in FIG. 5, the recognition pattern P1 of the semiconductor chip 17 is detected and stored in 3a. Next, as shown in step S5, the substrate recognition camera 25 teaches and captures images of the electrodes 14a of the substrate 14 on the bonding stage 12 (e.g., 8 places ... See FIG. 3).
In the camera control unit 25a, the recognition pattern P2 of the substrate 14 is detected and then stored.
【００２６】次に、ディスペンサ（図示しない）によっ
て基板１４の電極１４ａにフラックスを塗布した後、ス
テップＳ6 に示すように、画像合わせ装置２９にては、
半導体チップ認識カメラ１３によって取り込みカメラコ
ントロールユニット１３ａに格納さている画像認識パタ
ーンＰ１と基板認識カメラ２５によって取り込みカメラ
コントロールユニット２５ａに格納さている画像認識パ
ターンＰ２とを画像合せ装置２９のビデオミキサ３０に
よって合成（重ね合せ）し、モニター３１に表示すると
共に、位置ずれ量算出手段３０ａにて、半導体チップ１
７と基板１４の相対的な座標Ｘ・Ｙ・θ方向の相対的位
置ずれに対する補正量を算出した後、第１のＸＹθステ
ージ１１を移動して半導体チップ１７と基板１４を位置
合わせする（図４および図５参照）。そして、位置合せ
が終了すると、ボンディングヘッド２２が上下動機構２
３によって下降すると共に、ボンディングツール２４に
吸着された半導体チップ１７を加熱することにより、は
んだを溶融して半導体チップ１７の電極１７ａを基板１
４の電極１４ａにはんだ接合し、ボンディングが完了す
る。Next, after a flux is applied to the electrodes 14a of the substrate 14 by a dispenser (not shown), as shown in step S6, in the image alignment device 29,
The image recognition pattern P1 stored in the camera control unit 13a captured by the semiconductor chip recognition camera 13 and the image recognition pattern P2 stored in the camera control unit 25a captured by the board recognition camera 25 are combined by the video mixer 30 of the image alignment device 29. (Overlapping), displaying on the monitor 31, and the semiconductor chip 1 by the position shift amount calculating means 30a.
7 calculates the correction amount for the relative positional deviation between the substrate 7 and the substrate 14 in the X, Y, and θ directions, and then the first XYθ stage 11 is moved to align the semiconductor chip 17 and the substrate 14 (FIG. 4 and FIG. 5). Then, when the alignment is completed, the bonding head 22 moves up and down.
3, the semiconductor chip 17 adsorbed by the bonding tool 24 is heated while being lowered by 3, so that the solder is melted and the electrode 17a of the semiconductor chip 17 is attached to the substrate 1.
No. 4 electrode 14a is soldered and the bonding is completed.
【００２７】前述した実施形態によれば、半導体チップ
１７の電極１７ａと基板１４の電極１４ａとを位置合せ
する際に、従来のように、毎回、光学系を基板と半導体
チップとの間に挿入し、ボンディングする際に退避させ
る必要がなく、両者の画像を重ね合せて位置合せでき、
位置合せに要する時間が短縮され、ボンディングのサイ
クルタイムを短くできる。また、基板と半導体チップと
の間に光学系を挿入するためのスペースが必要なく、ボ
ンディングツールのストロークが短く、この面において
もボンディングのサイクルタイムを短くできる。According to the above-described embodiment, when the electrode 17a of the semiconductor chip 17 and the electrode 14a of the substrate 14 are aligned with each other, the optical system is inserted between the substrate and the semiconductor chip each time as in the conventional case. However, there is no need to evacuate when bonding, images of both can be overlaid and aligned,
The time required for alignment can be shortened, and the bonding cycle time can be shortened. Further, there is no need for a space for inserting the optical system between the substrate and the semiconductor chip, the stroke of the bonding tool is short, and the bonding cycle time can be shortened also in this aspect.
【００２８】[0028]
【発明の効果】以上説明したように、この発明の請求項
１〜３によれば、半導体チップ画像撮像工程による画像
と基板画像撮像工程による画像とを合成して前記半導体
チップの基板に対する位置補正量を算出し、算出された
位置決め補正量に基づいて前記半導体チップを前記基板
上に位置合わせすることにより、高精度に、しかも短時
間に位置合せできるという効果がある。As described above, according to claims 1 to 3 of the present invention, the position of the semiconductor chip with respect to the substrate is corrected by synthesizing the image of the semiconductor chip image capturing step and the image of the substrate image capturing step. By calculating the amount and aligning the semiconductor chip on the substrate based on the calculated positioning correction amount, it is possible to perform the alignment with high accuracy and in a short time.
【００２９】請求項４によれば、半導体チップの画像を
第１の撮像手段によって取り入れ、またボンディングス
テージの基板の画像を第２の撮像手段によって取り入
れ、両画像を合成して位置合わせしてボンディングする
ことにより、構成が簡単でありながら高精度のボンディ
ングが短時間に行え、作業能率の向上を図ることができ
る。According to the fourth aspect, the image of the semiconductor chip is taken in by the first image pickup means, the image of the substrate of the bonding stage is taken in by the second image pickup means, and both images are combined and aligned for bonding. By doing so, high-accuracy bonding can be performed in a short time while having a simple structure, and work efficiency can be improved.
【図面の簡単な説明】[Brief description of drawings]
【図１】この発明の一実施形態のボンディング装置の斜
視図。FIG. 1 is a perspective view of a bonding apparatus according to an embodiment of the present invention.
【図２】同実施形態の要部の正面図。FIG. 2 is a front view of a main part of the embodiment.
【図３】同実施形態の位置合せ方法の説明図。FIG. 3 is an explanatory diagram of a positioning method of the same embodiment.
【図４】同実施形態の画像重ね合せ装置のブロック図。FIG. 4 is a block diagram of an image superimposing apparatus according to the same embodiment.
【図５】同実施形態の位置合せ方法の説明図。FIG. 5 is an explanatory diagram of a positioning method of the same embodiment.
【図６】同実施形態の位置合せ方法のフローチャート。FIG. 6 is a flowchart of the alignment method of the same embodiment.
【図７】従来のボンディング装置における位置合せ方法
の説明図。FIG. 7 is an explanatory diagram of a positioning method in a conventional bonding apparatus.
１２…ボンディングステージ １３…半導体チップ認識カメラ １４…基板 １４ａ…電極 １７…半導体チップ １７ａ…電極 ２４…ボンディングツール ２５…基板認識カメラ 12 ... Bonding stage 13 ... Semiconductor chip recognition camera 14 ... Substrate 14a ... Electrode 17 ... Semiconductor chip 17a ... Electrode 24 ... Bonding tool 25 ... Substrate recognition camera
Claims (4)
際に、半導体チップと基板とを位置合せする半導体チッ
プの位置合せ方法において、 前記半導体チップの画像を取入れる半導体チップ画像撮
像工程と、 前記基板の画像を取入れる基板画像撮像工程と、 前記半導体チップ画像撮像工程による画像と基板画像撮
像工程による画像とを合成して前記半導体チップの前記
基板に対する位置補正量を算出する位置決め補正工程
と、 前記算出された位置決め補正量に基づいて前記半導体チ
ップを前記基板上に位置合わせする位置合わせ工程と、 を具備することを特徴とする半導体チップの位置合せ方
法。1. A semiconductor chip alignment method for aligning a semiconductor chip and a substrate when bonding the semiconductor chip to the substrate, comprising: a semiconductor chip image capturing step of capturing an image of the semiconductor chip; A board image capturing step of capturing an image; a positioning correction step of calculating a position correction amount of the semiconductor chip with respect to the substrate by combining the image of the semiconductor chip image capturing step and the image of the board image capturing step; A positioning step of positioning the semiconductor chip on the substrate on the basis of the determined positioning correction amount.
像撮像工程にては、位置認識カメラにより画像を取入れ
ることを特徴とする請求項１記載の半導体チップの位置
合せ方法。2. The method for aligning a semiconductor chip according to claim 1, wherein images are captured by a position recognition camera in the semiconductor chip image capturing step and the substrate image capturing step.
と基板画像とを重ね合せて表示することにより位置ぎめ
補正量を算出することを特徴とする請求項１記載の半導
体チップの位置合せ方法。3. The method for aligning a semiconductor chip according to claim 1, wherein in the positioning correction step, the alignment correction amount is calculated by superposing and displaying the semiconductor chip image and the substrate image.
極を介して基板に実装するボンディング装置において、 前記基板を保持するボンディングステージと、 このボンディングステージに搭載された第１のテーブル
と、 前記半導体チップを着脱自在に保持するボンディングツ
ールと、 このボンディングツールを前記ボンディングステージに
保持された基板に対して駆動するボンディングヘッド
と、 前記第１のテーブルに隣接した位置に設けられた第２の
テーブルと、 この第２のテーブル上に搭載された前記半導体チップを
保持するトレイと、 このトレイに保持されている半導体チップを摘出して前
記ボンディングツールに供給する半導体チップ供給機構
と、 前記半導体チップ供給機構により保持されている半導体
チップの電極側を撮像する第１の撮像手段と、 前記第２のテーブルに設けられ前記ボンディングステー
ジに保持された基板の電極側を撮像する第２の撮像手段
と、前記第１の撮像手段により得られた半導体チップ画
像および前記第２の撮像手段により撮像された基板画像
を合成する画像合成手段と、 この画像合成手段にて得られた合成画像および予め求め
られた前記第１の撮像手段と前記第２の撮像手段の位置
関係に基づいて前記半導体チップの前記基板に対する位
置決め補正量を算出しこの算出された位置決め補正量に
基づいて第１のテーブルを位置決めする位置決め制御手
段と、 を具備したことを特徴とするボンディング装置。4. A bonding apparatus for mounting a semiconductor chip having electrodes formed on a substrate via the electrodes, a bonding stage for holding the substrate, a first table mounted on the bonding stage, and the semiconductor. A bonding tool that holds the chip in a detachable manner; a bonding head that drives the bonding tool with respect to the substrate held by the bonding stage; and a second table that is provided adjacent to the first table. A tray for holding the semiconductor chips mounted on the second table, a semiconductor chip supply mechanism for extracting the semiconductor chips held on the tray and supplying them to the bonding tool, and the semiconductor chip supply mechanism Image of the electrode side of the semiconductor chip held by A first image pickup means, a second image pickup means for picking up an image of an electrode side of a substrate provided on the second table and held by the bonding stage; a semiconductor chip image obtained by the first image pickup means; An image synthesizing unit that synthesizes the board image captured by the second image capturing unit, a composite image obtained by the image synthesizing unit, and the first image capturing unit and the second image capturing unit that are obtained in advance. A bonding apparatus, comprising: positioning control means for calculating a positioning correction amount of the semiconductor chip with respect to the substrate based on the positional relationship, and positioning the first table based on the calculated positioning correction amount. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3662696A JPH09232363A (en) | 1996-02-23 | 1996-02-23 | Alignment method and bonding device for semiconductor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3662696A JPH09232363A (en) | 1996-02-23 | 1996-02-23 | Alignment method and bonding device for semiconductor chip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232363A true JPH09232363A (en) | 1997-09-05 |
Family
ID=12475041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3662696A Pending JPH09232363A (en) | 1996-02-23 | 1996-02-23 | Alignment method and bonding device for semiconductor chip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232363A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1111662A2 (en) | 1999-12-22 | 2001-06-27 | General Electric Company | Apparatus and method for aligning semiconductor die to interconnect metal on flex substrate and product therefrom |
| KR100787095B1 (en) * | 2006-07-24 | 2007-12-21 | 한국생산기술연구원 | Arranging device and method for bonding |
| JP2009105196A (en) * | 2007-10-23 | 2009-05-14 | Seiko Epson Corp | Alignment method of bonding object, component bonding method using the same, and component bonding apparatus |
-
1996
- 1996-02-23 JP JP3662696A patent/JPH09232363A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1111662A2 (en) | 1999-12-22 | 2001-06-27 | General Electric Company | Apparatus and method for aligning semiconductor die to interconnect metal on flex substrate and product therefrom |
| JP2001250888A (en) * | 1999-12-22 | 2001-09-14 | General Electric Co <Ge> | Apparatus, method and product therefrom, for aligning die for interconnect metal on flexible substrate |
| US6790703B2 (en) * | 1999-12-22 | 2004-09-14 | General Electric Company | Apparatus for aligning die to interconnect metal on flex substrate |
| EP1111662B1 (en) * | 1999-12-22 | 2012-12-12 | General Electric Company | Method for aligning semiconductor die to interconnect metal on flex substrate |
| KR100787095B1 (en) * | 2006-07-24 | 2007-12-21 | 한국생산기술연구원 | Arranging device and method for bonding |
| JP2009105196A (en) * | 2007-10-23 | 2009-05-14 | Seiko Epson Corp | Alignment method of bonding object, component bonding method using the same, and component bonding apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100881908B1 (en) | Apparatus and method for mounting electronic parts | |
| JP2010272707A (en) | Alignment method for joining | |
| JP6571116B2 (en) | Inspection support device | |
| JP2780000B2 (en) | Semiconductor alignment equipment | |
| JP2009094283A (en) | Method of producing mounting board, surface mounting machine, and mounting board production control device | |
| JP5077936B2 (en) | Mounting apparatus and mounting method | |
| JP2008060249A (en) | Part packaging method and surface mounting machine | |
| JPH09232363A (en) | Alignment method and bonding device for semiconductor chip | |
| JP3071584B2 (en) | Component mounting method | |
| JP2005123638A (en) | Electronic part mounting device and electronic part mounting method | |
| JP2005251978A (en) | Electronic component mounting apparatus and method therefor | |
| JP3561089B2 (en) | Semiconductor chip mounting method and device | |
| JPH09115943A (en) | Wire bonding method and device | |
| JP2004146776A (en) | Machine and method for mounting flip-chip | |
| JP6110167B2 (en) | Die recognition means, die recognition method and die bonder | |
| JP5157364B2 (en) | Alignment method for joining objects, component joining method and component joining apparatus using the same | |
| JPH0645796A (en) | Part mounting method | |
| JP2760547B2 (en) | Chip bonding equipment | |
| JP2001326252A (en) | Apparatus and method for mounting electronic part | |
| JP3397127B2 (en) | Electronic component mounting apparatus and mounting method | |
| JP4237718B2 (en) | Electronic component mounting apparatus and mounting method | |
| JP6760777B2 (en) | Component mounting device | |
| JPH11219974A (en) | Chip recognizing device and chip mounting device comprising the same | |
| JP2001267335A (en) | Apparatus and method for mounting electronic component | |
| JP4655194B2 (en) | Electronic component assembly method |