JPH09223566A - サージ吸収素子 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 素子寿命が長く、生産に容易な、面実装型サ
ージ吸収素子を提供する。 【解決手段】 基板２１の一平面に、マイクロギャップ
２３に対向する一対の電極２２ａ，２２ａ’、２２ｂ，
２２ｂ’とを設け、且つマイクロギャップ近傍の一対の
電極２２ａ’、２２ｂ’を電気抵抗の高い電極部とし、
更にマイクロギャップ２３を含む一対の電極とをキャッ
プ２５によって、気密に封止したサージ吸収素子に関す
るものである。

Description

【発明の詳細な説明】 ［産業上の利用分野］本発明は、マイクロギャップ或い
はギャップ式サージ吸収素子に関し、特にプリント基板
への自動実装の有利な、サーフェスマウント型サージ吸
収素子に関する。

［従来の技術］電話機、ファクシミリ等通信機器をサー
ジから保護するためのサージ吸収素子は、従来第１図に
示すように、マイクロギャップ２を形成する一対の電極
１ａ、１ｂが円柱状の碍子表面に設けられ、碍子上の一
対の電極１ａ、１ｂ夫れ夫れにリード線付きキャップ電
極３ａ、３ｂを取り付け、ガラス管５で、気密に封止さ
れ、内部は減圧された構造である。従来のマイクロギャ
ップ式サージ吸収素子は、第１図に於いて明らかなよう
に、２５ｍｍ前後のリード線４を有し、プリント基板へ
の実装に当たっては、リード線の適切な長さへの切断、
曲げ加工が必要となり、その後にプリント基板の穴にリ
ード線を挿入し半田付けするものであった。しかし、周
知のように斯かるプリント基板への実装着方法は、工数
のかかる方法であり、多くの電子部品が面実装型のいわ
ゆるサーフェスマウント型電子部品へと移り変わって来
ている。又これら従来のサージ吸収素子は、円柱状の碍
子表面の円周に沿った加工工程があるため、生産性を上
げるための障害となり、原価を引き下げるための足かせ
となっていた。更にサージ吸収時の放電によって発生す
る熱は、主に細いリード線を経由して放熱されるため、
熱抵抗が大きく結果として、素子内の温度上昇を招き、
素子の劣化特にマイクロギャップ或いはギャップ部の電
極の劣化をもたらした。本発明は、実装が容易で更に製
造も容易で且つ長寿命なマイクロギャップ或いはギャッ
プ型サージ吸収素子を提供することを目的としている。

［問題点を解決するための手段］本発明の要旨とするも
のは、基板の同一平面上に、相互に電気的に絶縁され、
マイクロギャップ或いはギャップを形成するように配置
され、且つマイクロギャップ或いはギャップ近傍に於い
て電気抵抗の高い電極部と、外部電極或いは端子に通ず
る比較的電気抵抗の低い電極部とより成る一対の電極
と、前記マイクロギャップ或いはギャップ及びギャップ
周辺の前記一対の電極を含み、前記基板の前記平面を覆
う気密キャップ又は蓋と、前記基板の両端面近傍に設け
られた一対の電極とを有することを特徴とするマイクロ
ギャップ或いはギャップ式サージ吸収素子である。本発
明では、従来円柱状碍子表面に設けられて、マイクロギ
ャップを形成するように配置されていた一対の電極を、
平面基板上への配置とし、電極とマイクロギャップを覆
うようにして設けた、気密キャップにより放電空間を形
成させることにより、マイクロギャップ式サージ吸収素
子主要部を構成させることにより、同一基板上で整然と
配列された素子材料を、多数個或いは一括加工処理が出
来、従来に比較して極めて高い生産性が実現出来る。更
に平面上に形成された電極は、マイクロギャップ或いは
ギャップ近傍に於いて電気抵抗の高い電極部と、外部電
極或いは端子に通ずる比較的電気抵抗の低い電極部とよ
り成る一対の電極により構成されているため、放電開始
後はマイクロギャップ部の電極に放電電流の集中が防止
でき、電極の劣化が防止出来る。更にプリント基板への
実装用の外部電極を、上記平面基板端面に配することに
よって、同一平面上の一対の外部電極によるプリント基
板への面実装を、可能ならしめたものである。次に本発
明のサージ吸収素子を具体例によって説明するが、本発
明は、その説明に限定されるものではない。

［実施例１］第２図に、本発明にかかるサージ吸収素子
の一例を断面略図Ａ、平面図Ｂによって示す。ムライ
ト、アルミナ等絶縁基板２１主表面にスクリーン印刷等
によって一対の電極２２ａ、２２ａ’、２２ｂ、２２
ｂ’を設け、一対の電極２２ａ’、２２ｂ’間 にマイ
クロギャップ２３を設けたものである。これら一対の電
極はマイクロギャップ或いはギャップ近傍に於いて電気
抵抗の高い電極部２２ａ’と２２ｂ’と、外部電極或い
は端子に通ずる比較的電気抵抗の低い電極部２２Ａ、２
２ｂとより成っている。一対の電極を覆うように気密キ
ャッ プ２５が設けられ電極を有する基板との間に密閉
空間を形成している。気密キャップ２５は、コバール等
金属或いはガラス、セラミックが好適である。又気密キ
ャップ２５の基板２１面への封着には、ガラスフリット
が好適であるが、金属キャップなどの場合、半田を利用
することも可能である。この場合、半田による電極２２
ａと２２ｂの短絡を防止するため、電極２２ａと２２ｂ
表面をガラス膜等絶縁膜で覆う事が必要である。半田付
け部の基板表面には、予め半田付け可能な銀パラジウ
ム、モリブデン合金、タングステン合金等導電体膜を、
スクリーン印刷・焼成法或いは、蒸着法、スパッタリン
グ法、ＣＶＤ（ケミカルベーパーデポジション）等によ
って形成しておくことが望ましい。更に封着用半田とし
ては、サージ吸収素子の面実装のときの半田熔融温度に
於いて、熔融しない高温半田を用いることが望ましい。
図において２６は、気密キャップ２５を基板２１面上に
封着するためのガラスフリット、半田等の封着材料であ
る。更に気密キャップ封着時は、真空排気し、その状態
で或いはアルゴンガス等で一部置換したのち所定の圧力
下において加熱し、ガラスフリット或いは半田を熔融し
封着する。以上の説明によって明らかなように、面実装
可能なサージ吸収素子が可能となる。更にかかる素子が
スクリーン印刷技術等量産性の高い膜形成技術が活用で
きる結果、実装面で有利な面実装型サージ吸収素子が、
高い量産性のもとで得られる事も明らかである。さらに
サージ吸収素子の特性面での以下の効果が確認された、
すなわち第１図に示した従来のサージ吸収素子と比較し
た場合、これら素子は熱抵抗の大きい直径０．５ｍｍ前
後のリード線により放熱されるのに対して、本実施例の
サージ吸収素子では、リード線によらず、幅広の電極端
子２７ａ、２７ ｂによっている、電極の断面積で比較
しても４倍以上となり、熱放散が改善され、更にマイク
ロギャップ部で開始する放電は、電極上を進展し、２２
ａと２２ｂに達する、この時マイクロギャップ２３近傍
の電極２２ａ’、２２ｂ’は高抵抗電極であるため、放
電電流は流れにくくなり、マイクロギャップ部に放電が
集中せず、マイクロギャップに対向する電極の劣化が防
止出来る。これによってサージ吸収素子としての長寿命
化は無論、サージ耐量も従来素子により大幅に改善でき
た。なお図において、高い電気抵抗を有する電極部と２
２ａ’と２２ｂ’は、タングステン・モリブデン等の高
抵抗金属膜をスパッタリング法、電子ビーム蒸着法、Ｃ
ＶＤ法（ケミカルベーパーデポジション法）等で被着形
成低することが望ましく、低い電気抵抗の電極部２２ａ
と２２ｂは、銅、コバール等半田付けの可能な金属或い
は合金を、前記同様スパッタリング法、電子ビーム蒸着
法、ＣＶＤ法（ケミカルベーパーデポジション法）等に
よって形成することが望ましい。この場合パターン化
は、フォトエッチングによって行う。更に斯かる薄膜技
術によらず、厚膜技術によっても可能であり、この場合
は、高い電気抵抗の電極部２２ａ’と２２ｂ’は、抵抗
膜を印刷・焼成による抵抗膜により形成し、低い電気抵
抗の電極部２２ａと２２ｂは、印刷・焼成による導電膜
により形成することも可能であり、かかる場合は印刷に
よりハターン化が可能であり、エッチング処理は不要と
なる。

［実施例２］第３図は、本発明にかかる他の実施例を示
す断面略図であり。本実施例では、基板３１にアルミニ
ウム等導電性基板を用いており、導電性のある材料であ
るため、アルミニウム基板の場合は、基板表面を、Ａｌ
_２Ｏ_３等アルミニウム酸化膜等絶縁膜３８でカバーして
ある。かかる材料を用いた場合、基板自体が高い熱伝導
率を持っているため、サージ吸収素子として動作時、大
電流のサージによって発生する熱の放散が格段に改善さ
れるため、実施例１によって比較してサージ吸収素子と
しての特性の劣化しにくいサージ吸収素子が提供でき
る。なお図において３２ａ、３２ｂは高抵抗電極部であ
り、３３はマイクロギャップであり、３４ａと３４ｂは
低抵抗電極部である、さらに３５は気密キャップ、３６
は気密キャップ３５を気密に接着する接着剤、３７ａ、
３７ｂはコバール等よりなる電極端子である。さらに第
１図に示した従来のサージ吸収素子と比較した場合、こ
れら素子は熱抵抗の大きい直径０．５ｍｍ前後のリード
線により放熱されるのに対して、本実施例のサージ吸収
素子では、熱伝導の優れた基板３１全面からの熱放散と
なり、放熱の改善は顕著となり、前記実施例２にも述べ
たように、ギャップに対向する高い電気抵抗の電極部へ
の放電電流が抑制され事とも相俟って、放電時の熱によ
る劣化が防止でき、サージ吸収素子としての長寿命化は
無論、サージ耐量も大幅に改善できる。

［実施例３］第４図は、本発明にかかる他の実施例を示
す断面略図あり、図において４１は絶縁基板、４２ａ、
４２ａ’、４２ｂ、４２ｂ’は、絶縁基板上に形成され
た一対の電極、４３は一対の電極 ４２ａ、４２ｂ間に
設けられたギャップである。なお図において、４２ａ’
と４２ｂ’は低い電気抵抗の電極部、４２ａ’と４２
ｂ’は高い電気抵抗の電極部である。更に４４は電極と
キャップ材質によって適応されるガラス膜等絶縁性膜、
４５は気密封止用の蓋である。即ち電極は導電性であ
り、半田を封着材として使用したり、金属キャップを使
用すると、一対の電極が、半田とかキャップによって短
絡し、サージ吸収素子として動作しないため、電極を覆
うようにガラス等絶縁性膜を設ける必要がある。実施例
１及び実施例２に比較すると、本実施例は平面の蓋によ
って封止している点が異なっている。平面の蓋によるば
あい、キャップの場合のようなキャップ成型作業が不要
となり高価な金型を必要としないメリットがあるし、平
板なので材料の選定に自由度が大きい。しかし、一対の
電極４２ａ、４２ｂと蓋の間隙を適切にし、形成される
気密空間を確保するため、厚みのある封着材４８が必要
である。封着材の厚付けか封着材適用前に予めガラスフ
リット等封着材より融点の高い材料によるかさ上げをし
ておくことが有効である。

［実施例４］第５図に本発明にかかる他の実施例を示し
た。実施例１から実施例３における電極端子部の形成に
かかり、当該サージ吸収素子はより低価格化を達成した
実施例である。第５図Ａは平面図、第５図Ｂは断面略図
を示した。多面取りのスルーホールを有するセラミック
基板に対して、印刷、焼成技術により、スルーホールを
介して裏面に一対の電極を取り出した構造であり、この
場合特別な電極端子の取り付けは不必要となり、生産工
数の低減によるコストダウン効果は大きい。図において
５１はセラミック基板、５２ａ、５２ａ’、５２ｂ、５
２ｂ’は一対の電極（図ではレーザーカットによるギャ
ップ形成前の状態を示す）であり、５２ａ’と５２ｂ’
は高い電気抵抗の電極部、５２ａと５２ｂは低い電気抵
抗の電極部兼外部接続電極であり、５９ａ、５９ｂは基
板５１の表裏面の電極を接続する導電膜である。

［実施例５］第６Ａ図の断面略図と第６Ｂ図の平面図に
よって、本発明にかかる他の実施例を示す。図におい
て、６１は基板、６２ａ、６２ｂ、６２ａ’、６２
ｂ’、は電極をあり、これら電極は抵抗率の異なる部分
で構成されている。即ち電気抵抗の高い電極部６２
ａ’、６２ｂ’と、電気抵抗の低い６２ａ、６２ｂ電極
部とで構成されている。これによって、ギャップ６３部
で開始された放電が、電極上を拡大し、電極６２ａ、６
２ｂ間まで容易に進展し易くすることが可能であり、放
電が集中することを防ぎ、熱的に傷み易いマイクロギゃ
ップ部電極の寿命を向上させることができる。なお図に
おいて６５はキャップ、６６は封着材、６７ａ、６７ｂ
は一対の電極端子である。電極６２ａ’、６２ｂ’とし
ては、熱安定性の高いタングステン、モリブテン、タン
タル等高融点金属を、電子ビーム蒸着方法、スパッタリ
ング方法、ＣＶＤ（ケミカルベーパーデポジション）方
法によって形成する。数十オングストロームから１００
０Λの厚さが効果的である。更に不純物のドープ量によ
って、抵抗率が変化し、比較的融点も高いＳｉ等半導体
も有効である。電極６２ａ、６２ｂに関しては、金、
銅、ニッケル等が有効であるが、前記タングステン、タ
ンタル、モリブテン等高融点金属膜厚さを厚くして、抵
抗を低くして使用することも有効であり、この場合材料
として１種類となり、設備投資と工程管理の面から有利
となる。

［実施例６］実施例５に於いて、高い電気抵抗の電極部
６２ａ’と６２ｂ’を、印刷・焼成による厚膜抵抗を用
い、低い電気抵抗の電極部６２ａと６２ｂを、印刷・焼
成による厚膜導電膜を用いた実施例によっても同様の効
果が得られた。かかる場合は、電極６２ａと６２ｂ及び
６７ａと６７ｂを同一厚膜導電膜で形成することも可能
であり、これによって工程の簡略化が計れる効果があ
る。

［実施例７］本発明を実現するための電極付基板の形成
方法を具体的に示す。第７Ａ図、第７Ｂ図及び第７Ｃ図
は、実施例を説明する図であり、図において第７Ａ図と
第７Ｂ図は平面図、第７Ｃ図は第７Ａ図のａ−ｂの断面
略図である。基板７１は、セラミック等絶縁基板又はア
ルマイト等絶縁膜を被覆したアルミニウム等導電性基板
である。第７Ａ図に於いては、基板表面に印刷・焼成技
術により厚膜抵抗７２が形成され、続いて第７Ｂに示す
ように、同様の印刷・焼成技術により一対の厚膜導電体
７２ａと７２ｂが形成される。厚膜導電体は、スルーホ
ール７９を通して裏面に通じ、裏面でプリント基板への
実装時の半田付け用の電極となる。第７Ｃ図は、レーザ
ーカッターによって、マイクロギャップ７３の形成を示
し、これによってマイクロギャップに於いて対向する、
高い電気抵抗を有する一対の電極部７２ａ’と７２ｂ’
が形成される。かかる方法によれば、同一基板上での電
極等パターン形成は、基板単位で一度に行われ、基板の
大きさにもよるが、１基板当たり数百個から数千個が処
理可能となり、本発明によれば極めて高い生産性が実現
出来る。

［実施例８］本発明を実現するための電極付基板の形成
方法を他の具体的によって示す。第８Ａ図、第８Ｂ図及
び第８Ｃ図は、実施例を説明する図であり、図において
第８Ａ図と第８Ｂ図は平面図、第８Ｃ図は第７Ａ図のａ
−ｂの断面略図である。基板８１は、セラミック等絶縁
基板又はアルマイト等絶縁膜を被覆したアルミニウム等
導電性基板である。第８Ａ図は、高い電気抵抗の電極部
の形成に係り、図において８１は基板、８２はスパッタ
リング法、電子ビーム蒸着法、ＣＶＤ法等によって形成
された薄膜である。実施例で薄膜は、タングステン、モ
リブテン等高融点・高抵抗の金属の第１層と、銅、ニッ
ケル、コバール等半田付け可能な金属膜の第２層から成
っている。第８Ｂ図では、上記金属膜がエッチングによ
りパターン形成され、本発明に係る一対の電極となる。
図において８２ａとと８２ｂは、低い電気抵抗の電極
部、８２ａ’と８２ｂ’は、高い電気抵抗の電極部出あ
る。８３はマイクロギャップである。第８Ｃ図は、印刷
・焼成によって、スルーホル８９を介して裏面に接続形
成された電極端子部である。実施例７同様、当該実施例
によっても、薄膜形成が基板単位で実施出来るため、極
めて高い生産性を実現することが可能である。なお本実
施例で薄膜形成として、連続的に２層を形成したが、高
融点・高抵抗の薄膜を形成し且つパターンエッチングし
て後、第２の低い電気抵抗の電極部のための金属膜を形
成することも無論可能であり、同様の効果が得られる。

［実施例９］本発明に必要な、高い電気抵抗の電極部形
成に関する、他の実施例を示す。単一の層として形成し
た電極を、電極の平面形状（或いは電極面積）を少なく
することによって、高い電気抵抗の電極部を形成するこ
とが可能である。第９Ａ図と第９Ｂ図は、本発明にかか
る他の実施例を示す平面図であり、第９Ｃ図は、第９Ａ
図ａ−ｂの断面略図である。図において、９１は基板、
９２ａと９２ｂは、一対の電極であり、Ｗ、Ｍｏ等の材
料よりなる数１０ÅΛから１０，０００Å薄膜或いは印
刷・焼成した抵抗体よりなる。本発明では、ギャップ９
３近傍のこれら電極の一部を除去し、電極の平面形状
（或いは断面積）を少なくし、抵抗を高めた構成であ
る。図において、１００及び１００’は、電極の除去部
であり、これにより、電極７２ａ、７２ｂからギャップ
部に至る７２ａ’、７２ｂ’部の抵抗は高くなり、これ
によって放電は、容易に９２ａと９２ｂに進展し、ギャ
ップ部の電極の寿命が延びることとなった。なおギャッ
プ９３形成と除去部１００及び１００’の形成を、フォ
トエッチング方法によって実施した場合、同一工程で一
括して実施できる。また前記実施例のごとくレーザーカ
ッターで、連続工程として実施することも可能である、
しかしこの場合は、除去部外周をレーザーで囲うように
線状に除去すれば、囲われた部分は周囲電極より分離さ
れるので、除去したと同様な効果が得られ、レーザー加
工時間の短縮が可能となる。無論エッチングによって除
去部に相当する部分の周囲のみをエッチング除去するこ
とも可能であり、全く同様の効果が得られる。

［実施例１０］第１０図は、本発明に係る一対の高い電
気抵抗の電極部の他の実施例を示す断面略図であり、図
に於いて１０１は基板、１０２ａ、１０２ａ’、１０２
ｂ、１０２ｂ’は薄膜電極であり、１０３はマイクロギ
ャップである。図において、高い電気抵抗の電極部１０
２ａ’と１０２ｂ’と低い電気抵抗の電極部１０２ａと
１０２ｂは、同一材質からなる薄膜であり、高い電気抵
抗の電極部は、当該部分の薄膜をエッチングにより薄く
して、高抵抗化したものである。かかる構成によっても
本発明の趣旨は達成される。

［発明の効果］本発明のサージ吸収素子は、２本のリー
ド線を有する従来のサージ吸収素子に比較し、リード線
の無い面実装型のサージ吸収素子として、プリント基板
実装時の大幅な生産性向上が可能となったばかりでな
く、大電流のサージが印加時に発生する熱放散の改善更
には、マイクロギャップ部への放電電流集中が防止出
来、これによって、サージ耐量も大幅に改善、更には素
子寿命の改善されたサージ吸収素子を提供することが出
来る。更に変形しやすいリード線の整列、転がり安い円
柱状電極部とキャップ及びガラ管等と、これらの整列し
たり取り扱うには自動化が困難であり、コストダウンの
大きな障害であった。しかし本発明によれば多面取り基
板をもちいて、同時に大量の素子に厚膜或いは薄膜形成
技術によって電極形成が可能となるり、多面取り基板上
での相互の素子の位置関係は正確であるため、キャップ
とか蓋の装着の時部品が簡単な治具によって整列しやす
く、自動化も容易となり、生産性の向上それにもとずく
コストダウンが可能となった。

【図面の簡単な説明】

【第１図】従来技術によるサージ吸収素子の断面略図、
図中１ａ、１ｂは一対の電極、２はマイクロギャップ、
５はガラス管である。

【第２図】本発明にかかるサージ吸収素子の実施例１、
Ａ図は断面略図、Ｂ図は平面図であり、図中２１は基
板、２２ａ、２２ｂは一対の電極、２３はマイクロギャ
ップ、２４はガラス膜、２５はキャップ、２６は封着
材、２７ａ、２７ｂは電極端子である。

【第３図】本発明にかかる他の実施例の断面略図であ
り、図中３１は基板、３２ａ、３２ｂは 一対の電極、
３３はマイクロギャップ、３４はガラス膜、３５はキャ
ップ、３６は封着材、３７ａ３７ｂは電極端子である。

【第４図】本発明にかかる他の実施例の断面略図であ
り、図中４１は基板、４２ａ、４２ｂは一対の電極、４
３はマイクロギャップ、４４はガラス膜、４５は密封用
の蓋、４８は封着材である。

【第５図】本発明にかかる他の実施例、Ａ図は平面図、
Ｂ図は断面略図であり、図中５１は基板、５２ａ、５２
ｂは一対の電極、５９ａ、５９ｂはそれぞれ基板５１の
表裏面の導体を接続する導電膜である。

【第６図】本発明に係る他の実施例、Ａ図は断面略図、
Ｂ図は平面図であり、図中６１は基板６２ａ、６２
ａ’、６２ｂ、６２ｂ’は電極、６７ａ、６７ｂは電極
端子である。

【第７図】本発明に係る電極付基板製作を段階的に説明
のための断面略図であり、７１は基板、７２は印刷・焼
成によった抵抗膜、７３は印刷・焼成によった導電膜で
あり、７９はスルーホール である。

【第８図】本発明に係る電極付基板製作を段階的に説明
のための断面略図であり、８１は基板、８２は高抵抗薄
膜、８３は薄膜導電膜であり、８９はスルーホールであ
る。

【第９図】本発明に係る他の実施例を示す図であり、Ａ
図、Ｂ図は平面図、Ｃ図はＡ図のａ−ｂの断面略図であ
る。図において、９１は基板、９２ａ、９２ａ’、９２
ｂ、９２ｂ’は電極であり、９３はマイクロギャップ、
更に１００、１００’は電極の除去部である。

【第１０図】本発明に係る他の実施例を示す断面略図で
あり、図において、１０１は基板、１０２ａ、１０２
ａ’、１０２ｂ、１０２ｂ’は電極であり、１０３はマ
イクロギャップである。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成８年９月２６日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【第１図】従来技術によるサージ吸収素子の断面略図、
図中１ａ、１ｂは一対の電極、２はマイクロギャップ、
５はガラス管である。

【第２Ａ図】本発明にかかるサージ吸収素子の実施例を
示す断面略図であり、図中２１は基板、２２ａ、２２ｂ
は一対の電極、２３はマイクロギャップ、２５はキャッ
プ、２６は封着剤、２７ａ、２７ｂは電極端子である。

【第２Ｂ図】本発明にかかるサージ吸収素子の実施例を
示す基板の平面略図であり、図中２２ａ、２２ｂは一対
の電極、２３はマイクロギャップ、２５はキャップ、２
７ａ、２７ｂは電極端子である。

【第３図】本発明にかかる他の実施例の断面略図であ
り、図中３１は基板、３２ａ、３２ｂは一対の電極、３
３はマイクロギャップ、３４ａ、３４ｂはガラス膜、３
５はキャップ、３６は封着剤、３７ａ３７ｂは電極端子
である。

【第４図】本発明にかかる他の実施例の断面略図であ
り、図中４１は基板、４２ａ、４２ｂは一対の電極、４
３はマイクロギャップ、４４はガラス膜、４５は密封用
の蓋、４８は封着剤である。

【第５Ａ図】本発明にかかる他の実施例を示す平面略図
であり、図中５１は基板、５２ａ、５２ｂは一対の電
極、５９ａ、５９ｂはそれぞれ基板５１の表裏面の導体
を接続する導電膜である。

【第５Ｂ図】本発明にかかる実施例第５Ａ図のａ−ｂに
沿った断面略図であり、図中５１は基板、５２ａ、５２
ｂは一対の電極、５９ａ、５９ｂはそれぞれ基板５１の
表裏面の導体を接続する導電膜である。

【第６Ａ図】本発明に係る他の実施例を示す断面略図で
あり、図中６１は基板、６２ａ、６２ａ’、６２ｂ、６
２ｂ’は電極、６７ａ、６７ｂは電極端子である。

【第６Ｂ図】本発明に係る他の実施例第６Ａ図の平面略
図であり、６２ａ、６２ａ’、６２ｂ、６２ｂ’は電
極、６７ａ、６７ｂは電極端子である。

【第７Ａ図】本発明に係る電極付基板製作を段階的に説
明のための断面略図であり、第７Ａ図→第７Ｂ図→第７
Ｃ図と段階的に加工が進められる。図中７１は基板、７
２は印刷・焼成によった抵抗膜、７９はスルーホールで
ある。

【第７Ｂ図】本発明に係る電極付基板製作を段階的に説
明のための断面略図であり、第７Ａ図に続く段階であ
る。図中７１は基板、７２は印刷・焼成によった抵抗
膜、７２ａ，７２ｂは印刷・焼成によった導電膜であ
り、７９はスルーホールである。

【第７Ｃ図】本発明に係る電極付基板製作を段階的に説
明のための断面略図であり、第７Ｂ図に続く段階であ
る。図中７１は基板、７２は印刷・焼成によった抵抗
膜、７２ａ，７２ｂは印刷・焼成によった導電膜であ
り、７３はマイクロギャップであり、７２ａ’、７２
ｂ’はギャップにより分離された抵抗膜による一対の電
極である。また７９はスルーホールである。

【第８Ａ図】本発明に係る他の電極付基板製作を段階的
に説明のための断面略図であり、第８Ａ図→第８Ｂ図→
第８Ｃ図と加工が進む。８１は基板、８２は高抵抗薄
膜、８９はスルーホールである。

【第８Ｂ図】本発明に係る他の電極付基板製作を段階的
に説明のための断面略図であり、第８Ａ図に続く段階で
ある。８１は基板、８２ａ’と８２ｂ’は高抵抗薄膜か
らなる一対の電極であり、８３はマイクロギャップ、８
９はスルーホールである。

【第８Ｃ図】本発明に係る他の電極付基板製作を段階的
に説明のための断面略図であり、第８Ｂ図に続く段階で
ある。８１は基板、８２ａ’と８２ｂ’は高抵抗薄膜か
らなる一対の電極でアり、８３はマイクロギャップ、８
７ａと８７ｂはスルーホール８９を貫通して基板の両面
にわたって形成された厚膜導電膜である。

【第９Ａ図】本発明に係る他の実施例を示す平面略図で
あり、図において、９２ａ、９２ａ’、９２ｂ、９２
ｂ’は電極であり、９３はマイクロギャップ、更に１０
０は電極の除去部である。

【第９Ｂ図】本発明に係る他の実施例を示す平面略図で
あり、第９Ａ図とは電極の除去部の形状が異なってい
る。図において、９２ａ、９２ａ’、９２ｂ、９２ｂ’
は電極であり、９３はマイクロギャップ、更に１００’
は電極の除去部である。

【第９Ｃ図】本発明に係る実施例を示し、実施例第９Ａ
図のａ−ｂに沿った断面略図であり、図において、９１
は基板、９２ａ、９２ａ’、９２ｂ、９２ｂ’は電極で
あり、９３はマイクロギャップ、更に１００’は電極の
除去部である。

【第１０図】本発明に係る他の実施例を示す断面略図で
あり、図において、１０１は基板、１０２ａ、１０２
ａ’、１０２ｂ、１０２ｂ’は電極であり、１０３はマ
イクロギャップである。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 基板の同一平面上に、相互に電気的に絶
   縁され、マイクロギャップ或いはギャップを形成するよ
   うに配置され、且つマイクロギャップ或いはギャップ近
   傍に於いて電気抵抗の高い電極部と、外部電極或いは端
   子に通ずる比較的電気抵抗の低い電極部とより成る一対
   の電極と、前記マイクロギャップ或いはギャップ及びギ
   ャップ周辺の電気抵抗の高い電極部と、比較的電気抵抗
   の低い電極部の一部含み、前記基板の前記平面を覆う気
   密キャップ又は蓋と、前記基板の両端面近傍に設けられ
   た一対の電極とを有することを特徴とするマイク ロギ
   ャップ或いはギャップ式サージ吸収素子。