JPH09223124A - Method and device for discrete cosine transformation and inverse discrete cosine transformation by data compressing and expanding device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To speed up discrete cosine transformation(DCT) or inverse DCT by decomposing a two-dimensional rotational operation into a necessary irreducible number of rotational operations for specific discrete angles. SOLUTION: The DCT and inverse DCT are performed by using a two-dimensional rotational operation of an angle θ shown by equation I and input data (x[0], y[0]) as an object of the two-dimensional rotational operation is calculated; and a rotational operation for a discrete angle shown by equation II represented by using previously found δ[i], p[i], and q[i], is performed (n) times and finally obtained output data (x[n], y[n]) is corrected. In the equation I, (x, y) is data before rotation and (x', y') is a logical value after rotation. At this time, irreducible steps needed for the rotational operation for not an arbitrary angle, but the predetermined angle are found on the basis of equations III-V, and each step consists of only a shift, and addition and subtraction. In the equations III-V, E is an allowable error angle and k[i] is a real number.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、データ圧縮伸長装
置における離散余弦変換及び逆離散余弦変換を高速に行
う方法及び装置に関し、特に、２次元回転演算を用いた
改良技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for performing a discrete cosine transform and an inverse discrete cosine transform at high speed in a data compression / decompression device, and more particularly to an improved technique using a two-dimensional rotation operation.

【０００２】[0002]

【従来の技術】近年のＷＳ、ＰＣ等のコンピュータ及び
ＶＬＳＩ等の半導体デバイスの高速化、低価格化と、Ｊ
ＰＥＧ、Ｈ２６１、ＭＰＥＧといったディジタル画像圧
縮伸長処理の標準化に伴い、画像データのディジタル圧
縮伸長処理が身近なものとなってきている。その結果、
ディジタル画像圧縮伸長処理に対する需要が増大し、さ
らなる高圧縮率、高品質を実現する画像圧縮伸長処理技
術が必要となってきた。2. Description of the Related Art In recent years, computers such as WS and PC and semiconductor devices such as VLSI have become faster and cheaper.
With the standardization of digital image compression / expansion processing such as PEG, H261, and MPEG, digital compression / expansion processing of image data has become familiar. as a result,
The demand for digital image compression / expansion processing has increased, and image compression / expansion processing technology that achieves higher compression rates and higher quality has become necessary.

【０００３】近年標準化されたＪＰＥＧ、Ｈ２６１、Ｍ
ＰＥＧといった画像圧縮伸長処理においては、画像デー
タに対して離散余弦変換（Discrete Cosine Transfor
m、以下、「ＤＣＴ」ともいう。）を施し、その結果得
られたＤＣＴ係数を線形量子化し、さらに可変長符号化
することで画像圧縮し、さらにその逆のプロセスを実行
することで画像伸長するＤＣＴ符号化方式が採用されて
いる。Recently standardized JPEG, H261, M
In image compression / decompression processing such as PEG, the Discrete Cosine Transfor
m, hereinafter also referred to as "DCT". ) Is applied, the resulting DCT coefficient is linearly quantized, further variable length coding is performed to compress the image, and the reverse process is executed to decompress the image. .

【０００４】ここで、ＤＣＴは直交変換の一つであり、
その出力であるＤＣＴ係数は、元の画像データに含まれ
る空間周波数の成分に相当する。数７は、１次元Ｎ次の
ＤＣＴ、即ち、Ｎ個の入力データｆ[x]（0≦x≦N-1）に
対するＤＣＴを表す変換式である。Here, DCT is one of orthogonal transforms, and
The output DCT coefficient corresponds to the spatial frequency component included in the original image data. Expression 7 is a conversion expression representing a one-dimensional N-th order DCT, that is, a DCT for N input data f [x] (0 ≦ x ≦ N−1).

【０００５】[0005]

【数７】 ただし、Ｋは定数であり、Ｃ[u]（0≦u≦N-1）は数８を
満たす。(Equation 7) However, K is a constant, and C [u] (0 ≦ u ≦ N−1) satisfies Expression 8.

【０００６】[0006]

【数８】 このようなＤＣＴ符号化方式により圧縮伸長を行なう画
像処理においては、ＤＣＴ及び逆ＤＣＴの高速化が、画
像の高圧縮率、高品質を実現するうえで、極めて重要な
ポイントの１つとなる。ＤＣＴ演算の高速化については
種々の研究がなされているが、高速化を妨げる要因の１
つとして乗算が多いことがあげられる（例えば、W. Che
n他, ''A FastComputational Algorithm for the Discr
ete Cosine Transform,'' IEEE Trans.Commun., COM-2
5, pp.1004-1009, 1977.）。(Equation 8) In the image processing in which compression / expansion is performed by such a DCT encoding method, speeding up of DCT and inverse DCT is one of the extremely important points for realizing a high compression rate and high quality of an image. Although various researches have been done on speeding up the DCT operation, one of the factors that hinder the speeding up is one.
There are many multiplications (for example, W. Che
n et al., `` A Fast Computational Algorithm for the Discr
ete Cosine Transform, '' IEEE Trans.Commun., COM-2
5, pp.1004-1009, 1977.).

【０００７】ところが、ＤＣＴ演算において必要とされ
る多くの乗算のすべて、あるいは、それら乗算のほとん
どが数１で示されるような２次元回転演算を用いて表現
できることが示されている（例えば、A. Ligtenberg他,
''A single chip solutionfor an 8 by 8 twodimensio
nal DCT,'' IEEE Intl. Symp. on Circuits and System
s, ISCAS-87,pp.1128-1131, 1987.、 C. Loeffler他,
''Algorithm-architecture mapping forcustom DSP ch
ips,'' IEEE Intl. Symp. on Circuits and Systems, I
SCAS-88,pp.1953-1956, 1988.）。However, it has been shown that all of the many multiplications required in the DCT operation, or most of the multiplications, can be expressed by using a two-dimensional rotation operation as shown by the equation 1 (for example, A . Ligtenberg et al.,
'' A single chip solutionfor an 8 by 8 twodimensio
nal DCT, '' IEEE Intl. Symp. on Circuits and System
s, ISCAS-87, pp.1128-1131, 1987., C. Loeffler et al.,
'' Algorithm-architecture mapping for custom DSP ch
ips, '' IEEE Intl. Symp. on Circuits and Systems, I
SCAS-88, pp.1953-1956, 1988.).

【０００８】具体的には、例えば、数７においてＫ＝√
２，Ｎ＝８の場合であれば、図６（ａ）に示す計算フロ
ーグラフを得ることができる（例えば、K. R. Rao 他、
「画像符号化技術−ＤＣＴとその国際標準−」、オーム
社、４０３〜４２６ページ）。 この図より、１次元８
次のＤＣＴにおいて必要とされる多くの乗算は、３種類
の角度（−π／１６、−２π／１６、−５π／１６）に
ついての２次元回転演算に置き換えられていることが判
る。なお、図６（ｂ）は、図６（ａ）に用いられている
シンボルの意味を説明する図表である。Specifically, for example, in the equation 7, K = √
In the case of 2, N = 8, the calculation flow graph shown in FIG. 6A can be obtained (eg, KR Rao et al.,
"Image coding technology-DCT and its international standard-", Ohmsha, pp. 403-426). From this figure, one-dimensional 8
It can be seen that many of the multiplications required in the next DCT have been replaced by a two-dimensional rotation operation for three angles (-π / 16, -2π / 16, -5π / 16). Note that FIG. 6B is a chart for explaining the meaning of the symbols used in FIG. 6A.

【０００９】以上のことから、ＤＣＴ演算を高速に行う
には、数１で示される２次元回転演算を高速にすればよ
いことが判る。そこで、従来から２次元回転演算を高速
化する手法が提案されているが、その代表的な２つの手
法は以下の通りである。 （１）第１の従来手法は、数１の２次元回転演算を行う
代わりに、それを変形して得られる数９の２次元回転演
算を行う方法である。From the above, it can be understood that the two-dimensional rotation calculation shown in the equation 1 should be performed at high speed in order to perform the DCT calculation at high speed. Therefore, conventionally, a method for speeding up the two-dimensional rotation calculation has been proposed, but two typical methods are as follows. (1) The first conventional method is a method of performing the two-dimensional rotation operation of the equation 9 obtained by modifying the two-dimensional rotation operation of the equation 1 instead of performing the two-dimensional rotation operation of the equation 1.

【００１０】[0010]

【数９】 これは、数１に示された２次元回転演算では１回の２次
元回転演算につき４回の乗算が必要とされるが、数９に
示された２次元回転演算によれば３回の乗算で済むこと
に着目したものである。実際には、この手法を用いるこ
とで、従来の方式では１次元ＤＣＴの実現に１６回の乗
算を必要としていたものが、１１回の乗算で実現できる
ことが報告されている（Loeffler他, ''Practical fast
1-D DCT algorithms with 11multiplications,'' IEEE
Intl. Conf. on Acoust., Speech, and Signal Proces
s.,ICASSP-89, pp.988-991, 1989.）。[Equation 9] This is because the two-dimensional rotation operation shown in Formula 1 requires four multiplications per one two-dimensional rotation operation, but the two-dimensional rotation calculation shown in Formula 9 requires three multiplications. The focus is on what can be done. In fact, by using this method, it has been reported that the conventional method requires 16 multiplications to realize a one-dimensional DCT, but it can be realized by 11 multiplications (Loeffler et al., ″). Practical fast
1-D DCT algorithms with 11multiplications, '' IEEE
Intl. Conf. On Acoust., Speech, and Signal Proces
s., ICASSP-89, pp.988-991, 1989.).

【００１１】この手法により、例えば、ＪＰＥＧ、Ｈ２
６１、ＭＰＥＧといった画像圧縮伸長で必要とされる８
×８画素データの２次元８次のＤＣＴにおいて従来２５
６回必要とされていた乗算が１７６回に削減される。 （２）第２の従来手法は、ＣＯＲＤＩＣ（COordinate R
otation DIgital Computer）と呼ばれるアルゴリズムを
用いる方法である（例えば、J. E. Volder,''TheCORDIC
trigonometric computing technique,'' IRETrans. El
ectron. Comput., EC-8, pp.330-334, 1959.、J. S. Wa
lther,''A unifiedalgorithm for elementary functio
n,'' AFIPS Conf., 38, pp.379-385, 1971.）。By this method, for example, JPEG, H2
61, 8 required for image compression / decompression such as MPEG
In the two-dimensional 8th-order DCT of × 8 pixel data, the conventional 25
The multiplications required 6 times are reduced to 176. (2) The second conventional method is CORDIC (COordinate R
otation DIgital Computer) algorithm is used (eg JE Volder, '' The CORDIC
trigonometric computing technique, '' IRETrans. El
ectron.Comput., EC-8, pp.330-334, 1959., JS Wa
lther, `` A unified algorithm for elementary functio
n, '' AFIPS Conf., 38, pp.379-385, 1971.).

【００１２】この方法では、数１０、数１１及び数１２
に示される漸化式の演算を、数１２で示されるｚ[i]が
０に収束していくようにδ[i]を決定しながら、繰り返
し実行する。In this method, equations 10, 11 and 12 are used.
The calculation of the recurrence formula shown in is repeatedly executed while determining δ [i] so that z [i] shown in Formula 12 converges to 0.

【００１３】[0013]

【数１０】 (Equation 10)

【００１４】[0014]

【数１１】 [Equation 11]

【００１５】[0015]

【数１２】 但し、ｉは整数、δ[i] = ±1であり、ｘ[0]、ｙ[0]及
びｚ[0]は数１３を満たし、θ[i]は数１４を満たすもの
とする。(Equation 12) However, i is an integer, δ [i] = ± 1, x [0], y [0], and z [0] satisfy Expression 13, and θ [i] satisfies Expression 14.

【００１６】[0016]

【数１３】 (Equation 13)

【００１７】[0017]

【数１４】 すると、数１０及び数１１によって得られる（ｘ[n]、
ｙ[n]）に数１５で示される補正値Ｃ[n]を乗じた値は、
求める理論値（ｘ’、ｙ’）に収束していくというもの
である。[Equation 14] Then, we obtain (x [n],
The value obtained by multiplying y [n]) by the correction value C [n] shown in Equation 15 is
It is to converge to the theoretical value (x ', y') to be obtained.

【００１８】[0018]

【数１５】 即ち、大きなｎに対して、数１６が成り立つ。(Equation 15) That is, the formula 16 holds for a large n.

【００１９】[0019]

【数１６】 この手法は、回転しようとする任意の角度（θ）を２の
べき乗と関連する所定の離散角度の和又は差に分解する
（例えば、θ＝θ1−θ2＋θ3・・・）ことにより、複
雑な２次元回転演算を単純な２進数の演算（桁シフトと
加減算）の繰り返しに置き換えるものである。(Equation 16) This method decomposes an arbitrary angle (θ) to be rotated into a sum or difference of predetermined discrete angles associated with a power of 2 (for example, θ = θ1−θ2 + θ3 ...) The dimensional rotation calculation is replaced by the repetition of simple binary number calculation (digit shift and addition / subtraction).

【００２０】図７は、ＣＯＲＤＩＣ手法による２次元回
転演算をハードウェアで実現した場合の構成を示すブロ
ック図である。この従来装置は、大きく分けて、離散角
度回転演算部７１０と制御部７２０からなり、図示され
ていないクロックに同期して動作する。即ち、セレクタ
７１１、７１２は、最初のクロックにおいては入力デー
タｘ[0]、ｙ[0]を、次のクロックからは加減算器７１
７、７１８の出力データを次のレジスタ７１３、７１２
に送る。FIG. 7 is a block diagram showing the configuration when the two-dimensional rotation calculation by the CORDIC method is realized by hardware. This conventional device is roughly divided into a discrete angle rotation calculation unit 710 and a control unit 720, and operates in synchronization with a clock (not shown). That is, the selectors 711 and 712 have the input data x [0] and y [0] at the first clock and the adder / subtractor 71 from the next clock.
The output data of 7, 718 is transferred to the next register 713, 712.
Send to

【００２１】レジスタ７１３、７１４から直接に、及び
シフタ７１５、７１６を経て送られてきた２組のデータ
は、それぞれ加減算器７１７、７１８で演算される。加
減算器７１７は数１０の演算に対応し、加減算器７１８
は数１１の演算に対応する。制御部７２０は、ＬＵＴ
（ルックアップテーブル）７２１、Ｚ算出部７２２及び
判定部７２３からなり、ＬＵＴ７２１は予め数１４を満
たす多くの角度θ[i]を記憶しているＲＯＭであり、Ｚ
算出部は数１２のｚ[i]を算出する演算器であり、判定
部７２３は数１２のδ[i]が１であるべきか−１である
べきかを判定する比較器である。The two sets of data sent directly from the registers 713 and 714 and via the shifters 715 and 716 are calculated by adder / subtractors 717 and 718, respectively. The adder / subtractor 717 corresponds to the operation of the equation 10, and the adder / subtractor 718
Corresponds to the operation of Eq. The control unit 720 uses the LUT
(LUT) 721, Z calculation unit 722, and determination unit 723. The LUT 721 is a ROM that stores a large number of angles θ [i] that satisfy Expression 14 in advance.
The calculation unit is a calculator that calculates z [i] of the equation 12, and the determination unit 723 is a comparator that determines whether δ [i] of the equation 12 should be 1 or −1.

【００２２】加減算器７１７、７１８の演算機能（加算
又は減算）は、制御部からの指示によってクロックごと
に動的に決定される。これによって、１クロックごと
に、数１０、数１１及び数１２の演算が１回ずつ実行さ
れることになる。なお、演算の繰り返し回数を入力デー
タの語長に等しくしておくことで適度な演算精度が確保
されることが、ＣＯＲＤＩＣ手法において明らかにされ
ている（例えば、G. L. Haviland他,''A CORDICArithme
tic Processor Chip,'' IEEE Trans. Comput., C-29, p
p.68-78, 1980.）。例えば、１６ビットの演算語長を有
する入力データに対して２次元回転演算を実行する場合
には、数１０、数１１及び数１２をそれぞれ１６回繰り
返せばよい。The arithmetic functions (addition or subtraction) of the adder / subtractors 717 and 718 are dynamically determined for each clock according to an instruction from the control unit. As a result, the arithmetic operations of Mathematical Expression 10, Mathematical Expression 11 and Mathematical Expression 12 are executed once for each clock. In addition, it has been clarified in the CORDIC method that a proper calculation accuracy is ensured by keeping the number of times of calculation repetition equal to the word length of the input data (eg, GL Haviland et al., `` A CORDICArithme '').
tic Processor Chip, '' IEEE Trans. Comput., C-29, p
p.68-78, 1980.). For example, when the two-dimensional rotation calculation is performed on the input data having the calculation word length of 16 bits, it is sufficient to repeat each of Expression 10, Expression 11 and Expression 12 16 times.

【００２３】以下の表１は、１６ビット固定小数点の入
力データ（ｘ，ｙ）=（５０，５０）を、ＣＯＲＤＩＣ
手法を用いて、θ=−π／１６として２次元回転演算し
た場合の演算過程を示す。Table 1 below shows 16-bit fixed point input data (x, y) = (50, 50) as CORDIC.
A calculation process in the case of performing a two-dimensional rotation calculation with θ = −π / 16 using the method is shown.

【００２４】[0024]

【表１】 なお、表１に示された数値は、１６ビットデータを小数
点の位置が下位から８ビット目とする固定小数点データ
として表現したものである。この表から判るように、最
下段に示された（ｘ[16]，ｙ[16]）に定数Ｃ[16]（=0.6
072529…）を乗じた値（58.787303，39.286418）は、求
めるべき理論値（58.793780，39.284748）によく一致し
ていることが判る。[Table 1] The numerical values shown in Table 1 represent 16-bit data as fixed-point data with the position of the decimal point being the 8th bit from the lower order. As can be seen from this table, the constant C [16] (= 0.6) is added to (x [16], y [16]) shown at the bottom.
It is found that the values (58.787303, 39.286418) multiplied by 072529 ...) are in good agreement with the theoretical values (58.793780, 39.284748) to be obtained.

【００２５】[0025]

【発明が解決しようとする課題】しかしながら、上記の
従来手法による２次元回転演算を用いたＤＣＴ及び逆Ｄ
ＣＴは、一定量の演算回数を削減したものの、今日の大
容量化した画像データをリアルタイムで圧縮伸長する技
術としては十分に高速なものとは言えないという問題点
がある。また、これらの演算をハードウェアで実現した
場合には回路が大規模化するという問題点がある。However, the DCT and the inverse D using the two-dimensional rotation calculation according to the above conventional method.
Although CT has reduced the number of calculations for a certain amount, it cannot be said to be sufficiently fast as a technology for compressing and expanding real-time large-capacity image data in real time. Further, when these operations are realized by hardware, there is a problem that the circuit becomes large in scale.

【００２６】即ち、上記第１の従来手法では、２次元回
転演算で必要とされていた４回の乗算を３回の乗算に削
減にした過ぎず、依然として乗算という複雑な演算が必
要とされるために、この手法によって削減された時間で
は十分とは言えない。一方、上記第２の従来手法では、
演算精度を確保するには入力データの語長に等しい回数
のシフトや加減算を実行しなければならないために、扱
うデータの語長が長い場合には、非常に多くの回数のシ
フト及び加減算が必要とされ、１回の２次元回転演算に
要する時間が長くなってしまう。That is, in the first conventional method, the number of multiplications required for the two-dimensional rotation operation, that is, four times, is reduced to only three times, and a complicated operation called multiplication is still required. Therefore, the time saved by this method is not enough. On the other hand, in the second conventional method,
In order to secure the calculation accuracy, the number of shifts and additions / subtractions that are equal to the word length of the input data must be executed. Therefore, when the word length of the data to be handled is long, a large number of shifts and additions / subtractions are required. Therefore, the time required for one two-dimensional rotation calculation becomes long.

【００２７】また、図７に示されるように、第２の従来
手法をハードウェアで実現した場合においては、ルック
アップテーブルや比較器等が必要とされるので、これら
の回路を実現するのに多くのゲート数が費やされ、ＤＣ
ＴのＬＳＩ化が困難となる。さらに、画像圧縮伸長にお
いては２次元画像データを８×８個の画素ブロックに分
割し各ブロックについてＤＣＴ／逆ＤＣＴを順次繰り返
すが、このようなハードウェア構成では、１６ビットの
データを扱うのであれば１６クロックによって１組の入
力データに対する２次元回転演算が終了するので、例え
ば、４８組の入力データに対して２次元回転演算を繰り
返す場合には７６８クロックという多くの時間が必要と
されてしまう。Further, as shown in FIG. 7, when the second conventional method is realized by hardware, a look-up table, a comparator, etc. are required, so that these circuits can be realized. Many gates are spent and DC
It becomes difficult to make T into an LSI. Further, in image compression / decompression, two-dimensional image data is divided into 8 × 8 pixel blocks and DCT / inverse DCT is sequentially repeated for each block. With such a hardware configuration, 16-bit data can be handled. For example, since two-dimensional rotation calculation for one set of input data is completed by 16 clocks, for example, when repeating two-dimensional rotation calculation for 48 sets of input data, a large time of 768 clocks is required. .

【００２８】一方、この第２の従来手法をソフトウェア
で実現した場合においては、数１２の演算結果が出力さ
れてからでないと数１０及び数１１の演算の種類（加算
又は減算）を決定することができない、即ち、１回の演
算毎に条件判断が必要とされるため、このソフトウェア
を実行するＣＰＵ等が有するパイプラインの機能が十分
に活かされない。その結果、高速化が妨げられるという
問題点を有している。On the other hand, when the second conventional method is realized by software, it is necessary to determine the type of operation (addition or subtraction) of the equations 10 and 11 until the operation result of the equation 12 is output. That is, since it is necessary to judge the condition for each operation, the pipeline function of the CPU or the like that executes this software cannot be fully utilized. As a result, there is a problem that speeding up is hindered.

【００２９】そこで、本発明はかかる問題点に鑑みてな
されたものであり、従来の２次元回転演算で必要とされ
る乗算をシフトと加減算のみで行うと共に、ＣＯＲＤＩ
Ｃ手法で必要とされる演算回数よりも少ない回数のシフ
トと加減算で２次元回転演算を行うことができる高速な
離散余弦変換及び逆離散余弦変換方法及び装置を提供す
ることを第１の目的とする。Therefore, the present invention has been made in view of the above problems, and the multiplication required in the conventional two-dimensional rotation operation is performed only by shift and addition / subtraction, and CORDI is used.
A first object of the present invention is to provide a high-speed discrete cosine transform and inverse discrete cosine transform method and apparatus capable of performing a two-dimensional rotation calculation with a smaller number of shifts and additions / subtractions than the C technique requires. To do.

【００３０】また、本発明の第２の目的は、従来のＣＯ
ＲＤＩＣ手法をハードウェアで実現する際に必要とされ
たルックアップテーブルや比較器等が必要とされない、
即ち小規模な回路で構成することができる離散余弦変換
及び逆離散余弦変換装置を提供することである。また、
本発明の第３の目的は、連続する入力データに対して定
角度の２次元回転演算を繰り返す場合においては、１組
の入力データに対する２次元回転演算につき必要とされ
るクロック数がＣＯＲＤＩＣ手法の場合よりも少なくて
済む高速な離散余弦変換及び逆離散余弦変換装置を提供
することである。A second object of the present invention is to reduce the CO
Look-up tables and comparators, etc., required when implementing the RDIC method in hardware are not required,
That is, it is to provide a discrete cosine transform and an inverse discrete cosine transform device that can be configured with a small-scale circuit. Also,
A third object of the present invention is that when the constant angle two-dimensional rotation calculation is repeated for continuous input data, the number of clocks required for the two-dimensional rotation calculation for one set of input data is the CORDIC method. (EN) It is an object to provide a high-speed discrete cosine transform and inverse discrete cosine transform device that requires less than the case.

【００３１】[0031]

【課題を解決するための手段】この課題を解決するため
に本発明は、ＤＣＴ／逆ＤＣＴを所定角度（θ）の２次
元回転演算を用いて行う方法であって、２次元回転演算
を行う対象となる入力データ（ｘ[0]，ｙ[0]）を算出す
るステップと、その入力データ（ｘ[0]，ｙ[0]）に対し
て、予め求められたδ[i]、ｐ[i]及びｑ[i]を用いて表
される数５に示される離散角度の回転演算をｎ回実行す
るステップと、そのステップにより最終的に得られた出
力データ（ｘ[n]，ｙ[n]）の補正を行うステップとから
なることを特徴とする。In order to solve this problem, the present invention is a method for performing DCT / inverse DCT by using a two-dimensional rotation operation of a predetermined angle (θ), which is a two-dimensional rotation operation. A step of calculating the target input data (x [0], y [0]), and δ [i], p obtained in advance for the input data (x [0], y [0]) The step of executing the rotation operation of the discrete angle shown in Expression 5 represented by using [i] and q [i] n times, and the output data (x [n], y finally obtained by the step [n]) is corrected.

【００３２】この方法によれば、任意の角度ではなく、
予め定められた角度の回転演算を実行するのに必要な最
低限のステップが数２〜数４に基づいて予め求められて
おり、又それらのステップはシフトと加減算のみで構成
されるため、従来手法で必要とされた乗算の回数が減少
しかつ必要な処理ステップ数も減少する。また、この方
法による２次元回転演算を離散角度の回転演算を順次行
うパイプラインの構成とすることにより、従来のＣＯＲ
ＤＩＣ手法で必要とされたルックアップテーブルや比較
器等が不要になると共に少ない回路規模で高速かつコン
パクトなＤＣＴ／逆ＤＣＴ装置が実現される。According to this method, instead of an arbitrary angle,
The minimum steps required to execute the rotation calculation of a predetermined angle are obtained in advance based on Equations 2 to 4, and since those steps are composed only of shift and addition / subtraction, The number of multiplications required by the method is reduced and the number of processing steps required is also reduced. In addition, the two-dimensional rotation calculation by this method is configured as a pipeline that sequentially performs the rotation calculation of the discrete angle, so that the conventional COR can be obtained.
A lookup table, a comparator, and the like, which are required in the DIC method, are unnecessary, and a high-speed and compact DCT / inverse DCT device can be realized with a small circuit scale.

【００３３】[0033]

【発明の実施の形態】１次元Ｎ次のＤＣＴ装置の場合で
あれば、以下の順に従って、その構成（処理ステップ）
を決定すればよい。 （１）上述のLoefflerらの理論により、１次元Ｎ次のＤ
ＣＴに必要な２次元回転演算の種類（角度）を特定し、
さらに、特定した各演算を実現する構成を以下の順に決
定する。 （２）特定した角度ごとに、数２、数３及び数４を満た
すｎ個のδ（δ[0]からδ[n-1]）、ｐ（ｐ[0]からｐ[n-
1]）及びｑ（ｑ[0]からｑ[n-1]）を決定する。BEST MODE FOR CARRYING OUT THE INVENTION In the case of a one-dimensional N-th order DCT device, its configuration (processing steps) is performed in the following order.
Should be determined. (1) One-dimensional Nth-order D
Specify the type of 2D rotation calculation (angle) required for CT,
Furthermore, the configuration that implements each specified calculation is determined in the following order. (2) For each specified angle, n δs (δ [0] to δ [n-1]) and p (p [0] to p [n-
1]) and q (q [0] to q [n-1]).

【００３４】この決定に際しては、より小さいｎの値に
おいてδ[i]、ｐ[i]及びｑ[i]が数２、数３、数４を満
たすこと、また、ｐ[i+1]−p[i]≠１、ｑ[i+1]−ｑ[i]
≠１を満たすことが好ましい。 （３）決定されたｎ、δ[i]、ｐ[i]及びｑ[i]に基づ
き、数５の演算を繰り返すパイプラインの構成を決定す
る。In this determination, δ [i], p [i] and q [i] satisfy the equations 2, 3 and 4 at a smaller value of n, and p [i + 1]- p [i] ≠ 1, q [i + 1] −q [i]
It is preferable that ≠ 1 is satisfied. (3) Based on the determined n, δ [i], p [i], and q [i], the configuration of the pipeline that repeats the operation of Equation 5 is determined.

【００３５】即ち、パイプラインは、ｉ＝１〜ｎ−１の
それぞれに対応する数５の演算を実行するｎ個のステー
ジからなる。各ステージは、数５の演算を１回実行する
ものであるので、ｘ[i]及びｙ[i]を格納する２個のレジ
スタとδ[i]の値によって決まる２個の加算器又は減算
器から構成することができる。ｐ[i]及びｑ[i]による２
のべき乗の演算（シフトダウン）は、レジスタと加算器
又は減算器との配線の工夫（対応する桁をずらして接続
する）により実現すればよい。That is, the pipeline is composed of n stages for executing the operation of the equation 5 corresponding to each of i = 1 to n-1. Since each stage executes the operation of the equation 5 once, two registers for storing x [i] and y [i] and two adders or subtractors determined by the value of δ [i] are used. It can be configured from a vessel. 2 by p [i] and q [i]
The exponentiation operation (shift down) may be realized by devising the wiring between the register and the adder or subtractor (shifting the corresponding digits and connecting them).

【００３６】以上のようにして決定された構成を備える
ＤＣＴ装置は、Ｎ個の入力画素データに対して高速にＤ
ＣＴを実行する。The DCT device having the configuration determined as described above is capable of performing high-speed D conversion on N input pixel data.
Perform CT.

【００３７】[0037]

【実施例】以下、本発明に係るＤＣＴ装置について図面
を用いて詳細に説明する。 （第１実施例）第１実施例は、１次元８次のＤＣＴを高
速に行うＤＣＴ装置に関するものである。 （全体の構成及び機能）図１は、本装置の構成を示すブ
ロック図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS A DCT device according to the present invention will be described in detail below with reference to the drawings. (First Embodiment) The first embodiment relates to a DCT device for performing a one-dimensional eight-order DCT at high speed. (Overall Structure and Function) FIG. 1 is a block diagram showing the structure of the present apparatus.

【００３８】本装置は、前置処理部１０１、３個の回転
演算部１０２〜１０４及び６個の補正部１０５〜１１０
からなる。ｆ[0]〜ｆ[7]は本装置への入力画素データ、
Ｆ[0]〜Ｆ[7]は本装置の出力であるＤＣＴ係数を示す。
図２は、本装置が行う演算内容を示す計算フローグラフ
であり、従来手法における図６に示された計算フローグ
ラフに対応する。This apparatus comprises a preprocessing unit 101, three rotation calculation units 102 to 104, and six correction units 105 to 110.
Consists of f [0] to f [7] are input pixel data to the device,
F [0] to F [7] represent DCT coefficients which are the outputs of this device.
FIG. 2 is a calculation flow graph showing the contents of calculation performed by this device, and corresponds to the calculation flow graph shown in FIG. 6 in the conventional method.

【００３９】前置処理部１０１は、加算器、減算器、セ
レクタ及びレジスタ等からなり、図２に示された加減算
２０１を行う。この前置処理部１０１での演算内容は、
図７及び図２から判るように従来手法の場合と同様であ
り、具体的には、８個の入力画素データｆ[0]〜ｆ[7]か
ら、単純な加減算等の演算によって、ＤＣＴ係数Ｆ[0]
及びF[4]を算出したり、各回転演算部１０２〜１０４へ
の入力データを算出したりする。The preprocessing unit 101 is composed of an adder, a subtractor, a selector, a register, etc., and performs the addition / subtraction 201 shown in FIG. The content of the calculation in the pre-processing unit 101 is
As can be seen from FIG. 7 and FIG. 2, it is similar to the case of the conventional method. Specifically, the DCT coefficient is calculated from eight input pixel data f [0] to f [7] by a simple addition / subtraction operation. F [0]
And F [4], and the input data to each of the rotation calculation units 102 to 104.

【００４０】第１回転演算部１０２、第２回転演算部１
０３及び第３回転演算部１０４は、それぞれ、−２π／
１６、−π／１６、−５π／１６という固定角度の２次
元回転演算を行うものであり、図２に示されたＲ'（−
２π／１６）、Ｒ'（−π／１６）、Ｒ'（−５π／１
６）に相当する。なお、これら３種類の回転演算部１０
２〜１０４の詳細な構成及び動作については後述する。First rotation calculation unit 102, second rotation calculation unit 1
03 and the third rotation calculation unit 104 are respectively −2π /
Two-dimensional rotation calculation is performed at fixed angles of 16, −π / 16, −5π / 16, and R ′ (−
2π / 16), R '(-π / 16), R' (-5π / 1
It corresponds to 6). In addition, these three types of rotation calculation units 10
Detailed configurations and operations of 2 to 104 will be described later.

【００４１】６個の補正部１０５〜１１０は、乗算器等
からなり、それぞれ、図２に示された乗算２０５〜２１
０を行う。これら６種類の補正部１０５〜１１０での演
算内容は、図７及び図２から判るように従来手法の場合
と乗数が異なるだけである。なお、図２に示されたｋ
2、ｋ1、ｋ5は、すべて定数であり、以下の値である。 ｋ2＝0.892658、 ｋ1＝0.968133、 ｋ5＝0.684574 これらの意義については後述する。 （回転演算部の構成・動作）以上のように構成された本
装置において、従来手法による装置と大きく異なる構成
部、即ち、３種の回転演算部１０２〜１０４の詳細な構
成及び動作について説明する。なお、これら各回転演算
部１０２〜１０４は、同種類の回路で構成されるので、
ここでは第２回転演算部１０３、即ち、−π／１６の角
度の回転演算を高速に行う演算部について説明する。The six correction units 105 to 110 are composed of multipliers and the like, and the multiplication units 205 to 21 shown in FIG. 2 respectively.
Perform 0. As can be seen from FIGS. 7 and 2, the contents of calculation in these six types of correction units 105 to 110 are only different from those in the conventional method. Note that k shown in FIG.
2, k1 and k5 are all constants and have the following values. k2 = 0.892658, k1 = 0.968133, k5 = 0.684574 These meanings will be described later. (Structure / Operation of Rotation Computation Unit) In the present device configured as described above, the configuration and operation of the three types of rotation computation units 102 to 104, which are largely different from those of the conventional method, will be described. . Since each of these rotation calculation units 102 to 104 is composed of the same type of circuit,
Here, the second rotation calculation unit 103, that is, the calculation unit that performs rotation calculation of the angle of −π / 16 at high speed will be described.

【００４２】図３は、第２回転演算部１０３の構成を示
す回路図である。第２回転演算部１０３は、大きく分け
て、５段の離散角度回転演算部３４０〜３４４と出力バ
ッファ３４５からなり、上段の離散角度回転演算部の結
果が図示されていないクロックによって次段に伝搬され
るパイプラインの構成となっている。FIG. 3 is a circuit diagram showing the configuration of the second rotation calculation section 103. The second rotation calculation unit 103 is roughly divided into five stages of discrete angle rotation calculation units 340 to 344 and an output buffer 345. The result of the upper discrete angle rotation calculation unit is propagated to the next stage by a clock (not shown). It has a pipeline structure.

【００４３】各段の離散角度回転演算部は、２個の１６
ビットレジスタＲＥＧx[i]、ＲＥＧy[i]と、加算器ＡＤ
Ｄx[i]（又はＡＤＤy[i]）と、減算器ＳＵＢy[i]（又は
ＳＵＢx[i]）とからなり、出力バッファ３４５は、２個
の１６ビットレジスタＲＥＧx[5]、ＲＥＧy[5]からな
る。なお、図中の配線は、基本的には１６本のバスであ
り対応する桁どうしが接続されるが、配線の横に数値が
示されている場合は、その配線は、その数値の符号に対
応する方向に、その数値の桁だけずらして接続される。
例えば、レジスタＲＥＧx[0]と減算器ＳＵＢy[0]とを接
続する配線の横には”−２”が記されているが、これ
は、レジスタＲＥＧx[0]の出力データが２ビットだけシ
フトダウンされて減算器ＳＵＢy[0]に入力されるように
接続されることを意味する。The discrete angle rotation calculation section in each stage is composed of two 16
Bit registers REGx [i] and REGy [i] and adder AD
Dx [i] (or ADDy [i]) and subtractor SUBy [i] (or SUBx [i]), and the output buffer 345 has two 16-bit registers REGx [5] and REGy [5]. Consists of. The wiring in the figure is basically 16 buses and corresponding digits are connected to each other. However, if a numerical value is shown next to the wiring, the wiring is indicated by the sign of the numerical value. It is connected by shifting the digit of the numerical value in the corresponding direction.
For example, "-2" is written next to the wiring connecting the register REGx [0] and the subtractor SUBy [0], but this is because the output data of the register REGx [0] is shifted by 2 bits. It is connected so that it is brought down and input to the subtractor SUBy [0].

【００４４】次に、以上のように構成された第２回転演
算部１０３によって、１６ビットの演算精度を確保しつ
つ、−π／１６の角度の２次元回転演算が行われること
を説明する。先ず、第１番目のクロックにより、前置処
理部１０１から出力された２個の入力データｘ[0]、ｙ
[0]がレジスタＲＥＧx[0]、ＲＥＧy[0]に格納される。Next, it will be described that the second rotation operation unit 103 configured as described above performs a two-dimensional rotation operation at an angle of -π / 16 while ensuring 16-bit operation accuracy. First, two input data x [0], y output from the preprocessing unit 101 by the first clock.
[0] is stored in the registers REGx [0] and REGy [0].

【００４５】次に、第２番目のクロックにより、加算器
ＡＤＤx[0]及び減算器ＳＵＢy[0]において以下の演算が
行われ、その結果がレジスタＲＥＧx[1]及びＲＥＧy[1]
に格納される。 ＲＥＧx[1]＝ＲＥＧx[0]＋２^ー2・ＲＥＧy[0] ＲＥＧy[1]＝ＲＥＧy[0]−２^ー2・ＲＥＧx[0] 同様して、第３番目のクロックにより、減算器ＳＵＢx
[1]及び加算器ＡＤＤy[1]において以下の演算が行わ
れ、その結果がレジスタＲＥＧx[2]及びＲＥＧy[2]に格
納される。Next, by the second clock, the following operation is performed in the adder ADDx [0] and the subtractor SUBy [0], and the result is registered in the registers REGx [1] and REGy [1].
Stored in. REGx [1] = REGx [0 ] +2 over 2 · REGy [0] REGy [ 1] = REGy [0] -2 over 2 · REGx [0] Similarly to, the third clock, the subtracter SUBx
The following operation is performed in [1] and the adder ADDy [1], and the result is stored in the registers REGx [2] and REGy [2].

【００４６】 ＲＥＧx[2]＝ＲＥＧx[1]−２^ー4・ＲＥＧy[1] ＲＥＧy[2]＝ＲＥＧy[1]＋２^ー4・ＲＥＧx[1] 以下、同様にして、第６番目のクロックが経過した時点
において、この第２回転演算部１０３による最終結果Ｒ
ＥＧx[5]、ＲＥＧy[5]がレジスタＲＥＧx[5]、ＲＥＧy
[5]に格納される。[0046] REGx [2] = REGx [1 ] -2 ^over 4 · REGy [1] REGy [ 2] = REGy [1] +2 ^over 4 · REGx [1] In the same manner, the sixth clock At the time when the time elapses, the final result R by the second rotation calculation unit 103
EGx [5] and REGy [5] are registers REGx [5] and REGy
Stored in [5].

【００４７】以下の表２及び表３は、入力データ（ｘ
[0]、ｙ[0]）として（５０，５０）が与えられた場合に
おける、レジスタＲＥＧx[0]〜ＲＥＧx[5]及びＲＥＧy
[0]〜ＲＥＧx[5]に保持される値（１６進表示による）
のクロック毎の変化を示す。Tables 2 and 3 below show the input data (x
Registers REGx [0] to REGx [5] and REGy when (50, 50) is given as [0], y [0])
Value held in [0] to REGx [5] (in hexadecimal notation)
Shows the change for each clock.

【００４８】[0048]

【表２】 [Table 2]

【００４９】[0049]

【表３】 なお、表中の”−”は、この入力データ（５０，５０）
とは異なる他の入力データについての値が保持されてい
ることを示している。また、表２の実数表示欄は、左欄
に表示された１６ビットデータを、小数点の位置を下位
から８ビット目とする１６ビット固定小数点データとし
て表現した値（１０進表示による）を示している。[Table 3] In addition, "-" in the table indicates this input data (50, 50)
It indicates that the values for other input data different from are held. Also, the real number display column of Table 2 shows the value (in decimal notation) in which the 16-bit data displayed in the left column is expressed as 16-bit fixed point data with the decimal point position being the 8th bit from the lower order. There is.

【００５０】この第２回転演算部１０３において最終的
に得られた結果（ＲＥＧx[5]，ＲＥＧy[5]）はそれぞれ
第３補正部１０７及び第４補正部１０８に送られて√２
・ｋ1倍されるが、（ＲＥＧx[5]，ＲＥＧy[5]）にｋ1を
乗じた値は、求めるべき理論値（ｘ'，ｙ'）に近似した
値となる。これらの値と従来のＣＯＲＤＩＣ手法による
値Ｃ・（ｘ[5]，ｙ[5]）とを比較すると以下の通りであ
る。The results (REGx [5], REGy [5]) finally obtained in the second rotation calculation unit 103 are sent to the third correction unit 107 and the fourth correction unit 108, respectively, and √2.
The value is multiplied by k1, but the value obtained by multiplying (REGx [5], REGy [5]) by k1 is a value close to the theoretical value (x ', y') to be obtained. A comparison between these values and the value C · (x [5], y [5]) obtained by the conventional CORDIC method is as follows.

【００５１】 （ｘ'，ｙ'） ＝（58.793780，39.284748） ｋ1・（ＲＥＧｘ[5]，ＲＥＧｙ[5]） ＝（58.791401，39.288812） Ｃ（ｘ[16]，ｙ[16]） ＝（58.787303，39.286418） この比較から判るように、本装置により得られたデータ
は、ＣＯＲＤＩＣ手法によるデータよりも理論値に近
い。即ち、本装置は、わずか５回の演算しか実行してい
ないにも拘らず、１６回の演算を行うＣＯＲＤＩＣ手法
による場合よりも精度の高い２次元回転演算を実行した
ことになる。(X ′, y ′) = (58.793780, 39.284748) k1 · (REGx [5], REGy [5]) = (58.791401, 39.288812) C (x [16], y [16]) = (58.787303) , 39.286418) As can be seen from this comparison, the data obtained by this device is closer to the theoretical value than the data obtained by the CORDIC method. That is, the present apparatus executes the two-dimensional rotation calculation with higher accuracy than the case of the CORDIC method that performs the calculation 16 times even though the calculation is performed only 5 times.

【００５２】また、この第２回転演算部１０３の構成か
ら明らかなように、図７に示されたＣＯＲＤＩＣ手法で
必要とされたＬＵＴ７２１、ｚ算出部７２２及び判定部
７２３に相当する構成要素が不要となっている。さら
に、上記例においては、６個のクロックにより、１組の
入力データに対する２次元回転演算が終了したが、多数
組の入力データが次々に連続して与えられる実際の画像
圧縮伸長処理の場合においては、パイプラインの効果に
より、１組の入力データの２次元回転演算に必要とされ
るクロック数は、１に近づく。この点、１組の入力デー
タの回転演算につき常に１６個のクロックが必要とされ
る従来の装置と大きく異なる。Further, as is apparent from the configuration of the second rotation calculation unit 103, the components corresponding to the LUT 721, the z calculation unit 722 and the determination unit 723 required in the CORDIC method shown in FIG. 7 are unnecessary. Has become. Further, in the above example, the two-dimensional rotation calculation for one set of input data is completed by six clocks, but in the case of the actual image compression / decompression process in which a large number of sets of input data are successively given one after another. Due to the effect of the pipeline, the number of clocks required for the two-dimensional rotation operation of one set of input data approaches one. In this respect, it is significantly different from the conventional device in which 16 clocks are always required for the rotation calculation of one set of input data.

【００５３】もっとも、ＣＯＲＤＩＣ手法をハードウェ
アで実現する他の方法として、図７における制御部７２
０をなくし、離散角度回転演算部７１０を１６段にして
直列にパイプラインとして接続する構成とすることも考
えられる。しかし、このような構成であっても、その演
算速度と回路のコンパクトさの点において、１個のシフ
タをも必要とせず、かつ、５段の加減算回路のみで高精
度の２次元回転演算を実行する本演算部１０３には到底
及ばないことは言うまでもない。 （理論的考察）次に、本発明に係るＤＣＴ装置の第２回
転演算部１０３の構成を図３に示されたように決定した
プロセス及び他の回転演算部１０２、１０４の構成につ
いて説明する。However, as another method for realizing the CORDIC method by hardware, the control unit 72 in FIG. 7 is used.
It is also conceivable to eliminate 0 and configure the discrete angle rotation calculation unit 710 in 16 stages and connect them in series as a pipeline. However, even with such a configuration, one shifter is not required in terms of operation speed and circuit compactness, and highly accurate two-dimensional rotation operation can be performed using only five stages of addition / subtraction circuits. It goes without saying that the calculation unit 103 to be executed does not reach at all. (Theoretical Consideration) Next, the process of determining the configuration of the second rotation computing unit 103 of the DCT device according to the present invention as shown in FIG. 3 and the configurations of the other rotation computing units 102 and 104 will be described.

【００５４】先ず、「数２、数３、数４を満たすように
定められたｎ個のδ（δ[0]からδ[n-1]）、ｐ（ｐ[0]
からｐ[n-1]）及びｑ（ｑ[0]からｑ[n-1]）を用いて、
数５の演算をｎ回繰り返すことで得られる（ｘ[n]、ｙ
[n]）は、本来求めるべき理論値（ｘ'，ｙ'）と数１７
に示される関係にある（但し、ｘ[0]、ｙ[0]は、数１８
に示される関係を有するとする。）」ことを証明する。First, "n number of δ (δ [0] to δ [n-1]) defined so as to satisfy the equations 2, 3 and 4, p (p [0]
To p [n-1]) and q (q [0] to q [n-1]),
It is obtained by repeating the operation of Equation 5 n times (x [n], y
[n]) is the theoretical value (x ', y') that should be originally obtained and Equation 17
(However, x [0] and y [0] are expressed by
Suppose that they have the relationship shown in. ) ”

【００５５】[0055]

【数１７】 [Equation 17]

【００５６】[0056]

【数１８】 まず、数２の左辺における減算値をΔθとおく。即ち、(Equation 18) First, the subtraction value on the left side of Expression 2 is set to Δθ. That is,

【００５７】[0057]

【数１９】 Δθ≒０であるから、理論値（ｘ'，ｙ'）は、以下の通
り表せる。[Equation 19] Since Δθ≈0, the theoretical value (x ′, y ′) can be expressed as follows.

【００５８】[0058]

【数２０】 数２０は、数１を用いて変形すると、(Equation 20) When Equation 20 is transformed using Equation 1,

【００５９】[0059]

【数２１】 続いて、数１８、数１９より、(Equation 21) Then, from equations 18 and 19,

【００６０】[0060]

【数２２】 ｎ個の行列の積に分解すると、(Equation 22) When decomposed into the product of n matrices,

【００６１】[0061]

【数２３】 δ[i]＝±１より、(Equation 23) From δ [i] = ± 1,

【００６２】[0062]

【数２４】 数３、数４より、(Equation 24) From equations 3 and 4,

【００６３】[0063]

【数２５】 ｋ[i]を整理し、(Equation 25) organize k [i],

【００６４】[0064]

【数２６】 数５、数６より、(Equation 26) From equations 5 and 6,

【００６５】[0065]

【数２７】 よって、数１７が成り立つことが証明された。次に、各
回転演算部１０２〜１０４の具体的な回路構成を決定す
るプロセスについて説明する。各回転演算部１０２〜１
０４の各段を構成する離散角度回転演算部は、数５に示
された演算を実行するものである。従って、θ＝−２π
／１６、−π／１６及び−５π／１６の３種類の角度に
ついての必要な全てのδ（δ[0]からδ[n-1]）、ｐ（ｐ
[0]からｐ[n-1]）及びｑ（ｑ[0]からｑ[n-1]）の値を決
定することにより、各回転演算部１０２〜１０４の具体
的な回路構成が一義的に導き出せる。[Equation 27] Therefore, it was proved that the formula 17 holds. Next, a process of determining a specific circuit configuration of each rotation calculation unit 102 to 104 will be described. Each rotation calculation unit 102-1
The discrete angle rotation calculation unit that constitutes each stage of 04 executes the calculation shown in Formula 5. Therefore, θ = -2π
All required δ (δ [0] to δ [n-1]) for three angles of / 16, −π / 16 and −5π / 16, p (p
By determining the values of [0] to p [n-1]) and q (q [0] to q [n-1]), the specific circuit configuration of each rotation calculation unit 102 to 104 is unique. Can be led to.

【００６６】以下、必要なｎ個のδ[i]、ｐ[i]及びｑ
[i]を具体的に決定するプロセスについて説明する。 （Step１）まず、少なくともＣＯＲＤＩＣ手法による演
算精度を確保するために、許容誤差角度Ｅを、ＣＯＲＤ
ＩＣ手法における許容誤差角度であるｚ[16]の絶対値
（＝0.000005）と同一の値に設定する。Hereinafter, the necessary n δ [i], p [i] and q
A process for specifically determining [i] will be described. (Step 1) First, in order to secure at least the calculation accuracy by the CORDIC method, the allowable error angle E is set to CORD.
It is set to the same value as the absolute value (= 0.000005) of z [16] which is the allowable error angle in the IC method.

【００６７】即ち、Ｅ＝0.000005 とする。 （Step２）次に、ｋ[i] = cosθ[i] とする。このよう
にｋ[i]を設定することで、数３、数４がそれぞれ数２
８、数２９に簡略化され、ＣＯＲＤＩＣ手法との対比を
明瞭にすることができるからである。That is, E = 0.000005. (Step 2) Next, k [i] = cos θ [i]. By setting k [i] in this way, Equation 3 and Equation 4 are respectively Equation 2
This is because it is simplified to 8 and 29 and the contrast with the CORDIC method can be clarified.

【００６８】[0068]

【数２８】 [Equation 28]

【００６９】[0069]

【数２９】 なお、数２９より、全てのｉについて、ｑ[i]=0とな
る。 （Step３）続いて、 Δθ[0]（＝｜θ−δ[0]・θ[0]｜） を最小にするδ[0]及びθ[0]を決定する。(Equation 29) Note that from Expression 29, q [i] = 0 for all i. (Step 3) Subsequently, δ [0] and θ [0] that minimize Δθ [0] (= | θ−δ [0] · θ [0] |) are determined.

【００７０】δ[i]＝±１及び数２８の条件を考慮する
と、例えば、第２回転演算部１０３の場合（θ＝−π／
１６）であれば、θ[0]＝tan^ー1２^ー2 かつ δ[0]＝−
１とすることで、Δθ[0]を最小にできることが導き出
せる。以上より、第２回転演算部１０３に関して、ｐ
[0]（＝−２）、ｑ[0]（＝０）及びδ[0]（＝−１）が
決定された。 （Step４）同様にして、 Δθ[1]（＝｜θ−δ[0]・θ[0]−δ[1]・θ[1]｜） を最小にするδ[1]及びθ[1]を決定する。Considering the conditions of δ [i] = ± 1 and Formula 28, for example, in the case of the second rotation calculation unit 103 (θ = −π /
If 16), θ [0] = tan ^{-1 2-2} cutlet δ [0] = -
By setting the value to 1, it can be derived that Δθ [0] can be minimized. From the above, regarding the second rotation calculation unit 103, p
[0] (=-2), q [0] (= 0) and δ [0] (=-1) were determined. (Step 4) Similarly, δ [1] and θ [1] which minimize Δθ [1] (= | θ−δ [0] ・ θ [0] −δ [1] ・ θ [1] |) To decide.

【００７１】第２回転演算部１０３の場合であれば、θ
[1]＝tan^ー1２^ー4 かつ δ[0]＝１とすることで、Δθ
[1]を最小にできることが導き出せる。従って、ｐ[1]
（＝−４）、ｑ[1]（＝０）及びδ[1]（＝１）が決定さ
れた。（Step５）以上のようにして、ｉ＝０、１、２・
・・に対するｐ[i]、ｑ[i]及びδ[i]を順次決定してい
くと、第２回転演算部１０３の場合であれば、ｉ＝４の
ときに、初めて、 Δθ[i]＜Ｅ を満たすこととなり、この決定プロセスは終了する。In the case of the second rotation calculation unit 103, θ
[1] = tan ^{-1 2-4} cutlet [delta] [0] = 1 or to it, [Delta] [theta]
It can be derived that [1] can be minimized. Therefore, p [1]
(= -4), q [1] (= 0) and δ [1] (= 1) were determined. (Step 5) As described above, i = 0, 1, 2, ...
When p [i], q [i], and δ [i] for ... Are sequentially determined, in the case of the second rotation calculation unit 103, when i = 4, Δθ [i] is not calculated for the first time. <E is satisfied, and the decision process ends.

【００７２】このようにして決定されるδ[i]、ｐ[i]等
の値を以下の表４、表５及び表６に示す。The values of δ [i], p [i], etc. determined in this way are shown in Tables 4, 5 and 6 below.

【００７３】[0073]

【表４】 [Table 4]

【００７４】[0074]

【表５】 [Table 5]

【００７５】[0075]

【表６】 表４は第１回転演算部１０２（θ＝−２π／１６）、表
５は第２回転演算部１０３（θ＝−π／１６）、表６は
第３回転演算部１０２（θ＝−５π／１６）の値に対応
する。なお、これらの表には、ｋ[i]及び数６で定義さ
れるｋの値も併せて示している。[Table 6] Table 4 is the first rotation calculation unit 102 (θ = −2π / 16), Table 5 is the second rotation calculation unit 103 (θ = −π / 16), and Table 6 is the third rotation calculation unit 102 (θ = −5π). / 16). Note that these tables also show the values of k [i] and k defined by Equation 6.

【００７６】以上の説明より、第２回転演算部１０３が
図３に示された回路構成となることが明らかにされた。
また、図３に示された第２回転演算部１０３の構成と表
４〜表６に示されたδ[i]、ｐ[i]の値により（なお、ｑ
[i]は、全てゼロである。）、第１回転演算部１０２及
び第３回転演算部１０４の回路構成が容易に類推でき
る。即ち、第１回転演算部１０２と第２回転演算部１０
３はそれぞれ５段のパイプラインの構成となり、第３回
転演算部１０４は６段のパイプラインの構成となる。From the above description, it has been clarified that the second rotation calculation section 103 has the circuit configuration shown in FIG.
Further, depending on the configuration of the second rotation calculation unit 103 shown in FIG. 3 and the values of δ [i] and p [i] shown in Tables 4 to 6, (note that q
[i] is all zero. ), The circuit configurations of the first rotation calculation unit 102 and the third rotation calculation unit 104 can be easily analogized. That is, the first rotation calculation unit 102 and the second rotation calculation unit 10
Each of 3 has a 5-stage pipeline configuration, and the third rotation calculation unit 104 has a 6-stage pipeline configuration.

【００７７】また、上述したように、６個の補正部１０
５〜１１０は、図６に示される従来手法による値（＝√
２）に定数ｋ2、ｋ1、ｋ5を乗じた値を用いて補正を行
っている。これは、数１７から判るように、求めるべき
理論値（ｘ'，ｙ'）は、各回転演算部から出力されるデ
ータ（ｘ[n]，ｙ[n]）に補正値ｋ乗じた値に等しい（近
似する）からである。ｋ2、ｋ1、ｋ5の具体的な値は、
それぞれ表４、表５、表６に示されたｋの欄の最後に記
された値であり、ｎ、δ[i]、ｐ[i]、ｑ[i]が決定され
たときに同時に一義的に決定される値である。 （第２実施例）第２実施例は、２次元８次、即ち、８×
８画素の入力データに対するＤＣＴを高速に行うＤＣＴ
装置に関するものである。 （全体の構成及び機能）図４は、本装置全体の構成を示
す計算フローグラフである。図中の”１−ＤＤＣＴ”
は、さらに、図５に示される計算フローグラフとなる。
図５の計算フローグラフは、第１実施例における図２の
計算フローグラフにおける最終段での補正（√２・ｋを
乗ずる）処理を除いたものに等しい。Further, as described above, the six correction units 10
5 to 110 are values (= √) according to the conventional method shown in FIG.
The correction is performed using a value obtained by multiplying 2) by constants k2, k1, and k5. As can be seen from Equation 17, the theoretical value (x ', y') to be obtained is the value obtained by multiplying the data (x [n], y [n]) output from each rotation calculation unit by the correction value k. Because it is equal to (approximate). The concrete values of k2, k1, and k5 are
It is the value written at the end of the k column shown in Table 4, Table 5, and Table 6, respectively, and is unique when n, δ [i], p [i], and q [i] are determined. It is a value that is determined dynamically. (Second Embodiment) The second embodiment is a two-dimensional 8th order, that is, 8 ×.
DCT for performing high-speed DCT on 8-pixel input data
It concerns the device. (Overall Configuration and Function) FIG. 4 is a calculation flow graph showing the overall configuration of the apparatus. "1-DDCT" in the figure
Further results in the calculation flow graph shown in FIG.
The calculation flow graph of FIG. 5 is equivalent to the calculation flow graph of FIG. 2 in the first embodiment excluding the correction (multiplication by √2 · k) processing at the final stage.

【００７８】図４において、ｆ[0][0]〜ｆ[7][7]は６４
個の入力画素データ、Ｆ[0][0]〜Ｆ[7][7]は本装置によ
って得られるＤＣＴ係数を示す。また、ｋ00〜ｋ77は定
数であり、数３０を満たす。In FIG. 4, f [0] [0] to f [7] [7] are 64.
The input pixel data, F [0] [0] to F [7] [7], represent DCT coefficients obtained by this device. In addition, k00 to k77 are constants and satisfy the formula 30.

【００７９】[0079]

【数３０】 なお、第１実施例においては構成ブロック図（図１）を
示したが、本実施例においては構成ブロック図を省略す
る。各構成ブロックと計算フローグラフとの対応関係は
第１実施例の場合と同様なので、図４及び図５の計算フ
ローグラフから容易に本装置の構成を導き出せるからで
ある。[Equation 30] Although the configuration block diagram (FIG. 1) is shown in the first embodiment, the configuration block diagram is omitted in the present embodiment. This is because the correspondence relationship between each constituent block and the calculation flow graph is the same as in the case of the first embodiment, so that the structure of this device can be easily derived from the calculation flow graphs of FIGS. 4 and 5.

【００８０】即ち、本装置における図５に対応する部分
（以下、「１−Ｄ ＤＣＴモジュール」という。）の構
成は、図１に示された構成から６個の補正部１０５〜１
１０を除いたものに等しい。また、図４から明らかなよ
うに、本装置の全体は、図中の左列に並んだ８個の１−
Ｄ ＤＣＴモジュール（以下、「前段部」という。）
と、図中の右列に並んだ８個の１−Ｄ ＤＣＴモジュー
ル（以下、「後段部」という。）と、６４個の補正部と
から構成される。That is, the configuration of the portion (hereinafter, referred to as "1-D DCT module") corresponding to FIG. 5 in this apparatus is the six correction units 105 to 1 from the configuration shown in FIG.
It is equal to the one without 10. Further, as is clear from FIG. 4, the entire apparatus is composed of eight 1-lines arranged in the left column in the figure.
D DCT module (hereinafter referred to as "pre-stage")
And eight 1-D DCT modules (hereinafter, referred to as “post-stage part”) arranged in the right column in the figure, and 64 correction parts.

【００８１】以上のように構成された本装置によって２
次元８次のＤＣＴが実現される根拠は以下の通りであ
る。一般に、２次元Ｎ次のＤＣＴは、数３１に示され
る。With the present apparatus configured as described above,
The grounds for realizing the DCT of the 8th order are as follows. In general, the two-dimensional Nth-order DCT is shown in Expression 31.

【００８２】[0082]

【数３１】 そして、数３１の右辺に示された２次元Ｎ次のＤＣＴ
は、複数の１次元Ｎ次のＤＣＴに分解される。即ち、２
次元Ｎ次のＤＣＴは、Ｎ×Ｎ個の入力データをＮ個ずつ
に分割したＮ組の入力データのそれぞれに対して１次元
Ｎ次のＤＣＴを行う前段部と、それらの出力データをさ
らに一定の関係の下にＮ個ずつに分割したＮ組の出力デ
ータのそれぞれに対して１次元Ｎ次のＤＣＴを行う後段
部に分解される。(Equation 31) Then, the two-dimensional N-th order DCT shown on the right side of Equation 31
Is decomposed into a plurality of one-dimensional N-th order DCTs. That is, 2
The dimensional Nth-order DCT is a pre-stage unit that performs a one-dimensional Nth-order DCT on each of N sets of input data obtained by dividing N × N input data into N pieces, and the output data thereof is more constant. Is divided into N pieces of output data divided into N pieces, respectively, and is decomposed into a post-stage portion that performs one-dimensional N-order DCT.

【００８３】本装置は、２次元８次のＤＣＴを行うもの
であるから、Ｋ＝√２、Ｎ＝８とすることにより、図４
及び図５の計算フローグラフが導き出される。よって、
これらの計算フローグラフで示される構成によって２次
元８次のＤＣＴが実現されることが判る。次に、本装置
が有する６４個の補正部の意義を説明する。Since the present apparatus performs the two-dimensional 8th order DCT, K = √2 and N = 8 are set, so that FIG.
And the calculation flow graph of FIG. 5 is derived. Therefore,
It can be seen that the two-dimensional 8th-order DCT is realized by the configuration shown in these calculation flow graphs. Next, the significance of the 64 correction units included in the present apparatus will be described.

【００８４】図４及び図５の計算フローグラフから判る
ように、本装置は、基本的には、第１実施例の装置が１
６個集まったものに等しい。但し、本装置においては、
上述したように、個々の１−Ｄ ＤＣＴモジュールは、
その内部に補正部を有さない点で第１実施例の装置と異
なる。これは、数７の１次元Ｎ次のＤＣＴの式より導か
れる性質 Ｆ[ｓ・ｕ]＝ｓ・Ｆ［ｕ］ を利用して、前段部に属する１−Ｄ ＤＣＴモジュール
で本来必要とされる補正（例えば、√２・ｋiを乗ずる
こと）と後段部に属する１−Ｄ ＤＣＴモジュールで本
来必要とされる補正（例えば、√２・ｋjを乗ずるこ
と）とを結合させることにより、２回の補正を１回の補
正（例えば、２・ｋi・ｋjを乗ずること）で済ませるた
めである。As can be seen from the calculation flow graphs of FIGS. 4 and 5, this apparatus is basically the same as the apparatus of the first embodiment.
Equal to a collection of six. However, in this device,
As mentioned above, the individual 1-D DCT modules are
It differs from the device of the first embodiment in that it does not have a correction unit inside. This is originally required in the 1-D DCT module belonging to the preceding stage by using the property F [s · u] = s · F [u] derived from the one-dimensional Nth-order DCT equation of Eq. 2 times by combining the correction (for example, multiplying by √2 · ki) and the correction originally required by the 1-D DCT module belonging to the latter part (for example, multiplying by √2 · kj). This is because the correction of 1 is required only once (for example, multiplying by 2 · ki · kj).

【００８５】よって、本装置において、後段部の１−Ｄ
ＤＣＴの出力データに対して、６４個の補正部によ
り、数３０に示された補正値が乗算されることにより、
少ない処理ステップで２次元８次のＤＣＴ係数が得られ
る。なお、個々の１−Ｄ ＤＣＴモジュールの詳細な動
作は、第１実施例の場合と同様であるので、その説明は
省略する。 （従来手法との比較）次に、２次元８次のＤＣＴに必要
とされる演算の種類と回数について、本装置による場合
と従来手法による場合とを比較して説明する。Therefore, in this apparatus, 1-D of the rear stage section
The output data of the DCT is multiplied by the correction value shown in Expression 30 by the 64 correction units,
A two-dimensional 8th order DCT coefficient can be obtained with a small number of processing steps. The detailed operation of each 1-D DCT module is the same as that of the first embodiment, and therefore its explanation is omitted. (Comparison with Conventional Method) Next, the types and the number of operations required for the two-dimensional 8th order DCT will be described by comparing the case of this apparatus and the case of the conventional method.

【００８６】まず、第１の従来手法と比較するために、
８×８画素からなる１ブロック分の入力データが与えら
れた場合に本装置において実行される乗算の回数を求め
る。本装置においては、図５に示された２箇所の”１／
√２”より１個の１−ＤＤＣＴモジュールにつき２回の
乗算が必要とされること、及び本装置が１６個の１−Ｄ
ＤＣＴモジュールと６４個の補正部から構成されるこ
とより、合計９６回（＝２×１６＋６４）の乗算が行わ
れる。First, in order to compare with the first conventional method,
When the input data for one block consisting of 8 × 8 pixels is given, the number of multiplications executed in this device is obtained. In this device, the two "1 /" shown in FIG.
√2 ”requires two multiplications per 1-DDCT module, and this device has 16 1-D
Since the DCT module and the 64 correction units are included, a total of 96 (= 2 × 16 + 64) multiplications are performed.

【００８７】これは、上述したように、２５６回の乗算
を１７６回に減少させた第１の従来手法に比べ、さらに
大幅にその回数を減少させるものである。なお、ＭＰＥ
Ｇ等の規格では数３１における定数Ｋの値は本実施例
（Ｋ＝√２）とは異なるが、本実施例におけるｋ00〜ｋ
77の値を予めスケーリングしておくことで対応できるこ
とであり、これによって必要な乗算の回数が変動するも
のではない。As described above, the number of multiplications is further reduced as compared with the first conventional method in which the number of multiplications of 256 is reduced to 176. In addition, MPE
In the standard such as G, the value of the constant K in the equation 31 is different from that of this embodiment (K = √2), but k00 to k in this embodiment
This can be dealt with by scaling the value of 77 in advance, and this does not change the number of multiplications required.

【００８８】また、画像圧縮装置等においては、ＤＣＴ
装置から出力された各ＤＣＴ係数は、続く線形量子化の
処理のために、対応する予め定められたステップサイズ
による割り算が行われる。従って、本ＤＣＴ装置の６４
個の補正部での処理と、線形量子化での割り算とを結合
させることにより、画像圧縮装置全体における乗算の回
数の減少を図ることもできる。In the image compression device, etc., the DCT
Each DCT coefficient output from the device is divided by the corresponding predetermined step size for subsequent linear quantization processing. Therefore, 64 of this DCT device
It is also possible to reduce the number of multiplications in the entire image compression apparatus by combining the processing in each correction unit and the division in linear quantization.

【００８９】次に、第２の従来手法であるＣＯＲＤＩＣ
手法と比較するために、１６ビットのデータ語長で３種
類の角度（−２π／１６、−π／１６、−５π／１６）
の回転演算を行うのに必要な演算の種類と回数を求め
る。なお、この従来手法と本装置で共通する処理、即
ち、補正値（Ｃやｋ）を乗ずる処理は、比較の対象に含
めない。Next, the second conventional method, CORDIC
For comparison with the method, three types of angles (-2π / 16, -π / 16, -5π / 16) with a 16-bit data word length
The type and number of calculations required to perform the rotation calculation of are calculated. Note that the processing common to this conventional method and this apparatus, that is, the processing for multiplying the correction value (C or k) is not included in the comparison target.

【００９０】図７に示されたＣＯＲＤＩＣ手法による装
置では、１回の離散回転角度の演算につき、２回のシフ
ト、３回の加減算（ｘ[i]，ｙ[i]，ｚ[i]）及び１回の
条件判断が必要とされるので、４８回の離散回転角度の
演算には、合計９６回のシフト、１４４回の加減算及び
４８回の条件判断が必要とされる。一方、本装置におい
ては、−２π／１６の回転演算に１０回の加減算、−π
／１６の回転演算に１０回の加減算、−５π／１６の回
転演算に１２回の加減算が必要とされることから、合計
３２回の加減算のみで済む。しかも、本装置では、ＣＯ
ＲＤＩＣ手法で必要とされた制御部、即ち、ＬＵＴ、ｚ
算出部、判定部が不要となる。In the apparatus according to the CORDIC method shown in FIG. 7, each calculation of the discrete rotation angle performs two shifts and three additions and subtractions (x [i], y [i], z [i]). Since one and one condition judgment are required, a total of 96 shifts, 144 additions and subtractions, and 48 condition judgments are required for the calculation of the discrete rotation angle of 48 times. On the other hand, in this device, addition / subtraction is performed 10 times for rotation calculation of −2π / 16, −π
Since the addition / subtraction is required 10 times for the rotation operation of / 16 and the addition / subtraction is performed 12 times for the rotation operation of −5π / 16, only a total of 32 additions / subtractions are required. Moreover, with this device, CO
The control units needed in the RDIC approach, namely the LUT, z
The calculation unit and the determination unit are unnecessary.

【００９１】このように、本装置によって、従来手法で
必要とされた演算の種類や回数が飛躍的に減少し、回路
構成がコンパクトになる。このような効果は、本質的に
は、本装置が任意の角度ではなく予め定められた角度の
回転演算を行う処理又は回路から構成されていることに
基づくものと考えられる。以上、本発明に係るＤＣＴ装
置について、実施例に基づいて説明したが、本発明はこ
れら実施例に限られないことは勿論である。即ち、 （１）第１及び第２実施例では、本発明を論理回路（ハ
ードウェア）で実現したが、汎用のＣＰＵの下で実行さ
れるプログラム（ソフトウェア）で実現してもよい。ソ
フトウェアによる方法であっても、ハードウェアによる
場合と同様の効果、即ち、処理ステップが短縮されると
いう効果が得られることは言うまでもない。 （２）第１及び第２実施例では、ＤＣＴを行う装置につ
いて説明したが、逆ＤＣＴを行う装置であっても本装置
と同様のことが成り立つ。例えば、２次元逆ＤＣＴは、
一般に、数３２の式で表されるが、２次元逆ＤＣＴも２
次元ＤＣＴと同様に、やはり２次元回転演算を用いた計
算フローグラフとして表現されるからである。As described above, according to the present apparatus, the types and the number of operations required by the conventional method are drastically reduced, and the circuit structure becomes compact. It is considered that such an effect is essentially based on the fact that the present apparatus is configured by a process or a circuit that performs a rotation calculation of a predetermined angle instead of an arbitrary angle. Although the DCT device according to the present invention has been described above based on the embodiments, it goes without saying that the present invention is not limited to these embodiments. That is, (1) In the first and second embodiments, the present invention is realized by a logic circuit (hardware), but may be realized by a program (software) executed under a general-purpose CPU. It goes without saying that the method using software can also obtain the same effect as the case using hardware, that is, the effect that the processing steps are shortened. (2) In the first and second embodiments, the device that performs DCT has been described, but the same applies to the device that performs inverse DCT. For example, the two-dimensional inverse DCT is
Generally, it is expressed by the equation of Expression 32, but the two-dimensional inverse DCT is also 2
This is because, like the three-dimensional DCT, it is also expressed as a calculation flow graph using a two-dimensional rotation calculation.

【００９２】[0092]

【数３２】 （３）第１及び第２実施例のＤＣＴ装置は、８次のＤＣ
Ｔを行うものであったが、本発明は、この次数に限定さ
れるものではない。即ち、次数Ｎが予め決定されていれ
ば、その次数Ｎから必要な回転角度θが判明するので、
その角度θの回転演算を行う回転演算部Ｒ'（θ）の回
路構成が一義的に決定されるからである。 （４）第１及び第２実施例に係るＤＣＴ装置は、それぞ
れ数７及び数３１で定義されるＤＣＴを行ったが、２次
元回転演算を用いて表現されるものであれば、他の定義
によるＤＣＴであってもよい。 （５）第１実施例では、ｎ、δ[i]、ｐ[i]及びｑ[i]の
決定に際し、ｋ[i] = cosθ[i]とし、各ｉについてΔθ
[i]を最小にするδ[i]及びｐ[i]を決定することを繰り
返したが、このような方法に限定されるものではない。
例えば、ｋ[i] = sinθ[i]とすることも考えられる。(Equation 32) (3) The DCT devices of the first and second embodiments are 8th-order DC
Although T has been performed, the present invention is not limited to this order. That is, if the order N is determined in advance, the necessary rotation angle θ can be known from the order N.
This is because the circuit configuration of the rotation calculation unit R ′ (θ) that performs the rotation calculation of the angle θ is uniquely determined. (4) The DCT devices according to the first and second embodiments performed the DCT defined by the equations 7 and 31, respectively, but other definitions are possible as long as they can be expressed using the two-dimensional rotation calculation. May be a DCT. (5) In the first embodiment, when determining n, δ [i], p [i] and q [i], k [i] = cosθ [i], and Δθ for each i.
The determination of δ [i] and p [i] that minimizes [i] is repeated, but the method is not limited to such a method.
For example, it may be possible to set k [i] = sin θ [i].

【００９３】但し、ｐ[i+1]−p[i]≠１及びｑ[i+1]−ｑ
[i]≠１を満たすようなｐ[i]及びｑ[i]を決定するのが
好ましい。より小さいｎに対して、数２、数３、数４を
満たすｎ、δ[i]、ｐ[i]及びｑ[i]を決定するためであ
る。 （６）第１及び第２実施例に係るＤＣＴ装置は、画像デ
ータを対象としたが、これに限定されることはなく、例
えば、音声データ等であってもよい。However, p [i + 1] -p [i] ≠ 1 and q [i + 1] -q
It is preferable to determine p [i] and q [i] that satisfy [i] ≠ 1. This is because n, δ [i], p [i], and q [i] that satisfy Equations 2, 3, and 4 are determined for smaller n. (6) Although the DCT devices according to the first and second embodiments target image data, the present invention is not limited to this, and may be audio data, for example.

【００９４】[0094]

【発明の効果】以上の説明から明らかなように、請求項
１及び３記載の本発明に係る離散余弦変換及び逆離散余
弦変換方法及び装置は、ＤＣＴ／逆ＤＣＴを所定角度
（θ）の２次元回転演算を用いて行うものであり、それ
ら２次元回転演算は必要最低限の個数の所定の離散角度
の回転演算に分解されている。そして、それら各回転演
算は、２のべき乗との乗算と加減算で表される。As is apparent from the above description, the discrete cosine transform and the inverse discrete cosine transform method and apparatus according to the present invention as defined in claims 1 and 3 make DCT / inverse DCT a predetermined angle (θ) of 2. The two-dimensional rotation calculation is performed by using a two-dimensional rotation calculation, and the two-dimensional rotation calculation is decomposed into a minimum necessary number of rotation calculations of predetermined discrete angles. Then, each of these rotation operations is represented by multiplication and addition / subtraction with a power of two.

【００９５】これにより、従来手法で必要とされた多く
の乗算が単純な論理演算（シフト及び加減算）の繰り返
しに置き換えられると共に従来のＣＯＲＤＩＣ手法で必
要とされた演算回数よりも少ない回数の演算によってよ
り演算精度の高い２次元回転演算が行われ、高速な離散
余弦変換及び逆離散余弦変換方法及び装置が実現され
る。As a result, many multiplications required in the conventional method are replaced by repetition of simple logical operations (shift and addition / subtraction), and the number of operations required is smaller than that required in the conventional CORDIC method. A two-dimensional rotation calculation with higher calculation accuracy is performed, and a high-speed discrete cosine transform and inverse discrete cosine transform method and device are realized.

【００９６】請求項２記載の離散余弦変換及び逆離散余
弦変換方法によれば、前記２次元回転演算を明確な指針
の下に所定の離散角度の回転演算に分解しておくことが
できる。これにより、２次元回転演算に必要とされる最
適な論理演算の種類と個数を容易に決定しておくことが
できる。According to the discrete cosine transform and the inverse discrete cosine transform method of the second aspect, the two-dimensional rotation calculation can be decomposed into rotation calculations of predetermined discrete angles under clear guidelines. This makes it possible to easily determine the optimum type and number of logical operations required for the two-dimensional rotation operation.

【００９７】請求項４記載の離散余弦変換及び逆離散余
弦変換装置によれば、前記２次元回転演算は単純な離散
角度の回転演算を順次行うパイプラインにより構成され
る。これにより、従来のＣＯＲＤＩＣ手法で必要とされ
たルックアップテーブルや比較器等が不要になると共に
少ない回路規模で２次元回転演算部が構築されるので、
高速かつコンパクトなＤＣＴ／逆ＤＣＴ装置が実現され
る。According to the discrete cosine transform and the inverse discrete cosine transform device of the fourth aspect, the two-dimensional rotation calculation is composed of a pipeline for sequentially performing rotation calculation of simple discrete angles. As a result, the look-up table, the comparator, etc., which are required in the conventional CORDIC method, become unnecessary, and the two-dimensional rotation calculation unit is constructed with a small circuit scale.
A high speed and compact DCT / inverse DCT device is realized.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１実施例に係るＤＣＴ装置の構成を
示すブロック図である。FIG. 1 is a block diagram showing a configuration of a DCT device according to a first embodiment of the present invention.

【図２】同装置が行う１次元８次のＤＣＴの演算内容を
示す計算フローグラフである。FIG. 2 is a calculation flow graph showing the operation contents of a one-dimensional eight-order DCT performed by the same apparatus.

【図３】同装置の第２回転演算部１０３の詳細な構成を
示す回路図である。FIG. 3 is a circuit diagram showing a detailed configuration of a second rotation calculation unit 103 of the same device.

【図４】本発明の第２実施例に係るＤＣＴ装置が行う２
次元８次のＤＣＴの演算内容を示す計算フローグラフで
ある。FIG. 4 is a flow chart of 2 performed by the DCT apparatus according to the second embodiment of the present invention.
It is a calculation flow graph which shows the operation content of DCT of 8th dimension.

【図５】図４の計算フローグラフにおける”１−Ｄ Ｄ
ＣＴ”の内容を詳細に示す計算フローグラフである。FIG. 5 shows “1-D D in the calculation flow graph of FIG.
It is a calculation flow graph which shows the content of CT "in detail.

【図６】従来技術における１次元８次のＤＣＴの演算内
容を示す計算フローグラフである。FIG. 6 is a calculation flow graph showing the calculation contents of a one-dimensional 8th-order DCT in the related art.

【図７】従来のＣＯＲＤＩＣ手法による２次元回転演算
をハードウェアで実現した場合の構成を示すブロック図
である。FIG. 7 is a block diagram showing a configuration when a two-dimensional rotation calculation by a conventional CORDIC method is realized by hardware.

【符号の説明】[Explanation of symbols]

１０１ 前置処理部 １０２〜１０４ 回転演算部 １０５〜１１０ 補正部 ３４０〜３４４ 離散角度回転演算部 ３４５ 出力バッファ ３００〜３０５、３１０〜３１５ レジスタ ３２０、３２２、３２４、３３１、３３３ 加算器 ３２１、３２３、３３０、３３２、３３４ 減算器 101 Preprocessor 102-104 Rotation calculator 105-110 Corrector 340-344 Discrete angle rotation calculator 345 Output buffer 300-305, 310-315 Register 320, 322, 324, 331, 333 Adder 321, 323, 330, 332, 334 Subtractor

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 データ圧縮伸長装置における離散余弦変
換及び逆離散余弦変換を数１に示される所定角度（θ）
の２次元回転演算を用いて行う方法であって、 前記変換を行う対象となるデータから前記２次元回転演
算を行う対象となる入力データ（ｘ[0]，ｙ[0]）を算出
する入力データ算出ステップと、 前記入力データ算出ステップにより算出された入力デー
タ（ｘ[0]，ｙ[0]）に対して、前記所定角度（θ）に基
づいて予め求められた数２、数３及び数４を満たすｎ個
のδ（δ[0]からδ[n-1]）、ｐ（ｐ[0]からｐ[n-1]）及
びｑ（ｑ[0]からｑ[n-1]）を用いて表される数５に示さ
れる離散角度の回転演算をｉ＝０からｉ＝ｎ−１までｎ
回実行する離散角度回転演算ステップと、 前記離散角度回転演算ステップにより最終的に得られた
出力データ（ｘ[n]，ｙ[n]）と数６に示される所定の係
数（ｋ）を含む定数との積を算出することにより出力デ
ータの補正を行う補正ステップとからなることを特徴と
する離散余弦変換及び逆離散余弦変換方法。 【数１】 但し、（ｘ，ｙ）は回転前のデータ、（ｘ'，ｙ'）は回
転後の理論値。 【数２】 【数３】 【数４】 但し、δ[i]＝±１、ｐ[i]及びｑ[i]は整数、ｎは正の
整数、Ｅは予め与えられた許容誤差角度、ｋ[i]は実
数。 【数５】 【数６】 1. A predetermined angle (.theta.) Expressed by equation 1 for discrete cosine transform and inverse discrete cosine transform in a data compression / expansion device.
The method of using the two-dimensional rotation calculation of No. 2, wherein input for calculating input data (x [0], y [0]) to be the two-dimensional rotation calculation from the data to be converted is input. A data calculation step, and equations (2), (3) and (3) obtained in advance based on the predetermined angle (θ) for the input data (x [0], y [0]) calculated in the input data calculation step. N δs (δ [0] to δ [n-1]), p (p [0] to p [n-1]), and q (q [0] to q [n-1]) satisfying Equation 4 are satisfied. ) Is used to perform the rotation operation of the discrete angle shown in Expression 5 from i = 0 to i = n−1.
It includes a discrete angle rotation calculation step to be executed once, output data (x [n], y [n]) finally obtained by the discrete angle rotation calculation step, and a predetermined coefficient (k) shown in Equation 6. A discrete cosine transform method and an inverse discrete cosine transform method, comprising: a step of correcting output data by calculating a product with a constant. [Equation 1] However, (x, y) is the data before rotation, and (x ', y') is the theoretical value after rotation. [Equation 2] (Equation 3) (Equation 4) However, δ [i] = ± 1, p [i] and q [i] are integers, n is a positive integer, E is a predetermined allowable error angle, and k [i] is a real number. (Equation 5) (Equation 6) 【請求項２】 前記離散角度回転演算ステップにおける
ｎ個のδ、ｐ及びｑは、数２、数３及び数４に加えて、
各ｉについての数２の左辺の値を最小にする組合せであ
ることを特徴とする請求項１記載の離散余弦変換及び逆
離散余弦変換方法。2. The n δs, p and q in the discrete angle rotation calculation step are in addition to the equations (2), (3) and (4),
The discrete cosine transform and inverse discrete cosine transform method according to claim 1, wherein the combination is a combination that minimizes the value on the left side of the equation 2 for each i. 【請求項３】 データ圧縮伸長装置における離散余弦変
換及び逆離散余弦変換を数１に示される所定角度（θ）
の２次元回転演算を用いて行う装置であって、 前記変換を行う対象となるデータから前記２次元回転演
算を行う対象となる入力データ（ｘ[0]，ｙ[0]）を算出
する入力データ算出手段と、 前記入力データ算出手段により算出された入力データ
（ｘ[0]，ｙ[0]）に対して、前記所定角度（θ）に基づ
いて予め求められた数２、数３及び数４を満たすｎ個の
δ（δ[0]からδ[n-1]）、ｐ（ｐ[0]からｐ[n-1]）及び
ｑ（ｑ[0]からｑ[n-1]）を用いて表される数５に示され
る離散角度の回転演算をｉ＝０からｉ＝ｎ−１までｎ回
実行する離散角度回転演算手段と、 前記離散角度回転演算手段により最終的に得られた出力
データ（ｘ[n]，ｙ[n]）と数６に示される所定の係数
（ｋ）を含む定数との積を算出することにより出力デー
タの補正を行う補正手段とを備えることを特徴とする離
散余弦変換及び逆離散余弦変換装置。3. A predetermined angle (.theta.) Shown in equation 1 for discrete cosine transform and inverse discrete cosine transform in a data compression / expansion device.
Which is a device for performing the two-dimensional rotation calculation, and which inputs input data (x [0], y [0]) to be the two-dimensional rotation calculation from the data to be converted. Data calculation means, and the input data (x [0], y [0]) calculated by the input data calculation means, which are obtained in advance based on the predetermined angle (θ). N δs (δ [0] to δ [n-1]), p (p [0] to p [n-1]), and q (q [0] to q [n-1]) satisfying Equation 4 are satisfied. ) Is used to perform the rotation calculation of the discrete angle shown in Formula 5 n times from i = 0 to i = n-1, and finally obtained by the discrete angle rotation calculation means. Correction means for correcting the output data by calculating a product of the output data (x [n], y [n]) obtained and a constant including the predetermined coefficient (k) shown in Expression 6. Discrete cosine transform and inverse discrete cosine transform unit and said. 【請求項４】 前記離散角度回転演算手段は、 パイプラインとして直列に接続されたｎ段の回転演算器
（Ｒ(0)からＲ(n-1)）から構成され、 各段の回転演算器Ｒ(i)は、 前記データｘ[i]を格納するためのレジスタＲＥＧx[i]
と、 前記データｙ[i]を格納するためのレジスタＲＥＧy[i]
と、 ２個の２入力演算器ＡＬＵx[i]及びＡＬＵy[i]とからな
り、 前記レジスタＲＥＧx[i]と前記２入力演算器ＡＬＵx[i]
及びＡＬＵy[i]とは、前記レジスタＲＥＧx[i]から出力
されたデータｘ[i]がｑ[i]ビットだけシフトして前記演
算器ＡＬＵx[i]の一方に入力されると共にｐ[i]ビット
だけシフトして前記２入力演算器ＡＬＵy[i]の一方に入
力されるように結線され、 前記レジスタＲＥＧｙ[i]と前記２入力演算器ＡＬＵx
[i]及びＡＬＵy[i]とは、前記レジスタＲＥＧｙ[i]から
出力されたデータｙ[i]がｐ[i]ビットだけシフトして前
記２入力演算器ＡＬＵx[i]の他の一方に入力されると共
にｑ[i]ビットだけシフトして前記２入力演算器ＡＬＵy
[i]の他の一方に入力されるように結線され、 前記２入力演算器ＡＬＵx[i]及びＡＬＵy[i]は、δ[i]
に基づいて予め決められた加算器又は減算器であり、 前記２入力演算器ＡＬＵx[i]及びＡＬＵy[i]は、それら
が最終段の回転演算器Ｒ(n-1)に属する場合を除いて、
それらの演算結果をそれぞれ次段の回転演算器Ｒ(i+1)
のレジスタＲＥＧx[i+1]及びＲＥＧy[i+1]に出力するこ
とを特徴とする請求項３記載の離散余弦変換及び逆離散
余弦変換装置。4. The discrete angle rotation calculation means is composed of n stages of rotation calculators (R (0) to R (n-1)) connected in series as a pipeline, and each stage of rotation calculators. R (i) is a register REGx [i] for storing the data x [i]
And a register REGy [i] for storing the data y [i]
And two 2-input arithmetic units ALUx [i] and ALUy [i], the register REGx [i] and the two-input arithmetic unit ALUx [i].
And ALUy [i] means that the data x [i] output from the register REGx [i] is shifted by q [i] bits and input to one of the arithmetic units ALUx [i] and p [i]. ] Bits are shifted so as to be input to one of the two-input operation units ALUy [i], and the registers REGy [i] and the two-input operation units ALUx are connected.
[i] and ALUy [i] mean that the data y [i] output from the register REGy [i] is shifted by p [i] bits to the other one of the two-input arithmetic units ALUx [i]. The 2-input arithmetic unit ALUy is inputted and shifted by q [i] bits.
The two-input arithmetic units ALUx [i] and ALUy [i] are connected so that they are input to the other one of [i], and δ [i]
The two-input arithmetic units ALUx [i] and ALUy [i] are predetermined adders or subtracters based on the above, except when they belong to the final-stage rotation arithmetic unit R (n-1). hand,
The results of these calculations are used as the next-stage rotation calculator R (i + 1)
4. The discrete cosine transform and inverse discrete cosine transform device according to claim 3, wherein the discrete cosine transform and the inverse discrete cosine transform are output to the registers REGx [i + 1] and REGy [i + 1].