JPH09219453A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JPH09219453A
JPH09219453A JP33289596A JP33289596A JPH09219453A JP H09219453 A JPH09219453 A JP H09219453A JP 33289596 A JP33289596 A JP 33289596A JP 33289596 A JP33289596 A JP 33289596A JP H09219453 A JPH09219453 A JP H09219453A
Authority
JP
Japan
Prior art keywords
film
resin material
insulating film
forming
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33289596A
Other languages
English (en)
Other versions
JP4209477B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Kenji Fukunaga
健司 福永
Hideomi Suzawa
英臣 須沢
Misako Nakazawa
美佐子 仲沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP33289596A priority Critical patent/JP4209477B2/ja
Publication of JPH09219453A publication Critical patent/JPH09219453A/ja
Application granted granted Critical
Publication of JP4209477B2 publication Critical patent/JP4209477B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 半導体装置における電極のコンタクトを確実
なものとする。 【解決手段】 樹脂材料でなる層間絶縁膜117を形成
した後、開孔119を形成する。ここで、酸素プラズマ
によって層間絶縁膜117を後退させる。すると、テー
パー形状を有した開孔部を得ることができる。このよう
な構成は、パターンが複雑化してもコンタクトのとりや
すいものとすることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本明細書で開示する発明は、
樹脂材料を層間絶縁膜に利用した半導体装置の構成に関
する。またその作製方法に関する。
【0002】
【従来の技術】従来よりガラス基板や石英基板上に形成
された薄膜半導体を用いて薄膜トランジスタを作製する
技術が知られている。
【0003】図3(A)〜(B)に従来より知られてい
る薄膜トランジスタの作製工程を示す。図3に示すの
は、アクティブマトリス型の液晶表示装置の画素領域に
配置される薄膜トランジスタの作製工程である。
【0004】まずガラス基板や石英基板301上に下地
膜302として酸化珪素膜をプラズマCVD法により3
000Åの厚さに成膜する。
【0005】次に薄膜トランジスタの活性層を構成する
ための出発膜として図示しない非晶質珪素膜をプラズマ
CVD法または減圧熱CVD法で成膜する。非晶質珪素
膜の厚さは500〜1500Å程度の厚さに選択され
る。
【0006】図示しない非晶質珪素膜を成膜したら、加
熱処理またはレーザー光の照射を行って非晶質珪素膜を
結晶化させる。こうして図示しない結晶性珪素膜を得
る。
【0007】次にこの結晶性珪素膜をパターニングし
て、後に薄膜トランジスタの活性層となる領域を形成す
る。(図3(A)では303、304、305で活性層
は示される)
【0008】次に活性層を覆ってゲイト絶縁膜として機
能する酸化珪素膜306をプラズマCVD法でもって成
膜する。酸化珪素膜306の厚さは1000〜1500
Åの厚さに選択される。
【0009】さらにゲイト電極307を金属材料やシリ
サイド材料で形成する。こうして図3(A)に示す状態
を得る。
【0010】さらにこの状態で不純物イオンのドーピン
グを行い、ソース領域303とドレイン領域305とチ
ャネル形成領域304とを自己整合的に形成する。さら
に加熱処理やレーザー光の照射を行い、不純物イオンの
注入された領域のアニールを行う。
【0011】次に第1の層間絶縁膜308として窒化珪
素膜または酸化珪素膜をプラズマCVD法でもって成膜
する。この第1の層間絶縁膜308の膜厚は2000Å
〜6000Åの範囲から選択される。
【0012】次にコンタクトホールの形成を行い、適当
な金属材料でもって、ソース電極およびそこから延在し
た配線309が形成される。(図3(B))
【0013】次に第2の層間絶縁膜310を酸化珪素膜
や窒化珪素膜で形成する。この第2の層間絶縁膜の厚さ
はその表面の平坦性を確保するために7000Å以上の
厚さとする。
【0014】さらにコンタクトホール311の形成を行
う。こうして図3(C)に示す状態を得る。
【0015】そして画素電極を構成するITO電極31
2を形成する。こうしてアクティブマトリクス領域の画
素領域に配置される薄膜トランジスタ部分が完成する。
【0016】このような作製工程において、画素電極3
12を形成する状況において以下に説明するような問題
が生じる。
【0017】近年、配線パターンや薄膜トランジスタの
パターンの大きさが、ますます小さくなる傾向になる。
これは装置の集積化をさらに高めることが要求されてい
るからである。またアクティブマトリクス型の液晶表示
装置においては、画素の開口率を高めるためにこのパタ
ーンを縮小化することが要求されている。
【0018】このようなパターンの縮小化を進めて行く
と、311で示されるような開孔の大きさも当然小さく
する必要が生じる。しかし、コンタクトホール311を
小さくしてゆくと、画素電極312を形成する際にその
構成材料(ITO材料)が寸法の小さい開孔の中に被覆
性よく成膜されないという問題が生じる。そしてこの結
果、必要とするコンタクトをとることが困難になるとい
う問題が生じる。
【0019】即ち、コンタクトホールが細長くなってし
まうので、その内部においてコンタクトをとるための材
料が途中で切れたりしてしまう状態が生じ、結果として
コンタクト不良が発生してしまう。
【0020】
【発明が解決しようとする課題】本明細書で開示する発
明は、パターンの微細化に従って発生するコンタクト不
良の問題を解決する技術を提供することを課題とする。
【0021】
【課題を解決するための手段】本明細書で開示する発明
の一つは、図1にその具体的な例を示すように、多層に
構成された絶縁膜114と116と117とを有した半
導体装置であって、前記多層膜の最上層117は樹脂材
料でなり、前記多層膜にはコンタクトホール119が形
成されており、前記コンタクトホール119の前記樹脂
材料部分100はオーバーエッチングされていることを
特徴とする。
【0022】上記の構成を採用することにより、パター
ンが微細化し、コンタクト部分の面積が小さくなっても
電極120によるソース領域110へのコンタクトを確
実なものとすることができる。また100の部分をテー
パー形状にすることで、この部分の電極(配線)120
の段切れを防止することができる。
【0023】また117として樹脂材料を用いること
で、その表面の平坦性を確保することができる。例えば
120で示される画素電極を形成した最に部分的に画素
電極から印加される電界が乱れたりすることのない構成
とすることができる。
【0024】他の発明の構成は、図1にその具体的な例
を示すように、珪化膜でなる絶縁膜116を形成する工
程と、前記珪化膜上に樹脂材料でなる絶縁膜117を形
成し珪化膜116と樹脂材料117とでなる積層膜を形
成する工程と、前記積層膜にコンタクトホール119を
形成する工程と、樹脂材料を選択的にエッチングする手
段を用いて前記樹脂材料117を等方的にエッチング
し、前記コンタクトホール119の開孔部を広げ201
で示される開孔を形成するる工程と、を有することを特
徴とする。
【0025】樹脂材料だけを選択的にエッチングするこ
とにより、119で示される開孔は間口の広い、コンタ
クトのとり易い形状とすることができる。また、等方性
のエッチングを用いることにより、100で示されるよ
うなテーパー形状を形成することができ、その上に形成
される電極や配線が切断されることがない構成とするこ
とができる。
【0026】珪化膜としては、酸化珪素膜、窒化珪素
膜、酸化窒化珪素から選ばれた膜を利用することができ
る。
【0027】
【実施例】
〔実施例1〕本実施例では、アクティブマトリクス型の
液晶表示装置の画素領域に配置される薄膜トランジスタ
の作製工程を示す。
【0028】図1に本実施例の薄膜トランジスタの作製
工程を示す。まずガラス基板または石英基板101上に
下地膜として酸化珪素膜102をプラズマCVD法によ
り、3000Åの厚さに成膜する。
【0029】次に図示しない非晶質珪素膜を500Åの
厚さに成膜する。この非晶質珪素膜は後に薄膜トランジ
スタの活性層を構成するための出発膜となる。この非晶
質珪素膜の成膜は、プラズマCVD法または減圧熱CV
D法でもって成膜する。
【0030】次にレーザー光の照射または加熱処理によ
り、図示しない非晶質珪素膜を結晶化させ、結晶性珪素
膜を得る。この結晶性珪素膜が後に薄膜トランジスタの
活性層を構成する。
【0031】図示しない結晶性珪素膜を得たら、パター
ニングを施すことにより、薄膜トランジスタの活性層1
03を形成する。こうして図1(A)に示す状態を得
る。
【0032】図1(A)に示す状態を得たら、図3
(A)に示すようにゲイト絶縁膜として機能する酸化珪
素膜104をプラズマCVD法でもって成膜する。この
酸化珪素膜104の膜厚は1000Åとする。
【0033】さらに後にゲイト電極を構成するアルミニ
ウム膜105を4000Åの厚さに成膜する。成膜方法
はスパッタ法を用いる。こうして図5(A)に示す状態
を得る。(以下図5に従って工程を説明する)
【0034】図5(A)に示すアルミニウム膜105中
には、スカンジウムを0.1 〜0.3 重量%の割合で含有さ
せる。これは、後の工程においてアルミニウムの以上成
長が進行し、ヒロックやウィスカーと呼ばれる突起物が
形成されてしまうことを抑制するためである。
【0035】アルミニウム膜105を成膜したら、その
表面に100Å厚程度の極薄い陽極酸化膜(図示せず)
を形成する。この陽極酸化膜は、電解溶液として3%の
エチレングリコール溶液をアンモニア水で中和したもの
を用いて行う。この陽極酸化膜の膜厚の制御は、印加電
圧を選択することによって行うことができる。
【0036】次に図5(B)に示すようにアルミニウム
膜105をパターニングすることにより、ゲイト電極1
06を形成する。さらにゲイト電極106を陽極とした
陽極酸化を再び行うことによって、多孔質状の陽極酸化
膜107を形成する。
【0037】この陽極酸化は、電解溶液として3%のシ
ュウ酸水溶液を用いて行う。この陽極酸化工程で形成さ
れる陽極酸化膜は、多孔質状を有したものとなる。また
その成長距離は、数μm程度までの間で選択することが
できる。なおこの場合の陽極酸化膜の成長距離は陽極酸
化時間により制御することができる。
【0038】こうして図5(B)に示す状態を得る。図
5(B)に示す状態を得たら、再び緻密な陽極酸化膜の
形成を行う。即ち、電解溶液として3%のエチレングリ
コール溶液をアンモニア水で中和したものを用い、ゲイ
ト電極106を陽極として陽極酸化を行う。
【0039】この陽極酸化工程においては、緻密な陽極
酸化膜108が形成される。この工程では、多孔質状の
陽極酸化膜107に内部に電解溶液が侵入するので、ゲ
イト電極106の表面を覆うようにして緻密な陽極酸化
膜108が形成される。
【0040】この緻密な陽極酸化膜108の膜厚は、5
00Åとする。この緻密な陽極酸化膜は、ヒロックやウ
ィスカーの防止、さらに後に形成されるオフセットゲイ
ト領域の形成に寄与、といった役割を有している。
【0041】こうして図5(C)に示す状態を得る。図
5(C)に示す状態を得たら、一導電型を付与するため
の不純物イオンの注入を行う。ここでは、Nチャネル型
の薄膜トランジスタを作製するためにP(リン)イオン
の注入を行う。
【0042】この不純物イオンの注入を行うことによっ
て、ソース領域109とドレイン領域110が自己整合
的に形成される。(図5(C))
【0043】次に多孔質状の陽極酸化膜107を除去
し、図5(D)に示す状態を得る。この状態で、チャネ
ル形成領域112、さらにオフセットゲイト領域111
と113が画定する。
【0044】オフセットゲイト領域111と113は、
多孔質状の陽極酸化膜107と緻密な陽極酸化膜108
の膜厚でもって形成される。
【0045】図5(D)に示す状態を得たら、レーザー
光の照射を行い、不純物イオンの注入された領域のアニ
ールを行う。
【0046】次に図1(B)に示すように第1の層間絶
縁膜114として窒化珪素膜をプラズマCVD法でもっ
て3000Åの厚さに成膜する。そしてさらに第2の層
間絶縁膜116として酸化珪素膜をプラズマCVD法で
もって3000Åの厚さに成膜する。
【0047】次にソース領域109に通じるコンタクト
ホールの形成を行い、適当な金属材料でもって、ソース
電極およびそこから延在した配線115を形成する。
【0048】次に樹脂材料でもって第3の層間絶縁膜1
17を3μmの厚さに形成する。この第3の層間絶縁膜
117は、その表面の平坦性を確保するためと、低比誘
電率の材料を必要とすることから、樹脂材料を用いるこ
とが重要となる。
【0049】上記の平坦性を確保する必要性は、その表
面に画素電極が形成されることに関係する。即ち、画素
電極を平坦な表面上に形成することで、液晶に印加され
る電界を均一なものとし、表示に乱れのないものとする
ために上記の第3の層間絶縁膜の平坦性が必要とされ
る。
【0050】また、樹脂材料は酸化珪素や窒化珪素に比
較して低い比誘電率を有したものを選択できるので、後
に形成される画素電極と薄膜トランジスタとの間に形成
される容量の影響を低減させることができ、この意味で
も樹脂材料を用いることは重要となる。
【0051】樹脂材料でなる第3の層間絶縁膜117を
成膜したら、フォトレジスト118をマスクとして、コ
ンタクトホール(開孔)119を形成する。図1(C)
【0052】このコンタクトホール119の形成は、ド
ライエッチングによって行う。ここでコンタクトホール
119は薄膜トランジスタの寸法の微細化に従って、小
さなものとする必要がある。
【0053】例えば、コンタクト部分の寸法は1μmφ
またはそれ以下とすることが必要とされる。しかし、コ
ンタクトホール119は細長いものとなるので、ドレイ
ン領域110に対して直接コンタクトを採ることが困難
になる。
【0054】そこで本実施例においては、図1(C)に
示す工程において樹脂材料117にコンタクトホール1
19を形成した後、さらに樹脂材料に対して選択的な等
方的なエッチングをドライエッチングによって行う。
【0055】本実施例で注目すべきは、この等方的エッ
チングがフォトレジスト118を除去した後に行われる
点である。即ち、樹脂材料の選択的なエッチングが酸素
雰囲気において容易に実施できる点を利用する。
【0056】この工程によりコンタクトホール部(開孔
部)119の樹脂材料でなる第3の層間絶縁膜117の
分だけが選択的にエッチングされ、その入口の部分が広
げられたコンタクトホール部201が形成される。(図
2(A))
【0057】このエッチングは、酸素を主成分とするガ
スを用いたプラズマエッチングによって行う。
【0058】この際、樹脂材料でなる第3の層間絶縁膜
117はその膜厚も減少する。また、等方的に層間絶縁
膜117が後退していくので、開口の縁の部分100が
テーパー状にあるいはRがついた状態となる。
【0059】このような形状とすることで、後にコンタ
クトをとるために形成される電極が縁部分で段切れたり
することがない構成とすることができる。
【0060】このコンタクトホール部201の寸法は例
えば2μmφとすることができる。
【0061】こうして図2(A)に示す状態を得る。次
に図2(B)に示すように画素電極202をITOでも
って構成する。
【0062】この際、第3の層間絶縁膜117に樹脂材
料を用いてその表面の平坦性を確保しているので、画素
電極202の平坦性をも確保することができる。また、
第3の層間絶縁膜117の膜厚を厚くし、その比誘電率
を小さなものとすることができるので、図に示すように
画素電極と薄膜トランジスタ部とが重なるように画素電
極を配置することができる。
【0063】さらに、コンタクトホール201の間口を
大きくすることができるので、パターンを微細化してい
った場合でも画素電極202とドレイン領域110との
コンタクトを確実なものとすることができる。
【0064】こうして図2(B)に示すアクティブマト
リクス型の液晶表示装置の画素領域に配置される薄膜ト
ランジスタが完成する。
【0065】〔実施例2〕本実施例は、実施例1に示す
構成において、下地膜102とゲイト絶縁膜104を共
に酸化窒化珪素膜(SiOx y )で構成したことを特
徴とする。
【0066】半導体でなる活性層103とそれを包む状
態で配置される下地膜102及びゲイト絶縁膜104と
の界面の状態は、薄膜トランジスタの動作に大きな影響
を与える。
【0067】一般に下地膜としては、酸化珪素膜等が利
用される。しかし、その膜質に特に注意が払われるもの
ではない。一方ゲイト絶縁膜については、薄膜トランジ
スタの特性を大きく左右するものとしてその膜質に大き
な注意が払われている。
【0068】本発明者等の知見によれば、活性層の下に
位置する下地膜についてもゲイト絶縁膜と同様にその膜
質について大きな注意は払うことが必要である。これ
は、下地膜の膜質が薄膜トランジスタの長期の信頼性に
対して大きな影響を与えることに起因する。
【0069】そこで本実施例においては、電気的な安定
性に優れた酸化窒化珪素膜を下地膜とゲイト絶縁膜とに
用いることによって、信頼性の高い薄膜トランジスタを
得ることができる。
【0070】酸化窒化珪素膜の作製方法としては、TE
OSガスにN2 Oガスを混合したガスを用いたプラズマ
CVD法により成膜することができる。
【0071】また酸素とアンモニアとを混合したガスを
用いたプラズマCVD法によって成膜することもでき
る。
【0072】〔実施例3〕本実施例は、樹脂材料で構成
された層間絶縁膜の開孔を広げる別な技術手段に関す
る。
【0073】図4に本実施例の開孔の形成方法を示す。
まず図4(A)に示すように酸化珪素膜または窒化珪素
膜等の珪化膜でなる第1の層間絶縁膜401を形成す
る。ここでは、第1の層間膜の下側の層は特に示さない
が、第1の層間絶縁膜の下側の層を半導体層や電極や配
線、また他の絶縁層とすることは任意である。
【0074】第1の層間絶縁膜401を形成したら、そ
の上に樹脂材料でなる第2の層間絶縁膜402を形成す
る。さらに第2の層間絶縁膜402の上にフォトレジス
トでなるマスク403を形成する。このレジストマスク
403は、開孔部404を有しており、この部分で樹脂
材料でなる第2の層間絶縁膜402を露呈する構成とな
っている。(図4(A))
【0075】次にレジストマスク403を用いて第1の
層間絶縁膜401と第2の層間絶縁膜402とをエッチ
ングし、開孔405を得る。このエッチングは、RIE
法を用いたドライエッチングによって行う。
【0076】このエッチング工程においては、垂直方向
に異方性を有したエッチングが行われるので、405で
示されるような開孔が形成される。(図4(B))
【0077】次に等方性を有したエッチング技術である
酸素プラズマアッシングを行い、レジストマスク403
と第2の層間絶縁膜402をアッシングする。この際、
レジストマスクはその膜厚が後退する。また同時に開孔
部がテーパー状あるいはRが付いた状態になる。
【0078】さらに第2の層間絶縁膜も樹脂材料である
ので、その開孔部は406で示されるようなテーパー状
あるいはRのついた形状に形成される。
【0079】この時、実施例1に示した方法と異なり、
樹脂材料でなる第2の層間絶縁膜の膜厚は薄くならな
い。(その代わり、レジストマスク403の膜厚が薄く
なる)
【0080】こうして図4(C)に示す状態を得る。そ
してレジストマスク403を除去する。さらにコンタク
トをとるための電極または配線407を形成する。
【0081】こうして図4(D)に示す状態を得る。本
実施例が特徴とするのは、最初に開孔405を形成する
ために用いたマスクを再度利用して、406で示される
ような、コンタクトのとりやすいテーパーの付いた開孔
部を形成することにある。
【0082】即ち、特に新たにマスクを用いずに図4
(D)に示すような断面形状を有した開孔を形成するこ
とを特徴とする。
【0083】また本実施例に示す構成においては、樹脂
材料でなる第2の層間絶縁膜402の膜厚が薄くなるこ
とがない点も特徴である。
【0084】〔実施例4〕本実施例は、樹脂材料で構成
された層間絶縁膜の開孔を広げる別な技術手段に関す
る。
【0085】図6に本実施例の開孔の形成方法を示す。
図6はソース/ドレインコンタクトホール部の拡大図で
ある。
【0086】図6(A)の構造は、まず活性層601上
に酸化珪素膜からなるゲイト絶縁膜602が1500Åの厚
さに積まれ、その上に窒化珪素からなる第1の層間絶縁
膜603が3000Åの厚さに、酸化珪素膜からなる第2の
層間絶縁膜604が3000Åの厚さに積まれている。さら
に、その上には樹脂材料からなる第3の層間絶縁膜60
5が3μmの厚さに積まれている。
【0087】この状態において、TFTの全体図は図1
(B)の様な構造となっている。
【0088】次に、図6(A)に示す様に第3の層間絶
縁膜605の上に金属薄膜606を500 〜2000Åの厚さ
に形成する。この金属薄膜606は後に第1、第2、第
3の層間絶縁膜603、604、605をドライエッチ
ングする際のマスクとしての役割を持つ。本実施例で
は、金属薄膜606としてスパッタ法によりTi(チタ
ン)を500Åの厚さに形成した。
【0089】次に、フォトレジスト607でマスクして
金属薄膜606を選択的にエッチングする。このエッチ
ングは、SiCl4 、Cl2 、BCl3をエッチングガスとしてド
ライエッチング法により行う。ガス圧力は80mTorr 、印
加電力は1400Wとする。
【0090】以上の工程により、図6(A)の状態が得
られる。図6(A)の状態が得られたら、フォトレジス
ト607を専用の剥離液で除去する。
【0091】次に、図6(B)に示す様に、ゲイト絶縁
膜602及び第1、第2、第3の層間絶縁膜603、6
04、605をRIEモードのドライエッチング法によ
りエッチングする。このエッチングはエッチングガスを
切り換えることで連続的に行うことができる。
【0092】エッチングは13.56MHzの高周波パルスで形
成されたプラズマを利用して行う。エッチングガスはO
2 :75sccmとCF4 :25sccmを用い、ガス圧力は100mTo
rrとする。また、印加電力は500 Wとする。
【0093】こうして、図6(B)に示す様に活性層6
01のコンタクト部が露出した状態が得られる。この状
態ではコンタクトホールの径が1μmφ程度であるのに
対して、コンタクトホールの深さは約3.8 μmとなり、
非常に活性層とのコンタクトを取りにくい構造となって
いる。
【0094】そこで、図6(B)の状態でO2 プラズマ
を用いた等方的なプラズマエッチングを行う。すると、
樹脂材料からなる第3の層間絶縁膜605が選択的にエ
ッチングされ、図6(C)の様な状態が得られる。
【0095】この時、金属薄膜606と第3の層間絶縁
膜605との密着性が良く、第3の層間絶縁膜605と
その下に位置する他の絶縁膜(ゲイト絶縁膜602、第
1、第2の層間絶縁膜603、604)との選択比が5
以上であることが望ましい。
【0096】上記の条件を満たす場合、図7(A)に示
す様な形状が得られる。また、選択比が5以上であって
も、密着性に欠ければ図7(B)の様になだらかなテー
パー701が形成され、必要以上に大きく拡がった形状
となる。これでは、素子の微細化を進める上で障害とな
る。
【0097】また逆に、密着性が良くても選択比に差が
なければ図7(C)の様に全ての絶縁膜が同時にサイド
エッチングされる。また、選択比が1以下であれば図7
(D)の様なえぐれ部分702が形成されてしまう。
【0098】図6(C)の状態が得られたら、ドライエ
ッチング法により金属薄膜606を除去する。次いで、
配線または電極となる導電性薄膜608を形成すれば、
図6(D)の状態が得られる。
【0099】本実施例が特徴とするのは、樹脂材料から
なる第3の層間絶縁膜605のサイドエッチングを利用
して、コンタクトのとりやすい形状から構成される開孔
部を形成することにある。
【0100】また、本実施例において、図6(B)の状
態で樹脂材料からなる第3の層間絶縁膜605をエッチ
ングする工程から、図6(C)の状態で金属薄膜606
を除去する工程までを連続的に行えることも特徴であ
る。
【0101】即ち、上記複数の工程を全てドライエッチ
ングで行った場合、エッチングガス等の条件をプログラ
ムで自動変更することにより、大気開放せずにコンタク
トホールを形成することが出来る。
【0102】このことは、スループットの向上と同時に
生産歩留りの上昇といった効果を付与する点で重要であ
る。
【0103】〔実施例5〕本実施例は、実施例4におい
て、金属薄膜の代わりに珪化膜でなる絶縁膜を用いた場
合の例である。珪化膜でなる絶縁膜はエッチング除去が
金属薄膜よりも容易、かつ、簡便であるため汎用性が高
い利点を有する。
【0104】上記の珪化膜でなる絶縁膜としては、酸化
珪素膜、窒化珪素膜、酸化窒化珪素膜(SiOx y
が挙げられる。これらの絶縁膜はプラズマCVD法、減
圧熱CVD法等の手段により形成する。
【0105】また、PSGやBSG等に代表される酸化
珪素系被膜形成用塗布液を用いてスピン法による被膜形
成を行っても良い。スピン法による被膜形成は以下の手
順で行う。
【0106】まず、被膜形成用塗布液を基体上に塗布し
た後、基体を保持するステージを回転させる。この行程
において余分な被膜形成用塗布液は全て排除され、基体
上には薄く、均一な被膜が形成される。また、ステージ
の回転数を変えることで、所望の膜厚の被膜を形成する
ことができる。
【0107】次に150℃程度のベークを行い、塗布さ
れた被膜の晶質化を行う。この際、ベークの温度や時間
を変えることで被膜の膜質を調節することが可能であ
る。
【0108】以上の様に、スピン法による場合、比較的
簡便に酸化珪素膜を形成することができる。即ち、スル
ープットを大幅に向上することが可能である。
【0109】〔実施例6〕本実施例は、本明細書に開示
する発明を利用して多層配線を有する集積回路を構成す
る例である。単結晶珪素ウエハーを用いた集積回路にお
いて、その集積化を高めるために、素子を多層に構成
し、また配線も多層に構成することが必要とされてい
る。
【0110】このような多層構造においてもコンタクト
を確実にとることが要求される。そこで、本明細書に開
示する発明を利用することにより、微細で多層に構成さ
れた集積回路においても確実なコンタクトをとることが
できる。
【0111】図8に例として3層構造からなる集積回路
の構成を示す。まず、金属材料からなる第1の配線電極
801を形成する。ここでは、第1の配線電極801の
下側の層は特に示さないが、第1の配線電極801の下
側の層を半導体層や電極や配線、また他の絶縁層とする
ことは任意である。
【0112】次に、第1の配線電極801を覆って珪化
膜からなる絶縁膜802を形成し、さらにその上に樹脂
材料からなる絶縁膜803を形成する。前記絶縁膜80
2及び803からなる積層膜は第1の層間絶縁膜として
機能する。
【0113】次に、第1の層間絶縁膜にコンタクトホー
ル804を形成して、図8(A)の状態を得る。
【0114】次いで、樹脂材料からなる絶縁膜803を
選択的にオーバーエッチングしてコンタクトホールの開
孔口を拡げる。この工程は、実施例1、3、4のいずれ
の手段によっても良い。
【0115】次に、金属材料からなる第2の配線電極8
05を形成して、図8(B)の状態を得る。この際、コ
ンタクトホールの開孔口が広いため被覆性良く第1の配
線電極801とのコンタクトが取れる。
【0116】図8(B)の状態を得たら、第2の配線電
極805を覆って珪化膜からなる絶縁膜806を形成
し、さらにその上に樹脂材料からなる絶縁膜807を形
成する。前記絶縁膜806及び807からなる積層膜は
第2の層間絶縁膜として機能する。
【0117】次に、第2の層間絶縁膜にコンタクトホー
ル808を形成して、図8(C)の状態を得る。
【0118】次いで、樹脂材料からなる絶縁膜807を
選択的にオーバーエッチングしてコンタクトホールの開
孔口を拡げる。この工程は、実施例1、3、4のいずれ
の手段によっても良い。
【0119】次に、金属材料からなる第3の配線電極8
09を形成して、図8(D)の状態を得る。この際、コ
ンタクトホールの開孔口が広いため被覆性良く第2の配
線電極805とのコンタクトが取れる。
【0120】本実施例は図8(D)に示す様に、三層の
配線電極を内包する多層構造の例であるが、集積化に伴
ってさらに積層回数が増した場合についても応用が効く
ことは言うまでもない。
【0121】以上の様に、本明細書で開示する発明を利
用することで、層毎に平坦性を確保するこができ、また
確実なコンタクトを採ることができ、また配線の信頼性
を高めることができる。
【0122】〔実施例7〕本実施例は、本明細書に開示
する発明を利用して多層配線を有する集積回路を構成す
る例である。実施例5との相違点は、一部の配線電極同
士の接続をW(タングステン)の選択成長を利用して行
う点である。
【0123】Wの選択成長技術は、配線形成技術、特に
その微細加工技術の一つとしてここ数年注目されてきた
技術である。概要は、主に原料ガスとしてWF6 とSi
4 とを用いた熱CVD法により、Wの薄膜を選択的に
成膜するものである。この際、酸化珪素膜上に成膜され
にくいという特徴がある。
【0124】即ち、酸化珪素膜に形成されたコンタクト
ホールの内部のみを選択的にWで埋め込むことが可能で
あり、集積回路の設計においてコンタクトホールのマー
ジンを稼ぐことができるという利点がある。
【0125】だがこの技術は比較的高温で行われるた
め、樹脂材料を層間絶縁膜として用いることが困難とな
る場合が多い。また、深いコンタクトホールにWを埋め
込む場合にスループットの低下といった問題も発生す
る。
【0126】従って、最終的な高温加熱工程の後に層間
絶縁膜として樹脂材料を用いて本発明を実施すること
は、特に回路設計の上で有利である。
【0127】例えば、浅いコンタクトホールはWの選択
成長で埋め込み、深いコンタクトホールが必要な場合
は、予め汎用性の高い樹脂材料を層間絶縁膜として用い
て本発明を利用すれば良い。
【0128】〔実施例8〕本実施例は、樹脂材料で構成
された層間絶縁膜の開孔を広げる別な技術手段に関す
る。
【0129】図9に本実施例の開孔の形成方法を示す。
まず図9(A)に示すように酸化珪素膜または窒化珪素
膜等の珪化膜でなる第1の層間絶縁膜401を形成す
る。ここでは、第1の層間膜の下側の層は特に示さない
が、第1の層間絶縁膜の下側の層を半導体層や電極や配
線、また他の絶縁層とすることは任意である。
【0130】第1の層間絶縁膜401を形成したら、そ
の上に樹脂材料でなる第2の層間絶縁膜402を形成す
る。さらに第2の層間絶縁膜402の上にフォトレジス
トでなるマスク403を形成する。このレジストマスク
403は、開孔部404を有しており、この部分で樹脂
材料でなる第2の層間絶縁膜402を露呈する構成とな
っている。(図9(A))
【0131】次にレジストマスク403を用いて第1の
層間絶縁膜401と第2の層間絶縁膜402とをエッチ
ングし、開孔405を得る。このエッチングは、RIE
法を用いたドライエッチングによって行う。
【0132】このエッチング工程においては、垂直方向
に異方性を有したエッチングが行われるので、405で
示されるような開孔が形成される。(図9(B))
【0133】次に等方性を有したエッチング技術である
酸素プラズマアッシングを行い、レジストマスク403
と第2の層間絶縁膜402をアッシングする。この際、
レジストマスクはその膜厚が後退する。また同時に開孔
部がテーパー状あるいはRが付いた状態になる。
【0134】さらに第2の層間絶縁膜も樹脂材料である
ので、その開孔部は406で示されるようなテーパー状
あるいはRのついた形状に形成される。
【0135】この時、実施例1に示した方法と異なり、
樹脂材料でなる第2の層間絶縁膜の膜厚は薄くならな
い。(その代わり、レジストマスク403の膜厚が薄く
なる)
【0136】また、アッシングの後にさらにドライエッ
チングを行うことで、901で示されるようなテーパー
を有した形状に酸化珪素膜または窒化珪素膜でなる第1
の層間絶縁膜401の開孔を広げる。
【0137】こうして図9(C)に示す状態を得る。そ
してレジストマスク403を除去する。さらにコンタク
トをとるための電極または配線407を形成する。
【0138】こうして図9(D)に示す状態を得る。本
実施例が特徴とするのは、最初に開孔405を形成する
ために用いたマスクを再度利用して、406、901で
示されるような、コンタクトのとりやすいテーパーの付
いた開孔部を形成することにある。
【0139】
【発明の効果】図2(A)に201で示されるように、
コンタクトホールの間口の部分を広くすることで、微細
なパターンに対するコンタクトホールであってもコンタ
クトを容易にすることができる。特に図2(A)に示す
開孔201の形成は、先に形成された開孔119を利用
して自己整合的に行われるので、新たなマスクを利用し
なくてよいという特徴を有している。そして装置の生産
歩留りや信頼性を大きく高めることができる。
【0140】本明細書で開示する発明は、アクティブマ
トリクス型の液晶表示装置にのみ利用できるものではな
く、アクティブマトリクス型のEL表示装置やアクティ
ブマトリクス型のプラズマディスプレイにも利用するこ
とができる。
【0141】また、微細化が進められているICのよう
な集積回路における多層膜構造に対しても十分に応用す
ることができる。
【図面の簡単な説明】
【図1】 薄膜トランジスタの作製工程を示す図。
【図2】 薄膜トランジスタの作製工程を示す図。
【図3】 従来における薄膜トランジスタの作製工程を
示す図。
【図4】 コンタクトホールの形成工程を示す図。
【図5】 薄膜トランジスタの作製工程を示す図。
【図6】 コンタクトホールの形成工程を示す図。
【図7】 コンタクトホールの形状を示す図。
【図8】 多層配線構造を示す図。
【図9】 コンタクトホールの形成工程を示す図。
【符号の説明】
101 ガラス基板(または石英基板) 102 下地膜(酸化珪素膜) 103 活性層 104 ゲイト絶縁膜(酸化珪素膜) 105 アルミニウム膜 106 ゲイト電極 107 多孔質状の陽極酸化膜 108 緻密な陽極酸化膜 109 ソース領域 110 ドレイン領域 111、113 オフセットゲイト領域 114 第1の層間絶縁膜(窒化珪素膜) 115 ソース電極(ソース配線) 116 第2の層間絶縁膜(酸化珪素膜) 117 第3の層間絶縁膜(樹脂材料) 118 フォトレジスト 119 コンタクトホール(開孔) 201 コンタクトホール(開孔) 100 開孔の縁の部分 202 画素電極(ITO電極) 606 金属薄膜 701 テーパー部分 702 えぐれ部分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 仲沢 美佐子 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】多層に構成された絶縁膜を有した半導体装
    置であって、 前記多層膜の最上層は樹脂材料でなり、 前記多層膜にはコンタクトホールが形成されており、 前記コンタクトホールの前記樹脂材料部分はオーバーエ
    ッチングされていることを特徴とする半導体装置。
  2. 【請求項2】請求項1において、 樹脂材料でなる最上層の膜の表面は平坦性を有している
    ことを特徴とする半導体装置。
  3. 【請求項3】多層に構成された絶縁膜を有した半導体装
    置であって、 珪化膜でなる絶縁膜と樹脂材料でなる絶縁膜とを積層し
    た多層膜を有し、 前記多層膜の最下層は珪化膜でなる絶縁膜であることを
    特徴とする半導体装置。
  4. 【請求項4】請求項3において、珪化膜として、酸化珪
    素膜、窒化珪素膜、酸化窒化珪素から選ばれた膜が用い
    られることを特徴とする半導体装置。
  5. 【請求項5】珪化膜でなる絶縁膜を形成する工程と、 前記珪化膜上に樹脂材料でなる絶縁膜を形成し珪化膜と
    樹脂材料とでなる多層膜を形成する工程と、 前記多層膜にコンタクトホールを形成する工程と、 樹脂材料を選択的にエッチングする手段を用いて前記樹
    脂材料を等方的にエッチングし、前記コンタクトホール
    の開孔部を広げる工程と、 を有することを特徴とする半導体装置の作製方法。
  6. 【請求項6】請求項5において、コンタクトホールの開
    孔部を広げる工程において、 コンタクトホールを形成するために利用したレジストマ
    スクを等方的にエッチングすることを特徴とする半導体
    装置の作製方法。
  7. 【請求項7】珪化膜でなる絶縁膜を形成する工程と、 前記珪化膜上に樹脂材料でなる絶縁膜を形成し珪化膜と
    樹脂材料とでなる積層膜を形成する工程と、 前記積層膜にコンタクトホールを形成する工程と、 樹脂材料を選択的にエッチングする手段を用いて前記樹
    脂材料を等方的にエッチングし、前記コンタクトホール
    を中心としたテーパー形状を有した開孔を形成する工程
    と、 を有することを特徴とする半導体装置の作製方法。
  8. 【請求項8】請求項7において、樹脂材料でなる層の表
    面は平坦性を有していることを特徴とする半導体装置の
    作製方法。
  9. 【請求項9】請求項7において、珪化膜として、酸化珪
    素膜、窒化珪素膜、酸化窒化珪素から選ばれた膜が用い
    られることを特徴とする半導体装置の作製方法。
  10. 【請求項10】珪化膜でなる絶縁膜を形成する工程と、 前記珪化膜上に樹脂材料でなる絶縁膜を形成し珪化膜と
    樹脂材料とでなる積層膜を形成する工程と、 前記積層膜上に金属薄膜を形成する工程と、 前記金属薄膜を選択的にエッチングする工程と、 前記金属薄膜をマスクとして前記積層膜にコンタクトホ
    ールを形成する工程と、 樹脂材料を選択的にエッチングする手段を用いて前記樹
    脂材料を等方的にエッチングする工程と、 を有することを特徴とする半導体装置の作製方法。
  11. 【請求項11】珪化膜でなる絶縁膜を形成する工程と、 前記珪化膜上に樹脂材料でなる絶縁膜を形成し珪化膜と
    樹脂材料とでなる積層膜を形成する工程と、 前記積層膜上に珪化膜でなる絶縁膜を形成する工程と、 前記珪化膜でなる絶縁膜を選択的にエッチングする工程
    と、 前記珪化膜でなる絶縁膜をマスクとして前記積層膜にコ
    ンタクトホールを形成する工程と、 樹脂材料を選択的にエッチングする手段を用いて前記樹
    脂材料を等方的にエッチングする工程と、 を有することを特徴とする半導体装置の作製方法。
  12. 【請求項12】請求項10または請求項11において、 コンタクトホールを形成する工程と樹脂材料を等方的に
    エッチングする工程はドライエッチング法によるもので
    あり、前記二つの工程は大気開放せずに連続して行われ
    ることを特徴とする半導体装置の作製方法。
JP33289596A 1995-11-27 1996-11-27 半導体装置の作製方法 Expired - Fee Related JP4209477B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33289596A JP4209477B2 (ja) 1995-11-27 1996-11-27 半導体装置の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP33263095 1995-11-27
JP7-332630 1995-11-27
JP7-345631 1995-12-09
JP34563195 1995-12-09
JP33289596A JP4209477B2 (ja) 1995-11-27 1996-11-27 半導体装置の作製方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2004233978A Division JP4209822B2 (ja) 1995-11-27 2004-08-11 液晶表示装置の作製方法及びel表示装置の作製方法
JP2008203838A Division JP4999799B2 (ja) 1995-11-27 2008-08-07 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH09219453A true JPH09219453A (ja) 1997-08-19
JP4209477B2 JP4209477B2 (ja) 2009-01-14

Family

ID=27340552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33289596A Expired - Fee Related JP4209477B2 (ja) 1995-11-27 1996-11-27 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4209477B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7001801B2 (en) * 1999-06-02 2006-02-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device having first and second insulating films
US7598111B2 (en) 2003-11-25 2009-10-06 Samsung Mobile Display Co., Ltd. Thin film transistor and method of manufacturing the same
JP2012124494A (ja) * 2002-05-13 2012-06-28 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP2016111308A (ja) * 2014-12-10 2016-06-20 株式会社Joled 薄膜トランジスタ基板の製造方法
JPWO2018029546A1 (ja) * 2016-08-09 2019-06-13 株式会社半導体エネルギー研究所 表示装置の作製方法、表示装置、表示モジュールおよび電子機器
JP2020194977A (ja) * 2015-11-20 2020-12-03 株式会社半導体エネルギー研究所 半導体装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2500941A2 (en) * 1999-06-02 2012-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2500941A3 (en) * 1999-06-02 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7601572B2 (en) 1999-06-02 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7001801B2 (en) * 1999-06-02 2006-02-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device having first and second insulating films
JP2015019074A (ja) * 2002-05-13 2015-01-29 株式会社半導体エネルギー研究所 半導体装置
US9508756B2 (en) 2002-05-13 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2014059574A (ja) * 2002-05-13 2014-04-03 Semiconductor Energy Lab Co Ltd 表示装置、携帯情報端末、携帯電話
JP2014160823A (ja) * 2002-05-13 2014-09-04 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2014178698A (ja) * 2002-05-13 2014-09-25 Semiconductor Energy Lab Co Ltd 半導体装置
US8927994B2 (en) 2002-05-13 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2012124494A (ja) * 2002-05-13 2012-06-28 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
US9165991B2 (en) 2002-05-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US9966390B2 (en) 2002-05-13 2018-05-08 Semicondutcor Energy Laboratory Co., LTD. Display device
JP2012230383A (ja) * 2002-05-13 2012-11-22 Semiconductor Energy Lab Co Ltd 半導体装置
US7598111B2 (en) 2003-11-25 2009-10-06 Samsung Mobile Display Co., Ltd. Thin film transistor and method of manufacturing the same
JP2016111308A (ja) * 2014-12-10 2016-06-20 株式会社Joled 薄膜トランジスタ基板の製造方法
JP2020194977A (ja) * 2015-11-20 2020-12-03 株式会社半導体エネルギー研究所 半導体装置
US11329166B2 (en) 2015-11-20 2022-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, and an electronic device including the semiconductor device
US11942554B2 (en) 2015-11-20 2024-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, and an electronic device including the semiconductor device
JPWO2018029546A1 (ja) * 2016-08-09 2019-06-13 株式会社半導体エネルギー研究所 表示装置の作製方法、表示装置、表示モジュールおよび電子機器
US11054687B2 (en) 2016-08-09 2021-07-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, display device, display module, and electronic device

Also Published As

Publication number Publication date
JP4209477B2 (ja) 2009-01-14

Similar Documents

Publication Publication Date Title
JP6089374B2 (ja) 半導体装置の作製方法
JPH0744220B2 (ja) 高集積素子用微細コンタクト形成方法
JP4209477B2 (ja) 半導体装置の作製方法
US5949100A (en) Integrate circuit device including expanded contact holes and related structures
US5354713A (en) Contact manufacturing method of a multi-layered metal line structure
JP3686169B2 (ja) 半導体装置の配線方法
JP2000195950A (ja) 半導体装置及びその製造方法
JP4209822B2 (ja) 液晶表示装置の作製方法及びel表示装置の作製方法
JP3278933B2 (ja) 半導体装置の製造方法
US7598137B2 (en) Method for manufacturing semiconductor device including MIM capacitor
US20030049926A1 (en) Method for manufacturing bit line
KR100548594B1 (ko) 디램의 커패시터 노드 형성방법
KR100859254B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100359786B1 (ko) 반도체 소자의 제조방법
KR100895827B1 (ko) 캐패시터의 플레이트 전극 콘택 형성 방법
JPH08316322A (ja) アンチヒューズ素子およびその製造方法
KR20030001857A (ko) 반도체 소자의 캐패시터 제조방법
JPH1022233A (ja) 半導体装置の製造方法
JPH08264653A (ja) アンチヒューズ素子およびその製造方法
KR20000059612A (ko) 단차를 갖는 층간 절연막의 평탄화 방법
JPH06236863A (ja) 半導体装置の製造方法
JPH05335505A (ja) 接続構造の形成方法及び該接続構造の形成方法を用いた電子材料の形成方法
JP2001274356A (ja) 半導体装置及びその製造方法
KR19990085760A (ko) 캐패시터 제조방법
KR19980036829A (ko) 반도체 장치의 콘택홀 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080716

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081023

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees