JPH09214088A - セラミック基板のプリント配線基板への実装構造 - Google Patents
セラミック基板のプリント配線基板への実装構造Info
- Publication number
- JPH09214088A JPH09214088A JP8014736A JP1473696A JPH09214088A JP H09214088 A JPH09214088 A JP H09214088A JP 8014736 A JP8014736 A JP 8014736A JP 1473696 A JP1473696 A JP 1473696A JP H09214088 A JPH09214088 A JP H09214088A
- Authority
- JP
- Japan
- Prior art keywords
- board
- printed wiring
- wiring board
- ceramic
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＢＧＡタイプのセラミック基板とプリント配
線基板との間の半田接合部の耐疲労性を向上して、接合
信頼性を高める。 【解決手段】 セラミック基板２１とプリント配線基板
２５との間に介在させる中継基板２４は、熱膨張係数が
セラミック基板２１の熱膨張係数とプリント配線基板２
５の熱膨張係数との間にある材料で形成されている。セ
ラミック基板２１をプリント配線基板２５に実装する場
合には、まず、セラミック基板２１の下面に形成された
Ｉ／Ｏパッド２３と中継基板２４上面の半田接続用パッ
ド２７との間を高温半田バンプ２９で接合する。この
後、中継基板２４下面の半田接続用パッド２８とプリン
ト配線基板２５のＩ／Ｏパッド３０との間を高温半田ボ
ール３１とその接合材である共晶半田３２とで接合す
る。尚、中継基板２４の両面の半田接続用パッド２７，
２８はスルーホール導体２６で導通されている。
線基板との間の半田接合部の耐疲労性を向上して、接合
信頼性を高める。 【解決手段】 セラミック基板２１とプリント配線基板
２５との間に介在させる中継基板２４は、熱膨張係数が
セラミック基板２１の熱膨張係数とプリント配線基板２
５の熱膨張係数との間にある材料で形成されている。セ
ラミック基板２１をプリント配線基板２５に実装する場
合には、まず、セラミック基板２１の下面に形成された
Ｉ／Ｏパッド２３と中継基板２４上面の半田接続用パッ
ド２７との間を高温半田バンプ２９で接合する。この
後、中継基板２４下面の半田接続用パッド２８とプリン
ト配線基板２５のＩ／Ｏパッド３０との間を高温半田ボ
ール３１とその接合材である共晶半田３２とで接合す
る。尚、中継基板２４の両面の半田接続用パッド２７，
２８はスルーホール導体２６で導通されている。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡタイプのセ
ラミック基板をプリント配線基板に半田付けにより実装
する、セラミック基板のプリント配線基板への実装構造
に関するものである。
ラミック基板をプリント配線基板に半田付けにより実装
する、セラミック基板のプリント配線基板への実装構造
に関するものである。
【０００２】
【従来の技術】セラミック基板は、一般の樹脂製のプリ
ント配線基板と比較して、耐熱性に優れ、低熱膨張率、
高密度実装、高集積化、信号処理の高速化等の要求に対
応できることから、ＭＰＵ等の実装基板として不可欠な
ものになっている。しかし、セラミック基板は一般の樹
脂製のプリント配線基板と比較して高価であるため、耐
熱性、高速化等が特に要求される回路についてのみセラ
ミック基板で構成し、このセラミック基板を大型のプリ
ント配線基板（マザーボード）に半田付け等により実装
し、このプリント配線基板に実装した他のモジュールと
組み合わせて一つの回路ユニットを構成する場合が多
い。
ント配線基板と比較して、耐熱性に優れ、低熱膨張率、
高密度実装、高集積化、信号処理の高速化等の要求に対
応できることから、ＭＰＵ等の実装基板として不可欠な
ものになっている。しかし、セラミック基板は一般の樹
脂製のプリント配線基板と比較して高価であるため、耐
熱性、高速化等が特に要求される回路についてのみセラ
ミック基板で構成し、このセラミック基板を大型のプリ
ント配線基板（マザーボード）に半田付け等により実装
し、このプリント配線基板に実装した他のモジュールと
組み合わせて一つの回路ユニットを構成する場合が多
い。
【０００３】近年、セラミック基板のＩ／Ｏ数増大に対
応するために、ＢＧＡタイプのセラミック基板が開発さ
れている。このＢＧＡタイプは、図３に示すように、セ
ラミック基板１１の下面に多数のＩ／Ｏパッド１２を狭
ピッチで印刷・焼成し、このセラミック基板１１のＩ／
Ｏパッド１２とプリント配線基板１３上に形成されたＩ
／Ｏパッド１４との間を、高温半田ボール１５とその接
合材である共晶半田１６（低温半田）とで接合するよう
にしている。
応するために、ＢＧＡタイプのセラミック基板が開発さ
れている。このＢＧＡタイプは、図３に示すように、セ
ラミック基板１１の下面に多数のＩ／Ｏパッド１２を狭
ピッチで印刷・焼成し、このセラミック基板１１のＩ／
Ｏパッド１２とプリント配線基板１３上に形成されたＩ
／Ｏパッド１４との間を、高温半田ボール１５とその接
合材である共晶半田１６（低温半田）とで接合するよう
にしている。
【０００４】
【発明が解決しようとする課題】ところで、セラミック
基板１１は、樹脂製のプリント配線基板１３と比較して
熱膨張係数が著しく小さいため、使用時の発熱により両
基板１１，１３の熱膨張率の相違から半田ボール１５の
接合材である共晶半田１６に大きな剪断応力が作用し、
その繰り返しにより共晶半田１６に疲労クラックが生じ
るおそれがある。このため、従来は耐疲労半田材料を使
用したり、セラミック基板１１のサイズを極力小さくし
て、共晶半田１６に作用する剪断応力を低下させること
で、疲労破壊対策を行っていた。
基板１１は、樹脂製のプリント配線基板１３と比較して
熱膨張係数が著しく小さいため、使用時の発熱により両
基板１１，１３の熱膨張率の相違から半田ボール１５の
接合材である共晶半田１６に大きな剪断応力が作用し、
その繰り返しにより共晶半田１６に疲労クラックが生じ
るおそれがある。このため、従来は耐疲労半田材料を使
用したり、セラミック基板１１のサイズを極力小さくし
て、共晶半田１６に作用する剪断応力を低下させること
で、疲労破壊対策を行っていた。
【０００５】しかし、近年、セラミック基板１１に実装
するＬＳＩチップ１７が益々高機能化・高集積化するに
従って、セラミック基板１１のＩ／Ｏ数が益々増大し、
それに伴ってセラミック基板１１のサイズが大きくなる
傾向にある。このため、上記従来の疲労破壊対策では、
半田接合部の耐疲労性が不足するようになってきてい
る。
するＬＳＩチップ１７が益々高機能化・高集積化するに
従って、セラミック基板１１のＩ／Ｏ数が益々増大し、
それに伴ってセラミック基板１１のサイズが大きくなる
傾向にある。このため、上記従来の疲労破壊対策では、
半田接合部の耐疲労性が不足するようになってきてい
る。
【０００６】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、ＢＧＡタイプのセラ
ミック基板とプリント配線基板との間の半田接合部の耐
疲労性を向上でき、接合信頼性を高めることができるセ
ラミック基板のプリント配線基板への実装構造を提供す
ることにある。
たものであり、従ってその目的は、ＢＧＡタイプのセラ
ミック基板とプリント配線基板との間の半田接合部の耐
疲労性を向上でき、接合信頼性を高めることができるセ
ラミック基板のプリント配線基板への実装構造を提供す
ることにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１の実装構造は、セラミック基板と
プリント配線基板との間に、両基板の熱膨張係数の間に
ある熱膨張係数を有する中継基板を介在させた実装構造
であって、前記中継基板に、前記セラミック基板下面に
列設されたＩ／Ｏパッドに対応してスルーホール導体を
設けると共に、前記セラミック基板のＩ／Ｏパッドと前
記中継基板のスルーホール導体と前記プリント配線基板
のＩ／Ｏパッドとの間をそれぞれ半田付けにより接合し
た構成としたものである。
に、本発明の請求項１の実装構造は、セラミック基板と
プリント配線基板との間に、両基板の熱膨張係数の間に
ある熱膨張係数を有する中継基板を介在させた実装構造
であって、前記中継基板に、前記セラミック基板下面に
列設されたＩ／Ｏパッドに対応してスルーホール導体を
設けると共に、前記セラミック基板のＩ／Ｏパッドと前
記中継基板のスルーホール導体と前記プリント配線基板
のＩ／Ｏパッドとの間をそれぞれ半田付けにより接合し
た構成としたものである。
【０００８】この構成では、セラミック基板とプリント
配線基板との間に介在される中継基板は、熱膨張係数が
セラミック基板の熱膨張係数とプリント配線基板の熱膨
張係数との間にあるので、半田で接合する基板間の熱膨
張係数の差が小さくなる。この結果、使用時の熱サイク
ルにより半田接合部に加わる剪断応力が小さくなり、半
田接合部の耐疲労性が向上する。
配線基板との間に介在される中継基板は、熱膨張係数が
セラミック基板の熱膨張係数とプリント配線基板の熱膨
張係数との間にあるので、半田で接合する基板間の熱膨
張係数の差が小さくなる。この結果、使用時の熱サイク
ルにより半田接合部に加わる剪断応力が小さくなり、半
田接合部の耐疲労性が向上する。
【０００９】また、請求項２では、前記セラミック基板
のＩ／Ｏパッドと前記中継基板のスルーホール導体との
間を高温半田バンプで接合し、前記中継基板のスルーホ
ール導体と前記プリント配線基板のＩ／Ｏパッドとの間
を、高温半田ボールとその接合材である共晶半田とで接
合した構成としている。
のＩ／Ｏパッドと前記中継基板のスルーホール導体との
間を高温半田バンプで接合し、前記中継基板のスルーホ
ール導体と前記プリント配線基板のＩ／Ｏパッドとの間
を、高温半田ボールとその接合材である共晶半田とで接
合した構成としている。
【００１０】この構成では、予めセラミック基板の下面
に中継基板を高温半田バンプで接合し、後工程で、該中
継基板をプリント配線基板に高温半田ボールとその接合
材である共晶半田（低温半田）とで接合すれば良い。こ
の際、融点が低い共晶半田のみを溶融させて半田付けす
ることができるので、溶融しない高温半田ボールで中継
基板とプリント配線基板との間隔（平行度）を確保でき
ると共に、その半田付け時にセラミック基板側の高温半
田バンプも再溶融せず、高温半田バンプの接合信頼性を
低下させずに済む。
に中継基板を高温半田バンプで接合し、後工程で、該中
継基板をプリント配線基板に高温半田ボールとその接合
材である共晶半田（低温半田）とで接合すれば良い。こ
の際、融点が低い共晶半田のみを溶融させて半田付けす
ることができるので、溶融しない高温半田ボールで中継
基板とプリント配線基板との間隔（平行度）を確保でき
ると共に、その半田付け時にセラミック基板側の高温半
田バンプも再溶融せず、高温半田バンプの接合信頼性を
低下させずに済む。
【００１１】
【発明の実施の形態】本発明の第１の実施形態を図１に
基づいて説明する。ＢＧＡタイプのセラミック基板２１
は、例えばグリーンシート積層法で製造されたアルミナ
多層基板であって、製造工程で複数枚のアルミナグリー
ンシートにＷ、Ｍｏ等の高融点金属ペーストで内層導体
パターンや層間接続用のビアを印刷し、これら複数枚の
アルミナグリーンシートを積層・圧着し、焼成して一体
化したものである。このセラミック基板２１の上面に
は、半導体チップ２２がフリップチップ実装法又はワイ
ヤボンディング法により実装される。一方、セラミック
基板２１の下面には、多数のＩ／Ｏパッド２３がＷ、Ｍ
ｏ等の高融点金属ペーストでスクリーン印刷され、これ
らのＩ／Ｏパッド２３がセラミック基板２１と同時焼成
されている。各Ｉ／Ｏパッド２３の表面には、Ｎｉ、Ａ
ｕ等のメッキ処理が施されている。
基づいて説明する。ＢＧＡタイプのセラミック基板２１
は、例えばグリーンシート積層法で製造されたアルミナ
多層基板であって、製造工程で複数枚のアルミナグリー
ンシートにＷ、Ｍｏ等の高融点金属ペーストで内層導体
パターンや層間接続用のビアを印刷し、これら複数枚の
アルミナグリーンシートを積層・圧着し、焼成して一体
化したものである。このセラミック基板２１の上面に
は、半導体チップ２２がフリップチップ実装法又はワイ
ヤボンディング法により実装される。一方、セラミック
基板２１の下面には、多数のＩ／Ｏパッド２３がＷ、Ｍ
ｏ等の高融点金属ペーストでスクリーン印刷され、これ
らのＩ／Ｏパッド２３がセラミック基板２１と同時焼成
されている。各Ｉ／Ｏパッド２３の表面には、Ｎｉ、Ａ
ｕ等のメッキ処理が施されている。
【００１２】このセラミック基板２１は、後述するよう
にして中継基板２４を介してマザーボードであるプリン
ト配線基板２５に実装される。中継基板２４は、熱膨張
係数がセラミック基板２１の熱膨張係数とプリント配線
基板２５の熱膨張係数との間にある材料で形成されてい
る（好ましい材料については後述する）。この中継基板
２４には、セラミック基板２１の下面のＩ／Ｏパッド２
３に対応して多数のスルーホール導体２６が設けられ、
各スルーホール導体２６と接続して上下面にそれぞれ半
田接続用パッド２７，２８が形成されている。
にして中継基板２４を介してマザーボードであるプリン
ト配線基板２５に実装される。中継基板２４は、熱膨張
係数がセラミック基板２１の熱膨張係数とプリント配線
基板２５の熱膨張係数との間にある材料で形成されてい
る（好ましい材料については後述する）。この中継基板
２４には、セラミック基板２１の下面のＩ／Ｏパッド２
３に対応して多数のスルーホール導体２６が設けられ、
各スルーホール導体２６と接続して上下面にそれぞれ半
田接続用パッド２７，２８が形成されている。
【００１３】尚、中継基板２４をアルミナより熱膨張係
数が大きいセラミック（例えばジルコニア）で形成する
場合には、中継基板２４をセラミックグリーンシート一
枚或はグリーンシート積層法で所定の厚みに複数枚を積
層し、スルーホール導体２６や半田接続用パッド２７，
２８と同時焼成すれば良い。各半田接続用パッド２７，
２８の表面には、Ｎｉ、Ａｕ等のメッキ処理が施されて
いる。そして、セラミック基板２１の各Ｉ／Ｏパッド２
３に形成された高温半田バンプ２９を中継基板２４上面
の各半田接続用パッド２７にリフロー半田付けすること
により、セラミック基板２１の下面側に中継基板２４を
接合している。ここで、高温半田バンプ２９は融点が例
えば２５０℃程度のものを使用する。
数が大きいセラミック（例えばジルコニア）で形成する
場合には、中継基板２４をセラミックグリーンシート一
枚或はグリーンシート積層法で所定の厚みに複数枚を積
層し、スルーホール導体２６や半田接続用パッド２７，
２８と同時焼成すれば良い。各半田接続用パッド２７，
２８の表面には、Ｎｉ、Ａｕ等のメッキ処理が施されて
いる。そして、セラミック基板２１の各Ｉ／Ｏパッド２
３に形成された高温半田バンプ２９を中継基板２４上面
の各半田接続用パッド２７にリフロー半田付けすること
により、セラミック基板２１の下面側に中継基板２４を
接合している。ここで、高温半田バンプ２９は融点が例
えば２５０℃程度のものを使用する。
【００１４】一方、プリント配線基板２５は、例えばエ
ポキシ樹脂積層板、ポリイミド樹脂積層板、フェノール
樹脂積層板等により形成され、その上面には、セラミッ
ク基板２１のＩ／Ｏパッド２３に対応して多数のＩ／Ｏ
パッド３０が銅箔等により形成されている。そして、セ
ラミック基板２１の下面側に接合された中継基板２４下
面の半田接続用パッド２８とプリント配線基板２５のＩ
／Ｏパッド３０との間を高温半田ボール３１とその接合
材である共晶半田３２とで接合することで、セラミック
基板２１を中継基板２４を介してプリント配線基板２５
に実装している。ここで、高温半田ボール３１は融点が
例えば２５０℃以上であり、共晶半田３２は融点が例え
ば２００℃以下である。
ポキシ樹脂積層板、ポリイミド樹脂積層板、フェノール
樹脂積層板等により形成され、その上面には、セラミッ
ク基板２１のＩ／Ｏパッド２３に対応して多数のＩ／Ｏ
パッド３０が銅箔等により形成されている。そして、セ
ラミック基板２１の下面側に接合された中継基板２４下
面の半田接続用パッド２８とプリント配線基板２５のＩ
／Ｏパッド３０との間を高温半田ボール３１とその接合
材である共晶半田３２とで接合することで、セラミック
基板２１を中継基板２４を介してプリント配線基板２５
に実装している。ここで、高温半田ボール３１は融点が
例えば２５０℃以上であり、共晶半田３２は融点が例え
ば２００℃以下である。
【００１５】この実装構造では、予めセラミック基板２
１の下面に中継基板２４を高温半田バンプ２９で接合
し、後工程で、該中継基板２４をプリント配線基板２５
に高温半田ボール３１とその接合材である共晶半田３２
とで接合すれば良い。この際、融点が低い共晶半田３２
のみを溶融させて半田付けすることができるので、溶融
しない高温半田ボール３１で中継基板２４とプリント配
線基板２５との間隔（平行度）を確保できて、品質の安
定した半田付けを行うことができる。そして、セラミッ
ク基板２１側の高温半田バンプ２９の融点よりも低い温
度で中継基板２４をプリント配線基板２５に半田付けで
きるため、その半田付け時にセラミック基板２１側の高
温半田バンプ２９が再溶融せず、高温半田バンプ２９の
接合信頼性を低下させずに済む。
１の下面に中継基板２４を高温半田バンプ２９で接合
し、後工程で、該中継基板２４をプリント配線基板２５
に高温半田ボール３１とその接合材である共晶半田３２
とで接合すれば良い。この際、融点が低い共晶半田３２
のみを溶融させて半田付けすることができるので、溶融
しない高温半田ボール３１で中継基板２４とプリント配
線基板２５との間隔（平行度）を確保できて、品質の安
定した半田付けを行うことができる。そして、セラミッ
ク基板２１側の高温半田バンプ２９の融点よりも低い温
度で中継基板２４をプリント配線基板２５に半田付けで
きるため、その半田付け時にセラミック基板２１側の高
温半田バンプ２９が再溶融せず、高温半田バンプ２９の
接合信頼性を低下させずに済む。
【００１６】以上説明した第１の実施形態（図１）は、
中継基板２４をセラミックで形成した例であるが、図２
に示す第２の実施形態では、中継基板３３を樹脂製のプ
リント配線基板により形成している。この場合も、中継
基板３３は、熱膨張係数がセラミック基板２１の熱膨張
係数とプリント配線基板２５の熱膨張係数との間にある
基板で形成されている。このようなプリント配線基板を
利用した中継基板３３では、スルーホールに銅メッキを
施してスルーホール導体３４を形成すると共に、中継基
板３３の上下両面にスルーホール導体３４と導通する半
田接続用パッド３５，３６を銅箔等により形成してい
る。尚、セラミック基板２１、中継基板３３、プリント
配線基板２５との間の半田接合方法は、前述した第１の
実施形態と同じであり、第１の実施形態と同一符号を付
して説明を省略する。
中継基板２４をセラミックで形成した例であるが、図２
に示す第２の実施形態では、中継基板３３を樹脂製のプ
リント配線基板により形成している。この場合も、中継
基板３３は、熱膨張係数がセラミック基板２１の熱膨張
係数とプリント配線基板２５の熱膨張係数との間にある
基板で形成されている。このようなプリント配線基板を
利用した中継基板３３では、スルーホールに銅メッキを
施してスルーホール導体３４を形成すると共に、中継基
板３３の上下両面にスルーホール導体３４と導通する半
田接続用パッド３５，３６を銅箔等により形成してい
る。尚、セラミック基板２１、中継基板３３、プリント
配線基板２５との間の半田接合方法は、前述した第１の
実施形態と同じであり、第１の実施形態と同一符号を付
して説明を省略する。
【００１７】上記各実施形態では、セラミック基板２１
とプリント配線基板２５との間に介在される中継基板２
４（３３）は、熱膨張係数がセラミック基板２１の熱膨
張係数とプリント配線基板２５の熱膨張係数との間にあ
るので、従来（図３）と比較して半田で接合する基板間
の熱膨張係数の差が小さくなって、使用時の発熱により
半田接合部に加わる剪断応力が小さくなり、半田接合部
の耐疲労性が向上して接合信頼性が向上する。
とプリント配線基板２５との間に介在される中継基板２
４（３３）は、熱膨張係数がセラミック基板２１の熱膨
張係数とプリント配線基板２５の熱膨張係数との間にあ
るので、従来（図３）と比較して半田で接合する基板間
の熱膨張係数の差が小さくなって、使用時の発熱により
半田接合部に加わる剪断応力が小さくなり、半田接合部
の耐疲労性が向上して接合信頼性が向上する。
【００１８】本発明者は、中継基板を介在させることに
よる耐疲労性向上効果を評価する温度サイクル試験を行
ったので、その試験結果を下記の表１に示す。
よる耐疲労性向上効果を評価する温度サイクル試験を行
ったので、その試験結果を下記の表１に示す。
【００１９】
【表１】
【００２０】この表１の温度サイクル試験の条件は次の
通りである。 ［サンプル］ （１）セラミック基板 材質はアルミナ（Ａｌ2 Ｏ3 ）であり、熱膨張係数は
５．５ｐｐｍ／℃（−４５〜１２５℃間）である。ま
た、セラミック基板のサイズは３９×３９ｍｍで、厚さ
１ｍｍである。
通りである。 ［サンプル］ （１）セラミック基板 材質はアルミナ（Ａｌ2 Ｏ3 ）であり、熱膨張係数は
５．５ｐｐｍ／℃（−４５〜１２５℃間）である。ま
た、セラミック基板のサイズは３９×３９ｍｍで、厚さ
１ｍｍである。
【００２１】（２）プリント配線基板 材質はＦＲ４（ガラスエポキシ樹脂銅張積層板）であ
り、熱膨張係数は１４ｐｐｍ／℃（−４５〜１２５℃
間）である。また、プリント配線基板のサイズは、１０
０×１００ｍｍで、厚さ１．５７ｍｍである。
り、熱膨張係数は１４ｐｐｍ／℃（−４５〜１２５℃
間）である。また、プリント配線基板のサイズは、１０
０×１００ｍｍで、厚さ１．５７ｍｍである。
【００２２】（３）中継基板 表１の温度サイクル試験で用いた中継基板のサンプルは
次の通りである。 プリント配線基板（Ｇ−１０） 熱膨張係数：２０ｐｐｍ／℃ （−４５〜１２５℃
間） プリント配線基板（ＦＲ−５） 熱膨張係数：１３ｐｐｍ／℃ （−４５〜１２５℃
間） ガラスエポキシ板 熱膨張係数：１１ｐｐｍ／℃ （−４５〜１２５℃
間） ジルコニア板 熱膨張係数：８ｐｐｍ／℃ （−４５〜１２５℃間） 高純度アルミナ板（アルミナ９９％） 熱膨張係数：６ｐｐｍ／℃ （−４５〜１２５℃間） 窒化アルミニウム板 熱膨張係数：３．２ｐｐｍ／℃ （−４５〜１２５℃
間） 中継基板なし（従来の実装構造） 中継基板の各サンプルのサイズは３９×３９ｍｍで、厚
さ０．５ｍｍである。また、いずれのサンプルも３０個
用意し、３０回温度サイクル試験を行った。
次の通りである。 プリント配線基板（Ｇ−１０） 熱膨張係数：２０ｐｐｍ／℃ （−４５〜１２５℃
間） プリント配線基板（ＦＲ−５） 熱膨張係数：１３ｐｐｍ／℃ （−４５〜１２５℃
間） ガラスエポキシ板 熱膨張係数：１１ｐｐｍ／℃ （−４５〜１２５℃
間） ジルコニア板 熱膨張係数：８ｐｐｍ／℃ （−４５〜１２５℃間） 高純度アルミナ板（アルミナ９９％） 熱膨張係数：６ｐｐｍ／℃ （−４５〜１２５℃間） 窒化アルミニウム板 熱膨張係数：３．２ｐｐｍ／℃ （−４５〜１２５℃
間） 中継基板なし（従来の実装構造） 中継基板の各サンプルのサイズは３９×３９ｍｍで、厚
さ０．５ｍｍである。また、いずれのサンプルも３０個
用意し、３０回温度サイクル試験を行った。
【００２３】［温度条件］０〜１００℃の温度サイクル
を５００サイクル繰り返した。
を５００サイクル繰り返した。
【００２４】［信頼性クリア条件］信頼性クリア条件
は、５００サイクルで、破壊率が１０％以下であること
である。従って、サンプル数が３０個であれば、３個以
下のクラックは許容範囲である。
は、５００サイクルで、破壊率が１０％以下であること
である。従って、サンプル数が３０個であれば、３個以
下のクラックは許容範囲である。
【００２５】［評価］このような条件で温度サイクル試
験を行った結果、サンプル，では、中継基板の熱膨
張係数がセラミック基板の熱膨張係数とプリント配線基
板の熱膨張係数との間の範囲（５．５〜１４ｐｐｍ／
℃：以下この範囲を「基板間熱膨張係数範囲」という）
から外れているため、すべてのサンプルでクラックが発
生した。同様に、従来の実装構造（中継基板なし）であ
るサンプルでも、すべてのサンプルでクラックが発生
した。
験を行った結果、サンプル，では、中継基板の熱膨
張係数がセラミック基板の熱膨張係数とプリント配線基
板の熱膨張係数との間の範囲（５．５〜１４ｐｐｍ／
℃：以下この範囲を「基板間熱膨張係数範囲」という）
から外れているため、すべてのサンプルでクラックが発
生した。同様に、従来の実装構造（中継基板なし）であ
るサンプルでも、すべてのサンプルでクラックが発生
した。
【００２６】これに対し、サンプル〜は、いずれも
中継基板の熱膨張係数が基板間熱膨張係数範囲（５．５
〜１４ｐｐｍ／℃）内に収まっているため、従来と比較
して破壊率が著しく低下した。但し、サンプルと
は、中継基板の熱膨張係数が基板間熱膨張係数範囲の上
下限の近傍であるため、中継基板による基板間の熱膨張
率の差を小さくする効果が少なく、半田接合部に加わる
剪断応力が十分に緩和されず、破壊率が１３〜１７％程
度になった。この場合でも、セラミック基板のサイズを
小さくすれば、信頼性クリア条件を満たすことができ
る。
中継基板の熱膨張係数が基板間熱膨張係数範囲（５．５
〜１４ｐｐｍ／℃）内に収まっているため、従来と比較
して破壊率が著しく低下した。但し、サンプルと
は、中継基板の熱膨張係数が基板間熱膨張係数範囲の上
下限の近傍であるため、中継基板による基板間の熱膨張
率の差を小さくする効果が少なく、半田接合部に加わる
剪断応力が十分に緩和されず、破壊率が１３〜１７％程
度になった。この場合でも、セラミック基板のサイズを
小さくすれば、信頼性クリア条件を満たすことができ
る。
【００２７】一方、サンプルとは、中継基板の熱膨
張係数が基板間熱膨張係数範囲（５．５〜１４ｐｐｍ／
℃）の中間領域であるため、中継基板による基板間の熱
膨張率の差を小さくする効果が十分になり、半田接合部
に加わる剪断応力が十分に緩和されて、破壊率が０％に
なり、前述した信頼性クリア条件を満足する。
張係数が基板間熱膨張係数範囲（５．５〜１４ｐｐｍ／
℃）の中間領域であるため、中継基板による基板間の熱
膨張率の差を小さくする効果が十分になり、半田接合部
に加わる剪断応力が十分に緩和されて、破壊率が０％に
なり、前述した信頼性クリア条件を満足する。
【００２８】この温度サイクル試験の結果から判断する
と、基板間熱膨張係数範囲が５．５〜１４ｐｐｍ／℃の
場合には、中継基板の熱膨張係数が６．９〜１２．６ｐ
ｐｍ／℃の範囲であれば、破壊率を１０％以下に抑える
ことができ、前述した信頼性クリア条件を満足できるも
のと推定される。
と、基板間熱膨張係数範囲が５．５〜１４ｐｐｍ／℃の
場合には、中継基板の熱膨張係数が６．９〜１２．６ｐ
ｐｍ／℃の範囲であれば、破壊率を１０％以下に抑える
ことができ、前述した信頼性クリア条件を満足できるも
のと推定される。
【００２９】尚、本発明において、セラミック基板は、
アルミナ基板に限定されるものではなく、窒化アルミニ
ウム、低温焼成セラミック等、他のセラミック材料で形
成しても良い。この場合、セラミック基板の材質やプリ
ント配線基板（マザーボード）の材質に応じて上述した
基板間熱膨張係数範囲が異なるため、その基板間熱膨張
係数範囲に収まるように中継基板の熱膨張係数（材質）
を決めれば良い。
アルミナ基板に限定されるものではなく、窒化アルミニ
ウム、低温焼成セラミック等、他のセラミック材料で形
成しても良い。この場合、セラミック基板の材質やプリ
ント配線基板（マザーボード）の材質に応じて上述した
基板間熱膨張係数範囲が異なるため、その基板間熱膨張
係数範囲に収まるように中継基板の熱膨張係数（材質）
を決めれば良い。
【００３０】
【発明の効果】以上の説明から明らかなように、本発明
の請求項１によれば、セラミック基板とプリント配線基
板との間に、両基板の熱膨張係数の間にある熱膨張係数
を有する中継基板を介在させた構成としたので、使用時
の熱サイクルにより半田接合部に加わる剪断応力を緩和
することができて、半田接合部の耐疲労性を向上でき、
接合信頼性を高めることができる。
の請求項１によれば、セラミック基板とプリント配線基
板との間に、両基板の熱膨張係数の間にある熱膨張係数
を有する中継基板を介在させた構成としたので、使用時
の熱サイクルにより半田接合部に加わる剪断応力を緩和
することができて、半田接合部の耐疲労性を向上でき、
接合信頼性を高めることができる。
【００３１】更に、請求項２では、予めセラミック基板
の下面に中継基板を高温半田バンプで接合し、後工程
で、該中継基板をプリント配線基板に高温半田ボールと
その接合材である共晶半田とで接合することができるの
で、２段階の半田付け工程により品質の安定した半田付
けを行いながら、セラミック基板をプリント配線基板に
能率良く実装することができる。
の下面に中継基板を高温半田バンプで接合し、後工程
で、該中継基板をプリント配線基板に高温半田ボールと
その接合材である共晶半田とで接合することができるの
で、２段階の半田付け工程により品質の安定した半田付
けを行いながら、セラミック基板をプリント配線基板に
能率良く実装することができる。
【図１】本発明の第１の実施形態におけるセラミック基
板のプリント配線基板への実装構造を概略的に示す拡大
側面図
板のプリント配線基板への実装構造を概略的に示す拡大
側面図
【図２】本発明の第２の実施形態におけるセラミック基
板のプリント配線基板への実装構造を概略的に示す拡大
側面図
板のプリント配線基板への実装構造を概略的に示す拡大
側面図
【図３】従来のセラミック基板のプリント配線基板への
実装構造を概略的に示す拡大側面図
実装構造を概略的に示す拡大側面図
２１…セラミック基板、２２…半導体チップ、２３…Ｉ
／Ｏパッド、２４…中継基板、２５…プリント配線基
板、２６…スルーホール導体、２７，２８…半田接続用
パッド、２９…高温半田バンプ、３０…Ｉ／Ｏパッド、
３１…高温半田ボール、３２…共晶半田、３３…中継基
板、３４…スルーホール導体、３５，３６…半田接続用
パッド。
／Ｏパッド、２４…中継基板、２５…プリント配線基
板、２６…スルーホール導体、２７，２８…半田接続用
パッド、２９…高温半田バンプ、３０…Ｉ／Ｏパッド、
３１…高温半田ボール、３２…共晶半田、３３…中継基
板、３４…スルーホール導体、３５，３６…半田接続用
パッド。
Claims (2)
- 【請求項１】 セラミック基板とプリント配線基板との
間に、両基板の熱膨張係数の間にある熱膨張係数を有す
る中継基板を介在させた実装構造であって、前記中継基
板に、前記セラミック基板下面に列設されたＩ／Ｏパッ
ドに対応してスルーホール導体を設けると共に、前記セ
ラミック基板のＩ／Ｏパッドと前記中継基板のスルーホ
ール導体と前記プリント配線基板のＩ／Ｏパッドとの間
をそれぞれ半田付けにより接合したことを特徴とするセ
ラミック基板のプリント配線基板への実装構造。 - 【請求項２】 前記セラミック基板のＩ／Ｏパッドと前
記中継基板のスルーホール導体との間を高温半田バンプ
で接合し、前記中継基板のスルーホール導体と前記プリ
ント配線基板のＩ／Ｏパッドとの間を、高温半田ボール
とその接合材である共晶半田とで接合したことを特徴と
する請求項１に記載のセラミック基板のプリント配線基
板への実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8014736A JPH09214088A (ja) | 1996-01-31 | 1996-01-31 | セラミック基板のプリント配線基板への実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8014736A JPH09214088A (ja) | 1996-01-31 | 1996-01-31 | セラミック基板のプリント配線基板への実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09214088A true JPH09214088A (ja) | 1997-08-15 |
Family
ID=11869417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8014736A Pending JPH09214088A (ja) | 1996-01-31 | 1996-01-31 | セラミック基板のプリント配線基板への実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09214088A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246505A (ja) * | 2000-12-15 | 2002-08-30 | Ibiden Co Ltd | プリント配線板 |
| FR2828983A1 (fr) * | 2001-08-23 | 2003-02-28 | Novatec | Interface d'interconnexion electrique et d'absorption de contraintes thermomecaniques et procede de realisation |
| US6697261B2 (en) | 1998-07-01 | 2004-02-24 | Fujitsu Limited | Multileveled printed circuit board unit including substrate interposed between stacked bumps |
| JP2005512335A (ja) * | 2001-11-30 | 2005-04-28 | ハネウェル・インターナショナル・インコーポレーテッド | ボールグリッドアレイパッケージ |
| JP2007194516A (ja) * | 2006-01-23 | 2007-08-02 | Matsushita Electric Ind Co Ltd | 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法 |
| KR100816757B1 (ko) * | 2006-11-06 | 2008-03-25 | 삼성전자주식회사 | 반도체 소자 패키지 실장용 인쇄 회로 기판 및 이를 이용한반도체 소자 패키지 검사 및 제조 방법 |
| JP2008520098A (ja) * | 2004-11-12 | 2008-06-12 | エフシーアイ | ツーピース中間平板 |
| US7906733B2 (en) | 2007-05-22 | 2011-03-15 | Canon Kabushiki Kaisha | Electronic circuit device |
-
1996
- 1996-01-31 JP JP8014736A patent/JPH09214088A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697261B2 (en) | 1998-07-01 | 2004-02-24 | Fujitsu Limited | Multileveled printed circuit board unit including substrate interposed between stacked bumps |
| US7489518B2 (en) | 1998-07-01 | 2009-02-10 | Fujitsu Limited | Multileveled printed circuit board unit including substrate interposed between stacked bumps |
| US8089775B2 (en) | 1998-07-01 | 2012-01-03 | Fujitsu Limited | Multileveled printed circuit board unit including substrate interposed between stacked bumps |
| JP2002246505A (ja) * | 2000-12-15 | 2002-08-30 | Ibiden Co Ltd | プリント配線板 |
| FR2828983A1 (fr) * | 2001-08-23 | 2003-02-28 | Novatec | Interface d'interconnexion electrique et d'absorption de contraintes thermomecaniques et procede de realisation |
| JP2005512335A (ja) * | 2001-11-30 | 2005-04-28 | ハネウェル・インターナショナル・インコーポレーテッド | ボールグリッドアレイパッケージ |
| JP2008520098A (ja) * | 2004-11-12 | 2008-06-12 | エフシーアイ | ツーピース中間平板 |
| JP2007194516A (ja) * | 2006-01-23 | 2007-08-02 | Matsushita Electric Ind Co Ltd | 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法 |
| KR100816757B1 (ko) * | 2006-11-06 | 2008-03-25 | 삼성전자주식회사 | 반도체 소자 패키지 실장용 인쇄 회로 기판 및 이를 이용한반도체 소자 패키지 검사 및 제조 방법 |
| US7906733B2 (en) | 2007-05-22 | 2011-03-15 | Canon Kabushiki Kaisha | Electronic circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6312791B1 (en) | Multilayer ceramic substrate with anchored pad | |
| KR0161365B1 (ko) | 전자 부품 및 전자 부품 접속 구조체 | |
| US6822331B2 (en) | Method of mounting a circuit component and joint structure therefor | |
| JP2004356618A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法 | |
| JP2001060645A (ja) | 半導体ダイスの基板への取付用介在物 | |
| JP4201436B2 (ja) | 多層配線基板の製造方法 | |
| JPH10256429A (ja) | 半導体パッケージ | |
| JP2004207566A (ja) | 半導体装置、表示装置、及び、その製造方法 | |
| JP2002335082A (ja) | 多層プリント配線基板及び多層プリント配線基板の製造方法 | |
| JPH09214088A (ja) | セラミック基板のプリント配線基板への実装構造 | |
| Ghosal et al. | Ceramic and Plastic Pin Grid Array Technology | |
| JP2007173862A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
| JP3715438B2 (ja) | 電子装置およびその製造方法 | |
| US6407927B1 (en) | Method and structure to increase reliability of input/output connections in electrical devices | |
| JPH104127A (ja) | 半田バンプを有する基板の製造方法 | |
| JP2002368423A (ja) | セラミック基板 | |
| JP4065264B2 (ja) | 中継基板付き基板及びその製造方法 | |
| JP2003229509A (ja) | 多層プリント配線板 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JPH05259593A (ja) | ＡｌＮ回路基板 | |
| JPH0314293A (ja) | 多層高密度実装モジュール | |
| JPH08191128A (ja) | 電子装置 | |
| JPH09270444A (ja) | 基板間の接続構造 | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JPH10275878A (ja) | 半導体パッケージ |