JPH09213806A - 配線装置および配線方法 - Google Patents
配線装置および配線方法Info
- Publication number
- JPH09213806A JPH09213806A JP8014254A JP1425496A JPH09213806A JP H09213806 A JPH09213806 A JP H09213806A JP 8014254 A JP8014254 A JP 8014254A JP 1425496 A JP1425496 A JP 1425496A JP H09213806 A JPH09213806 A JP H09213806A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- delay time
- fixed potential
- simulation
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩ（大規模集積回路）等の配線パターン
を求める配線装置および配線方法に関し，配線により生
じる遅延時間を仕様で決められた値に容易に設定できる
ようにすることを目的とする。 【解決手段】 配線データの入力手段と，配線データに
基づいて配線をレイアウトして配線容量および配線抵抗
を求める配線手段と，レイアウトされた配線の回路シミ
ュレーションを行う回路シミュレーション手段と，シミ
ュレーション結果の出力手段とを備えた配線装置におい
て，配線に生じる遅延時間のシミュレーション結果を評
価する遅延時間評価手段と，遅延時間評価手段により得
られた遅延時間の評価結果に応じて固定電位の配線の形
状もしくは位置を変更し，その信号配線との間隔を調整
することにより最適配線を求める固定電位の配線変更手
段とを備える構成をもつ。
を求める配線装置および配線方法に関し，配線により生
じる遅延時間を仕様で決められた値に容易に設定できる
ようにすることを目的とする。 【解決手段】 配線データの入力手段と，配線データに
基づいて配線をレイアウトして配線容量および配線抵抗
を求める配線手段と，レイアウトされた配線の回路シミ
ュレーションを行う回路シミュレーション手段と，シミ
ュレーション結果の出力手段とを備えた配線装置におい
て，配線に生じる遅延時間のシミュレーション結果を評
価する遅延時間評価手段と，遅延時間評価手段により得
られた遅延時間の評価結果に応じて固定電位の配線の形
状もしくは位置を変更し，その信号配線との間隔を調整
することにより最適配線を求める固定電位の配線変更手
段とを備える構成をもつ。
Description
【０００１】
【発明の属する技術分野】本発明は，コンピュータを利
用してＬＳＩ（大規模集積回路）等の配線パターンを求
める配線装置および配線方法に関する。
用してＬＳＩ（大規模集積回路）等の配線パターンを求
める配線装置および配線方法に関する。
【０００２】ＬＳＩ，ＭＣＭ（マルチチップモジュー
ル），プリント回路基板等の配線パターンは，コンピュ
ータを利用した配線装置により能率的に求めることがで
きる。しかし，回路素子数の増大とともに配線も微細化
し，配線幅，配線間隔はますます微小化の傾向にある。
そのために，配線に伴う遅延時間も増大し，配線設計に
おいて正確に制御する必要がある。
ル），プリント回路基板等の配線パターンは，コンピュ
ータを利用した配線装置により能率的に求めることがで
きる。しかし，回路素子数の増大とともに配線も微細化
し，配線幅，配線間隔はますます微小化の傾向にある。
そのために，配線に伴う遅延時間も増大し，配線設計に
おいて正確に制御する必要がある。
【０００３】
【従来の技術】図８は従来の配線装置と配線方法の説明
図である。図８において，１１０は配線装置であって，
ＣＰＵ，メモリ，プログラム等により構成され，配線パ
ターンのレイアウト，配線容量と配線抵抗を求め，配線
遅延時間のシミュレーションをするものである。
図である。図８において，１１０は配線装置であって，
ＣＰＵ，メモリ，プログラム等により構成され，配線パ
ターンのレイアウト，配線容量と配線抵抗を求め，配線
遅延時間のシミュレーションをするものである。
【０００４】１１０’はデータベースであって，配線の
単位長さ当たりの配線容量，配線抵抗等のデータベース
をもつものである。１１１は見積もりデータ作成部であ
って，配線をレイアウトする前の配線容量と配線抵抗の
見積もりデータを作成するものである。
単位長さ当たりの配線容量，配線抵抗等のデータベース
をもつものである。１１１は見積もりデータ作成部であ
って，配線をレイアウトする前の配線容量と配線抵抗の
見積もりデータを作成するものである。
【０００５】１１２はデータ入力部であって，見積もり
されたデータを元に，配線遅延などの要求を満たすよう
に配線長，配線幅等のデータを入力するものである。１
１３は配線手段であって，配線経路の結果，配線パター
ンレイアウト，配線容量と配線抵抗の抽出を行うもので
ある。
されたデータを元に，配線遅延などの要求を満たすよう
に配線長，配線幅等のデータを入力するものである。１
１３は配線手段であって，配線経路の結果，配線パター
ンレイアウト，配線容量と配線抵抗の抽出を行うもので
ある。
【０００６】１１４は配線経路決定の処理であって，配
線長，配線幅等のデータを元に配線経路を決定する処理
である。１１５は配線パターンレイアウトの処理であっ
て，決定された配線経路に基づいて配線パターンを求め
（与えられた配線幅で配線を蛇行させる等），配線パタ
−ンのレイアウトデータを生成し、それをディスプレイ
等の出力手段に出力するものである。
線長，配線幅等のデータを元に配線経路を決定する処理
である。１１５は配線パターンレイアウトの処理であっ
て，決定された配線経路に基づいて配線パターンを求め
（与えられた配線幅で配線を蛇行させる等），配線パタ
−ンのレイアウトデータを生成し、それをディスプレイ
等の出力手段に出力するものである。
【０００７】１１６は配線容量，配線抵抗抽出（ＬＰＥ
（Layout Parasitic Extraction )）の処理である。１
１７は回路シミュレーション手段であって，テストデー
タを入力して回路シミュレーションを行い，配線に生じ
る遅延時間等を求めるものである。
（Layout Parasitic Extraction )）の処理である。１
１７は回路シミュレーション手段であって，テストデー
タを入力して回路シミュレーションを行い，配線に生じ
る遅延時間等を求めるものである。
【０００８】１３１は入力手段であって，配線長，配線
幅等の配線データを入力する入力手段である（キーボー
ド等）。１３２はテストデータ入力手段であって，回路
シミュレーションに必要なテストデータを入力する手段
（テストパターンを保持する磁気ディスク装置等）であ
る。
幅等の配線データを入力する入力手段である（キーボー
ド等）。１３２はテストデータ入力手段であって，回路
シミュレーションに必要なテストデータを入力する手段
（テストパターンを保持する磁気ディスク装置等）であ
る。
【０００９】１３３は出力手段であって，ディスプレ
イ，プリンタ等である。図９は配線パターンの例であ
る。図９において，１４０は 回路基板である。
イ，プリンタ等である。図９は配線パターンの例であ
る。図９において，１４０は 回路基板である。
【００１０】１４１は配線であって，配線パターンレイ
アウトの処理により得られた例であり，ノードＡとノー
ドＢの間の配線容量および配線抵抗を大きくするために
配線を蛇行させたものであり，ノードＡとノードＢの間
の配線長，配線幅等のデータに基づいて得られた配線パ
ターンである。
アウトの処理により得られた例であり，ノードＡとノー
ドＢの間の配線容量および配線抵抗を大きくするために
配線を蛇行させたものであり，ノードＡとノードＢの間
の配線長，配線幅等のデータに基づいて得られた配線パ
ターンである。
【００１１】図８の構成の動作を説明する。作業者は，
回路図をもとに大体の配線経路を求め，経路の配線に生
じる配線容量，見積もりデータ作成部１１１により，配
線抵抗等を見積もる。見積もられたデータを元に配線遅
延時間の要求を満たす配線長，配線幅を決定し，入力手
段１３１によりデータ入力部１１２に対して配線毎に配
線長，配線幅を入力する。
回路図をもとに大体の配線経路を求め，経路の配線に生
じる配線容量，見積もりデータ作成部１１１により，配
線抵抗等を見積もる。見積もられたデータを元に配線遅
延時間の要求を満たす配線長，配線幅を決定し，入力手
段１３１によりデータ入力部１１２に対して配線毎に配
線長，配線幅を入力する。
【００１２】配線手段１１３は，配線長，配線幅に基づ
いて配線の両端のノードを結ぶ配線経路を決定する（例
えば，真っ直ぐ結ぶ，蛇行させる，障害物を迂回させる
等（処理１１４））。そして，決められた経路に与えら
れた幅の配線パターンをレイアウトする（処理１１
５））。配線パターンが求まると，配線毎に配線容量，
配線抵抗を抽出する。
いて配線の両端のノードを結ぶ配線経路を決定する（例
えば，真っ直ぐ結ぶ，蛇行させる，障害物を迂回させる
等（処理１１４））。そして，決められた経路に与えら
れた幅の配線パターンをレイアウトする（処理１１
５））。配線パターンが求まると，配線毎に配線容量，
配線抵抗を抽出する。
【００１３】回路シミュレーション手段１１７は求めら
れたテストデータ入力手段１３２により遅延時間をテス
トするためのテストデータ（ステップ信号等）を入力し
て回路シミュレーションを行い，遅延時間を求める。そ
してテスト結果をディスプレイ，プリンタ等の出力手段
１３３に出力する。
れたテストデータ入力手段１３２により遅延時間をテス
トするためのテストデータ（ステップ信号等）を入力し
て回路シミュレーションを行い，遅延時間を求める。そ
してテスト結果をディスプレイ，プリンタ等の出力手段
１３３に出力する。
【００１４】作業者は配線に生じる遅延時間のシミュレ
ーション結果をみて，配線パターンを変更する必要のあ
る配線を求め，その配線幅，配線長等を変更する。そし
て，変更する配線長，配線幅等のデータを入力手段１３
１により配線装置１１０に再度入力する。その後，配線
装置１１０において上記と同様の処理を行い，シミュレ
ーション結果が出力される。そこで，作業者はシミュレ
ーション結果を見て，配線を変更する必要のある配線に
対して配線幅，配線長等を変更し，回路シミュレーショ
ンを行う。この処理を繰り返し，遅延時間が最適である
配線パターンを求める。
ーション結果をみて，配線パターンを変更する必要のあ
る配線を求め，その配線幅，配線長等を変更する。そし
て，変更する配線長，配線幅等のデータを入力手段１３
１により配線装置１１０に再度入力する。その後，配線
装置１１０において上記と同様の処理を行い，シミュレ
ーション結果が出力される。そこで，作業者はシミュレ
ーション結果を見て，配線を変更する必要のある配線に
対して配線幅，配線長等を変更し，回路シミュレーショ
ンを行う。この処理を繰り返し，遅延時間が最適である
配線パターンを求める。
【００１５】
【発明が解決しようとする課題】従来の配線装置および
配線方法は，上記のように，配線幅，配線長の変更を繰
り返し，遅延時間を調整しながら最適な配線パターンを
求めていた。配線幅，配線長を変更することは，配線容
量と配線抵抗の両方を同時に変更することになるため，
遅延時間を定める時定数が定めにくく，許容される遅延
時間をもつ配線パターンを容易に求めることができなか
った。
配線方法は，上記のように，配線幅，配線長の変更を繰
り返し，遅延時間を調整しながら最適な配線パターンを
求めていた。配線幅，配線長を変更することは，配線容
量と配線抵抗の両方を同時に変更することになるため，
遅延時間を定める時定数が定めにくく，許容される遅延
時間をもつ配線パターンを容易に求めることができなか
った。
【００１６】また，従来，注目配線に隣接して電位が固
定の配線を配置するようにして配線容量の影響を少なく
する方法も考えられている（特開平２−５１２５２号公
報）。この場合にも，配線パターンをレイアウトした後
の配線容量は見積もり値と異なるものである。そのた
め，配線レイアウトした後に電位の変動する配線も含め
て配線長，配線幅を変更することにより最適な配線パタ
ーンを求めるものであり，本発明のように配線間隔を変
更することは考慮されていない。そのため，従来の配線
装置および配線方法では いずれの方法も，従来は配線
により遅延時間について仕様を満たす値に設定すること
は容易ではなかった。あるいは、配線経路を求めなおす
必要が生じることもあり、配線パターンを求めることは
容易でなかった。
定の配線を配置するようにして配線容量の影響を少なく
する方法も考えられている（特開平２−５１２５２号公
報）。この場合にも，配線パターンをレイアウトした後
の配線容量は見積もり値と異なるものである。そのた
め，配線レイアウトした後に電位の変動する配線も含め
て配線長，配線幅を変更することにより最適な配線パタ
ーンを求めるものであり，本発明のように配線間隔を変
更することは考慮されていない。そのため，従来の配線
装置および配線方法では いずれの方法も，従来は配線
により遅延時間について仕様を満たす値に設定すること
は容易ではなかった。あるいは、配線経路を求めなおす
必要が生じることもあり、配線パターンを求めることは
容易でなかった。
【００１７】本発明は，配線により生じる遅延時間を仕
様で決められた値に容易に設定することができる配線装
置および配線方法を提供することを目的とする。
様で決められた値に容易に設定することができる配線装
置および配線方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】本発明は，配線データの
入力手段と，配線データに基づいて配線をレイアウトし
て配線容量および配線抵抗を求める配線手段と，レイア
ウトされた配線の回路シミュレーションを行う回路シミ
ュレーション手段と，シミュレーション結果の出力手段
とを備えた配線装置において，配線に生じる遅延時間の
シミュレーション結果を評価する遅延時間評価手段と，
遅延時間評価手段により得られた遅延時間の評価結果に
応じて固定電位の配線の形状もしくは位置を変更し，そ
の信号配線との間隔を調整することにより最適配線を求
める固定電位の配線変更手段とを備える構成をもつ。
入力手段と，配線データに基づいて配線をレイアウトし
て配線容量および配線抵抗を求める配線手段と，レイア
ウトされた配線の回路シミュレーションを行う回路シミ
ュレーション手段と，シミュレーション結果の出力手段
とを備えた配線装置において，配線に生じる遅延時間の
シミュレーション結果を評価する遅延時間評価手段と，
遅延時間評価手段により得られた遅延時間の評価結果に
応じて固定電位の配線の形状もしくは位置を変更し，そ
の信号配線との間隔を調整することにより最適配線を求
める固定電位の配線変更手段とを備える構成をもつ。
【００１９】図１は本発明の基本構成を示す図である。
図１において，Ｓは配線装置であって，ＣＰＵ，メモ
リ，プログラム等により構成，配線パターンのレイアウ
ト，配線容量，抵抗の抽出，配線に生じる遅延時間のシ
ミュレーション，シミュレーションの評価，固定電位の
配線の変更等を行うものである。
図１において，Ｓは配線装置であって，ＣＰＵ，メモ
リ，プログラム等により構成，配線パターンのレイアウ
ト，配線容量，抵抗の抽出，配線に生じる遅延時間のシ
ミュレーション，シミュレーションの評価，固定電位の
配線の変更等を行うものである。
【００２０】１はデータ入力部であって，回路図を元に
作成された初期配線パターンとするデータを入力するも
のである。２は配線手段であって，配線経路を決定して
配線パターンをレイアウトし，配線容量，配線抵抗を求
めるものである。
作成された初期配線パターンとするデータを入力するも
のである。２は配線手段であって，配線経路を決定して
配線パターンをレイアウトし，配線容量，配線抵抗を求
めるものである。
【００２１】３は配線パターンレイアウト手段であっ
て，配線パターンをレイアウトするものである。４は配
線容量，配線抵抗抽出手段であって，配線パターンレイ
アウト手段３のレイアウトした配線パターンの配線容
量，配線抵抗を求めるものである。
て，配線パターンをレイアウトするものである。４は配
線容量，配線抵抗抽出手段であって，配線パターンレイ
アウト手段３のレイアウトした配線パターンの配線容
量，配線抵抗を求めるものである。
【００２２】５は回路シミュレーション手段であって，
配線に生じる遅延時間をシミュレーションするものであ
る。６は遅延時間評価手段であって，シミュレーション
結果の遅延時間を評価するものである。
配線に生じる遅延時間をシミュレーションするものであ
る。６は遅延時間評価手段であって，シミュレーション
結果の遅延時間を評価するものである。
【００２３】７は固定電位の配線変更手段であって，電
位の固定された配線（例えば接地電位，電源電位等に決
められている配線）を変更しその信号配線との間隔を変
更するものである。
位の固定された配線（例えば接地電位，電源電位等に決
められている配線）を変更しその信号配線との間隔を変
更するものである。
【００２４】図１の本発明の基本構成の動作を説明す
る。回路図をもとに，配線容量，配線抵抗を見積もって
初期配線パターンとするデータを作成し，入力する。配
線パターンレイアウト手段３は，そのデータに基づいて
配線パターンをレイアウトし，さらに配線容量，配線抵
抗抽出手段４は配線パターンの配線容量，配線抵抗を求
める。
る。回路図をもとに，配線容量，配線抵抗を見積もって
初期配線パターンとするデータを作成し，入力する。配
線パターンレイアウト手段３は，そのデータに基づいて
配線パターンをレイアウトし，さらに配線容量，配線抵
抗抽出手段４は配線パターンの配線容量，配線抵抗を求
める。
【００２５】回路シミュレーション手段５は配線容量，
配線抵抗を基にその配線パターンの配線に生じる遅延時
間を求める。遅延時間評価手段６は仕様として与えられ
た遅延時間とシミュレーションにより求めた遅延時間を
比較し，求めた配線パターンの遅延時間が仕様の遅延時
間より長いか，あるいは短いかを判定する。
配線抵抗を基にその配線パターンの配線に生じる遅延時
間を求める。遅延時間評価手段６は仕様として与えられ
た遅延時間とシミュレーションにより求めた遅延時間を
比較し，求めた配線パターンの遅延時間が仕様の遅延時
間より長いか，あるいは短いかを判定する。
【００２６】固定電位の配線変更手段７は，求めた配線
パターンの遅延時間が長いか短いかに応じて電位の固定
されている配線（例えば，接地電位もしくは電源電位に
固定されている配線）を変更し，その信号配線との間隔
を狭くするかあるいは広くする。遅延時間を短くする必
要がある時はその配線間隔を広くする。配線間隔を広く
する方法は，固定電位の配線の全体もしくは一部の幅を
狭くする。あるいは固定電位の配線の全体を信号配線か
ら遠ざける方向に移動する。反対に遅延時間を長くする
時は配線間隔を狭くする。配線間隔を狭くする方法は，
固定電位の配線の全体もしくは一部の幅を広げる。ある
いは，固定電位の配線の全体を信号配線の方に移動する
等である。
パターンの遅延時間が長いか短いかに応じて電位の固定
されている配線（例えば，接地電位もしくは電源電位に
固定されている配線）を変更し，その信号配線との間隔
を狭くするかあるいは広くする。遅延時間を短くする必
要がある時はその配線間隔を広くする。配線間隔を広く
する方法は，固定電位の配線の全体もしくは一部の幅を
狭くする。あるいは固定電位の配線の全体を信号配線か
ら遠ざける方向に移動する。反対に遅延時間を長くする
時は配線間隔を狭くする。配線間隔を狭くする方法は，
固定電位の配線の全体もしくは一部の幅を広げる。ある
いは，固定電位の配線の全体を信号配線の方に移動する
等である。
【００２７】図２，図３により本発明の配線方法を具体
的に説明する。図２ (a)は変更前の配線パターンを表
す。図２ (b)は図２ (a)の断面図である。
的に説明する。図２ (a)は変更前の配線パターンを表
す。図２ (b)は図２ (a)の断面図である。
【００２８】図２ (a)， (b)において，２１は信号配線
であって，電位の変動する配線１である。２２は固定電
位の配線であって，信号配線１（２１）に隣接する固定
電位の配線２である。
であって，電位の変動する配線１である。２２は固定電
位の配線であって，信号配線１（２１）に隣接する固定
電位の配線２である。
【００２９】２３は固定電位の配線であって，信号配線
１（２１）に隣接する固定電位の配線３である。２５は
基板である。
１（２１）に隣接する固定電位の配線３である。２５は
基板である。
【００３０】Ｃ11は配線１（２１）と基板２５との配線
容量である。Ｃ12は配線２（２２）と基板２５との配線
容量である。Ｃ13は配線３（２３）と基板２５との配線
容量である。
容量である。Ｃ12は配線２（２２）と基板２５との配線
容量である。Ｃ13は配線３（２３）と基板２５との配線
容量である。
【００３１】Ｃ20は配線２（２２）と配線２１（１）と
の間の配線容量である。Ｃ21は配線３（２３）と配線２
１（１）との間の配線容量である。本発明は，固定電位
の配線２（２２）とその信号配線１（２１）の間の配線
容量Ｃ20，もしくは固定電位の配線３（２３）とその信
号配線１（２１）の間の配線容量Ｃ21とに着目し，その
配線容量を変更することにより遅延時間を調整するもの
である。
の間の配線容量である。Ｃ21は配線３（２３）と配線２
１（１）との間の配線容量である。本発明は，固定電位
の配線２（２２）とその信号配線１（２１）の間の配線
容量Ｃ20，もしくは固定電位の配線３（２３）とその信
号配線１（２１）の間の配線容量Ｃ21とに着目し，その
配線容量を変更することにより遅延時間を調整するもの
である。
【００３２】図３は本発明の配線方法の例の説明図であ
る。図３において，２１は信号配線であって，電位の変
動する配線１である。
る。図３において，２１は信号配線であって，電位の変
動する配線１である。
【００３３】２２は固定電位の配線であって，信号配線
１（２１）に隣接する固定電位の配線２である。２３は
固定電位の配線であって，信号配線１（２１）に隣接す
る固定電位の配線３である。
１（２１）に隣接する固定電位の配線２である。２３は
固定電位の配線であって，信号配線１（２１）に隣接す
る固定電位の配線３である。
【００３４】図３ (a)は，図２ (a)の変更前の配線パタ
ーンから遅延時間を長くする場合の例である。固定電位
の配線２（２２）および固定電位の配線３（２３）の両
方の幅を広げることにより変更前の配線パターンの配線
間隔Ａおよび配線間隔Ｂを狭くし，それぞれ配線間隔
Ｅ，配線間隔Ｆとするものである。
ーンから遅延時間を長くする場合の例である。固定電位
の配線２（２２）および固定電位の配線３（２３）の両
方の幅を広げることにより変更前の配線パターンの配線
間隔Ａおよび配線間隔Ｂを狭くし，それぞれ配線間隔
Ｅ，配線間隔Ｆとするものである。
【００３５】図３ (b)は，図２ (a)の変更前の配線パタ
ーンから遅延時間を長くする場合の例である。固定電位
の配線２（２２）の一部の幅を広げることにより変更前
の配線パターンの配線間隔Ａを狭くし，配線間隔Ｇとす
るものである。
ーンから遅延時間を長くする場合の例である。固定電位
の配線２（２２）の一部の幅を広げることにより変更前
の配線パターンの配線間隔Ａを狭くし，配線間隔Ｇとす
るものである。
【００３６】図３ (c)は，図２ (a)の変更前の配線パタ
ーンから遅延時間を短くする場合の例である。固定電位
の配線２（２２）および固定電位の配線３（２３）の全
体を信号配線１（２１）の方に移動し，変更前の配線パ
ターンの配線間隔Ａおよび配線間隔Ｂを広くし，それぞ
れ配線間隔Ｃ，配線間隔Ｄとするものである。また，図
示されてはいないが，遅延時間を短くする場合には，配
線間隔Ｇを変更前の配線パターンの配線間隔Ａより広く
する。
ーンから遅延時間を短くする場合の例である。固定電位
の配線２（２２）および固定電位の配線３（２３）の全
体を信号配線１（２１）の方に移動し，変更前の配線パ
ターンの配線間隔Ａおよび配線間隔Ｂを広くし，それぞ
れ配線間隔Ｃ，配線間隔Ｄとするものである。また，図
示されてはいないが，遅延時間を短くする場合には，配
線間隔Ｇを変更前の配線パターンの配線間隔Ａより広く
する。
【００３７】本発明で変更する配線は固定電位である。
そのため，遅延時間の変更に影響する要素は実質的に変
更した配線と信号配線の間の配線容量（Ｃ20，Ｃ21）で
あり，配線変更による抵抗変化はない。遅延時間の調整
は配線容量（Ｃ20，Ｃ21）だけを考慮すれば良いので，
配線の設計を容易にすることができる。
そのため，遅延時間の変更に影響する要素は実質的に変
更した配線と信号配線の間の配線容量（Ｃ20，Ｃ21）で
あり，配線変更による抵抗変化はない。遅延時間の調整
は配線容量（Ｃ20，Ｃ21）だけを考慮すれば良いので，
配線の設計を容易にすることができる。
【００３８】
【発明の実施の形態】図４は本発明の装置構成の実施例
である。図４において，５１は回路図に基づいて配線容
量，配線抵抗の見積もりデータを作成をするための見積
もりデータ作成部である。
である。図４において，５１は回路図に基づいて配線容
量，配線抵抗の見積もりデータを作成をするための見積
もりデータ作成部である。
【００３９】５１’は，データベースであって，単位長
さあたりの配線容量，抵抗等のデータベースを保持する
ものである。５２はデータ入力部であって，遅延時間な
どの要求を満たす初期配線パターンを定めるデータ（配
線長，配線幅等）を入力するものである。
さあたりの配線容量，抵抗等のデータベースを保持する
ものである。５２はデータ入力部であって，遅延時間な
どの要求を満たす初期配線パターンを定めるデータ（配
線長，配線幅等）を入力するものである。
【００４０】５３は配線手段であって，配線経路の決
定，配線パターンレイアウト，配線容量，配線抵抗の抽
出を行うものである。５４は配線経路の決定の処理であ
って，配線幅，配線長を元に配線経路を決めるものであ
る。
定，配線パターンレイアウト，配線容量，配線抵抗の抽
出を行うものである。５４は配線経路の決定の処理であ
って，配線幅，配線長を元に配線経路を決めるものであ
る。
【００４１】５５は配線パターンレイアウトの処理であ
って，配線パターンをレイアウトしてディスプレイ等の
出力手段６２に出力するものである。５６は配線容量，
配線抵抗抽出の処理であって，求められた配線パターン
の配線容量，配線抵抗を求めるものである。
って，配線パターンをレイアウトしてディスプレイ等の
出力手段６２に出力するものである。５６は配線容量，
配線抵抗抽出の処理であって，求められた配線パターン
の配線容量，配線抵抗を求めるものである。
【００４２】５７は回路シミュレーション手段であっ
て，配線に生じる遅延時間をシミュレーションするもの
である。５８は遅延時間評価手段であって，仕様で与え
られる遅延時間を基準値としてシミュレーションにより
得られた遅延時間と比較し，シミュレーションにより得
られた遅延時間が適切であるか，適切でないかを判定す
るものである。
て，配線に生じる遅延時間をシミュレーションするもの
である。５８は遅延時間評価手段であって，仕様で与え
られる遅延時間を基準値としてシミュレーションにより
得られた遅延時間と比較し，シミュレーションにより得
られた遅延時間が適切であるか，適切でないかを判定す
るものである。
【００４３】５９は固定電位の配線変更手段であって，
遅延時間の評価結果に従って，遅延時間が基準値（仕
様）に近づくように固定電位の配線と信号配線の間隔を
変更するものである。
遅延時間の評価結果に従って，遅延時間が基準値（仕
様）に近づくように固定電位の配線と信号配線の間隔を
変更するものである。
【００４４】６１は入力手段であって，配線データ，仕
様の遅延時間等を入力するものである。６２は出力手段
であって，ディスプレイ，プリンタ等である。
様の遅延時間等を入力するものである。６２は出力手段
であって，ディスプレイ，プリンタ等である。
【００４５】６３はテストデータ入力手段であって，遅
延時間をテストするためのテストデータを入力するもの
である。図４の構成の動作を説明する。
延時間をテストするためのテストデータを入力するもの
である。図４の構成の動作を説明する。
【００４６】回路図を元に見積もりデータ作成部５１を
使用して，配線容量，配線抵抗等を見積もる。入力手段
６１を使用して，データ入力部５２に初期配線パターン
を与える配線経路，配線幅，配線長等を入力する。
使用して，配線容量，配線抵抗等を見積もる。入力手段
６１を使用して，データ入力部５２に初期配線パターン
を与える配線経路，配線幅，配線長等を入力する。
【００４７】配線手段５３において，配線経路を決定す
る。配線パターンレイアウトの処理５５により入力され
たデータに基づく配線パターンをレイアウトする。求め
た配線パターンを出力手段６２に出力する。次に求めた
配線パターンのレイアウトについて配線容量，抵抗を抽
出する（配線容量，配線抵抗抽出の処理５６）。
る。配線パターンレイアウトの処理５５により入力され
たデータに基づく配線パターンをレイアウトする。求め
た配線パターンを出力手段６２に出力する。次に求めた
配線パターンのレイアウトについて配線容量，抵抗を抽
出する（配線容量，配線抵抗抽出の処理５６）。
【００４８】回路シミュレーション手段５７はテストデ
ータ入力手段６３よりテストデータを入力し，配線パタ
ーンの配線容量，配線抵抗により配線に生じる遅延時間
を求める。そして，シミュレーション結果を出力手段６
２に出力する。
ータ入力手段６３よりテストデータを入力し，配線パタ
ーンの配線容量，配線抵抗により配線に生じる遅延時間
を求める。そして，シミュレーション結果を出力手段６
２に出力する。
【００４９】遅延時間評価手段５８はシミュレーション
により求められた遅延時間を与えられた仕様の遅延時間
と比較する。固定電位の配線変更手段５９は遅延時間評
価手段５８の評価結果に従って固定電位の配線を変更す
る。
により求められた遅延時間を与えられた仕様の遅延時間
と比較する。固定電位の配線変更手段５９は遅延時間評
価手段５８の評価結果に従って固定電位の配線を変更す
る。
【００５０】固定電位の配線変更手段５９の配線変更に
従って，配線パターンレイアウトの処理５５により配線
パターンを変更する。配線容量，配線抵抗抽出の処理５
６により変更された配線パターンの配線容量，配線抵抗
を求める。回路シミュレーション手段５７は変更された
配線パターンの配線容量，配線抵抗により，再度遅延時
間を求める。遅延時間評価手段５８は遅延時間のシミュ
レーション結果を評価し，固定電位の配線変更手段５９
は評価結果に従って配線を変更する。あるいは，遅延時
間の評価結果が仕様を満たすものであるとされた時は，
配線を変更しない。
従って，配線パターンレイアウトの処理５５により配線
パターンを変更する。配線容量，配線抵抗抽出の処理５
６により変更された配線パターンの配線容量，配線抵抗
を求める。回路シミュレーション手段５７は変更された
配線パターンの配線容量，配線抵抗により，再度遅延時
間を求める。遅延時間評価手段５８は遅延時間のシミュ
レーション結果を評価し，固定電位の配線変更手段５９
は評価結果に従って配線を変更する。あるいは，遅延時
間の評価結果が仕様を満たすものであるとされた時は，
配線を変更しない。
【００５１】この処理を繰り返し，最適な配線パターン
を求める。図５は本発明の固定電位の配線変更手段の実
施例１である。実施例１は固定電位の配線幅を広げるか
もしくは狭ばめることにより信号配線との間隔を変更す
るものである。
を求める。図５は本発明の固定電位の配線変更手段の実
施例１である。実施例１は固定電位の配線幅を広げるか
もしくは狭ばめることにより信号配線との間隔を変更す
るものである。
【００５２】図５において，５９は固定電位の配線変更
手段である。 Ｓ１ 評価遅延時間が要求仕様の遅延時間より大きい。
手段である。 Ｓ１ 評価遅延時間が要求仕様の遅延時間より大きい。
【００５３】Ｓ２ 固定電位の配線の幅を小さくするこ
とによりその配線と信号配線との間隔を大きくする。そ
の結果，その配線と信号配線との間の配線容量が小さく
なり，遅延時間が短くなる。
とによりその配線と信号配線との間隔を大きくする。そ
の結果，その配線と信号配線との間の配線容量が小さく
なり，遅延時間が短くなる。
【００５４】Ｓ１１ 評価遅延時間が要求仕様の遅延時
間より小さい。 Ｓ１２ 固定電位の配線の幅を大きくすることによりそ
の配線と信号配線との間隔を狭くする。その結果，その
配線と信号配線との間の配線容量が大きくなり，遅延時
間が長くなる。
間より小さい。 Ｓ１２ 固定電位の配線の幅を大きくすることによりそ
の配線と信号配線との間隔を狭くする。その結果，その
配線と信号配線との間の配線容量が大きくなり，遅延時
間が長くなる。
【００５５】Ｓ２１ 評価遅延時間が要求仕様の遅延時
間に等しい。 Ｓ２２ 配線遅延時間が要求仕様を満たしているので，
配線の変更をしない。図６は本発明の固定電位の配線変
更手段の実施例２である。実施例２は固定電位の配線の
一部の幅を広げるかもしくは狭ばめることにより信号配
線との間隔を変更するものである。
間に等しい。 Ｓ２２ 配線遅延時間が要求仕様を満たしているので，
配線の変更をしない。図６は本発明の固定電位の配線変
更手段の実施例２である。実施例２は固定電位の配線の
一部の幅を広げるかもしくは狭ばめることにより信号配
線との間隔を変更するものである。
【００５６】図６において，５９は固定電位の配線変更
手段である。 Ｓ１ 評価遅延時間が要求仕様の遅延時間より大きい。
手段である。 Ｓ１ 評価遅延時間が要求仕様の遅延時間より大きい。
【００５７】Ｓ２ 固定電位の配線の一部の幅を小さく
することによりその配線と信号配線との間隔を大きくす
る。その結果，その配線と信号配線との間の配線容量が
小さくなり，遅延時間が短くなる。
することによりその配線と信号配線との間隔を大きくす
る。その結果，その配線と信号配線との間の配線容量が
小さくなり，遅延時間が短くなる。
【００５８】Ｓ１１ 評価遅延時間が要求仕様の遅延時
間より小さい。 Ｓ１２ 固定電位の配線の一部の幅を大きくすることに
よりその配線と信号配線との間隔を狭くする。その結
果，その配線と信号配線との間の配線容量が大きくな
り，遅延時間が長くなる。
間より小さい。 Ｓ１２ 固定電位の配線の一部の幅を大きくすることに
よりその配線と信号配線との間隔を狭くする。その結
果，その配線と信号配線との間の配線容量が大きくな
り，遅延時間が長くなる。
【００５９】Ｓ２１ 評価遅延時間と要求仕様の遅延時
間が等しい。 Ｓ２２ 配線遅延時間が要求仕様を満たしているので，
配線の変更をしない。図７は本発明の固定電位の配線変
更手段の実施例３である。実施例３は固定電位の配線を
移動することにより信号配線との間隔を変更するもので
ある。
間が等しい。 Ｓ２２ 配線遅延時間が要求仕様を満たしているので，
配線の変更をしない。図７は本発明の固定電位の配線変
更手段の実施例３である。実施例３は固定電位の配線を
移動することにより信号配線との間隔を変更するもので
ある。
【００６０】図７において，５９は固定電位の配線変更
手段である。 Ｓ１ 評価遅延時間が要求仕様の遅延時間より大きい。
手段である。 Ｓ１ 評価遅延時間が要求仕様の遅延時間より大きい。
【００６１】Ｓ２ 固定電位の配線の全体を信号配線か
ら遠ざける方向に移動する。その結果，信号配線とその
配線との間隔が広がり，その配線と信号配線との間の配
線容量が小さくなり，遅延時間が短くなる。
ら遠ざける方向に移動する。その結果，信号配線とその
配線との間隔が広がり，その配線と信号配線との間の配
線容量が小さくなり，遅延時間が短くなる。
【００６２】Ｓ１１ 評価遅延時間が要求仕様の遅延時
間より小さい。 Ｓ１２ 固定電位の配線を全体に信号配線から近づける
方向に移動する。その結果，その配線と信号配線との間
隔が狭くなり，その配線と信号配線との間の配線容量が
大きくなり，遅延時間が長くなる。
間より小さい。 Ｓ１２ 固定電位の配線を全体に信号配線から近づける
方向に移動する。その結果，その配線と信号配線との間
隔が狭くなり，その配線と信号配線との間の配線容量が
大きくなり，遅延時間が長くなる。
【００６３】Ｓ２１ 評価遅延時間と要求仕様の遅延時
間が等しい。 Ｓ２２ 配線遅延時間が要求仕様を満たしているので，
配線の変更をしない。
間が等しい。 Ｓ２２ 配線遅延時間が要求仕様を満たしているので，
配線の変更をしない。
【００６４】
【発明の効果】本発明によれば，固定電位の配線を変更
するので，配線の変更により遅延時間に影響する要素は
変更した配線と信号配線の間の配線容量（Ｃ20，Ｃ21）
だけであり，配線変更による抵抗変化はない。従って，
遅延時間の調整は配線容量（Ｃ 20，Ｃ21）だけを考慮す
れば良いので，仕様通りの遅延時間の配線を容易に求め
ることができるようになる。また、配線経路を再度求め
る必要が生じるようなこともなくなる。
するので，配線の変更により遅延時間に影響する要素は
変更した配線と信号配線の間の配線容量（Ｃ20，Ｃ21）
だけであり，配線変更による抵抗変化はない。従って，
遅延時間の調整は配線容量（Ｃ 20，Ｃ21）だけを考慮す
れば良いので，仕様通りの遅延時間の配線を容易に求め
ることができるようになる。また、配線経路を再度求め
る必要が生じるようなこともなくなる。
【図１】本発明の基本構成を示す図である。
【図２】本発明の配線方法の説明図である。
【図３】本発明の配線方法の例を示す図である。
【図４】本発明の装置構成を示す図である。
【図５】本発明の固定電位の配線変更手段の実施例１を
示す図である。
示す図である。
【図６】本発明の固定電位の配線変更手段の実施例２を
示す図である。
示す図である。
【図７】本発明の固定電位の配線変更手段の実施例３を
示す図である。
示す図である。
【図８】従来の配線装置と配線方法の説明図である。
【図９】配線パターンの例を示す図である。
Ｓ：配線装置 １：初期配線パターン ２：配線手段 ３：配線パターンレイアウト手段 ４：配線容量，配線抵抗抽出手段 ５：回路シミュレーション手段 ６：遅延時間評価手段 ７：固定電位の配線変更手段
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/82 Ｗ
Claims (5)
- 【請求項１】 配線データの入力手段と，配線データに
基づいて配線をレイアウトして配線容量および配線抵抗
を求める配線手段と，レイアウトされた配線の回路シミ
ュレーションを行う回路シミュレーション手段と，シミ
ュレーション結果の出力手段とを備えた配線装置におい
て，配線に生じる遅延時間のシミュレーション結果を評
価する遅延時間評価手段と，遅延時間評価手段により得
られた遅延時間の評価結果に応じて固定電位の配線の形
状もしくは位置を変更し，その信号配線との間隔を調整
することにより最適配線を求める固定電位の配線変更手
段とを備えることを特徴とする配線装置。 - 【請求項２】 配線データの入力手段と，配線データに
基づいて配線をレイアウトし，配線容量および配線抵抗
を求める配線手段と，レイアウトされた配線の回路シミ
ュレーションを行う回路シミュレーション手段と，シミ
ュレーション結果の出力手段とを備え配線レイアウトを
求める配線方法において，配線に生じる遅延時間のシミ
ュレーション結果を評価する遅延時間評価手段と，遅延
時間のシミュレーション評価結果に基づいて電位が固定
されている配線の形状もしくは配線位置を変更する固定
電位の配線変更手段を備え，配線について配線容量およ
び抵抗を求め，回路シミュレーションを行い，シミュレ
ーションして得られる配線に生じる遅延時間を評価し，
評価結果に基づいて上記配線変更とシミュレーションを
繰り返し，最適配線を求めることを特徴とする配線方
法。 - 【請求項３】 固定電位の配線変更手段は，固定電位の
配線の配線幅を変更することにより配線を変更し、信号
配線との配線間隔を変更することを特徴とする請求項２
に記載の配線方法。 - 【請求項４】 固定電位の配線変更手段は，固定電位の
配線の一部の配線幅を変更することにより配線を変更
し、信号配線との配線間隔を変更することを特徴とする
請求項２に記載の配線方法。 - 【請求項５】 固定電位の配線変更手段は，固定電位の
配線を移動することにより信号配線との配線間隔を変更
することを特徴とする請求項２に記載の配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8014254A JPH09213806A (ja) | 1996-01-30 | 1996-01-30 | 配線装置および配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8014254A JPH09213806A (ja) | 1996-01-30 | 1996-01-30 | 配線装置および配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09213806A true JPH09213806A (ja) | 1997-08-15 |
Family
ID=11855963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8014254A Withdrawn JPH09213806A (ja) | 1996-01-30 | 1996-01-30 | 配線装置および配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09213806A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939959A (en) * | 1996-10-24 | 1999-08-17 | Ngk Spark Plug Co., Ltd. | Dielectric filter with elevated inner regions adjacent resonator openings |
| US6026225A (en) * | 1996-07-25 | 2000-02-15 | Nec Corporation | Method of layout of semiconductor integrated circuits |
| WO2016006115A1 (ja) * | 2014-07-11 | 2016-01-14 | 富士通株式会社 | 設計プログラム、装置及び方法 |
-
1996
- 1996-01-30 JP JP8014254A patent/JPH09213806A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6026225A (en) * | 1996-07-25 | 2000-02-15 | Nec Corporation | Method of layout of semiconductor integrated circuits |
| US5939959A (en) * | 1996-10-24 | 1999-08-17 | Ngk Spark Plug Co., Ltd. | Dielectric filter with elevated inner regions adjacent resonator openings |
| WO2016006115A1 (ja) * | 2014-07-11 | 2016-01-14 | 富士通株式会社 | 設計プログラム、装置及び方法 |
| JP6028867B2 (ja) * | 2014-07-11 | 2016-11-24 | 富士通株式会社 | 設計プログラム、装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100444179C (zh) | 优化集成电路芯片的方法 | |
| US9922161B2 (en) | IC layout adjustment method and tool for improving dielectric reliability at interconnects | |
| US7197728B2 (en) | Method for setting design margin for LSI | |
| US5422317A (en) | Performance enhanced intergrated circuit layout methodology | |
| US6675118B2 (en) | System and method of determining the noise sensitivity characterization for an unknown circuit | |
| US20060036980A1 (en) | Method and apparatus for jitter analysis and program therefor | |
| JP2011081786A (ja) | 集積回路の設計のためのデバイスミスマッチのモデリングおよびシミュレーティング | |
| US20060184906A1 (en) | Method and device for designing semiconductor integrated circuit | |
| US20060265680A1 (en) | Method and system for chip design using physically appropriate component models and extraction | |
| US20030083856A1 (en) | Model analyzing method and apparatus, and storage medium | |
| Lu et al. | Min/max on-chip inductance models and delay metrics | |
| WO2006079073A2 (en) | Method for incorporating pattern dependent effects in circuit simulations | |
| JP3654190B2 (ja) | 配線設計方法および配線設計装置 | |
| JPH09213806A (ja) | 配線装置および配線方法 | |
| Jiang et al. | MIRID: Mixed-mode IR-drop induced delay simulator | |
| US6074429A (en) | Optimizing combinational circuit layout through iterative restructuring | |
| US6959250B1 (en) | Method of analyzing electromagnetic interference | |
| US6606587B1 (en) | Method and apparatus for estimating elmore delays within circuit designs | |
| JP3263447B2 (ja) | 電気回路における予め規定されたサブ回路を探知する装置および方法並びにこの方法を用いる集積回路のマスクを構成する方法 | |
| US6950996B2 (en) | Interconnect delay and slew metrics based on the lognormal distribution | |
| Okada et al. | Layout dependent matching analysis of CMOS circuits | |
| Jiang et al. | Equivalent circular defect model of real defect outlines in the IC manufacturing process | |
| US20030149951A1 (en) | Timing verifier for MOS devices and related method | |
| JP2638276B2 (ja) | 電子回路の配線間容量の算出方法 | |
| US7313509B2 (en) | Simulation method and apparatus, and computer-readable storage medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030401 |