JPH09213609A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH09213609A JPH09213609A JP8017437A JP1743796A JPH09213609A JP H09213609 A JPH09213609 A JP H09213609A JP 8017437 A JP8017437 A JP 8017437A JP 1743796 A JP1743796 A JP 1743796A JP H09213609 A JPH09213609 A JP H09213609A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- semiconductor device
- reticle
- resist
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の集積
回路を形成する際に用いられるリソグラフィー技術に係
り、特にレジスト膜のパターン形成の改善に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lithographic technique used when forming an integrated circuit of a semiconductor device, and more particularly to improving pattern formation of a resist film.
【０００２】[0002]
【従来の技術】一般に、半導体装置の集積回路の配線パ
ターンを形成する場合、例えば、半導体基板等の基板に
素子を形成した後、その素子の領域上に絶縁層を形成
し、さらに、その絶縁層上または、周辺にアルミニウム
等の導体からなる配線層を形成する。そして、配線層上
に、レジスト膜をスピンコート等により塗布し、写真成
形技術によりマスクとして成形し、このマスクを用い
て、前記配線層をエッチングして、配線パターンを形成
するリソグラフィー技術を用いている。2. Description of the Related Art Generally, when forming a wiring pattern of an integrated circuit of a semiconductor device, for example, after forming an element on a substrate such as a semiconductor substrate, an insulating layer is formed on the area of the element, and then the insulating layer is formed. A wiring layer made of a conductor such as aluminum is formed on or around the layer. Then, a resist film is applied onto the wiring layer by spin coating or the like, and is formed as a mask by a photo-forming technique. Using this mask, the wiring layer is etched to form a wiring pattern by using a lithography technique. There is.
【０００３】この配線パターン形成に際して、通常、配
線層は素子領域とは絶縁層を介して形成されるため、素
子領域との接続のためにはコンタクトホールを形成して
接続されることとなる。When forming this wiring pattern, since the wiring layer is usually formed with the element region via an insulating layer, a contact hole is formed for connection with the element region.
【０００４】[0004]
【発明が解決しようとする課題】前述した従来のリソグ
ラフイー技術においては、例えば、図３（ａ）に示すよ
うに、シリコンからなる半導体基板２１上に堆積された
５００ｎｍの膜厚のＳｉＯ2 膜２２を形成し、ここで、
０．５ｕｍ×０．５ｕｍ□のコンタクトホールを開孔す
る場合を考える。In the conventional lithographic technique described above, for example, as shown in FIG. 3A, a SiO 2 film having a film thickness of 500 nm deposited on a semiconductor substrate 21 made of silicon. 22 is formed, where
Consider the case where a 0.5 μm × 0.5 μm contact hole is opened.
【０００５】従来のホトリソグラフィー技術では、図３
（ｂ）に示すように感光剤を含んだ厚さ１ｕｍ程度のレ
ジスト膜２３と露光用の光源となるランプ２６との間に
前記コンタクトホールを形成するためのコンタクトホー
ルパターン２５が描画されたレチクル２４を挟む。In the conventional photolithography technique, as shown in FIG.
A reticle in which a contact hole pattern 25 for forming the contact hole is drawn between a resist film 23 containing a photosensitizer and having a thickness of about 1 μm and a lamp 26 serving as a light source for exposure as shown in (b). Sandwich 24.
【０００６】次に、前記ランプ２６を一定時間例えば、
６００ｍｓｅｃ点灯すると、光束はレチクル２４の遮光
されていない前記コンタクトホールパターン２５を通過
し、レジスト膜２３を感光させる。そして、十分に感光
されたレジスト膜２３を現像液に浸して、不必要な部分
を取り除き、図３（ｃ）に示すようなコンクトホールパ
ターン２７が形成されたレジスト膜２３が形成される。Next, the lamp 26 is turned on for a certain period of time, for example,
When the light is turned on for 600 msec, the light flux passes through the unshielded contact hole pattern 25 of the reticle 24 and exposes the resist film 23. Then, the sufficiently exposed resist film 23 is dipped in a developing solution to remove unnecessary portions, and a resist film 23 having a contact hole pattern 27 as shown in FIG. 3C is formed.
【０００７】しかし、図３（ｃ）に示すように形成され
た前記コンタクトホールパターン２７は、所望する０．
５ｕｍ×０．５ｕｍ□の四角いコンタクトホールではな
い。この原因は、露光している時に光束がコンタクトホ
ールパターン２５の四隅の角で散乱してしまい、レチク
ル２４により描画されているパターン形状が忠実にレジ
スト膜２３に転写していないため、四隅の角が丸くな
り、パターン崩れが発生している。However, the contact hole pattern 27 formed as shown in FIG.
It is not a 5um x 0.5um square contact hole. This is because the light flux is scattered at the four corners of the contact hole pattern 25 during exposure, and the pattern shape drawn by the reticle 24 is not faithfully transferred to the resist film 23. Is rounded and the pattern collapses.
【０００８】従って、角形のコンタクトホールパターン
をレチクルに形成しても、レジスト膜に露光されるの
が、角に丸みを帯びた若しくは円形のコンタクトホール
となってしまい、結果的に、コンタクトホールの角が円
形状のみとなる。Therefore, even if a rectangular contact hole pattern is formed on the reticle, the resist film is exposed to a contact hole with rounded corners or a circular shape. The corners are only circular.
【０００９】コンタクトホールだけではなく、配線が交
差する部分にも同様に角が取れて丸みを帯びた形状に露
光され、特に、微細なパターンを形成するほどパターン
形状が崩れるという問題となる。Not only the contact holes but also the intersections of the wirings are similarly exposed to have a rounded shape with rounded corners. In particular, the finer the pattern, the more the pattern shape collapses.
【００１０】この様に設計通りのパターン形成が不可能
であることは、集積回路の製造の面からは致命的な問題
であり、抜本的な解決が要求されることになる。そこで
本発明は、レジスト膜へのマスクパターンの感光を１つ
のマスクパターンを分割した複数のレチクルでそれぞれ
露光し、所望する設計通りのレジストパターン形状に形
成する半導体装置の製造方法を提供することを目的とす
る。The inability to form a pattern as designed in this manner is a fatal problem from the viewpoint of manufacturing integrated circuits, and a drastic solution is required. Therefore, the present invention provides a method for manufacturing a semiconductor device in which exposure of a mask pattern onto a resist film is exposed by a plurality of reticles obtained by dividing one mask pattern to form a resist pattern having a desired design. To aim.
【００１１】[0011]
【課題を解決するための手段】本発明は上記目的を達成
するために、半導体装置製造に用いるリソグラフィー技
術において、１つのレジストマスクのパターン形状を複
数のパターンに分割した複数ｎ個のレチクルを用いて、
各レチクルをマスクとして、それぞれに一回の露光でレ
ジストマスクとなるレジスト膜の深さ方向に１／ｎづつ
の深さに達する露光を行い、全部のレチクルにわたる露
光で前記レジスト膜の底部まで露光した後、現像処理
し、前記レジストマスクのパターン形状を形成する半導
体装置の製造方法を提供する。In order to achieve the above object, the present invention uses a plurality of n reticles obtained by dividing a pattern shape of one resist mask into a plurality of patterns in a lithography technique used for manufacturing a semiconductor device. hand,
Using each reticle as a mask, each exposure is performed once to reach a depth of 1 / n in the depth direction of the resist film to be the resist mask, and the exposure is performed over the entire reticle to the bottom of the resist film. After that, a development method is provided to provide a method for manufacturing a semiconductor device in which the pattern shape of the resist mask is formed.
【００１２】以上のような構成の半導体装置の製造方法
は、リソグラフィー技術によってレジスト膜をパターン
ニングする場合において、設計されたパターン形状を２
枚以上のレチクルに分割し、分割された各々のレチクル
を用いて順次露光し、所望するパターン形状をレジスト
膜に対して忠実に感光させる。In the method of manufacturing a semiconductor device having the above-described structure, when the resist film is patterned by the lithography technique, the designed pattern shape is set to 2
The reticle is divided into one or more sheets, and the divided reticle is used to sequentially expose the reticle so that the desired pattern shape is faithfully exposed to the resist film.
【００１３】[0013]
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について詳細に説明する。図１（ａ）乃至（ｄ）
には、本発明による第１の実施形態としての半導体装置
の製造方法の一工程例を示し説明する。ここで、本実施
形態には、レジスト膜には、ポジティブタイプのレジス
トを用いる。DETAILED DESCRIPTION OF THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings. 1 (a) to 1 (d)
A process example of the method of manufacturing the semiconductor device according to the first embodiment of the present invention will be described below. Here, in this embodiment, a positive type resist is used as the resist film.
【００１４】図１（ａ）において、シリコン半導体基板
１にＣＶＤ装置等を用いて５００ｎｍの厚さに酸化シリ
コン（ＳｉＯ2 ) 膜２を堆積させ、さらに０．５ｕｍ×
０．５ｕｍ□のコンタクトホールを開孔する場合を例と
する。In FIG. 1A, a silicon oxide (SiO 2 ) film 2 having a thickness of 500 nm is deposited on a silicon semiconductor substrate 1 by using a CVD apparatus or the like, and further 0.5 μm ×
The case where a contact hole of 0.5 μm is opened is taken as an example.
【００１５】ホトリソグラフィー技術で、まず、感光剤
を含んだ厚さ１ｕｍ程度のレジスト膜３をスピンコート
などで塗布する。続いて、図１（ｂ）に示すようにレジ
スト膜３と光源となるランプ６との間に、ストライプ状
のＸ方向ラインパターンのレチクル４を挟む。その後、
前記ランプ６を点灯させてレジスト膜３を露光する。こ
の場合に、図１（ｂ）に示すように１ｕｍのレジスト膜
３に対して表面から０．５ｕｍの深さまで感光させる。
つまり、ランプ６による露光量を本来の半分の露光量に
する。In the photolithography technique, first, a resist film 3 containing a photosensitizer and having a thickness of about 1 μm is applied by spin coating or the like. Subsequently, as shown in FIG. 1B, a reticle 4 having a stripe-shaped X-direction line pattern is sandwiched between the resist film 3 and the lamp 6 serving as a light source. afterwards,
The lamp 6 is turned on to expose the resist film 3. In this case, as shown in FIG. 1B, the resist film 3 of 1 μm is exposed to a depth of 0.5 μm from the surface.
That is, the exposure amount of the lamp 6 is reduced to half the original exposure amount.
【００１６】引き続き、Ｘ方向ラインパターンのレチク
ル４をＹ方向ラインパターンのレチクル５と差し替え、
図１（ｃ）に示すように、レジスト膜３に対して表面か
ら０．５ｕｍの深さまで感光させる。すると、Ｘ方向ラ
インパターンのレチクル４とＹ方向ラインパターンのレ
チクル５の両方から露光された領域が絶縁膜の表面に到
達するように十分に感光される。この領域がコンタクト
ホールを形成するためのマスクの開孔部となる領域であ
る。Subsequently, the reticle 4 having the X-direction line pattern is replaced with the reticle 5 having the Y-direction line pattern,
As shown in FIG. 1C, the resist film 3 is exposed to a depth of 0.5 μm from the surface. Then, the regions exposed by both the reticle 4 having the X-direction line pattern and the reticle 5 having the Y-direction line pattern are sufficiently exposed to reach the surface of the insulating film. This area is an area to be an opening of a mask for forming a contact hole.
【００１７】次に、露光されたレジスト膜３を現像液に
浸すと、感光されたレジスト部分が除去され、図１
（ｄ）に示した四角いコンタクトホールパターン形状の
レジスト膜３が形成できる。Next, when the exposed resist film 3 is dipped in a developing solution, the exposed resist portion is removed.
The resist film 3 having the square contact hole pattern shape shown in (d) can be formed.
【００１８】次に図２（ａ）乃至（ｃ）に示すような四
角いレジストマスクを凸形状に形成する第２の実施形態
について説明する。ここで、本実施形態には、レジスト
膜には、ポジティブタイプのレジストを用いる。Next, a second embodiment in which a square resist mask as shown in FIGS. 2A to 2C is formed in a convex shape will be described. Here, in this embodiment, a positive type resist is used as the resist film.
【００１９】前述した第１の実施形態と同様に、シリコ
ン半導体基板１１上にＣＶＤ装置等により、５００ｎｍ
の膜厚にＳｉＯ2 膜１２を形成する。さらに、感光剤を
含んだ厚さ１ｕ程度のレジスト膜１３を塗布する。次
に、レジスト膜１３と光源になるランプ１６との間にＸ
方向ラインパターンのレチクル１４を挟む。ここでレチ
クル１４，１５は、前述した第１の実施形態に用いたレ
チクル４，５とは、遮光部分が反転しているものであ
る。Similar to the first embodiment described above, a 500 nm film is formed on the silicon semiconductor substrate 11 by a CVD device or the like.
The SiO 2 film 12 is formed to a film thickness of. Further, a resist film 13 containing a photosensitizer and having a thickness of about 1 u is applied. Next, X is provided between the resist film 13 and the lamp 16 which serves as a light source.
The reticle 14 having the direction line pattern is sandwiched. Here, the reticle 14, 15 has a light-shielding portion inverted from that of the reticle 4, 5 used in the above-described first embodiment.
【００２０】そして前記ランプ１６を点灯させて、図２
（ｂ）に示すように、レジスト膜１３を十分に感光す
る。次に、前記レチクル１４を図２（ｃ）に示すような
Ｙ方向ラインパターンのレチクル１５と差し替え、同様
に、十分に感光させる。そして、露光された半導体基板
１１を現像液に浸し、感光された部分を除去し、図２
（ｄ）に示すような四角い凸状のパターン形状のレジス
トマスク１７を形成することができる。Then, the lamp 16 is turned on and the lamp shown in FIG.
As shown in (b), the resist film 13 is sufficiently exposed. Next, the reticle 14 is replaced with a reticle 15 having a Y-direction line pattern as shown in FIG. 2C, and similarly sufficiently exposed. Then, the exposed semiconductor substrate 11 is dipped in a developing solution to remove the exposed portion.
It is possible to form a resist mask 17 having a square convex pattern shape as shown in (d).
【００２１】以上説明したように、本発明の半導体装置
の製造方法を用いれば、設計された複雑なパターン形状
を、それぞれに角を有さない単純なパターン形状に分割
した複数のレチクルを作成する。それらレチクルによ
り、順次、レジスト膜を途中まで感光させていき、最後
のレチクルでレジスト膜の底まで感光するようにする。
この様な製造工程により、複雑に設計されたマスクパタ
ーン形状であっても角を有さない簡単なパターンに分割
して、複数回の感光により設計時の複雑なパターンを構
成するため、従来のようにレチクルパターンの角で光が
散乱することによるレジストパターン崩れが防止でき
る。As described above, according to the method for manufacturing a semiconductor device of the present invention, a plurality of reticles are created by dividing a designed complicated pattern shape into simple pattern shapes having no corners. . The reticle is used to sequentially expose the resist film halfway, and the last reticle is used to expose the bottom of the resist film.
By such a manufacturing process, even if the mask pattern shape is complicatedly designed, it is divided into simple patterns that do not have corners, and a complicated pattern at the time of design is configured by exposing multiple times. As described above, it is possible to prevent collapse of the resist pattern due to light scattering at the corners of the reticle pattern.
【００２２】前述した第１，２の実施形態においては、
レジスト膜にポジティブタイプのレジストを用いたが、
ネガティブタイプのレジストを用いても同様な効果が得
られる。但し、レチクルの遮光部は反転する。In the first and second embodiments described above,
I used a positive type resist for the resist film,
The same effect can be obtained by using a negative type resist. However, the light blocking portion of the reticle is inverted.
【００２３】また、前述したランプ６，１６による露光
において、一枚のレチクルによるレジスト膜の途中まで
露光する厚さの調整は、ランプの光量を減光しても良い
し、ランプの照射時間を減じて調整しても良い。これら
の光量や照射時間は、テストパターン等を用いてデータ
を予め求めることにより、以後、経験的に設定しても良
い。さらに、これらのデータを露光装置に設けられたメ
モり等に記憶させておき、レジスト膜の厚さやレチクル
の数の入力により光量や照射時間が自動的に設定される
ようにしても良い。Further, in the exposure by the lamps 6 and 16 described above, the adjustment of the thickness of the resist film exposed to the middle of one reticle may be performed by reducing the light amount of the lamp or by changing the irradiation time of the lamp. You may reduce and adjust. The amount of light and the irradiation time may be set empirically thereafter by previously obtaining data using a test pattern or the like. Further, these data may be stored in a memory or the like provided in the exposure apparatus, and the light amount and irradiation time may be automatically set by inputting the thickness of the resist film and the number of reticles.
【００２４】また、複数回による露光により最終的に残
ったレジスト膜の一番薄い部分がコンタクトホール等の
目的となる被エッチング部分が形成されるまでエッチン
グ処理に耐え得る厚さでなければならない。Further, the thinnest part of the resist film that finally remains after exposure by a plurality of exposures must have a thickness that can withstand the etching process until a target part to be etched such as a contact hole is formed.
【００２５】[0025]
【発明の効果】以上詳述したように本発明の半導体装置
の製造方法によれば、複雑に設計された１つのレジスト
マスクのパターン形状を角形（矩形）を持たない簡単な
パターンの複数のレチクルに分割して、それぞれ露光す
ることにより、露光の際にレチクルの角パターン形状で
発生する露光用光束の散乱を防止し、レジストパターン
崩れが防止でき、所望する設計通りのレジストパターン
形状に形成することができる。As described above in detail, according to the method of manufacturing a semiconductor device of the present invention, a plurality of reticles having a simple pattern in which the pattern shape of one intricately designed resist mask does not have a rectangular shape (rectangle). By dividing into two and exposing each, it is possible to prevent the scattering of the light flux for exposure that occurs in the angular pattern shape of the reticle at the time of exposure, prevent the resist pattern from collapsing, and form the resist pattern shape as desired be able to.
【００２６】また、本発明の半導体装置の製造方法は、
コンタクトホールだけでなく、配線等が交差する部分や
角で屈曲する部分に対しても有効であり、微細なパター
ンを形成するのに好適する。Further, a method of manufacturing a semiconductor device according to the present invention
It is effective not only for contact holes but also for portions where wiring lines intersect or bend at corners, and is suitable for forming a fine pattern.
【図１】本発明による第１の実施形態としての半導体装
置の製造方法の一工程例を示す図である。FIG. 1 is a diagram showing an example of a step of a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
【図２】本発明による第２の実施形態としての半導体装
置の製造方法の一工程例を示す図である。FIG. 2 is a diagram showing a process example of a method of manufacturing a semiconductor device according to a second embodiment of the present invention.
【図３】従来のリソグラフィー技術による半導体装置の
製造方法を説明するための図である。FIG. 3 is a diagram for explaining a conventional method for manufacturing a semiconductor device by a lithography technique.
１…シリコン半導体基板 ２…酸化シリコン膜（ＳｉＯ2 ） ３…レジスト膜 ４…Ｘ方向ライトパターンのレチクル ５…Ｙ方向ライトパターンのレチクル ６…ランプDESCRIPTION OF SYMBOLS 1 ... Silicon semiconductor substrate 2 ... Silicon oxide film (SiO 2 ) 3 ... Resist film 4 ... X-direction light pattern reticle 5 ... Y-direction light pattern reticle 6 ... Lamp
Claims (10)
技術において、 １つのレジストマスクのパターン形状を複数のパターン
に分割した複数ｎ個のレチクルを用いて、各レチクルを
マスクとして、それぞれに一回の露光でレジストマスク
となるレジスト膜の深さ方向に１／ｎづつの深さに達す
る露光を行い、全部のレチクルにわたる露光で前記レジ
スト膜の底部まで露光した後、現像処理し、前記レジス
トマスクのパターン形状を形成することを特徴とする半
導体装置の製造方法。1. In a lithography technique used for manufacturing a semiconductor device, a plurality of n reticles obtained by dividing a pattern shape of one resist mask into a plurality of patterns are used, and each reticle is used as a mask to perform one exposure. Exposure is performed to reach a depth of 1 / n in the depth direction of the resist film to be the resist mask, and after exposure to the bottom of the resist film by exposure over the entire reticle, development processing is performed to form the pattern shape of the resist mask. A method of manufacturing a semiconductor device, comprising:
ジストを用い、露光された部分を前記現像処理で除去す
ることを特徴とする請求項１記載の半導体装置の製造方
法。2. The method of manufacturing a semiconductor device according to claim 1, wherein a positive type resist is used for the resist film, and the exposed portion is removed by the developing process.
ジストを用い、非露光の部分を前記現像処理で除去する
ことを特徴とする請求項１記載の半導体装置の製造方
法。3. The method of manufacturing a semiconductor device according to claim 1, wherein a negative type resist is used for the resist film, and an unexposed portion is removed by the developing process.
のパターン形状を、それぞれが角形を含まない複数ｎの
パターンに分割され、 前記レチクルによるレジスト膜への露光を行う際に、前
記角形により生じる露光用光束の散乱を抑制することを
特徴とする請求項１記載の半導体装置の製造方法。4. The reticle divides the pattern shape of one resist mask into a plurality of n patterns, each of which does not include a prism, and when the reticle exposes a resist film, an exposure caused by the prism is formed. 2. The method for manufacturing a semiconductor device according to claim 1, wherein the scattering of the use light beam is suppressed.
層間を接続するコンタクトホールを含むパターンである
ことを特徴とする請求項１記載の半導体装置の製造方
法。5. The pattern shape of the resist mask is
The method of manufacturing a semiconductor device according to claim 1, wherein the pattern is a pattern including a contact hole that connects layers.
交差する部分や角で屈曲する部分を含む配線パターンで
あることを特徴とする請求項１記載の半導体装置の製造
方法。6. The pattern shape of the resist mask is
2. The method of manufacturing a semiconductor device according to claim 1, wherein the wiring pattern is a wiring pattern including intersecting portions and portions that bend at corners.
の１回の露光による深さ方向の調整は、露光用の光源の
光量の加減に基づくことを特徴とする請求項１記載の半
導体装置の製造方法。7. The manufacturing of a semiconductor device according to claim 1, wherein the adjustment in the depth direction of the resist film serving as the resist mask by one exposure is based on the adjustment of the light amount of the light source for exposure. Method.
の１回の露光による深さ方向の調整は、露光用の光源の
照射時間の加減に基づくことを特徴とする請求項１記載
の半導体装置の製造方法。8. The semiconductor device according to claim 1, wherein the adjustment of the depth direction of the resist film serving as the resist mask in one exposure is based on adjustment of irradiation time of a light source for exposure. Production method.
レジスト膜の底部まで露光し現像処理し形成されたレジ
スト膜の一番薄い部分が被エッチング部分が形成される
までエッチング処理に耐え得る厚さであることを特徴と
する請求項１記載の半導体装置の製造方法。9. The thinnest part of the resist film formed by exposing and developing to the bottom of the resist film by exposure over the entire reticle has a thickness that can withstand etching until a part to be etched is formed. The method for manufacturing a semiconductor device according to claim 1, wherein there is.
ー技術において、 １つのレジストマスクのパターン形状を、それぞれ角形
を含まない複数のパターンに分割した複数ｎのレチクル
を用いて、 基板上に形成したレジスト膜に第１のレチクルをマスク
として該レジスト膜の膜厚の途中まで露光する工程と、 前記レジスト膜に第ｎのレチクルまで差し替え、最後の
レチクルの露光により該レジスト膜の底部まで感光する
ように繰り返し露光を行う工程と、 前記露光済みの基板の前記レジスト膜を現像し、前記マ
スクのパターン形状に形成する工程と、により、 それぞれのレチクルに描画されたパターンから角形を無
くし、該角形により生じる露光用光束の散乱を抑制する
ことを特徴とする半導体装置の製造方法。10. A lithographic technique used for manufacturing a semiconductor device, wherein a resist film formed on a substrate is formed by using a plurality of n reticles in which a pattern shape of one resist mask is divided into a plurality of patterns each not including a polygon. Exposing the resist film to the middle of the film thickness using the first reticle as a mask, and replacing the resist film up to the nth reticle, and exposing repeatedly the last reticle to expose the bottom of the resist film. And the step of developing the resist film of the exposed substrate to form the pattern shape of the mask, eliminating the square shape from the pattern drawn on each reticle, and exposing the square shape A method for manufacturing a semiconductor device, which suppresses scattering of a light flux.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8017437A JPH09213609A (en) | 1996-02-02 | 1996-02-02 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8017437A JPH09213609A (en) | 1996-02-02 | 1996-02-02 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09213609A true JPH09213609A (en) | 1997-08-15 |
Family
ID=11944013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8017437A Pending JPH09213609A (en) | 1996-02-02 | 1996-02-02 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09213609A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10259634A1 (en) * | 2002-12-18 | 2004-07-15 | Infineon Technologies Ag | Process for making contacts on a wafer |
| WO2011018822A1 (en) * | 2009-08-11 | 2011-02-17 | 富士通セミコンダクター株式会社 | Method for manufacturing semiconductor device |
| US8138094B2 (en) | 2009-12-25 | 2012-03-20 | Elpida Memory, Inc. | Method for manufacturing mask |
-
1996
- 1996-02-02 JP JP8017437A patent/JPH09213609A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10259634A1 (en) * | 2002-12-18 | 2004-07-15 | Infineon Technologies Ag | Process for making contacts on a wafer |
| US7094674B2 (en) | 2002-12-18 | 2006-08-22 | Infineon Technologies Ag | Method for production of contacts on a wafer |
| DE10259634B4 (en) * | 2002-12-18 | 2008-02-21 | Qimonda Ag | Method of making contacts on a wafer |
| WO2011018822A1 (en) * | 2009-08-11 | 2011-02-17 | 富士通セミコンダクター株式会社 | Method for manufacturing semiconductor device |
| JP5516587B2 (en) * | 2009-08-11 | 2014-06-11 | 富士通セミコンダクター株式会社 | Manufacturing method of semiconductor device |
| US8138094B2 (en) | 2009-12-25 | 2012-03-20 | Elpida Memory, Inc. | Method for manufacturing mask |
| US8383511B2 (en) | 2009-12-25 | 2013-02-26 | Elpida Memory, Inc. | Method for manufacturing mask |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0128828B1 (en) | Forming method of contact hole in the semiconductor device | |
| JPH07219207A (en) | Photomask and its manufacture | |
| KR100223325B1 (en) | Method for manufacturing fine pattern of semiconductor device | |
| JPH075675A (en) | Mask and preparation thereof | |
| JP3912949B2 (en) | Photomask forming method and semiconductor device manufacturing method | |
| JP4613364B2 (en) | Resist pattern formation method | |
| KR100432794B1 (en) | Process for the formation of wiring pattern | |
| JPH09213609A (en) | Method for manufacturing semiconductor device | |
| JPH05243115A (en) | Manufacture of semiconductor device | |
| KR100526527B1 (en) | Photomask and foaming mask pattern using the same | |
| JP2798796B2 (en) | Pattern formation method | |
| JPH0448715A (en) | Manufacture of semiconductor device | |
| JP2003075985A (en) | Mask for manufacturing of semiconductor device, and its manufacturing method and exposing method | |
| JP3110801B2 (en) | Photomask manufacturing method and photomask | |
| JP2693805B2 (en) | Reticle and pattern forming method using the same | |
| US6645707B2 (en) | Device manufacturing method | |
| JPS62245251A (en) | Resist pattern forming method | |
| KR0138066B1 (en) | The manufacture of phase shift mask | |
| JPS58101427A (en) | Manufacture of semiconductor device | |
| JP2001223155A (en) | Photolithography method | |
| JPH04268556A (en) | Formation of resist pattern | |
| JPH03283418A (en) | Resist pattern forming method | |
| JPH11149152A (en) | Grounding method and photomask blanks | |
| KR100728947B1 (en) | Method for exposing using reticle for semiconductor device | |
| JPH03142466A (en) | Production of semiconductor device and mask used for the production |