JPH09212122A - Matrix type display device and scroll control method - Google Patents
Matrix type display device and scroll control methodInfo
- Publication number
- JPH09212122A JPH09212122A JP8016906A JP1690696A JPH09212122A JP H09212122 A JPH09212122 A JP H09212122A JP 8016906 A JP8016906 A JP 8016906A JP 1690696 A JP1690696 A JP 1690696A JP H09212122 A JPH09212122 A JP H09212122A
- Authority
- JP
- Japan
- Prior art keywords
- character
- display
- output
- character pattern
- conversion unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、画面上の文字の水
平方向の移動の最小単位を文字表示を構成するドット単
位で行うマトリックス型表示装置及びスクロール制御方
法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a matrix type display device and a scroll control method in which a minimum unit of horizontal movement of a character on a screen is a dot unit constituting a character display.
【０００２】[0002]
【従来の技術】図７にドット単位の水平移動の動作例を
示す。図７では、ａ）の表示を２ドット水平移動するこ
とにより、ｂ）の表示となる表示例を示した。2. Description of the Related Art FIG. 7 shows an example of horizontal movement in dot units. In FIG. 7, a display example in which the display in b) is displayed by horizontally moving the display in a) by 2 dots is shown.
【０００３】従来のマトリックス表示装置及びスクロー
ル制御方法では、以下の方法でドット単位の水平スクロ
ールを実現していた。In the conventional matrix display device and scroll control method, horizontal scroll in dot units is realized by the following method.
【０００４】従来例の一例を図６に示し以下に説明をす
る。An example of a conventional example is shown in FIG. 6 and will be described below.
【０００５】図６において従来のスクロール制御方法
は、基準クロック８により制御され、表示桁アドレス１
３の文字コード記憶部２への出力、スクロール制御部２
９へのタイミング信号の供給、信号線駆動回路６へのシ
フトクロック３２の供給、文字コード記憶部２、キャラ
クタジェネレータ３へのタイミング信号の供給を行うタ
イミング発生回路１と、文字コード１４を、アドレスバ
ス、データバス及びコントロールバスを介して受け取り
記憶し、表示桁アドレス１３がタイミング発生回路１か
ら与えられ表示桁アドレス１３に対応して記憶している
文字コード１４をキャラクタジェネレータ３に出力する
文字コード記憶部２と、入力された文字コード１４に応
じた文字パターン１５を並列直列変換部３０に出力する
キャラクタジェネレータ３と、タイミング信号により制
御され入力された時系列にパラレルな文字パターンを時
系列に直列なシリアルな文字パターンに変換して信号線
駆動回路６に出力する並列直列変換部３０と、タイミン
グ発生回路１の出力を与えられ、並列直列変換部３０の
タイミング、信号線駆動回路６のシフトクロック３２を
発生するスクロール制御部２９と、タイミング信号によ
り制御され前述した並列直列変換部３０の出力であるシ
リアルな文字パターン３５を取り込み信号線に出力する
信号線駆動回路６から構成される。In FIG. 6, the conventional scroll control method is controlled by the reference clock 8 and the display digit address 1
3 to the character code storage unit 2, scroll control unit 2
9, a timing generation circuit 1 for supplying a timing signal to the signal line driving circuit 6, a shift clock 32 to the signal line drive circuit 6, a timing signal to the character code storage unit 2 and the character generator 3, and a character code 14. A character code that is received and stored via a bus, a data bus, and a control bus, and the display digit address 13 is given from the timing generation circuit 1 and stored in correspondence with the display digit address 13 to the character generator 3. The storage unit 2, the character generator 3 that outputs the character pattern 15 according to the input character code 14 to the parallel-serial conversion unit 30, and the time-series parallel character pattern that is controlled by the timing signal and is input in time series. Convert to serial serial character pattern and output to signal line drive circuit 6 The parallel-to-serial conversion unit 30 and the scroll control unit 29 which receives the output of the timing generation circuit 1 and generates the timing of the parallel-to-serial conversion unit 30 and the shift clock 32 of the signal line drive circuit 6, and is controlled by the timing signal. The parallel line-to-serial converter 30 is composed of the signal line drive circuit 6 which takes in the serial character pattern 35 and outputs it to the signal line.
【０００６】このようなマトリックス型表示装置及びス
クロール制御方法によりドット単位の水平スクロールを
行うときには、スクロール制御部から発生するシフトク
ロック３２を、スクロール制御部２９によりスクロール
するドット数に合わせて任意の位相または任意の回数分
に制御することで行うものであった。When performing horizontal scrolling in dot units by such a matrix type display device and scroll control method, the shift clock 32 generated from the scroll control unit is set to an arbitrary phase according to the number of dots scrolled by the scroll control unit 29. Alternatively, it is performed by controlling the number of times as desired.
【０００７】[0007]
【発明が解決しようとする課題】前述した従来のマトリ
ックス型表示装置及びスクロール制御方式は、文字表示
を行う場合に、キャラクタジェネレータの時系列にパラ
レルな文字パターンを並列直列変換部で時系列にシリア
ルな文字パターンに変換して信号線駆動回路に転送する
ため、液晶パネルの１走査線分を表示させるためには少
なくとも１走査線における表示ドット数以上の基準クロ
ックが必要である。例えば液晶パネルの表示文字数が２
行×１６文字で一文字が横６×縦８ドットの画素構成と
し、フレーム周波数を１００Ｈｚとすると、基準クロッ
クは１４５ＫＨｚ以上が必要であり、この例では１．６
ＫＨｚである走査信号などと比較して非常に高い周波数
となっている。In the above-mentioned conventional matrix type display device and scroll control method, when character display is performed, a character pattern parallel to the time series of the character generator is serialized in time series by the parallel / serial conversion unit. In order to display one scanning line of the liquid crystal panel, a reference clock of at least the number of display dots in one scanning line is required in order to display the data for one scanning line of the liquid crystal panel. For example, the number of characters displayed on the LCD panel is 2
Assuming that the pixel configuration is row × 16 characters and each character is horizontal 6 × vertical 8 dots and the frame frequency is 100 Hz, the reference clock needs to be 145 KHz or higher.
The frequency is extremely higher than that of a scanning signal of KHz or the like.
【０００８】本発明の目的は、マトリックス型表示装置
において、画面上の文字の水平方向の移動の最小単位を
文字表示を構成するドット単位で行うスクロール方法
を、低速度で実現することにある。It is an object of the present invention to realize, at a low speed, a matrix type display device in which the minimum unit of horizontal movement of characters on the screen is a dot unit constituting a character display.
【０００９】[0009]
［手段１］線順次走査を行うマトリックス型表示装置に
おいて、画面表示上での文字の表示位置を指定する表示
桁アドレスが入力されるとあらかじめ表示桁アドレスに
対応して記憶している文字コードを出力する文字コード
記憶部と、この文字コード記憶部が出力する文字コード
に対応する文字パターンを出力するキャラクタジェネレ
ータと、前記文字パターンを記憶する手段と、前記記憶
手段の出力と時系列に続いてキャラクタジェネレータか
ら出力される文字パターンからドット単位でのスクロー
ル量を記憶するドットスクロールレジスタの値に応じて
あるビット分ずらせた文字パターンを発生させる文字パ
ターン変換部と、前記表示桁アドレスに導かれ、複数の
ビット数を持つ複数のラッチのどれかに前記文字パター
ン変換部を出力を保持し、信号電極に出力する信号線駆
動回路と、前記表示桁アドレスとタイミング信号を発生
させるタイミング発生回路から成ることを特徴とする。[Means 1] In a matrix type display device which performs line-sequential scanning, when a display digit address for designating a display position of a character on a screen display is input, a character code stored in advance corresponding to the display digit address is changed. A character code storage unit for outputting, a character generator for outputting a character pattern corresponding to the character code output by the character code storage unit, a unit for storing the character pattern, an output of the storage unit, and a time series. A character pattern conversion unit that generates a character pattern shifted by a certain bit according to the value of a dot scroll register that stores a scroll amount in dot units from a character pattern output from a character generator, and is guided to the display digit address, Output the character pattern conversion unit to any one of multiple latches with multiple bit numbers. Lifting and, wherein a signal line driver circuit for outputting to the signal electrode, in that it consists of a timing generating circuit for generating the display digit address and timing signals.
【００１０】［手段２］線順次走査を行うマトリックス
型表示装置において、画面表示上での文字の表示位置を
指定する表示桁アドレスから桁単位でのスクロール量を
記憶する桁スクロールレジスタの値に応じてある桁分ず
らせた表示桁アドレスを発生させる表示桁アドレス変換
部を設け、前記表示桁アドレス変換部の出力が入力され
あらかじめ記憶している文字コードを出力する文字コー
ド記憶部と、前記文字コード記憶部が出力する文字コー
ドに対応する文字パターンを出力するキャラクタジェネ
レータと、前記文字パターンを記憶する手段と、前記記
憶手段の出力と時系列に続いてキャラクタジェネレータ
から出力される文字パターンからドット単位でのスクロ
ール量を記憶するドットスクロールレジスタの値に応じ
てあるビット分ずらせた文字パターンを発生させる文字
パターン変換部と、前記表示桁アドレスに導かれ、複数
のビット数を持つ複数のラッチのどれかに前記文字パタ
ーン変換部を出力を保持し、信号電極に出力する信号線
駆動回路と、前記表示桁アドレスとタイミング信号を発
生させるタイミング発生回路から成ることを特徴とす
る。[Means 2] In a matrix type display device for performing line-sequential scanning, according to the value of a digit scroll register which stores a scroll amount in digit units from a display digit address which designates a display position of a character on a screen display. A character code storage unit that generates a display digit address conversion unit that generates a display digit address that is shifted by a certain digit, and outputs a character code that is stored in advance when the output of the display digit address conversion unit is input; A character generator that outputs a character pattern corresponding to the character code output by the storage unit, a unit that stores the character pattern, a dot pattern from the character pattern that is output from the character generator following the output of the storage unit and the time series. Depending on the value of the dot scroll register that stores the scroll amount in And a character pattern conversion unit for generating a generated character pattern and the output of the character pattern conversion unit held in any one of a plurality of latches having a plurality of bit numbers guided to the display digit address and output to the signal electrode. It is characterized by comprising a signal line drive circuit and a timing generation circuit for generating the display digit address and the timing signal.
【００１１】［手段３］画面表示上での文字の表示位置
を指定する表示桁アドレスが入力されるとあらかじめ表
示桁アドレスに対応して記憶している文字コードを出力
する文字コード記憶部と、この文字コード記憶部が出力
する文字コードに対応する文字パターンを出力するキャ
ラクタジェネレータと、前記文字パターンを記憶する手
段と、前記記憶手段の出力と時系列に続いてキャラクタ
ジェネレータから出力される文字パターンからドット単
位でのスクロール量を記憶するドットスクロールレジス
タの値に応じてあるビット分ずらせた文字パターンを発
生させる文字パターン変換部と、前記表示桁アドレスに
導かれ、複数のビット数を持つ複数のラッチのどれかに
前記文字パターン変換部を出力を保持し、信号電極に出
力する信号線駆動回路と、前記表示桁アドレスとタイミ
ング信号を発生させるタイミング発生回路から成ること
を特徴とするマトリックス型表示装置において、１走査
線分の信号線出力が、文字の表示桁＋１回の基準クロッ
クで終了することを特徴とする。[Means 3] A character code storage section for outputting a character code stored in advance in correspondence with the display digit address when a display digit address for designating the display position of the character on the screen display is inputted. A character generator that outputs a character pattern corresponding to the character code output by the character code storage unit, a unit that stores the character pattern, and a character pattern that is output from the character generator following the output of the storage unit and the time series. From a character pattern conversion unit that generates a character pattern shifted by a certain bit according to the value of a dot scroll register that stores the scroll amount in dots, and a plurality of character patterns that are guided to the display digit address and have a plurality of bits. Signal line drive that holds the output of the character pattern conversion unit in one of the latches and outputs it to the signal electrode A matrix and a timing generation circuit for generating the display digit address and the timing signal. In the matrix type display device, the output of the signal line for one scanning line is completed by the display digit of the character + 1 times the reference clock. It is characterized by doing.
【００１２】［手段４］画面表示上での文字の表示位置
を指定する表示桁アドレスが入力されるとあらかじめ表
示桁アドレスに対応して記憶している文字コードを出力
する文字コード記憶部と、この文字コード記憶部が出力
する文字コードに対応する文字パターンを出力するキャ
ラクタジェネレータと、前記文字パターンを記憶する手
段と、前記記憶手段の出力と時系列に続いてキャラクタ
ジェネレータから出力される文字パターンからドット単
位でのスクロール量を記憶するドットスクロールレジス
タの値に応じてあるビット分ずらせた文字パターンを発
生させる文字パターン変換部と、前記表示桁アドレスに
導かれ、複数のビット数を持つ複数のラッチのどれかに
前記文字パターン変換部を出力を保持し、信号電極に出
力する信号線駆動回路と、前記表示桁アドレスとタイミ
ング信号を発生させるタイミング発生回路から成ること
を特徴とするマトリックス型表示装置において、文字コ
ード記憶部、キャラクタジェネレータ、文字パターン変
換部、及び信号線駆動回路の動作時間と同一もしくはそ
れ以上の動作時間を有し、それらが直列に接続された遅
延手段を設け、基準クロックにより前記遅延手段の初段
の動作を開始し、なおかつ前記遅延手段の動作時間内
は、文字コード記憶部、キャラクタジェネレータ、文字
パターン変換部、及び信号線駆動回路をそれぞれ動作さ
せ、前記遅延回路の最終段の出力を受けて前記遅延手段
の動作並びに文字コード記憶部、キャラクタジェネレー
タ、文字パターン変換部、及び信号線駆動回路の動作を
停止させ、１走査線分の信号線出力が、文字の表示桁＋
１回の基準クロックで終了することを特徴とする。[Means 4] A character code storage unit for outputting a character code stored in advance in correspondence with the display digit address when a display digit address for designating the display position of the character on the screen display is inputted. A character generator that outputs a character pattern corresponding to the character code output by the character code storage unit, a unit that stores the character pattern, and a character pattern that is output from the character generator following the output of the storage unit and the time series. From a character pattern conversion unit that generates a character pattern shifted by a certain bit according to the value of a dot scroll register that stores the scroll amount in dots, and a plurality of character patterns that are guided to the display digit address and have a plurality of bits. Signal line drive that holds the output of the character pattern conversion unit in one of the latches and outputs it to the signal electrode In a matrix type display device characterized by comprising a channel and a timing generation circuit for generating the display digit address and the timing signal. The operation time of the character code storage unit, the character generator, the character pattern conversion unit, and the signal line drive circuit. A delay means having the same or longer operating time as that of the delay means connected in series, the first stage operation of the delay means is started by the reference clock, and the character code is set within the operating time of the delay means. The storage unit, the character generator, the character pattern conversion unit, and the signal line drive circuit are respectively operated, and the operation of the delay unit and the character code storage unit, the character generator, and the character pattern conversion unit are received in response to the output of the final stage of the delay circuit. , And the operation of the signal line drive circuit is stopped, and the signal line output for one scanning line is Character of display digits +
It is characterized in that it ends with one reference clock.
【００１３】[0013]
【発明の実施の形態】本発明のマトリックス型表示装置
は、キャラクタジェネレータにより得られる複数ビット
の文字パターン信号を信号線駆動回路に転送する際に、
文字パターンをドット単位でスクロールした複数の文字
パターンに変換を行いパラレルで信号線駆動回路に１文
字を構成する水平方向のドット数ごと順次転送すること
により、１走査線分を表示させるためのクロック数を低
減させようとするものであり、キャラクタジェネレータ
と信号線駆動回路の中間に、ドット単位のスクロール量
を記憶するスクロールレジスタと、前回読み出した文字
パターンを記憶するラッチと、今回キャラクタジェネレ
ータから読み出した文字データと前述のラッチの出力と
スクロールレジスタの値からドットスクロールされた文
字データを得るセレクタで構成された文字データ変換部
を設けた特徴がある。BEST MODE FOR CARRYING OUT THE INVENTION The matrix type display device of the present invention, when transferring a character pattern signal of a plurality of bits obtained by a character generator to a signal line drive circuit,
A clock for displaying one scanning line by converting a character pattern into a plurality of character patterns scrolled in dot units and sequentially transferring in parallel to the signal line drive circuit for each number of horizontal dots forming one character. It is intended to reduce the number, and a scroll register that stores the scroll amount in dot units in the middle of the character generator and the signal line drive circuit, a latch that stores the previously read character pattern, and a read from the character generator this time. It is characterized in that a character data conversion unit constituted by a selector that obtains dot-scrolled character data from the character data, the output of the above-mentioned latch, and the value of the scroll register is provided.
【００１４】また、基準クロックで動作するタイミング
発生回路から出力される表示桁アドレスで示される画面
表示上での文字の表示位置にパラレルの文字パターンを
順次ラッチする複数のラッチにより信号線駆動回路を構
成し、基準クロックをトリガーとして、文字コード記憶
部、キャラクタジェネレータ、文字データ変換部のそれ
ぞれと同一もしくはそれ以上の動作時間を有する遅延回
路を介して得られたタイミング信号により前述の文字コ
ード記憶部、キャラクタジェネレータ、文字データ変換
部の動作と信号線駆動回路への文字パターンへのラッチ
を基準クロックに対して非同期に順次動作させることに
より、基準クロックの１クロック内で文字コード記憶
部、キャラクタジェネレータ、文字データ変換部のそれ
ぞれの動作と信号線駆動回路への文字コードのラッチを
終了するスクロール制御方法に本発明の特徴がある。Further, the signal line drive circuit is constituted by a plurality of latches for sequentially latching parallel character patterns at the display positions of characters on the screen display indicated by the display digit address output from the timing generation circuit which operates with the reference clock. The character code storage unit is configured by a timing signal obtained through a delay circuit having an operation time equal to or longer than each of the character code storage unit, the character generator, and the character data conversion unit, using the reference clock as a trigger. The operation of the character generator and the character data conversion unit and the latch of the character pattern to the signal line drive circuit are sequentially operated asynchronously with respect to the reference clock, so that the character code storage unit and the character generator within one clock of the reference clock. , Each operation of character data converter and signal line There are features of the present invention to a scroll control method to end the latching character codes to the dynamic circuit.
【００１５】以下に本発明の実施例を順を追って説明す
る。Embodiments of the present invention will be described below step by step.
【００１６】（１）第１の実施例 図１は本発明の第１の実施例を示す構成図である。(1) First Embodiment FIG. 1 is a block diagram showing the first embodiment of the present invention.
【００１７】図１の実施例では基準クロック８により制
御されるタイミング発生回路１の出力である表示桁アド
レス１３が、アドレスバス、データバス及びコントロー
ルバスを介して書き込まれた文字コードが記憶されてい
る文字コード記憶部２に入力され、文字コード記憶部２
の出力である該当表示桁の文字コード１４とタイミング
発生回路１から入力されるラスタアドレス１７が、キャ
ラクタジェネレータ３に入力され、画面上の該当文字位
置、該当ラインの文字パターン１５が、キャラクタジェ
ネレータ３から文字パターン変換部５に出力される。文
字パターン変換部５は、ドット単位のスクロール量の情
報がデータバス、コントロールバスを介して書き込まれ
るドットスクロールレジスタ４の値に合わせて、ドット
単位でスクロールされた時系列にパラレルな文字パター
ン１６を発生させ、信号線駆動回路６に文字パターン１
６が、１文字分の水平方向のドット数ずつ順にラッチさ
れる。In the embodiment shown in FIG. 1, the display digit address 13 which is the output of the timing generation circuit 1 controlled by the reference clock 8 stores the character code written via the address bus, the data bus and the control bus. Is input to the character code storage unit 2
The character code 14 of the corresponding display digit and the raster address 17 input from the timing generation circuit 1, which is the output of the, are input to the character generator 3, and the character pattern 15 of the corresponding character position on the screen and the corresponding line is displayed on the character generator 3. Is output to the character pattern conversion unit 5. The character pattern conversion unit 5 creates a time-series parallel character pattern 16 scrolled in dot units in accordance with the value of the dot scroll register 4 in which the information on the scroll amount in dot units is written via the data bus and the control bus. And generate a character pattern 1 on the signal line drive circuit 6.
6 are sequentially latched by the number of horizontal dots for one character.
【００１８】ここで文字パターン変換部５について図３
に構成例、図４に動作例を示し説明する。図４では１文
字分の水平方向のドット数が６ドットの例を示す。文字
パターン変換部５は、ラッチ２５に保持されている前回
読み出した１文字分の水平方向のドット数の文字パター
ン２７と今回読み出した１文字分の水平方向のドット数
の文字パターン１５から、セレクタ２６を介すことで信
号線駆動回路６に送るための１文字分の水平方向のドッ
ト数の文字パターン１６を発生させる。文字パターン１
６の発生は図４に示すようにドットスクロールレジスタ
の値によって、前回読み出した文字パターンと今回読み
出した文字パターンのどの部分を取り出すか、すなわち
どれだけの量をスクロールさせるかが決定される。Here, the character pattern conversion unit 5 is shown in FIG.
An example of the configuration is shown in FIG. FIG. 4 shows an example in which the number of dots in the horizontal direction for one character is 6 dots. The character pattern conversion unit 5 selects a character pattern 27, which is held in the latch 25 and has a horizontal dot number of one character read previously, and a character pattern 15 having a horizontal dot number of one character, which is read this time, from the selector. By way of 26, the character pattern 16 having the number of dots in the horizontal direction for one character to be sent to the signal line drive circuit 6 is generated. Character pattern 1
As shown in FIG. 4, the occurrence of No. 6 is determined by the value of the dot scroll register, which part of the previously read character pattern and the currently read character pattern is extracted, that is, how much is scrolled.
【００１９】次に図１の実施例における１走査線分の動
作を図５のタイミングチャートをもとに説明する。この
タイミングチャートでは、１走査線分の動作は、表示桁
数＋１回の基準クロックにより行われる。Next, the operation of one scanning line in the embodiment of FIG. 1 will be described with reference to the timing chart of FIG. In this timing chart, the operation for one scanning line is performed by the number of display digits + 1 the reference clock.
【００２０】図５では基準クロックが”Ｈ”の間に、文
字コード読み出し〜文字パターン読み出し〜信号線駆動
回路のラッチを行い、基準クロックの立ち下がりで表示
桁アドレス、ラスタアドレスが変化する例を示す。In FIG. 5, while the reference clock is "H", the reading of the character code, the reading of the character pattern, and the latching of the signal line drive circuit are performed, and the display digit address and the raster address change at the fall of the reference clock. Show.
【００２１】基準クロックは、１走査線のデータ転送に
は表示桁数＋１回入力される。この基準クロックの１回
目は、キャラクタジェネレータから読みだした文字パタ
ーンを文字パターン変換部のラッチに保持するために行
われ、信号線駆動回路の複数のラッチのどれかには文字
パターンが保持されない。The reference clock is input by the number of display digits + 1 times for data transfer of one scanning line. The first time of this reference clock is performed to hold the character pattern read from the character generator in the latch of the character pattern conversion unit, and the character pattern is not held in any of the plurality of latches of the signal line drive circuit.
【００２２】続いて２回目以降の基準クロックでは、基
準クロックが立ち上がると、文字コード記憶部からの該
当表示桁の文字コード読み出し、キャラクタジェネレー
タからの文字パターンの読み出し、文字パターン変換、
信号線駆動回路へのラッチの順に動作が行われ、文字パ
ターンが信号線駆動回路へラッチされると、信号線駆動
回路からのフィードバック信号によりＲＡＭ、ＲＯＭで
構成される文字コード記憶部、キャラクタジェネレータ
は次の読み出しに備えてプリチャージされ、表示桁アド
レスにより導かれる文字パターン変換部のラッチに、読
み出した文字パターンがラッチされる。その後表示桁数
＋１番目のクロックまでこの動作が繰り返される。Then, in the second and subsequent reference clocks, when the reference clock rises, the character code of the corresponding display digit is read from the character code storage unit, the character pattern is read from the character generator, the character pattern conversion is performed,
The operation is performed in the order of latching to the signal line driving circuit, and when the character pattern is latched to the signal line driving circuit, a feedback signal from the signal line driving circuit causes a character code storage unit including a RAM and a ROM, and a character generator. Is precharged in preparation for the next reading, and the read character pattern is latched by the latch of the character pattern conversion unit guided by the display digit address. After that, this operation is repeated until the number of display digits + 1 clock.
【００２３】なお図１に図示したインバータ９、３３
と、ＮＡＮＤゲート１０、１１、１２と、文字コード記
憶部２、キャラクタジェネレータ３、文字パターン変換
部５及び信号線駆動回路６との動作時間の差が同一もし
くはそれ以上の動作時間を有する遅延素子７を用い、基
準クロック８の立ち上がりをトリガーとして、順に非同
期動作させれば、図５のタイミングチャートに示すよう
に基準クロックの１周期内でそれぞれの動作を終了させ
ることができる。The inverters 9 and 33 shown in FIG.
And the NAND gates 10, 11 and 12 and the character code storage unit 2, the character generator 3, the character pattern conversion unit 5 and the signal line drive circuit 6 have the same or different operation time difference delay elements. 7 and using the rising edge of the reference clock 8 as a trigger, the asynchronous operations are sequentially performed, so that the respective operations can be completed within one cycle of the reference clock as shown in the timing chart of FIG.
【００２４】（２）第２の実施例 本発明の第２の実施例を示す構成図を図２に示し、以下
に説明をする。(2) Second Embodiment A configuration diagram showing a second embodiment of the present invention is shown in FIG. 2 and will be described below.
【００２５】図２における実施例では、タイミング発生
回路１と文字コード記憶部２の間に、データバス、コン
トロールバスを介して書き込まれる桁スクロールレジス
タ１８を設け、桁スクロールレジスタ１８の出力とタイ
ミング発生回路１から出力される表示桁アドレス１３か
ら表示桁アドレス変換部１９を設けている。この表示桁
アドレス変換部１９を介して、文字コード記憶部１９に
変換後の表示桁アドレス２０を与えることで、表示桁単
位の水平方向のスクロールをも可能としている。In the embodiment shown in FIG. 2, a digit scroll register 18 written via a data bus and a control bus is provided between the timing generation circuit 1 and the character code storage unit 2, and the output of the digit scroll register 18 and timing generation. A display digit address conversion unit 19 is provided from the display digit address 13 output from the circuit 1. By giving the converted display digit address 20 to the character code storage section 19 via the display digit address conversion section 19, horizontal scrolling in display digit units is also possible.
【００２６】図２では、ドット単位で水平スクロールを
行うドットスクロールレジスタ４、文字パターン変換部
５と、上記の桁スクロールレジスタ１８、表示桁アドレ
ス変換部１９とを組み合わせることで、任意の文字数、
任意のドット数を水平スクロールさせた画面表示をする
事が可能となる。In FIG. 2, by combining the dot scroll register 4 for performing horizontal scrolling in dot units, the character pattern conversion unit 5, the digit scroll register 18, and the display digit address conversion unit 19, any number of characters can be displayed.
It is possible to display the screen by horizontally scrolling an arbitrary number of dots.
【００２７】上記以外の部分の構成並びに動作について
は、図１における第１の実施例と同一であるため説明を
省略する。The configuration and operation of the parts other than the above are the same as those in the first embodiment shown in FIG.
【００２８】[0028]
【発明の効果】本発明のマトリックス型表示装置及びス
クロール制御方法によれば、画面の水平スクロールが、
文字を構成するドット単位で可能となる。According to the matrix type display device and the scroll control method of the present invention, the horizontal scroll of the screen is
It is possible for each dot that constitutes a character.
【００２９】また本発明では、回路の動作周波数が低く
できるので、動作周波数の低い素子または回路を使用す
る事ができる。例えば液晶パネルの表示文字数が２行×
１６文字で一文字が横６×縦８ドットの画素構成とし、
フレーム周波数を１００Ｈｚとすると、基準クロックの
周波数は２７ＫＨｚでよい。従って回路の簡略化、素子
の小型化がはかれる。特にＲＡＭ、ＲＯＭで構成される
文字コード記憶部、キャラクタジェネレータは、簡略化
された素子の構成をとることが可能であるため、半導体
基盤状に配置する際にはチップサイズの小型化がはかれ
る。さらに動作周波数の低減により ｉ（消費電流）＝
ｃ（負荷容量）・ｖ（動作電圧）・ｆ（動作周波数）
の式で表される回路の消費電流を大幅に削減できる。Further, in the present invention, since the operating frequency of the circuit can be lowered, it is possible to use an element or circuit having a low operating frequency. For example, the number of characters displayed on the LCD panel is 2 lines ×
With 16 characters, each character has a pixel configuration of horizontal 6 x vertical 8 dots,
When the frame frequency is 100 Hz, the frequency of the reference clock may be 27 KHz. Therefore, the circuit can be simplified and the device can be downsized. In particular, the character code storage unit composed of RAM and ROM and the character generator can have a simplified element structure, so that the chip size can be reduced when they are arranged on a semiconductor substrate. Further reduction of operating frequency i (current consumption) =
c (load capacity), v (operating voltage), f (operating frequency)
It is possible to significantly reduce the current consumption of the circuit represented by the formula.
【００３０】以上の２点に加えて、ドットスクロールレ
ジスタと桁スクロールレジスタの双方を備えることによ
り、よりきめの細かい画面スクロールが実現できる。By providing both a dot scroll register and a digit scroll register in addition to the above two points, finer screen scrolling can be realized.
【００３１】本発明は、液晶、エレクトロルミネッセン
スまたは蛍光表示管などのマトリックス型表示装置に広
く応用できるものである。The present invention can be widely applied to matrix type display devices such as liquid crystal, electroluminescent or fluorescent display tubes.
【図１】本発明の第１の実施例を示す図である。FIG. 1 is a diagram showing a first embodiment of the present invention.
【図２】本発明の第２の実施例を示す図である。FIG. 2 is a diagram showing a second embodiment of the present invention.
【図３】本発明の文字パターン変換部の構成例を示す図
である。FIG. 3 is a diagram showing a configuration example of a character pattern conversion unit of the present invention.
【図４】本発明の文字パターン変換部の動作を示す図で
ある。FIG. 4 is a diagram showing an operation of a character pattern conversion unit of the present invention.
【図５】本発明のマトリックス表示装置及びスクロール
制御方式を説明するためのタイミングチャートである。FIG. 5 is a timing chart for explaining a matrix display device and a scroll control method of the present invention.
【図６】従来のスクロール制御方式による実施例を示す
図である。FIG. 6 is a diagram showing an example of a conventional scroll control method.
【図７】文字表示を構成するドット単位で行う画面上の
文字の水平移動の動作例を示す図である。FIG. 7 is a diagram illustrating an operation example of horizontal movement of a character on a screen performed in dot units that form a character display.
１ タイミング発生回路 ２ 文字コード記憶部 ３ キャラクタジェネレータ ４ ドットスクロールレジスタ ５ 文字パターン変換部 ６ 信号線駆動回路 ７ 遅延回路 ８ 基準クロック ９、２１、３３、３４ インバータ １０、１１、１２、２２、２３、２４ ＮＡＮＤゲート １３ 表示桁アドレス １４ 文字コード １５ 文字パターン １６ 変換後の文字パターン １７ ラスタアドレス １８ 桁スクロールレジスタ １９ 表示桁アドレス変換部 ２０ 変換後の文字パターン ２５ ラッチ ２６ セレクタ ２７ 前回読み出しデータ ２８ ラッチクロック ２９ スクロール制御部 ３０ 並列直列変換部 ３１ タイミング信号 ３２ シフトクロック ３５ シリアルな文字パターン 1 timing generation circuit 2 character code storage unit 3 character generator 4 dot scroll register 5 character pattern conversion unit 6 signal line drive circuit 7 delay circuit 8 reference clock 9, 21, 33, 34 inverter 10, 11, 12, 22, 23, 24 NAND gate 13 Display digit address 14 Character code 15 Character pattern 16 Character pattern after conversion 17 Raster address 18 Digit scroll register 19 Display digit address conversion unit 20 Character pattern after conversion 25 Latch 26 Selector 27 Previous read data 28 Latch clock 29 Scroll control unit 30 Parallel-serial conversion unit 31 Timing signal 32 Shift clock 35 Serial character pattern
Claims (4)
において、画面表示上での文字の表示位置を指定する表
示桁アドレスが入力されるとあらかじめ表示桁アドレス
に対応して記憶している文字コードを出力する文字コー
ド記憶部と、この文字コード記憶部が出力する文字コー
ドに対応する文字パターンを出力するキャラクタジェネ
レータと、前記文字パターンを記憶する手段と、前記記
憶手段の出力と時系列に続いてキャラクタジェネレータ
から出力される文字パターンからドット単位でのスクロ
ール量を記憶するドットスクロールレジスタの値に応じ
てあるビット分ずらせた文字パターンを発生させる文字
パターン変換部と、前記表示桁アドレスに導かれ、複数
のビット数を持つ複数のラッチのどれかに前記文字パタ
ーン変換部を出力を保持し、信号電極に出力する信号線
駆動回路と、前記表示桁アドレスとタイミング信号を発
生させるタイミング発生回路から成ることを特徴とする
マトリックス型表示装置。1. In a matrix type display device for line-sequential scanning, when a display digit address for designating a display position of a character on a screen display is inputted, a character code stored in advance corresponding to the display digit address. And a character generator for outputting a character pattern corresponding to the character code output by the character code storage unit, a unit for storing the character pattern, an output of the storage unit and a chronological sequence. A character pattern conversion unit that generates a character pattern shifted by a certain bit according to the value of the dot scroll register that stores the scroll amount in dot units from the character pattern output from the character generator, and is guided to the display digit address. , Output the character pattern conversion unit to any of a plurality of latches having a plurality of bits Holding, matrix type display device comprising a signal line driver circuit for outputting to the signal electrode, in that it consists of a timing generating circuit for generating the display digit address and timing signals.
において、画面表示上での文字の表示位置を指定する表
示桁アドレスから桁単位でのスクロール量を記憶する桁
スクロールレジスタの値に応じてある桁分ずらせた表示
桁アドレスを発生させる表示桁アドレス変換部を設け、
前記表示桁アドレス変換部の出力が入力されあらかじめ
記憶している文字コードを出力する文字コード記憶部
と、前記文字コード記憶部が出力する文字コードに対応
する文字パターンを出力するキャラクタジェネレータ
と、前記文字パターンを記憶する手段と、前記記憶手段
の出力と時系列に続いてキャラクタジェネレータ出力さ
れる文字パターンからドット単位でのスクロール量を記
憶するドットスクロールレジスタの値に応じてあるビッ
ト分ずらせた文字パターンを発生させる文字パターン変
換部と、前記表示桁アドレスに導かれ、複数のビット数
を持つ複数のラッチのどれかに前記文字パターン変換部
を出力を保持し、信号電極に出力する信号線駆動回路
と、前記表示桁アドレスとタイミング信号を発生させる
タイミング発生回路から成ることを特徴とするマトリッ
クス型表示装置。2. A matrix type display device for performing line-sequential scanning, according to a value of a digit scroll register which stores a scroll amount in digit units from a display digit address which designates a display position of a character on a screen display. Providing a display digit address conversion unit that generates a display digit address shifted by a digit
A character code storage unit for outputting a character code stored in advance by the output of the display digit address conversion unit; a character generator for outputting a character pattern corresponding to the character code output by the character code storage unit; A means for storing a character pattern, and a character shifted by a certain bit in accordance with a value of a dot scroll register for storing a scroll amount in dot units from a character pattern output from the storage means and subsequently output from the character generator in time series. A character line conversion unit for generating a pattern and a signal line drive for holding the output of the character pattern conversion unit in any one of a plurality of latches having a plurality of bit numbers guided to the display digit address and outputting it to a signal electrode From the circuit and the timing generation circuit that generates the display digit address and timing signal Matrix display device according to claim Rukoto.
クス型表示装置において、１走査線分の信号線出力が、
文字の表示桁＋１回の基準クロックで終了することを特
徴とするスクロール制御方法。3. The matrix type display device according to claim 1, wherein the signal line output for one scanning line is:
A scroll control method characterized in that the display is terminated by the display digit of the character + 1 reference clock.
クス型表示装置において、文字コード記憶部、キャラク
タジェネレータ、文字パターン変換部、及び信号線駆動
回路の動作時間と同一もしくはそれ以上の動作時間を有
し、それらが直列に接続された遅延手段を設け、基準ク
ロックにより前記遅延手段の初段の動作を開始し、なお
かつ前記遅延手段の動作時間内は、文字コード記憶部、
キャラクタジェネレータ、文字パターン変換部、及び信
号線駆動回路をそれぞれ動作させ、前記遅延回路の最終
段の出力を受けて前記遅延手段の動作並びに文字コード
記憶部、キャラクタジェネレータ、文字パターン変換
部、及び信号線駆動回路の動作を停止させ、１走査線分
の信号線出力が、文字の表示桁＋１回の基準クロックで
終了することを特徴とするスクロール制御方法。4. The matrix type display device according to claim 1, wherein an operation time equal to or longer than the operation time of the character code storage unit, the character generator, the character pattern conversion unit, and the signal line drive circuit. And a delay means in which they are connected in series are provided, the operation of the first stage of the delay means is started by a reference clock, and within the operation time of the delay means, a character code storage unit,
The character generator, the character pattern conversion unit, and the signal line drive circuit are respectively operated, and the operation of the delay unit and the character code storage unit, the character generator, the character pattern conversion unit, and the signal are received in response to the output of the final stage of the delay circuit. A scroll control method, characterized in that the operation of the line drive circuit is stopped, and the output of the signal line for one scanning line is completed by the display clock of the character + 1 times the reference clock.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01690696A JP3484855B2 (en) | 1996-02-01 | 1996-02-01 | Drive |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01690696A JP3484855B2 (en) | 1996-02-01 | 1996-02-01 | Drive |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09212122A true JPH09212122A (en) | 1997-08-15 |
| JP3484855B2 JP3484855B2 (en) | 2004-01-06 |
Family
ID=11929191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01690696A Expired - Fee Related JP3484855B2 (en) | 1996-02-01 | 1996-02-01 | Drive |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3484855B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004318124A (en) * | 2003-03-31 | 2004-11-11 | Seiko Epson Corp | Image display device |
| JP2004318125A (en) * | 2003-03-31 | 2004-11-11 | Seiko Epson Corp | Image display device |
-
1996
- 1996-02-01 JP JP01690696A patent/JP3484855B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004318124A (en) * | 2003-03-31 | 2004-11-11 | Seiko Epson Corp | Image display device |
| JP2004318125A (en) * | 2003-03-31 | 2004-11-11 | Seiko Epson Corp | Image display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3484855B2 (en) | 2004-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008068B1 (en) | Changing method and apparatus of display data | |
| EP0457329B1 (en) | Liquid crystal display device and driving method therefor | |
| US6633273B2 (en) | Liquid crystal display with liquid crystal driver having display memory | |
| EP0536758A1 (en) | Display apparatus having shift register of reduced operating frequency | |
| JP3750734B2 (en) | Scan line driving circuit, electro-optical device, electronic apparatus, and semiconductor device | |
| JP2002311913A (en) | Liquid crystal display device and control circuit | |
| US6266041B1 (en) | Active matrix drive circuit | |
| JP2008512717A (en) | Device for driving matrix type LCD panel and liquid crystal display based thereon | |
| US4149151A (en) | Display data synthesizer circuit | |
| EP0994458B1 (en) | Video signal driver for matrix display | |
| JPH05341734A (en) | Liquid crystal display device | |
| US5673061A (en) | Driving circuit for display apparatus | |
| EP0624862A2 (en) | Driving circuit for display apparatus | |
| JP2000172236A (en) | Driving device and liquid crystal display device | |
| JP3484855B2 (en) | Drive | |
| US6340964B1 (en) | Driving device and liquid crystal display device | |
| EP0655726B1 (en) | Grey level selecting circuit for a display driver | |
| JP3027371B1 (en) | Display device | |
| JPS6020764B2 (en) | matrix display device | |
| US6842162B2 (en) | Liquid crystal display memory controller using folded addressing | |
| JP3863997B2 (en) | Driving device and liquid crystal display device | |
| JPH10268825A (en) | Display device having data driver | |
| JP2508553B2 (en) | Fluorescent display tube drive circuit | |
| JP3198235B2 (en) | Liquid crystal display panel drive device | |
| JP2501462B2 (en) | Device for liquid crystal gradation display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |