JPH09211076A - Circuit-board inspecting apparatus and semiconductor circuit - Google Patents

Abstract

PROBLEM TO BE SOLVED: To detect the mutual connecting state between the semiconductor circuits of a circuit board, on which the semiconductor circuits are mounted, without stopping the operation. SOLUTION: Semiconductor circuits 4a and 4b house input-monitoring means 2 and output-monitoring means 3 in addition to logic circuit blocks having the specified functions and are mounted on a circuit board. The monitor-input terminals of the input-monitoring means 2 and output-monitoring means 3 are connected to the respective connecting lines of the logic circuit blocks 1 connected to an input terminal 6 or an output terminal 7. The signal at the monitor output terminal is outputted to a connecting-state judging means 12 through every one signal line common to a plurality of semiconductor circuits 4. A selecting-signal forming means 5 outputs a mode selecting signal 8 for instructing the operation of the input-monitoring means 2 and the output-monitoring means 3 and terminal selecting signals 9 for instructing the terminals to be monitored.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、複数の半導体回路
が搭載された回路基板検査方法および半導体回路に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board inspection method and a semiconductor circuit on which a plurality of semiconductor circuits are mounted.

【０００２】[0002]

【従来の技術】一般的にプリント基板等の回路基板は、
組立終了時に回路動作を主とした検査を行なう。この検
査は、印刷配線，半田付け等の組立不良の有無、半導体
などの搭載部品の不良の有無、さらには、プリント基板
全体の動作機能の確認などを、インサ−キットテスター
やファンクションテスターなどの検査装置を用いて行な
うものである。しかし、回路の複雑化，大規模化に伴
い、検査装置やテスト方法、不良基板の解析が困難化し
てきており、不良の検出率が低下してきている。また、
組立前の、ＡＳＩＣ等の半導体論理素子の検査でも、同
様の理由から、良否の判定が困難になってきている。こ
のような事情から、検査を容易化する方法として、種々
の検査方式が考えられている。2. Description of the Related Art Generally, a circuit board such as a printed circuit board is
At the end of assembly, the inspection mainly on circuit operation is performed. This inspection is for the inspection of inserter kit testers, function testers, etc. to check if there are any assembly defects such as printed wiring, soldering, etc. It is performed by using a device. However, as the circuit becomes complicated and large-scaled, it becomes difficult to analyze the inspection device, the test method, and the defective substrate, and the defect detection rate is decreasing. Also,
Even in the inspection of a semiconductor logic element such as an ASIC before assembly, it is becoming difficult to determine whether it is good or bad for the same reason. Under such circumstances, various inspection methods have been considered as a method for facilitating the inspection.

【０００３】例えば、特開平３−２１１４８１号に記載
されているように、論理素子内部にＥＸ−ＯＲ回路を有
し、少ないテストパタ−ン数でＬＳＩの外部接続ピンと
プリント基板との半田付け接続状態を検査する方法が提
示されている。しかし、この検査方式では、インサ−キ
ットテスターのように、各論理素子間に電気信号を印加
する。そのため、前段の論理素子の出力をハイインピー
ダンス状態に制御する必要があるが、論理素子のなかに
はこのような制御が行えないもの、また、プリント基板
の回路制約で外部の検査装置からこのような制御ができ
ないものがある。そのため、プローブピンからの入力テ
ストパタ−ンが正確に印加できず、周辺回路の動作を止
めないと安定した検査ができないという問題がある。For example, as described in Japanese Patent Application Laid-Open No. 3-211481, there is an EX-OR circuit inside a logic element, and a soldering connection state between an external connection pin of an LSI and a printed circuit board with a small number of test patterns. The method of inspecting is presented. However, in this inspection method, an electric signal is applied between each logic element like an inserter tester. Therefore, it is necessary to control the output of the logic element in the previous stage to a high impedance state.However, some logic elements cannot perform such control, and circuit control of the printed circuit board prevents such control from an external inspection device. There are things you can't do. Therefore, there is a problem that the input test pattern from the probe pin cannot be accurately applied and stable inspection cannot be performed unless the operation of the peripheral circuit is stopped.

【０００４】また、特公昭６４−５４６１号公報に記載
されているように、検査のための入力信号を直接に出力
端子へ出力する出力信号切換回路および出力バッファ回
路を回路設計段階から集積回路に組み込んでおき、出力
ＤＣテストを効率化して集積回路単体での検査を容易化
するものがある。しかし、この方法は、プリント基板へ
の実装後の回路全体の検査については考慮されていな
い。Further, as described in Japanese Patent Publication No. Sho 64-5461, an output signal switching circuit and an output buffer circuit for directly outputting an input signal for inspection to an output terminal are integrated into an integrated circuit from the circuit design stage. There is one that is built in to improve the efficiency of the output DC test and facilitate the inspection of a single integrated circuit. However, this method does not consider inspection of the entire circuit after mounting on a printed circuit board.

【０００５】したがって、例えば、ＡＳＩＣ（特定用途
向けＩＣ）の入力端子の接続状態を検査する場合、ＡＳ
ＩＣに入力テストパタ−ンを与え出力に出てきた信号を
予め作成しておいた期待値と比較する。しかし、テスト
パタ−ンの準備が必要である。また、前段デバイスであ
るＡＳＩＣの出力が電気的に切り離されて（ディセ−ブ
ル）いなければならない。Therefore, for example, when inspecting the connection state of the input terminal of an ASIC (IC for a specific application), the ASIC
An input test pattern is given to the IC and the signal appearing at the output is compared with an expected value prepared in advance. However, it is necessary to prepare a test pattern. Also, the output of the ASIC that is the preceding device must be electrically disconnected (disabled).

【０００６】実装後の回路全体の検査について考慮され
ていないものにも検査を行なえるように、強制的に電気
信号を印加するオ−バ−ドライブという方法がある。具
体的な商品例としては、日本ヒュ−レットパッカ−ド社
製のＨＰ３０６５／３０７０ファミリがある。しかし、
この方法では、一般に検査時間の制約や、前段の論理素
子の劣化などを招くおそれがあり、電気的に安全な方法
とはいえなかった。There is a method called an overdrive for forcibly applying an electric signal so that the inspection of the entire circuit after mounting has not been taken into consideration. As a specific product example, there is HP 3065/3070 family manufactured by Nippon Hulet Packer Co., Ltd. But,
This method is generally not an electrically safe method because it may lead to restrictions on the inspection time and deterioration of the logic element in the preceding stage.

【０００７】このように、従来においては、回路の複雑
化、困難化に対応する為、個々の半導体回路内部にテス
ト回路を設け検査の容易化を進めていたが、プリント基
板全体の検査を考慮したものになっておらず、個々の半
導体回路の検査を個別に行ない、かつ、周辺回路の動作
を止めてからでないと安定した検査を行なうことができ
ないという問題があった。As described above, in the past, in order to cope with the complexity and difficulty of the circuit, the test circuit was provided inside each semiconductor circuit to facilitate the inspection, but the inspection of the entire printed circuit board should be considered. However, there is a problem that a stable inspection cannot be performed unless the individual semiconductor circuits are individually inspected and the operation of the peripheral circuits is stopped.

【０００８】[0008]

【発明が解決しようとする課題】そこで、本発明は、論
理回路ブロック部を有する半導体回路が搭載された回路
基板の半導体回路相互間の接続状態を、半導体回路の動
作を止めることなく検出する回路基板検査方法および半
導体回路を提供することを目的とするものである。SUMMARY OF THE INVENTION Therefore, the present invention provides a circuit for detecting a connection state between semiconductor circuits on a circuit board on which a semiconductor circuit having a logic circuit block section is mounted, without stopping the operation of the semiconductor circuit. It is an object to provide a substrate inspection method and a semiconductor circuit.

【０００９】[0009]

【課題を解決するための手段】請求項１に記載の発明に
おいては、論理回路ブロック部と該論理回路ブロック部
の入力端子および出力端子の信号を検出するモニタ部を
有する少なくとも第１および第２の半導体回路が搭載さ
れた回路基板の回路基板検査装置において、端子選択手
段および接続状態判定手段を有し、前記端子選択手段
は、端子選択信号を前記モニタ部に出力し、前記モニタ
部は、前記端子選択信号に応じて前記入力端子および前
記出力端子の中から選択すべきモニタ端子を選択し該モ
ニタ端子の信号を検出し、前記接続状態判定手段は、前
記モニタ部の検出出力に基づいて第１および第２の半導
体回路相互間の接続状態を判定することを特徴とするも
のである。According to a first aspect of the present invention, at least first and second logic circuit block sections and a monitor section for detecting signals at the input terminals and output terminals of the logic circuit block sections are provided. In a circuit board inspection device for a circuit board on which the semiconductor circuit of (1) is mounted, it has a terminal selection means and a connection state determination means, the terminal selection means outputs a terminal selection signal to the monitor unit, and the monitor unit, According to the terminal selection signal, a monitor terminal to be selected from the input terminal and the output terminal is selected to detect the signal of the monitor terminal, the connection state determination means, based on the detection output of the monitor unit. It is characterized in that the connection state between the first and second semiconductor circuits is determined.

【００１０】請求項２に記載の発明においては、論理回
路ブロック部と該論理回路ブロック部の入力端子および
出力端子の信号を検出するモニタ部とデコード手段を有
する少なくとも第１および第２の半導体回路が搭載され
た回路基板の回路基板検査装置において、接続状態判定
手段を有し、前記デコード手段は、ライン番号を入力し
該ライン番号をデコードして端子選択信号を生成し、前
記モニタ部は、前記端子選択信号に応じて前記入力端子
および前記出力端子の中から選択すべきモニタ端子を選
択して該モニタ端子の信号を検出し、前記接続状態判定
手段は、前記モニタ部の検出出力に基づいて第１および
第２の半導体回路相互間の接続状態を判定することを特
徴とするものである。According to a second aspect of the present invention, at least first and second semiconductor circuits having a logic circuit block section, a monitor section for detecting signals at input terminals and output terminals of the logic circuit block section, and decoding means. In a circuit board inspection device for a circuit board on which is mounted, a connection state determination means is provided, the decoding means inputs a line number and decodes the line number to generate a terminal selection signal, and the monitor section, The monitor terminal to be selected is selected from the input terminal and the output terminal according to the terminal selection signal to detect the signal of the monitor terminal, and the connection state determination means is based on the detection output of the monitor unit. It is characterized in that the connection state between the first and second semiconductor circuits is determined.

【００１１】請求項３に記載の発明においては、半導体
回路において、入力端子および出力端子を有する論理回
路ブロック部とモニタ部を有し、前記モニタ部は、端子
選択信号を入力して前記入力端子および前記出力端子の
中から選択すべきモニタ端子を選択し該モニタ端子の信
号を検出して出力することを特徴とするものである。According to a third aspect of the invention, the semiconductor circuit has a logic circuit block section having an input terminal and an output terminal, and a monitor section, wherein the monitor section inputs a terminal selection signal to the input terminal. And a monitor terminal to be selected from the output terminals, and a signal from the monitor terminal is detected and output.

【００１２】請求項４に記載の発明においては、半導体
回路において、入力端子および出力端子を有する論理回
路ブロック部とモニタ部とデコード部を有し、該デコー
ド部は、ライン番号を入力し該ライン番号をデコードし
て端子選択信号を生成し、前記モニタ部は、前記端子選
択信号を入力して前記入力端子および前記出力端子の中
から選択すべきモニタ端子を選択し該モニタ端子の信号
を検出して出力することを特徴とするものである。In a fourth aspect of the present invention, a semiconductor circuit has a logic circuit block section having an input terminal and an output terminal, a monitor section, and a decoding section, and the decoding section receives a line number and inputs the line number. The number is decoded to generate a terminal selection signal, and the monitor section inputs the terminal selection signal, selects a monitor terminal to be selected from the input terminal and the output terminal, and detects the signal of the monitor terminal. It is characterized in that it is output.

【００１３】[0013]

【発明の実施の形態】図１は、本発明の回路基板検査装
置の第１の実施の形態の構成図である。図中、１は論理
回路ブロック、２は入力モニタ手段、３は出力モニタ手
段、４は半導体回路、４ａは第１の半導体回路、４ｂは
第２の半導体回路、５は選択信号生成手段、６は入力端
子、７は出力端子、８はモード選択信号、９は端子選択
信号、１０は入力モニタ出力信号、１１は出力モニタ出
力信号、１２は接続状態判定手段である。この実施の形
態は、半導体回路４が複数個搭載されたプリント基板に
おいて、半導体回路４の動作を止めることなく半導体回
路４間の任意のラインの接続状態を検査する回路基板の
検査装置である。半導体回路がモニタ部を内蔵し、検査
装置からの端子選択信号に応じて選択された入出力端子
をモニタして検査装置に出力し、半導体回路相互間の接
続状態を判定するものである。1 is a block diagram of a first embodiment of a circuit board inspection apparatus of the present invention. In the figure, 1 is a logic circuit block, 2 is input monitoring means, 3 is output monitoring means, 4 is a semiconductor circuit, 4a is a first semiconductor circuit, 4b is a second semiconductor circuit, 5 is selection signal generating means, and 6 Is an input terminal, 7 is an output terminal, 8 is a mode selection signal, 9 is a terminal selection signal, 10 is an input monitor output signal, 11 is an output monitor output signal, and 12 is a connection state determination means. This embodiment is a circuit board inspection apparatus for inspecting a connection state of an arbitrary line between semiconductor circuits 4 on a printed circuit board on which a plurality of semiconductor circuits 4 are mounted without stopping the operation of the semiconductor circuits 4. The semiconductor circuit has a built-in monitor unit, and monitors the input / output terminals selected according to the terminal selection signal from the inspection device and outputs them to the inspection device to determine the connection state between the semiconductor circuits.

【００１４】半導体回路４、例えば、第１，第２の半導
体回路４ａ，４ｂは、所定の機能を有する論理回路ブロ
ック１に加えて、入力モニタ手段（ＩＭ）２、出力モニ
タ手段（ＯＭ）３が内蔵されたものであり、プリント基
板等の回路基板上に搭載されている。第１の半導体回路
４ａは、２つの入力端子６と、３つの出力端子７を有
し、第２の半導体回路４ｂは、３つの入力端子６と２つ
の出力端子７を有し、相互に３本のラインで接続されて
いる。The semiconductor circuit 4, for example, the first and second semiconductor circuits 4a and 4b, in addition to the logic circuit block 1 having a predetermined function, has an input monitor means (IM) 2 and an output monitor means (OM) 3 Is built in and is mounted on a circuit board such as a printed circuit board. The first semiconductor circuit 4a has two input terminals 6 and three output terminals 7, and the second semiconductor circuit 4b has three input terminals 6 and two output terminals 7 and are connected to each other. Connected by book lines.

【００１５】入力モニタ手段２，出力モニタ手段３は、
それぞれ、複数のモニタ入力端子とこの複数のモニタ入
力端子の１つを選択する端子選択端子Ｓと、モニタ動作
を可能化するイネーブル端子Ｇと、１つのモニタ出力端
子を有するものである。モニタ入力端子は、半導体回路
４の入力端子６または出力端子７につながる論理回路ブ
ロック１の各接続線につながる。入力モニタ手段２，出
力モニタ手段３の各モニタ出力端子は、入力モニタ出力
信号１０，出力モニタ出力信号１１をそれぞれ、複数の
半導体回路４に共通な各１本の信号線上に出力する。The input monitor 2 and the output monitor 3 are
Each has a plurality of monitor input terminals, a terminal selection terminal S for selecting one of the plurality of monitor input terminals, an enable terminal G for enabling a monitor operation, and one monitor output terminal. The monitor input terminal is connected to each connection line of the logic circuit block 1 connected to the input terminal 6 or the output terminal 7 of the semiconductor circuit 4. The monitor output terminals of the input monitor unit 2 and the output monitor unit 3 output the input monitor output signal 10 and the output monitor output signal 11, respectively, onto one signal line common to the plurality of semiconductor circuits 4.

【００１６】検査装置に設けられた選択信号生成手段５
は、そのモード選択部において、入力モニタ手段２，出
力モニタ手段３の動作を指示するモード選択信号８を複
数の半導体回路４に個別の信号線を介して出力し、その
端子選択部において、モニタすべき端子を指示する端子
選択信号９を、複数の半導体回路４に個別の信号線を介
して出力する。図示の例では、１つの半導体回路４あた
り、モード選択信号８は信号線２本、端子選択信号９は
信号線３本を使用している。Selection signal generating means 5 provided in the inspection device
Outputs a mode selection signal 8 instructing the operation of the input monitor unit 2 and the output monitor unit 3 to the plurality of semiconductor circuits 4 via individual signal lines in the mode selection unit, and monitors in the terminal selection unit. A terminal selection signal 9 indicating a terminal to be output is output to the plurality of semiconductor circuits 4 via individual signal lines. In the illustrated example, for one semiconductor circuit 4, the mode selection signal 8 uses two signal lines and the terminal selection signal 9 uses three signal lines.

【００１７】複数の半導体回路４からの入力モニタ出力
信号１０と出力モニタ出力信号１１は、共通の信号線に
ワイヤ−ドオアで結合され、検査装置に設けられた接続
状態判定手段１２に入力され、ここで、任意の２つの半
導体回路４間の接続状態、例えば、第１，第２の半導体
回路４ａ，４ｂ間の接続状態を判定し、その結果を適
宜、検査装置の図示しない記憶装置、表示装置、プリン
タなどに出力する。選択信号生成手段５，接続状態判定
手段１２と複数の半導体回路４間の接続は、具体的に
は、各半導体回路４の外部接続ピンにつながるプリント
基板上の配線パターンに検査用プローブピンを当てるな
どして行なわれる。The input monitor output signal 10 and the output monitor output signal 11 from the plurality of semiconductor circuits 4 are connected to a common signal line by a wire or, and are input to the connection state determining means 12 provided in the inspection device, Here, the connection state between any two semiconductor circuits 4, for example, the connection state between the first and second semiconductor circuits 4a and 4b is determined, and the result is appropriately displayed in a storage device (not shown) of the inspection device or a display. Output to devices, printers, etc. Regarding the connection between the selection signal generation means 5, the connection state determination means 12 and the plurality of semiconductor circuits 4, specifically, the inspection probe pin is applied to the wiring pattern on the printed circuit board connected to the external connection pin of each semiconductor circuit 4. And so on.

【００１８】第１，第２の半導体回路４ａ，４ｂ間を接
続するラインの接続状態を検査する方法について説明す
る。半導体回路４は通常の動作をさせておくが、検査時
に通常とは異なる動作をさせてもよい。入力端子６に入
力された信号は、論理回路ブロック１と入力モニタ手段
２に入力され、論理回路ブロック１の出力信号は、出力
端子７と出力モニタ手段３に出力される。端子選択信号
９は、入力モニタ手段２および出力モニタ手段３に入力
され、選択された任意の入力端子または出力端子の信号
を選択し、モード選択信号８により動作が可能化され
た、入力モニタ手段２または出力モニタ手段３から、入
力モニタ出力信号１０または出力モニタ出力信号１１と
して半導体回路４の外部接続ピンを介して接続状態判定
手段１２へ出力される。A method of inspecting the connection state of the line connecting the first and second semiconductor circuits 4a and 4b will be described. Although the semiconductor circuit 4 is normally operated, the semiconductor circuit 4 may be operated differently from normal during inspection. The signal input to the input terminal 6 is input to the logic circuit block 1 and the input monitor means 2, and the output signal of the logic circuit block 1 is output to the output terminal 7 and the output monitor means 3. The terminal selection signal 9 is input to the input monitor means 2 and the output monitor means 3, selects the signal of any selected input terminal or output terminal, and the operation is enabled by the mode selection signal 8. 2 or the output monitor means 3 outputs the input monitor output signal 10 or the output monitor output signal 11 to the connection state determination means 12 via the external connection pin of the semiconductor circuit 4.

【００１９】第１の半導体回路４ａの出力端子７が第２
の半導体回路４ｂの入力端子６に接続されている場合、
第１の半導体回路４ａでは、出力モニタ手段３を動作さ
せ、第２の半導体回路４ｂでは、入力モニタ手段２を動
作させる。あるいは、入力モニタ手段２，出力モニタ手
段３の動作を共に停止させて、他の半導体回路相互間の
接続状態を検査させる。The output terminal 7 of the first semiconductor circuit 4a is the second
When connected to the input terminal 6 of the semiconductor circuit 4b of
The output monitoring means 3 is operated in the first semiconductor circuit 4a, and the input monitoring means 2 is operated in the second semiconductor circuit 4b. Alternatively, the operations of the input monitor unit 2 and the output monitor unit 3 are both stopped to inspect the connection state between other semiconductor circuits.

【００２０】接続状態判定手段１２は、第１の半導体回
路４ａの出力端子のうち、選択された端子の出力信号を
出力モニタ出力信号１１として入力し、第２の半導体回
路４ｂの入力端子のうち、選択された端子の入力信号を
入力モニタ出力信号１０として入力する。これらの信号
の論理状態を比較することにより、第１の半導体回路４
ａの出力端子７から第２の半導体回路４ｂの入力端子６
までの接続状態を判定することができる。例えば、半導
体回路の外部出力ピンとプリント基板上の配線パターン
との接続状態、配線パターンの断線，橋絡等の接続状態
を検査することができる。The connection state judging means 12 inputs the output signal of the selected terminal among the output terminals of the first semiconductor circuit 4a as the output monitor output signal 11, and outputs the output signal of the second semiconductor circuit 4b. , The input signal of the selected terminal is input as the input monitor output signal 10. By comparing the logical states of these signals, the first semiconductor circuit 4
a to the input terminal 6 of the second semiconductor circuit 4b.
It is possible to determine the connection status up to. For example, it is possible to inspect a connection state between an external output pin of a semiconductor circuit and a wiring pattern on a printed circuit board, a connection state such as a wiring pattern disconnection or a bridge.

【００２１】プリント基板上の配線パターンが断線して
いる場合、あるいは、外部接続ピンと配線パターンとの
間に半田付け不良がある場合には、第１の半導体回路４
ａの出力端子の論理値が変化しても、この出力端子に接
続されているはずの第２の半導体回路４ｂの入力端子の
論理値が変化しない。If the wiring pattern on the printed circuit board is broken, or if there is a soldering failure between the external connection pin and the wiring pattern, the first semiconductor circuit 4
Even if the logical value of the output terminal of a changes, the logical value of the input terminal of the second semiconductor circuit 4b that should be connected to this output terminal does not change.

【００２２】また、プリント基板上で隣接する配線パタ
ーンが半田付け不良，配線パターン製造不良等により橋
絡（ブリッジ）している場合には、第１の半導体回路４
ａの出力端子の論理値が変化したとき、この出力端子に
接続されている第２の半導体回路４ｂの入力端子の論理
値が対応した変化をしない場合や、この出力端子に接続
されていない第２の半導体回路４ｂの入力端子の論理値
が対応した変化をする場合が生じる。信号の論理値の検
出に変えて信号電圧をモニタすることもできるが、この
場合には、入力モニタ手段２および出力モニタ手段が信
号電圧そのものあるいはこれをＡ／Ｄ変換した値を出力
できるものにすればよい。If adjacent wiring patterns on the printed circuit board are bridged due to defective soldering, defective wiring pattern manufacturing, or the like, the first semiconductor circuit 4
When the logic value of the output terminal of a changes, the logic value of the input terminal of the second semiconductor circuit 4b connected to this output terminal does not change correspondingly, or when the logic value of the second semiconductor circuit 4b connected to this output terminal does not change. In some cases, the logical value of the input terminal of the second semiconductor circuit 4b changes correspondingly. The signal voltage can be monitored instead of detecting the logical value of the signal. In this case, the input monitor means 2 and the output monitor means can output the signal voltage itself or an A / D converted value thereof. do it.

【００２３】選択信号生成手段５により、任意の半導体
回路４の出力端子と他の任意の半導体回路４の入力端子
を選択できる。これらの端子の論理値等をモニタし、接
続状態判定手段１２でラインの接続状態を検出すること
ができる。出力モニタ手段３または入力モニタ手段２を
介して出力端子７または入力端子６の複数の端子を順次
切り替えて選択し、さらに複数の半導体回路４の選択を
順次切り換えることにより、ライン接続の設計情報に基
づき、プリント基板上で半導体回路４相互を接続する全
てのラインについて同様の検査を順次行なうことができ
る。The selection signal generating means 5 can select the output terminal of any semiconductor circuit 4 and the input terminal of any other semiconductor circuit 4. The connection status of the line can be detected by the connection status determination means 12 by monitoring the logical values of these terminals. Through the output monitor unit 3 or the input monitor unit 2, a plurality of terminals of the output terminal 7 or the input terminal 6 are sequentially switched and selected, and further, the selection of the plurality of semiconductor circuits 4 is sequentially switched, whereby line connection design information is obtained. Based on this, the same inspection can be sequentially performed on all the lines that connect the semiconductor circuits 4 to each other on the printed circuit board.

【００２４】図２は、本発明の回路基板検査装置の第２
の実施の形態の概略構成図である。図中、図１と同様な
部分には同じ符号を用いて説明を省略する。２１はライ
ン選択バスライン、２２はデコード手段、２３はライン
番号信号である。この実施の形態は、図１に示した回路
基板検査装置の半導体回路内に、さらに、ライン番号を
入力するデコード手段を内蔵し、ライン番号に応じて特
定の入力端子または出力端子をモニタする回路基板検査
装置である。ここで、ライン番号とは、個々の半導体回
路ごとに、その入出力端子に接続されたラインを特定す
る番号である。FIG. 2 is a second circuit board inspection apparatus according to the present invention.
It is a schematic block diagram of the embodiment of. In the figure, the same parts as those in FIG. Reference numeral 21 is a line selection bus line, 22 is a decoding means, and 23 is a line number signal. In this embodiment, a circuit for further incorporating a decoding means for inputting a line number in the semiconductor circuit of the circuit board inspection apparatus shown in FIG. 1 and monitoring a specific input terminal or output terminal according to the line number. It is a board inspection device. Here, the line number is a number that identifies the line connected to the input / output terminal of each semiconductor circuit.

【００２５】検査装置にはライン選択バスライン２１が
設けられ、これは、検査装置に設けられた図示しない制
御手段に接続されるとともに、複数の半導体回路４に分
岐接続される。半導体回路４は、所定の機能を有する論
理回路ブロック１，入力モニタ手段２、出力モニタ手段
３と共に、デコード手段２２を内蔵し、図示の例では、
２つの入力端子６と３つの出力端子７を有する。The inspection apparatus is provided with a line selection bus line 21, which is connected to a control means (not shown) provided in the inspection apparatus and is branched and connected to the plurality of semiconductor circuits 4. The semiconductor circuit 4 incorporates a logic circuit block 1 having a predetermined function, an input monitor 2 and an output monitor 3 as well as a decoder 22.
It has two input terminals 6 and three output terminals 7.

【００２６】デコード手段２２は、ライン番号信号２３
を入力し、そのモード選択部においてモード選択信号８
を、その端子選択部において端子選択信号９を生成し、
入力モニタ手段２および出力モニタ手段３に出力して、
ライン番号信号２３で指示された番号のラインに接続さ
れた入出力端子を選択させる。図示の例では、モード選
択信号８は信号線２本、端子選択信号９は信号線３本を
使用している。The decoding means 22 has a line number signal 23.
Is input, and the mode selection signal 8
To generate a terminal selection signal 9 in its terminal selection unit,
Output to the input monitor means 2 and the output monitor means 3,
The input / output terminal connected to the line of the number designated by the line number signal 23 is selected. In the illustrated example, the mode selection signal 8 uses two signal lines and the terminal selection signal 9 uses three signal lines.

【００２７】ラインの接続状態を検査する方法について
説明する。半導体回路４は通常の動作をさせておく。検
査装置の図示しない制御手段から、ライン選択バスライ
ン２１を介し、デコード手段２２に対し、ライン番号信
号２３を転送する。デコード手段２２は、モード選択信
号８および端子選択信号９を入力モニタ手段２および出
力モニタ手段３に出力する。モード選択信号８により動
作を可能化された入力モニタ手段２または出力モニタ手
段３は、端子選択信号９により入力端子６または出力端
子７の一つの端子を選択してそのモニタ信号を出力す
る。A method of inspecting the connection state of the line will be described. The semiconductor circuit 4 is normally operated. The line number signal 23 is transferred from the control means (not shown) of the inspection device to the decoding means 22 via the line selection bus line 21. The decoding means 22 outputs the mode selection signal 8 and the terminal selection signal 9 to the input monitoring means 2 and the output monitoring means 3. The input monitor means 2 or the output monitor means 3, which is enabled by the mode selection signal 8, selects one of the input terminal 6 or the output terminal 7 by the terminal selection signal 9 and outputs the monitor signal.

【００２８】入力モニタ手段２および出力モニタ手段３
は、ライン番号信号２３で指示されたラインに対応する
入力端子６あるいは出力端子７を選択してモニタし出力
する。なお、指示された番号のラインに接続された入力
端子６および出力端子７がこの半導体回路４に存在しな
い場合には、モード選択信号８は入力モニタ手段２，出
力モニタ手段３のいずれをも動作させない。このように
して、任意の半導体回路４間のラインの接続状態を接続
状態判定手段１２により判定する。Input monitor means 2 and output monitor means 3
Selects the input terminal 6 or the output terminal 7 corresponding to the line designated by the line number signal 23, and monitors and outputs it. When the input terminal 6 and the output terminal 7 connected to the line of the designated number are not present in this semiconductor circuit 4, the mode selection signal 8 operates both the input monitor means 2 and the output monitor means 3. Do not let In this way, the connection state determination means 12 determines the connection state of the line between the arbitrary semiconductor circuits 4.

【００２９】なお、個々の半導体回路４ごとに、ライン
番号が決められているため、一方の半導体回路４のある
出力端子７が他方の半導体回路４のある入力端子６と特
定のラインを介して接続されている場合、一方の半導体
回路４においてこの特定のラインを指示するライン番号
と他方の半導体回路４においてこの特定のラインを指示
するライン番号とは異なる。従って、検査装置の図示し
ない制御手段は、複数の半導体回路４ごとに異なるライ
ン番号信号２３を順次転送することになるため、一方の
半導体回路４の出力モニタ出力信号１１と他方の半導体
回路４からの入力モニタ出力信号１０の出力時点がずれ
るという問題点がある。しかし、ライン番号信号２３の
指示するライン番号が切り換わる速度が各半導体回路の
動作速度よりも十分速ければ接続状態判定に問題はな
い。Since the line number is determined for each semiconductor circuit 4, the output terminal 7 having one semiconductor circuit 4 is connected to the input terminal 6 having the other semiconductor circuit 4 via a specific line. When connected, the line number indicating the specific line in one semiconductor circuit 4 and the line number indicating the specific line in the other semiconductor circuit 4 are different. Therefore, the control means (not shown) of the inspection device sequentially transfers the different line number signals 23 for each of the plurality of semiconductor circuits 4, so that the output monitor output signal 11 of one semiconductor circuit 4 and the other semiconductor circuit 4 are output. However, there is a problem that the output time of the input monitor output signal 10 is deviated. However, if the speed at which the line number designated by the line number signal 23 switches is sufficiently higher than the operating speed of each semiconductor circuit, there is no problem in the connection state determination.

【００３０】あるいは、ライン選択バスライン２１が、
同時に２つのライン番号信号２３を転送し、デコード手
段２２が２つのライン番号信号２３をデコードするよう
にすればよい。あるいは、ライン番号の定義を変更し、
プリント基板上の接続線に対して一意的に決まる一連の
ライン番号を与えるようにしてもよい。このとき、ライ
ン選択バスライン２１上に、あるライン番号信号２３が
転送されると、このライン番号に対応する配線パターン
につながる出力端子７と入力端子６の各信号状態が、同
時に出力モニタ出力信号１１および入力モニタ出力信号
１０として出力されることになる。Alternatively, the line selection bus line 21 is
The two line number signals 23 may be transferred at the same time, and the decoding means 22 may decode the two line number signals 23. Or change the definition of the line number,
A series of line numbers uniquely determined may be given to the connecting lines on the printed circuit board. At this time, when a certain line number signal 23 is transferred onto the line selection bus line 21, the signal states of the output terminal 7 and the input terminal 6 connected to the wiring pattern corresponding to this line number are simultaneously output monitor output signal. 11 and the input monitor output signal 10.

【００３１】図３は、本発明の回路基板検査装置の第３
の実施の形態の構成図である。図中、図１，図２と同様
な部分には同じ符号を用いて説明を省略する。４ｃは第
３の半導体回路、３１は入力モニタ手段、３２は出力モ
ニタ手段、３３はデコード手段である。また、第１の半
導体回路４ａの入力信号をＡ、入力モニタ出力信号１０
をＡ１、出力信号をＢ、出力モニタ出力信号１１をＢ１
とする。第２の半導体回路４ｂの入力モニタ出力信号１
０をＢ２、出力信号をＣ、出力モニタ出力信号１１をＣ
１とする。第３の半導体回路４ｃの入力モニタ出力信号
１０をＢ３、出力信号をＤ、出力モニタ出力信号１１を
Ｄ１とする。FIG. 3 is a third circuit board inspection apparatus according to the present invention.
It is a block diagram of the embodiment of. In the figure, the same parts as those in FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof is omitted. 4c is a third semiconductor circuit, 31 is an input monitor, 32 is an output monitor, and 33 is a decode. Further, the input signal of the first semiconductor circuit 4a is A, and the input monitor output signal 10
To A1, output signal to B, output monitor output signal 11 to B1
And Input monitor output signal 1 of the second semiconductor circuit 4b
0 for B2, output signal for C, output monitor output signal 11 for C
Let it be 1. The input monitor output signal 10 of the third semiconductor circuit 4c is B3, the output signal is D, and the output monitor output signal 11 is D1.

【００３２】この実施の形態は、個々の半導体回路４が
ＡＳＩＣであり、配線パターンにより、第１の半導体回
路４ａの１つの出力端子７が、第２，第３の半導体回路
４ｂ，４ｃの各１つの入力端子６に接続された回路基板
の検査装置である。In this embodiment, each semiconductor circuit 4 is an ASIC, and one output terminal 7 of the first semiconductor circuit 4a is connected to each of the second and third semiconductor circuits 4b and 4c depending on the wiring pattern. It is an inspection device for a circuit board connected to one input terminal 6.

【００３３】第１ないし第３の半導体回路４ａ，４ｂ，
４ｃには、それぞれ、論理回路ブロック１とともに、入
力モニタ手段３１、出力モニタ手段３２、デコード手段
３３が内蔵される。これらは、１枚の半導体チップ上に
形成できるが、１チップ化は、最近の半導体回路の高集
積化動向から特に困難なものではない。入力モニタ手段
３１、出力モニタ手段３２は、１つのモニタ入力端子を
有するもので、デコード手段３３によりいずれか一方の
動作が可能化され入力端子６または出力端子７が選択さ
れるか、両者の動作が停止される。図示を省略したが、
第１ないし第３の半導体回路４ａ，４ｂ，４ｃの各入力
モニタ手段３１は、図２と同様に共通の１本の信号線に
結合されて接続状態判定手段１２と同様の判定手段に出
力され、各出力モニタ手段３２も、同様に共通の１本の
信号線を介してこの接続状態判定手段１２に出力され
る。The first to third semiconductor circuits 4a, 4b,
Each of the logic circuits 4c has an input monitor means 31, an output monitor means 32, and a decode means 33 built therein. These can be formed on one semiconductor chip, but it is not particularly difficult to form one chip from the recent trend of high integration of semiconductor circuits. The input monitor means 31 and the output monitor means 32 have one monitor input terminal, and either one of the operations is enabled by the decoding means 33 and the input terminal 6 or the output terminal 7 is selected, or both operations are performed. Is stopped. Although illustration is omitted,
Each of the input monitor means 31 of the first to third semiconductor circuits 4a, 4b, 4c is connected to one common signal line as in FIG. 2 and is output to the same determination means as the connection state determination means 12. Similarly, each output monitor means 32 is also output to this connection state determination means 12 via one common signal line.

【００３４】ラインの接続状態を検査する方法について
説明する。半導体回路４は通常の動作をさせておく。検
査装置に設けられた図示しない制御手段は、ライン選択
バスライン２１を介し、第１の半導体回路４ａの出力端
子７をモニタする出力モニタ手段３２の動作を可能化す
るライン番号信号２３と、第２の半導体回路４ｂの入力
端子６をモニタする入力モニタ手段３１の動作を可能化
するライン番号信号２３と、第３の半導体回路４ｃの入
力端子６をモニタする入力モニタ手段３１の動作を可能
化するライン番号信号２３を出力する。A method of inspecting the connection state of the line will be described. The semiconductor circuit 4 is normally operated. The control means (not shown) provided in the inspection device, via the line selection bus line 21, enables the operation of the output monitor means 32 for monitoring the output terminal 7 of the first semiconductor circuit 4a, and the line number signal 23, The line number signal 23 enabling the operation of the input monitor means 31 for monitoring the input terminal 6 of the second semiconductor circuit 4b and the operation of the input monitor means 31 monitoring the input terminal 6 of the third semiconductor circuit 4c. Output the line number signal 23.

【００３５】第１の半導体回路４ａの出力端子７と第２
の半導体回路４ｂの入力端子６間のラインの接続状態の
検査は、出力モニタ出力信号Ｂ１と入力モニタ出力信号
Ｂ２を比較することにより可能となる。また、第１の半
導体回路４ａの出力端子７と第３の半導体回路４ｃの入
力端子６間のラインの接続状態の検査は、出力モニタ出
力信号Ｂ１と入力モニタ出力信号Ｂ３を比較することに
より可能となる。The output terminal 7 of the first semiconductor circuit 4a and the second
The connection state of the line between the input terminals 6 of the semiconductor circuit 4b can be inspected by comparing the output monitor output signal B1 and the input monitor output signal B2. The connection state of the line between the output terminal 7 of the first semiconductor circuit 4a and the input terminal 6 of the third semiconductor circuit 4c can be inspected by comparing the output monitor output signal B1 and the input monitor output signal B3. Becomes

【００３６】図３ににおいては、第１ないし第３の半導
体回路４ａ，４ｂ，４ｃとして、各１個の入力端子６，
出力端子７を有するＡＳＩＣを例示したが、入出力端子
数に制限はない。図２を参照して説明したように、入力
モニタ手段３１、出力モニタ手段３２がモニタ可能な端
子数を入出力端子の数だけ増やし、デコード手段３３の
端子選択信号で、複数の端子から１つを選択すればよ
い。In FIG. 3, one input terminal 6 is provided for each of the first to third semiconductor circuits 4a, 4b, 4c.
Although the ASIC having the output terminal 7 is illustrated, the number of input / output terminals is not limited. As described with reference to FIG. 2, the number of terminals that can be monitored by the input monitor means 31 and the output monitor means 32 is increased by the number of input / output terminals, and one of a plurality of terminals is selected by the terminal selection signal of the decode means 33. Should be selected.

【００３７】図４は、本発明の回路基板検査装置の第４
の実施の形態の構成図である。図中、図１，図２と同様
な部分には同じ符号を用いて説明を省略する。４１は入
力モニタセレクタ、４２は出力モニタセレクタ、４３は
出力端子外部入力モニタセレクタ、４４，４６はレシー
バ、４５はドライバ、４７はテストモードデコーダ、４
８は端子選択デコーダ、４９はテストモード選択信号、
５０は端子選択信号、５１はモニタ出力信号である。こ
の実施の形態は、通常動作モード、入力モニタモード、
出力モニタモードに加えて、出力ピンテストモードを有
する回路基板検査装置である。また、入力等の各モニタ
出力が共通の信号線を介して接続状態判定手段へ出力さ
れる。FIG. 4 is a fourth circuit board inspection apparatus according to the present invention.
It is a block diagram of the embodiment of. In the figure, the same parts as those in FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof is omitted. 41 is an input monitor selector, 42 is an output monitor selector, 43 is an output terminal external input monitor selector, 44 and 46 are receivers, 45 is a driver, 47 is a test mode decoder, 4
8 is a terminal selection decoder, 49 is a test mode selection signal,
Reference numeral 50 is a terminal selection signal, and 51 is a monitor output signal. In this embodiment, the normal operation mode, the input monitor mode,
The circuit board inspection device has an output pin test mode in addition to the output monitor mode. Further, each monitor output such as input is output to the connection state determination means via a common signal line.

【００３８】半導体回路４には、論理回路ブロック１と
ともに、入力モニタセレクタ４１、出力モニタセレクタ
４２、出力端子外部入力モニタセレクタ４３、レシーバ
４４，４６、ドライバ４５、テストモードデコーダ４
７、端子選択デコーダ４８が内蔵されている。入力モニ
タセレクタ４１、出力モニタセレクタ４２、出力端子外
部入力モニタセレクタ４３は、それぞれ複数のモニタ入
力端子とこのモニタ入力端子の１つを選択する端子選択
端子Ｓと、モニタ動作を可能化するイネーブル端子Ｇ
と、１つのモニタ出力端子を有し、各セレクタ出力端子
は共通の信号線にワイヤ−ドオアで接続され、図示を省
略した接続状態判定手段１２に接続される。なお、各セ
レクタ出力を選択するための選択手段を別に設けてもよ
い。The semiconductor circuit 4 includes the logic circuit block 1, the input monitor selector 41, the output monitor selector 42, the output terminal external input monitor selector 43, the receivers 44 and 46, the driver 45, and the test mode decoder 4.
7. A terminal selection decoder 48 is built in. The input monitor selector 41, the output monitor selector 42, and the output terminal external input monitor selector 43 each include a plurality of monitor input terminals, a terminal selection terminal S for selecting one of the monitor input terminals, and an enable terminal for enabling the monitor operation. G
Has one monitor output terminal, and each selector output terminal is connected to a common signal line by a wire-or, and is connected to a connection state determination means 12 (not shown). Note that selection means for selecting each selector output may be separately provided.

【００３９】入力端子６は、レシーバ４４を介して論理
回路ブロック１と入力モニタセレクタ４１のモニタ入力
端子に接続される。論理回路ブロック１の出力線は、ド
ライバ４５と出力モニタセレクタ４２のモニタ入力端子
に接続される。出力端子７は、レシーバ４６にも接続さ
れ、レシーバ４６の出力は、出力端子外部入力モニタセ
レクタ４３のモニタ入力端子に接続され、出力端子７を
検査時にのみ入力端子として扱うことを可能にする。テ
ストモードデコーダ４７の４本の出力線は、個別に各セ
レクタのイネーブル端子Ｇおよびドライバ４５，レシー
バ４６のイネーブル端子に接続される。そして、いずれ
か一つのセレクタの動作が可能化されるか、全てのセレ
クタの動作が停止され、レシーバ４６は、出力端子外部
入力モニタセレクタ４３と同時に動作し、それ以外のと
きは、ドライバ４５が動作する。一方、端子選択デコー
ダ４８の８本の出力線は、各セレクタの端子選択端子Ｓ
の全てに共通に接続される。The input terminal 6 is connected to the logic circuit block 1 and the monitor input terminal of the input monitor selector 41 via the receiver 44. The output line of the logic circuit block 1 is connected to the driver 45 and the monitor input terminal of the output monitor selector 42. The output terminal 7 is also connected to the receiver 46, and the output of the receiver 46 is connected to the monitor input terminal of the output terminal external input monitor selector 43, allowing the output terminal 7 to be treated as an input terminal only at the time of inspection. The four output lines of the test mode decoder 47 are individually connected to the enable terminal G of each selector and the enable terminals of the driver 45 and the receiver 46. Then, the operation of any one of the selectors is enabled, or the operation of all the selectors is stopped, and the receiver 46 operates simultaneously with the output terminal external input monitor selector 43. In other cases, the driver 45 operates. Operate. On the other hand, the eight output lines of the terminal selection decoder 48 are the terminal selection terminals S of each selector.
Is commonly connected to all.

【００４０】図５は、図４に示した回路基板検査装置の
動作モードの説明図である。図中、Ｔ１，Ｔ２はテスト
モードデコーダ４７に入力されるテストモード選択信号
４９である。図４，図５を参照してラインの接続状態を
検査する方法について説明する。動作モ−ドの選択は、
テストモード選択信号４９に従って設定される。通常動
作モ−ドは、プリント基板実装時に半導体回路４を機能
動作させる時のモ−ドであり、入力端子６から所定の機
能を持つ論理回路ブロック１に信号が入力され、演算処
理された結果の信号が出力端子７から出力される。入力
端子モニタモ−ドでは、任意の入力端子６に入力された
信号が、レシーバ４４を介し、端子選択信号５０と入力
モニタセレクタによって選択される。FIG. 5 is an explanatory diagram of the operation modes of the circuit board inspection apparatus shown in FIG. In the figure, T1 and T2 are test mode selection signals 49 input to the test mode decoder 47. A method of inspecting the connection state of the line will be described with reference to FIGS. The operation mode selection is
It is set according to the test mode selection signal 49. The normal operation mode is a mode in which the semiconductor circuit 4 is functionally operated when it is mounted on a printed circuit board. As a result of a signal being input from the input terminal 6 to the logic circuit block 1 having a predetermined function and being processed. Signal is output from the output terminal 7. In the input terminal monitor mode, the signal input to any input terminal 6 is selected by the terminal selection signal 50 and the input monitor selector via the receiver 44.

【００４１】出力テストモ−ドは、２つの選択が可能で
ある。１つは出力端子モニタモ−ドであり、論理回路ブ
ロック１からの出力信号が、端子選択信号５０と出力モ
ニタセレクタ４２によって選択され、モニタ出力信号５
１として出力される。もう１つは出力ピンテストモード
であり、出力端子７を外部入力状態に設定し、出力端子
７の外部からの入力信号をレシーバ４６を介して折り返
し、端子選択信号５０と出力端子外部入力モニタセレク
タ４３によって選択され、モニタ出力信号５１として出
力される。これらを有機的に組み合わせて検査すること
により、容易に且つ周辺回路の動作を止めずに検査を行
なうことが可能となる。The output test mode has two choices. One is an output terminal monitor mode, in which the output signal from the logic circuit block 1 is selected by the terminal selection signal 50 and the output monitor selector 42, and the monitor output signal 5
Output as 1. The other is the output pin test mode in which the output terminal 7 is set to the external input state, the input signal from the outside of the output terminal 7 is folded back via the receiver 46, and the terminal selection signal 50 and the output terminal external input monitor selector are selected. It is selected by 43 and is output as a monitor output signal 51. By organically combining and inspecting these, the inspection can be performed easily and without stopping the operation of the peripheral circuits.

【００４２】端子選択信号５０は、例えば、入力端子モ
ニタモ−ドの場合、複数の入力端子６の中から１つの入
力端子を選択するが、複数の入力端子６をグループ化
し、１つのグループを１ポートとして、端子選択信号５
０により１つのポートを選択するようにすれば、１度に
１つのグループ中の複数の入力端子６を同時に選択する
ようにすることができる。その際、入力モニタセレクタ
４１は、１ポート分の複数の出力線を有するものとする
など、１ポート分のモニタ信号を出力できるようにす
る。論理回路ブロック１の複数の出力線の選択および複
数の出力端子７の選択についても同様にグループ化し、
ポートを選択することができるようにすることができ
る。図示のように端子選択信号５０を３本の信号線で転
送するとき、１ポートを８端子あるいは８本とすると、
入力端子６，出力端子７をそれぞれ最大６４端子まで扱
うことができる。The terminal selection signal 50, for example, in the case of the input terminal monitor mode, selects one input terminal from the plurality of input terminals 6, but groups the plurality of input terminals 6 into one group. Pin selection signal 5 as a port
If one port is selected by 0, it is possible to simultaneously select a plurality of input terminals 6 in one group at a time. At that time, the input monitor selector 41 can output a monitor signal for one port, such as having a plurality of output lines for one port. Similarly, the selection of the plurality of output lines of the logic circuit block 1 and the selection of the plurality of output terminals 7 are grouped similarly.
It may be possible to select a port. As shown in the figure, when the terminal selection signal 50 is transferred by three signal lines, if one port has eight terminals or eight,
Each of the input terminal 6 and the output terminal 7 can handle up to 64 terminals.

【００４３】最後に上述した各実施の形態の変形例につ
いて説明する。例えば図１において、半導体回路４の入
力端子６または出力端子７の選択は、端子選択信号８の
みで選択できるように、端子選択信号を転送する信号線
の数を用意したが、モード選択信号８を含めたものを端
子選択信号とすることもできる。すなわち、モード選択
信号８で、入力端子グループまたは出力端子グループの
一方を選択し、端子選択信号８で、グループ内における
複数の端子の一つを特定する。一つの半導体回路４内に
おいては、一つの端子を選択したが、２以上の端子、例
えば、一つの入力端子６および一つの出力端子７を選択
してモニタすることにより、半導体回路４内の、特に、
論理回路ブロック１の機能動作を検査することもできる
ようになる。Finally, modified examples of the above-described embodiments will be described. For example, in FIG. 1, the input terminal 6 or the output terminal 7 of the semiconductor circuit 4 is selected by the number of signal lines for transferring the terminal selection signal so that only the terminal selection signal 8 can be selected. It is also possible to use a signal including the above as the terminal selection signal. That is, one of the input terminal group and the output terminal group is selected by the mode selection signal 8, and one of the plurality of terminals in the group is specified by the terminal selection signal 8. In one semiconductor circuit 4, one terminal is selected, but by selecting and monitoring two or more terminals, for example, one input terminal 6 and one output terminal 7, it is possible to Especially,
It also becomes possible to inspect the functional operation of the logic circuit block 1.

【００４４】また、例えば図１において、入力モニタ手
段２および出力モニタ手段３は、別々の信号線を介して
接続状態判定手段１２に接続されていたが、図４と同様
に１本の信号線にまとめてもよい。逆に、入力モニタ手
段２または出力モニタ手段３が、複数の入力端子６また
は出力端子７のモニタ出力を個別の信号線を介して同時
に出力できるようにしてもよい。また、複数の半導体回
路４の入力モニタ出力信号１０あるいは出力モニタ出力
信号１１を、半導体回路４ごとに個別に設けた信号線を
介して出力するようにしてもよい。Further, for example, in FIG. 1, the input monitor means 2 and the output monitor means 3 are connected to the connection state judging means 12 via separate signal lines, but one signal line is provided as in FIG. May be summarized in. On the contrary, the input monitor means 2 or the output monitor means 3 may simultaneously output the monitor outputs of the plurality of input terminals 6 or the output terminals 7 via the individual signal lines. Further, the input monitor output signal 10 or the output monitor output signal 11 of the plurality of semiconductor circuits 4 may be output via a signal line provided individually for each semiconductor circuit 4.

【００４５】図１において、選択信号生成手段５あるい
は判定手段１２は、検査装置側に設けられたものであっ
たが、あらかじめ、回路基板上に搭載しておいてもよ
い。判定手段１２は、半導体回路４内に形成してもよ
い。この場合、検査装置からのプローブピンは、選択信
号生成手段５の入力端子あるいは判定手段１２の出力端
子に当てられることになる。図２におけるライン選択バ
スライン２１等、検査時に使用する信号線の少なくとも
一部を予め回路基板上に配線パターンとして形成してお
いてもよい。In FIG. 1, the selection signal generating means 5 or the judging means 12 is provided on the inspection device side, but it may be mounted on the circuit board in advance. The determination means 12 may be formed in the semiconductor circuit 4. In this case, the probe pin from the inspection device is applied to the input terminal of the selection signal generating means 5 or the output terminal of the judging means 12. At least a part of the signal lines used for inspection, such as the line selection bus line 21 in FIG. 2, may be formed in advance as a wiring pattern on the circuit board.

【００４６】一つの半導体回路４内には、一つの論理回
路ブロック１しか示さなかったが、モジュール化された
論理ブロック１が複数個あってもよく、この場合、複数
個の論理回路ブロックが全体として一つの論理回路ブロ
ックを構成する。また、一つの半導体回路４は、必ずし
も１チップの半導体基板上に形成される必要はない。Although only one logic circuit block 1 is shown in one semiconductor circuit 4, there may be a plurality of modularized logic blocks 1, and in this case, a plurality of logic circuit blocks are included in the whole. As one logic circuit block. Further, one semiconductor circuit 4 does not necessarily have to be formed on a one-chip semiconductor substrate.

【００４７】[0047]

【発明の効果】請求項１に記載の発明によれば、端子選
択手段および接続状態判定手段を有し、端子選択手段
が、端子選択信号をモニタ部に出力し、モニタ部が、端
子選択信号に応じて入力端子および出力端子の中から選
択すべきモニタ端子を選択しモニタ端子の信号を検出
し、接続状態判定手段が、モニタ部の検出出力に基づい
て第１および第２の半導体回路相互間の接続状態を判定
することから、半導体回路の動作を止めずに半導体回路
相互間の接続状態を選択的に検査することができ、回路
基板の組立時に生じる不良の検出率を向上させることが
できるという効果がある。According to the first aspect of the present invention, the terminal selection means and the connection state determination means are provided, the terminal selection means outputs the terminal selection signal to the monitor section, and the monitor section outputs the terminal selection signal. A monitor terminal to be selected from the input terminal and the output terminal according to the above, detects the signal of the monitor terminal, and the connection state determining means determines the mutual connection of the first and second semiconductor circuits based on the detection output of the monitor section. Since the connection state between the semiconductor circuits is determined, the connection state between the semiconductor circuits can be selectively inspected without stopping the operation of the semiconductor circuits, and the detection rate of defects that occur during the assembly of the circuit board can be improved. The effect is that you can do it.

【００４８】請求項２に記載の発明によれば、接続状態
判定手段を有し、デコード手段が、ライン番号を入力し
ライン番号をデコードして端子選択信号を生成し、モニ
タ部が、端子選択信号に応じて入力端子および出力端子
の中から選択すべきモニタ端子を選択してモニタ端子の
信号を検出し、接続状態判定手段が、モニタ部の検出出
力に基づいて第１および第２の半導体回路相互間の接続
状態を判定することから、ライン番号を基にして容易に
端子を選択できるとともに、請求項１に記載の発明と同
様の効果を奏する。According to the second aspect of the present invention, there is a connection state judging means, the decoding means inputs the line number and decodes the line number to generate a terminal selection signal, and the monitor section selects the terminal. According to the signal, a monitor terminal to be selected from the input terminal and the output terminal is selected, the signal of the monitor terminal is detected, and the connection state determining means determines the first and second semiconductors based on the detection output of the monitor section. Since the connection state between the circuits is determined, the terminal can be easily selected based on the line number, and the same effect as the invention according to claim 1 can be obtained.

【００４９】請求項３に記載の発明によれば、入力端子
および出力端子を有する論理回路ブロック部とモニタ部
を有し、モニタ部が、端子選択信号を入力して入力端子
および出力端子の中から選択すべきモニタ端子を選択し
モニタ端子の信号を検出して出力することから、半導体
回路の動作を止めずに半導体回路相互間の接続状態を選
択的に検査することができ、回路基板の組立時に生じる
不良の検出率を向上させることができる半導体回路を得
ることができるという効果がある。According to the third aspect of the present invention, it has a logic circuit block section having an input terminal and an output terminal, and a monitor section, and the monitor section inputs a terminal selection signal to select one of the input terminal and the output terminal. By selecting the monitor terminal that should be selected from among and detecting and outputting the signal of the monitor terminal, it is possible to selectively inspect the connection state between the semiconductor circuits without stopping the operation of the semiconductor circuits. There is an effect that it is possible to obtain a semiconductor circuit that can improve the detection rate of defects that occur during assembly.

【００５０】請求項４に記載の発明によれば、入力端子
および出力端子を有する論理回路ブロック部とモニタ部
とデコード部を有し、デコード部が、ライン番号を入力
しライン番号をデコードして端子選択信号を生成し、モ
ニタ部が、端子選択信号を入力して入力端子および出力
端子の中から選択すべきモニタ端子を選択しモニタ端子
の信号を検出して出力することから、ライン番号を基に
して容易に端子を選択できるとともに、請求項３に記載
の発明と同様の効果を奏する。According to the invention described in claim 4, it has a logic circuit block section having an input terminal and an output terminal, a monitor section and a decoding section, and the decoding section inputs the line number and decodes the line number. Generates a terminal selection signal, and the monitor section inputs the terminal selection signal, selects the monitor terminal to be selected from the input terminal and the output terminal, detects the signal of the monitor terminal, and outputs it. Based on this, the terminal can be easily selected, and the same effect as the invention according to claim 3 is achieved.

【図面の簡単な説明】[Brief description of drawings]

【図１】 本発明の回路基板検査装置の第１の実施の形
態の構成図である。FIG. 1 is a configuration diagram of a first embodiment of a circuit board inspection device of the present invention.

【図２】 本発明の回路基板検査装置の第２の実施の形
態の構成図である。FIG. 2 is a configuration diagram of a second embodiment of a circuit board inspection device of the present invention.

【図３】 本発明の回路基板検査装置の第３の実施の形
態の構成図である。FIG. 3 is a configuration diagram of a third embodiment of a circuit board inspection device of the present invention.

【図４】 本発明の回路基板検査装置の第４の実施の形
態の構成図である。FIG. 4 is a configuration diagram of a fourth embodiment of a circuit board inspection device of the present invention.

【図５】 図４に示した回路基板検査装置の動作モード
の説明図である。5 is an explanatory diagram of an operation mode of the circuit board inspection device shown in FIG.

【符号の説明】[Explanation of symbols]

１…論理回路ブロック、２，３１…入力モニタ手段、
３，３２…出力モニタ手段、４…半導体回路、５…選択
信号生成手段、１２…接続状態判定手段、２１…ライン
選択バスライン、２２，３３…デコード手段、４１…入
力モニタセレクタ、４２…出力モニタセレクタ、４３…
出力端子外部入力モニタセレクタ、４７…テストモード
デコーダ、４８…端子選択デコーダ。1 ... Logic circuit block, 2, 31 ... Input monitor means,
3, 32 ... Output monitor means, 4 ... Semiconductor circuit, 5 ... Selection signal generation means, 12 ... Connection state determination means, 21 ... Line selection bus line, 22, 33 ... Decoding means, 41 ... Input monitor selector, 42 ... Output Monitor selector, 43 ...
Output terminal External input monitor selector, 47 ... Test mode decoder, 48 ... Terminal selection decoder.

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 論理回路ブロック部と該論理回路ブロッ
ク部の入力端子および出力端子の信号を検出するモニタ
部を有する少なくとも第１および第２の半導体回路が搭
載された回路基板の回路基板検査装置において、端子選
択手段および接続状態判定手段を有し、前記端子選択手
段は、端子選択信号を前記モニタ部に出力し、前記モニ
タ部は、前記端子選択信号に応じて前記入力端子および
前記出力端子の中から選択すべきモニタ端子を選択し該
モニタ端子の信号を検出し、前記接続状態判定手段は、
前記モニタ部の検出出力に基づいて第１および第２の半
導体回路相互間の接続状態を判定することを特徴とする
回路基板検査装置。1. A circuit board inspection device for a circuit board on which at least first and second semiconductor circuits each having a logic circuit block section and a monitor section for detecting signals at input terminals and output terminals of the logic circuit block section are mounted. In the above, there is a terminal selection means and a connection state determination means, the terminal selection means outputs a terminal selection signal to the monitor section, and the monitor section responds to the terminal selection signal, the input terminal and the output terminal. Select a monitor terminal to be selected from among, to detect the signal of the monitor terminal, the connection state determination means,
A circuit board inspecting device, characterized in that a connection state between the first and second semiconductor circuits is judged based on a detection output of the monitor section. 【請求項２】 論理回路ブロック部と該論理回路ブロッ
ク部の入力端子および出力端子の信号を検出するモニタ
部とデコード手段を有する少なくとも第１および第２の
半導体回路が搭載された回路基板の回路基板検査装置に
おいて、接続状態判定手段を有し、前記デコード手段
は、ライン番号を入力し該ライン番号をデコードして端
子選択信号を生成し、前記モニタ部は、前記端子選択信
号に応じて前記入力端子および前記出力端子の中から選
択すべきモニタ端子を選択して該モニタ端子の信号を検
出し、前記接続状態判定手段は、前記モニタ部の検出出
力に基づいて第１および第２の半導体回路相互間の接続
状態を判定することを特徴とする回路基板検査装置。2. A circuit of a circuit board on which at least first and second semiconductor circuits each having a logic circuit block section, a monitor section for detecting signals at input terminals and output terminals of the logic circuit block section, and a decoding means are mounted. The board inspecting apparatus has a connection state determining means, the decoding means inputs a line number and decodes the line number to generate a terminal selection signal, and the monitor section responds to the terminal selection signal by the terminal selection signal. A monitor terminal to be selected is selected from the input terminal and the output terminal, the signal of the monitor terminal is detected, and the connection state determination means is based on the detection output of the monitor unit. A circuit board inspecting device, which determines a connection state between circuits. 【請求項３】 入力端子および出力端子を有する論理回
路ブロック部とモニタ部を有し、前記モニタ部は、端子
選択信号を入力して前記入力端子および前記出力端子の
中から選択すべきモニタ端子を選択し該モニタ端子の信
号を検出して出力することを特徴とする半導体回路。3. A monitor terminal having a logic circuit block section having an input terminal and an output terminal and a monitor section, wherein the monitor section receives a terminal selection signal and selects from the input terminal and the output terminal. Is selected to detect and output a signal from the monitor terminal. 【請求項４】 入力端子および出力端子を有する論理回
路ブロック部とモニタ部とデコード部を有し、該デコー
ド部は、ライン番号を入力し該ライン番号をデコードし
て端子選択信号を生成し、前記モニタ部は、前記端子選
択信号を入力して前記入力端子および前記出力端子の中
から選択すべきモニタ端子を選択し該モニタ端子の信号
を検出して出力することを特徴とする半導体回路。4. A logic circuit block unit having an input terminal and an output terminal, a monitor unit, and a decoding unit, wherein the decoding unit inputs a line number and decodes the line number to generate a terminal selection signal, A semiconductor circuit, wherein the monitor section receives the terminal selection signal, selects a monitor terminal to be selected from the input terminal and the output terminal, detects a signal of the monitor terminal, and outputs the signal.