JPH09205597A - オンスクリーンディスプレイ装置 - Google Patents
オンスクリーンディスプレイ装置Info
- Publication number
- JPH09205597A JPH09205597A JP8012741A JP1274196A JPH09205597A JP H09205597 A JPH09205597 A JP H09205597A JP 8012741 A JP8012741 A JP 8012741A JP 1274196 A JP1274196 A JP 1274196A JP H09205597 A JPH09205597 A JP H09205597A
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- sub
- signal
- osd
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 回路規模を小さくした場合に自由なグラフィ
ック表示ができないという課題があった。 【解決手段】 それぞれが１ドット毎の副画像情報を１
ライン分格納する第１のメモリ領域及び第２のメモリ領
域を有するＯＳＤ用ＲＡＭ４０と、第１のメモリ領域及
び第２のメモリ領域に格納された副画像情報を交互に読
み出し、読み出した副画像情報から副画像信号を抽出し
て所定のタイミングで副画像信号を出力する出力回路５
０と、第１のメモリ領域と第２のメモリ領域のうち、出
力回路５０が読み込み中でない方の領域に１ライン分の
副画像情報を順次書き込んでいくＣＰＵ１０とを具備す
るオンスクリーンディスプレイ装置。
ック表示ができないという課題があった。 【解決手段】 それぞれが１ドット毎の副画像情報を１
ライン分格納する第１のメモリ領域及び第２のメモリ領
域を有するＯＳＤ用ＲＡＭ４０と、第１のメモリ領域及
び第２のメモリ領域に格納された副画像情報を交互に読
み出し、読み出した副画像情報から副画像信号を抽出し
て所定のタイミングで副画像信号を出力する出力回路５
０と、第１のメモリ領域と第２のメモリ領域のうち、出
力回路５０が読み込み中でない方の領域に１ライン分の
副画像情報を順次書き込んでいくＣＰＵ１０とを具備す
るオンスクリーンディスプレイ装置。
Description
【０００１】
【発明の属する技術分野】この発明はテレビ、ビデオテ
ープレコーダなどから出力される画像に重ねて、これら
装置の操作を行うための操作情報などを表示するための
オンスクリーンディスプレイ装置に関するものである。
ープレコーダなどから出力される画像に重ねて、これら
装置の操作を行うための操作情報などを表示するための
オンスクリーンディスプレイ装置に関するものである。
【０００２】
【従来の技術】図１２は従来のオンスクリーンディスプ
レイ（以下、ＯＳＤと記す）装置の構成を示すブロック
図である。同図において、１は装置全体の制御を行うＣ
ＰＵ、２は表示制御を行うＯＳＤコントロール回路、３
は文字フォント等のパターンデータが格納されたＯＳＤ
用ＲＯＭ、４はＣＰＵ１によって指定された表示すべき
文字及び色データを格納するためのＯＳＤ用ＲＡＭ、５
はＯＳＤ用ＲＯＭ３から出力されたパターンデータを一
時的にラッチするシフトレジスタ、６はシフトレジスタ
５からのパターンデータ、ＯＳＤ用ＲＡＭ４に格納され
た色データ、及びＯＳＤコントロール回路２からの文字
修飾データに基づいてＲＧＢ信号等を出力する出力回路
を示している。
レイ（以下、ＯＳＤと記す）装置の構成を示すブロック
図である。同図において、１は装置全体の制御を行うＣ
ＰＵ、２は表示制御を行うＯＳＤコントロール回路、３
は文字フォント等のパターンデータが格納されたＯＳＤ
用ＲＯＭ、４はＣＰＵ１によって指定された表示すべき
文字及び色データを格納するためのＯＳＤ用ＲＡＭ、５
はＯＳＤ用ＲＯＭ３から出力されたパターンデータを一
時的にラッチするシフトレジスタ、６はシフトレジスタ
５からのパターンデータ、ＯＳＤ用ＲＡＭ４に格納され
た色データ、及びＯＳＤコントロール回路２からの文字
修飾データに基づいてＲＧＢ信号等を出力する出力回路
を示している。
【０００３】図１３は従来のＯＳＤ装置における文字
「Ａ」のフォントの一例の構成を示す図である。同図に
示すように、この例では横が１２ドット、縦が１６ドッ
トのフォントの構成を採用している。なお、他の文字に
ついても同様に横が１２ドット、縦が１６ドットのフォ
ントの構成である。この構成のフォントで２５６文字の
表示をするためにはＯＳＤ用ＲＯＭ３は約６Ｋバイトの
容量が必要になる。
「Ａ」のフォントの一例の構成を示す図である。同図に
示すように、この例では横が１２ドット、縦が１６ドッ
トのフォントの構成を採用している。なお、他の文字に
ついても同様に横が１２ドット、縦が１６ドットのフォ
ントの構成である。この構成のフォントで２５６文字の
表示をするためにはＯＳＤ用ＲＯＭ３は約６Ｋバイトの
容量が必要になる。
【０００４】図１４は従来のＯＳＤ装置における１文字
を表現するのに必要なＯＳＤ用ＲＡＭ４に格納されるデ
ータの構成を示す図である。同図において、Ｂ１は色指
定用の第１バイト、Ｂ２はＯＳＤ用ＲＯＭ３のキャラク
タ指定用の第２バイトを示している。同図に示すよう
に、第１バイトＢ１には画像のＲＧＢパルスのオン・オ
フを示すビット、主画像信号であるテレビ等からの画像
信号をカットすることを示す信号ＯＵＴ１、主画像信号
であるテレビ等からの画像信号をハーフトーンにするこ
とを示す信号ＯＵＴ２、ＲＧＢパルスの輝度を指示する
ためのデータを格納する信号Ｉ１、信号Ｉ２が格納され
ている。従って、例えば、２４文字、２行の表示を行う
とすれば、ＯＳＤ用ＲＡＭ４は少なくとも９６バイト必
要になる。
を表現するのに必要なＯＳＤ用ＲＡＭ４に格納されるデ
ータの構成を示す図である。同図において、Ｂ１は色指
定用の第１バイト、Ｂ２はＯＳＤ用ＲＯＭ３のキャラク
タ指定用の第２バイトを示している。同図に示すよう
に、第１バイトＢ１には画像のＲＧＢパルスのオン・オ
フを示すビット、主画像信号であるテレビ等からの画像
信号をカットすることを示す信号ＯＵＴ１、主画像信号
であるテレビ等からの画像信号をハーフトーンにするこ
とを示す信号ＯＵＴ２、ＲＧＢパルスの輝度を指示する
ためのデータを格納する信号Ｉ１、信号Ｉ２が格納され
ている。従って、例えば、２４文字、２行の表示を行う
とすれば、ＯＳＤ用ＲＡＭ４は少なくとも９６バイト必
要になる。
【０００５】なお、ＯＳＤコントロール回路２は、表示
すべき文字のサイズを変更する文字サイズ変更回路２ａ
と、表示すべき文字の縁取りの制御を行う縁取り制御回
路２ｂと、表示する文字の背景に着色する文字背景着色
回路２ｃとを具備する。
すべき文字のサイズを変更する文字サイズ変更回路２ａ
と、表示すべき文字の縁取りの制御を行う縁取り制御回
路２ｂと、表示する文字の背景に着色する文字背景着色
回路２ｃとを具備する。
【０００６】次に動作について説明する。ＣＰＵ１はＯ
ＳＤ用ＲＡＭ４に図１４に示す構成の表示すべき文字デ
ータを格納する。するとＯＳＤ用ＲＡＭ４に格納されて
いる第２バイトＢ２のデータがＯＳＤ用ＲＯＭ３に転送
されＯＳＤ用ＲＯＭ３は対応する文字パターンデータが
１２ビットのシフトレジスタ５に出力される。そして、
シフトレジスタ５で文字パターンデータは一時的にラッ
チされてから出力回路６に出力される。
ＳＤ用ＲＡＭ４に図１４に示す構成の表示すべき文字デ
ータを格納する。するとＯＳＤ用ＲＡＭ４に格納されて
いる第２バイトＢ２のデータがＯＳＤ用ＲＯＭ３に転送
されＯＳＤ用ＲＯＭ３は対応する文字パターンデータが
１２ビットのシフトレジスタ５に出力される。そして、
シフトレジスタ５で文字パターンデータは一時的にラッ
チされてから出力回路６に出力される。
【０００７】一方、第１バイトＢ１はＯＳＤコントロー
ル回路２で読みとられて必要な文字修飾処理及び同期処
理等が施されて出力回路６に色データ及び制御データが
転送される。出力回路６ではシフトレジスタ５からの文
字パターンデータとＯＳＤコントロール回路２から出力
される色データ及び制御データに基づいてＲＧＢパル
ス、Ｉ１信号、Ｉ２信号、ＯＵＴ１信号、ＯＵＴ２信号
がＯＳＤコントロール回路２に入力される発振信号ＯＳ
Ｃ、水平同期信号Ｈ−ＳＹＮＣ、垂直同期信号Ｖ−ＳＹ
ＮＣに同期して出力される。
ル回路２で読みとられて必要な文字修飾処理及び同期処
理等が施されて出力回路６に色データ及び制御データが
転送される。出力回路６ではシフトレジスタ５からの文
字パターンデータとＯＳＤコントロール回路２から出力
される色データ及び制御データに基づいてＲＧＢパル
ス、Ｉ１信号、Ｉ２信号、ＯＵＴ１信号、ＯＵＴ２信号
がＯＳＤコントロール回路２に入力される発振信号ＯＳ
Ｃ、水平同期信号Ｈ−ＳＹＮＣ、垂直同期信号Ｖ−ＳＹ
ＮＣに同期して出力される。
【０００８】図１５は文字サイズ変更回路２ａが実行す
る文字「Ａ」のサイズの変更を示す図である。同図に示
すように通常サイズの文字Ｃ１は２倍のサイズの文字Ｃ
２あるいは３倍のサイズの文字Ｃ３に拡大される。
る文字「Ａ」のサイズの変更を示す図である。同図に示
すように通常サイズの文字Ｃ１は２倍のサイズの文字Ｃ
２あるいは３倍のサイズの文字Ｃ３に拡大される。
【０００９】図１６は、図１３に示す文字パターンに縁
取り制御回路２ｂが行う縁取り制御が施された文字パタ
ーンを示す図である。同図に示すように図１３に示す文
字パターンの回りのドットでＯＵＴ１信号を出力し、さ
らにＲ信号パルス、Ｇ信号パルス、Ｂ信号パルスのいず
れも出力されないように制御して文字の回りが黒く縁取
られるようにしている。
取り制御回路２ｂが行う縁取り制御が施された文字パタ
ーンを示す図である。同図に示すように図１３に示す文
字パターンの回りのドットでＯＵＴ１信号を出力し、さ
らにＲ信号パルス、Ｇ信号パルス、Ｂ信号パルスのいず
れも出力されないように制御して文字の回りが黒く縁取
られるようにしている。
【００１０】図１７は、図１３に示す文字パターンに文
字背景着色回路２ｃが行う処理が施された文字パターン
を示す図である。同図に示すように文字フォントのドッ
トパターンで文字を構成していない部分のドットを文字
の色とは異なる色で着色する制御を行っている。すなわ
ち、文字を構成するＲＧＢ信号パルスの組み合わせとは
異なる組み合わせのＲＧＢ信号パルスを、文字を構成し
ないドットで出力するように制御している。
字背景着色回路２ｃが行う処理が施された文字パターン
を示す図である。同図に示すように文字フォントのドッ
トパターンで文字を構成していない部分のドットを文字
の色とは異なる色で着色する制御を行っている。すなわ
ち、文字を構成するＲＧＢ信号パルスの組み合わせとは
異なる組み合わせのＲＧＢ信号パルスを、文字を構成し
ないドットで出力するように制御している。
【００１１】
【発明が解決しようとする課題】従来のオンスクリーン
ディスプレイ装置は以上のように構成されているので、
アルファベットや数字を１２×１６ドットの文字領域に
表示できたが、グラフィックパターン等を表示する場合
には容量の大きなＯＳＤ用ＲＯＭを使用しなければなら
ず、また表示の着色機能および修飾機能も１２×１６ド
ット等の一定の範囲毎に行われるためにグラフィック表
示には向かないという課題があった。また、ビットマッ
プ型のＯＳＤ回路を用いてグラフィック表示を実行させ
ようとした場合には表示範囲に対応するビットマップ型
のＲＡＭが必要になり、回路規模が大きくなるという課
題があった。
ディスプレイ装置は以上のように構成されているので、
アルファベットや数字を１２×１６ドットの文字領域に
表示できたが、グラフィックパターン等を表示する場合
には容量の大きなＯＳＤ用ＲＯＭを使用しなければなら
ず、また表示の着色機能および修飾機能も１２×１６ド
ット等の一定の範囲毎に行われるためにグラフィック表
示には向かないという課題があった。また、ビットマッ
プ型のＯＳＤ回路を用いてグラフィック表示を実行させ
ようとした場合には表示範囲に対応するビットマップ型
のＲＡＭが必要になり、回路規模が大きくなるという課
題があった。
【００１２】この発明は上記のような課題を解決するた
めになされたもので、回路規模を大きくすることなく容
易にグラフィック表示や多彩な修飾機能を実行できるオ
ンスクリーンディスプレイ装置を得ることを目的とす
る。
めになされたもので、回路規模を大きくすることなく容
易にグラフィック表示や多彩な修飾機能を実行できるオ
ンスクリーンディスプレイ装置を得ることを目的とす
る。
【００１３】
【課題を解決するための手段】請求項１記載の発明に係
るオンスクリーンディスプレイ装置は、それぞれが１ド
ット毎の副画像情報を１ライン分格納する第１のメモリ
領域及び第２のメモリ領域を有するメモリと、第１のメ
モリ領域及び第２のメモリ領域に格納された副画像情報
を交互に読み出し、読み出した副画像情報から副画像信
号を抽出して画像出力装置から出力される同期信号に基
づいた所定のタイミングで副画像信号を出力する副画像
信号出力手段と、第１のメモリ領域と第２のメモリ領域
のうち、副画像信号出力手段が読み込み中でない方の領
域に１ライン分の副画像情報を順次書き込んでいく副画
像情報書き込み手段とを具備するものである。
るオンスクリーンディスプレイ装置は、それぞれが１ド
ット毎の副画像情報を１ライン分格納する第１のメモリ
領域及び第２のメモリ領域を有するメモリと、第１のメ
モリ領域及び第２のメモリ領域に格納された副画像情報
を交互に読み出し、読み出した副画像情報から副画像信
号を抽出して画像出力装置から出力される同期信号に基
づいた所定のタイミングで副画像信号を出力する副画像
信号出力手段と、第１のメモリ領域と第２のメモリ領域
のうち、副画像信号出力手段が読み込み中でない方の領
域に１ライン分の副画像情報を順次書き込んでいく副画
像情報書き込み手段とを具備するものである。
【００１４】請求項２記載の発明に係るオンスクリーン
ディスプレイ装置は、副画像情報に１ドット毎の色情報
及び各ドットに対応する主画像信号を制御する主画像信
号制御情報を含むように構成したものである。
ディスプレイ装置は、副画像情報に１ドット毎の色情報
及び各ドットに対応する主画像信号を制御する主画像信
号制御情報を含むように構成したものである。
【００１５】請求項３記載の発明に係るオンスクリーン
ディスプレイ装置は、主画像信号制御情報に基づいて主
画像信号を制御するとともに制御された主画像信号に副
画像信号出力手段から出力される副画像信号をスーパー
インポーズする画像信号合成手段を具備するものであ
る。
ディスプレイ装置は、主画像信号制御情報に基づいて主
画像信号を制御するとともに制御された主画像信号に副
画像信号出力手段から出力される副画像信号をスーパー
インポーズする画像信号合成手段を具備するものであ
る。
【００１６】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１のオンス
クリーンディスプレイ（以下、ＯＳＤと記す）装置の構
成を示すブロック図である。同図において、１０はＯＳ
Ｄ装置全体の制御を行うＣＰＵ（副画像情報書き込み手
段）、１１はＣＰＵ１０のプログラムやデータ等が格納
されているプログラムＲＯＭ、２０はドット毎の画像表
示のタイミングを示すパルスを生成する発振回路、２５
はテレビ受信部（画像信号出力装置）、３０はＣＰＵ１
０からの指示、水平同期信号（同期信号）Ｈ−ＳＹＮ
Ｃ、垂直同期信号（同期信号）Ｖ−ＳＹＮＣ、及び、発
振回路２０からの発振パルスＯＳＣに基づいてテレビ受
信部２５からの主画像信号に副画像信号を合成するタイ
ミング制御等を行うＯＳＤコントロール回路、４０はＯ
ＳＤ装置による副画像の表示領域の２ライン分のデータ
を格納する容量を有するＯＳＤ用ＲＡＭ（メモリ）、５
０はＯＳＤ用ＲＡＭ４０から出力される副画像のデータ
からＲＧＢパルス信号、ＲＧＢ信号（色情報）の輝度を
示す輝度信号Ｉ１、Ｉ２、主画像信号をカットすること
を示す信号（主画像信号制御情報）ＯＵＴ１、及び、主
画像信号をハーフトーンにすることを示す信号（主画像
信号制御情報）ＯＵＴ２を出力する出力回路（副画像信
号出力手段）、６０は出力回路５０から出力される副画
像信号と主画像信号とを合成する画像信号合成回路（画
像信号合成手段）、７０は画像信号合成回路６０から出
力された合成画像を表示するディスプレイである。な
お、この実施の形態では、テレビ受信部２５からの画像
信号を主画像、ＯＳＤ装置で生成される操作情報等の画
像を副画像と定義する。また、水平同期信号Ｈ−ＳＹＮ
Ｃ及び垂直同期信号Ｖ−ＳＹＮＣはテレビ受信部２５か
らＯＳＤコントロール回路３０に供給される。さらに、
この実施の形態ではテレビ受信部２５を画像出力装置の
一例として取り上げたが、例えばビデオテープレコーダ
のようにある操作を伴い、画像を出力する装置であれば
この実施の形態のＯＳＤ装置を適用することができる。
説明する。 実施の形態１．図１はこの発明の実施の形態１のオンス
クリーンディスプレイ（以下、ＯＳＤと記す）装置の構
成を示すブロック図である。同図において、１０はＯＳ
Ｄ装置全体の制御を行うＣＰＵ（副画像情報書き込み手
段）、１１はＣＰＵ１０のプログラムやデータ等が格納
されているプログラムＲＯＭ、２０はドット毎の画像表
示のタイミングを示すパルスを生成する発振回路、２５
はテレビ受信部（画像信号出力装置）、３０はＣＰＵ１
０からの指示、水平同期信号（同期信号）Ｈ−ＳＹＮ
Ｃ、垂直同期信号（同期信号）Ｖ−ＳＹＮＣ、及び、発
振回路２０からの発振パルスＯＳＣに基づいてテレビ受
信部２５からの主画像信号に副画像信号を合成するタイ
ミング制御等を行うＯＳＤコントロール回路、４０はＯ
ＳＤ装置による副画像の表示領域の２ライン分のデータ
を格納する容量を有するＯＳＤ用ＲＡＭ（メモリ）、５
０はＯＳＤ用ＲＡＭ４０から出力される副画像のデータ
からＲＧＢパルス信号、ＲＧＢ信号（色情報）の輝度を
示す輝度信号Ｉ１、Ｉ２、主画像信号をカットすること
を示す信号（主画像信号制御情報）ＯＵＴ１、及び、主
画像信号をハーフトーンにすることを示す信号（主画像
信号制御情報）ＯＵＴ２を出力する出力回路（副画像信
号出力手段）、６０は出力回路５０から出力される副画
像信号と主画像信号とを合成する画像信号合成回路（画
像信号合成手段）、７０は画像信号合成回路６０から出
力された合成画像を表示するディスプレイである。な
お、この実施の形態では、テレビ受信部２５からの画像
信号を主画像、ＯＳＤ装置で生成される操作情報等の画
像を副画像と定義する。また、水平同期信号Ｈ−ＳＹＮ
Ｃ及び垂直同期信号Ｖ−ＳＹＮＣはテレビ受信部２５か
らＯＳＤコントロール回路３０に供給される。さらに、
この実施の形態ではテレビ受信部２５を画像出力装置の
一例として取り上げたが、例えばビデオテープレコーダ
のようにある操作を伴い、画像を出力する装置であれば
この実施の形態のＯＳＤ装置を適用することができる。
【００１７】図２は１ドットを表現するのに必要なＯＳ
Ｄ用ＲＡＭ４０に格納されるデータの構成を示す図であ
る。同図に示すように、ＯＳＤ用ＲＡＭ４０には１ドッ
ト毎に、副画像のＲＧＢパルスのオン・オフを示すビッ
ト、主画像信号をカットすることを示す信号ＯＵＴ１、
主画像信号をハーフトーンにすることを示す信号ＯＵＴ
２、ＲＧＢパルスの輝度を指示するためのデータを格納
する信号Ｉ１、Ｉ２が格納されている。すなわち、１ド
ット毎に１バイトが割り当てられてＯＳＤ用ＲＡＭ４０
に格納されている。なお、１バイトのうちの１ビットは
未使用となっており実際には１ドットに対し７ビットの
情報が与えられるようになっている。
Ｄ用ＲＡＭ４０に格納されるデータの構成を示す図であ
る。同図に示すように、ＯＳＤ用ＲＡＭ４０には１ドッ
ト毎に、副画像のＲＧＢパルスのオン・オフを示すビッ
ト、主画像信号をカットすることを示す信号ＯＵＴ１、
主画像信号をハーフトーンにすることを示す信号ＯＵＴ
２、ＲＧＢパルスの輝度を指示するためのデータを格納
する信号Ｉ１、Ｉ２が格納されている。すなわち、１ド
ット毎に１バイトが割り当てられてＯＳＤ用ＲＡＭ４０
に格納されている。なお、１バイトのうちの１ビットは
未使用となっており実際には１ドットに対し７ビットの
情報が与えられるようになっている。
【００１８】なお、この実施の形態では、テレビの制御
情報等を表示する副画像の表示領域の幅を２８８ドット
とした場合について説明する。従って、ＯＳＤ用ＲＡＭ
４０は２ライン分５７６ドットの各ドットに対して１バ
イト与えられるので５７６バイトの容量が必要になる。
すなわち、ＯＳＤ用ＲＡＭ４０は、容量が２８８バイト
のラインメモリＬＭ１（第１のメモリ領域）及びライン
メモリＬＭ２（第２のメモリ領域）を有している。
情報等を表示する副画像の表示領域の幅を２８８ドット
とした場合について説明する。従って、ＯＳＤ用ＲＡＭ
４０は２ライン分５７６ドットの各ドットに対して１バ
イト与えられるので５７６バイトの容量が必要になる。
すなわち、ＯＳＤ用ＲＡＭ４０は、容量が２８８バイト
のラインメモリＬＭ１（第１のメモリ領域）及びライン
メモリＬＭ２（第２のメモリ領域）を有している。
【００１９】図３はＣＰＵ１０が行うＯＳＤ用ＲＡＭ４
０のデータの書き換え動作を示すフローチャートであ
る。また図４はＣＰＵ１０がＯＳＤ用ＲＡＭ４０のデー
タの書き換え動作を示す様子を模式的に示す図であり、
ＬＭ１、ＬＭ２はＯＳＤ用ＲＡＭ４０のラインメモリ、
ＩＭは模式的に示した画像データを示している。この例
では縦が１６ドットで表示した場合、すなわち１６ライ
ンである場合について説明するが、縦のドット数はＣＰ
Ｕ１０のプログラムにより自由に変更することができ
る。
０のデータの書き換え動作を示すフローチャートであ
る。また図４はＣＰＵ１０がＯＳＤ用ＲＡＭ４０のデー
タの書き換え動作を示す様子を模式的に示す図であり、
ＬＭ１、ＬＭ２はＯＳＤ用ＲＡＭ４０のラインメモリ、
ＩＭは模式的に示した画像データを示している。この例
では縦が１６ドットで表示した場合、すなわち１６ライ
ンである場合について説明するが、縦のドット数はＣＰ
Ｕ１０のプログラムにより自由に変更することができ
る。
【００２０】まず、最初は、ラインメモリＬＭ１及びラ
インメモリＬＭ２に副画像の第１ライン、第２ラインの
データをＣＰＵ１０がプログラムＲＯＭ１１から転送し
て書き込み動作を実行する。次に、第１ラインの表示が
終了した場合には（ステップＳＴ３０１）、ＯＳＤ用Ｒ
ＡＭ４０の第１ラインが格納されていたＯＳＤ用ＲＡＭ
４０のラインメモリＬＭ１に第３ラインのデータを転送
して書き込み動作を実行する（ステップＳＴ３０２）。
第２ラインの表示が終了した場合には（ステップＳＴ３
０３）、ＯＳＤ用ＲＡＭ４０のラインメモリＬＭ２に第
４ラインのデータを転送して書き込み動作を実行する
（ステップＳＴ３０４）。以下、第１４ラインまでのデ
ータは同様にしてラインメモリＬＭ１、ＬＭ２に交互に
データを書き込む。そして、第１５ラインの表示が終了
した場合には（ステップＳＴ３０５）、第１５ラインの
データが格納されていたラインメモリに第１ラインのデ
ータを転送して書き込み動作を実行する（ステップＳＴ
３０６）。さらに第１６ラインの表示が終了した場合に
は（ステップＳＴ３０５）、第１６ラインのデータが格
納されていたラインメモリに第２ラインのデータを転送
して書き込み動作を実行する（ステップＳＴ３０７）。
このような動作を連続して繰り返すことにより図４に示
す画像データＩＭが、順次、ＯＳＤ用ＲＡＭ４０のライ
ンメモリＬＭ１、ＬＭ２に交互に格納されていく。
インメモリＬＭ２に副画像の第１ライン、第２ラインの
データをＣＰＵ１０がプログラムＲＯＭ１１から転送し
て書き込み動作を実行する。次に、第１ラインの表示が
終了した場合には（ステップＳＴ３０１）、ＯＳＤ用Ｒ
ＡＭ４０の第１ラインが格納されていたＯＳＤ用ＲＡＭ
４０のラインメモリＬＭ１に第３ラインのデータを転送
して書き込み動作を実行する（ステップＳＴ３０２）。
第２ラインの表示が終了した場合には（ステップＳＴ３
０３）、ＯＳＤ用ＲＡＭ４０のラインメモリＬＭ２に第
４ラインのデータを転送して書き込み動作を実行する
（ステップＳＴ３０４）。以下、第１４ラインまでのデ
ータは同様にしてラインメモリＬＭ１、ＬＭ２に交互に
データを書き込む。そして、第１５ラインの表示が終了
した場合には（ステップＳＴ３０５）、第１５ラインの
データが格納されていたラインメモリに第１ラインのデ
ータを転送して書き込み動作を実行する（ステップＳＴ
３０６）。さらに第１６ラインの表示が終了した場合に
は（ステップＳＴ３０５）、第１６ラインのデータが格
納されていたラインメモリに第２ラインのデータを転送
して書き込み動作を実行する（ステップＳＴ３０７）。
このような動作を連続して繰り返すことにより図４に示
す画像データＩＭが、順次、ＯＳＤ用ＲＡＭ４０のライ
ンメモリＬＭ１、ＬＭ２に交互に格納されていく。
【００２１】一方、ＯＳＤ用ＲＡＭ４０はラインメモリ
ＬＭ１、ＬＭ２に格納されたデータを、順次、出力回路
５０に転送する。また、ＯＳＤコントロール回路３０は
水平同期信号Ｈ−ＳＹＮＣ、垂直同期信号Ｖ−ＳＹＮ
Ｃ、発振回路２０から出力されるパルス信号に基づいて
画像信号を出力するためのタイミング制御信号を出力回
路５０に転送する。このタイミング制御信号にはディス
プレイ７０のスクリーン上のどの位置に副画像を表示す
るかなどの情報が含まれている。出力回路５０ではＯＳ
Ｄコントロール回路３０から転送されてくるタイミング
制御信号及びＯＳＤ用ＲＡＭ４０から送られてくるデー
タに基づいてＲＧＢパルス信号、信号ＯＵＴ１、信号Ｏ
ＵＴ２、信号Ｉ１、Ｉ２が画像信号合成回路６０に出力
される。
ＬＭ１、ＬＭ２に格納されたデータを、順次、出力回路
５０に転送する。また、ＯＳＤコントロール回路３０は
水平同期信号Ｈ−ＳＹＮＣ、垂直同期信号Ｖ−ＳＹＮ
Ｃ、発振回路２０から出力されるパルス信号に基づいて
画像信号を出力するためのタイミング制御信号を出力回
路５０に転送する。このタイミング制御信号にはディス
プレイ７０のスクリーン上のどの位置に副画像を表示す
るかなどの情報が含まれている。出力回路５０ではＯＳ
Ｄコントロール回路３０から転送されてくるタイミング
制御信号及びＯＳＤ用ＲＡＭ４０から送られてくるデー
タに基づいてＲＧＢパルス信号、信号ＯＵＴ１、信号Ｏ
ＵＴ２、信号Ｉ１、Ｉ２が画像信号合成回路６０に出力
される。
【００２２】画像信号合成回路６０では主画像信号に出
力回路５０から出力されるＲＧＢ信号がスーパーインポ
ーズされて合成画像信号がＣＲＴなどのディスプレイ７
０に送られ、スクリーン上に合成画像が表示される。な
お、出力回路５０から送られてくる信号ＯＵＴ１がオン
の場合には画像信号合成回路６０はそのドットに対応す
る主画像信号をカットする。また、出力回路５０から送
られてくる信号ＯＵＴ２がオンの場合には画像信号合成
回路６０はそのドットに対応する主画像信号をハーフト
ーンにする。また、信号Ｉ１、信号Ｉ２は組み合わせて
用いられ、２ビットの輝度情報をもっている。画像信号
合成回路６０は信号Ｉ１、信号Ｉ２に基づいて出力回路
５０から出力されるＲＧＢ信号の輝度を４段階に調整し
て主画像信号と合成する。
力回路５０から出力されるＲＧＢ信号がスーパーインポ
ーズされて合成画像信号がＣＲＴなどのディスプレイ７
０に送られ、スクリーン上に合成画像が表示される。な
お、出力回路５０から送られてくる信号ＯＵＴ１がオン
の場合には画像信号合成回路６０はそのドットに対応す
る主画像信号をカットする。また、出力回路５０から送
られてくる信号ＯＵＴ２がオンの場合には画像信号合成
回路６０はそのドットに対応する主画像信号をハーフト
ーンにする。また、信号Ｉ１、信号Ｉ２は組み合わせて
用いられ、２ビットの輝度情報をもっている。画像信号
合成回路６０は信号Ｉ１、信号Ｉ２に基づいて出力回路
５０から出力されるＲＧＢ信号の輝度を４段階に調整し
て主画像信号と合成する。
【００２３】なお、以上の構成のＯＳＤ装置では、従来
のＯＳＤ装置のようにキャラクタパターンが予め格納さ
れたキャラクタＲＯＭを使用せず自由にグラフィックパ
ターンを描くことがＣＰＵ１０のプログラムＲＯＭ１１
に格納されているプログラムにより実現できる。従っ
て、文字の表示及び文字の修飾動作についてもＣＰＵ１
０のプログラムＲＯＭ１１に格納されているプログラム
によって実現できる。
のＯＳＤ装置のようにキャラクタパターンが予め格納さ
れたキャラクタＲＯＭを使用せず自由にグラフィックパ
ターンを描くことがＣＰＵ１０のプログラムＲＯＭ１１
に格納されているプログラムにより実現できる。従っ
て、文字の表示及び文字の修飾動作についてもＣＰＵ１
０のプログラムＲＯＭ１１に格納されているプログラム
によって実現できる。
【００２４】図５は横１２ドット、縦１６ラインのフォ
ントで構成される緑色の文字「Ａ」の表示画像を示す図
である。また、図６は図５に示す緑の文字「Ａ」が表示
される場合にラインメモリＬＭ１、ＬＭ２に順次格納さ
れる実際のデータを示している。図７は図５の緑の部分
のドットに対応する１バイト画像データの構成を示して
いる。図７に示すように緑の部分のドットには、Ｇ信号
パルスのみ「１」、すなわちオンとなっており、その他
のビットはすべて「０」である「２０Ｈ」が書き込まれ
る。なお、無色の部分のドットは「００Ｈ」が書き込ま
れる。この無色の部分は主画像がスクリーンに映し出さ
れることになる。
ントで構成される緑色の文字「Ａ」の表示画像を示す図
である。また、図６は図５に示す緑の文字「Ａ」が表示
される場合にラインメモリＬＭ１、ＬＭ２に順次格納さ
れる実際のデータを示している。図７は図５の緑の部分
のドットに対応する１バイト画像データの構成を示して
いる。図７に示すように緑の部分のドットには、Ｇ信号
パルスのみ「１」、すなわちオンとなっており、その他
のビットはすべて「０」である「２０Ｈ」が書き込まれ
る。なお、無色の部分のドットは「００Ｈ」が書き込ま
れる。この無色の部分は主画像がスクリーンに映し出さ
れることになる。
【００２５】図８は横１２ドット、縦１６ラインのフォ
ントで構成される赤色の文字「Ａ」に縁取り処理を施し
た場合の表示画像を示す図である。また、図９は図８に
示す縁取り処理が施された赤色の文字「Ａ」が表示され
る場合にラインメモリＬＭ１、ＬＭ２に順次格納される
実際のデータを示している。同図に示すように赤色のド
ットに対応する部分にはＲ信号のビットのみが「１」で
ある「４０Ｈ」のデータが書き込まれる。また縁取りの
黒の部分には信号ＯＵＴ１のビットのみが「１」である
「０８Ｈ」が書き込まれる。このため縁取りの部分は主
画像がカットされるとともに副画像も表示されないので
黒く見えるようになる。なお、無色の部分のドットは
「００Ｈ」が書き込まれ、この無色の部分は主画像がス
クリーンに映し出されることになる。
ントで構成される赤色の文字「Ａ」に縁取り処理を施し
た場合の表示画像を示す図である。また、図９は図８に
示す縁取り処理が施された赤色の文字「Ａ」が表示され
る場合にラインメモリＬＭ１、ＬＭ２に順次格納される
実際のデータを示している。同図に示すように赤色のド
ットに対応する部分にはＲ信号のビットのみが「１」で
ある「４０Ｈ」のデータが書き込まれる。また縁取りの
黒の部分には信号ＯＵＴ１のビットのみが「１」である
「０８Ｈ」が書き込まれる。このため縁取りの部分は主
画像がカットされるとともに副画像も表示されないので
黒く見えるようになる。なお、無色の部分のドットは
「００Ｈ」が書き込まれ、この無色の部分は主画像がス
クリーンに映し出されることになる。
【００２６】図１０は横１２ドット、縦１６ラインのフ
ォントで構成される赤色の文字「Ａ」の背景を緑にする
背景着色処理を施した場合の表示画像を示す図である。
また、図１１は図１０に示す背景着色処理が施された赤
色の文字「Ａ」が表示される場合にラインメモリＬＭ
１、ＬＭ２に順次格納される実際のデータを示してい
る。同図に示すように赤色の文字のドットに対応する部
分にはＲ信号のビットのみが「１」である「４０Ｈ」の
データが書き込まれる。また、背景の緑の部分にはＧ信
号のみが「１」である「２０Ｈ」のデータが書き込まれ
る。
ォントで構成される赤色の文字「Ａ」の背景を緑にする
背景着色処理を施した場合の表示画像を示す図である。
また、図１１は図１０に示す背景着色処理が施された赤
色の文字「Ａ」が表示される場合にラインメモリＬＭ
１、ＬＭ２に順次格納される実際のデータを示してい
る。同図に示すように赤色の文字のドットに対応する部
分にはＲ信号のビットのみが「１」である「４０Ｈ」の
データが書き込まれる。また、背景の緑の部分にはＧ信
号のみが「１」である「２０Ｈ」のデータが書き込まれ
る。
【００２７】以上の説明では、文字「Ａ」についての表
示、及びその修飾動作について説明したが、この実施の
形態のＯＳＤ装置では、文字のフォントやサイズ等にと
らわれずに自由なグラフィック表示を行うことができ
る。実際にはＣＰＵ１０は例えばテレビ受信部２５のボ
リューム等の操作系と連携してインタラクティブに画面
に画像をスーパーインポーズするように構成されてい
る。
示、及びその修飾動作について説明したが、この実施の
形態のＯＳＤ装置では、文字のフォントやサイズ等にと
らわれずに自由なグラフィック表示を行うことができ
る。実際にはＣＰＵ１０は例えばテレビ受信部２５のボ
リューム等の操作系と連携してインタラクティブに画面
に画像をスーパーインポーズするように構成されてい
る。
【００２８】なお、以上の説明では、ＯＳＤ用ＲＡＭ４
０に２つのラインメモリＬＭ１、ＬＭ２を設けるように
構成したが、３つ以上のラインメモリを用意してそれぞ
れのラインメモリを、順次、サイクリックに１つ選んで
ＣＰＵ１０から画像データを転送することを繰り返すよ
うに構成してもよい。この場合には、複数のラインが走
査される間にＣＰＵ１０は１ライン分のデータを転送す
ればよいので処理に余裕ができ、またより低速で安価な
ＣＰＵを用いることができる。
０に２つのラインメモリＬＭ１、ＬＭ２を設けるように
構成したが、３つ以上のラインメモリを用意してそれぞ
れのラインメモリを、順次、サイクリックに１つ選んで
ＣＰＵ１０から画像データを転送することを繰り返すよ
うに構成してもよい。この場合には、複数のラインが走
査される間にＣＰＵ１０は１ライン分のデータを転送す
ればよいので処理に余裕ができ、またより低速で安価な
ＣＰＵを用いることができる。
【００２９】以上説明したように、この実施の形態によ
れば、ＯＳＤ用ＲＡＭ４０を２ライン分の容量として各
ラインメモリに交互にデータを格納するようにしている
ので回路規模を小さく抑えつつ、任意の大きさの微細な
グラフィック画像を表示することができるという効果が
ある。
れば、ＯＳＤ用ＲＡＭ４０を２ライン分の容量として各
ラインメモリに交互にデータを格納するようにしている
ので回路規模を小さく抑えつつ、任意の大きさの微細な
グラフィック画像を表示することができるという効果が
ある。
【００３０】
【発明の効果】以上のように、請求項１記載の発明によ
れば、メモリにそれぞれが１ドット毎の副画像情報を１
ライン分格納する第１のメモリ領域及び第２のメモリ領
域を設け、第１のメモリ領域及び第２のメモリ領域に格
納された副画像情報を交互に読み出し、読み出した副画
像情報から副画像信号を抽出して画像信号出力装置から
出力される同期信号に基づいた所定のタイミングで副画
像信号を出力するとともに第１のメモリ領域と第２のメ
モリ領域のうち、読み込み中でない方の領域に１ライン
分の副画像情報を順次書き込んでいくように構成したの
で、回路規模を抑えつつ任意の大きさの微細なグラフィ
ック画像を表示できる効果がある。
れば、メモリにそれぞれが１ドット毎の副画像情報を１
ライン分格納する第１のメモリ領域及び第２のメモリ領
域を設け、第１のメモリ領域及び第２のメモリ領域に格
納された副画像情報を交互に読み出し、読み出した副画
像情報から副画像信号を抽出して画像信号出力装置から
出力される同期信号に基づいた所定のタイミングで副画
像信号を出力するとともに第１のメモリ領域と第２のメ
モリ領域のうち、読み込み中でない方の領域に１ライン
分の副画像情報を順次書き込んでいくように構成したの
で、回路規模を抑えつつ任意の大きさの微細なグラフィ
ック画像を表示できる効果がある。
【００３１】請求項２記載の発明によれば、副画像情報
に１ドット毎の色情報及び各ドットに対応する主画像信
号を制御する主画像信号制御情報を含むように構成した
ので、さらに多彩な表示が可能になる効果がある。
に１ドット毎の色情報及び各ドットに対応する主画像信
号を制御する主画像信号制御情報を含むように構成した
ので、さらに多彩な表示が可能になる効果がある。
【００３２】請求項３記載の発明によれば、画像信号合
成手段を主画像信号制御情報に基づいて主画像信号を制
御するとともに制御された主画像信号に副画像信号をス
ーパーインポーズするように構成したので、さらに多彩
な表示が可能になる効果がある。
成手段を主画像信号制御情報に基づいて主画像信号を制
御するとともに制御された主画像信号に副画像信号をス
ーパーインポーズするように構成したので、さらに多彩
な表示が可能になる効果がある。
【図１】 この発明の実施の形態１のＯＳＤ装置の構成
を示すブロック図である。
を示すブロック図である。
【図２】 この発明の実施の形態１の１ドットを表現す
るのに必要なＯＳＤ用ＲＡＭに格納されるデータの構成
を示す図である。
るのに必要なＯＳＤ用ＲＡＭに格納されるデータの構成
を示す図である。
【図３】 この発明の実施の形態１のＣＰＵが行うＯＳ
Ｄ用ＲＡＭのデータの書き換え動作を示すフローチャー
トである。
Ｄ用ＲＡＭのデータの書き換え動作を示すフローチャー
トである。
【図４】 この発明の実施の形態１のＣＰＵがＯＳＤ用
ＲＡＭのデータの書き換え動作を示す様子を模式的に示
す図である。
ＲＡＭのデータの書き換え動作を示す様子を模式的に示
す図である。
【図５】 この発明の実施の形態１において横１２ドッ
ト、縦１６ラインのフォントで構成される緑色の文字
「Ａ」の表示画像を示す図である。
ト、縦１６ラインのフォントで構成される緑色の文字
「Ａ」の表示画像を示す図である。
【図６】 この発明の実施の形態１において図５に示す
緑の文字「Ａ」が表示される場合にラインメモリに順次
格納される実際のデータを示す図である。
緑の文字「Ａ」が表示される場合にラインメモリに順次
格納される実際のデータを示す図である。
【図７】 この発明の実施の形態１において図５の緑の
部分のドットに対応する１バイト画像データの構成を示
す図である。
部分のドットに対応する１バイト画像データの構成を示
す図である。
【図８】 この発明の実施の形態１において横１２ドッ
ト、縦１６ラインのフォントで構成される赤色の文字
「Ａ」に縁取り処理を施した場合の表示画像を示す図で
ある。
ト、縦１６ラインのフォントで構成される赤色の文字
「Ａ」に縁取り処理を施した場合の表示画像を示す図で
ある。
【図９】 この発明の実施の形態１において図８に示す
縁取り処理が施された赤色の文字「Ａ」が表示される場
合にラインメモリに順次格納される実際のデータを示す
図である。
縁取り処理が施された赤色の文字「Ａ」が表示される場
合にラインメモリに順次格納される実際のデータを示す
図である。
【図１０】 この発明の実施の形態１において横１２ド
ット、縦１６ラインのフォントで構成される赤色の文字
「Ａ」の背景を緑にする背景着色処理を施した場合の表
示画像を示す図である。
ット、縦１６ラインのフォントで構成される赤色の文字
「Ａ」の背景を緑にする背景着色処理を施した場合の表
示画像を示す図である。
【図１１】 この発明の実施の形態１において図１０に
示す背景着色処理が施された赤色の文字「Ａ」が表示さ
れる場合にラインメモリに順次格納される実際のデータ
を示す図である。
示す背景着色処理が施された赤色の文字「Ａ」が表示さ
れる場合にラインメモリに順次格納される実際のデータ
を示す図である。
【図１２】 従来のＯＳＤ装置の構成を示すブロック図
である。
である。
【図１３】 従来のＯＳＤ装置における文字「Ａ」のフ
ォントの一例の構成を示す図である。
ォントの一例の構成を示す図である。
【図１４】 従来のＯＳＤ装置における１文字を表現す
るのに必要なＯＳＤ用ＲＡＭに格納されるデータの構成
を示す図である。
るのに必要なＯＳＤ用ＲＡＭに格納されるデータの構成
を示す図である。
【図１５】 従来のＯＳＤ装置において文字「Ａ」のサ
イズの変更を示す図である。
イズの変更を示す図である。
【図１６】 従来のＯＳＤ装置において縁取り制御が施
された文字パターンを示す図である。
された文字パターンを示す図である。
【図１７】 従来のＯＳＤ装置において文字背景着色が
施された文字パターンを示す図である。
施された文字パターンを示す図である。
１０ ＣＰＵ（副画像情報書き込み手段）、２５ テレ
ビ受信部（画像信号出力装置）、４０ ＯＳＤ用ＲＡＭ
（メモリ）、５０ 出力回路（副画像信号出力手段）、
６０ 画像信号合成回路（画像信号合成手段）、Ｈ−Ｓ
ＹＮＣ 水平同期信号（同期信号）、Ｖ−ＳＹＮＣ 垂
直同期信号（同期信号）、ＬＭ１ ラインメモリ（第１
のメモリ領域）、ＬＭ２ ラインメモリ（第２のメモリ
領域）。
ビ受信部（画像信号出力装置）、４０ ＯＳＤ用ＲＡＭ
（メモリ）、５０ 出力回路（副画像信号出力手段）、
６０ 画像信号合成回路（画像信号合成手段）、Ｈ−Ｓ
ＹＮＣ 水平同期信号（同期信号）、Ｖ−ＳＹＮＣ 垂
直同期信号（同期信号）、ＬＭ１ ラインメモリ（第１
のメモリ領域）、ＬＭ２ ラインメモリ（第２のメモリ
領域）。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/36 ５２０ 9377−5Ｈ Ｇ０９Ｇ 5/36 ５２０Ｎ ５３０ 9377−5Ｈ ５３０Ｊ
Claims (3)
- 【請求項１】 画像信号出力装置から出力される主画像
信号に前記画像信号装置の操作情報に関する副画像信号
を合成して出力するオンスクリーンディスプレイ装置に
おいて、それぞれが１ドット毎の副画像情報を１ライン
分格納する第１のメモリ領域及び第２のメモリ領域を有
するメモリと、前記メモリの前記第１のメモリ領域及び
前記第２のメモリ領域に格納された副画像情報を交互に
読み出し、読み出した副画像情報から副画像信号を抽出
して前記画像信号出力装置から出力される同期信号に基
づいた所定のタイミングで前記副画像信号を出力する副
画像信号出力手段と、前記メモリの前記第１のメモリ領
域と前記第２のメモリ領域のうち、前記副画像信号出力
手段が読み込み中でない方の領域に１ライン分の副画像
情報を順次書き込んでいく副画像情報書き込み手段とを
具備することを特徴とするオンスクリーンディスプレイ
装置。 - 【請求項２】 副画像情報は１ドット毎の色情報及び各
ドットに対応する主画像信号を制御するための主画像信
号制御情報を含むことを特徴とする請求項１記載のオン
スクリーンディスプレイ装置。 - 【請求項３】 主画像信号制御情報に基づいて主画像信
号を制御するとともに制御された前記主画像信号に副画
像信号出力手段から出力される副画像信号をスーパーイ
ンポーズする画像信号合成手段をさらに具備することを
特徴とする請求項２記載のオンスクリーンディスプレイ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8012741A JPH09205597A (ja) | 1996-01-29 | 1996-01-29 | オンスクリーンディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8012741A JPH09205597A (ja) | 1996-01-29 | 1996-01-29 | オンスクリーンディスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09205597A true JPH09205597A (ja) | 1997-08-05 |
Family
ID=11813859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8012741A Pending JPH09205597A (ja) | 1996-01-29 | 1996-01-29 | オンスクリーンディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09205597A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2401271A (en) * | 2003-04-30 | 2004-11-03 | Zarlink Semiconductor Ltd | Digital television display control apparatus and method |
| US7477267B2 (en) | 2004-11-18 | 2009-01-13 | Fuji Film Corporation | Display apparatus and displaying method for the same |
-
1996
- 1996-01-29 JP JP8012741A patent/JPH09205597A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2401271A (en) * | 2003-04-30 | 2004-11-03 | Zarlink Semiconductor Ltd | Digital television display control apparatus and method |
| GB2401271B (en) * | 2003-04-30 | 2007-10-24 | Zarlink Semiconductor Ltd | Digital television display control apparatus and method |
| US7295249B2 (en) | 2003-04-30 | 2007-11-13 | Intel Corporation | Digital television display control apparatus and method |
| US7477267B2 (en) | 2004-11-18 | 2009-01-13 | Fuji Film Corporation | Display apparatus and displaying method for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838389A (en) | Apparatus and method for updating a CLUT during horizontal blanking | |
| US5502462A (en) | Display list management mechanism for real-time control of by-the-line modifiable video display system | |
| US5694560A (en) | Workstation for displaying dynamic image with real-time special effects | |
| JP3227086B2 (ja) | テレビオンスクリーン表示装置 | |
| EP0366871B1 (en) | Apparatus for processing video signal | |
| US5010406A (en) | Apparatus for receiving character multiplex broadcasting | |
| JPH09205597A (ja) | オンスクリーンディスプレイ装置 | |
| EP0400990B2 (en) | Apparatus for superimposing character patterns in accordance with dot-matrix on video signals | |
| WO1995001629A1 (fr) | Dispositif et procede de traitement d'images et machine de jeu dotee d'un organe de traitement d'images | |
| KR100382956B1 (ko) | 화상처리장치 및 화상표시장치 | |
| EP0503074B1 (en) | Method and apparatus for controlling image display and for displaying merged image | |
| JP2007206428A (ja) | 画像表示装置 | |
| AU3063792A (en) | Method and apparatus for updating a clut during horizontal blanking | |
| KR100207453B1 (ko) | Osd문자에 테두리를 씌우는 온스크린 디스플레이장치 | |
| JPH07219510A (ja) | オンスクリーン表示装置 | |
| JP2002006830A (ja) | 画像表示装置 | |
| KR100284179B1 (ko) | 브이지에이모드의 그래픽 데이타 변환장치 | |
| JP3039283B2 (ja) | 画像処理方法及び装置 | |
| JPH07225562A (ja) | 走査変換装置 | |
| JPH11212539A (ja) | 表示制御装置 | |
| JPH10304273A (ja) | 画素とグラフィクスの２種類の表示用スキャンメモリ−を 使った高機能テレビ・オンスクリ−ン表示装置 | |
| JPH08123400A (ja) | 表示制御装置および表示情報格納方式および表示装置 | |
| JPH1031479A (ja) | 表示制御装置、表示制御方法、及びコンピュータ記憶メモリ | |
| JP2001169311A (ja) | 画像比較装置 | |
| JPH10282947A (ja) | オンスクリーン表示装置 |