JPH09205518A - Image sensor and image sensor chip - Google Patents
Image sensor and image sensor chipInfo
- Publication number
- JPH09205518A JPH09205518A JP8011415A JP1141596A JPH09205518A JP H09205518 A JPH09205518 A JP H09205518A JP 8011415 A JP8011415 A JP 8011415A JP 1141596 A JP1141596 A JP 1141596A JP H09205518 A JPH09205518 A JP H09205518A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- row
- image sensor
- output
- receiving elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Scanning Arrangements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本願発明は、画像を読み取る
イメージセンサおよびイメージセンサチップに関する。TECHNICAL FIELD The present invention relates to an image sensor and an image sensor chip for reading an image.
【０００２】[0002]
【従来の技術】画像を読み取って画像に応じた画像信号
を出力するイメージセンサは、ＭＯＳ型センサあるいは
ＣＣＤなどからなり、縮小型や密着型のものが存在す
る。2. Description of the Related Art An image sensor for reading an image and outputting an image signal corresponding to the image is composed of a MOS type sensor, a CCD or the like, and there are a reduction type and a contact type.
【０００３】このようなイメージセンサにおいては、い
ずれのタイプであっても、受光素子の受光面積が小さい
ほど解像度が向上し、感度が低下する。すなわち、受光
素子の受光面積が大きいほど感度が向上し、解像度が低
下する。In any of these types of image sensors, the smaller the light receiving area of the light receiving element, the higher the resolution and the lower the sensitivity. That is, the larger the light receiving area of the light receiving element, the higher the sensitivity and the lower the resolution.
【０００４】ところで、従来のイメージセンサは、図５
および図６に示すように、多数の受光素子３１を主走査
方向に沿って１列に配置していた。By the way, the conventional image sensor is shown in FIG.
Further, as shown in FIG. 6, a large number of light receiving elements 31 are arranged in one line along the main scanning direction.
【０００５】したがって、図５に示すように受光素子３
１の受光面積が大きい場合、受光素子３１の感度が高い
ので、走査速度を速くできることから、読取速度を速く
できる。ただし、解像度は低くなる。Therefore, as shown in FIG.
When the light receiving area of 1 is large, since the sensitivity of the light receiving element 31 is high, the scanning speed can be increased, and thus the reading speed can be increased. However, the resolution will be lower.
【０００６】逆に、図６に示すように受光素子３１の受
光面積が小さい場合、受光素子３１の感度が低いので、
走査速度を速くできないことから、読取速度が遅くな
る。しかし、解像度を高くすることができる。On the contrary, when the light receiving area of the light receiving element 31 is small as shown in FIG. 6, the sensitivity of the light receiving element 31 is low,
Since the scanning speed cannot be increased, the reading speed becomes slow. However, the resolution can be increased.
【０００７】このように、従来のイメージセンサでは、
図５のように受光素子３１の受光面積を大きくして感度
を高くするか、あるいは図６のように受光素子３１の受
光面積を小さくして解像度を高くするかのいずれかを設
計段階で択一的に選択しなければならず、感度の向上と
解像度の向上との両立を図ることができなかった。すな
わち、個々のイメージセンサにおいて、感度の向上によ
り読取速度を向上させるモードと、解像度の向上により
画質を向上させるモードとを切り換えて使用することが
できなかった。As described above, in the conventional image sensor,
At the design stage, either the light receiving area of the light receiving element 31 is increased to increase the sensitivity as shown in FIG. 5, or the light receiving area of the light receiving element 31 is reduced to increase the resolution as shown in FIG. It was necessary to make a single selection, and it was not possible to achieve both improved sensitivity and improved resolution. That is, in each image sensor, it is not possible to switch and use the mode in which the reading speed is improved by improving the sensitivity and the mode in which the image quality is improved by improving the resolution.
【０００８】なお、従来のスキャナなどにおける画質モ
ード切り換えは、受光素子の面積を実質的に変化させる
ものではなく、単に読取の単位長当たりの画素数を変化
させるだけであり、読取速度を速くすると、感度が向上
しないので著しく画質が劣化してしまう。It should be noted that switching the image quality mode in a conventional scanner or the like does not substantially change the area of the light receiving element, but merely changes the number of pixels per unit length of reading, and if the reading speed is increased. , The image quality is significantly deteriorated because the sensitivity is not improved.
【０００９】また、従来のカラーイメージセンサの場
合、Ｒ，Ｇ，Ｂの各受光素子を３列に並べたものが存在
するが、これはＲＧＢ各色を個別に読み取るものであっ
て、各列を選択的に切り換えて使用するものではない。In the case of a conventional color image sensor, there is an R, G, B light receiving element arranged in three rows, which reads each RGB color individually, and each row is read. It is not used by selectively switching.
【００１０】[0010]
【発明の開示】本願発明は、上記した事情のもとで考え
出されたものであって、感度を向上させるモードと解像
度を向上させるモードとを切り換えて使用できるイメー
ジセンサおよびイメージセンサチップを提供すること
を、その課題とする。DISCLOSURE OF THE INVENTION The present invention has been devised under the above circumstances, and provides an image sensor and an image sensor chip which can be used by switching between a mode for improving sensitivity and a mode for improving resolution. The task is to do.
【００１１】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。In order to solve the above problems, the present invention takes the following technical measures.
【００１２】本願発明の第１の側面によれば、列状に配
置された複数の受光素子からの出力を時系列的に順次出
力するイメージセンサであって、受光素子を複数列に配
置し、受光素子の複数の列のうち出力させるべき任意数
の列を選択的に指定する指定手段と、指定手段により指
定された列が１列のときには、その列の受光素子からの
出力をそのまま順次出力し、複数列のときには、それら
の列の各行の受光素子からの出力を合成して順次出力す
る出力手段とを設けたことを特徴とする、イメージセン
サが提供される。According to the first aspect of the present invention, there is provided an image sensor for sequentially outputting outputs from a plurality of light receiving elements arranged in a row in a time series, wherein the light receiving elements are arranged in a plurality of rows. Designating means for selectively designating an arbitrary number of rows to be output among a plurality of rows of light receiving elements, and when the row designated by the designating means is one row, the output from the light receiving elements of that row is sequentially output as it is. However, in the case of a plurality of columns, there is provided an image sensor characterized by being provided with an output means for synthesizing outputs from the light receiving elements in each row of the columns and sequentially outputting the combined outputs.
【００１３】このイメージセンサにおいては、たとえば
受光素子を２列に配置した場合、感度を向上させるモー
ドにおいては、２列の受光素子の出力を各行毎に合成し
て順次出力する。したがって、２列のうちの１列の受光
素子のみを使用する場合と比較して、実質的に２倍の受
光面積の受光素子を設けたことになり、感度が２倍にな
って、読取速度を向上させることができる。しかも、感
度の向上により読取速度を向上させるので、従来のよう
に感度をそのままにして読取速度だけを速くするのと比
べて、画質の劣化が少ない。In this image sensor, for example, when the light receiving elements are arranged in two columns, in the mode for improving the sensitivity, the outputs of the two columns of the light receiving elements are combined for each row and sequentially output. Therefore, as compared with the case where only one light receiving element of the two rows is used, a light receiving element having a light receiving area that is substantially doubled is provided, and the sensitivity is doubled and the reading speed is increased. Can be improved. Moreover, since the reading speed is improved by improving the sensitivity, the image quality is less deteriorated as compared with the conventional case where the sensitivity is kept unchanged and only the reading speed is increased.
【００１４】また、解像度を向上させるモードにおいて
は、２列の受光素子の出力のうちの一方のみを順次出力
する。したがって、２列の受光素子を同時に使用する場
合と比較して、実質的に半分の受光面積の受光素子を設
けたことになり、解像度の向上により画質を向上させる
ことができる。この場合、２列の受光素子の出力を合成
する場合と比較して、実質的に受光面積が小さくなって
いるので、所定の出力レベルを得るために、主走査方向
および副走査方向共に走査速度を遅くする必要がある。In the mode for improving the resolution, only one of the outputs of the two rows of light receiving elements is sequentially output. Therefore, as compared with the case where two rows of light receiving elements are used at the same time, a light receiving element having substantially half the light receiving area is provided, and the image quality can be improved by improving the resolution. In this case, the light receiving area is substantially smaller than that in the case where the outputs of the two rows of light receiving elements are combined. Therefore, in order to obtain a predetermined output level, the scanning speed is set in both the main scanning direction and the sub scanning direction. Need to slow down.
【００１５】このイメージセンサは、もちろん、ＭＯＳ
型イメージセンサであってもよいし、ＣＣＤイメージセ
ンサであってもよい。あるいは、縮小型であってもよい
し、密着型であってもよい。また受光素子は、ホトトラ
ンジスタに限らず、光を電気信号に変換できる素子であ
ればよい。This image sensor is, of course, a MOS
Type image sensor or a CCD image sensor. Alternatively, it may be a reduction type or a close contact type. Further, the light receiving element is not limited to the phototransistor and may be any element that can convert light into an electric signal.
【００１６】好ましい実施の形態によれば、指定手段
が、使用者による指定操作に基づいて列を指定する。According to a preferred embodiment, the designating means designates the column based on the designation operation by the user.
【００１７】たとえば、使用者がモード切換スイッチを
操作して、読取速度優先モードを選択すると、指定手段
が、２列の受光素子を指定する。これにより出力手段
が、２列の受光素子の出力を各行毎に合成して順次出力
する。また、使用者がモード切換スイッチを操作して、
画質優先モードを選択すると、指定手段が、１列の受光
素子を指定する。これにより出力手段が、１列の受光素
子の出力を各行毎に出力する。もちろん、各モードに応
じて、主走査方向および副走査方向の走査速度を可変さ
せる。For example, when the user operates the mode changeover switch to select the reading speed priority mode, the designating means designates the two rows of light receiving elements. As a result, the output means synthesizes the outputs of the light receiving elements in the two columns for each row and sequentially outputs them. Also, the user operates the mode selector switch to
When the image quality priority mode is selected, the designating means designates one row of light receiving elements. As a result, the output means outputs the outputs of the light receiving elements in one column for each row. Of course, the scanning speeds in the main scanning direction and the sub scanning direction are varied according to each mode.
【００１８】このように、使用者による操作に応じて読
取速度優先モードと画質優先モードとが切り換わるの
で、使用者が必要に応じて所望のモードを任意に選択で
き、たいへん便利である。As described above, since the reading speed priority mode and the image quality priority mode are switched according to the operation by the user, the user can arbitrarily select a desired mode as needed, which is very convenient.
【００１９】本願発明の第２の側面によれば、列状に配
置された複数の受光素子からの出力を時系列的に順次出
力するイメージセンサであって、受光素子を複数列に配
置し、各受光素子に対応してそれぞれ設置された第１の
スイッチ手段と、受光素子の各列に対応してそれぞれ設
置された第２のスイッチ手段と、第１のスイッチ手段を
受光素子の各行毎に一定時間ずつ順次オンさせる第１の
スイッチ制御手段と、第２のスイッチ手段を選択的にオ
ンさせる第２のスイッチ制御手段とを設け、受光素子の
出力が第１のスイッチ手段と第２のスイッチ手段とを介
して選択的に出力端に導出される構成としたことを特徴
とする、イメージセンサが提供される。According to the second aspect of the present invention, there is provided an image sensor which sequentially outputs the outputs from a plurality of light receiving elements arranged in a row in a time series, wherein the light receiving elements are arranged in a plurality of rows. A first switch means installed corresponding to each light receiving element, a second switch means installed corresponding to each column of the light receiving element, and a first switch means for each row of the light receiving element. First switch control means for sequentially turning on for a fixed time and second switch control means for selectively turning on the second switch means are provided, and the output of the light receiving element is the first switch means and the second switch. An image sensor is provided which is configured to be selectively led to an output end via a means.
【００２０】このイメージセンサにおいては、たとえば
受光素子を２列に配置した場合、読取速度優先モードに
おいては、第２のスイッチ制御手段が２個の第２のスイ
ッチ手段の双方をオンさせ、第１のスイッチ制御手段が
各行２個の第１のスイッチ手段を各行毎に順次オンさせ
ることにより、２列の受光素子の出力を各行毎に１つの
出力端に順次出力する。したがって、２列のうちの１列
の受光素子のみを使用する場合と比較して、実質的に２
倍の受光面積の受光素子を設けたことになり、感度が２
倍になって、読取速度を向上させることができる。しか
も、感度の向上により読取速度を向上させるので、従来
のように感度をそのままにして読取速度だけを速くする
のと比べて、画質の劣化が少ない。In this image sensor, for example, when the light receiving elements are arranged in two rows, in the reading speed priority mode, the second switch control means turns on both of the two second switch means and the first The switch control means sequentially turns on the two first switch means for each row, so that the outputs of the light receiving elements in the two columns are sequentially output to one output terminal for each row. Therefore, in comparison with the case where only one row of the two rows of light receiving elements is used, substantially 2
This means that a light-receiving element with a double light-receiving area is provided, and the sensitivity is 2
The reading speed can be improved by doubling. Moreover, since the reading speed is improved by improving the sensitivity, the image quality is less deteriorated as compared with the conventional case where the sensitivity is kept unchanged and only the reading speed is increased.
【００２１】また、画質優先モードにおいては、第２の
スイッチ制御手段が２個の第２のスイッチ手段の一方を
オンさせ、第１のスイッチ制御手段が各行２個の第１の
スイッチ手段を各行毎に順次オンさせることにより、２
列の受光素子の出力のうちの一方のみを出力端に順次出
力する。したがって、２列の受光素子を同時に使用する
場合と比較して、実質的に半分の受光面積の受光素子を
設けたことになり、解像度の向上により画質を向上させ
ることができる。この場合、２列の受光素子の出力を同
時に１つの出力端に出力する場合と比較して、実質的に
受光面積が小さくなっているので、所定の出力レベルを
得るために、主走査方向および副走査方向共に走査速度
を遅くする必要がある。Further, in the image quality priority mode, the second switch control means turns on one of the two second switch means, and the first switch control means causes each row to operate the two first switch means in each row. By turning on each time sequentially, 2
Only one of the outputs of the light receiving elements in the column is sequentially output to the output end. Therefore, as compared with the case where two rows of light receiving elements are used at the same time, a light receiving element having substantially half the light receiving area is provided, and the image quality can be improved by improving the resolution. In this case, the light receiving area is substantially smaller than that in the case where the outputs of the two rows of light receiving elements are simultaneously output to one output end. Therefore, in order to obtain a predetermined output level, It is necessary to slow down the scanning speed in both the sub-scanning direction.
【００２２】受光素子としては、たとえばホトトランジ
スタを用いることができるが、もちろんその他の光電変
換素子を用いることもできる。また、第１および第２の
スイッチ手段としては、たとえば電界効果トランジスタ
やバイポーラトランジスタなどを用いることができる。
また、第１のスイッチ制御手段としては、たとえばシフ
トレジスタなどを用いることができる。また、第２のス
イッチ制御手段としては、たとえばロジックアレイなど
を用いることができる。As the light receiving element, for example, a phototransistor can be used, but of course, other photoelectric conversion elements can also be used. Further, as the first and second switch means, for example, a field effect transistor or a bipolar transistor can be used.
Further, as the first switch control means, for example, a shift register or the like can be used. Further, as the second switch control means, for example, a logic array or the like can be used.
【００２３】本願発明の第３の側面によれば、半導体基
板に列状に形成された複数のホトトランジスタからの出
力を時系列的に順次出力するイメージセンサチップであ
って、ホトトランジスタを複数列に配置し、各ホトトラ
ンジスタに対応してそれぞれ設置された第１の電界効果
トランジスタと、ホトトランジスタの各列に対応してそ
れぞれ設置された第２の電界効果トランジスタと、第１
の電界効果トランジスタをホトトランジスタの各行毎に
一定時間ずつ順次オンさせるシフトレジスタと、第２の
電界効果トランジスタを選択的にオンさせるロジックア
レイとを、半導体基板に形成したことを特徴とする、イ
メージセンサチップが提供される。According to a third aspect of the present invention, there is provided an image sensor chip for sequentially outputting the outputs from a plurality of phototransistors formed in a row on a semiconductor substrate in a time series, the phototransistor having a plurality of phototransistors. A first field effect transistor arranged corresponding to each phototransistor, and a second field effect transistor respectively installed corresponding to each column of the phototransistor;
And a logic array for selectively turning on the second field effect transistor, and a shift register for sequentially turning on the field effect transistor for each row of the phototransistor for a certain period of time and a logic array for selectively turning on the second field effect transistor are formed on a semiconductor substrate. A sensor chip is provided.
【００２４】このイメージセンサチップにおいては、た
とえばホトトランジスタを２列に配置した場合、読取速
度優先モードにおいては、ロジックアレイが２個の第２
の電界効果トランジスタの双方をオンさせ、シフトレジ
スタが各行２個の第１の電界効果トランジスタを各行毎
に順次オンさせることにより、２列のホトトランジスタ
の出力を各行毎に１つの出力端に順次出力する。したが
って、２列のうちの１列のホトトランジスタのみを使用
する場合と比較して、実質的に２倍の受光面積のホトト
ランジスタを設けたことになり、感度が２倍になって、
読取速度を向上させることができる。しかも、感度の向
上により読取速度を向上させるので、従来のように感度
をそのままにして読取速度だけを速くするのと比べて、
画質の劣化が少ない。In this image sensor chip, for example, when the phototransistors are arranged in two rows, in the read speed priority mode, the second logic array has two second logic arrays.
Both of the field effect transistors are turned on, and the shift register sequentially turns on the two first field effect transistors in each row, whereby the outputs of the phototransistors in two columns are sequentially output to one output terminal in each row. Output. Therefore, as compared to the case where only one phototransistor of the two lines is used, a phototransistor having substantially twice the light receiving area is provided, and the sensitivity is doubled.
The reading speed can be improved. Moreover, since the reading speed is improved by improving the sensitivity, compared to the conventional case where the reading speed is increased while keeping the sensitivity unchanged,
Little deterioration in image quality.
【００２５】また、画質優先モードにおいては、ロジッ
クアレイが２個の第２の電界効果トランジスタの一方を
オンさせ、シフトレジスタが各行２個の第１の電界効果
トランジスタを各行毎に順次オンさせることにより、２
列のホトトランジスタの出力のうちの一方のみを出力端
に順次出力する。したがって、２列のホトトランジスタ
を同時に使用する場合と比較して、実質的に半分の受光
面積のホトトランジスタを設けたことになり、解像度の
向上により画質を向上させることができる。この場合、
２列のホトトランジスタの出力を同時に１つの出力端に
出力する場合と比較して、実質的に受光面積が小さくな
っているので、所定の出力レベルを得るために、主走査
方向および副走査方向共に走査速度を遅くする必要があ
る。In the image quality priority mode, the logic array turns on one of the two second field effect transistors, and the shift register turns on the two first field effect transistors in each row sequentially. By 2
Only one of the outputs of the phototransistors in the column is sequentially output to the output terminal. Therefore, as compared with the case where two rows of phototransistors are used at the same time, a phototransistor having substantially half the light receiving area is provided, and the image quality can be improved by improving the resolution. in this case,
Compared to the case where the outputs of the two rows of phototransistors are simultaneously output to one output end, the light receiving area is substantially smaller. Therefore, in order to obtain a predetermined output level, the main scanning direction and the sub-scanning direction are obtained. In both cases, it is necessary to slow down the scanning speed.
【００２６】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。[0026] Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
【００２７】[0027]
【発明の実施の形態】以下、本願発明の好ましい実施の
形態を、図面を参照して具体的に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be specifically described below with reference to the drawings.
【００２８】図２は、本願発明に係るイメージセンサの
概略正面図であって、このイメージセンサは、イメージ
センサチップとして一体に形成されており、半導体基板
１の一方の面に、多数のホトトランジスタ２が２列に形
成されている。これらホトトランジスタ２の受光面は、
全て同一の大きさの長方形であり、行方向および列方向
共に所定のピッチで一直線状に配置されている。列方向
が読取時における主走査方向であり、行方向が読取時に
おける副走査方向である。これらホトトランジスタ２の
配置は、受光面の列方向の長さをＸ、行方向の長さを
Ｙ、行方向のピッチをＰとし、さらに２列のホトトラン
ジスタ２の受光面の行方向の長さの和とそれらの間隔と
の合計の長さをＷとしたときに、Ｐ＞Ｘ、Ｘ＞２Ｙ、お
よびＷ≦Ｘの関係を満足することが望ましい。なお、ホ
トトランジスタ２の受光面の行方向の長さＹは、一方の
列と他方の列とで互いに異なっていてもよい。また、ホ
トトランジスタ２を３列以上形成してもよい。FIG. 2 is a schematic front view of an image sensor according to the present invention. The image sensor is integrally formed as an image sensor chip, and a large number of phototransistors are formed on one surface of the semiconductor substrate 1. 2 are formed in two rows. The light receiving surface of these phototransistors 2 is
They are all rectangles of the same size, and are arranged in a straight line at a predetermined pitch in both the row and column directions. The column direction is the main scanning direction during reading, and the row direction is the sub scanning direction during reading. These phototransistors 2 are arranged such that the length of the light-receiving surface in the column direction is X, the length in the row direction is Y, and the pitch in the row direction is P. It is desirable to satisfy the relations of P> X, X> 2Y, and W ≦ X, where W is the total length of the sum of the heights and the distance between them. The length Y in the row direction of the light receiving surface of the phototransistor 2 may be different between one column and the other column. The phototransistors 2 may be formed in three or more rows.
【００２９】図１は、上記イメージセンサの回路ブロッ
ク図であって、このイメージセンサは、２列に配列され
た多数のホトトランジスタ２の他に、シフトレジスタ
３、ロジックアレイ４、論理和回路５、インバータ６、
演算増幅器ＯＰ１、多数の第１の電界効果トランジスタ
ＦＥＴ１、２個の第２の電界効果トランジスタＦＥＴ
２、第３の電界効果トランジスタＦＥＴ３、キャパシタ
Ｃ１、および抵抗器Ｒ１〜３を備えている。各電界効果
トランジスタＦＥＴ１〜ＦＥＴ３は、ＭＯＳ型電界効果
トランジスタである。FIG. 1 is a circuit block diagram of the image sensor. This image sensor includes a large number of phototransistors 2 arranged in two columns, a shift register 3, a logic array 4, and an OR circuit 5. , Inverter 6,
Operational amplifier OP1, multiple first field effect transistors FET1, two second field effect transistors FET1
2, a third field effect transistor FET3, a capacitor C1, and resistors R1 to R3. Each of the field effect transistors FET1 to FET3 is a MOS type field effect transistor.
【００３０】各ホトトランジスタ２は、コレクタが電源
Ｖｃｃに接続されており、エミッタが第１の電界効果ト
ランジスタＦＥＴ１のソースに接続されている。２列の
ホトトランジスタ２のうちの一方の列のホトトランジス
タ２のエミッタにソースが接続された第１の電界効果ト
ランジスタＦＥＴ１のドレインは、２個の第２の電界効
果トランジスタＦＥＴ２のうちの一方のソースに接続さ
れており、２列のホトトランジスタ２のうちの他方の列
のホトトランジスタ２のエミッタにソースが接続された
第１の電界効果トランジスタＦＥＴ１のドレインは、２
個の第２の電界効果トランジスタＦＥＴ２のうちの他方
のソースに接続されている。各第１の電界効果トランジ
スタＦＥＴ１のゲートは、シフトレジスタ３の各ビット
出力端に接続されている。さらに詳細には、各行の２個
のホトトランジスタ２に対応する２個の第１の電界効果
トランジスタＦＥＴ１のゲートは、シフトレジスタ３の
同一のビット出力端に共通に接続されている。シフトレ
ジスタ３には、スタートパルスＳＩと、クロックパルス
ＣＬＫがインバータ６により反転された反転クロックパ
ルスとが供給される。Each phototransistor 2 has a collector connected to the power supply Vcc and an emitter connected to the source of the first field effect transistor FET1. The drain of the first field-effect transistor FET1 whose source is connected to the emitter of the photo-transistor 2 in one row of the two-row photo-transistors 2 is one of the two second field-effect transistors FET2. The drain of the first field effect transistor FET1 connected to the source and having the source connected to the emitter of the phototransistor 2 in the other row of the two rows of phototransistors 2 is
It is connected to the other source of the second field effect transistors FET2. The gate of each first field effect transistor FET1 is connected to each bit output terminal of the shift register 3. More specifically, the gates of the two first field effect transistors FET1 corresponding to the two phototransistors 2 in each row are commonly connected to the same bit output terminal of the shift register 3. The shift register 3 is supplied with a start pulse SI and an inverted clock pulse obtained by inverting the clock pulse CLK by the inverter 6.
【００３１】２個の第２の電界効果トランジスタＦＥＴ
２のドレインは、第３の電界効果トランジスタＦＥＴ３
のソースとキャパシタＣ１および抵抗器Ｒ１の一端とに
接続されている。２個の第２の電界効果トランジスタＦ
ＥＴ２のうちの一方は、ゲートがロジックアレイ４の出
力端に接続されており、２個の第２の電界効果トランジ
スタＦＥＴ２のうちの他方は、ゲートが論理和回路５の
出力端に接続されている。論理和回路５の一方の入力端
は、ロジックアレイ４の出力端に接続されており、論理
和回路５の他方の入力端には、モード選択信号ＳＥＬが
供給される。ロジックアレイ４には、スタートパルスＳ
Ｉ，ＳＯとインバータ６により反転されたクロックパル
スＣＬＫとがシフトレジスタ３から供給される。スター
トパルスＳＯは、シフトレジスタ３における各ビットの
処理が終了したときにシフトレジスタ３から出力される
スタートパルスであって、次段のシフトレジスタ３が存
在する場合、それにスタートパルスＳＩとして供給され
るものである。第３の電界効果トランジスタＦＥＴ３
は、ドレインが接地されており、ゲートにはクロックパ
ルスＣＬＫが供給される。キャパシタＣ１の他端は接地
されており、抵抗器Ｒ１の他端は演算増幅器ＯＰ１の反
転入力端に接続されている。演算増幅器ＯＰの出力端
は、抵抗器Ｒ２と抵抗器Ｒ３との直列回路を介して接地
されており、抵抗器Ｒ２と抵抗器Ｒ３との接続点は、演
算増幅器ＯＰの非反転入力端に接続されている。Two second field effect transistor FETs
The drain of 2 is the third field effect transistor FET3
Of the capacitor C1 and one end of the resistor R1. Two second field effect transistors F
One of the ET2s has a gate connected to the output end of the logic array 4, and the other of the two second field effect transistors FET2 has a gate connected to the output end of the OR circuit 5. There is. One input terminal of the OR circuit 5 is connected to the output terminal of the logic array 4, and the other input terminal of the OR circuit 5 is supplied with the mode selection signal SEL. The logic array 4 has a start pulse S
I, SO and the clock pulse CLK inverted by the inverter 6 are supplied from the shift register 3. The start pulse SO is a start pulse output from the shift register 3 when the processing of each bit in the shift register 3 is completed, and is supplied as a start pulse SI to the shift register 3 in the next stage, if any. It is a thing. Third field effect transistor FET3
Has a drain grounded and a gate supplied with a clock pulse CLK. The other end of the capacitor C1 is grounded, and the other end of the resistor R1 is connected to the inverting input end of the operational amplifier OP1. The output terminal of the operational amplifier OP is grounded via the series circuit of the resistor R2 and the resistor R3, and the connection point of the resistor R2 and the resistor R3 is connected to the non-inverting input terminal of the operational amplifier OP. Has been done.
【００３２】上記イメージセンサは、論理和回路５に入
力されるモード選択信号ＳＥＬにより、２列のホトトラ
ンジスタ２の双方の出力を各行毎に合成して出力する読
取速度優先モードと、２列のホトトランジスタ２のうち
の一方の出力のみを各行毎に出力する画質優先モードと
に切り換えることができるものであって、各モードにお
ける回路動作について、図３および図４に示すタイミン
グチャートを参照しながら説明する。なお、図３および
図４において、ＳＩはシフトレジスタ３に供給されるス
タートパルス、ＣＬＫは第３の電界効果トランジスタＦ
ＥＴ３のゲートに供給されるとともにインバータ６を介
して反転信号がシフトレジスタ３に供給されるクロック
パルス、ＯＵＴはキャパシタＣ１の電位、ＧＩはシフト
レジスタ３の第１ビットの出力すなわち第１行の２個の
ホトトランジスタ２に対応する２個の第１の電界効果ト
ランジスタＦＥＴ１のゲートに供給されるゲート信号、
ＬＯはロジックアレイ４の出力信号、ＳＥＬは論理和回
路５の他方の入力端に供給されるモード選択信号であ
る。また、図３および図４においては、１個目のスター
トパルスＳＩから２個個目のスタートパルスＳＩの少し
後まで、すなわち１回目の主走査方向の読取開始から２
回目の主走査方向の読取の初期の部分までを図示してい
る。また、図１において上下２段に描かれたホトトラン
ジスタ２は、その受光面が図２に示すように配置されて
おり、上下２列のうち上側を第１列とし、また多数の行
のうち左端を第１行とする。また、シフトレジスタ３の
多数のビットも左端を第１ビットとする。さらに、読取
の主走査方向はホトトランジスタ２の列方向、副走査方
向はホトトランジスタ２の行方向とする。The image sensor has a reading speed priority mode in which the outputs of both phototransistors 2 in two columns are combined and output for each row in response to a mode selection signal SEL input to the OR circuit 5, and a two-column reading mode. The output of only one of the phototransistors 2 can be switched to the image quality priority mode for outputting for each row, and the circuit operation in each mode will be described with reference to the timing charts shown in FIGS. 3 and 4. explain. 3 and 4, SI is a start pulse supplied to the shift register 3, and CLK is the third field effect transistor F.
A clock pulse that is supplied to the gate of ET3 and an inverted signal is supplied to the shift register 3 through the inverter 6, OUT is the potential of the capacitor C1, GI is the output of the first bit of the shift register 3, that is, 2 in the first row. Gate signals supplied to the gates of the two first field effect transistors FET1 corresponding to the phototransistors 2,
LO is an output signal of the logic array 4, and SEL is a mode selection signal supplied to the other input terminal of the OR circuit 5. Further, in FIGS. 3 and 4, from the first start pulse SI to a little after the second start pulse SI, that is, from the first reading in the main scanning direction to 2
The figure shows up to the initial part of the second reading in the main scanning direction. Further, the phototransistors 2 drawn in upper and lower two stages in FIG. 1 have light receiving surfaces arranged as shown in FIG. 2, and the upper side of the upper and lower two columns is the first column, and among the many rows. The left end is the first row. The left end of many bits of the shift register 3 is also the first bit. Further, the main scanning direction of reading is the column direction of the phototransistors 2, and the sub-scanning direction is the row direction of the phototransistors 2.
【００３３】図３は読取速度優先モードにおけるイメー
ジセンサ各部のタイミングチャートであって、スタート
パルスＳＴがシフトレジスタ３に入力されると、そのオ
ン期間中のクロックパルスＣＬＫの立下がりでシフトレ
ジスタ３の第１ビットの出力がハイレベルになる。この
出力は、２列のホトトランジスタ２のうちの第１行の２
個のホトトランジスタ２に対応する２個の第１の電界効
果トランジスタＦＥＴ１のゲートにゲート信号ＧＩとし
て入力されているので、それら２個の第１の電界効果ト
ランジスタＦＥＴ１がオンする。また、スタートパルス
ＳＴのオン期間中のクロックパルスＣＬＫの立下がりで
ロジックアレイ４の出力がハイレベルになる。この出力
は、２個の第２の電界効果トランジスタＦＥＴ２のゲー
トのうちの一方に、ロジック出力信号ＬＯとして入力さ
れているので、一方の第２の電界効果トランジスタＦＥ
Ｔ２がオンする。したがって、第１行の２個のホトトラ
ンジスタ２のうちの第１列のホトトランジスタ２からの
出力が、電界効果トランジスタＦＥＴ１，ＦＥＴ２を介
して電荷蓄積用のキャパシタＣ１に出力される。FIG. 3 is a timing chart of each part of the image sensor in the reading speed priority mode. When the start pulse ST is input to the shift register 3, the shift register 3 is turned off at the falling edge of the clock pulse CLK during the ON period. The output of the first bit goes high. This output is 2 of the first row of the phototransistors 2 of 2 columns.
Since the gate signal GI is input to the gates of the two first field effect transistors FET1 corresponding to the photo transistors 2, the two first field effect transistors FET1 are turned on. Further, the output of the logic array 4 becomes high level at the fall of the clock pulse CLK during the ON period of the start pulse ST. Since this output is input as the logic output signal LO to one of the gates of the two second field effect transistors FET2, one of the second field effect transistors FE
T2 turns on. Therefore, the output from the phototransistor 2 in the first column of the two phototransistors 2 in the first row is output to the capacitor C1 for charge storage via the field effect transistors FET1 and FET2.
【００３４】さらに、読取速度優先モードにおいてはモ
ード選択信号ＳＥＬはハイレベルであり、このハイレベ
ルのモード選択信号ＳＥＬが論理和回路５の他方の入力
端に供給されており、論理和回路５の一方の入力端には
ロジックアレイ４からハイレベルのロジック出力信号Ｌ
Ｏが供給されているので、論理和回路５の出力はハイレ
ベルになり、他方の第２の電界効果トランジスタＦＥＴ
２がオンする。したがって、第１行の２個のホトトラン
ジスタ２のうちの第２列のホトトランジスタ２からの出
力が、電界効果トランジスタＦＥＴ１，ＦＥＴ２を介し
て電荷蓄積用のキャパシタＣ１に出力される。結局、２
個の第２の電界効果トランジスタＦＥＴ２が双方共にオ
ンし、第１行目の２個のホトトランジスタ２からの出力
信号がキャパシタＣ１に入力されることになる。ここ
で、ホトトランジスタ２は受光した光量に応じた電流を
出力するので、その電流がキャパシタＣ１に充電され、
キャパシタＣ１の電位ＯＵＴが第１行の２個のホトトラ
ンジスタ２により受光された光量に応じた電位になっ
て、それが抵抗器Ｒ１を介して演算増幅器ＯＰ１の反転
入力端に入力され、増幅されて演算増幅器ＯＰ１の出力
端から第１画素の出力信号として出力される。すなわ
ち、１画素について２個のホトトランジスタ２を用いて
いるので、受光面積が大きく、ホトトランジスタ２から
の出力も大きいことから、感度が高い。したがって、ク
ロックパルスＣＬＫの周波数を高くして読取速度を高速
にしても、十分な出力レベルが得られ、読取速度の高速
化を実現できる。Further, in the reading speed priority mode, the mode selection signal SEL is at a high level, and the high level mode selection signal SEL is supplied to the other input terminal of the logical sum circuit 5, and the logical sum circuit 5 is operated. One of the input terminals has a high level logic output signal L from the logic array 4.
Since O is supplied, the output of the OR circuit 5 becomes high level, and the other second field effect transistor FET
2 turns on. Therefore, the output from the phototransistor 2 in the second column of the two phototransistors 2 in the first row is output to the capacitor C1 for charge storage via the field effect transistors FET1 and FET2. After all, 2
Both the second field effect transistors FET2 are turned on, and the output signals from the two phototransistors 2 in the first row are input to the capacitor C1. Here, since the phototransistor 2 outputs a current according to the amount of received light, the current is charged in the capacitor C1,
The potential OUT of the capacitor C1 becomes a potential according to the amount of light received by the two phototransistors 2 in the first row, and this is input to the inverting input terminal of the operational amplifier OP1 via the resistor R1 and amplified. Is output from the output terminal of the operational amplifier OP1 as the output signal of the first pixel. That is, since two phototransistors 2 are used for one pixel, the light receiving area is large and the output from the phototransistor 2 is also large, so that the sensitivity is high. Therefore, even if the frequency of the clock pulse CLK is increased to increase the reading speed, a sufficient output level can be obtained and the reading speed can be increased.
【００３５】２個目のクロックパルスＣＬＫが立上がる
と、電界効果トランジスタＦＥＴ３がオンし、キャパシ
タＣ１の電荷が電界効果トランジスタＦＥＴ３を介して
放電され、キャパシタＣ１の電位ＯＵＴが接地電位にな
る。２個目のクロックパルスＣＬＫが立下がると、電界
効果トランジスタＦＥＴ３がオフすると共に、シフトレ
ジスタ３の第１ビットがローレベルになって第１行の２
個のホトトランジスタ２に対応する２個の第１の電界効
果トランジスタＦＥＴ１がオフする。さらに、シフトレ
ジスタ３の第２ビットがハイレベルになって第２行の２
個のホトトランジスタ２に対応する２個の第１の電界効
果トランジスタＦＥＴ１がオンし、第１行の場合と同様
の動作で第２行の２個のホトトランジスタ２からの出力
信号がキャパシタＣ１に出力される。以下同様に、クロ
ックパルスＣＬＫに同期してシフトレジスタ３のオンビ
ットが順次シフトし、各行の２個のホトトランジスタ２
からの出力が合成されて順次出力されることにより、主
走査方向の読取が実行される。そして、次のスタートパ
ルスＳＴがシフトレジスタ３に入力されることにより、
以上の動作が再度繰り返され、主走査方向の読取が再度
実行される。このとき、読取位置は２列のホトトランジ
スタ２の行方向すなわち副走査方向に所定距離移動して
おり、このような動作が所定ライン分繰り返されること
によって、読取が終了する。When the second clock pulse CLK rises, the field effect transistor FET3 is turned on, the charge of the capacitor C1 is discharged through the field effect transistor FET3, and the potential OUT of the capacitor C1 becomes the ground potential. When the second clock pulse CLK falls, the field effect transistor FET3 is turned off, and the first bit of the shift register 3 becomes low level, so that the 2nd line of the first row is turned off.
The two first field effect transistors FET1 corresponding to the phototransistors 2 are turned off. Further, the second bit of the shift register 3 goes high, and
The two first field effect transistors FET1 corresponding to the one phototransistor 2 are turned on, and the output signals from the two phototransistors 2 in the second row are transferred to the capacitor C1 by the same operation as in the case of the first row. Is output. Similarly, the on-bits of the shift register 3 are sequentially shifted in synchronization with the clock pulse CLK, and the two phototransistors 2 in each row are
Reading in the main scanning direction is executed by synthesizing the outputs from the above and sequentially outputting them. Then, by inputting the next start pulse ST to the shift register 3,
The above operation is repeated again, and the reading in the main scanning direction is executed again. At this time, the reading position has moved by a predetermined distance in the row direction of the two columns of the phototransistors 2, that is, in the sub-scanning direction. By repeating such an operation for a predetermined line, the reading is completed.
【００３６】図４は画質優先モードにおけるイメージセ
ンサ各部のタイミングチャートであって、基本的には読
取速度優先モードと同じ動作である。異なる点は、論理
和回路５の他方の入力端に供給されるモード選択信号Ｓ
ＥＬがローレベルであり、論理和回路５の出力がローレ
ベルになって、２個の第２の電界効果トランジスタＦＥ
Ｔ２のうちの他方がオフするので、第２列のホトトラン
ジスタ２からの出力がキャパシタＣ１に供給されないこ
とである。したがって、１画素の受光面積が実質的に半
分になり、解像度が向上する。もちろん、行方向の読取
範囲が狭くなるので、副走査方向の読取速度を遅くする
必要があり、また、感度が低下するので、所定の出力レ
ベルを得るために、クロックパルスＣＬＫの周波数を低
くして主走査方向の読取速度も遅くする必要がある。FIG. 4 is a timing chart of each part of the image sensor in the image quality priority mode, and basically the same operation as in the reading speed priority mode. The difference is that the mode selection signal S supplied to the other input terminal of the OR circuit 5 is
EL is low level, the output of the OR circuit 5 becomes low level, and the two second field effect transistors FE
Since the other of T2 is turned off, the output from the phototransistor 2 in the second column is not supplied to the capacitor C1. Therefore, the light receiving area of one pixel is substantially halved, and the resolution is improved. Of course, since the reading range in the row direction becomes narrower, the reading speed in the sub-scanning direction needs to be slower, and the sensitivity decreases, so the frequency of the clock pulse CLK is lowered to obtain a predetermined output level. Therefore, it is necessary to slow down the reading speed in the main scanning direction.
【００３７】なお、上記実施形態では、１個のイメージ
センサチップからなるイメージセンサについて説明した
が、複数のイメージセンサチップによりイメージセンサ
を構成してもよい。すなわち、複数のイメージセンサチ
ップを長手方向に一直線状に配置することにより２列の
ホトトランジスタ２の行数を増加させ、それらイメージ
センサチップのシフトレジスタ３を直列に接続して、主
走査方向の画素数を増加させるのである。この場合、キ
ャパシタＣ１、抵抗器Ｒ１〜Ｒ３、および演算増幅器Ｏ
Ｐ１を外付けにして、それらを複数のイメージセンサチ
ップで共用すれば、回路要素の削減を図ることができ
る。少なくとも演算増幅器ＯＰ１を複数のイメージセン
サチップで共用化すれば、各イメージセンサチップ毎に
演算増幅器ＯＰ１を設ける場合のようにイメージセンサ
チップによってオフセットの差が生じるという問題を生
じることがないので好ましい。In the above embodiment, the image sensor composed of one image sensor chip has been described, but the image sensor may be composed of a plurality of image sensor chips. That is, by arranging a plurality of image sensor chips in a straight line in the longitudinal direction, the number of rows of the phototransistors 2 in two columns is increased, and the shift registers 3 of the image sensor chips are connected in series, so that the number of rows in the main scanning direction is increased. The number of pixels is increased. In this case, the capacitor C1, the resistors R1 to R3, and the operational amplifier O
If P1 is externally attached and these are shared by a plurality of image sensor chips, the number of circuit elements can be reduced. If at least the operational amplifier OP1 is shared by a plurality of image sensor chips, it is preferable that there is no problem that an offset difference occurs due to the image sensor chips as in the case where the operational amplifier OP1 is provided for each image sensor chip.
【００３８】また、上記実施形態では、ホトトランジス
タ２を２列に配置したが、ホトトランジスタ２を３列以
上に配置し、これらの列を任意に選択使用できるように
してもよい。Although the phototransistors 2 are arranged in two rows in the above embodiment, the phototransistors 2 may be arranged in three rows or more so that these rows can be arbitrarily selected and used.
【００３９】また、上記実施形態では、イメージセンサ
チップによりイメージセンサを構成したが、本発明のイ
メージセンサは、少なくともその一部をディスクリート
部品により実現できることはもちろんである。Further, in the above-described embodiment, the image sensor is constituted by the image sensor chip, but it is needless to say that the image sensor of the present invention can be realized at least partly by discrete parts.
【図１】本願発明に係るイメージセンサの回路ブロック
図である。FIG. 1 is a circuit block diagram of an image sensor according to the present invention.
【図２】図１に示すイメージセンサの概略正面図であ
る。FIG. 2 is a schematic front view of the image sensor shown in FIG.
【図３】図１に示すイメージセンサの読取速度優先モー
ドにおけるイメージセンサ各部のタイミングチャートで
ある。FIG. 3 is a timing chart of each part of the image sensor in the reading speed priority mode of the image sensor shown in FIG.
【図４】図１に示すイメージセンサの画質優先モードに
おけるイメージセンサ各部のタイミングチャートであ
る。4 is a timing chart of each part of the image sensor in the image quality priority mode of the image sensor shown in FIG.
【図５】従来の読取速度優先タイプのイメージセンサの
概略正面図である。FIG. 5 is a schematic front view of a conventional reading speed priority type image sensor.
【図６】従来の画質優先タイプのイメージセンサの概略
正面図である。FIG. 6 is a schematic front view of a conventional image sensor of image quality priority type.
１ 半導体基板 ２ ホトトランジスタ ３ シフトレジスタ ４ ロジックアレイ ５ 論理和回路 ６ インバータ ＦＥＴ１ 第１の電界効果トランジスタ ＦＥＴ２ 第２の電界効果トランジスタ ＦＥＴ３ 第３の電界効果トランジスタ ＯＰ１ 演算増幅器 Ｃ１ キャパシタ Ｒ１〜Ｒ３ 抵抗器 1 semiconductor substrate 2 phototransistor 3 shift register 4 logic array 5 OR circuit 6 inverter FET1 first field effect transistor FET2 second field effect transistor FET3 third field effect transistor OP1 operational amplifier C1 capacitors R1 to R3 resistors
Claims (4)
出力を時系列的に順次出力するイメージセンサであっ
て、 前記受光素子を複数列に配置し、 前記受光素子の複数の列のうち出力させるべき任意数の
列を選択的に指定する指定手段と、 前記指定手段により指定された列が１列のときには、そ
の列の前記受光素子からの出力をそのまま順次出力し、
複数列のときには、それらの列の各行の前記受光素子か
らの出力を合成して順次出力する出力手段とを設けたこ
とを特徴とする、イメージセンサ。1. An image sensor for sequentially outputting outputs from a plurality of light receiving elements arranged in a row in a time series, wherein the light receiving elements are arranged in a plurality of rows, and the plurality of rows of the light receiving elements are arranged. Designating means for selectively designating an arbitrary number of columns to be output, and when the column designated by the designating means is one column, the outputs from the light receiving elements of the column are sequentially output as they are,
In the case of a plurality of columns, the image sensor is provided with an output means for synthesizing outputs from the light receiving elements in each row of the columns and sequentially outputting the combined outputs.
に基づいて前記列を指定することを特徴とする、請求項
１に記載のイメージセンサ。2. The image sensor according to claim 1, wherein the designation unit designates the column based on a designation operation by a user.
出力を時系列的に順次出力するイメージセンサであっ
て、 前記受光素子を複数列に配置し、 前記各受光素子に対応してそれぞれ設置された第１のス
イッチ手段と、 前記受光素子の各列に対応してそれぞれ設置された第２
のスイッチ手段と、 前記第１のスイッチ手段を前記受光素子の各行毎に一定
時間ずつ順次オンさせる第１のスイッチ制御手段と、 前記第２のスイッチ手段を選択的にオンさせる第２のス
イッチ制御手段とを設け、 前記受光素子の出力が前記第１のスイッチ手段と前記第
２のスイッチ手段とを介して選択的に出力端に導出され
る構成としたことを特徴とする、イメージセンサ。3. An image sensor for sequentially outputting the outputs from a plurality of light receiving elements arranged in a row in a time series, wherein the light receiving elements are arranged in a plurality of rows, and each of the light receiving elements corresponds to each of the light receiving elements. First switch means installed respectively, and second switch means respectively installed corresponding to each row of the light receiving elements.
Switch means, first switch control means for sequentially turning on the first switch means for each row of the light receiving element for a fixed time, and second switch control for selectively turning on the second switch means. Means, and the output of the light receiving element is selectively led to the output end via the first switch means and the second switch means.
トトランジスタからの出力を時系列的に順次出力するイ
メージセンサチップであって、 前記ホトトランジスタを複数列に配置し、 前記各ホトトランジスタに対応してそれぞれ設置された
第１の電界効果トランジスタと、 前記ホトトランジスタの各列に対応してそれぞれ設置さ
れた第２の電界効果トランジスタと、 前記第１の電界効果トランジスタを前記ホトトランジス
タの各行毎に一定時間ずつ順次オンさせるシフトレジス
タと、 前記第２の電界効果トランジスタを選択的にオンさせる
ロジックアレイとを、 前記半導体基板に形成したことを特徴とする、イメージ
センサチップ。4. An image sensor chip for sequentially outputting outputs from a plurality of phototransistors formed in a row on a semiconductor substrate in a time series, wherein the phototransistors are arranged in a plurality of rows, and each of the phototransistors is arranged. A first field-effect transistor installed corresponding to each of the photo-transistors, a second field-effect transistor installed corresponding to each column of the photo-transistors, and a first field-effect transistor connected to the photo-transistor of the photo-transistor. An image sensor chip, comprising: a shift register that is sequentially turned on for each row for a certain period of time; and a logic array that selectively turns on the second field-effect transistors on the semiconductor substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8011415A JPH09205518A (en) | 1996-01-26 | 1996-01-26 | Image sensor and image sensor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8011415A JPH09205518A (en) | 1996-01-26 | 1996-01-26 | Image sensor and image sensor chip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09205518A true JPH09205518A (en) | 1997-08-05 |
Family
ID=11777420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8011415A Pending JPH09205518A (en) | 1996-01-26 | 1996-01-26 | Image sensor and image sensor chip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09205518A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6407418B1 (en) | 1998-09-16 | 2002-06-18 | Nec Corporation | Semiconductor device, method of manufacturing the same, image sensor apparatus having the same and image reader having the same |
| DE10142956A1 (en) * | 2001-07-30 | 2003-07-31 | Umax Data Systems Inc | Pixel signal reading method for staggered sensor, involves maintaining photocells of adjacent linear sensor in mutual contact state according to set offset value |
| JP2006211363A (en) * | 2005-01-28 | 2006-08-10 | Canon Inc | Photoelectric converting device, multi-chip image sensor, contact image sensor and image reading device |
| JP2007005887A (en) * | 2005-06-21 | 2007-01-11 | Ricoh Co Ltd | Imaging apparatus, imaging control method, and computer-readable recording medium |
| JP2010045773A (en) * | 2008-07-18 | 2010-02-25 | Panasonic Corp | Image capturing device |
| US7911664B2 (en) | 2003-01-08 | 2011-03-22 | Brother Kogyo Kabushiki Kaisha | Image reader |
| JP2014131179A (en) * | 2012-12-28 | 2014-07-10 | Canon Components Inc | Image sensor unit, image reading apparatus using the same, image formation apparatus, and control method of image sensor unit |
| CN109300928A (en) * | 2018-10-12 | 2019-02-01 | 威海华菱光电股份有限公司 | Image sensor chip and image sensor apparatus |
| JP2020153940A (en) * | 2019-03-22 | 2020-09-24 | ローム株式会社 | Optical sensor and electronic apparatus equipped with the same |
-
1996
- 1996-01-26 JP JP8011415A patent/JPH09205518A/en active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6583456B2 (en) | 1998-09-16 | 2003-06-24 | Nec Corporation | Image sensor with light receiving elements of differing areas and image reader both having semiconductor device |
| US6407418B1 (en) | 1998-09-16 | 2002-06-18 | Nec Corporation | Semiconductor device, method of manufacturing the same, image sensor apparatus having the same and image reader having the same |
| DE10142956A1 (en) * | 2001-07-30 | 2003-07-31 | Umax Data Systems Inc | Pixel signal reading method for staggered sensor, involves maintaining photocells of adjacent linear sensor in mutual contact state according to set offset value |
| US7911664B2 (en) | 2003-01-08 | 2011-03-22 | Brother Kogyo Kabushiki Kaisha | Image reader |
| JP2006211363A (en) * | 2005-01-28 | 2006-08-10 | Canon Inc | Photoelectric converting device, multi-chip image sensor, contact image sensor and image reading device |
| JP2007005887A (en) * | 2005-06-21 | 2007-01-11 | Ricoh Co Ltd | Imaging apparatus, imaging control method, and computer-readable recording medium |
| JP4724478B2 (en) * | 2005-06-21 | 2011-07-13 | 株式会社リコー | Imaging apparatus, imaging control method, and computer-readable recording medium |
| US8045035B2 (en) | 2005-06-21 | 2011-10-25 | Ricoh Company, Ltd. | Imaging apparatus, imaging control method and recording medium readable by computer |
| JP2010045773A (en) * | 2008-07-18 | 2010-02-25 | Panasonic Corp | Image capturing device |
| US8203625B2 (en) | 2008-07-18 | 2012-06-19 | Panasonic Corporation | Image capture device which selects reading method based on sensitivity information |
| JP2014131179A (en) * | 2012-12-28 | 2014-07-10 | Canon Components Inc | Image sensor unit, image reading apparatus using the same, image formation apparatus, and control method of image sensor unit |
| US9363407B2 (en) | 2012-12-28 | 2016-06-07 | Canon Components, Inc. | Image sensor unit and image reading apparatus |
| CN109300928A (en) * | 2018-10-12 | 2019-02-01 | 威海华菱光电股份有限公司 | Image sensor chip and image sensor apparatus |
| CN109300928B (en) * | 2018-10-12 | 2024-05-14 | 威海华菱光电股份有限公司 | Image sensor chip and image sensor device |
| JP2020153940A (en) * | 2019-03-22 | 2020-09-24 | ローム株式会社 | Optical sensor and electronic apparatus equipped with the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927433B2 (en) | Active pixel image sensor with two transistor pixel, in-pixel non-uniformity correction, and bootstrapped reset lines | |
| US6043478A (en) | Active pixel sensor with shared readout structure | |
| EP1320993B1 (en) | Imager with adjustable resolution | |
| CN100362854C (en) | Solid state image pickup apparatus, method for driving same, and camera using same | |
| EP0141486B1 (en) | Image sensor | |
| JPH05167777A (en) | Multiplexing arrangement of color sensor array | |
| JPS6161586B2 (en) | ||
| JP2723890B2 (en) | Color line sensor | |
| EP0055592A2 (en) | Solid-state imaging device | |
| JPH09205518A (en) | Image sensor and image sensor chip | |
| KR100886034B1 (en) | Image sensor | |
| KR900005876B1 (en) | Solid state image sensor | |
| US20020043674A1 (en) | Semiconductor device, method of manufacturing the same, image sensor apparatus having the same and image reader having the same | |
| JP2656475B2 (en) | Solid-state imaging device | |
| US4634886A (en) | Photoelectric imager with a high S/N ratio | |
| US5262850A (en) | Photoelectric converting device having reduced line sensor space | |
| US4155006A (en) | Driver circuit for a solid-state imaging device | |
| US5199053A (en) | Charge transfer device output | |
| JP2000101803A (en) | Photoelectric converter, and image sensor using the converter and image input system using the sensor | |
| US7164506B2 (en) | Multi-chip image sensor, on chip apparatus for causing each chip to selectably function in a parallel or serial readout | |
| US7015449B2 (en) | Linear image sensor | |
| US6747700B1 (en) | Solid state image pickup apparatus having a plurality of split buses | |
| US4992653A (en) | Linear image sensor | |
| US7872674B2 (en) | Solid-state imaging device and method of operating solid-state imaging device | |
| JPH1084505A (en) | Active picture element sensor and method for generating its selection signal |