JPH09204406A - Data procession system - Google Patents
Data procession systemInfo
- Publication number
- JPH09204406A JPH09204406A JP8011470A JP1147096A JPH09204406A JP H09204406 A JPH09204406 A JP H09204406A JP 8011470 A JP8011470 A JP 8011470A JP 1147096 A JP1147096 A JP 1147096A JP H09204406 A JPH09204406 A JP H09204406A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- data
- time
- processor
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Complex Calculations (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はデータ処理システム
に関し、特にディジタル音響信号の分析処理に用いて好
適なデータ処理システムに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data processing system, and more particularly to a data processing system suitable for analyzing digital audio signals.
【０００２】[0002]
【従来の技術】従来のこの種のデータ分析処理方式で
は、図４に示される様な例えば期間Ｔ毎に入力されるサ
ンプルデータ群１１を、図３に示すように、第１〜第Ｎ
の直列接続されたプロセッサ２１〜２Ｎの第１番目のプ
ロセッサ２１へ入力する。そして、この第１番目のプロ
セッサ２１において、入力されたサンプルデータ群（期
間Ｔ内の）１１に対して、実行すべき分析処理をＮ個の
処理に分割したうちの１番目の処理を実行し、その処理
結果データ１２を２番目のプロセッサ２２へ出力するよ
うになっている。同様に、この２番目のプロセッサ２２
においては、この入力された処理結果データ１２に対し
て、実行すべき分析処理をＮ個の処理に分割したうちの
２番目の処理を実行し、その処理結果１３を３番目のプ
ロセッサへ出力するものである。2. Description of the Related Art In the conventional data analysis processing system of this type, a sample data group 11 input for example every period T as shown in FIG.
To the first processor 21 of the serially connected processors 21 to 2N. Then, in the first processor 21, the analysis process to be executed is divided into N processes and the first process is executed on the input sample data group (within the period T). The processing result data 12 is output to the second processor 22. Similarly, this second processor 22
In the above, the second processing of the analysis processing to be executed is divided into N processings is executed on the input processing result data 12, and the processing result 13 is output to the third processor. It is a thing.
【０００３】以下同様にして、Ｎ番目のプロセッサ２Ｎ
において、分析処理をＮ個に分割したうちのＮ番目の処
理を実行し、分析処理結果データ２Ｎを出力することに
より、期間Ｔ内のサンプルデータ群に対して全ての分析
処理を実施し完了する方式となっている。Similarly, the Nth processor 2N
In, the N-th processing of the analysis processing is divided into N pieces, and the analysis processing result data 2N is output, so that all the analysis processing is performed on the sample data group within the period T and completed. It is a method.
【０００４】プロセッサ２１〜２Ｎの各１個の能力で
は、期間Ｔ内のサンプルデータ群に対して期間Ｔ内で分
析処理を完了できないことから、一連の分析処理を時系
列的にＮ個の第１〜第Ｎの処理に分割して、直列接続さ
れた第１〜第Ｎのプロセッサ２１〜２Ｎにより順次時系
列的に第１〜第Ｎの処理を夫々実施することで、プロセ
ッサ１個当りの処理負荷の軽減を図っているのである。Since each of the processors 21 to 2N cannot perform the analysis processing within the period T on the sample data group within the period T, a series of analysis processing is performed in N time series. 1 to N-th processing is performed, and the first to N-th processors 21 to 2N connected in series sequentially perform the 1st to N-th processings, respectively, so that It is intended to reduce the processing load.
【０００５】この場合のサンプルデータ群の期間Ｔと分
析処理時間との関係を示すと、 Ｔ＜分析処理時間 …（１） であり、またＴとＮ個に分割された各処理時間の関係を
示すと、 Ｔ＞Ｎ個に分割された各処理時間 …（２） となる。The relationship between the period T of the sample data group and the analysis processing time in this case is as follows: T <analysis processing time (1) and the relationship between T and each processing time divided into N pieces. If it shows, it will become each processing time divided | segmented into T> N piece ... (2).
【０００６】上記（１）式においては、分析処理時間が
サンプルデータ群の時間Ｔより大となっているために、
実現不可能である。ところが、図３のブロックで説明し
た如く、分析処理をＮ個に分割することで、（２）式が
満足されて分析処理が実現可能となるのである。In the above equation (1), since the analysis processing time is longer than the time T of the sample data group,
Not feasible. However, as described in the block of FIG. 3, by dividing the analysis processing into N pieces, the expression (2) is satisfied and the analysis processing can be realized.
【０００７】また、特開昭５９−３０１６８号公報に
は、ＦＦＴ（高速フーリエ変換）処理を高速になすべ
く、プロセッサを２台並列に接続し、ＦＦＴ処理を図３
の例と同様に例えば、前半と後半の２つに分割し、前半
を１台のプロセッサで、後半を後のプロセッサで分割並
列処理する技術が開示されている。Further, in Japanese Laid-Open Patent Publication No. 59-30168, two processors are connected in parallel to perform FFT (Fast Fourier Transform) processing at high speed, and the FFT processing is shown in FIG.
Similarly to the above example, a technique is disclosed in which the former half and the latter half are divided into two, and the former half is divided into one processor and the latter half is divided and processed in parallel by the latter processor.
【０００８】[0008]
【発明が解決しようとする課題】この種の従来の分析処
理方式では、複数（Ｎ個）のプロセッサを直列または並
列に接続し分析処理をＮ個に分割し、各々のプロセッサ
で実施しているため、ＦＦＴ，ディジタルフィルタ等の
アルゴリズムが確立されている処理をわざわざＮ個に分
割する必要がある。これは処理アルゴリズムの分割再構
築（汎用プログラムを使用できない）を意味する他、処
理分割による演算量の増加及びデータ入出力の付加によ
る演算スピードの低下という問題点がある。In the conventional analysis processing method of this type, a plurality (N) of processors are connected in series or in parallel, the analysis processing is divided into N pieces, and the analysis processing is executed by each processor. Therefore, it is necessary to purposely divide the processing for which an algorithm such as FFT or digital filter is established into N pieces. This means that the processing algorithm is divided and reconstructed (a general-purpose program cannot be used), and there is a problem that the calculation amount is increased due to the processing division and the calculation speed is reduced due to the addition of data input / output.
【０００９】本発明の目的は、分析処理を分割すること
なく既にアルゴリズムの確立されている処理（汎用プロ
グラム）をそのまま使用できる様にしたデータ処理シス
テムを提供することである。An object of the present invention is to provide a data processing system in which the processing (general-purpose program) whose algorithm has already been established can be used as it is without dividing the analysis processing.
【００１０】[0010]
【課題を解決するための手段】本発明によれば、入力デ
ータを予め定められた処理方式でデータ処理するデータ
処理システムであって、前記入力データの所定データ群
を前記処理方式に従って処理可能な時間がＮ×Ｔ（Ｎは
２以上の整数、Ｔは時間を夫々示す）の第１〜第Ｎのプ
ロセッサを並列に接続し、時間的に順次供給されてくる
前記入力データを前記時間Ｔ以内の所定単位時間毎に区
切って得られる前記所定データ群である第１〜第Ｎのデ
ータ群の各々に対して、前記第１〜第Ｎのプロセッサ各
々によって前記処理方式に従って夫々同一の処理をなす
ようにしたことを特徴とするデータ処理システムが得ら
れる。According to the present invention, there is provided a data processing system for processing input data by a predetermined processing method, wherein a predetermined data group of the input data can be processed according to the processing method. The first to Nth processors whose time is N × T (N is an integer of 2 or more, and T is time respectively) are connected in parallel, and the input data supplied sequentially in time is within the time T Each of the first to Nth data groups, which is the predetermined data group obtained by dividing the predetermined unit time, is subjected to the same processing by each of the first to Nth processors according to the processing method. A data processing system characterized by the above is obtained.
【００１１】[0011]
【発明の実施の形態】本発明の作用について述べる。本
発明では、分析処理を複数に分割するのではなく、全て
のプロセッサは同一の分析処理を実行するようにしてお
き、その代りに入力データを分析処理可能な時間以内の
所定時間に相当するデータ群に夫々分割し、これ等分割
データ群を各プロセッサで並列に分析処理するものであ
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS The operation of the present invention will be described. In the present invention, instead of dividing the analysis processing into a plurality of pieces, all the processors are made to execute the same analysis processing, and instead, the data corresponding to a predetermined time within the time when the input data can be analyzed. The data is divided into groups, and these divided data groups are analyzed in parallel by each processor.
【００１２】以下に図面を用いて本発明の実施例につい
て説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１３】図１は本発明の実施例のシステムブロック
図である。図１において、入力データ１１は第１〜第Ｎ
の互いに並列接続されたプロセッサ２１〜２Ｎへ夫々共
通に入力される。各プロセッサ２１〜２Ｎの処理結果は
共通とされて分析処理結果データ１２として導出され
る。FIG. 1 is a system block diagram of an embodiment of the present invention. In FIG. 1, the input data 11 is the first to Nth
Are commonly input to the processors 21 to 2N connected in parallel with each other. The processing results of the processors 21 to 2N are common and are derived as the analysis processing result data 12.
【００１４】プロセッサ２１〜２Ｎの各々は、同期信号
３１に同期して入力データをため込むため込み部（バッ
ファ）１０１と、このため込み部１０１からの読出し出
力データに対して一連のＦＦＴ処理を行うＦＦＴ処理部
１０２と、このＦＦＴ処理データを外部へ出力する出力
部１０３とからなっている。尚、各プロセッサ２１〜２
ＮのＦＦＴ処理部１０２の全ては、同一の一連のＦＦＴ
処理を行うための処理プログラムにより動作するものと
する。Each of the processors 21 to 2N performs a series of FFT processing on a storage unit (buffer) 101 for storing input data in synchronization with the synchronization signal 31 and a read output data from the storage unit 101. It is composed of an FFT processing unit 102 and an output unit 103 for outputting the FFT processed data to the outside. In addition, each processor 21-2
All of the N FFT processing units 102 have the same series of FFTs.
It is assumed to operate with a processing program for processing.
【００１５】図２は図１のシステムブロックの動作を示
すタイムチャートである。図２において、入力データ１
１は単位時間Ｔ（Ｔ１〜ＴＮ）毎に区切られて、第１〜
第Ｎのサンプルデータ群として表示されており、従って
これ等第１〜第Ｎのサンプルデータ群の期間はＮ×Ｔと
なる。FIG. 2 is a time chart showing the operation of the system block of FIG. In FIG. 2, input data 1
1 is divided for each unit time T (T1 to TN),
It is displayed as the Nth sample data group, and thus the period of these first to Nth sample data groups is N × T.
【００１６】この期間Ｎ×Ｔは、各プロセッサ２１〜２
Ｎが期間Ｔの各サンプルデータ群について一連のＦＦＴ
処理を実行可能な期間（以上）であるものとする。これ
等サンプルデータ群の区切りを示すために同期信号３１
が各プロセッサ２１〜２Ｎへ供給されている。During this period N × T, each processor 21-2
A series of FFTs for each sample data group where N is the period T
It is assumed that the processing can be executed (or longer). The sync signal 31 is used to indicate the division of these sample data groups.
Are supplied to each of the processors 21 to 2N.
【００１７】Ｔサンプル時間毎に入力されるＮ×Ｔ時間
分のデータ１１を並列に接続されている１番目のプロセ
ッサ２１〜Ｎ番目のプロセッサ２Ｎの各ため込み部１０
１で夫々ため込む。１番目のプロセッサ２１では、Ｔ1
番目のサンプルデータに対するＦＦＴを、Ｎ番目のプロ
セッサ２ＮではＴN 番目のサンプルデータに対するＦＦ
Ｔを各ＦＦＴ処理部１０２にて夫々実施し、分析処理結
果データ１２を１番目のプロセッサ２１から順次Ｎ番目
のプロセッサ２Ｎまで各出力部１０３により夫々出力す
る。尚、各プロセッサでは、同期信号３１によりＴ時間
が経過したかを認識でき、この数をカウントすることで
Ｎ×Ｔサンプル時間を計測すると共に、サンプルデータ
の番号（順番）に対しＦＦＴ処理を実施する。The accumulation unit 10 of each of the first processor 21 to the Nth processor 2N connected in parallel with the data 11 for N × T time input at every T sample time.
Each one collects. In the first processor 21, T1
FFT for the TNth sample data in the Nth processor 2N
T is performed in each FFT processing unit 102, and the analysis processing result data 12 is sequentially output from each output unit 103 from the first processor 21 to the Nth processor 2N. It should be noted that each processor can recognize whether the T time has elapsed by the synchronization signal 31, and by counting this number, the N × T sample time is measured, and the FFT processing is performed on the sample data number (order). To do.
【００１８】この場合、並列接続されるプロセッサの数
Ｎは、 Ｎ＞プロセッサ処理時間（入力，ＦＦＴ，出力）／Ｔ …（３） を満足する整数（切上げにて求める）とする。また、Ｎ
×Ｔの値もこれにより定まることになる。In this case, the number N of processors connected in parallel is an integer (obtained by rounding up) that satisfies N> processor processing time (input, FFT, output) / T (3). Also, N
The value of × T will also be determined by this.
【００１９】尚、ため込み部１０１においてはＴ1 〜Ｔ
N の全てのデータをため込んでいるが、自プロセッサが
処理するサンプルデータ群のみを選択的に取り込んでた
め込むようにしても良い。In the accumulating portion 101, T1 to T
Although all the N data are stored, it is also possible to selectively store and store only the sample data group processed by the own processor.
【００２０】また、上記実施例では、ＦＦＴ処理を説明
したが、データの積分処理やディジタルフィルタリング
処理等の種々の処理が適用可能である。Although FFT processing has been described in the above embodiment, various processing such as data integration processing and digital filtering processing can be applied.
【００２１】[0021]
【発明の効果】以上説明したように本発明によれば、複
数のプロセッサを並列に接続することで分析処理の分割
をなくし、アルゴリズムの確立されている処理（汎用プ
ログラム）をそのまま使用できるため、従来のようにア
ルゴリズムを再構築したり、それに伴う処理能力の低下
を防げるという効果がある。また、アルゴリズムの確立
されている処理をそのまま使用できるため、ファームウ
ェアプログラミングの効率化を図れる他、プログラムの
不必要な分割がなくなることからデバッグの効率化も図
れる。As described above, according to the present invention, by connecting a plurality of processors in parallel, the division of analysis processing can be eliminated and the processing for which the algorithm is established (general-purpose program) can be used as it is. This has the effect of reconstructing the algorithm as in the past and preventing the reduction in processing capacity that accompanies it. Further, since the process with the established algorithm can be used as it is, the efficiency of the firmware programming can be improved, and the efficiency of the debugging can be improved because the unnecessary division of the program is eliminated.
【図１】本発明の実施例のブロック図である。FIG. 1 is a block diagram of an embodiment of the present invention.
【図２】図１に示すブロックのタイミング図である。2 is a timing diagram of the block shown in FIG. 1. FIG.
【図３】従来のブロック図である。FIG. 3 is a conventional block diagram.
【図４】図３に示すブロックのタイミング図である。FIG. 4 is a timing diagram of the block shown in FIG.
２１〜２Ｎ プロセッサ １０１ ため込み部 １０２ ＦＦＴ処理部 １０３ 出力部 21-2N processor 101 accumulation section 102 FFT processing section 103 output section
Claims (3)
データ処理するデータ処理システムであって、前記入力
データの所定データ群を前記処理方式に従って処理可能
な時間がＮ×Ｔ（Ｎは２以上の整数、Ｔは時間を夫々示
す）の第１〜第Ｎのプロセッサを並列に接続し、時間的
に順次供給されてくる前記入力データを前記時間Ｔ以内
の所定単位時間毎に区切って得られる前記所定データ群
である第１〜第Ｎのデータ群の各々に対して、前記第１
〜第Ｎのプロセッサ各々によって前記処理方式に従って
夫々同一の処理をなすようにしたことを特徴とするデー
タ処理システム。1. A data processing system for processing input data by a predetermined processing method, wherein a predetermined data group of the input data can be processed according to the processing method for a time N × T (N is 2 or more). , T is the integer) and the first to Nth processors are connected in parallel, and the input data that is sequentially supplied in time is obtained by dividing the input data into predetermined unit times within the time T. For each of the first to Nth data groups, which is the predetermined data group, the first
A data processing system characterized in that each of the Nth processors performs the same processing in accordance with the processing method.
数）プロセッサは、前記Ｎ×Ｔ時間の入力データである
第１〜第Ｎのデータ群をため込むため込み手段と、この
ため込み手段によりため込まれた第１〜第Ｎのデータ群
のうち第ｉのデータ群を選択的に取り出して前記処理方
式に従った処理を行う処理手段とを有することを特徴と
する請求項１記載のデータ処理システム。2. The i-th (i is all integers from 1 to N) processor stores the first to N-th data groups which are the input data of the N × T time, and stores the data. 7. A processing means for selectively extracting the i-th data group from the first to N-th data groups accumulated by the accumulating means and performing processing according to the processing method. 1. The data processing system according to 1.
あることを特徴とする請求項１または２記載のデータ処
理システム。3. The data processing system according to claim 1, wherein the processing method is fast Fourier transform processing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8011470A JPH09204406A (en) | 1996-01-26 | 1996-01-26 | Data procession system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8011470A JPH09204406A (en) | 1996-01-26 | 1996-01-26 | Data procession system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09204406A true JPH09204406A (en) | 1997-08-05 |
Family
ID=11778972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8011470A Pending JPH09204406A (en) | 1996-01-26 | 1996-01-26 | Data procession system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09204406A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002069182A1 (en) * | 2001-02-28 | 2002-09-06 | Fujitsu Limited | Fourier transform device |
-
1996
- 1996-01-26 JP JP8011470A patent/JPH09204406A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002069182A1 (en) * | 2001-02-28 | 2002-09-06 | Fujitsu Limited | Fourier transform device |
| US7461114B2 (en) | 2001-02-28 | 2008-12-02 | Fujitsu Limited | Fourier transform apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110795428A (en) | Time sequence data storage method and time sequence database applied to industrial Internet of things | |
| CN103282892B (en) | Memory diagnosis device and memory diagnostic method | |
| CN110287189A (en) | A kind of method and system based on spark streaming processing mobile cart data | |
| US5365470A (en) | Fast fourier transform multiplexed pipeline | |
| CN112597145A (en) | Real-time data cleaning method, system, electronic equipment and storage medium | |
| KR940009733B1 (en) | Digital signal processor | |
| EP1176516A2 (en) | Recursive discrete fourier transformation apparatus | |
| JPH09204406A (en) | Data procession system | |
| CN116346650A (en) | CAN signal processing method, device and system and electronic equipment | |
| JP3076044B2 (en) | Error information storage method for pipeline | |
| CN107749301B (en) | Tone sample reconstruction method and system, storage medium and terminal device | |
| CN115754413A (en) | Oscilloscope and data processing method | |
| KR100518797B1 (en) | Fast Fourier Transform device capable of improving a processing speed and a method processing thereof | |
| EP0831404A2 (en) | Two-dimensional inverse discrete cosine transform circuit | |
| US20220237259A1 (en) | Methods and devices for fast fourier transforms | |
| CN113255897B (en) | Pooling calculation unit of convolutional neural network | |
| US5305439A (en) | Method and apparatus for time-shared processing of different data word sequences | |
| US6715058B1 (en) | Apparatus and method for a sorting mode in a direct memory access controller of a digital signal processor | |
| EP4307138A1 (en) | Self-ordering fast fourier transform for single instruction multiple data engines | |
| JP2984580B2 (en) | Event scheduling method | |
| JP2002504250A (en) | Device for converting a sequence of data elements | |
| CN117971427A (en) | Image processing method and image processing chip | |
| JPH04256098A (en) | Alarm information processing circuit | |
| JPH09128375A (en) | Method for analyzing frequency of time sequence data | |
| CN116136894A (en) | Data processing method based on matrix processor and readable storage medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030401 |