JPH09202690A - ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法 - Google Patents
ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法Info
- Publication number
- JPH09202690A JPH09202690A JP8025928A JP2592896A JPH09202690A JP H09202690 A JPH09202690 A JP H09202690A JP 8025928 A JP8025928 A JP 8025928A JP 2592896 A JP2592896 A JP 2592896A JP H09202690 A JPH09202690 A JP H09202690A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- single crystal
- silicon single
- pulling
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/913—Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 特にウエーハ周辺部で酸化膜耐圧を改善した
チョクラルスキー法によるシリコン単結晶を、簡単にか
つ生産性を極端に低下させることなく提供し、１枚のシ
リコンウエーハから作製されるデバイスチップの歩留を
向上させる。 【解決手段】 ６インチ以上の大口径シリコン単結晶ウ
エーハにおいて、ウエーハ外周から面積比５０％までの
領域、特には外周から３０ｍｍまでが酸化膜耐圧不良の
ない無欠陥領域であることを特徴とするシリコン単結晶
ウエーハ。および、チョクラルスキー法によるシリコン
単結晶の引き上げにおいて、引上装置固有の限界引上速
度に対し、８０〜６０％の引上速度で単結晶を育成する
ことを特徴とするシリコン単結晶の製造方法。
チョクラルスキー法によるシリコン単結晶を、簡単にか
つ生産性を極端に低下させることなく提供し、１枚のシ
リコンウエーハから作製されるデバイスチップの歩留を
向上させる。 【解決手段】 ６インチ以上の大口径シリコン単結晶ウ
エーハにおいて、ウエーハ外周から面積比５０％までの
領域、特には外周から３０ｍｍまでが酸化膜耐圧不良の
ない無欠陥領域であることを特徴とするシリコン単結晶
ウエーハ。および、チョクラルスキー法によるシリコン
単結晶の引き上げにおいて、引上装置固有の限界引上速
度に対し、８０〜６０％の引上速度で単結晶を育成する
ことを特徴とするシリコン単結晶の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、ウエーハ周辺部で
酸化膜耐圧を改善したチョクラルスキー法によるシリコ
ン単結晶を、簡単にかつ生産性を極端に低下させること
なく得る技術に関する。
酸化膜耐圧を改善したチョクラルスキー法によるシリコ
ン単結晶を、簡単にかつ生産性を極端に低下させること
なく得る技術に関する。
【０００２】
【従来の技術】近年は、半導体回路の高集積化に伴う素
子の微細化により、ＭＯＳ−ＬＳＩのゲート電極部の絶
縁酸化膜はより薄膜化されており、このような薄い絶縁
酸化膜においてもデバイス素子動作時に絶縁耐圧が高い
こと、リーク電流が小さいことすなわち、酸化膜の信頼
性が高いことが要求されている。
子の微細化により、ＭＯＳ−ＬＳＩのゲート電極部の絶
縁酸化膜はより薄膜化されており、このような薄い絶縁
酸化膜においてもデバイス素子動作時に絶縁耐圧が高い
こと、リーク電流が小さいことすなわち、酸化膜の信頼
性が高いことが要求されている。
【０００３】この点、チョクラルスキー法（Ｃｚｏｃｈ
ｒａｌｓｋｉ法、以下ＣＺ法という。）によるシリコン
単結晶より製造されたシリコンウェーハの酸化膜耐圧
は、浮遊帯溶融法（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ法、Ｆ
Ｚ法という。）によるシリコン単結晶より製造されたウ
ェーハや、ＣＺ法によるウェーハ上にシリコン単結晶薄
膜を成長させたエピタキシャルウェーハの酸化膜耐圧に
比べて著しく低いことが知られている（「サブミクロン
デバイスＩＩ、３ゲート酸化膜の信頼性」、小柳光正、
丸善（株）、Ｐ７０）。
ｒａｌｓｋｉ法、以下ＣＺ法という。）によるシリコン
単結晶より製造されたシリコンウェーハの酸化膜耐圧
は、浮遊帯溶融法（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ法、Ｆ
Ｚ法という。）によるシリコン単結晶より製造されたウ
ェーハや、ＣＺ法によるウェーハ上にシリコン単結晶薄
膜を成長させたエピタキシャルウェーハの酸化膜耐圧に
比べて著しく低いことが知られている（「サブミクロン
デバイスＩＩ、３ゲート酸化膜の信頼性」、小柳光正、
丸善（株）、Ｐ７０）。
【０００４】このＣＺ法において酸化膜耐圧を劣化させ
る主な原因は、シリコン単結晶育成時に導入される結晶
欠陥によることが判明しており、結晶成長速度を極端に
低下（例えば 0.4mm/min以下）させることで、ＣＺ法に
よるシリコン単結晶の酸化膜耐圧を著しく改善できるこ
とも知られている（例えば、特開平2-267195号公報参
照）。しかし、酸化膜耐圧を改善するために、単に結晶
成長速度を従来の１mm/min以上から、 0.4mm/min以下に
低下させたのでは、酸化膜耐圧は改善できるものの、単
結晶の生産性が半分以下となり、著しいコストの上昇を
もたらしてしまう。
る主な原因は、シリコン単結晶育成時に導入される結晶
欠陥によることが判明しており、結晶成長速度を極端に
低下（例えば 0.4mm/min以下）させることで、ＣＺ法に
よるシリコン単結晶の酸化膜耐圧を著しく改善できるこ
とも知られている（例えば、特開平2-267195号公報参
照）。しかし、酸化膜耐圧を改善するために、単に結晶
成長速度を従来の１mm/min以上から、 0.4mm/min以下に
低下させたのでは、酸化膜耐圧は改善できるものの、単
結晶の生産性が半分以下となり、著しいコストの上昇を
もたらしてしまう。
【０００５】この点、従来のＣＺ法によるシリコン単結
晶の製造では、単結晶の生産性を極限まで追求するため
に、個々の引上装置に固有の限界引上速度もしくはその
近傍の速度で単結晶を育成していた。このようにして育
成された単結晶棒より作製されたウエーハは、その面内
の欠陥分布は中心部から周辺部まで比較的均一な密度分
布を有している。従って、１枚のウエーハから例えば１
００個程度のデバイスチップを作製する場合の歩留は、
ウエーハ中心部と周辺部とで変わりはなく、その不良率
はウエーハ面内でほぼ均一であった。
晶の製造では、単結晶の生産性を極限まで追求するため
に、個々の引上装置に固有の限界引上速度もしくはその
近傍の速度で単結晶を育成していた。このようにして育
成された単結晶棒より作製されたウエーハは、その面内
の欠陥分布は中心部から周辺部まで比較的均一な密度分
布を有している。従って、１枚のウエーハから例えば１
００個程度のデバイスチップを作製する場合の歩留は、
ウエーハ中心部と周辺部とで変わりはなく、その不良率
はウエーハ面内でほぼ均一であった。
【０００６】ところが、ウエーハ全面にわたり酸化膜耐
圧を改善するためには、前述のように極端な引上速度の
低速化が必要であるが、１枚のウエーハにおける面積の
割合は、相対的に周辺部の方が高いのであり、デバイス
歩留に大きく影響を与えるのは、その周辺部での収率如
何である。従って、１枚のシリコン単結晶ウエーハから
取れるデバイスチップ歩留を向上させるためには、まず
ウエーハ周辺部での酸化膜耐圧を改善する必要がある。
圧を改善するためには、前述のように極端な引上速度の
低速化が必要であるが、１枚のウエーハにおける面積の
割合は、相対的に周辺部の方が高いのであり、デバイス
歩留に大きく影響を与えるのは、その周辺部での収率如
何である。従って、１枚のシリコン単結晶ウエーハから
取れるデバイスチップ歩留を向上させるためには、まず
ウエーハ周辺部での酸化膜耐圧を改善する必要がある。
【０００７】
【発明が解決しようとする課題】本発明は、このような
問題点に鑑みなされたもので、特にウエーハ周辺部で酸
化膜耐圧を改善したチョクラルスキー法によるシリコン
単結晶を、簡単にかつ生産性を極端に低下させることな
く提供し、１枚のシリコンウエーハから作製されるデバ
イスチップの歩留を向上させることを目的とする。
問題点に鑑みなされたもので、特にウエーハ周辺部で酸
化膜耐圧を改善したチョクラルスキー法によるシリコン
単結晶を、簡単にかつ生産性を極端に低下させることな
く提供し、１枚のシリコンウエーハから作製されるデバ
イスチップの歩留を向上させることを目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、本発明の請求項１および請求項２に記載した発明
は、６インチ以上の大口径シリコン単結晶ウエーハにお
いて、ウエーハ外周から面積比５０％までの領域、特に
は外周から３０ｍｍまでが酸化膜耐圧不良のない無欠陥
領域であることを特徴とする。このように、デバイスチ
ップ歩留に大きく影響する、ウエーハ外周から面積比５
０％までの領域、特には外周から３０ｍｍまでを無欠陥
領域とすることによって、この領域の酸化膜耐圧を改善
し、１枚のシリコンウエーハから作製されるデバイスチ
ップ歩留を向上させることができる。
め、本発明の請求項１および請求項２に記載した発明
は、６インチ以上の大口径シリコン単結晶ウエーハにお
いて、ウエーハ外周から面積比５０％までの領域、特に
は外周から３０ｍｍまでが酸化膜耐圧不良のない無欠陥
領域であることを特徴とする。このように、デバイスチ
ップ歩留に大きく影響する、ウエーハ外周から面積比５
０％までの領域、特には外周から３０ｍｍまでを無欠陥
領域とすることによって、この領域の酸化膜耐圧を改善
し、１枚のシリコンウエーハから作製されるデバイスチ
ップ歩留を向上させることができる。
【０００９】また、本発明の請求項３および請求項４に
記載した発明は、６インチ以上の大口径シリコン単結晶
ウエーハにおいて、ウエーハ外周から面積比５０％まで
の領域、特には外周から３０ｍｍまでが無欠陥領域であ
り、かつ含有酸素濃度が１７ｐｐｍａ以下であることを
特徴とする。このように、デバイスチップ歩留に大きく
影響する、ウエーハ外周から面積比５０％までの領域、
特には外周から３０ｍｍまでを無欠陥領域とすることに
よって、この領域の酸化膜耐圧を改善するとともに、含
有酸素濃度を１７ｐｐｍａ以下とすることによって、Ｏ
ＳＦ（酸化誘起積層欠陥）の発生を抑制し、１枚のシリ
コンウエーハから作製されるデバイスチップ歩留を一層
向上させることができる。
記載した発明は、６インチ以上の大口径シリコン単結晶
ウエーハにおいて、ウエーハ外周から面積比５０％まで
の領域、特には外周から３０ｍｍまでが無欠陥領域であ
り、かつ含有酸素濃度が１７ｐｐｍａ以下であることを
特徴とする。このように、デバイスチップ歩留に大きく
影響する、ウエーハ外周から面積比５０％までの領域、
特には外周から３０ｍｍまでを無欠陥領域とすることに
よって、この領域の酸化膜耐圧を改善するとともに、含
有酸素濃度を１７ｐｐｍａ以下とすることによって、Ｏ
ＳＦ（酸化誘起積層欠陥）の発生を抑制し、１枚のシリ
コンウエーハから作製されるデバイスチップ歩留を一層
向上させることができる。
【００１０】さらに、本発明の請求項５に記載した発明
は、チョクラルスキー法によるシリコン単結晶の引き上
げにおいて、引上装置固有の限界引上速度に対し、８０
〜６０％の引上速度で単結晶を育成することを特徴とす
るシリコン単結晶の製造方法である。このような方法に
よってはじめて、ウエーハ外周から面積比５０％までの
領域、特には外周から３０ｍｍまでを無欠陥領域とする
ことができ、前記請求項１から請求項４に記載した酸化
膜耐圧を改善したシリコン単結晶ウエーハを作製するこ
とができる。
は、チョクラルスキー法によるシリコン単結晶の引き上
げにおいて、引上装置固有の限界引上速度に対し、８０
〜６０％の引上速度で単結晶を育成することを特徴とす
るシリコン単結晶の製造方法である。このような方法に
よってはじめて、ウエーハ外周から面積比５０％までの
領域、特には外周から３０ｍｍまでを無欠陥領域とする
ことができ、前記請求項１から請求項４に記載した酸化
膜耐圧を改善したシリコン単結晶ウエーハを作製するこ
とができる。
【００１１】以下、本発明を更に詳細に説明するが、説
明に先立ち各用語につき予め解説しておく。 １） ＦＰＤ（Ｆｌｏｗ Ｐａｔｔｅｒｎ Ｄｅｆｅｃ
ｔ）とは、成長後のシリコン単結晶棒からウェーハを切
り出し、表面の歪み層を沸酸と硝酸の混合液でエッチン
グして取り除いた後、K2Cr2O7 と弗酸と水の混合液で表
面をエッチングすることによりピットおよびさざ波模様
が生じる。このさざ波模様をＦＰＤと称し、ウェーハ面
内のＦＰＤ密度が高いほど酸化膜耐圧の不良が増える
（特開平４−１９２３４５号公報参照）。 ２） ＬＳＴＤ（Ｌａｓｅｒ Ｓｃａｔｔｅｒｉｎｇ
ＴｏｍｏｇｒａｐｈｙＤｅｆｅｃｔ）とは、成長後のシ
リコン単結晶棒からウエーハを切り出し、表面の歪み層
を弗酸と硝酸の混合液でエッチングして取り除いた後、
ウエーハを劈開する。この劈開面より赤外光を入射し、
ウエーハ表面から出た光を検出することでウエーハ内に
存在する欠陥による散乱光を検出することができる。こ
こで観察される散乱体については学会等ですでに報告が
あり、酸素析出物とみなされている（Ｊ．Ｊ．Ａ．Ｐ．
Ｖｏｌ．３２，Ｐ３６７９，１９９３参照）。
明に先立ち各用語につき予め解説しておく。 １） ＦＰＤ（Ｆｌｏｗ Ｐａｔｔｅｒｎ Ｄｅｆｅｃ
ｔ）とは、成長後のシリコン単結晶棒からウェーハを切
り出し、表面の歪み層を沸酸と硝酸の混合液でエッチン
グして取り除いた後、K2Cr2O7 と弗酸と水の混合液で表
面をエッチングすることによりピットおよびさざ波模様
が生じる。このさざ波模様をＦＰＤと称し、ウェーハ面
内のＦＰＤ密度が高いほど酸化膜耐圧の不良が増える
（特開平４−１９２３４５号公報参照）。 ２） ＬＳＴＤ（Ｌａｓｅｒ Ｓｃａｔｔｅｒｉｎｇ
ＴｏｍｏｇｒａｐｈｙＤｅｆｅｃｔ）とは、成長後のシ
リコン単結晶棒からウエーハを切り出し、表面の歪み層
を弗酸と硝酸の混合液でエッチングして取り除いた後、
ウエーハを劈開する。この劈開面より赤外光を入射し、
ウエーハ表面から出た光を検出することでウエーハ内に
存在する欠陥による散乱光を検出することができる。こ
こで観察される散乱体については学会等ですでに報告が
あり、酸素析出物とみなされている（Ｊ．Ｊ．Ａ．Ｐ．
Ｖｏｌ．３２，Ｐ３６７９，１９９３参照）。
【００１２】これらＦＰＤ、ＬＳＴＤの欠陥密度は酸化
膜耐圧の不良率と強い相関があることから、共に酸化膜
耐圧劣化因子と考えられている。本発明者らは、これら
の欠陥のウエーハ面内分布を調査したところ、限界引上
速度近傍で引き上げる従来法におけるウエーハの面内分
布は、外周から約５ｍｍ程度まではほぼ無欠陥となる
が、それ以外ではほぼ均一に分布しており、従って酸化
膜耐圧特性もウエーハ面内でほぼ均一な特性分布をして
いることが確認された。
膜耐圧の不良率と強い相関があることから、共に酸化膜
耐圧劣化因子と考えられている。本発明者らは、これら
の欠陥のウエーハ面内分布を調査したところ、限界引上
速度近傍で引き上げる従来法におけるウエーハの面内分
布は、外周から約５ｍｍ程度まではほぼ無欠陥となる
が、それ以外ではほぼ均一に分布しており、従って酸化
膜耐圧特性もウエーハ面内でほぼ均一な特性分布をして
いることが確認された。
【００１３】ところが、１枚のウエーハにおいて、その
面積を占める割合は、周辺部の方が高いのであり、例え
ば、ウエーハ外周から３０ｍｍまでの面積は、図１
（Ａ）、（Ｂ）に６インチと８インチの場合につき示し
たように、ウエーハ全体の面積に対して、６インチで６
０％以上、８インチでも５０％以上を占める。従って、
この領域がデバイスチップ歩留に影響する割合が非常に
高いのであり、デバイスチップ歩留を向上させるために
は、まずこの面積比５０％までの領域の酸化膜耐圧を改
善する必要がある。本発明者らは、このような点を考慮
して、いかにしてウエーハ外周から面積比５０％までの
領域、特には外周から３０ｍｍまでの酸化膜耐圧を改善
するか、すなわちウエーハ外周から面積比５０％までの
領域、特には外周から３０ｍｍまでの前記ＦＰＤ、ＬＳ
ＴＤ欠陥の改善を図るかを調査検討した結果、本発明を
完成させたものである。
面積を占める割合は、周辺部の方が高いのであり、例え
ば、ウエーハ外周から３０ｍｍまでの面積は、図１
（Ａ）、（Ｂ）に６インチと８インチの場合につき示し
たように、ウエーハ全体の面積に対して、６インチで６
０％以上、８インチでも５０％以上を占める。従って、
この領域がデバイスチップ歩留に影響する割合が非常に
高いのであり、デバイスチップ歩留を向上させるために
は、まずこの面積比５０％までの領域の酸化膜耐圧を改
善する必要がある。本発明者らは、このような点を考慮
して、いかにしてウエーハ外周から面積比５０％までの
領域、特には外周から３０ｍｍまでの酸化膜耐圧を改善
するか、すなわちウエーハ外周から面積比５０％までの
領域、特には外周から３０ｍｍまでの前記ＦＰＤ、ＬＳ
ＴＤ欠陥の改善を図るかを調査検討した結果、本発明を
完成させたものである。
【００１４】すなわち、本発明者らは同一の引上装置の
同一の炉内構造で、単結晶を種々の引上速度（単結晶成
長速度）で成長させた場合に、引上速度を引上装置固有
の限界引上速度の８０％以下にまで低下させると、単結
晶の外周から面積比５０％以上まで、特には外周から３
０ｍｍ以上まで無欠陥領域が形成されることを確認した
のである。
同一の炉内構造で、単結晶を種々の引上速度（単結晶成
長速度）で成長させた場合に、引上速度を引上装置固有
の限界引上速度の８０％以下にまで低下させると、単結
晶の外周から面積比５０％以上まで、特には外周から３
０ｍｍ以上まで無欠陥領域が形成されることを確認した
のである。
【００１５】尚、ここでいう限界引上速度とは、単結晶
の平均引上速度（単結晶の平均成長速度）であって、そ
れ以上速度を上げると成長結晶棒が変形し円柱状の形状
を維持できなくなる速度を意味している。この限界引上
速度は引上装置およびその炉内構造に固有のもので、個
々の引上装置によって、また同一の引上装置でもその炉
内構造により変化するものである。
の平均引上速度（単結晶の平均成長速度）であって、そ
れ以上速度を上げると成長結晶棒が変形し円柱状の形状
を維持できなくなる速度を意味している。この限界引上
速度は引上装置およびその炉内構造に固有のもので、個
々の引上装置によって、また同一の引上装置でもその炉
内構造により変化するものである。
【００１６】この限界引上速度に対し、８０％以下の引
上速度で単結晶を育成すると、単結晶の外周から面積比
５０％以上まで、特には外周から３０ｍｍ以上までＦＰ
Ｄ、ＬＳＴＤ欠陥がない無欠陥領域となる。そして、更
に引上速度を下げればより無欠陥領域は広がるものの、
その分単結晶の生産性が下落し著しくコスト高となるた
め、限界引上速度に対し８０〜６０％の引上速度とする
のが望ましい。
上速度で単結晶を育成すると、単結晶の外周から面積比
５０％以上まで、特には外周から３０ｍｍ以上までＦＰ
Ｄ、ＬＳＴＤ欠陥がない無欠陥領域となる。そして、更
に引上速度を下げればより無欠陥領域は広がるものの、
その分単結晶の生産性が下落し著しくコスト高となるた
め、限界引上速度に対し８０〜６０％の引上速度とする
のが望ましい。
【００１７】これは６０％まで引上速度を下げれば、単
結晶の外周から面積比５０％以上、特には外周から３０
ｍｍ以上は無欠陥領域となり、前述のようにこの領域は
１枚のウエーハの全面積の半分あるいはそれ以上を占め
るため、デバイスチップの歩留改善には大きな効果があ
るし、その上、本発明者らの実験では限界引上速度の８
０〜６０％の引上速度で単結晶を引き上げると、外周か
ら面積比５０％までの領域、特には外周から３０ｍｍの
領域が無欠陥領域となるだけでなく、その内側の領域で
も欠陥密度が大幅に減少し、内側の領域でも酸化膜耐圧
が大幅に改善され、ウエーハ全体で著しいデバイスチッ
プ歩留の向上が図れるからである。
結晶の外周から面積比５０％以上、特には外周から３０
ｍｍ以上は無欠陥領域となり、前述のようにこの領域は
１枚のウエーハの全面積の半分あるいはそれ以上を占め
るため、デバイスチップの歩留改善には大きな効果があ
るし、その上、本発明者らの実験では限界引上速度の８
０〜６０％の引上速度で単結晶を引き上げると、外周か
ら面積比５０％までの領域、特には外周から３０ｍｍの
領域が無欠陥領域となるだけでなく、その内側の領域で
も欠陥密度が大幅に減少し、内側の領域でも酸化膜耐圧
が大幅に改善され、ウエーハ全体で著しいデバイスチッ
プ歩留の向上が図れるからである。
【００１８】但し、限界引上速度に対し引上速度を８０
％以下に下げ、かつ単結晶中の含有酸素濃度が１７ｐｐ
ｍａ ＪＥＩＤＡ（Ｊａｐａｎ Ｅｌｅｃｔｒｏｎｉｃ
Ｉｎｄｕｓｔｒｙ Ｄｅｖｅｌｏｐｍｅｎｔ ａｎｄ
Ａｓｓｏｃｉａｔｉｏｎ）を越えると、例え単結晶の
周辺部にＦＰＤ、ＬＳＴＤ欠陥が存在しなくても、酸化
性雰囲気下、高温の熱処理後にリング状のＯＳＦが発生
することがある。このようなＯＳＦはデバイス製造工程
で種々の電気特性の劣化の原因となるため、本発明のウ
エーハ周辺部で結晶欠陥がないシリコン単結晶の製造に
あっては、含有酸素濃度を１７ｐｐｍａ ＪＥＩＤＡ以
下となるようにすることが好ましい。
％以下に下げ、かつ単結晶中の含有酸素濃度が１７ｐｐ
ｍａ ＪＥＩＤＡ（Ｊａｐａｎ Ｅｌｅｃｔｒｏｎｉｃ
Ｉｎｄｕｓｔｒｙ Ｄｅｖｅｌｏｐｍｅｎｔ ａｎｄ
Ａｓｓｏｃｉａｔｉｏｎ）を越えると、例え単結晶の
周辺部にＦＰＤ、ＬＳＴＤ欠陥が存在しなくても、酸化
性雰囲気下、高温の熱処理後にリング状のＯＳＦが発生
することがある。このようなＯＳＦはデバイス製造工程
で種々の電気特性の劣化の原因となるため、本発明のウ
エーハ周辺部で結晶欠陥がないシリコン単結晶の製造に
あっては、含有酸素濃度を１７ｐｐｍａ ＪＥＩＤＡ以
下となるようにすることが好ましい。
【００１９】尚、シリコン単結晶の含有酸素濃度を１７
ｐｐｍａ以下とするには、ＣＺ法において一般に行われ
ている方法で行えば良い。例えば、ルツボ回転を低速に
したり、炉内の温度分布を調整したり、あるいは融液に
磁場を印加するいわゆるＭＣＺ法を用いる等の種々の方
法で容易に達成することが可能である。
ｐｐｍａ以下とするには、ＣＺ法において一般に行われ
ている方法で行えば良い。例えば、ルツボ回転を低速に
したり、炉内の温度分布を調整したり、あるいは融液に
磁場を印加するいわゆるＭＣＺ法を用いる等の種々の方
法で容易に達成することが可能である。
【００２０】上記のウエーハ周辺部が無欠陥領域となる
理論の詳細は必ずしも明らかではないが、ＦＰＤ、ＬＳ
ＴＤ欠陥がシリコン単結晶のいわゆるＤ領域に存在する
欠陥であり、これらはリング状のＯＳＦの内側にしか存
在しないという従来からの知見から考察すると（「シリ
コン結晶成長とウエーハ加工」、阿部孝夫、ｐ２５１〜
参照）、引上速度を低下させることでリング状のＯＳＦ
の潜在核がウエーハ周辺部に存在し、これがためにウエ
ーハ外周から面積比５０％以上までの領域、特には外周
から３０ｍｍ以上にはＦＰＤ、ＬＳＴＤ欠陥が観察され
なくなるものと思われる。そして、ウエーハ中の含有酸
素濃度が１７ｐｐｍａ ＪＥＩＤＡを越えるようになる
と、前記ＯＳＦの潜在核は酸化性雰囲気下の高温熱処理
によって、リング状に顕在化するようになることがある
のである。
理論の詳細は必ずしも明らかではないが、ＦＰＤ、ＬＳ
ＴＤ欠陥がシリコン単結晶のいわゆるＤ領域に存在する
欠陥であり、これらはリング状のＯＳＦの内側にしか存
在しないという従来からの知見から考察すると（「シリ
コン結晶成長とウエーハ加工」、阿部孝夫、ｐ２５１〜
参照）、引上速度を低下させることでリング状のＯＳＦ
の潜在核がウエーハ周辺部に存在し、これがためにウエ
ーハ外周から面積比５０％以上までの領域、特には外周
から３０ｍｍ以上にはＦＰＤ、ＬＳＴＤ欠陥が観察され
なくなるものと思われる。そして、ウエーハ中の含有酸
素濃度が１７ｐｐｍａ ＪＥＩＤＡを越えるようになる
と、前記ＯＳＦの潜在核は酸化性雰囲気下の高温熱処理
によって、リング状に顕在化するようになることがある
のである。
【００２１】つまり、本発明によりリング状のＯＳＦの
潜在核が単結晶の外周から面積比５０％までの領域、特
には外周から３０ｍｍまでに形成されるため、いわゆる
Ｄ欠陥であるＦＰＤ、ＬＳＴＤといった酸化膜耐圧を劣
化させる結晶欠陥は、この領域には形成されなくなる。
そして、このＯＳＦの潜在核はシリコン単結晶中の含有
酸素濃度が１７ｐｐｍａ以下では顕在化することはな
く、デバイス動作に対しては問題とはならず、結果とし
てウエーハ周辺部で結晶欠陥が存在しないシリコン単結
晶ウエーハの作製が可能となるのである。
潜在核が単結晶の外周から面積比５０％までの領域、特
には外周から３０ｍｍまでに形成されるため、いわゆる
Ｄ欠陥であるＦＰＤ、ＬＳＴＤといった酸化膜耐圧を劣
化させる結晶欠陥は、この領域には形成されなくなる。
そして、このＯＳＦの潜在核はシリコン単結晶中の含有
酸素濃度が１７ｐｐｍａ以下では顕在化することはな
く、デバイス動作に対しては問題とはならず、結果とし
てウエーハ周辺部で結晶欠陥が存在しないシリコン単結
晶ウエーハの作製が可能となるのである。
【００２２】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら詳細に説明する。まず、従来の
ＣＺ法による単結晶引上装置の構成の一例を図２（Ａ）
により説明する。図に示すように、この単結晶引上装置
１００は、チャンバ１０１と、チャンバ１０１中に設け
られたルツボ１０２と、ルツボ１０２の周囲に配置され
たヒータ１０５と、ルツボ１０２を回転させるルツボ保
持軸１０７及び回転機構１０８と、シリコンの種子結晶
Ｓを保持するシードチャック２２と、シードチャック２
２を引き上げるケーブル１と、ケーブル１を回転又は巻
き取る巻取機構１０９を備えて構成されている。ルツボ
１０２の内側の融液Ｌを収容する側には石英ルツボ１０
３が設けられ、石英ルツボ１０３の外側には黒鉛ルツボ
１０４が設けられている。また、ヒータ１０５の外側周
囲には断熱材１０６が配置されている。更に、炉内のガ
スの流れを整え、発生するＳｉＯ等の反応ガスを有効に
排出するため成長単結晶Ｃを囲繞するように整流筒（図
示せず）を設ける場合がある。また、最近ではチャンバ
１０１の水平方向の外側に、図示しない磁石を設置し、
シリコン融液Ｌに水平方向の磁場を印加することによっ
て、融液Ｌの対流を抑制し、単結晶の安定成長をはか
る、いわゆるＭＣＺ法が用いられることも多い。
て、図面を参照しながら詳細に説明する。まず、従来の
ＣＺ法による単結晶引上装置の構成の一例を図２（Ａ）
により説明する。図に示すように、この単結晶引上装置
１００は、チャンバ１０１と、チャンバ１０１中に設け
られたルツボ１０２と、ルツボ１０２の周囲に配置され
たヒータ１０５と、ルツボ１０２を回転させるルツボ保
持軸１０７及び回転機構１０８と、シリコンの種子結晶
Ｓを保持するシードチャック２２と、シードチャック２
２を引き上げるケーブル１と、ケーブル１を回転又は巻
き取る巻取機構１０９を備えて構成されている。ルツボ
１０２の内側の融液Ｌを収容する側には石英ルツボ１０
３が設けられ、石英ルツボ１０３の外側には黒鉛ルツボ
１０４が設けられている。また、ヒータ１０５の外側周
囲には断熱材１０６が配置されている。更に、炉内のガ
スの流れを整え、発生するＳｉＯ等の反応ガスを有効に
排出するため成長単結晶Ｃを囲繞するように整流筒（図
示せず）を設ける場合がある。また、最近ではチャンバ
１０１の水平方向の外側に、図示しない磁石を設置し、
シリコン融液Ｌに水平方向の磁場を印加することによっ
て、融液Ｌの対流を抑制し、単結晶の安定成長をはか
る、いわゆるＭＣＺ法が用いられることも多い。
【００２３】次に、上記の単結晶引上装置１００による
単結晶育成方法について説明する。まず、ルツボ１０２
内でシリコンの高純度多結晶原料を融点（約１４００°
Ｃ）以上に加熱して融解する。次に、ケーブル１を巻き
出すことにより融液Ｌの表面略中心部に種子結晶Ｓの先
端を接触又は浸漬させる。その後、ルツボ保持軸１０７
を適宜の方向に回転させるとともに、ケーブル１を回転
させながら巻き取り種子結晶Ｓを引き上げることによ
り、単結晶育成が開始される。以後、引上速度と温度を
適切に調節することにより略円柱形状の単結晶棒Ｃを得
ることができる。
単結晶育成方法について説明する。まず、ルツボ１０２
内でシリコンの高純度多結晶原料を融点（約１４００°
Ｃ）以上に加熱して融解する。次に、ケーブル１を巻き
出すことにより融液Ｌの表面略中心部に種子結晶Ｓの先
端を接触又は浸漬させる。その後、ルツボ保持軸１０７
を適宜の方向に回転させるとともに、ケーブル１を回転
させながら巻き取り種子結晶Ｓを引き上げることによ
り、単結晶育成が開始される。以後、引上速度と温度を
適切に調節することにより略円柱形状の単結晶棒Ｃを得
ることができる。
【００２４】この場合、本発明のように限界引上速度に
対し８０〜６０％に引上速度を下げるには、ヒータ１０
５に供給する電力を増大させ、融液Ｌおよび成長結晶Ｃ
の温度を高めにすればよい。融液および結晶の温度を高
めに設定すれば、単結晶Ｃは設定直径を保つことができ
なくなるため、従前より引上速度を低下させることで、
単位時間当たりの結晶化潜熱量をさげ、設定直径を保つ
ことができることとなる。こうして引上速度と温度を適
当に調整することによって、本発明のように限界引上速
度に対し８０〜６０％の範囲に平均引上速度を調整する
ことができる。
対し８０〜６０％に引上速度を下げるには、ヒータ１０
５に供給する電力を増大させ、融液Ｌおよび成長結晶Ｃ
の温度を高めにすればよい。融液および結晶の温度を高
めに設定すれば、単結晶Ｃは設定直径を保つことができ
なくなるため、従前より引上速度を低下させることで、
単位時間当たりの結晶化潜熱量をさげ、設定直径を保つ
ことができることとなる。こうして引上速度と温度を適
当に調整することによって、本発明のように限界引上速
度に対し８０〜６０％の範囲に平均引上速度を調整する
ことができる。
【００２５】限界引上速度は、例えば図２（Ａ）のごと
き引上装置および炉内構造で、１８インチ石英ルツボか
ら直径６インチのシリコン単結晶を育成する場合は、そ
の他炉内部材等の他の種々のファクターにもよるが、約
１．０〜１．６ｍｍ／ｍｉｎの範囲である。この場合、
図２（Ａ）の断熱材１０６を図２（Ｂ）のように上部に
延長し、成長単結晶Ｃが冷却されにくくすると、その限
界引上速度は、約０．６〜１．２ｍｍ／ｍｉｎに下落す
る。
き引上装置および炉内構造で、１８インチ石英ルツボか
ら直径６インチのシリコン単結晶を育成する場合は、そ
の他炉内部材等の他の種々のファクターにもよるが、約
１．０〜１．６ｍｍ／ｍｉｎの範囲である。この場合、
図２（Ａ）の断熱材１０６を図２（Ｂ）のように上部に
延長し、成長単結晶Ｃが冷却されにくくすると、その限
界引上速度は、約０．６〜１．２ｍｍ／ｍｉｎに下落す
る。
【００２６】
【実施例】以下、本発明の実施例を示す。 （実施例）図２（Ａ）に示した引上装置および炉内構造
で、１８インチ石英ルツボに原料多結晶シリコンを５０
Ｋｇチャージし、直径６インチ、方位＜１００＞のシリ
コン単結晶棒を種々の平均引上速度で育成した。まず、
引上速度をできるだけ高めに設定し、結晶が変形し始め
る速度を確認することによって、この炉内構造をもつこ
の引上装置に固有の限界引上速度を調べたところ、平均
１．２ｍｍ／ｍｉｎであった（単結晶棒の直胴長さ約８
０ｃｍ）。次に、この限界引上速度に対し平均引上速度
を、１００％，９０％，８０％，７０％としたシリコン
単結晶棒をそれぞれ育成した。これらの単結晶棒から、
ウエーハを切り出し、鏡面加工を施すことによって、シ
リコン単結晶の鏡面ウエーハを作製した。
で、１８インチ石英ルツボに原料多結晶シリコンを５０
Ｋｇチャージし、直径６インチ、方位＜１００＞のシリ
コン単結晶棒を種々の平均引上速度で育成した。まず、
引上速度をできるだけ高めに設定し、結晶が変形し始め
る速度を確認することによって、この炉内構造をもつこ
の引上装置に固有の限界引上速度を調べたところ、平均
１．２ｍｍ／ｍｉｎであった（単結晶棒の直胴長さ約８
０ｃｍ）。次に、この限界引上速度に対し平均引上速度
を、１００％，９０％，８０％，７０％としたシリコン
単結晶棒をそれぞれ育成した。これらの単結晶棒から、
ウエーハを切り出し、鏡面加工を施すことによって、シ
リコン単結晶の鏡面ウエーハを作製した。
【００２７】こうして出来たシリコン単結晶の鏡面ウエ
ーハにつき、前記ＦＰＤ、ＬＳＴＤ欠陥の測定を行っ
た。その測定結果を図３（ＦＰＤ）、図４（ＬＳＴＤ）
にグラフで示した。図３および図４から明らかなよう
に、引上速度を限界引上速度に対し低下させていくと、
徐々にウエーハ周辺部に無欠陥領域が広がり、特に８０
％以下とすると、外周から３０ｍｍまでは完全に無欠陥
となることがわかる。更には、引上速度を低下させる
と、周辺部の無欠陥領域が拡大すると共に、ウエーハ中
心部の欠陥も減少することがわかる。特に、引上速度を
限界引上速度に対し８０％以下とすると、従来の結晶た
る限界引上速度もしくはその近傍で引き上げたものの欠
陥密度の約半分程度以下となり、著しい改善が見られ
る。よって、このようなシリコン単結晶ウエーハを用い
てデバイスを作製すれば、周辺部ではほぼ１００％、中
央部においても従来に比し格段の歩留の向上を図ること
が出来る。
ーハにつき、前記ＦＰＤ、ＬＳＴＤ欠陥の測定を行っ
た。その測定結果を図３（ＦＰＤ）、図４（ＬＳＴＤ）
にグラフで示した。図３および図４から明らかなよう
に、引上速度を限界引上速度に対し低下させていくと、
徐々にウエーハ周辺部に無欠陥領域が広がり、特に８０
％以下とすると、外周から３０ｍｍまでは完全に無欠陥
となることがわかる。更には、引上速度を低下させる
と、周辺部の無欠陥領域が拡大すると共に、ウエーハ中
心部の欠陥も減少することがわかる。特に、引上速度を
限界引上速度に対し８０％以下とすると、従来の結晶た
る限界引上速度もしくはその近傍で引き上げたものの欠
陥密度の約半分程度以下となり、著しい改善が見られ
る。よって、このようなシリコン単結晶ウエーハを用い
てデバイスを作製すれば、周辺部ではほぼ１００％、中
央部においても従来に比し格段の歩留の向上を図ること
が出来る。
【００２８】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
例えば、上記実施形態においては、直径６インチもしく
は８インチのシリコン単結晶を得る場合につき例を挙げ
て説明したが、本発明はこれには限定されず、同様の作
用効果は、直径１０〜１６インチあるいはそれ以上のシ
リコン単結晶にもあてはまる。
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
例えば、上記実施形態においては、直径６インチもしく
は８インチのシリコン単結晶を得る場合につき例を挙げ
て説明したが、本発明はこれには限定されず、同様の作
用効果は、直径１０〜１６インチあるいはそれ以上のシ
リコン単結晶にもあてはまる。
【００２９】
【発明の効果】以上説明したように、本発明により、ウ
エーハ外周から面積比５０％までの領域、特には外周か
ら３０ｍｍまでの領域における、ＦＰＤ、ＬＳＴＤとい
った酸化膜耐圧を劣化させる結晶欠陥をなくすことが出
来る。そして、例えばウエーハ外周から３０ｍｍまでの
領域の面積比は、ウエーハ全体の面積に対して６インチ
で６０％以上、８インチで５０％以上となることから、
１枚のウエーハから得られるデバイスチップ歩留を向上
させることが出来る。
エーハ外周から面積比５０％までの領域、特には外周か
ら３０ｍｍまでの領域における、ＦＰＤ、ＬＳＴＤとい
った酸化膜耐圧を劣化させる結晶欠陥をなくすことが出
来る。そして、例えばウエーハ外周から３０ｍｍまでの
領域の面積比は、ウエーハ全体の面積に対して６インチ
で６０％以上、８インチで５０％以上となることから、
１枚のウエーハから得られるデバイスチップ歩留を向上
させることが出来る。
【００３０】また、本発明にあっては、ウエーハ周辺部
に限らず、その内側の領域においても、従来の結晶に比
し欠陥密度の低減を図ることが出来るので、周辺部を無
欠陥領域と出来ることと相まって、１枚のシリコンウエ
ーハから得られるデバイスチップ歩留を飛躍的に向上す
ることが可能である。
に限らず、その内側の領域においても、従来の結晶に比
し欠陥密度の低減を図ることが出来るので、周辺部を無
欠陥領域と出来ることと相まって、１枚のシリコンウエ
ーハから得られるデバイスチップ歩留を飛躍的に向上す
ることが可能である。
【００３１】さらに、本発明たる上記のウエーハを製造
するには、引上装置に固有の限界引上速度に対し、８０
〜６０％の引上速度として単結晶を引き上げれば良く、
簡単に、かつ生産性を極端に低下させることもなく、酸
化膜耐圧を改善したウエーハを得ることができる。
するには、引上装置に固有の限界引上速度に対し、８０
〜６０％の引上速度として単結晶を引き上げれば良く、
簡単に、かつ生産性を極端に低下させることもなく、酸
化膜耐圧を改善したウエーハを得ることができる。
【図１】１枚のウエーハにおける、周辺からの距離と、
その占める割合との関係を示した図である。 （Ａ）６インチの場合 （Ｂ）８インチの場合
その占める割合との関係を示した図である。 （Ａ）６インチの場合 （Ｂ）８インチの場合
【図２】ＣＺ法による単結晶引上装置の断面概略図であ
る。 （Ａ）従来の炉内構造の一例である。 （Ｂ）成長結晶が冷却されにくい従来例である。
る。 （Ａ）従来の炉内構造の一例である。 （Ｂ）成長結晶が冷却されにくい従来例である。
【図３】種々の引上速度における、ウエーハ面内のＦＰ
Ｄ欠陥の密度分布を測定した結果を示した図である。
Ｄ欠陥の密度分布を測定した結果を示した図である。
【図４】種々の引上速度における、ウエーハ面内のＬＳ
ＴＤ欠陥の密度分布を測定した結果を示した図である。
ＴＤ欠陥の密度分布を測定した結果を示した図である。
１ ケーブル ２２ シードチャッ
ク １００ 単結晶引上装置 １０１ チャンバ １０２ ルツボ １０３ 石英ルツ
ボ １０４ 黒鉛ルツボ １０５ ヒータ １０６ 断熱材 １０７ ルツボ保
持軸 １０８ 回転機構 １０９ 巻取機構 Ｃ 成長単結晶 Ｌ シリコン融液 Ｓ 種子結晶
ク １００ 単結晶引上装置 １０１ チャンバ １０２ ルツボ １０３ 石英ルツ
ボ １０４ 黒鉛ルツボ １０５ ヒータ １０６ 断熱材 １０７ ルツボ保
持軸 １０８ 回転機構 １０９ 巻取機構 Ｃ 成長単結晶 Ｌ シリコン融液 Ｓ 種子結晶
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 雅規 群馬県安中市磯部２丁目13番１号 信越半 導体株式会社半導体磯部研究所内 (72)発明者 山岸 浩利 群馬県安中市磯部２丁目13番１号 信越半 導体株式会社半導体磯部研究所内
Claims (5)
- 【請求項１】 ６インチ以上の大口径シリコン単結晶ウ
エーハにおいて、ウエーハ外周から面積比５０％までの
領域が酸化膜耐圧不良のない無欠陥領域であることを特
徴とするシリコン単結晶ウエーハ。 - 【請求項２】 ６インチ以上の大口径シリコン単結晶ウ
エーハにおいて、ウエーハ外周から３０ｍｍまでが酸化
膜耐圧不良のない無欠陥領域であることを特徴とするシ
リコン単結晶ウエーハ。 - 【請求項３】 ６インチ以上の大口径シリコン単結晶ウ
エーハにおいて、ウエーハ外周から面積比５０％までの
領域が無欠陥領域であり、かつ含有酸素濃度が１７ｐｐ
ｍａ以下であることを特徴とするシリコン単結晶ウエー
ハ。 - 【請求項４】 ６インチ以上の大口径シリコン単結晶ウ
エーハにおいて、ウエーハ外周から３０ｍｍまでが無欠
陥領域であり、かつ含有酸素濃度が１７ｐｐｍａ以下で
あることを特徴とするシリコン単結晶ウエーハ。 - 【請求項５】 チョクラルスキー法によるシリコン単結
晶の引き上げにおいて、引上装置固有の限界引上速度に
対し、８０〜６０％の引上速度で単結晶を育成すること
を特徴とするシリコン単結晶の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02592896A JP4020987B2 (ja) | 1996-01-19 | 1996-01-19 | ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法 |
| EP97900447A EP0875607B1 (en) | 1996-01-19 | 1997-01-17 | Silicon single crystal with no crystal defects in peripheral part of wafer |
| US09/101,941 US6120749A (en) | 1996-01-19 | 1997-01-17 | Silicon single crystal with no crystal defect in peripheral part of wafer and process for producing the same |
| KR10-1998-0705492A KR100453850B1 (ko) | 1996-01-19 | 1997-01-17 | 웨이퍼주변부에결정결함이없는실리콘단결정 |
| DE69703028T DE69703028T2 (de) | 1996-01-19 | 1997-01-17 | Siliziumeinkristall ohne Kristalldefekte im peripheren Waferteil |
| PCT/JP1997/000090 WO1997026393A1 (fr) | 1996-01-19 | 1997-01-17 | Monocristal de silicium, sans defaut du cristal dans la partie peripherique de la tranche, et procede pour produire ce monocristal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02592896A JP4020987B2 (ja) | 1996-01-19 | 1996-01-19 | ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09202690A true JPH09202690A (ja) | 1997-08-05 |
| JP4020987B2 JP4020987B2 (ja) | 2007-12-12 |
Family
ID=12179446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02592896A Expired - Fee Related JP4020987B2 (ja) | 1996-01-19 | 1996-01-19 | ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6120749A (ja) |
| EP (1) | EP0875607B1 (ja) |
| JP (1) | JP4020987B2 (ja) |
| KR (1) | KR100453850B1 (ja) |
| DE (1) | DE69703028T2 (ja) |
| WO (1) | WO1997026393A1 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5919302A (en) * | 1997-04-09 | 1999-07-06 | Memc Electronic Materials, Inc. | Low defect density vacancy dominated silicon |
| US6113687A (en) * | 1997-11-19 | 2000-09-05 | Sumitomo Metal Industries, Ltd. | Method for making a silicon single crystal wafer |
| US6190631B1 (en) | 1997-04-09 | 2001-02-20 | Memc Electronic Materials, Inc. | Low defect density, ideal oxygen precipitating silicon |
| US6236104B1 (en) | 1998-09-02 | 2001-05-22 | Memc Electronic Materials, Inc. | Silicon on insulator structure from low defect density single crystal silicon |
| US6284039B1 (en) | 1998-10-14 | 2001-09-04 | Memc Electronic Materials, Inc. | Epitaxial silicon wafers substantially free of grown-in defects |
| US6312516B2 (en) | 1998-10-14 | 2001-11-06 | Memc Electronic Materials, Inc. | Process for preparing defect free silicon crystals which allows for variability in process conditions |
| US6328795B2 (en) | 1998-06-26 | 2001-12-11 | Memc Electronic Materials, Inc. | Process for growth of defect free silicon crystals of arbitrarily large diameters |
| US6379642B1 (en) | 1997-04-09 | 2002-04-30 | Memc Electronic Materials, Inc. | Vacancy dominated, defect-free silicon |
| US6416836B1 (en) | 1998-10-14 | 2002-07-09 | Memc Electronic Materials, Inc. | Thermally annealed, low defect density single crystal silicon |
| US6846539B2 (en) | 2001-01-26 | 2005-01-25 | Memc Electronic Materials, Inc. | Low defect density silicon having a vacancy-dominated core substantially free of oxidation induced stacking faults |
| US6858307B2 (en) | 2000-11-03 | 2005-02-22 | Memc Electronic Materials, Inc. | Method for the production of low defect density silicon |
| US7105050B2 (en) | 2000-11-03 | 2006-09-12 | Memc Electronic Materials, Inc. | Method for the production of low defect density silicon |
| JP2008034849A (ja) * | 2006-07-27 | 2008-02-14 | Siltronic Ag | 欠陥が減少した領域を有する単結晶半導体ウェーハおよびその製造方法 |
| US8216362B2 (en) | 2006-05-19 | 2012-07-10 | Memc Electronic Materials, Inc. | Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during CZ growth |
| WO2012120789A1 (ja) * | 2011-03-08 | 2012-09-13 | 信越半導体株式会社 | シリコン単結晶ウェーハ |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1035234A4 (en) * | 1997-08-26 | 2003-05-28 | Sumitomo Mitsubishi Silicon | HIGH QUALITY SINGLE SILICON CRYSTAL AND MANUFACTURING METHOD |
| EP1713121A3 (en) * | 1998-09-02 | 2007-08-15 | MEMC Electronic Materials, Inc. | Silicon on insulator structure from low defect density single crystal silicon |
| US6261874B1 (en) * | 2000-06-14 | 2001-07-17 | International Rectifier Corp. | Fast recovery diode and method for its manufacture |
| US6669775B2 (en) | 2001-12-06 | 2003-12-30 | Seh America, Inc. | High resistivity silicon wafer produced by a controlled pull rate czochralski method |
| JP4716372B2 (ja) * | 2005-09-27 | 2011-07-06 | コバレントマテリアル株式会社 | シリコンウエハの製造方法 |
| KR101222217B1 (ko) | 2010-06-24 | 2013-01-15 | 주식회사 엘지실트론 | 단결정 잉곳 및 그 제조방법과 이를 통해 제조된 웨이퍼 |
| CN104975341A (zh) * | 2015-06-24 | 2015-10-14 | 吴倩颖 | 一种单晶拉制增加投料的方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0633235B2 (ja) * | 1989-04-05 | 1994-05-02 | 新日本製鐵株式会社 | 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法 |
| JP2613498B2 (ja) * | 1991-03-15 | 1997-05-28 | 信越半導体株式会社 | Ｓｉ単結晶ウエーハの熱処理方法 |
| JP3016897B2 (ja) * | 1991-03-20 | 2000-03-06 | 信越半導体株式会社 | シリコン単結晶の製造方法及び装置 |
| JP2758093B2 (ja) * | 1991-10-07 | 1998-05-25 | 信越半導体株式会社 | 半導体ウェーハの製造方法 |
| JP2521007B2 (ja) * | 1992-06-30 | 1996-07-31 | 九州電子金属株式会社 | シリコン単結晶の製造方法 |
| JPH06279188A (ja) * | 1993-03-26 | 1994-10-04 | Mitsubishi Materials Corp | シリコン単結晶棒およびその引上げ方法 |
| KR0124755Y1 (ko) * | 1993-09-04 | 1999-02-18 | 곽노권 | 반도체 팩키지 성형용 몰드프레스 |
| JP2686223B2 (ja) * | 1993-11-30 | 1997-12-08 | 住友シチックス株式会社 | 単結晶製造装置 |
| DE4414947C2 (de) * | 1993-12-16 | 1998-12-17 | Wacker Siltronic Halbleitermat | Verfahren zum Ziehen eines Einkristalls aus Silicium |
| IT1280041B1 (it) * | 1993-12-16 | 1997-12-29 | Wacker Chemitronic | Procedimento per il tiraggio di un monocristallo di silicio |
| JPH08337490A (ja) * | 1995-06-09 | 1996-12-24 | Shin Etsu Handotai Co Ltd | 結晶欠陥の少ないシリコン単結晶及びその製造方法 |
-
1996
- 1996-01-19 JP JP02592896A patent/JP4020987B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-17 US US09/101,941 patent/US6120749A/en not_active Expired - Lifetime
- 1997-01-17 DE DE69703028T patent/DE69703028T2/de not_active Expired - Lifetime
- 1997-01-17 WO PCT/JP1997/000090 patent/WO1997026393A1/ja active IP Right Grant
- 1997-01-17 KR KR10-1998-0705492A patent/KR100453850B1/ko not_active IP Right Cessation
- 1997-01-17 EP EP97900447A patent/EP0875607B1/en not_active Expired - Lifetime
Cited By (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6409827B2 (en) | 1997-04-09 | 2002-06-25 | Memc Electronic Materials, Inc. | Low defect density silicon and a process for producing low defect density silicon wherein V/G0 is controlled by controlling heat transfer at the melt/solid interface |
| US6379642B1 (en) | 1997-04-09 | 2002-04-30 | Memc Electronic Materials, Inc. | Vacancy dominated, defect-free silicon |
| US6190631B1 (en) | 1997-04-09 | 2001-02-20 | Memc Electronic Materials, Inc. | Low defect density, ideal oxygen precipitating silicon |
| US7229693B2 (en) | 1997-04-09 | 2007-06-12 | Memc Electronic Materials, Inc. | Low defect density, ideal oxygen precipitating silicon |
| US6555194B1 (en) | 1997-04-09 | 2003-04-29 | Memc Electronic Materials, Inc. | Process for producing low defect density, ideal oxygen precipitating silicon |
| US6605150B2 (en) | 1997-04-09 | 2003-08-12 | Memc Electronic Materials, Inc. | Low defect density regions of self-interstitial dominated silicon |
| US6632278B2 (en) | 1997-04-09 | 2003-10-14 | Memc Electronic Materials, Inc. | Low defect density epitaxial wafer and a process for the preparation thereof |
| US6287380B1 (en) | 1997-04-09 | 2001-09-11 | Memc Electronic Materials, Inc. | Low defect density silicon |
| US6254672B1 (en) | 1997-04-09 | 2001-07-03 | Memc Electronic Materials, Inc. | Low defect density self-interstitial dominated silicon |
| US5919302A (en) * | 1997-04-09 | 1999-07-06 | Memc Electronic Materials, Inc. | Low defect density vacancy dominated silicon |
| US6896728B2 (en) | 1997-04-09 | 2005-05-24 | Memc Electronic Materials, Inc. | Process for producing low defect density, ideal oxygen precipitating silicon |
| US6409826B2 (en) | 1997-04-09 | 2002-06-25 | Memc Electronic Materials, Inc. | Low defect density, self-interstitial dominated silicon |
| US6113687A (en) * | 1997-11-19 | 2000-09-05 | Sumitomo Metal Industries, Ltd. | Method for making a silicon single crystal wafer |
| US6562123B2 (en) | 1998-06-26 | 2003-05-13 | Memc Electronic Materials, Inc. | Process for growing defect-free silicon wherein the grown silicon is cooled in a separate chamber |
| US6913647B2 (en) | 1998-06-26 | 2005-07-05 | Memc Electronic Materials, Inc. | Process for cooling a silicon ingot having a vacancy dominated region to produce defect free silicon |
| US6328795B2 (en) | 1998-06-26 | 2001-12-11 | Memc Electronic Materials, Inc. | Process for growth of defect free silicon crystals of arbitrarily large diameters |
| US6342725B2 (en) | 1998-09-02 | 2002-01-29 | Memc Electronic Materials, Inc. | Silicon on insulator structure having a low defect density handler wafer and process for the preparation thereof |
| US6236104B1 (en) | 1998-09-02 | 2001-05-22 | Memc Electronic Materials, Inc. | Silicon on insulator structure from low defect density single crystal silicon |
| US6849901B2 (en) | 1998-09-02 | 2005-02-01 | Memc Electronic Materials, Inc. | Device layer of a silicon-on-insulator structure having vacancy dominated and substantially free of agglomerated vacancy-type defects |
| US6500255B2 (en) | 1998-10-14 | 2002-12-31 | Memc Electronic Materials, Inc. | Process for growing silicon crystals which allows for variability in the process conditions while suppressing the formation of agglomerated intrinsic point defects |
| US6416836B1 (en) | 1998-10-14 | 2002-07-09 | Memc Electronic Materials, Inc. | Thermally annealed, low defect density single crystal silicon |
| US6652646B2 (en) | 1998-10-14 | 2003-11-25 | Memc Electronic Materials, Inc. | Process for growing a silicon crystal segment substantially free from agglomerated intrinsic point defects which allows for variability in the process conditions |
| US6743289B2 (en) | 1998-10-14 | 2004-06-01 | Memc Electronic Materials, Inc. | Thermal annealing process for producing low defect density single crystal silicon |
| US6565649B2 (en) | 1998-10-14 | 2003-05-20 | Memc Electronic Materials, Inc. | Epitaxial wafer substantially free of grown-in defects |
| US6312516B2 (en) | 1998-10-14 | 2001-11-06 | Memc Electronic Materials, Inc. | Process for preparing defect free silicon crystals which allows for variability in process conditions |
| US6284039B1 (en) | 1998-10-14 | 2001-09-04 | Memc Electronic Materials, Inc. | Epitaxial silicon wafers substantially free of grown-in defects |
| US7097718B2 (en) | 1998-10-14 | 2006-08-29 | Memc Electronic Materials, Inc. | Single crystal silicon wafer having an epitaxial layer substantially free from grown-in defects |
| US6858307B2 (en) | 2000-11-03 | 2005-02-22 | Memc Electronic Materials, Inc. | Method for the production of low defect density silicon |
| US7105050B2 (en) | 2000-11-03 | 2006-09-12 | Memc Electronic Materials, Inc. | Method for the production of low defect density silicon |
| US6846539B2 (en) | 2001-01-26 | 2005-01-25 | Memc Electronic Materials, Inc. | Low defect density silicon having a vacancy-dominated core substantially free of oxidation induced stacking faults |
| US7217320B2 (en) | 2001-01-26 | 2007-05-15 | Memc Electronics Materials, Inc. | Low defect density silicon having a vacancy-dominated core substantially free of oxidation induced stacking faults |
| US8216362B2 (en) | 2006-05-19 | 2012-07-10 | Memc Electronic Materials, Inc. | Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during CZ growth |
| JP2008034849A (ja) * | 2006-07-27 | 2008-02-14 | Siltronic Ag | 欠陥が減少した領域を有する単結晶半導体ウェーハおよびその製造方法 |
| US8216361B2 (en) | 2006-07-27 | 2012-07-10 | Siltronic Ag | Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it |
| WO2012120789A1 (ja) * | 2011-03-08 | 2012-09-13 | 信越半導体株式会社 | シリコン単結晶ウェーハ |
| JP2012188293A (ja) * | 2011-03-08 | 2012-10-04 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウェーハ |
| CN106192000A (zh) * | 2011-03-08 | 2016-12-07 | 信越半导体股份有限公司 | 单晶硅晶片 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69703028T2 (de) | 2001-05-03 |
| JP4020987B2 (ja) | 2007-12-12 |
| KR100453850B1 (ko) | 2005-01-15 |
| EP0875607A4 (en) | 1999-04-14 |
| EP0875607A1 (en) | 1998-11-04 |
| WO1997026393A1 (fr) | 1997-07-24 |
| KR19990077345A (ko) | 1999-10-25 |
| DE69703028D1 (de) | 2000-10-12 |
| US6120749A (en) | 2000-09-19 |
| EP0875607B1 (en) | 2000-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4020987B2 (ja) | ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法 | |
| JP3943717B2 (ja) | シリコン単結晶ウエーハ及びその製造方法 | |
| US6348180B1 (en) | Silicon single crystal wafer having few crystal defects | |
| US6077343A (en) | Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it | |
| US6120599A (en) | Silicon single crystal wafer having few crystal defects, and method for producing the same | |
| JP3919308B2 (ja) | 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ | |
| US6174364B1 (en) | Method for producing silicon monocrystal and silicon monocrystal wafer | |
| JP2001146498A (ja) | シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ | |
| JP3692812B2 (ja) | 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法 | |
| WO2001027362A1 (fr) | Microplaquette epitaxiale, silicium monocristallin a cet effet, procede de production et d'evaluation | |
| JPH11199386A (ja) | シリコン単結晶の製造方法およびシリコン単結晶ウエーハ | |
| JP3634133B2 (ja) | 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ | |
| JP2000154093A (ja) | 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法 | |
| JPH0393700A (ja) | シリコン単結晶の熱処理方法および装置ならびに製造装置 | |
| JP4218080B2 (ja) | シリコン単結晶ウエーハ及びその製造方法 | |
| JP2003321297A (ja) | シリコン単結晶の製造方法及びシリコン単結晶ウェーハ | |
| JPH09202684A (ja) | 結晶欠陥が少ないシリコン単結晶の製造方法およびこの方法で製造されたシリコン単結晶 | |
| JP2005119964A (ja) | 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法 | |
| JP2003209115A (ja) | シリコンウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040206 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040217 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040409 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |