JPH09200046A - Phase difference control pll circuit - Google Patents

Abstract

PROBLEM TO BE SOLVED: To obtain a PLL circuit fine-adjusting a phase difference of input and output voltages by changing a reference voltage applied to a noninverting input terminal of an operational amplifier of a PLL circuit. SOLUTION: In the PLL circuit with a loop of series connection consisting of a phase comparator, a low-pass filter(LPF), a voltage controlled oscillator(VCO) and a frequency divider, the LPF is made up of an operational amplifier. The phase comparator detects a phase difference between an input signal fS and an output signal fO of the VCO to provide a difference signal voltage. The difference signal voltage eliminates high frequency components not required for the LPF and the resulting voltage is fed to the VCO as a control voltage. The VCO is operated that a difference between the oscillated frequency fO and the input signal frequency fO is reduced. When the difference between the frequencies fO and fS is comparatively small, the frequency fO is locked to the frequency fS and then the phase difference is zero. The LPF is acts like an integrated active filter in which a series RC circuit as a feedback circuit is inserted between an output terminal and an inverting input terminal of the operational amplifier of the LPF and a reference voltage is applied to a noninverting input terminal. The phase difference between the input signal and the output signal of the PLL circuit is fineadjusted by varying the reference voltage.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明はＰＬＬ回路に関し、
特に、演算増幅器（以下、オペアンプと云う）で構成し
たＬＰＦの非反転入力端子の印加電圧で入出力の位相差
を調整したＰＬＬ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PLL circuit,
In particular, the present invention relates to a PLL circuit in which an input / output phase difference is adjusted by an applied voltage to a non-inverting input terminal of an LPF composed of an operational amplifier (hereinafter referred to as an operational amplifier).

【０００２】[0002]

【従来の技術】従属同期方式を用いるデジタル網では、
ネットワーク内の高安定な基準クロックから必要な各種
周波数を生成してデータの交換、分配および多重化等を
行っている。この様なネットワークに接続する機器は、
基準クロックから必要な各種クロックを生成するためＰ
ＬＬ（Phase Locked Loop）回路を用いるのが一般的で
ある。入力信号から生成される出力信号波は、入力信号
と周波数及び位相関係を明確にしておく必要があるた
め、上記ＰＬＬ回路には出力信号を一定量だけ遅延させ
る位相差調整用機能がある。これらの機能を実現するた
めに、従来のＰＬＬ回路では図３に示すように位相比較
器（Phase Comparator）、ＬＰＦ（Low Passfilter）、
ＶＣＯ（Voltage Controlled Oscillator）、分周器（D
ivider）を直列接続しループを構成し、更に、遅延回路
（Delay Circuit）を並列接続してＰＬＬ回路を構成し
ていた。2. Description of the Related Art In a digital network using a slave synchronization system,
Various necessary frequencies are generated from a highly stable reference clock in the network to exchange, distribute and multiplex data. Devices connected to such networks are
P to generate various required clocks from the reference clock
Generally, an LL (Phase Locked Loop) circuit is used. Since it is necessary to clarify the frequency and phase relationship between the output signal wave generated from the input signal and the input signal, the PLL circuit has a phase difference adjusting function for delaying the output signal by a certain amount. In order to realize these functions, in the conventional PLL circuit, a phase comparator (Phase Comparator), LPF (Low Passfilter),
VCO (Voltage Controlled Oscillator), frequency divider (D
(ivider) is connected in series to form a loop, and further a delay circuit (Delay Circuit) is connected in parallel to form a PLL circuit.

【０００３】図３においてはＶＣＯの出力を分周器と遅
延回路とに入力し、遅延回路には更に分周器の出力を入
力することによって、所望の位相差の出力信号を得る。
この場合、ＶＣＯ出力は位相差の調整量を可変する際の
基準時間となり、分周器出力は所望の出力周波数クロッ
クとなる。遅延回路は分周器出力を任意のＶＣＯ出力の
波長の整数倍だけ遅らせる。また、分周器の役割の１つ
はＶＣＯの出力周波数を所定の分周比で分周し入力周波
数にロックさせるため出力端子ａから出力を位相比較器
に供給することと、他はＶＣＯの出力を任意の分周器比
で分周し出力端子ｂから所望の種々の出力周波数を得る
ためである。図４に示すＰＬＬ回路は図３に示したＰＬ
Ｌ回路の遅延回路をシフトレジスターに置き換えた回路
である。シフトレジスターの機能は良く知られているよ
うにクロック周波数で出力周波数を遅延させることであ
る。In FIG. 3, the output of the VCO is input to the frequency divider and the delay circuit, and the output of the frequency divider is further input to the delay circuit to obtain an output signal having a desired phase difference.
In this case, the VCO output serves as a reference time for varying the adjustment amount of the phase difference, and the frequency divider output serves as a desired output frequency clock. The delay circuit delays the divider output by an integral multiple of the wavelength of any VCO output. Further, one of the roles of the frequency divider is to supply the output from the output terminal a to the phase comparator in order to divide the output frequency of the VCO at a predetermined frequency division ratio and lock it at the input frequency, and the other one. This is because the output is divided by an arbitrary divider ratio to obtain various desired output frequencies from the output terminal b. The PLL circuit shown in FIG. 4 is the PL circuit shown in FIG.
This is a circuit in which the delay circuit of the L circuit is replaced with a shift register. The function of the shift register is to delay the output frequency by the clock frequency, as is well known.

【０００４】[0004]

【発明が解決しようとする課題】しかしながら、上記構
成のＰＬＬ回路は前記遅延量を段階的に変化させるもの
であり、その分解能はＶＣＯの出力信号の波長で決まる
ため、位相調整を行うには少なくともＶＣＯの周波数を
所望の出力周波数の２〜数十倍に上げないと実用的な調
整ができなかった。前記位相差を微調整しようとすると
さらにＶＣＯ出力周波数を上げることが必要となり、Ｐ
ＬＬ回路の出力周波数の上限性能がＶＣＯによって制限
されると云う問題があった。さらに、ＰＬＬ回路の基本
構成である位相比較器、ＬＰＦ、ＶＣＯおよび分周器の
他に遅延回路を付加することになり、回路構成が大きく
なると云う問題もあった。However, the PLL circuit having the above-described configuration changes the delay amount stepwise, and its resolution is determined by the wavelength of the output signal of the VCO, so at least phase adjustment is required. Practical adjustment could not be made unless the VCO frequency was raised to 2 to several tens of times the desired output frequency. In order to finely adjust the phase difference, it is necessary to further increase the VCO output frequency.
There is a problem that the upper limit performance of the output frequency of the LL circuit is limited by the VCO. Further, a delay circuit is added in addition to the phase comparator, the LPF, the VCO, and the frequency divider, which are the basic configuration of the PLL circuit, which causes a problem that the circuit configuration becomes large.

【０００５】[0005]

【課題を解決するための手段】位相比較器、ＬＰＦ、Ｖ
ＣＯ及び分周器によって構成し且つ、オペアンプを用い
て前記ＬＰＦを実現したＰＬＬ回路においてオペアンプ
の基準電圧を調整することにより所望の入出力位相差を
得られるようにしたＰＬＬ回路。Means for Solving the Problems Phase comparator, LPF, V
A PLL circuit configured by a CO and a frequency divider, in which a desired input / output phase difference can be obtained by adjusting a reference voltage of the operational amplifier in a PLL circuit using the operational amplifier to realize the LPF.

【０００６】[0006]

【発明の実施の形態】以下、本発明を図面に示した実施
の形態に基づいて詳細に説明する。本発明の理解を助け
るため、実施の形態例の説明に先だってＰＬＬ回路につ
いて簡単に述べる。ＰＬＬ回路は入力信号に位相同期し
た発振出力がえられる位相同期回路である。図５に基本
的なブロック図を示すが、位相比較器は入力信号ｆｓと
ＶＣＯ（電圧制御発振器）の出力ｆ₀との位相差を検出
して差信号電圧を出力する。差信号電圧はＬＰＦ（低域
フィルタ）で不要な高周波分を除去した後、ＶＣＯの制
御電圧端子に加えられ、ＶＣＯでは発振周波数ｆ₀を入
力信号ｆｓとの差が縮まるように動作する。従って、ｆ
ｓとｆ₀との差が比較的近ければｆ₀はｆｓにロックし、
その位相差も０になる。実際にはＰＬＬ回路は回路構成
が複雑であるが、現在では、全ブロックをＩＣ化したも
のが市販されており、周波数を扱う種々の回路例えば、
シンセサイザー、ＴＶ受像機のＡＦＣや標準信号発生器
等に広く応用されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on an embodiment shown in the drawings. In order to facilitate understanding of the present invention, a PLL circuit will be briefly described before describing the embodiment. The PLL circuit is a phase-locked circuit that can obtain an oscillation output in phase with the input signal. Although a basic block diagram is shown in FIG. 5, the phase comparator detects the phase difference between the input signal fs and the output f ₀ of the VCO (voltage controlled oscillator) and outputs a difference signal voltage. The difference signal voltage is applied to the control voltage terminal of the VCO after removing unnecessary high frequency components by an LPF (low pass filter), and the VCO operates so that the difference between the oscillation frequency f ₀ and the input signal fs is reduced. Therefore, f
If the difference between s and f ₀ is relatively close, then f ₀ locks to fs,
The phase difference also becomes zero. Actually, the circuit configuration of the PLL circuit is complicated, but at present, an IC in which all blocks are integrated is commercially available, and various circuits that handle frequencies, for example,
Widely used in synthesizers, AFCs for TV receivers, standard signal generators, etc.

【０００７】位相比較器としてはＩＣ化に適したディジ
タル形位相比較器や二重平衡チョッパ形位相比較器等が
あり、ＶＣＯの代表的なものとしてエミッタ結合形マル
チバイブレータやシュミットトリガ形回路等がある。ま
た、ＬＰＦは位相比較器からの雑音や不要な高周波成分
を除去する他、系か何らか原因でロックからはずれを生
じた場合には保持回路として動作する。具体的にはＲＣ
フィルタの他に回路動作が安定なＲＣアクティブフィル
タが用いられる。As the phase comparator, there are a digital type phase comparator suitable for integration into an IC, a double balanced chopper type phase comparator and the like, and a typical VCO is an emitter coupled multivibrator and a Schmitt trigger type circuit. is there. The LPF removes noise and unnecessary high-frequency components from the phase comparator, and also operates as a holding circuit when the system is out of lock due to some cause. Specifically RC
In addition to the filter, an RC active filter whose circuit operation is stable is used.

【０００８】図１に示したＰＬＬ回路は位相比較器、Ｌ
ＰＦ、ＶＣＯおよび分周器の直列接続で閉ループを構成
している。位相比較器、ＶＣＯおよび分周器について
は、一般的に用いられている回路でよい。前述したよう
に従属同期方式を用いるデジタル網では、基準信号から
生成される各種信号波は、基準信号と周波数及び位相関
係を明確にしておく必要があるため、位相調整機能を追
加してある。本発明の特徴はＬＰＦにあり、オペアンプ
の出力と反転入力端の間に帰還回路として直列ＲＣ回路
を挿入し非反転入力端に基準電圧を印加した積分型アク
ティブフィルタであって、さらにＰＬＬ回路の入出力信
号間位相差を調整するために基準電圧を任意に可変出来
るようにしたものである。例えば、非反転入力端に可変
分圧器を接続しこれによって基準電圧を可変し、簡単に
所望の位相差を得ることができる。このように極めて簡
単な構成で入力の位相差調整が可能となる。The PLL circuit shown in FIG. 1 is a phase comparator, L
The PF, VCO and divider are connected in series to form a closed loop. The phase comparator, VCO, and frequency divider may be commonly used circuits. As described above, in the digital network using the slave synchronization system, the phase adjustment function is added because it is necessary to clarify the frequency and phase relationship between the various signal waves generated from the reference signal and the reference signal. A feature of the present invention resides in the LPF, which is an integral type active filter in which a series RC circuit is inserted as a feedback circuit between the output of the operational amplifier and the inverting input terminal and a reference voltage is applied to the non-inverting input terminal. The reference voltage can be arbitrarily changed to adjust the phase difference between the input and output signals. For example, it is possible to easily obtain a desired phase difference by connecting a variable voltage divider to the non-inverting input terminal to change the reference voltage. In this way, it is possible to adjust the input phase difference with an extremely simple configuration.

【０００９】本発明は図１のＰＬＬ回路におけるＬＰＦ
の構成に関するものであり、ＬＰＦ以外の装置は従来と
同様な動作を行う。本発明の動作原理について位相比較
器も含めた図２を用いて詳細に説明する。図２において
θｓは入力信号（基準信号）の位相、θ₀は比較信号
（出力信号）の位相、αθは位相比較器の出力およびＲ
１、Ｒ２及びＣ２はオペアンプを用いたアクティブフィ
ルタを構成する抵抗及びコンデンサの素子値とする。ま
たＹはフィルタの出力、ｘは非反転入力端子に印加する
位相差調整電圧である。The present invention is an LPF in the PLL circuit of FIG.
The device other than the LPF operates in the same manner as the conventional one. The operating principle of the present invention will be described in detail with reference to FIG. 2 including the phase comparator. In FIG. 2, θs is the phase of the input signal (reference signal), θ ₀ is the phase of the comparison signal (output signal), αθ is the output of the phase comparator and R
1, R2 and C2 are element values of a resistor and a capacitor that form an active filter using an operational amplifier. Y is the output of the filter, and x is the phase difference adjustment voltage applied to the non-inverting input terminal.

【００１０】図２において位相比較器出力は２つの入力
信号の位相差（θ₀−θｓ）に比例した出力αθとな
る。即ち、αを任意の比例定数としてIn FIG. 2, the phase comparator output is an output αθ proportional to the phase difference (θ ₀ −θs) between the two input signals. That is, let α be an arbitrary constant of proportionality

【００１１】[0011]

【数１】 [Equation 1]

【００１２】の様に表される。また、後段のアクティブ
フィルタは入力αθに対して出力Ｙを得る。式で表すと[0012] Further, the active filter in the latter stage obtains the output Y for the input αθ. Expressed as an expression

【００１３】[0013]

【数２】 [Equation 2]

【００１４】となる。ここでｘ＝０であれば、通常の完
全積分型フィルタとなる。いま、ｘ＝α・Δθなる電圧
を加えると、出力Ｙは## EQU1 ## If x = 0 here, it becomes a normal perfect integral type filter. Now, when a voltage x = α · Δθ is applied, the output Y is

【００１５】[0015]

【数３】 (Equation 3)

【００１６】となる。ＰＬＬはロック状態で出力Ｙが一
定値Ｃに収束するので、この状態では## EQU1 ## In the PLL, the output Y converges to a constant value C in the locked state, so in this state

【００１７】[0017]

【数４】 (Equation 4)

【００１８】が成り立つ。よってThe following holds. Therefore

【００１９】[0019]

【数５】 (Equation 5)

【００２０】従ってTherefore,

【００２１】[0021]

【数６】 (Equation 6)

【００２２】となり、位相差（θ₀−θｓ）はΔθで安
定する。Δθはｘの変数であるから非反転入力端子に印
加する電圧を可変することによって、任意の位相差を設
定することが出来る。Therefore, the phase difference (θ ₀ −θs) stabilizes at Δθ. Since Δθ is a variable of x, an arbitrary phase difference can be set by changing the voltage applied to the non-inverting input terminal.

【００２３】例えば、入力信号の位相をθｓ、比較信号
の位相をθ₀とし、この２信号の位相差としてπ／４[ra
d]を得ようとする場合にはFor example, the phase of the input signal is θs, the phase of the comparison signal is θ _0, and the phase difference between the two signals is π / 4 [ra].
When trying to get d]

【００２４】[0024]

【数７】 (Equation 7)

【００２５】ボルトの電圧を印加すればよい。上述した
ように、本発明のＰＬＬ回路を用いれば基準信号に対し
種々の位相差を有する種々の周波数の出力信号を得るこ
とが容易にできる。A voltage of volt may be applied. As described above, using the PLL circuit of the present invention makes it possible to easily obtain output signals of various frequencies having various phase differences with respect to the reference signal.

【００２６】[0026]

【発明の効果】本発明は、以上説明したように構成した
ので、従来に比べて本発明のＰＬＬ回路はオペアンプの
非反転入力端子に印加する基準電圧を変化させることに
より、ＰＬＬ回路の入出力信号の位相差を容易に微調整
することが出来、簡単な構成でしかも高精度の調整がで
きる。Since the present invention is configured as described above, the PLL circuit of the present invention is different from the conventional one in that the reference voltage applied to the non-inverting input terminal of the operational amplifier is changed to input / output the PLL circuit. The phase difference between the signals can be easily finely adjusted, and the adjustment can be performed with a simple configuration and with high accuracy.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明のＬＰＦを含んで構成したＰＬＬ回路の
ブロック図を示す図である。FIG. 1 is a diagram showing a block diagram of a PLL circuit including an LPF of the present invention.

【図２】本発明のオペアンプを用いた積分型ＬＰＦと位
相比較器のブロック図を示す図である。FIG. 2 is a diagram showing a block diagram of an integral LPF using an operational amplifier according to the present invention and a phase comparator.

【図３】遅延回路を含んだ従来のＰＬＬ回路のブロック
図を示す図である。FIG. 3 is a diagram showing a block diagram of a conventional PLL circuit including a delay circuit.

【図４】シフトレジスタを含む従来のＰＬＬ回路のブロ
ック図を示す図である。FIG. 4 is a diagram showing a block diagram of a conventional PLL circuit including a shift register.

【図５】ＰＬＬ回路の動作原理を説明するブロック図示
す図である。FIG. 5 is a block diagram illustrating the operating principle of the PLL circuit.

【符号の説明】[Explanation of symbols]

θｓ……入力信号の位相 θ₀……比較信号の位相 αθ……位相比較器の出力 Ｒ１、Ｒ２……抵抗 Ｃ２……コンデンサ Ｙ……アクティブフィルタの出力 ｘ……位相差調整電圧θs …… Phase of input signal θ ₀ …… Phase of comparison signal α θ …… Output of phase comparator R1, R2 …… Resistor C2 …… Capacitor Y …… Output of active filter x …… Phase difference adjustment voltage

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】位相比較器、ＬＰＦ、ＶＣＯ及び分周器を
直列接続しループを構成したＰＬＬ回路において、前記
ＬＰＦをオペアンプを用いて構成すると共に前記オペア
ンプの基準電圧を調整することにより所望の入出力位相
差を得られるようにしたことを特徴とする位相差制御Ｐ
ＬＬ回路。1. A PLL circuit in which a phase comparator, an LPF, a VCO, and a frequency divider are connected in series to form a loop, and the LPF is configured by using an operational amplifier and a reference voltage of the operational amplifier is adjusted to obtain a desired value. Phase difference control P characterized by being able to obtain an input / output phase difference
LL circuit.