JPH09191643A - スイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 負荷変動や入力電圧変動に対してスイッチン
グ電源装置のスイッチング素子のオン・オフ動作を安定
に制御する。 【解決手段】 本発明によるスイッチング電源装置は、
ＭＯＳ-ＦＥＴ３の１周期のオン・オフ動作期間内に過
電流検出用抵抗８からの帰還電流を制御回路９の帰還信
号入力端子９aへバイパスして制御回路９に負帰還をか
ける帰還電流バイパス用コンデンサ５１を制御回路９の
帰還信号入力端子９aと過電流検出用抵抗８との間に接
続したことを特徴とする。このスイッチング電源装置で
は、ＭＯＳ-ＦＥＴ３の１周期のオン・オフ動作期間内
において、電流検出用抵抗８からの帰還電流が帰還電流
バイパス用コンデンサ５１を通して制御回路９の帰還信
号入力端子９aへ流れ、制御回路９に負帰還がかかるの
で、負荷７の変動や直流電源１の電圧変動に対して制御
回路９の動作が安定し、ＭＯＳ-ＦＥＴ３のオン・オフ
動作を安定に制御することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、負荷変動や入力電
圧変動に対してスイッチング素子のオン・オフ動作を安
定に制御することができるスイッチング電源装置に関す
るものである。

【０００２】

【従来の技術】従来のスイッチング電源装置は、例えば
図８に示すように、直流電源１と、１次〜３次巻線２a
〜２cを有するトランス２と、直流電源１の両端に直列
接続されたトランス２の１次巻線２a及びスイッチング
素子としてのＭＯＳ-ＦＥＴ３と、トランス２の２次巻
線２bに整流用ダイオード４及び平滑コンデンサ５から
成る整流平滑回路６を介して接続される負荷７と、ＭＯ
Ｓ-ＦＥＴ３と直列に接続されかつＭＯＳ-ＦＥＴ３に流
れる電流をそれに対応する電圧として検出する過電流検
出手段としての過電流検出用抵抗８と、負荷７の電圧の
制御信号を入力する帰還信号入力端子９a及び過電流検
出用抵抗８の検出電圧を入力する過電流検出端子９bを
有しかつ負荷７に供給される直流出力電圧が一定となる
ように負荷７の電圧に応じてＭＯＳ-ＦＥＴ３のオン・
オフ期間を制御する制御回路９とを備えている。また、
図８に示すスイッチング電源装置では、負荷７の両端の
電圧を検出しかつ発光部１０a及び受光部１０bを有する
フォトカプラ１０を介して制御回路９の帰還信号入力端
子９aに電圧制御信号を出力する負荷電圧検出回路１１
と、直流電源１の正（＋）極端子と制御回路９の電源端
子９cとの間に接続された起動用抵抗１２と、トランス
２の３次巻線２cと整流用ダイオード１３と平滑コンデ
ンサ１４とから成りかつ制御回路９の起動後に平滑コン
デンサ１４の両端から制御回路９の電源端子９cに駆動
用電力を供給する制御電源回路１５とを備えている。フ
ォトカプラ１０の発光部１０aは平滑コンデンサ５の正
（＋）端と負荷電圧検出回路１１の検出出力端子１１c
との間に直列抵抗を介して接続され、フォトカプラ１０
の受光部１０bは制御電源回路１５の平滑コンデンサ１
４の正（＋）端と制御回路９の帰還信号入力端子９aと
の間に接続されている。なお、特に図示はしないが、直
流電源１は実際には商用交流電源と、商用交流電源の商
用交流電圧を直流電圧に変換する整流回路とにより構成
される。勿論、直流電源１として乾電池やバッテリ等も
使用可能である。

【０００３】制御回路９は、図９に示すように、電源端
子９cに接続されたスタート回路及び制御回路用レギュ
レータ２１と、非反転入力端子２２a及び反転入力端子
２２bを有するコンパレータ２２と、スタート回路及び
制御回路用レギュレータ２１とコンパレータ２２の反転
入力端子２２b及び比較出力端子２２cとの間に接続され
たオフ幅制御回路２３と、帰還信号入力端子９aとコン
パレータ２２の非反転入力端子２２a及び比較出力端子
２２cとの間に接続されたオン幅制御回路２４と、スタ
ート回路及び制御回路用レギュレータ２１とオフ幅制御
回路２３との間に接続された基準電源２５と、スタート
回路及び制御回路用レギュレータ２１に接続された電源
入力端子２６a及びコンパレータ２２の比較出力端子２
２cに接続されたパルス信号入力端子２６b及びＭＯＳ-
ＦＥＴ３のゲート端子に接続された制御信号出力端子２
６cを有する駆動回路２６と、過電流検出端子９bと駆動
回路２６の変調パルス信号入力端子２６bとの間に接続
されかつ誤差増幅器２７及び基準電源２８から成る過電
流検出回路２９とから構成されている。オフ幅制御回路
２３はコンデンサ３０と、抵抗３１〜３３と、トランジ
スタ３４と、ダイオード３５、３６とから成り、オン幅
制御回路２４はコンデンサ３７と、トランジスタ３８、
３９と、ＮＯＴゲート４０と、直列抵抗４１とから成
る。また、負荷電圧検出回路１１は、図１０に示すよう
に、負荷電圧入力端子１１a、１１b間に接続された２つ
の分圧用抵抗４２、４３と、ベース端子が分圧用抵抗４
２、４３の接続点に接続されかつコレクタ端子が検出出
力端子１１cに接続された誤差増幅用トランジスタ４４
と、分圧用抵抗４３及び誤差増幅用トランジスタ４４の
エミッタ端子間に接続された定電圧ダイオード４５と、
分圧用抵抗４２及びトランジスタ４４のエミッタ端子間
に接続された抵抗４６とから構成されている。

【０００４】上記の構成において、直流電源１より電力
供給が開始されると、起動用抵抗１２を介して制御電源
回路１５の平滑コンデンサ１４が充電されると共に制御
回路９の電源端子９cに電圧が印加され、制御回路９内
のスタート回路及び制御回路用レギュレータ２１が動作
を開始する。制御電源回路１５の平滑コンデンサ１４の
充電電圧が所定値に達して制御回路９内のスタート回路
及び制御回路用レギュレータ２１の出力電圧が所定値に
なると、定電圧ダイオード等から成る基準電源２５から
基準電圧Ｖ_REF（約６.３Ｖ）が出力され、オフ幅制御回
路２３の抵抗３３を介してコンパレータ２２の非反転入
力端子２２aに付与される。これと同時に、オフ幅制御
回路２３のトランジスタ３４がオン状態になり、スター
ト回路及び制御回路用レギュレータ２１の出力電圧でオ
フ幅制御回路２３のコンデンサ３０が充電される。オフ
幅制御回路２３のコンデンサ３０は、基準電源２５の基
準電圧Ｖ_REFからトランジスタ３４のベース−エミッタ
間電圧Ｖ_BEとダイオード３５の電圧Ｖ_Fとの和を差し引
いた値（約５Ｖ）まで短い立上り時間（約０.５μｓ）
で充電され、コンパレータ２２の反転入力端子２２bに
付与される。したがって、このときの非反転入力端子２
２aの電圧は反転入力端子２２bの電圧よりも高いので、
コンパレータ２２の比較出力端子２２cから出力される
変調パルス信号の電圧が高（Ｈ）レベルとなる。この変
調パルス信号が駆動回路２６の変調パルス信号入力端子
２６bに入力されると、制御信号出力端子２６cから出力
される制御パルス信号の電圧が高レベルとなり、ＭＯＳ
-ＦＥＴ３がオン状態となる。

【０００５】一方、オン幅制御回路２４のコンデンサ３
７の充電時定数はオフ幅制御回路２３のコンデンサ３０
の充電時定数よりも十分に大きく設定されているので、
コンデンサ３７の充電電圧がＭＯＳ-ＦＥＴ３のオン期
間中に緩やかに上昇する。なお、ＭＯＳ-ＦＥＴ３のオ
ン期間中はコンパレータ２２の比較出力が高レベル、オ
ン幅制御回路２４のＮＯＴゲート４０の出力が低レベ
ル、トランジスタ３９がオフ状態であるので、コンデン
サ３７が放電することはない。オン幅制御回路２４のコ
ンデンサ３７の充電電圧がトランジスタ３８の閾値電圧
（０.７〜０.８Ｖ程度）を越えると、トランジスタ３８
がオン状態となるので、コンパレータ２２の非反転入力
端子２２aの電圧が急激に降下する。このとき、コンパ
レータ２２の非反転入力端子２２aの電圧が反転入力端
子２２bの電圧よりも低くなるので、コンパレータ２２
の比較出力端子２２cから出力される変調パルス信号の
電圧が高（Ｈ）レベルから低（Ｌ）レベルとなる。この
変調パルス信号が駆動回路２６の変調パルス信号入力端
子２６bに入力されると、制御信号出力端子２６cから出
力される制御パルス信号の電圧が高レベルから低レベル
となり、ＭＯＳ-ＦＥＴ３がオン状態からオフ状態とな
る。これにより、オフ幅制御回路２３のダイオード３６
が導通状態となり、ＭＯＳ-ＦＥＴ３のオフ期間中には
コンパレータ２２の非反転入力端子２２aの電圧が
｛（Ｖ_REF−Ｖ_F)・Ｒ₃₂／（Ｒ₃₂＋Ｒ₃₃）｝＋Ｖ_Fにな
り、所定の電圧レベル（約３Ｖ）に固定される。ここ
で、Ｒ₃₂、Ｒ₃₃は抵抗３２、３３の抵抗値を示し、Ｖ_F
はオフ幅制御回路２３のダイオード３５、３６の順方向
電圧を示す。また、コンパレータ２２の比較出力が低レ
ベルのときは、オン幅制御回路２４のＮＯＴゲート４０
の出力が高レベルとなりトランジスタ３９がオン状態に
なるので、オン幅制御回路２４のコンデンサ３７が急激
に放電し、コンデンサ３７の電圧が急激に降下する。

【０００６】ＭＯＳ-ＦＥＴ３のオフ期間中は、コンパ
レータ２２の非反転入力端子２２aの電圧が反転入力端
子２２bの電圧よりも低いので、オフ幅制御回路２３の
トランジスタ３４及びダイオード３５が逆バイアス状態
となり、コンデンサ３０の充電が停止される。その後、
コンデンサ３０はＣ₃₀・Ｒ₃₁（Ｃ₃₀：コンデンサ３０の
静電容量、Ｒ₃₁：抵抗３１の抵抗値）の放電時定数で放
出され、コンデンサ３０の電圧、即ちコンパレータ２２
の反転入力端子２２bの電圧が緩やかに降下する。ＭＯ
Ｓ-ＦＥＴ３のオフ期間中における非反転入力端子２２a
の電圧は所定の電圧レベル（約３Ｖ）に固定され、オフ
幅制御回路２３のコンデンサ３０の放電時定数は一定で
あるので、コンパレータ２２の反転入力端子２２bの電
圧が非反転入力端子２２aの電圧（約３Ｖ）になるまで
の時間幅、即ちＭＯＳ-ＦＥＴ３のオフ期間の幅は一定
である。

【０００７】コンパレータ２２の反転入力端子２２bの
電圧が非反転入力端子２２aの電圧よりも低くなると、
コンパレータ２２の比較出力端子２２cから出力される
変調パルス信号の電圧が再び低レベルから高レベルとな
るので、ＭＯＳ-ＦＥＴ３が再びオフ状態からオン状態
となり、以降は前述と同一の動作が繰り返される。これ
によって、ＭＯＳ-ＦＥＴ３がオン・オフ動作され、ト
ランス２の１次巻線２aに直流電源１の電圧を断続的に
印加して交流電圧を発生する。トランス２の１次巻線２
aに発生した交流電圧により、２次巻線２bに降圧又は昇
圧された交流電圧が誘起される。これと同時に、トラン
ス２の３次巻線２cにも交流電圧が誘起され、この交流
電圧は制御電源回路１５の整流用ダイオード１３及び平
滑コンデンサ１４により整流及び平滑され、電源端子９
aを通して制御回路９に直流電圧が供給される。トラン
ス２の２次巻線２bに誘起された交流電圧は整流平滑回
路６の整流用ダイオード４及び平滑コンデンサ５により
整流及び平滑され、負荷７に降圧又は昇圧された直流電
圧が供給される。

【０００８】負荷７の両端の電圧は、負荷電圧検出回路
１１の２つの分圧用抵抗４２、４３により分圧され、そ
の分圧点の電圧が誤差増幅用トランジスタ４４のベース
端子に入力され、誤差増幅用トランジスタ４４のエミッ
タ端子に接続された定電圧ダイオード４５の電圧と分圧
用抵抗４２、４３の分圧点の電圧との差に対応する電圧
が誤差増幅用トランジスタ４４のコレクタ端子に発生す
る。これにより、誤差増幅用トランジスタ４４のコレク
タ端子の電圧に応じて検出出力端子１１cに接続された
フォトカプラ１０の発光部１０aが発光し、受光部１０b
に制御電流が流れる。フォトカプラ１０の受光部１０b
の出力は、電圧制御信号として制御回路９の帰還信号入
力端子９aに入力され、直列抵抗４１を介してオン幅制
御回路２４のコンデンサ３７を充電する。このとき、負
荷７の両端の電圧に反比例してフォトカプラ１０の受光
部１０bの抵抗が変化するので、オン幅制御回路２４の
コンデンサ３７の充電時定数が負荷７の両端の電圧に反
比例して変化する。即ち、負荷７が過負荷状態となり、
負荷７の両端の電圧が低くなると、フォトカプラ１０の
受光部１０bの抵抗が大きくなるので、オン幅制御回路
２４のコンデンサ３７の充電時定数が大きくなる。これ
とは逆に、負荷７が軽負荷状態となり、負荷７の両端の
電圧が高くなると、フォトカプラ１０の受光部１０bの
抵抗が小さくなるので、オン幅制御回路２４のコンデン
サ３７の充電時定数が小さくなる。このため、負荷７の
両端の電圧が低くなるとオン幅制御回路２４のコンデン
サ３７の充電速度が遅くなり、負荷７の両端の電圧が高
くなるとオン幅制御回路２４のコンデンサ３７の充電速
度が早くなる。したがって、オン幅制御回路２４のコン
デンサ３７の充電速度が遅いときはコンパレータ２４の
比較出力端子２２cから出力される変調パルス信号のオ
ン期間の幅が広くなり、オン幅制御回路２４のコンデン
サ３７の充電速度が早いときはコンパレータ２４の比較
出力端子２２cから出力される変調パルス信号のオン期
間の幅が狭くなる。これによって、ＭＯＳ-ＦＥＴ３の
ゲート端子に付与する制御パルス信号のパルス幅が制御
される。また、ＭＯＳ-ＦＥＴ３のオフ期間の幅は略一
定に保持されているので、ＭＯＳ-ＦＥＴ３のゲート端
子に付与する制御パルス信号のオン期間の幅を制御する
ことにより、負荷５に供給される直流電圧が一定に保持
される。

【０００９】ＭＯＳ-ＦＥＴ３に流れる電流は、過電流
検出用抵抗８によりその電流に対応した電圧として検出
され、制御回路９の過電流検出端子９bに入力される。
過電流検出端子９bに入力された検出電圧は、過電流検
出回路２９の誤差増幅器２７の反転入力端子に入力さ
れ、非反転入力端子に接続された制限電流値に対応した
電圧を与える基準電源２８の基準電圧と比較される。負
荷７が過負荷状態になり、ＭＯＳ-ＦＥＴ３に流れる電
流が増大すると、過電流検出端子９bに入力される検出
電圧が基準電源２８の基準電圧より高くなる。このと
き、誤差増幅器２７の比較出力端子の電圧が低レベルと
なり、駆動回路２６の変調パルス信号入力端子２６bに
付与され、制御出力端子２６cから出力される制御信号
の電圧が低レベルとなるので、ＭＯＳ-ＦＥＴ３がオフ
状態となる。これにより、ＭＯＳ-ＦＥＴ３に流れる電
流が制限され、過負荷状態でのＭＯＳ-ＦＥＴ３の保護
が可能となる。

【００１０】

【発明が解決しようとする課題】ところで、図８〜図１
０に示す従来のスイッチング電源装置では、負荷７の変
動や直流電源１の電圧変動によってフォトカプラ１０の
応答遅れが発生することがあるため、これにより定電圧
制御のための帰還制御系の位相が遅れ、制御回路９に負
帰還がかからない場合がある。また、フォトカプラ１０
及び負荷電圧検出回路１１を含む帰還制御系は広い周波
数帯域に亘って大きな利得を有するため、制御回路９に
負帰還がかからない場合、制御回路９内の変調パルス信
号の発振周波数が不安定になり、ＭＯＳ-ＦＥＴ３の１
周期のオン・オフ動作期間内において制御回路９の動作
が安定しない場合がある。然るに、図８〜図１０に示す
スイッチング電源装置では、フォトカプラ１０及び負荷
電圧検出回路１１等の定電圧制御のための帰還制御系の
位相補正及び利得調整が困難であるため、制御回路９に
十分な負帰還をかけることができない。したがって、制
御回路９内の変調パルス信号の発振周波数が変化して動
作が不安定になり、負荷変動や入力電圧変動に対してＭ
ＯＳ-ＦＥＴ３のオン・オフ動作を安定に制御できない
欠点があった。

【００１１】そこで、本発明では負荷の変動や入力電圧
の変動に対してスイッチング素子のオン・オフ動作を安
定に制御できるスイッチング電源装置を提供することを
目的とする。

【００１２】

【課題を解決するための手段】本発明によるスイッチン
グ電源装置は、直流電源と、複数の巻線を有するトラン
スと、前記直流電源の両端に直列接続された前記トラン
スの１次巻線及びスイッチング素子と、前記トランスの
２次巻線に整流平滑回路を介して接続される負荷と、前
記スイッチング素子と直列に接続されかつ前記スイッチ
ング素子に流れる電流をそれに対応する電圧として検出
する過電流検出手段と、前記負荷の電圧の制御信号を入
力する帰還信号入力端子及び前記過電流検出手段の検出
電圧を入力する過電流検出端子を有しかつ前記負荷に供
給される直流出力電圧が一定となるように前記負荷の電
圧に応じて前記スイッチング素子のオン・オフ期間を制
御する制御回路とを備えている。このスイッチング電源
装置では、前記スイッチング素子の１周期のオン・オフ
動作期間内に前記過電流検出手段からの帰還電流を前記
制御回路の帰還信号入力端子へバイパスして前記制御回
路に負帰還をかける帰還電流バイパス手段を前記制御回
路の帰還信号入力端子と前記過電流検出手段との間に接
続している。図示の一実施形態では、前記帰還電流バイ
パス手段は帰還電流バイパス用コンデンサから成る。前
記帰還電流バイパス手段は、帰還電流バイパス用抵抗で
もよく、或いは帰還電流バイパス用コンデンサと帰還電
流バイパス用抵抗との直列回路又は並列回路から構成し
てもよい。また、前記帰還電流バイパス手段は前記過電
流検出手段の両端に直列接続された第１及び第２の帰還
電流バイパス用抵抗の接続点を前記制御回路の帰還信号
入力端子に接続して構成してもよい。更に、前記過電流
検出手段と前記帰還電流バイパス手段との間に抵抗及び
コンデンサから成る低域通過型フィルタ回路を接続して
もよい。

【００１３】負荷が過負荷状態となるように変動した場
合は、負荷の電圧が降下するため、制御回路の帰還信号
入力端子に流れ込む負荷電圧制御のための制御電流が減
少し、制御回路がスイッチング素子のオン期間を広げる
ように動作する。一方、スイッチング素子に流れる電流
は増加し、これに伴って過電流検出手段の電圧降下が大
きくなるため、過電流検出手段から帰還電流バイパス手
段を通して制御回路の帰還信号入力端子に流れ込む帰還
電流が増加する。これにより、制御回路に負帰還がかか
り変調パルス信号の発振周波数が安定するので、スイッ
チング素子の１周期のオン・オフ動作期間内において制
御回路を安定して動作させることができる。また、負荷
が軽負荷状態となるように変動した場合は、前記の場合
と逆の動作が行われ、前記と同様に制御回路に負帰還が
かかり変調パルス信号の発振周波数が安定するので、こ
の場合もスイッチング素子の１周期のオン・オフ動作期
間内において制御回路を安定して動作させることができ
る。したがって、負荷変動や入力電圧変動に対してスイ
ッチング素子のオン・オフ動作を安定に制御することが
できる。

【００１４】

【発明の実施の形態】以下、本発明によるスイッチング
電源装置の一実施形態を図１に基づいて説明する。但
し、図１では図８に示す箇所と実質的に同一の部分には
同一の符号を付し、その説明を省略する。本実施形態の
スイッチング電源装置は、図１に示すように、図８に示
すスイッチング電源装置においてＭＯＳ-ＦＥＴ３の１
周期のオン・オフ動作期間内に過電流検出用抵抗８から
の帰還電流を制御回路９の帰還信号入力端子９aへバイ
パスして制御回路９に負帰還をかける帰還電流バイパス
手段としての帰還電流バイパス用コンデンサ５１を制御
回路９の帰還信号入力端子９aと過電流検出用抵抗８と
の間に接続したものである。その他の構成は、図８に示
すスイッチング電源装置と略同様である。なお、図１に
おける制御回路９及び負荷電圧検出回路１１の内部構成
は、それぞれ図９に示す制御回路９の内部構成及び図１
０に示す負荷電圧検出回路１１の内部構成と略同様であ
るので説明は省略する。

【００１５】次に、図１に示すスイッチング電源装置の
動作について説明する。通常時における動作について
は、先述の図８に示すスイッチング電源装置の動作と略
同様であるので、詳細な説明は省略する。図１に示す回
路において、負荷７が過負荷状態となるように変動する
と、負荷インピーダンスが下がり負荷７の電圧が降下す
るので、負荷電圧検出回路１１内の分圧用抵抗４２、４
３の分圧点の電圧も降下する。このとき、誤差増幅用ト
ランジスタ４４のベース端子に発生する電圧が降下し、
誤差増幅用トランジスタ４４のコレクタ電流が減少する
ので、フォトカプラ１０の発光部１０aの光強度が低下
すると共に受光部１０bに流れる電流が減少し、制御回
路９の帰還信号入力端子９aに流れ込む制御電流が減少
する。このとき、フォトカプラ１０の受光部１０bの抵
抗が大きくなるので、オン幅制御回路２４のコンデンサ
３７の充電時定数が大きくなり、コンデンサ３７の充電
速度が遅くなる。このため、制御回路９はコンパレータ
２２の比較出力端子２２cから出力される変調パルス信
号のオン期間の幅を広げるように動作する。一方、ＭＯ
Ｓ-ＦＥＴ３に流れる電流は増加し、これに伴って過電
流検出用抵抗８の電圧降下が大きくなるので、過電流検
出用抵抗８から帰還電流バイパス用コンデンサ５１を通
して制御回路９の帰還信号入力端子９aに流れ込む帰還
電流が増加する。この帰還電流は直列抵抗４１を通して
オン幅制御回路２４のコンデンサ３７に流れ込み、コン
デンサ３７を充電する。これにより、制御回路９に負帰
還がかかり変調パルス信号の発振周波数が安定するの
で、ＭＯＳ-ＦＥＴ３の１周期のオン・オフ動作期間内
において制御回路９を安定して動作させることができ
る。このときのＭＯＳ-ＦＥＴ３のドレイン−ソース間
電圧Ｖ_DS、ＭＯＳ-ＦＥＴ３に流れる電流Ｉ_D、制御回路
９内の変調パルス信号の電圧即ちコンパレータ２２の比
較出力電圧Ｖ_M、過電流検出用抵抗８に流れる電流Ｉ_R8
及びオン幅制御回路２４のコンデンサ３７の電圧Ｖ_C37
の経時変化をそれぞれ図２(Ａ)〜(Ｅ)に示す。なお、図
２(Ｅ)において、破線部の波形は従来の回路（図８）に
おけるコンデンサ３７の電圧Ｖ_C37の経時変化を示す。

【００１６】また、前記とは逆に負荷７が軽負荷状態と
なるように変動すると、負荷インピーダンスが上がり負
荷７の電圧が上昇するので、負荷電圧検出回路１１内の
誤差増幅用トランジスタ４４のベース端子に発生する電
圧も上昇し、誤差増幅用トランジスタ４４のコレクタ電
流が増加する。これにより、フォトカプラ１０の発光部
１０aの光強度が増加すると共に受光部１０bに流れる電
流が増加するので、制御回路９の帰還信号入力端子９a
に流れ込む制御電流が増加する。このとき、フォトカプ
ラ１０の受光部１０bの抵抗が小さくなるので、オン幅
制御回路２４のコンデンサ３７の充電時定数が小さくな
り、コンデンサ３７の充電速度が早くなる。このため、
制御回路９はコンパレータ２２の比較出力端子２２cか
ら出力される変調パルス信号のオン期間の幅を狭めるよ
うに動作する。一方、ＭＯＳ-ＦＥＴ３に流れる電流は
減少し、これに伴って過電流検出用抵抗８の電圧降下が
小さくなるので、過電流検出用抵抗８から帰還電流バイ
パス用コンデンサ５１を通して制御回路９の帰還信号入
力端子９aに流れ込む帰還電流が減少する。この帰還電
流は直列抵抗４１を通してオン幅制御回路２４のコンデ
ンサ３７に流れ込み、コンデンサ３７を充電する。した
がって、この場合においても制御回路９に負帰還がかか
り変調パルス信号の発振周波数が安定するので、ＭＯＳ
-ＦＥＴ３の１周期のオン・オフ動作期間内において制
御回路９を安定して動作させることができる。このとき
のＭＯＳ-ＦＥＴ３のドレイン−ソース間電圧Ｖ_DS、Ｍ
ＯＳ-ＦＥＴ３に流れる電流Ｉ_D、制御回路９内の変調パ
ルス信号の電圧即ちコンパレータ２２の比較出力電圧Ｖ
_M、過電流検出用抵抗８に流れる電流Ｉ_R8及びオン幅制
御回路２４のコンデンサ３７の電圧Ｖ_C37の経時変化を
それぞれ図３(Ａ)〜(Ｅ)に示す。

【００１７】本実施形態では、ＭＯＳ-ＦＥＴ３の１周
期のオン・オフ動作期間内において、電流検出用抵抗８
からの帰還電流が帰還電流バイパス用コンデンサ５１及
び直列抵抗４１を通して制御回路９内のオン幅制御回路
２４のコンデンサ３７に流れ、コンデンサ３７が充電さ
れて制御回路９に負帰還がかかるので、負荷７の変動や
直流電源１の電圧変動に対して制御回路９の変調パルス
信号の発振周波数が安定し、ＭＯＳ-ＦＥＴ３のオン・
オフ動作を安定に制御することができる。また、ＭＯＳ
-ＦＥＴ３の１周期のオン・オフ動作期間内において制
御回路９に負帰還がかかるので、フォトカプラ１０や負
荷電圧検出回路１１等の定電圧制御のための帰還制御系
の位相補正及び利得調整が容易にできる。

【００１８】図１に示す実施形態のスイッチング電源装
置は変更が可能である。例えば図４に示す実施形態のス
イッチング電源装置は、図１に示す実施形態の回路にお
いて、過電流検出用抵抗８と帰還電流バイパス用コンデ
ンサ５１との間に抵抗５２及びコンデンサ５３から成る
低域通過型フィルタ回路５４を接続したものである。図
４に示す実施形態の回路では、ＭＯＳ-ＦＥＴ３のオン
・オフ動作により過電流検出用抵抗８からの帰還電流に
重畳されるスパイク状のサージ電流及びノイズを低域通
過型フィルタ回路５４により低減して、ＭＯＳ-ＦＥＴ
３のオン・オフ動作をより安定に制御することができる
利点がある。

【００１９】また、図５に示す実施形態のスイッチング
電源装置は、図１に示す実施形態の回路において、帰還
電流バイパス用コンデンサ５１の代わりに、過電流検出
用抵抗８の両端に第１及び第２の帰還電流バイパス用抵
抗５５、５６を直列に接続し、各帰還電流バイパス用抵
抗５５、５６の接続点を制御回路９の帰還信号入力端子
９aに接続して帰還電流バイパス手段を構成したもので
ある。図５に示す実施形態の回路では、第１及び第２の
帰還電流バイパス用抵抗５５、５６の各抵抗値を適宜選
択することにより、過電流検出用抵抗８からの帰還電流
量を自在に調整できる利点がある。

【００２０】また、図６に示す実施形態のスイッチング
電源装置は、図５に示す実施形態の回路において、過電
流検出用抵抗８と第１及び第２の帰還電流バイパス用抵
抗５５、５６で構成された帰還電流バイパス手段との間
に抵抗５２及びコンデンサ５３から成る低域通過型フィ
ルタ回路５４を接続したものである。図６に示す実施形
態の回路では、第１及び第２の帰還電流バイパス用抵抗
５５、５６の各抵抗値を適宜選択することにより過電流
検出用抵抗８からの帰還電流量を自在に調整できると共
に、ＭＯＳ-ＦＥＴ３のオン・オフ動作により発生する
スパイク状のサージ電圧、サージ電流及びノイズを低域
通過型フィルタ回路５４により低減して、ＭＯＳ-ＦＥ
Ｔ３のオン・オフ動作をより安定に制御することができ
る利点がある。

【００２１】本発明の実施態様は上記の各実施形態に限
定されず、更に種々の変更が可能である。例えば図１に
示す実施形態において、帰還電流バイパス用コンデンサ
５１の代わりに図７(Ａ)に示すように帰還電流バイパス
用抵抗５７を接続してもよく、或いは図７(Ｂ)に示すよ
うに帰還電流バイパス用コンデンサ５１と帰還電流バイ
パス用抵抗５７との直列回路を接続するか又は図７(Ｃ)
に示すように帰還電流バイパス用コンデンサ５１と帰還
電流バイパス用抵抗５７との並列回路を接続してもよ
い。また、図４に示す実施形態における帰還電流バイパ
ス用コンデンサ５１についても前記と同様の変更が可能
である。また、上記の各実施形態ではフライバック型の
スイッチング電源装置に適用した例を示したが、フォワ
ード型のスイッチング電源装置にも適用が可能である。
更に、上記の各実施形態ではスイッチング素子としてＭ
ＯＳ-ＦＥＴを使用した例を示したが、バイポーラ形ト
ランジスタ、接合型電界効果トランジスタ（Ｊ-ＦＥ
Ｔ）等の他のスイッチング素子を使用してもよい。

【００２２】

【発明の効果】本発明によれば、スイッチング素子の１
周期のオン・オフ動作期間内において制御回路に負帰還
がかかるので、負荷の変動や入力電圧の変動に対してス
イッチング素子のオン・オフ動作を安定に制御すること
ができる。このため、負荷の変動や入力電圧の変動にか
かわらず、負荷に常時安定な直流出力を供給することが
可能である。特に連続モード動作のとき、本発明の効果
が顕著である。

【図面の簡単な説明】

【図１】 本発明の一実施形態を示すスイッチング電源
装置の電気回路図

【図２】 過負荷時における図１の回路の各部の電圧及
び電流を示す波形図

【図３】 軽負荷時における図１の回路の各部の電圧及
び電流を示す波形図

【図４】 図１の回路の変更実施形態を示す電気回路図

【図５】 図１の回路の他の変更実施形態を示す電気回
路図

【図６】 図５の回路の変更実施形態を示す電気回路図

【図７】 帰還電流バイパス手段の変更実施形態を示す
一部電気回路図

【図８】 従来のスイッチング電源装置を示す電気回路
図

【図９】 図８に示す制御回路の内部構成を示す電気回
路図

【図１０】 図８に示す負荷電圧検出回路の内部構成を
示す電気回路図

【符号の説明】

１．．．直流電源、２．．．トランス、２a．．．１次
巻線、２b．．．２次巻線、２c．．．３次巻線、
３．．．ＭＯＳ-ＦＥＴ（スイッチング素子）、４，１
３．．．整流用ダイオード、５，１４．．．平滑コンデ
ンサ、６．．．整流平滑回路、７．．．負荷、８．．．
過電流検出用抵抗（過電流検出手段）、９．．．制御回
路、９a．．．帰還信号入力端子、９b．．．過電流検出
端子、９c．．．電源端子、１０．．．フォトカプラ、
１０a．．．発光部、１０b．．．受光部、１１．．．負
荷電圧検出回路、１１a，１１b．．．負荷電圧入力端
子、１１c．．．検出出力端子、１２．．．起動用抵
抗、１５．．．制御電源回路、５１．．．帰還電流バイ
パス用コンデンサ（帰還電流バイパス手段）、５
２．．．抵抗、５３．．．コンデンサ、５４．．．低域
通過型フィルタ回路、５５，５６．．．第１，第２の帰
還電流バイパス用抵抗（帰還電流バイパス手段）、５
７．．．帰還電流バイパス用抵抗（帰還電流バイパス手
段）

Claims (6)

【特許請求の範囲】
1. 【請求項１】 直流電源と、複数の巻線を有するトラン
   スと、前記直流電源の両端に直列接続された前記トラン
   スの１次巻線及びスイッチング素子と、前記トランスの
   ２次巻線に整流平滑回路を介して接続される負荷と、前
   記スイッチング素子と直列に接続されかつ前記スイッチ
   ング素子に流れる電流をそれに対応する電圧として検出
   する過電流検出手段と、前記負荷の電圧の制御信号を入
   力する帰還信号入力端子及び前記過電流検出手段の検出
   電圧を入力する過電流検出端子を有しかつ前記負荷に供
   給される直流出力電圧が一定となるように前記負荷の電
   圧に応じて前記スイッチング素子のオン・オフ期間を制
   御する制御回路とを備えたスイッチング電源装置におい
   て、 前記スイッチング素子の１周期のオン・オフ動作期間内
   に前記過電流検出手段からの帰還電流を前記制御回路の
   帰還信号入力端子へバイパスして前記制御回路に負帰還
   をかける帰還電流バイパス手段を前記制御回路の帰還信
   号入力端子と前記過電流検出手段との間に接続したこと
   を特徴とするスイッチング電源装置。
2. 【請求項２】 前記帰還電流バイパス手段は帰還電流バ
   イパス用コンデンサから成る「請求項１」に記載のスイ
   ッチング電源装置。
3. 【請求項３】 前記帰還電流バイパス手段は帰還電流バ
   イパス用抵抗から成る「請求項１」に記載のスイッチン
   グ電源装置。
4. 【請求項４】 前記帰還電流バイパス手段は帰還電流バ
   イパス用コンデンサと帰還電流バイパス用抵抗との直列
   回路又は並列回路から成る「請求項１」に記載のスイッ
   チング電源装置。
5. 【請求項５】 前記帰還電流バイパス手段は前記過電流
   検出手段の両端に直列接続された第１及び第２の帰還電
   流バイパス用抵抗の接続点を前記制御回路の帰還信号入
   力端子に接続して成る「請求項１」に記載のスイッチン
   グ電源装置。
6. 【請求項６】 前記過電流検出手段と前記帰還電流バイ
   パス手段との間に抵抗及びコンデンサから成る低域通過
   型フィルタ回路が接続された「請求項１」〜「請求項
   ５」のいずれかに記載のスイッチング電源装置。