JPH0918712A - 画像処理装置およびこれに用いる画像読み取りセンサ - Google Patents

Abstract

(57)【要約】 【目的】 シェーディング補正を行う画像処理装置にお
いて、印字画像の画質を向上させることができるように
する。 【構成】 シェーディング補正手段の前段のＡ／Ｄ変
換手段を１０ビットの分解能を持つように構成し、シ
ェーディング補正手段の入力信号のビット幅が出力信
号のビット幅である８ビットよりも大きくなるようにす
ることにより、シェーディング補正手段の出力端の画
像信号がとり得る値の数より格段に多い数の値を入力端
の画像信号で表現できるようにして、シェーディング補
正後の画像信号が真の２５６諧調を得ることができるよ
うにする。また、光電変換手段とアナログ調整手段
とを同一ウエハー上に構成することにより、アナログ素
子の使用数を少なくすることができるようにし、各素子
間で混入されるノイズや各素子における温度変化による
影響を小さくできるようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、読み取った原稿の情報
をもとにして用紙に印字画像を形成（記録）する処理を
行う画像処理装置に関し、特に、アナログの画像信号を
デジタルの画像信号に変換し、各画素のレベルのばらつ
きを補正する処理を行う画像処理装置に用いて好適なも
のである。

【０００２】

【従来の技術】従来、画像読み取りセンサにより生成さ
れたアナログの画像信号をデジタルの画像信号に変換
し、センサの各画素のレベルのばらつきを補正する処理
を行う複写機等の画像処理装置が提案されている。

【０００３】この種の画像処理装置においては、まず、
画像読み取りセンサにより得られるＲＧＢ信号につい
て、Ｒ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）の各
画像信号のレベルの全体のばらつきをアナログ信号処理
回路により調整する（ゲイン調整およびオフセット調
整）。

【０００４】そして、全体のばらつきが調整されたアナ
ログの画像信号をＡ／Ｄ変換器を用いて８ビットのデジ
タル信号に変換し、いわゆるシェーディング補正を実施
することにより、各画素のばらつきが補正された８ビッ
ト（上記Ａ／Ｄ変換器の出力ビット数と同じ）の画像信
号を得るようになされていた。

【０００５】前記のような従来装置にあっては、８ビッ
トで表現できる画像は２５６諧調であるため、それをオ
ーバーしないように、まず最初に、Ａ／Ｄ変換器の出力
の最大値が２００程度になるようにアナログ系で調整す
る。そして、デジタル変換後のシェーディング補正にお
いて、例えば２００階調を２５６階調に正規化すること
により、２５６諧調の８ビット信号を得るようになされ
ていた。

【０００６】

【発明が解決しようとする課題】しかしながら、シェー
ディング補正された信号は、数値の上では８ビット信号
であり、あたかも２５６諧調を得ることができるように
なっているが、現実には正規化する前の２００程度の諧
調数しか得ることができなく、真の２５６諧調を表現す
ることができていなかった。このため、良好な画質が十
分に得られないという問題があった。

【０００７】また、画像読み取りセンサで使用する半導
体の製造プロセスとアナログ信号処理回路で使用する半
導体の製造プロセスとが異なっているため、画像読み取
りセンサとアナログ信号処理回路とを単純に同一のシリ
コンウエハー上に構成することができなかった。このた
め、画像を読み取ってからシェーディング補正を行うま
での構成を、少なくとも画像読み取りセンサ、アナログ
信号処理回路、Ａ／Ｄ変換器、シェーディング補正回路
の構成より少なくすることができなかった。

【０００８】また、アナログ関係の素子を数多く使用し
ているため、素子と素子との間においてアナログ画像信
号にノイズが乗ったり、素子の段数が多いために素子に
温度変化が生じたりすることが多かった。このため、画
像信号の品位、ひいては印字画像の品位を低下させるこ
とがあるという問題があった。

【０００９】本発明は、このような問題を解決するため
になされたものであり、８ビットで表現できる真の階調
数を得ることができるようにするとともに、アナログ素
子の使用数を減らしてノイズの混入や温度変化による影
響を小さくすることができるようにすることにより、印
字画像の画質を向上させることができるようにすること
を目的としている。

【００１０】

【課題を解決するための手段】本発明の画像処理装置
は、入力されるデジタル画像信号をシェーディング補正
するシェーディング補正手段を有する画像処理装置にお
いて、上記シェーディング補正手段の入力信号のビット
幅が上記シェーディング補正手段の出力信号のビット幅
より大きくなるようにしたことを特徴とする。

【００１１】本発明の他の特徴とするところは、画像を
読み取りアナログ画像信号を生成する画像読み取り手段
と、上記画像読み取り手段より出力されるアナログ画像
信号をデジタル画像信号に変換するＡ／Ｄ変換手段と、
上記Ａ／Ｄ変換手段より出力されるデジタル画像信号を
シェーディング補正するシェーディング補正手段とを有
する画像処理装置であって、上記Ａ／Ｄ変換手段は、上
記アナログ画像信号を、上記シェーディング補正手段の
出力信号のビット幅よりも大きいビット幅を有するデジ
タル画像信号に変換することを特徴とする。

【００１２】本発明のその他の特徴とするところは、上
記シェーディング補正手段の入力端におけるデジタル画
像信号の値が、上記画像読み取り手段で白基準の画像を
読み取ったときの値から黒基準の画像を読み取ったとき
の値を減算した値が上記シェーディング補正手段の出力
信号のビット幅で表現できる最大値以上となるように調
整する調整手段を具備することを特徴とする。

【００１３】本発明のその他の特徴とするところは、上
記画像読み取り手段は、画像の読み取りの際に得られる
光信号を電気信号に変換する光電変換手段と、上記光電
変換手段により光電変換された電気信号を増幅する増幅
手段と、上記増幅手段により増幅された電気信号に対し
てクランプ処理を施すクランプ手段と、上記クランプ手
段によりクランプ処理が施された電気信号を上記Ａ／Ｄ
変換手段の信号レベルに適合するようにレベルシフトす
るレベルシフト手段とにより構成されることを特徴とす
る。

【００１４】本発明のその他の特徴とするところは、少
なくとも画像の読み取りの際に得られる光信号を電気信
号に変換する光電変換手段、上記光電変換手段により光
電変換された電気信号を増幅する増幅手段、上記増幅手
段により増幅された電気信号に対してクランプ処理を施
すクランプ手段、および上記クランプ手段によりクラン
プ処理が施された電気信号をＡ／Ｄ変換手段の信号レベ
ルに適合するようにレベルシフトするレベルシフト手段
により構成される画像読み取り手段と、上記画像読み取
り手段により生成されたアナログ画像信号をデジタル画
像信号に変換する上記Ａ／Ｄ変換手段とを有する画像処
理装置であって、上記光電変換手段、上記増幅手段、上
記クランプ手段および上記レベルシフト手段を一つのパ
ッケイジに入れたことを特徴とする。

【００１５】本発明のその他の特徴とするところは、上
記光電変換手段、上記増幅手段、上記クランプ手段およ
び上記レベルシフト手段を同一ウエハー上に構成したこ
とを特徴とする。

【００１６】本発明のその他の特徴とするところは、画
像の読み取りの際に得られる光信号を電気信号に変換す
る光電変換手段、上記光電変換手段により光電変換され
た電気信号を増幅する増幅手段、上記増幅手段により増
幅された電気信号に対してクランプ処理を施すクランプ
手段、および上記クランプ手段によりクランプ処理が施
された電気信号をＡ／Ｄ変換手段の信号レベルに適合す
るようにレベルシフトするレベルシフト手段が同一ウエ
ハー上に構成された画像読み取り手段と、上記画像読み
取り手段により生成されたアナログ画像信号をデジタル
画像信号に変換する上記Ａ／Ｄ変換手段との２素子から
構成されるアナログ処理手段を具備し、上記アナログ処
理手段により、画像の光信号をデジタル電気信号に変換
するようにしたことを特徴とする。

【００１７】本発明のその他の特徴とするところは、上
記光電変換手段、上記増幅手段、上記クランプ手段およ
び上記レベルシフト手段を同一ウエハー上に構成した上
記画像読み取り手段と、上記Ａ／Ｄ変換手段とを同一基
板上に実装したことを特徴とする。

【００１８】本発明のその他の特徴とするところは、入
力されるデジタル画像信号を処理する画像信号処理手段
を有する画像処理装置において、上記画像信号処理手段
の入力信号のビット幅が出力信号のビット幅よりも大き
くなるようにしたことを特徴とする。

【００１９】本発明の画像読み取りセンサは、画像の読
み取りの際に得られる光信号を電気信号に変換する光電
変換手段と、上記光電変換手段における光電変換により
得られるアナログ画像信号のレベルを調整するアナログ
調整手段とを同一ウエハ上に具備することを特徴とす
る。

【００２０】

【作用】上記のように構成した本発明によれば、シェー
ディング補正手段の入力端におけるデジタル画像信号
は、出力端のデジタル画像信号がとり得る値の数より格
段に多い数の値を表現することができるので、シェーデ
ィング補正手段の出力端のビット幅で表現される値が実
際に全て得られるようになり、シェーディング補正を行
った場合において上記出力端におけるデジタル画像信号
は、そのビット幅で表現できる真の階調数が得られるよ
うになる。

【００２１】また、本発明の他の特徴によれば、デジタ
ル画像信号の値を調整する調整手段を設けたので、シェ
ーディング補正の正規化に用いられるデジタル画像信号
のとり得る値の数を、補正後のデジタル画像信号のビッ
ト幅で表現される値の数よりも常に多くすることが可能
となり、シェーディング補正によって正規化されたデジ
タル画像信号について真の階調数を得ることができない
という従来の不都合が確実に防止される。

【００２２】また、本発明のその他の特徴によれば、画
像読み取り手段を、光電変換手段と、増幅手段、クラン
プ手段およびレベルシフト手段からなるアナログ調整系
とにより構成したので、光電変換手段のみで画像を読み
取る手段が構成されるとともに、アナログ調整系にゲイ
ン調整やオフセット調整を行うための回路が含まれてい
た従来の画像処理装置に比べてアナログ素子の使用数が
削減され、素子間で混入されるノイズや各素子における
温度変化による影響を小さくすることが可能となる。

【００２３】また、本発明のその他の特徴によれば、光
電変換手段、増幅手段、クランプ手段およびレベルシフ
ト手段を同一ウエハー上に構成し、また、このように構
成した画像読み取り手段とＡ／Ｄ変換手段とを同一基板
上に実装してアナログ処理手段を構成したので、アナロ
グ回路の実装面積が小さくなり、従来に比べてアナログ
素子の使用数が著しく削減され、素子間で混入されるノ
イズや各素子における温度変化による影響を更に小さく
することが可能となる。

【００２４】また、本発明のその他の特徴によれば、画
像信号処理手段の入力信号のビット幅が、上記画像信号
処理手段のビット幅よりも大きくなるようにしたので、
画像処理の精度が向上し、出力される画質を向上させる
ことが可能になる。

【００２５】

【実施例】以下、本発明の画像処理装置の実施例を図面
に基づいて説明する。図１は、本発明の一実施例である
画像処理装置の要部構成を示すブロック図である。図１
において、は画像読み取り手段であり、画像の読み取
りの際に得られる光信号を電気信号に変換する光電変換
手段と、上記光電変換手段における光電変換により
得られるアナログ画像信号を増幅（数段の増幅率のみを
選択できるようになっている）してレベルを調整するア
ナログ調整手段とにより構成されている。

【００２６】上記光電変換手段は、例えば直線状に配
された複数の画素に対応する数だけ光電変換素子を有し
ている。上記アナログ調整手段は、光電変換手段に
おける各画素信号レベルのばらつきを数段の増幅率の選
択によって大まかに調整し、画像読み取り手段より出
力する。

【００２７】図示はしていないが、上記アナログ調整手
段は、例えば、光電変換手段により光電変換された
電気信号を増幅する増幅手段と、上記増幅手段により増
幅された電気信号に対してクランプ処理を施すクランプ
手段と、上記クランプ手段によりクランプ処理が施され
た電気信号をレベルシフトするレベルシフト手段とによ
り構成される。

【００２８】はＡ／Ｄ変換手段であり、上記画像読み
取り手段より出力されたアナログ画像信号をデジタル
画像信号に変換する。このＡ／Ｄ変換手段は、例えば
１０ビットあるいは１２ビットの分解能を有しており、
入力したアナログ画像信号を１０ビットあるいは１２ビ
ットのデジタル画像信号に変換する。

【００２９】図１から明らかなように、画像読み取り手
段を構成する光電変換手段およびアナログ調整手段
は、１つのウエハー上に構成されている。また、画像
を読み取ってそれをアナログの電気信号に変換し、その
アナログ画像信号のレベルを調整してＡ／Ｄ変換を行う
までの回路、すなわち、１つのウエハー上に構成された
画像読み取り手段とＡ／Ｄ変換手段とからなるアナ
ログ処理手段が１つの基板上に実装されている。

【００３０】このように、光電変換手段と上記の構成
からなるアナログ調整手段とを同一ウエハー上に設け
て画像読み取り手段を構成したので、これらの回路が
別個のウエハーに設けられ、しかも、ゲイン調整やオフ
セット調整を行うための回路がアナログ調整系に含まれ
ていた従来の画像処理装置に比べてアナログ素子の使用
数を削減することができ、各素子間のノイズや各素子に
おける温度変化による影響を小さくすることができる。
このため、アナログ画像信号の品位の劣化を抑制するこ
とができるようになる。

【００３１】また、同一ウエハー上に構成した画像読み
取り手段とＡ／Ｄ変換手段とを同一基板上に実装し
てアナログ処理手段を構成したので、アナログ回路の
実装面積を更に小さくすることができ、従来に比べてア
ナログ素子の使用数を著しく削減することができるの
で、素子間で混入されるノイズや各素子における温度変
化による影響を一層小さくすることができる。

【００３２】はシェーディング補正手段であり、入力
される１０ビットあるいは１２ビットのデジタル画像信
号を８ビットのデジタル画像信号に正規化する。ここ
で、シェーディング補正とは、画像読み取り手段の画
素ごとの感度ばらつきや照明光源の照明むらを補正す
るためのものである。

【００３３】補正の方法は、まず最初に、照明光源を
点灯しないで黒基準の画像を読み取る。次に、照明光源
を点灯して白基準の画像を読み取り、その白基準の画
像を読み取ったときの値から上記黒基準の画像を読み取
ったときの値を減算することにより、いわゆる白補正値
を得る。

【００３４】そして、画像読み取り手段により原稿を
読み取るときに、その読み取った原稿のデジタル画像信
号に対して上記白補正値を掛けて正規化を実施すること
により、シェーディング補正されたデジタル画像信号を
得るというものである。

【００３５】上述のように、本実施例では、シェーディ
ング補正手段の入力端におけるデジタル画像信号のビ
ット幅（例えば１０ビット）は、出力端におけるデジタ
ル画像信号のビット幅（８ビット）よりも大きいので、
シェーディング補正手段の出力端のデジタル画像信号
のビット幅で表現される値の数（２５６個）より格段に
多い数（１０２４個）の値が入力端において得られる。

【００３６】したがって、シェーディング補正手段の
入力端において、補正後のデジタル画像信号のビット幅
で表現される値が実際に全て得られるようになり、シェ
ーディング補正手段の出力端のデジタル画像信号は、
そのビット幅で表現できる真の階調数が得られるように
なる。このため、真の階調数を得ることができなかった
従来装置に比べて、十分に良好な画質を得ることができ
るようになる。

【００３７】は調整手段であり、上記シェーディング
補正手段の入力端におけるデジタル画像信号値が、画
像読み取り手段で白基準の画像を読み取ったときの値
から黒基準の画像を読み取ったときの値を減算した値が
上記シェーディング補正手段の出力信号のビット幅で
表現できる最大値以上となるように調整する。

【００３８】すなわち、本例の場合、調整手段は、上
記白基準の画像を読み取ったときのデジタル信号値から
上記黒基準の画像を読み取ったときのデジタル信号値を
減算した値が、８ビットで表現できる最大値の２５５以
上となるように調整する。

【００３９】調整の方法は、例えば、画像読み取り手段
で画像を読み取る際に用いる照明光源の光量を調整
することにより上記デジタル画像信号の値を調整するよ
うにしても良いし、画像読み取り手段より出力された
アナログ画像信号の増幅率をアナログ調整手段で調整
することにより上記デジタル画像信号の値を調整するよ
うにしても良い。

【００４０】このように、デジタル画像信号値を調整す
る調整手段を設けたので、シェーディング補正の正規
化に用いられるデジタル画像信号のとり得る値の数を、
補正後のデジタル画像信号のビット幅（８ビット）で表
現される値の数である２５５個よりも常に多くすること
が可能となり、８ビットで表現できる真の階調数を確実
に得ることができるようになる。

【００４１】次に、本発明の画像処理装置の一実施例で
ある複写機について、図面を参照しながら説明する。ま
ず初めに、図２および図３を用いて、従来一般的に用い
られてきた複写機における画像処理の内容を説明する。

【００４２】図２に示す画像読み取り装置の構成におい
て、原稿台ガラス５２上には、原稿をセットするための
原稿読み取り領域と、シェーディング補正に用いる標準
白色板５３を有する領域との２つの領域がある。原稿台
ガラス５２上におかれた原稿や標準白色板５３の情報
は、次のようにして読み取る。

【００４３】すなわち、図２の点線で示したように、原
稿照明ランプ５４を点灯し、原稿照明ランプ５４からの
光を原稿台ガラス５２上におかれた原稿や標準白色板５
３に照射して、上記原稿や標準白色板５３で反射された
光をセルホックレンズ５５を介してＣＣＤ（画像読み取
りセンサ）１に導く。そして、ＣＣＤ１に導いた光をＣ
ＣＤ１により光信号から電気信号に変換する。

【００４４】上述のＣＣＤ１、セルホックレンズ５５お
よび原稿照明ランプ５４は、主走査キャリッジ５１内に
配置され、主走査キャリッジ５１が原稿読み取り領域内
で画像を読み取る位置に移動することにより、原稿の画
像を読み取るような構成になっている。

【００４５】図３に示す画像処理ブロックの構成におい
て、ＣＣＤ１により電気信号に変換された画像信号は、
次のアナログ信号処理回路２に入力される。アナログ信
号処理回路２では、入力された画像信号が次段のＡ／Ｄ
変換器３の入力ダイミナックレンジに適合するように増
幅される。

【００４６】なお、従来、アナログ信号処理回路２とし
ては、複数のオペアンプ等を使用した回路や専用のＩＣ
を使用した回路が用いられ、任意の増幅率を選択できる
ように構成されていた。これに対して本実施例において
は、後述するように、ある決まった値の増幅率だけを選
択できるように構成している。

【００４７】上記アナログ信号処理回路２により増幅さ
れた画像信号は、次にＡ／Ｄ変換器３に入力される。Ａ
／Ｄ変換器３では、入力されたアナログの画像信号がデ
ジタルの画像信号に変換される。デジタル信号に変換さ
れた画像信号は、シェーディング補正回路４に入力さ
れ、ここで原稿照明ランプ５４の光量分布むらや、ＣＣ
Ｄ１の各読み取り画素の感度差による画像信号のばらつ
きが補正される。

【００４８】次に、シェーディング補正された画像信号
は、入力マスキング回路５に入力され、ここでＣＣＤ１
のカラーフィルター（Ｒ、Ｇ、Ｂ）の色空間に基づく画
像信号からカラーの標準色空間に基づく画像信号に変換
される。そして、カラーの標準色空間に変換された画像
信号は、変倍回路６により目的とする画像サイズに変倍
される。

【００４９】上記変倍回路６により変倍された画像信号
は、ｌｏｇ変換回路（濃度変換回路）７により、Ｒ、
Ｇ、Ｂの輝度信号からＣ（シアン）、Ｍ（マゼンタ）、
Ｙ（イエロー）の濃度信号に変換される。Ｃ、Ｍ、Ｙの
濃度信号に変換された画像信号は、次に出力マスキング
／ＵＣＲ（Under Color Removal ）回路８に入力され、
ここでカラーの標準色空間に基づく画像信号からプリン
タの印字特性を考慮した色空間に基づく画像信号に変換
される。すなわち、Ｃ、Ｍ、Ｙの３色でなる濃度信号が
Ｃ、Ｍ、Ｙ、Ｋ（黒版）の４色でなる濃度信号に変換さ
れる。

【００５０】上記Ｃ、Ｍ、Ｙ、Ｋの４色でなる濃度信号
に変換された画像信号は、γ変換回路９により目的とす
る濃度に変換される。このγ変換回路９により目的の濃
度に変換された画像信号は、２値化処理回路１０により
８ビットの多値信号からプリンタ用の２値信号に変換さ
れる。そして、以上のようにして２値信号に変換された
画像信号は、プリンタ１１により用紙に印字される。

【００５１】次に、上記のように構成された一般的な複
写機に対して、本実施例において改良した種々の点につ
いて順に説明する。まず、上記プリンタ１１で使用して
いる本実施例による印字手段と、この印字手段に応じた
画像読み取り手段の動作について説明する。

【００５２】本実施例において使用するプリンタ１１
は、複数の印字ノズルを直線状に配列し、印字する画像
に応じて上記複数の印字ノズルからインクを吐出するこ
とによって画像を形成する、いわゆるオンデマンド方式
のインクジェットプリンタである。

【００５３】すなわち、本実施例のインクジェットプリ
ンタは、図４に示すように、例えば第１ノズルから第５
１２ノズルの直線状に配された５１２個の印字ノズルに
よってライン状に印字を行なう印字ヘッド２０２を搭載
した印字ヘッド部１２を有している。そして、不図示の
ヘッド駆動制御手段により、上記印字ヘッド部１２を図
４の矢印Ａの方向に移動させ、ライン状に印字を順次行
なうことにより、バンド状の画像を形成するようになさ
れている。

【００５４】インクジェットプリンタの印字解像度は、
印字ヘッド２０２を構成する各ノズルの配列ピッチおよ
び、図４の矢印Ａの方向への移動精度によって決定す
る。例えば、印字ヘッド２０２の各ノズルの配列ピッチ
が０．０６３５ｍｍであれば、４００ｄｐｉの解像度を
有するプリンタを構成できる。もちろん、この場合、矢
印Ａの方向には０．０６３５ｍｍピッチの移動精度が要
求される。

【００５５】このインクジェットプリンタの印字ヘッド
２０２のノズル数が前述の如く５１２個であるとする
と、１バンドの印字幅は、０．０６３５×５１２＝３
２．５１２ｍｍとなる。したがって、１バンドの印字が
終了したら、矢印Ａと垂直な角度をなす矢印Ｂの方向
に、不図示の紙送り機構によってプリント用紙を３２．
５１２ｍｍだけ紙送りし、次のバンドの印字を行なう。
インクジェットプリンタは、以上のような印字制御を繰
り返すことによって所望の印字範囲の印字を行なうもの
である。

【００５６】このようなインクジェットプリンタに対す
る画像読み取り装置（図２参照。以下、この画像読み取
り装置をスキャナと記す）で使用する最適な画像読み取
り手段の方式は、言うまでもなくプリンタのバンド印字
に対応するバンド読み取り方式である。

【００５７】すなわち、このバンド読み取り方式では、
図５に示すように、第１画素から第５１２画素までの直
線状に配された５１２個の画素でなるＣＣＤ（画像読み
取りセンサ）１を搭載した読み取り部２１２を具備する
スキャナにより、所望の画像の読み取りを行なう。

【００５８】このスキャナは、図４に示した印字ヘッド
２０２と同様に、画素の配列ピッチを０．０６３５ｍ
ｍ、読み取り部２１２の矢印Ａの方向への移動ピッチを
０．０６３５ｍｍとすることにより、４００ｄｐｉの解
像度を有するスキャナが構成されている。

【００５９】次に、本実施例で使用する画像読み取りセ
ンサの構成について説明する。この画像読み取りセンサ
は、一般的に言われているＣＣＤ画像センサ（図３に示
したＣＣＤ１）とは構成が異なっている。すなわち、本
実施例の画像読み取りセンサは、自社にて開発している
ものであり、以下では、これをカラー画像読み取りセン
サ２０１として従来のＣＣＤ１と区別する。

【００６０】上記カラー画像読み取りセンサ２０１は、
図６に示すように構成されており、図２に示した原稿照
明系で照明された原稿画像をＲ、Ｇ、Ｂの３色のアナロ
グ画像信号に色分解し、色分解したアナログ画像信号を
増幅して出力する。

【００６１】図６において、太線で囲まれた部分が１枚
のベース（例えば半導体のシリコン）上に構成されてい
るカラー画像読み取りセンサ２０１である。このカラ画
像読み取りセンサ２０１は、画像読み取り基板２５２上
に実装されている。カラー画像読み取りセンサ２０１の
出力信号は、同じく画像読み取り基板２５２上に実装さ
れているＡ／Ｄ変換器２０３に供給され、例えば１０ビ
ットのデジタル画像信号に変換される。

【００６２】ここで、上記カラー画像読み取りセンサ２
０１の詳細について説明する。２０１−１は、フォトセ
ンサがアレー状に５１２画素並んだものである。このフ
ォトセンサ２０１−１は、光信号を電気信号に変換する
光電変換素子であり、フォトダイオードやフォトトラン
ジスタにより構成されている。

【００６３】２５３および２５４は、フォトセンサ２０
１−１で発生した電気信号を１画素毎に順次取り出すた
めのスイッチ群であり、それぞれ上記フォトセンサ２０
１−１に対応する数だけ設けられている。

【００６４】上記スイッチ群２５３，２５４の各スイッ
チの開閉タイミングはクロック制御部２５５により制御
されている。すなわち、クロック制御部２５５は、外部
からの周期信号によりスイッチ群２５３の各スイッチを
同時にオンにし、そして、規定時間後にスイッチ群２５
３の各スイッチを同時にオフにする。その後、外部クロ
ックに応じてスイッチ群２５４の各スイッチを順次オン
／オフするように制御する。

【００６５】上記スイッチ群２５３は、フォトセンサ２
０１−１で一定時間に発生した電荷を、例えば複数のコ
ンデンサなどで構成された電荷保持部２５６に転送する
機能を有している。電荷保持部２５６を構成するコンデ
ンサは、フォトセンサ２０１−１の各画素に対して１対
１に設けられている。

【００６６】このスイッチ群２５３は、図７に示すよう
に、１ラインの読み取り周期に応じた一定時間の周期を
持つパルスφＳＨで一定時間オンになる（図７のパルス
φＳＨが“Ｈｉ”のときにオンになる）。スイッチ群２
５３の各スイッチがオンになることにより、フォトセン
サ２０１−１の各画素に蓄積された電荷が電荷保持部２
５６に転送され、次の電荷が転送されてくるまでその電
荷が保持される。

【００６７】そして、この電荷保持部２５６に保持され
た電荷は、図７に示したパルスφＣＬＫ１〜φＣＬＫ５
１２に同期してスイッチ群２５４の各スイッチが順次オ
ン／オフされることにより、アンプ２５７に順次に出力
される。電荷保持部２５６に蓄積された全ての電荷がス
イッチ群２５４の開閉によってアンプ２５７に転送され
ると、上記電荷保持部２５６は、スイッチ群２５３が再
びオンになる前に不図示のリセット機構により規定電圧
にセットされる。

【００６８】以上、フォトセンサ２０１−１からスイッ
チ群２５４までの回路は、光画像信号を電気画像信号に
変換するための構成を示したものであり、これを光電変
換部２０１−３とする。

【００６９】上述のアンプ２５７は、増幅回路制御部２
５９から出力される制御信号によって増幅率をコントロ
ールすることが可能である。ただし、一枚のウエハー内
に構成することができるようにするために、設定できる
増幅率は、任期に選択できるものではなく、例えば、標
準、標準＋１０％、標準−１０％のように制限してあ
る。

【００７０】上記アンプ２５７で増幅された画像信号
は、クランプ回路２５８により信号レベルが規定レベル
にシフトされる。そして、そのクランプ処理された画像
信号がカラー画像読み取りセンサ２０１から出力され
る。以上、アンプ２５７からクランプ回路２５８までの
回路は、アナログ画像信号を調整するための構成を示し
たものであり、これをアナログ調整部２０１−２とす
る。

【００７１】カラー画像読み取りセンサ２０１の出力信
号は、Ａ／Ｄ変換器２０３によりデジタル画像信号に変
換される。なお、図６から明らかなように、本実施例の
場合は、カラー画像読み取りセンサ２０１の出力がＡ／
Ｄ変換器２０３の入力に直接接続されている。

【００７２】次に、４００ｄｐｉを持つ５１２画素のラ
インセンサ（上述のカラー画像読み取りセンサ２０１）
のウエハー段階における構成について述べる。最も簡潔
な光学系の構成である等倍結像系（図２）におけるライ
ンセンサの各受光画素の全長は、上述したように３２．
５１２ｍｍである。

【００７３】しかし、このラインセンサをシリコンウエ
ハー上で構成し、１チップ分を１回の切り出し工程で取
り出し、かつ１回のフォトマスク露光工程で製造するこ
とは現在の技術では極めて困難である。また、技術的に
可能になったとしても、製造設備に莫大な資金を投入す
ることが必要であるため、ラインセンサの価格が高価に
なってしまう。

【００７４】したがって、３２．５１２ｍｍのチップ長
を有するラインセンサを実現するためには、図８（ａ）
に示すように、５インチのマスタシリコンウエハ２３１
に約２０ｍｍ×２０ｍｍの切り出し領域２３２を複数個
設け、それぞれの切り出し領域２３２に対して、図８
（ｂ）に示すように約１７ｍｍ長さの切り出し領域２３
３，２３４を設けるという手法を採らざるを得ない。

【００７５】そこで、図６の構成に示した光電変換部２
０１−３を２つに分割する。すなわち、図８（ｂ）の切
り出し領域２３３は、第１画素から第２５６画素をシリ
コン上に構成したシリコンチップであり、また、切り出
し領域２３４は、第２５７画素から第５１２画素をシリ
コン上に構成したシリコンチップである。また、クロッ
ク制御部２５５、アンプ２５７およびクランプ回路２５
８は、２つの切り出し領域２３３，２３４に分割してど
ちらかの切り出し領域に構成する。

【００７６】実際に、ラインセンサを作成する工程で
は、切り出し領域２３３のシリコンチップの第２５６画
素の直後に、切り出し領域２３４のシリコンチップの第
２５７画素がつながるように、各シリコンチップを不図
示のパッケージ内部に配置し、必要な部分をワイヤボン
ディング配線する方法が用いられる。

【００７７】他の手法としては、１個のシリコンチップ
上に２回のフォトマスク露光工程を行うことによって１
ラインを構成する方法が可能である。すなわち、１回目
のフォトマスク露光工程において第１画素から第２５６
画素に対応する部分をシリコン上に構成し、２回目のフ
ォトマスク露光工程において第２５７画素から第５１２
画素に対応する部分をシリコン上に構成する。そして、
１つのシリコンウエハー上に構成された画像読み取りセ
ンサをパッケイジに配置する方法である。

【００７８】次に、従来のシェーディング補正方法と本
実施例のシェーディング補正方法との違いについて詳細
に説明する。始めに、従来のシェーディング補正につい
て、図９〜図１３を用いて説明する。

【００７９】図９は、画像読み取りセンサ（ＣＣＤ）１
からＡ／Ｄ変換器３までのアナログ処理ブロックの構成
を示した図である。原稿からの光信号は、ＣＣＤ１によ
りＲ、Ｇ、Ｂの画像信号に変換されて出力される。ＣＣ
Ｄ１より出力されたＲ、Ｇ、Ｂの画像信号は、それぞれ
各色のアナログ処理回路１０１〜１０３により所定のア
ナログ処理が施され、セレクタ１０４に供給される。

【００８０】そして、セレクタ１０４によってＲ、Ｇ、
Ｂの各信号が順次選択されることにより、入力された
Ｒ、Ｇ、Ｂパラレルの画像信号が、Ｒ、Ｇ、Ｂシリアル
の画像信号に変換され、それがＡ／Ｄ変換器３に供給さ
れる。Ａ／Ｄ変換器３では、Ｒ、Ｇ、Ｂのアナログ画像
信号が、８ビットのデジタル画像信号に変換される。

【００８１】上記アナログ処理回路１０１〜１０３の処
理内容は、図１０に示すとおりである。すなわち、ＣＣ
Ｄ１の出力信号は、まず、Ｓ／Ｈ（サンプル・ホール
ド）回路１０６に供給される。Ｓ／Ｈ回路１０６は、ア
ナログ画像信号を一定期間サンプリングするとともに、
そのサンプリングした画像信号を一定期間ホールドする
ことにより画像信号を標本化する。

【００８２】上記Ｓ／Ｈ回路１０６により標本化された
画像信号は、増幅器１０７によって３．８倍に増幅され
る。増幅された信号は、次のゲイン調整回路１０８によ
り信号の大きさ（増幅率）が調整される。ゲイン調整回
路１０８は、０〜１倍の任意の増幅率を設定できる機能
を有しており、０．５倍が標準値となっている。

【００８３】ここで、このゲイン調整回路１０８での調
整値について説明する。図１１（Ａ）は、図２の原稿照
明ランプ５４を点灯して標準白色板５３を読み取ったと
きのＣＣＤ１の出力信号の例を示したものである。本
来、理想的な白の被写体を読み取った場合、Ｒ、Ｇ、Ｂ
の各信号レベルは同じになるはずである。ところが、標
準白色板５３や原稿照明ランプ５４の分光特性の理想形
からのずれや、ＣＣＤ１に使用されているＲ、Ｇ、Ｂの
光学フィルターの分光特性の影響等により、Ｒ、Ｇ、Ｂ
の各信号レベルが一致しないことがある。

【００８４】そこで、ＣＣＤ１の出力においてＲ、Ｇ、
Ｂの各信号レベルがずれている分をアナログ処理回路１
０１〜１０３における各色のゲイン調整回路１０８でゲ
イン調整することにより、Ａ／Ｄ変換器３の入力におい
てＲ、Ｇ、Ｂの各信号レベルが一致するようにする。図
１１（Ｂ）は、原稿照明ランプ５４を点灯して標準白色
板５３を読み取ったときのＡ／Ｄ変換器３の入力信号を
示す。この図から明らかなように、Ａ／Ｄ変換器３の入
力段においては、Ｒ、Ｇ、Ｂの各信号レベルが一致して
いることが分かる。

【００８５】このようにしてゲイン調整された信号は、
次のクランプ回路１０９によりクランプ処理が施され
る。クランプ処理は、画像信号の中に含まれているオプ
チカルブラックの信号レベルを一定に保つように動作す
る。クランプ処理されたアナログ画像信号は、次に増幅
器１１０によって２倍に増幅され、オフセット調整回路
１１１に供給される。オフセット調整回路１１１では、
上記アナログ画像信号が所定量だけレベルシフトされて
出力される。

【００８６】ここで、オフセット調整回路１１１での調
整値について説明する。図１２（Ａ）は、原稿照明ラン
プ５４を消灯してＣＣＤ１に光が入らない状態にした場
合におけるＣＣＤ１の出力信号の例を示したものであ
る。この場合、理想的には、Ｒ、Ｇ、Ｂの各信号レベル
は同じになるはずである。ところが、実際の回路におい
ては、ＣＣＤ１内で使用している素子のばらつきにより
Ｒ、Ｇ、Ｂの各信号レベルが一致しないことがある。ま
た、アナログ処理回路１０１〜１０３で使用されている
素子のばらつきの影響も加わる。

【００８７】そこで、ＣＣＤ１の出力においてＲ、Ｇ、
Ｂの各信号レベルがずれている分をアナログ処理回路１
０１〜１０３における各色のオフセット調整回路１１１
でオフセット値を調整することにより、Ａ／Ｄ変換器３
の入力においてＲ、Ｇ、Ｂの各信号レベルが一致するよ
うにする。図１２（Ｂ）は、原稿照明ランプ５４を消灯
してＣＣＤ１に光が入らない状態にした場合におけるＡ
／Ｄ変換器３の入力信号を示す。この図から明らかなよ
うに、Ａ／Ｄ変換器３の入力段においては、Ｒ、Ｇ、Ｂ
の各信号レベルが一致していることが分かる。

【００８８】また、オフセット調整回路１１１は、Ａ／
Ｄ変換器３の入力範囲（ダイナミックレンジ）に画像信
号のレベルを合わせる機能も兼用している。すなわち、
Ａ／Ｄ変換器３は、入力電圧の範囲が２〜４Ｖで使用す
るものである。このため、オフセット調整回路１１１
は、原稿照明ランプ５４を消灯してＣＣＤ１に光が入ら
ない状態においてＲ、Ｇ、Ｂの各信号レベルのばらつき
をなくすとともに、Ａ／Ｄ変換器３の入力範囲である２
Ｖ以上にすることも考慮してオフセット値を決める。

【００８９】これと同様に、ゲイン調整回路１０８は、
Ａ／Ｄ変換器３の入力範囲に画像信号のレベルを合わせ
る機能も兼用している。すなわち、原稿照明ランプ５４
を点灯して標準白色板５３を読み取った状態において、
Ｒ、Ｇ、Ｂの各信号レベルのばらつきをなくすととも
に、Ａ／Ｄ変換器３の入力範囲である４Ｖ以内にＲ、
Ｇ、Ｂ信号の最大値が入ることも考慮してゲインを決め
る。すなわち、図１１（Ｂ）および図１２（Ｂ）は、ゲ
イン調整とオフセット調整とが実施されたときの信号レ
ベルをそれぞれ示している。

【００９０】以上説明したように、ＣＣＤ１の出力信号
は、図１０に示した構成のアナログ処理回路１０１〜１
０３において複数段のアナログ処理が施された後、次段
のセレクタ１０４に出力される。

【００９１】図１３は、従来のシェーディング補正の例
を示したものである。図１３（Ａ）は、上記シェーディ
ング補正を行うシェーディング補正回路４の構成を示す
ブロック図であり、図１３（Ｂ）は、各段における信号
レベルの例を示す図であり、図１３（Ｃ）は、白補正を
行う際に用いる補正係数を示す図である。なお、図１３
（Ａ）において、画像処理回路１１４は、図３に示した
入力マスキング回路５以降の回路を含むものとする。

【００９２】図１３（Ａ）において、Ｒ、Ｇ、Ｂのアナ
ログ画像信号は、Ａ／Ｄ変換器３により８ビット（０〜
２５５レベル）のデジタル画像信号に量子化される。以
下の黒補正回路１１２、白補正回路１１３、画像処理回
路１１４における処理は、図１３（Ｂ）に示す信号レベ
ルをもとに説明する。

【００９３】なお、ここでは、Ａ／Ｄ変換器３の出力に
おいて、原稿照明ランプ５４を点灯して標準白色板５３
を読み取ったときの信号値（以後、白信号レベルとい
う）を２１０、原稿照明ランプ５４を消灯して読み取っ
たときの信号値（以後、黒信号レベルという）を１０と
して説明する。

【００９４】まず、黒補正回路１１２において、デジタ
ル画像信号より黒補正の補正値１０を減算する。これに
より、黒補正回路１１２の出力において、白信号レベル
は２００、黒信号レベルは０になる。次に、白補正回路
１１３において、黒補正されたデジタル画像信号に対し
て、図１３（Ｃ）に示す補正係数（係数の傾きは２５５
／２００）を掛ける。これにより、白信号レベルは２５
５、黒信号レベルは０になる。

【００９５】このように、ＣＣＤ１の各画素毎にシェー
ディング補正を実施（黒補正と白補正の係数は画素毎に
決める）することにより、原稿照明ランプ５４を点灯し
て標準白色板５３を読み取ったときの信号値は２５５、
原稿照明ランプ５４を消灯して読み取ったときの信号値
は０に正規化される。正規化された画像信号は、画像処
理回路１１４において所定の画像処理が施される。

【００９６】以上説明したように、デジタル画像信号を
シェーディング補正することにより８ビット信号の正規
化が実施され、あたかも２５６諧調（８ビット）を有す
る信号が得られるようになる。

【００９７】しかし、シェーディング補正前の信号幅１
０〜２１０の２００諧調の信号を、シェーディング補正
することにより信号幅０〜２５５の２５６諧調に正規化
した場合、信号値０と信号値２５５は得られるが、信号
値１〜２５４の間では１９８個の信号値しか現実には存
在せず、信号値が歯抜け状態になってしまう。

【００９８】すなわち、シェーディング補正によりデジ
タル画像信号を８ビット（２５６諧調）に正規化して
も、正規化されたデジタル画像信号の実際のとり得る値
は、実際には２００諧調しかないことは明白である。

【００９９】次に本実施例に係わるシェーディング補正
について、図１４〜図１７を用いて説明する。図１４
は、本実施例のカラー画像読み取りセンサ２０１からＡ
／Ｄ変換器２０３までのアナログ処理ブロックの構成を
示した図である。

【０１００】図１４において、光電変換部２０１−３
は、光信号を電気信号に変換するものである。原稿から
の光信号は、光電変換部２０１−３によりＲ、Ｇ、Ｂの
画像信号に変換されて出力される。光電変換部２０１−
３より出力されたＲ、Ｇ、Ｂの画像信号は、それぞれ各
色のアナログ処理回路１１８〜１２０によりアナログ処
理が施され、セレクタ１０４に供給される。

【０１０１】そして、セレクタ１０４によってＲ、Ｇ、
Ｂの各信号が順次選択されることにより、入力された
Ｒ、Ｇ、Ｂパラレルの画像信号が、Ｒ、Ｇ、Ｂシリアル
の画像信号に変換され、それがＡ／Ｄ変換器２０３に供
給される。Ａ／Ｄ変換器２０３では、Ｒ、Ｇ、Ｂのアナ
ログ画像信号が、例えば１０ビットのデジタル画像信号
に変換される。

【０１０２】このように、本実施例においては、Ａ／Ｄ
変換器２０３の出力は１０ビットになっている。従来の
Ａ／Ｄ変換器３と本実施例のＡ／Ｄ変換器２０３との差
は、Ａ／Ｄ変換器３の出力が８ビット、Ａ／Ｄ変換器２
０３の出力が１０ビットというように、出力ビット幅が
異なっていることである。

【０１０３】上記アナログ処理回路１１８〜１２０の処
理内容は、図１５に示すとおりである。すなわち、光電
変換部２０１−３の出力信号は、まず、Ｓ／Ｈ（サンプ
ル・ホールド）回路１０６に供給される。Ｓ／Ｈ回路１
０６は、アナログ画像信号を一定期間サンプリングする
とともに、そのサンプリングした画像信号を一定期間ホ
ールドすることにより画像信号の標本化をする。

【０１０４】上記Ｓ／Ｈ回路１０６により標本化された
画像信号は、増幅器（アンプ）２５７によって３．８倍
に増幅される。増幅された信号は、次のクランプ回路１
０９によりクランプ処理が実施される。クランプ処理
は、画像信号の中に含まれているオプチカルブラックの
信号レベルを一定に保つように動作する。なお、このク
ランプ回路１０９は、図６に示したクランプ回路２５８
と同じものである。

【０１０５】上記クランプ回路１０９によりクランプ処
理されたアナログ画像信号は、次のレベルシフト回路１
１７に供給される。レベルシフト１１７では、入力され
るアナログ画像信号が、Ａ／Ｄ変換器２０３の入力レベ
ルに合うようにレベルシフトされる。そして、このよう
にレベルシフトされた画像信号は、次段のセレクタ１０
４に出力される。

【０１０６】以上説明したように、光電変換部２０１−
３の出力信号は、図１５に示した構成のアナログ処理回
路１１８〜１２０において複数段のアナログ処理が施さ
れ、次段のセレクタ１０４に出力される。

【０１０７】次に、図１４に示したブロック図におい
て、光電変換部２０１−３で画像を読み取ったときのＡ
／Ｄ変換器２０３の入力端子における画像信号の例を、
図１６を用いて説明する。

【０１０８】図１６（Ａ）は、原稿照明ランプ５４を点
灯して標準白色板５３を読み取ったときのＡ／Ｄ変換器
２０３の入力信号レベルを示したものである。すなわ
ち、図１４に示した光電変換部２０１−３の出力信号を
３．８倍に増幅し、それを所定量だけレベルシフトした
ものを示している。

【０１０９】また、図１６（Ｂ）は、原稿照明ランプ５
４を消灯して光電変換部２０１−３に光が入らない状態
にした場合におけるＡ／Ｄ変換器２０３の入力信号レベ
ルを示したものである。すなわち、図１４に示した光電
変換部２０１−３の出力信号を３．８倍に増幅し、それ
を所定量だけレベルシフトしたものを示している。

【０１１０】この図１６（Ａ）と図１１（Ｂ）、および
図１６（Ｂ）と図１２（Ｂ）とをそれぞれ比較すれば明
らかなように、図９に示した従来のＡ／Ｄ変換器３の入
力端子においては、無彩色（白、黒）の情報を読み取っ
たときにはＲ、Ｇ、Ｂの信号が同じレベルになる。これ
に対し、図１４に示した本実施例のＡ／Ｄ変換器２０３
の入力端子においては、無彩色（白、黒）の情報を読み
取ったときでもＲ、Ｇ、Ｂの各信号レベルが異なってい
る。

【０１１１】ただし、Ｒ、Ｇ、Ｂの各信号レベルの差
は、現実の装置において微少であり、本実施例のシェー
ディング補正によれば、そのレベル差を実質的に補正す
ることができるため、特に問題ではない。また、図１５
の増幅器２５７は、上述したように、抵抗値を選択する
ことにより増幅率が標準値、標準値±１０％の３種類を
選択できるように構成されており、Ｒ、Ｇ、Ｂの各信号
を独立に少し調整することが可能である。

【０１１２】ここで、図１０に示した従来のアナログ処
理ブロックと、図１５に示した本実施例のアナログ処理
ブロックとを比較してみる。両図から明らかなように、
Ｓ／Ｈ回路１０６およびクランプ回路１０９は共に同じ
ものを使用している。

【０１１３】また、図１０にて使用している増幅器１０
７（増幅率３．８倍）、増幅器１１０（増幅率２倍）お
よび、図１５にて使用している増幅器２５７（図では増
幅率３．８倍となっているが、増幅器１０７とは増幅率
が異なる可能性有り）は、すべて同じ構成の増幅器であ
る。よって、図１５に示す本実施例のアナログ処理ブロ
ックでは、従来に比べて増幅器が一段少ない分、実装面
積が小さくて済む。

【０１１４】また、図１０にて使用しているオフセット
調整回路１１１と、図１５にて使用しているレベルシフ
ト回路１１７は、画像信号のレベル（オフセット）を変
更することにより、画像信号のレベルをＡ／Ｄ変換器の
入力レベルに合わせるという点では同じ働きをする。し
かし、これらのオフセット調整回路１１１とレベルシフ
ト回路１１７は、以下の点で相違する。

【０１１５】すなわち、レベルシフト回路１１７は、
Ｒ、Ｇ、Ｂの各信号レベルの差をなくすという処理を行
っていないため、前もって決まっている電圧値だけ画像
信号をシフトすれば良い。よって、シフトする電圧値が
固定で良い。

【０１１６】これに対し、オフセット調整回路１１１
は、Ｒ、Ｇ、Ｂの各信号レベルの差をなくすようにして
いる。このため、Ｒ、Ｇ、Ｂの各信号ごとにシフトする
電圧値を選択する回路や、Ｒ、Ｇ、Ｂの各電圧値を各々
設定あるいは記憶する回路が必要である。したがって、
オフセット調整回路１１１は、レベルシフト回路１１７
に比べて構成が複雑であり、使用している素子数が格段
に多くなっている。

【０１１７】また、図１０だけで使用しているゲイン調
整回路１０８は、画像信号のレベルを増幅するための回
路の他に、Ｒ、Ｇ、Ｂの各信号レベルの差を無くすため
にＲ、Ｇ、Ｂごとにゲインを選択するための回路や、
Ｒ、Ｇ、Ｂのゲインを各々設定あるいは記憶するための
回路が必要である。

【０１１８】以上述べたように、図１５に示した本実施
例によるアナログ処理ブロックの構成は、図１０に示し
た従来のアナログ処理ブロックの構成に比べ、ゲイン調
整回路がなく、増幅器も１段少ない。また、レベルシフ
ト（オフセット調整）回路の構成が簡略化されている。

【０１１９】この結果、本実施例においては、アナログ
画像信号を処理するためのブロックの段数を従来に比べ
て格段に少なくすることができ、外部からのノイズやア
ナログ素子のばらつきによる影響をアナログの画像信号
が受けにくくなるようにすることができる。これによ
り、アナログ画像信号の品位が向上する。

【０１２０】また、素子数が少なくなった分、素子のコ
ストが安くなるとともに、素子を実装するプリント基板
の面積を小さくすることが可能となり、プリント基板の
コストも安くなる。さらに、素子数が少なくなったこと
により、アナログ処理回路で消費する電力（電流）が少
なくなり、アナログ処理回路に電力を供給するための電
源回路を簡略化することができるとともに、電源回路で
発生する熱を少なくすることができ、電源回路の小型化
やコストダウンも可能になる。

【０１２１】よって、図１５に示すアナログ処理ブロッ
クの構成をとることにより、アナログ信号処理回路の素
子数の削減と発生する熱の減少とを同時に実現すること
が可能となり、この結果、図６に示した光電変換部２０
１−３とアナログ調整部２０１−２とを同一のシリコン
ウエハー上に形成することが可能になる。

【０１２２】図１７は、本実施例のシェーディング補正
の例を示したものである。図１７（Ａ）は、上記シェー
ディング補正を行うシェーディング補正回路の構成を示
すブロック図であり、図１７（Ｂ）は、各段における信
号レベルの例を示す図であり、図１７（Ｃ）は、白補正
を行う際に用いる補正係数を示す図である。

【０１２３】図１７（Ａ）のブロック図に示すＡ／Ｄ変
換器２０３の入力端子には、図１６の（Ａ）（Ｂ）に示
すようなＲ、Ｇ、Ｂの信号波形が入力される。Ａ／Ｄ変
換器２０３に入力されたアナログ画像信号は、Ａ／Ｄ変
換器２０３により１０ビット（０〜１０２３レベル）の
デジタル画像信号に量子化される。以下の黒補正回路１
２１、白補正回路１２２および画像処理回路１１４にお
ける処理は、図１７（Ｂ）に示す信号レベルをもとに説
明する。

【０１２４】なお、ここでは、Ａ／Ｄ変換器２０３の出
力において、原稿照明ランプ５４を点灯して標準白色板
５３を読み取ったときの白信号レベルを８４０、原稿照
明ランプ５４を消灯して読み取ったときの黒信号レベル
を４０とする。

【０１２５】まず、黒補正回路１２１において、デジタ
ル画像信号より黒補正の補正値４０（前もって決定され
ている）を減算する。これにより、黒補正回路１２１の
出力において、白信号レベルは８００、黒信号レベルは
０になる。次に、白補正回路１２２において、黒補正さ
れたデジタル画像信号に対して、図１７（Ｃ）に示す補
正係数（前もって決定されており、係数の傾きは２５５
／８００）を掛ける。これにより、白信号レベルは２５
５になり、黒信号レベルは０になる。

【０１２６】このように、光電変換部２０１−３の各画
素毎にシェーディング補正を実施（黒補正と白補正の係
数は画素毎に前もって決める）することにより、原稿照
明ランプ５４を点灯して標準白色板５３を読み取ったと
きの信号値は２５５、原稿照明ランプ５４を消灯して読
み取ったときの信号値は０に正規化され、白補正回路１
２２の出力において８ビットのデジタル画像信号とされ
る。正規化されたデジタル画像信号は、画像処理回路１
１４において所定の画像処理が施される。

【０１２７】以上説明したように、デジタル画像信号を
シェーディング補正することにより８ビット信号の正規
化が実施され、２５６諧調（８ビット）を有する信号が
得られるようになる。すなわち、本実施例では、図１７
の例に示すシェーディング補正において、シェーディン
グ補正前の信号幅４０〜８４０の８００諧調の信号が、
シェーディング補正の実施により信号幅０〜２５５の２
５６諧調の信号に正規化される。この結果、信号幅０〜
２５５の値において、上記図１３に示した従来のシェー
ディング補正のように信号の途中で歯抜け状態が生ずる
ことがない真の２５６諧調を有するデジタル画像信号を
得ることができる。

【０１２８】なお、本実施例においては、１０ビット分
解能のＡ／Ｄ変換器２０３を用いて説明したが、Ａ／Ｄ
変換器のビット数は、シェーディング補正回路の出力ビ
ット数よりも多いものであれば同様の効果を得ることが
できる。

【０１２９】本実施例で述べているリーダーの画像読み
取り用に利用できるＡ／Ｄ変換器には、現在、ＣＸＤ２
３１０Ｒ（ソニー製１０ビット出力）、ＡＤ８７５（ア
ナログデバイス製１０ビット出力）、ＭＰ８７９１（マ
イクロ・パワー・システム製１２ビット出力）等があ
る。

【０１３０】また、今後、１０ビット出力あるいは１２
ビット出力のＡ／Ｄ変換器を生産するメーカーが更に増
えてくると予想される。また、現時点では、リーダーの
画像読み取り用に使用できる１２ビット出力以上のＡ／
Ｄ変換器の製品は販売されていないようであるが、いず
れ商品化されると思われる。これらのＡ／Ｄ変換器も本
実施例で述べる手法にて使用することができることは言
うまでもない。

【０１３１】次に、図１８に示すシェーディング補正値
入力の説明図、および図１９に示すシェーディング補正
値入力のフロー図を用いて、シェーディング補正係数
（黒補正係数、白補正係数）を決めるのに必要な処理に
ついて説明する。

【０１３２】図１９において、まずステップＳ１におい
て、図１８（Ａ）のブロック図で示す各部の初期設定を
行う。すなわち、カウンタ１２３の値を０に設定する。
また、カウンタ１２３の出力を２つのメモリ１２５−
１、１２５−２のアドレスバスに接続するように第１の
セレクタ１２４の選択を切り換えるとともに、Ａ／Ｄ変
換器２０３の出力を上記２つのメモリ１２５−１、１２
５−２のデータバスに接続するように第２のセレクタ１
２６の選択を切り換える。

【０１３３】次のステップＳ２においては、黒データを
入力する。黒データを入力するときは、原稿照明ランプ
５４を消灯して画像を読み取る。この読み取りにより得
られたアナログ画像信号は、Ａ／Ｄ変換器２０３により
１０ビットのデジタル画像信号に変換され、第２のセレ
クタ１２６を介して、２つのメモリ１２５−１、１２５
−２に記憶される。

【０１３４】上記メモリ１２５−１、１２５−２は、デ
ータバスが８ビット幅の２個のＳＲＡＭにより構成され
ており、１０ビットのデジタル画像信号の上位２ビット
がメモリ１２５−２に、下位８ビットがメモリ１２５−
１にそれぞれ記憶されるように構成されている。

【０１３５】また、上述したように、各メモリ１２５−
１、１２５−２のアドレスバスは、セレクタ１２４を介
してカウンタ１２３の出力端子に接続されている。上述
のデジタル画像信号（黒データ）は、カウンタ１２３の
出力値に対応する各メモリ１２５−１、１２５−２のア
ドレスに記憶される。

【０１３６】カウンタ１２３は、図１８（Ｂ）のタイミ
ング図に示すように動作する。すなわち、Ａ／Ｄ変換器
２０３の出力がＲ１（レッドの１番目の画素）のときの
カウンタ１２３の出力は０、Ｇ１（グリーンの１番目の
画素）のときのカウンタ１２３の出力は１、Ｂ１（ブル
ーの１番目の画素）のときのカウンタ１２３の出力は
２、Ｘ１（不定データの１番目の画素）のときのカウン
タ１２３の出力は３、Ｒ２（レッドの２番目の画素）の
ときのカウンタ１２３の出力は４、…というように、画
像の読み取り位置が変化するのに合わせてカウンタ１２
３の出力が１ずつ増加するように動作する。

【０１３７】また、カウンタ１２３は、カラー画像読み
取りセンサ２０１の１ラインに相当する値２２２３まで
カウントアップすると、カウントアップの動作を終了す
る。これにより、各メモリ１２５−１、１２５−２への
画像信号の書き込みが終了する。この結果、１ライン分
の黒データが各メモリ１２５−１、１２５−２に記憶さ
れる。

【０１３８】次のステップＳ３においては、黒補正値の
演算を実施する。すなわち、第１のセレクタ１２４と第
２のセレクタ１２６の選択を切り換えることにより、各
メモリ１２５−１、１２５−２のアドレスバスとデータ
バスとをＣＰＵ１２７に接続する。これにより、各メモ
リ１２５−１、１２５−２に記憶された黒データをＣＰ
Ｕ１２７で読み出す。

【０１３９】そして、ＣＰＵ１２７により読み出した黒
データを、ＣＰＵ１２７が管理するメモリ（図示せず）
に黒補正値として記憶し、次のステップＳ４に進む。こ
のように、本実施例においては、読み込んだ黒データを
そのまま黒補正値として使用しているが、例えば、黒デ
ータのノイズ成分を除くために、黒データを複数回読み
取り、その平均をとる等の演算処理を実施することもあ
る。

【０１４０】ステップＳ４においては、白補正係数を求
めるために必要な設定を行う。すなわち、カウンタ１２
３の値を０に設定する。また、カウンタ１２３の出力を
各メモリ１２５−１、１２５−２のアドレスバスに接続
するように第１のセレクタ１２４の選択を切り換えると
ともに、Ａ／Ｄ変換器２０３の出力を各メモリ１２５−
１、１２５−２のデータバスに接続するように第２のセ
レクタ１２６の選択を切り換える。

【０１４１】次のステップＳ５においては、白データを
入力する。白データを入力するときは、標準白色板５３
を読み取る位置にカラー画像読み取りセンサ２０１を移
動させ、原稿照明ランプ５４を点灯して画像を読み取
る。この読み取りにより得られた白データは、上記ステ
ップＳ２の処理と同様に、各メモリ１２５−１、１２５
−２に記憶される。そして、次のステップＳ６に進む。

【０１４２】ステップＳ６においては、白補正値の演算
を以下のようにして行う。まず第１番目として、第１の
セレクタ１２４と第２のセレクタ１２６の選択を切り換
えることにより、各メモリ１２５−１、１２５−２のア
ドレスバスとデーターバスとをＣＰＵ１２７に接続す
る。これにより、各メモリ１２５−１、１２５−２に記
憶された白データをＣＰＵ１２７で読み出す。

【０１４３】そして、ＣＰＵ１２７により読み出した白
データを、ＣＰＵ１２７が管理するメモリ（図示せず）
に記憶する。このメモリに記憶された白データは、上記
ステップＳ３にて得られた黒補正値が減算され、以後、
黒補正処理済みの白データとして処理される。

【０１４４】第２番目として、上記黒補正処理済みの白
データをもとにして白補正データ（白補正係数）を作成
する。一例として、黒補正処理済みの白データの値が８
００の場合について説明する。上述したように、本実施
例においては、白補正後のデータの最大値が２５５とな
るようにしている。すなわち、黒補正処理済みの白デー
タ値８００に係数を掛けた結果が２５５になれば良いの
であるから、白補正係数は、０．３１８７５（２５５／
８００）となる。

【０１４５】すなわち、黒補正処理済みの白データ値が
８００となる画素を用いて読み取ったデジタル画像信号
に、白補正係数０．３１８７５を掛けることにより、そ
のデジタル画像信号を正規化することができる。

【０１４６】同様にして、他の画素についても白補正係
数を求める処理を実施することにより、白補正値（係
数）を求め、それをＣＰＵ１２７が管理するメモリ（図
示せず）に記憶する。そして、次のステップＳ７へ進
み、シェーディング補正値の入力処理を終了する。

【０１４７】次に、上述のように決定したシェーディン
グ補正値（黒補正値および白補正値）の使い方につい
て、図２０に示すシェーディング補正回路のブロック図
を用いて説明する。

【０１４８】図２０において、ＲＡＭ１２８は、黒補正
値を記憶しているＲＡＭである。ＲＡＭ１２８のアドレ
ス０には画素Ｒ１の黒補正値、アドレス１には画素Ｇ１
の黒補正値、アドレス２には画素Ｂ１の黒補正値、アド
レス４には画素Ｒ２の黒補正値、アドレス５には画素Ｇ
２の黒補正値、アドレス６には画素Ｂ２の黒補正値、ア
ドレス８には画素Ｒ３の黒補正値、…というように、黒
補正値がセンサの画素の出力タイミングに合わせて順番
に書き込まれている。

【０１４９】また、ＲＡＭ１２９は、白補正値を記憶し
ているＲＡＭである。ＲＡＭ１２９のアドレス０には画
素Ｒ１の白補正値、アドレス１には画素Ｇ１の白補正
値、アドレス２には画素Ｂ１の白補正値、アドレス４に
は画素Ｒ２の白補正値、アドレス５には画素Ｇ２の白補
正値、アドレス６には画素Ｂ２の白補正値、アドレス８
には画素Ｒ３の白補正値、…というように、白補正値が
センサの画素の出力タイミングに合わせて順番に書き込
まれている。

【０１５０】なお、ここでは、黒補正値を記憶するＲＡ
Ｍと白補正値を記憶するＲＡＭとを説明の便宜上別個に
記載しているが、これらは図１８のメモリ１２５−１、
１２５−２に対応するものである。

【０１５１】例えば、Ａ／Ｄ変換器２０３の出力とし
て、カラー画像読み取りセンサ２０１の画素Ｒ１のデー
タ（１０ビット）が出力されているときは、カウント値
０がカウンタ１２３から出力されている。この結果、画
素Ｒ１に対する黒補正値がＲＡＭ１２８から出力される
とともに、画素Ｒ１に対する白補正値がＲＡＭ１２９か
ら出力される。

【０１５２】これにより、減算器１３４により画素Ｒ１
のデータ値から画素Ｒ１に対する黒補正値が引かれると
ともに、乗算器１３５により、画素Ｒ１の黒補正済みの
データ値に画素Ｒ１に対する白補正値が掛けられること
により、シェーディング補正が行われる。これにより、
画素Ｒ１についてシェーディング補正された８ビットの
画像信号が得られる。

【０１５３】他の画素（Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ
２，Ｒ３，…）についても同様の処理が行われることに
より、それぞれの画素についてシェーディング補正され
た８ビットの画像信号が得られる。

【０１５４】また、シェーディング補正回路を図２１の
ブロック図に示すように構成し、シェーディング補正値
（黒補正値および白補正値）を以下に述べるように使用
するようにしても良い。

【０１５５】図２１において、Ｒ用レジスタ１３１は、
レッドＲの黒補正値を記憶している１０ビット幅のレジ
スタである。Ｒ用レジスタ１３１に記憶されている値
は、画素Ｒ１から画素Ｒ５５６の黒補正値の平均値であ
る。

【０１５６】また、Ｇ用レジスタ１３２は、グリーンＧ
の黒補正値を記憶している１０ビッド幅のレジスタであ
る。Ｇ用レジスタ１３１に設定されている値は、画素Ｇ
１から画素Ｇ５５６の黒補正値の平均値である。

【０１５７】また、Ｂ用レジスタ１３３は、ブルーＢの
黒補正値を記憶している１０ビット幅のレジスタであ
る。Ｂ用レジスタ１３３に設定されている値は、画素Ｂ
１から画素Ｂ５５６の黒補正値の平均値である。

【０１５８】セレクタ１３０は、Ｒ用レジスタ１３１、
Ｇ用レジスタ１３２およびＢ用レジスタ１３３にそれぞ
れ記憶されている黒補正値の中から何れかを選択するも
のである。セレクタ１３０は、Ａ／Ｄ変換器２０３から
出力されるデータの色に対応した黒補正値を選択するよ
うに構成されている。

【０１５９】すなわち、セレクタ１３０は、Ａ／Ｄ変換
器２０３からＲ信号が出力されているときにはＲ用レジ
スタ１３１を選択し、Ｇ信号が出力されているときには
Ｇ用レジスタ１３２を選択し、Ｂ信号が出力されている
ときにはＢ用レジスタ１３３を選択する。

【０１６０】よって、例えば、Ａ／Ｄ変換器２０３から
画素Ｒ１（１０ビット）の画像信号が出力されていると
きは、セレクタ１３０によりＲ用レジスタ１３１が選択
され、レッドＲの黒補正値が出力される。これにより、
減算器１３４により画素Ｒ１のデータ値からレッドＲに
対する黒補正値が引かれる。

【０１６１】次に、黒補正が実施された画像信号は、Ｒ
ＯＭ１３６に入力され、ここで白補正の処理が実施され
る。すなわち、この実施例においては、ＲＯＭのテーブ
ル変換技術を用いて白補正を行うようにしている。

【０１６２】ＲＯＭ１３６には、想定される画像センサ
の特性のばらつきを補正するための変換データ（図１７
（Ｃ）に示した補正係数が対応する）が前もって書き込
まれている。また、例えば画素Ｒ１のセンサが図１７
（Ｃ）のような特性を持つとすると、ＲＡＭ１３７の画
素Ｒ１に対応するアドレスには、図１７（Ｃ）のような
特性を有する変換テーブルを選択するための選択信号が
書き込まれている。

【０１６３】そして、Ａ／Ｄ変換器２０３が画素Ｒ１の
画像信号を出力しているタイミングで、ＲＯＭ１３６内
の図１７（Ｃ）に相当する変換テーブルを選択するため
の選択信号がＲＡＭ１３７から出力され、それがＲＯＭ
１３６の上位アドレスに入力される。一方、上記減算器
１３４により黒補正が実施された画素Ｒ１の画像信号
は、ＲＯＭ１３６の下位アドレスに入力される。

【０１６４】そして、その下位アドレスに入力された画
素Ｒ１の画像信号が、図１７（Ｃ）の変換テーブルに基
づいて変換され、ＲＯＭ１３６から出力される。これに
より、画素Ｒ１についてシェーディング補正された８ビ
ットのデジタル画像信号が得られる。

【０１６５】次に、図２２に示す画像信号調整のフロー
図を用いて、原稿照明用光源の調整に必要な処理につい
て説明する。まず、ステップＳ１１において、図１９の
フローチャートに示したステップＳ１〜Ｓ５の処理を実
施する。これにより、黒補正値を得るとともに、標準白
色板５３を読み取った画像信号（白データ）を入力す
る。次に、ステップＳ１２において、上記ステップＳ１
１にて入力した白データから黒補正値を減算し、次のス
テップＳ１３に進む。

【０１６６】ステップＳ１３においては、白データから
黒補正値を減算した値が全画素０〜２５４の範囲に入っ
ているかどうかを判断する。もし、白データから黒補正
値を減算した値が０〜２５４の範囲に入っているなら
ば、Ａ／Ｄ変換器２０３の入力端において、標準白色板
５３を読み取ったときの画像信号値が目標値よりも不足
していると判断し、次のステップＳ１４に進む。

【０１６７】ステップＳ１４では、Ａ／Ｄ変換器２０３
の入力端において、標準白色板５３を読み取ったときの
画像信号値が目標値よりも多くなるように調整する。す
なわち、標準白色板５３を照明している原稿照明ランプ
５４の光量が増えるように調整する（原稿照明ランプ５
４に加える電圧を高くする）。

【０１６８】また、図１５に示したアナログ処理ブロッ
クの増幅器２５７の増幅率が上がるように増幅率を選択
することにより、Ａ／Ｄ変換器２０３の入力端におい
て、標準白色板５３を読み取ったときの画像信号値が目
標値よりも多くなるようにしても良い。

【０１６９】以上のように標準白色板５３を読み取った
ときの画像信号値が目標値よりも多くなるように調整し
た後は、ステップＳ１２の処理に戻り、以下同様の処理
を繰り返す。

【０１７０】一方、白データから黒補正値を減算した値
が２５５以上ならば、シェーディング補正を実施した場
合、真の２５６諧調が得られると判断し、ステップＳ１
３からステップＳ１５に進んで光量調整処理を終了す
る。

【０１７１】なお、本実施例では、シェーディング補正
を例にとって説明したが、本発明はこれに限られず、他
の信号処理において入力ビット幅が出力ビット幅よりも
大きくなるようにしても良い。このように構成すること
で、出力される画質を向上させることができる。

【０１７２】

【発明の効果】以上詳細に説明したように、本発明によ
れば、シェーディング補正手段の入力信号のビット幅
（例えば１０あるいは１２ビット）が、上記シェーディ
ング補正手段の出力信号のビット幅（例えば８ビット）
より大きくなるようにしたので、シェーディング補正手
段の出力において真の諧調数（例えば２５６諧調）を得
ることができるようになる。この結果、シェーディング
補正手段以降の画像処理回路で使用できる諧調数が増え
ることにより、画像処理の精度が向上し、出力される画
質を向上させることが可能となった。

【０１７３】また、本発明の他の特徴によれば、デジタ
ル画像信号の値を調整する調整手段を設けたので、シェ
ーディング補正の正規化に用いられるデジタル画像信号
のとり得る値の数を補正後のデジタル画像信号のビット
幅で表現される値の数よりも常に多くすることができ、
シェーディング補正手段の出力において真の階調数を得
ることができないという従来の不都合を確実に防止する
ことができるようになり、出力される画質を確実に向上
させることが可能となった。

【０１７４】また、本発明のその他の特徴によれば、画
像読み取り手段を、光電変換手段と、増幅手段、クラン
プ手段およびレベルシフト手段からなるアナログ調整手
段とにより構成したので、従来の画像処理装置に比べて
アナログ素子の使用数を大幅に削減することができる。
これにより、アナログ回路の各素子間で混入されるノイ
ズや各素子における温度変化による影響を小さくするこ
とができ、アナログ画像信号の品質を向上させ、出力さ
れる画質を更に向上させることが可能となった。

【０１７５】また、本発明のその他の特徴によれば、光
電変換手段、増幅手段、クランプ手段およびレベルシフ
ト手段を同一のパッケイジ内や同一のウエハー上に構成
し、また、このように構成した画像読み取り手段とＡ／
Ｄ変換手段とを同一基板上に実装してアナログ処理手段
を構成したので、アナログ回路の使用素子数の削減によ
る素子の価格、および素子を実装する基板面積の縮小に
ともなう基板の価格のコストダウンを同時に実現するこ
とが可能となる。さらに、アナログ回路の実装面積が小
さくなることにより、アナログ回路に対する外部からの
ノイズの混入量を更に減らすことが可能となるととも
に、アナログ素子の段数が少なくなったことによりアナ
ログ回路の発熱が少なくなり、温度ドリフトの影響を小
さくすることが可能になる。この結果、画像に関するア
ナログ信号の品質が向上し、出力される画質を向上させ
ることができる。

【０１７６】また、本発明のその他の特徴によれば、画
像信号処理手段の入力信号のビット幅が、上記画像信号
処理手段のビット幅よりも大きくなるようにしたので、
画像処理の精度が向上し、出力される画質を向上させる
ことが可能になった。

【図面の簡単な説明】

【図１】本発明の一実施例である画像処理装置の要部構
成を示すブロック図である。

【図２】画像読み取り装置の構成を示す図である。

【図３】複写機において一般的に用いられている画像処
理ブロックの構成を示す図である。

【図４】印字ノズルの構成とその移動方向を示す図であ
る。

【図５】画像読み取りセンサの構成とその移動方向を示
す図である。

【図６】本実施例で採用するアナログ処理部（カラー画
像読み取りセンサおよびＡ／Ｄ変換器）の構成を示す図
である。

【図７】クロック制御部で発生する画像読み取り部を制
御するための各クロックのタイミングを示すタイミング
チャートである。

【図８】シリコンウエハー上におけるラインセンサのチ
ップ構成を説明するための図である。

【図９】従来のアナログ処理ブロックの構成を示す図で
ある。

【図１０】図９に示した各アナログ処理回路の構成を示
す図である。

【図１１】図１０に示したゲイン調整回路におけるゲイ
ン調整の例を説明するための特性図である。

【図１２】図１０に示したオフセット調整回路における
オフセット調整の例を説明するための特性図である。

【図１３】従来のシェーディング補正の例を説明するた
めの図である。

【図１４】本実施例のアナログ処理ブロックの構成を示
す図である。

【図１５】図１４に示した各アナログ処理回路の構成を
示す図である。

【図１６】図１４に示したＡ／Ｄ変換器に入力される信
号の例を示す特性図である。

【図１７】本実施例のシェーディング補正の例を説明す
るための図である。

【図１８】本実施例で用いるシェーディング補正値（黒
補正値および白補正値）の入力動作を説明するための図
である。

【図１９】本実施例で用いるシェーディング補正値の入
力動作を示すフローチャートである。

【図２０】本実施例によるシェーディング補正回路の構
成例を示すブロック図である。

【図２１】本実施例によるシェーディング補正回路の他
の構成例を示すブロック図である。

【図２２】標準白色板を読み取ったときの画像信号の調
整処理の内容を示すフローチャートである。

【符号の説明】 画像読み取り手段 光電変換手段 アナログ調整手段 Ａ／Ｄ変換手段 アナログ処理手段 シェーディング補正手段 調整手段 照明光源 １０６ サンプル／ホールド回路 １０９ クランプ回路 １１７ レベルシフト回路 １１８ Ｒ信号のアナログ処理回路 １１９ Ｇ信号のアナログ処理回路 １２０ Ｂ信号のアナログ処理回路 １２１ 黒補正回路 １２２ 白補正回路 １２３ カウンタ １２４ セレクタ １２５−１、１２５−２、１２８、１２９、１３７ Ｒ
ＡＭ １２７ ＣＰＵ １３１ Ｒ用レジスタ １３２ Ｇ用レジスタ １３３ Ｂ用レジスタ １３４ 減算器 １３５ 乗算器 １３６ ＲＯＭ ２０１ カラー画像読み取りセンサ ２０１−１ フォトセンサ ２０１−２ アナログ調整部 ２０１−３ 光電変換部 ２０３ Ａ／Ｄ変換器 ２１２ カラー画像読み取りセンサを搭載した読み取り
部 ２３１ マスタシリコンウエハー ２３２、２３３、２３４ 切り出し領域 ２５２ 読み取り基板 ２５３ スイッチ群 ２５４ スイッチ群 ２５５ クロック制御部 ２５６ 電荷保持部 ２５７ アンプ（増幅器） ２５８ クランプ回路 ２５９ 増幅回路制御部

Claims (16)

【特許請求の範囲】
1. 【請求項１】 入力されるデジタル画像信号をシェーデ
   ィング補正するシェーディング補正手段を有する画像処
   理装置において、 上記シェーディング補正手段の入力信号のビット幅が上
   記シェーディング補正手段の出力信号のビット幅より大
   きくなるようにしたことを特徴とする画像処理装置。
2. 【請求項２】 画像を読み取りアナログ画像信号を生成
   する画像読み取り手段と、上記画像読み取り手段より出
   力されるアナログ画像信号をデジタル画像信号に変換す
   るＡ／Ｄ変換手段と、上記Ａ／Ｄ変換手段より出力され
   るデジタル画像信号をシェーディング補正するシェーデ
   ィング補正手段とを有する画像処理装置であって、 上記Ａ／Ｄ変換手段は、上記アナログ画像信号を、上記
   シェーディング補正手段の出力信号のビット幅よりも大
   きいビット幅を有するデジタル画像信号に変換すること
   を特徴とする画像処理装置。
3. 【請求項３】 上記シェーディング補正手段の入力信号
   のビット幅を１０ビット、上記シェーディング補正手段
   の出力信号のビット幅を８ビットとすることを特徴とす
   る請求項１または２に記載の画像処理装置。
4. 【請求項４】 上記シェーディング補正手段の入力信号
   のビット幅を１２ビット、上記シェーディング補正手段
   の出力信号のビット幅を８ビットとすることを特徴とす
   る請求項１または２に記載の画像処理装置。
5. 【請求項５】 上記シェーディング補正手段の入力端に
   おけるデジタル画像信号の値が、上記画像読み取り手段
   で白基準の画像を読み取ったときの値から黒基準の画像
   を読み取ったときの値を減算した値が上記シェーディン
   グ補正手段の出力信号のビット幅で表現できる最大値以
   上となるように調整する調整手段を具備することを特徴
   とする請求項２に記載の画像処理装置。
6. 【請求項６】 上記調整手段は、上記白基準の画像を読
   み取ったときの値から上記黒基準の画像を読み取ったと
   きの値を減算した値が８ビットで表現できる最大値の２
   ５５以上となるように調整することを特徴とする請求項
   ５に記載の画像処理装置。
7. 【請求項７】 上記調整手段は、上記画像読み取り手段
   で画像を読み取る際に用いる照明系の光量を調整するこ
   とにより上記デジタル画像信号の値を調整することを特
   徴とする請求項５に記載の画像処理装置。
8. 【請求項８】 上記調整手段は、上記画像読み取り手段
   より出力されるアナログ画像信号の増幅率を調整するこ
   とにより上記デジタル画像信号の値を調整することを特
   徴とする請求項５に記載の画像処理装置。
9. 【請求項９】 上記画像読み取り手段は、画像の読み取
   りの際に得られる光信号を電気信号に変換する光電変換
   手段と、 上記光電変換手段により光電変換された電気信号を増幅
   する増幅手段と、 上記増幅手段により増幅された電気信号に対してクラン
   プ処理を施すクランプ手段と、 上記クランプ手段によりクランプ処理が施された電気信
   号を上記Ａ／Ｄ変換手段の信号レベルに適合するように
   レベルシフトするレベルシフト手段とにより構成される
   ことを特徴とする請求項２に記載の画像処理装置。
10. 【請求項１０】 少なくとも画像の読み取りの際に得ら
    れる光信号を電気信号に変換する光電変換手段、上記光
    電変換手段により光電変換された電気信号を増幅する増
    幅手段、上記増幅手段により増幅された電気信号に対し
    てクランプ処理を施すクランプ手段、および上記クラン
    プ手段によりクランプ処理が施された電気信号をＡ／Ｄ
    変換手段の信号レベルに適合するようにレベルシフトす
    るレベルシフト手段により構成される画像読み取り手段
    と、 上記画像読み取り手段により生成されたアナログ画像信
    号をデジタル画像信号に変換する上記Ａ／Ｄ変換手段と
    を有する画像処理装置であって、 上記光電変換手段、上記増幅手段、上記クランプ手段お
    よび上記レベルシフト手段を一つのパッケイジに入れた
    ことを特徴とする画像処理装置。
11. 【請求項１１】 上記光電変換手段、上記増幅手段、上
    記クランプ手段および上記レベルシフト手段を同一ウエ
    ハー上に構成したことを特徴とする請求項１０に記載の
    画像処理装置。
12. 【請求項１２】 画像の読み取りの際に得られる光信号
    を電気信号に変換する光電変換手段、上記光電変換手段
    により光電変換された電気信号を増幅する増幅手段、上
    記増幅手段により増幅された電気信号に対してクランプ
    処理を施すクランプ手段、および上記クランプ手段によ
    りクランプ処理が施された電気信号をＡ／Ｄ変換手段の
    信号レベルに適合するようにレベルシフトするレベルシ
    フト手段が同一ウエハー上に構成された画像読み取り手
    段と、 上記画像読み取り手段により生成されたアナログ画像信
    号をデジタル画像信号に変換する上記Ａ／Ｄ変換手段と
    の２素子から構成されるアナログ処理手段を具備し、 上記アナログ処理手段により、画像の光信号をデジタル
    電気信号に変換するようにしたことを特徴とする画像処
    理装置。
13. 【請求項１３】 上記光電変換手段、上記増幅手段、上
    記クランプ手段および上記レベルシフト手段を同一ウエ
    ハー上に構成した上記画像読み取り手段と、上記Ａ／Ｄ
    変換手段とを同一基板上に実装したことを特徴とする請
    求項１２に記載の画像処理装置。
14. 【請求項１４】 上記増幅手段は、あらかじめ定められ
    た所定の増幅率でのみ増幅処理を行うように構成されて
    いることを特徴とする請求項９〜１３の何れか１項に記
    載の画像処理装置。
15. 【請求項１５】 入力されるデジタル画像信号を処理す
    る画像信号処理手段を有する画像処理装置において、 上記画像信号処理手段の入力信号のビット幅が出力信号
    のビット幅よりも大きくなるようにしたことを特徴とす
    る画像処理装置。
16. 【請求項１６】 画像の読み取りの際に得られる光信号
    を電気信号に変換する光電変換手段と、 上記光電変換手段における光電変換により得られるアナ
    ログ画像信号のレベルを調整するアナログ調整手段とを
    同一ウエハ上に具備し、 上記アナログ調整手段は、上記光電変換手段により光電
    変換された電気信号を増幅する増幅手段と、 上記増幅手段により増幅された電気信号に対してクラン
    プ処理を施すクランプ手段と、 上記クランプ手段によりクランプ処理が施された電気信
    号をＡ／Ｄ変換手段の信号レベルに適合するようにレベ
    ルシフトするレベルシフト手段とにより構成されること
    を特徴とする画像読み取りセンサ。