JPH09185546A - Storage device - Google Patents
Storage deviceInfo
- Publication number
- JPH09185546A JPH09185546A JP34186595A JP34186595A JPH09185546A JP H09185546 A JPH09185546 A JP H09185546A JP 34186595 A JP34186595 A JP 34186595A JP 34186595 A JP34186595 A JP 34186595A JP H09185546 A JPH09185546 A JP H09185546A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- data
- address range
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、データ書換え不可
能なメモリを用いたシステムに於いて、メモリ内の一部
の内容変更を容易にしたメモリ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory device in a system using a non-rewritable memory, which facilitates modification of a part of the memory.
【０００２】[0002]
【従来の技術】従来、例えばマスクＲＯＭ等のデータを
書換え不可能なメモリを用いたシステムに於いて、メモ
リ内の一部の内容を変更する必要が生じた場合は、次の
ように対応したものであった。即ち、新たなマスクＲＯ
Ｍ等を作り交換するか、又はＥＰＲＯＭ等の他のメモリ
に交換するか、或いは書換え可能なメモリを別に持ちプ
ログラムが常に書換え可能なメモリを参照する仕掛けを
組み込んでおくか、のいずれかであった。2. Description of the Related Art Conventionally, in a system using a memory whose data cannot be rewritten, such as a mask ROM, when it is necessary to change a part of the contents of the memory, the following measures are taken. It was a thing. That is, the new mask RO
Either make M and replace it, or replace it with another memory such as EPROM, or have a rewritable memory separately and install a mechanism for the program to always refer to the rewritable memory. It was
【０００３】[0003]
【発明が解決しようとする課題】しかしながら上述した
従来の方法にあっては、新たなマスクＲＯＭ等を作り交
換する場合は、長い開発期間を必要とする為、急ぎの変
更には対応できないという問題があった。又、ＥＥＰＲ
ＯＭ等は短期間で作成できるが、マスクＲＯＭ等に相当
する大容量のメモリは少なく、書換えはできないことが
多々あった。更に、書換え可能なメモリを別に持ちプロ
グラムが常に書換え可能なメモリを参照する仕掛けを組
込んでおくことは、プログラム作成の負担が増大すると
いう問題があった。However, in the above-mentioned conventional method, when a new mask ROM or the like is made and replaced, a long development period is required, and thus it is not possible to cope with an urgent change. was there. Also, EEPR
Although the OM and the like can be created in a short period of time, there are few large-capacity memories corresponding to the mask ROM and the like, and rewriting is often impossible. In addition, if a rewritable memory is separately provided and a program is installed to refer to the rewritable memory at all times, there is a problem that the load of creating the program increases.
【０００４】そこで本発明は上記事情を考慮して成され
たもので、上記不具合を解消し、データ書換え不可能な
メモリを用いたシステムに於いて、メモリ内の一部の内
容変更を容易に行えるメモリ装置を提供することを目的
とする。Therefore, the present invention has been made in consideration of the above circumstances, and in a system using a memory in which data cannot be rewritten, it is possible to easily change the contents of a part of the memory by solving the above problems. It is an object of the present invention to provide a memory device that can perform.
【０００５】[0005]
【課題を解決するための手段】本発明は、上記目的を達
成する為、データ書換え不可能な第一のメモリと、デー
タ書換え可能な第二のメモリと、前記第一のメモリに対
する特定のアドレス範囲を検出するアドレス範囲検出手
段と、前記第一のメモリに対するアドレスを前記第二の
メモリに対するアドレスに変換するアドレス変換手段
と、前記アドレス範囲検出手段にて特定アドレス範囲が
検出された場合前記第一のメモリに対するアクセスを前
記第二のメモリに対するアクセスに切替えるアクセス切
替え手段とを具備したことを特徴とするメモリ装置にあ
る。In order to achieve the above object, the present invention has a first memory in which data cannot be rewritten, a second memory in which data can be rewritten, and a specific address for the first memory. Address range detecting means for detecting a range; address converting means for converting an address for the first memory into an address for the second memory; and a case where a specific address range is detected by the address range detecting means. A memory device comprising: an access switching means for switching access to one memory to access to the second memory.
【０００６】又、本発明は上記目的を達成する為、上記
メモリ装置にあって、データ書換え可能な第二のメモリ
として揮発性ＲＡＭを用い、装置の電源投入時にデータ
書換え可能な第三のメモリ又は外部記憶装置からの第二
のメモリにデータを転送することにある。In order to achieve the above object, the present invention uses a volatile RAM as the second data rewritable memory in the above memory device, and the third memory rewritable when the device is powered on. Alternatively, the data is transferred from the external storage device to the second memory.
【０００７】更に、本発明は上記目的を達成する為、上
記メモリ装置にあって、複数のアドレス範囲検出手段を
設け、複数のアドレス範囲でアクセス切替えを可能とす
ることにある。Further, in order to achieve the above object, the present invention is to provide a plurality of address range detecting means in the above memory device to enable access switching in a plurality of address ranges.
【０００８】更に、本発明は上記目的を達成する為、上
記メモリ装置にあって、アクセス切替えを行なうアドレ
ス範囲の大きさに対応して、データ書換え可能な第二の
メモリの容量を変更可能とすることを特徴とするにあ
る。Further, in order to achieve the above object, the present invention makes it possible to change the capacity of the second memory in which the data can be rewritten in the memory device according to the size of the address range for access switching. It is characterized in that
【０００９】更に、本発明は上記目的を達成する為、上
記メモリ装置にあって、データ書換え可能な第二のメモ
リには、少なくともアドレス範囲情報とアクセスに対応
するデータを含み、アドレス範囲情報はアドレス範囲検
出手段に提供されることにある。In order to achieve the above object, the present invention is directed to the above memory device, wherein the second data rewritable memory includes at least address range information and data corresponding to access, and the address range information is It is provided to the address range detecting means.
【００１０】上記構成によれば、データ書換え不可能な
メモリの一部の内容を変更する為、設定されたアドレス
範囲を検出して、範囲内であれば他のメモリにアクセス
を切替えるようにする。切替え先の他のメモリとして
は、書換え可能な不揮発性のメモリを用いるか、又は揮
発性のメモリを用い電源投入時にデータ書込みを行うよ
うにするものである。According to the above configuration, since the content of a part of the memory in which data cannot be rewritten is changed, the set address range is detected, and if it is within the range, the access is switched to another memory. . As another memory to be switched to, a rewritable non-volatile memory is used, or a volatile memory is used to write data when the power is turned on.
【００１１】[0011]
【発明の実施の形態】本発明の概要は、次の（１）乃至
（５）の通りである。 （１）データ書換え不可能な第一のメモリと、データ書
換え可能な第二のメモリと、前記第一のメモリに対する
特定のアドレス範囲を検出するアドレス範囲検出手段
と、前記第一のメモリに対するアドレスを前記第二のメ
モリに対するアドレスに変換するアドレス変換手段と、
前記アドレス範囲検出手段にて特定アドレス範囲が検出
された場合には、前記第一のメモリに対するアクセスを
前記第二のメモリに対するアクセスに切替えるアクセス
切替え手段とを具備したことを特徴とするメモリ装置。BEST MODE FOR CARRYING OUT THE INVENTION The outline of the present invention is as follows (1) to (5). (1) Data rewritable first memory, data rewritable second memory, address range detection means for detecting a specific address range for the first memory, and address for the first memory An address translation means for translating the address into an address for the second memory,
A memory device, comprising: access switching means for switching access to the first memory to access to the second memory when the specific address range is detected by the address range detecting means.
【００１２】（２）データ書換え可能な第二のメモリと
してＥＥＰＲＯＭ、又はＦＥＥＰＲＯＭ、又は不揮発性
ＲＡＭを用いることを特徴とする上記（１）記載のメモ
リ装置。(2) The memory device according to the above (1), wherein an EEPROM, an FEEPROM, or a non-volatile RAM is used as the second data rewritable memory.
【００１３】（３）データ書換え可能な第二のメモリと
して揮発性ＲＡＭを用い、装置の電源投入時にデータ書
換え可能な第三のメモリ又は外部記憶装置からの第二の
メモリにデータを転送することを特徴とする上記（１）
記載のメモリ装置。(3) A volatile RAM is used as the second data rewritable memory, and the data is transferred to the third memory rewritable or the second memory from the external storage device when the device is powered on. Above (1) characterized by
The described memory device.
【００１４】（４）複数のアドレス範囲検出手段を備
え、複数のアドレス範囲でアクセス切替えを可能とする
ことを特徴とする上記（１）記載のメモリ装置。 （５）アクセス切替えを行なうアドレス範囲の大きさに
対応して、データ書換え可能な第二のメモリの容量を変
更可能とすることを特徴とする上記（１）記載のメモリ
装置。(4) The memory device according to the above (1), characterized in that it is provided with a plurality of address range detecting means and is capable of switching access in a plurality of address ranges. (5) The memory device according to (1), wherein the capacity of the second memory capable of rewriting data can be changed according to the size of the address range for access switching.
【００１５】（６）データ書換え可能な第二のメモリに
は、少なくともアドレス範囲情報とアクセスに対応する
データを含み、アドレス範囲情報はアドレス範囲検出手
段に提供されることを特徴とする上記（１）記載のメモ
リ装置。(6) The second data rewritable memory includes at least address range information and data corresponding to access, and the address range information is provided to the address range detecting means. ) The memory device described.
【００１６】以下、図面を参照して本発明の一実施の形
態を説明する。図１は本発明の一実施の形態に係わるブ
ロック図である。図１に於いて、１は中央制御処理装置
（ＣＰＵ）であり、システム全体の種々の制御を司るも
のである。そして、ＣＰＵ１はアドレスバス２やデータ
バス３を介して、直接的或いは間接的にメモリ装置４に
内設されたマスクＲＯＭ５やＲＡＭ６、ＥＥＰＲＯＭ
７、アドレウ範囲設定レジスタ８、アドレス範囲検出回
路９、アドレス変換回路１０、並びにアクセス切替え制
御回路１１に接続するものである。An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram according to an embodiment of the present invention. In FIG. 1, reference numeral 1 denotes a central control processing unit (CPU), which controls various controls of the entire system. Then, the CPU 1 directly or indirectly via the address bus 2 or the data bus 3 directly or indirectly installs the mask ROM 5, RAM 6 or EEPROM in the memory device 4.
7, the address range setting register 8, the address range detection circuit 9, the address conversion circuit 10, and the access switching control circuit 11.
【００１７】図２は上記ＥＥＰＲＯＭ７の内部記憶情報
の構成を示す図であり、１２は切替データ記憶部であ
り、１３はアドレス範囲情報記憶部である。ところで、
上記のように接続／構成された本件メモリ装置は、以下
のように動作するよう構成されているものである。FIG. 2 is a diagram showing the structure of the internal storage information of the EEPROM 7, 12 is a switching data storage unit, and 13 is an address range information storage unit. by the way,
The present memory device connected / configured as described above is configured to operate as follows.
【００１８】ＣＰＵ１はアドレスバス２及びデータバス
３を介してメモリ装置４のアクセスを行う。メモリ装置
４は、マスクＲＯＭ５、ＲＡＭ６、ＥＥＰＲＯＭ７の各
メモリを含んでおり、各々のメモリはＣＰＵ１からの異
なるアドレス範囲に対応してアクセスが行われるものと
する。The CPU 1 accesses the memory device 4 via the address bus 2 and the data bus 3. The memory device 4 includes respective memories of a mask ROM 5, a RAM 6, and an EEPROM 7, and each memory is supposed to be accessed in correspondence with a different address range from the CPU 1.
【００１９】マスクＲＯＭ５のデータ内容変更を必要と
しない場合、アドレス範囲設定レジスタ８にはＣＰＵ１
が発生しないアドレスを設定しておく。アドレス範囲検
出回路９は、常に非検出状態となりアドレス変換回路１
０を変換しない状態に、又アクセス切替制御回路１１を
マスクＲＯＭ選択状態に保つ。これにより、マスクＲＯ
Ｍ５や、ＲＡＭ５、ＥＥＰＲＯＭ７は、ＣＰＵ１からの
アドレスに対応したアクセスが行われるものである。When it is not necessary to change the data content of the mask ROM 5, the CPU 1 is stored in the address range setting register 8.
Set an address that does not occur. The address range detection circuit 9 is always in the non-detection state and the address conversion circuit 1
The 0 is not converted and the access switching control circuit 11 is kept in the mask ROM selected state. As a result, the mask RO
The M5, the RAM 5, and the EEPROM 7 are accessed according to the address from the CPU 1.
【００２０】以下にマスクＲＯＭ５のデータ内容変更を
必要とする場合の動作を説明する。データ内容変更を必
要とする場合には、ＥＥＰＲＯＭ７の内部の切替えデー
タ記憶部１２に切替えデータを、アドレス範囲情報記憶
部１３にアドレス範囲情報を記憶させておく。The operation when the data content of the mask ROM 5 needs to be changed will be described below. When the data content needs to be changed, the switching data is stored in the switching data storage unit 12 inside the EEPROM 7 and the address range information is stored in the address range information storage unit 13.
【００２１】システムは電源立ち上げ時に、アドレス範
囲情報記憶部１３の内容をチェックし、データの書込み
が行われていればマスクＲＯＭ５のデータ内容変更が必
要と判断し、アドレス範囲情報をアドレス範囲設定レジ
スタ８に設定する。又、切替えデータ記憶部１２のデー
タを予め決められたＲＡＭ６の一部のエリアに転送す
る。When the power is turned on, the system checks the contents of the address range information storage unit 13, judges that the data contents of the mask ROM 5 need to be changed if the data is written, and sets the address range information to the address range. Set in register 8. Further, the data of the switching data storage unit 12 is transferred to a predetermined area of the RAM 6 which is a part of the area.
【００２２】ＣＰＵ１がアドレス範囲設定レジスタ８に
設定した範囲のアドレスでマスクＲＯＭ５のアクセスを
行った場合、アドレス範囲検出回路９はアドレス変換回
路１０及びアクセス切替え回路１１に対してアドレス範
囲検出状態であることを知らせる。When the CPU 1 accesses the mask ROM 5 with an address in the range set in the address range setting register 8, the address range detection circuit 9 is in the address range detection state with respect to the address conversion circuit 10 and the access switching circuit 11. Let us know.
【００２３】これに対してアドレス変換回路１０は、前
記の予め決められたＲＡＭ６の一部のエリアのアドレス
を発生させ、又アクセス切替え制御回路１１はマスクＲ
ＯＭを非選択状態にしＲＡＭ６を選択状態にする。On the other hand, the address conversion circuit 10 generates an address of a predetermined area of the RAM 6 and the access switching control circuit 11 uses the mask R.
The OM is set to the non-selected state and the RAM 6 is set to the selected state.
【００２４】これにより、マスク５に対するアクセス
は、ＲＡＭ６の一部のエリアのアクセスに切替えられ、
ＥＥＰＲＯＭ７の内部の切替えデータ記憶部１２に記憶
されていたデータが読み出されるものである。As a result, access to the mask 5 is switched to access to a partial area of the RAM 6,
The data stored in the switching data storage unit 12 inside the EEPROM 7 is read out.
【００２５】[0025]
【発明の効果】以上詳記したように本発明によれば、デ
ータ書換え不可能なメモリの一部を書換え可能なメモリ
に入替えができ、データ変更が容易になるという効果を
奏するものである。As described above in detail, according to the present invention, a part of the memory in which data cannot be rewritten can be replaced with a rewritable memory, and data can be easily changed.
【図１】本発明の一実施の形態に係るブロック図。FIG. 1 is a block diagram according to an embodiment of the present invention.
【図２】同実施の形態に係わりＥＥＰＲＯＭ７の内部記
憶情報の構成を示す図。FIG. 2 is a diagram showing a configuration of internal storage information of an EEPROM 7 according to the same embodiment.
１…中央制御処理装置（ＣＰＵ）、２…アドレスバス、
３…データバス、４…メモリ装置、５…マスクＲＯＭ、
６…ＲＡＭ、７…ＥＥＰＲＯＭ、８…アドレウ範囲設定
レジスタ、９…アドレス範囲検出回路、１０…アドレス
変換回路、１１…アクセス切替え制御回路、１２…切替
データ記憶部、１３…アドレス範囲情報記憶部。1 ... Central control processing unit (CPU), 2 ... Address bus,
3 ... Data bus, 4 ... Memory device, 5 ... Mask ROM,
6 ... RAM, 7 ... EEPROM, 8 ... Address range setting register, 9 ... Address range detection circuit, 10 ... Address conversion circuit, 11 ... Access switching control circuit, 12 ... Switching data storage section, 13 ... Address range information storage section.
Claims (5)
るアドレス範囲検出手段と、 前記第一のメモリに対するアドレスを前記第二のメモリ
に対するアドレスに変換するアドレス変換手段と、 前記アドレス範囲検出手段にて特定アドレス範囲が検出
された場合、前記第一のメモリに対するアクセスを前記
第二のメモリに対するアクセスに切替えるアクセス切替
え手段とを具備したことを特徴とするメモリ装置。1. A data rewritable first memory, a data rewritable second memory, address range detection means for detecting a specific address range for the first memory, and the first memory. Address conversion means for converting an address for the second memory into an address for the second memory, and when a specific address range is detected by the address range detection means, access to the first memory is changed to access to the second memory. A memory device comprising an access switching means for switching.
揮発性ＲＡＭを用い、装置の電源投入時にデータ書換え
可能な第三のメモリ又は外部記憶装置からの第二のメモ
リにデータを転送することを特徴とする請求項１記載の
メモリ装置。2. A volatile RAM is used as the second data rewritable memory, and data is transferred to the second memory from the third memory rewritable or an external storage device when the power of the device is turned on. The memory device of claim 1, wherein the memory device is a memory device.
数のアドレス範囲でアクセス切替えを可能とすることを
特徴とする請求項１記載のメモリ装置。3. The memory device according to claim 1, wherein a plurality of address range detecting means are provided to enable access switching in a plurality of address ranges.
大きさに対応して、データ書換え可能な第二のメモリの
容量を変更可能とすることを特徴とする請求項１記載の
メモリ装置。4. The memory device according to claim 1, wherein the capacity of the second memory in which data can be rewritten can be changed according to the size of the address range for access switching.
少なくともアドレス範囲情報とアクセスに対応するデー
タを含み、アドレス範囲情報はアドレス範囲検出手段に
提供されることを特徴とする請求項１記載のメモリ装
置。5. The second memory capable of rewriting data comprises:
2. The memory device according to claim 1, wherein the memory device includes at least address range information and data corresponding to access, and the address range information is provided to the address range detecting means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34186595A JPH09185546A (en) | 1995-12-27 | 1995-12-27 | Storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34186595A JPH09185546A (en) | 1995-12-27 | 1995-12-27 | Storage device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09185546A true JPH09185546A (en) | 1997-07-15 |
Family
ID=18349350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34186595A Pending JPH09185546A (en) | 1995-12-27 | 1995-12-27 | Storage device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09185546A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9142317B2 (en) | 2013-06-18 | 2015-09-22 | Samsung Electronics Co., Ltd. | Embedded memory device and memory controller including the same |
-
1995
- 1995-12-27 JP JP34186595A patent/JPH09185546A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9142317B2 (en) | 2013-06-18 | 2015-09-22 | Samsung Electronics Co., Ltd. | Embedded memory device and memory controller including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05197541A (en) | Fixed value memory, which can be electrically overwritten and memory-content changing method | |
| JPS6142287B2 (en) | ||
| JPH03252993A (en) | Information writing device for e2prom | |
| JPH09185546A (en) | Storage device | |
| US6182207B1 (en) | Microcontroller with register system for the indirect accessing of internal memory via auxiliary register | |
| JP3635996B2 (en) | Information processing system | |
| JP3767646B2 (en) | Electric motor control device provided with setting storage device for electric motor control constant | |
| JPH0728700A (en) | Storage device | |
| US6223241B1 (en) | Sharing of the indirect addressing of the registers of a peripheral dedicated to emulation | |
| JP3131918B2 (en) | Memory device | |
| JP2643803B2 (en) | Microcomputer | |
| KR960001096B1 (en) | Booting drive system | |
| US6208562B1 (en) | Digital memory and method of operation for a digital memory | |
| JPH11212877A (en) | Storage device | |
| RU2179332C1 (en) | Computer system | |
| JP3172907B2 (en) | Data processing device | |
| JPH0335335A (en) | Storage device | |
| JPS6231382B2 (en) | ||
| JPS58179977A (en) | Memory controller | |
| JPH064469A (en) | Input/output device control system | |
| JPS6117027B2 (en) | ||
| JPS62154286A (en) | Write access system for rewritable memory | |
| JPH01308656A (en) | Evaluating circuit of program of printer | |
| JPH08235894A (en) | Flash memory and flash memory control device | |
| JP2003303132A (en) | Semiconductor memory control device |