JPH09171527A - Memory generation supporting device - Google Patents
Memory generation supporting deviceInfo
- Publication number
- JPH09171527A JPH09171527A JP7348514A JP34851495A JPH09171527A JP H09171527 A JPH09171527 A JP H09171527A JP 7348514 A JP7348514 A JP 7348514A JP 34851495 A JP34851495 A JP 34851495A JP H09171527 A JPH09171527 A JP H09171527A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- power consumption
- package
- data
- total
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は,ASIC等のLSIの
設計において、メモリーコンパイラを用いてメモリーを
生成する際に、適当なメモリー構成を決定するメモリー
生成支援装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory generation support device for determining an appropriate memory configuration when a memory is generated using a memory compiler in designing an LSI such as an ASIC.
【0002】[0002]
【従来の技術】近年、半導体装置は、電子機器の高性能
化と軽薄短小の傾向からLSIはASICに代表される
ように、ますます高集積化、高機能化が求められるよう
になってきており、LSIの設計においても、できるだ
けチップサイズを小さくして、高機能を実現するための
設計が求められている。メモリー部の設計は、一般に
は、メモリコンパイラと呼ばれるシステムを用いて設計
がなされている。このメモリコンパイラでは、ワード
数、ビット数を入力するとシミュレーションモデル、レ
イアウトパターン等が生成される。このメモリコンパイ
ラによる設計の際には、LSI設計者はメモリー仕様か
ら最適と思われるメモリー構成を考えて設計を行ってい
るのが実際であった。ところが、LSI設計者がこの最
適と思われるメモリー構成を決定するのに、面積、消費
電力、アクセスタイム、さらにはパッケージからくる制
限を考慮する必要があり、メモリー構成の最適化は、L
SI設計者にとっては煩雑で難しいものであった。2. Description of the Related Art In recent years, semiconductor devices have been required to have higher integration and higher functionality, as represented by ASICs, because of the trend toward higher performance of electronic equipment and light, thin, short, and small sizes. Therefore, also in the design of LSIs, there is a demand for a design for realizing a high function by reducing the chip size as much as possible. The memory section is generally designed using a system called a memory compiler. In this memory compiler, a simulation model, a layout pattern, etc. are generated when the number of words and the number of bits are input. When designing with this memory compiler, the LSI designer actually designed the memory configuration that seems to be optimal from the memory specifications. However, the LSI designer needs to consider the area, power consumption, access time, and restrictions imposed by the package in order to determine the optimal memory configuration.
It was complicated and difficult for the SI designer.
【0003】[0003]
【発明が解決しようとする課題】上記のように、ASI
Cの設計等において、メモリーコンパイラを用いてメモ
リーを生成する際のメモリー仕様から最適と思われるメ
モリー構成を決定する作業は、LSI設計者にとって煩
雑で難しいもので、その対応が求められていた。本発明
は、これに対応するためのもので、メモリーコンパイラ
を用いてメモリーを生成する際、LSI設計者が容易に
メモリー仕様から適当なメモリー構成を生成することが
できるメモリー生成支援装置を提供しようとするもので
ある。更に、適当なメモリー構成の内で最適なメモリー
構成が分かるようにしたものである。As described above, the ASI
In designing C or the like, it is complicated and difficult for an LSI designer to determine an optimal memory configuration from a memory specification when a memory is generated by using a memory compiler, and it is required to deal with it. The present invention addresses the above problem and provides a memory generation support device that enables an LSI designer to easily generate an appropriate memory configuration from a memory specification when generating a memory using a memory compiler. It is what Further, it is designed so that the optimum memory configuration can be known among the appropriate memory configurations.
【0004】[0004]
【課題を解決するための手段】本発明のメモリー生成支
援装置は、LSIの設計において、メモリーコンパイラ
を用いてメモリーを生成する際に、適当なメモリー構成
の決定を支援する装置であって、少なくとも、メモリー
仕様を入力する入力手段と、メモリーコンパイラの各ワ
ードデータ構成に対応した面積、アクセスタイム、消費
電力等のデータを記述したコンパイラセルライブラリィ
と、各パッケージの種類とその最大許容消費電力を対比
させたデータを記述したパッケージライブラリィと、メ
モリー仕様にしたがい、コンパイラセルライブラリィか
らのデータおよびパッケージライブラリィからのデータ
を用いて適当なメモリー構成を選択し、選択された各メ
モリー構成に対応する総面積、総消費電力、アクセスタ
イムとを得る処理を行う処理手段と、該処理手段により
得られたメモリー構成の候補の一覧を、総面積、総消費
電力、アクセスタイムと対応させ、且つ、パッケージの
最大許容消費電力を満足するか否かを示して、リスト出
力するリスト出力手段とを有するもので、前記処理手段
には、コンパイラセルライブラリィのデータよりメモリ
ー構成の候補を検索し、メモリー候補に対応した面積、
アクセスタイム、消費電力等のデータの一覧を得る検索
部と、得られたコンパイラセルライブラリィからのメモ
リー候補に対応したデータより、総面積と消費電力を算
出する算出部と、アクセスタイムをチェックするスピー
ドチェック部と、パッケージの許容消費電力をチエック
するパッケージ最大消費電力チェック部とを備えている
ことを特徴とするものである。そして、上記における処
理手段には、各メモリー構成の候補に対応する総面積と
総消費電力の値から、各メモリー構成の候補の、総面積
の順位、総消費電力順位を求める演算を行う演算部を備
えており、総面積順位と総消費電力順位とをリスト出力
し、メモリー構成の候補の中で最適なメモリー構成が分
かるようにしたことを特徴とするものである。尚、コン
パイラセルライブラリィには、ワードデータ構成に応じ
た1個のメモリーの仕様として、面積、アクセスタイ
ム、消費電力等のデータが記述されており、パッケージ
内にメモリー複数個を用いる場合もあり、実際にパッケ
ージ内で使用する数に対応した面積、消費電力を、ここ
では総面積、総消費電力と言っている。A memory generation support device of the present invention is a device for supporting determination of an appropriate memory configuration when a memory is generated by using a memory compiler in designing an LSI, and at least , The input means to input the memory specifications, the compiler cell library that describes the data such as the area, access time and power consumption corresponding to each word data configuration of the memory compiler, the type of each package and its maximum allowable power consumption Corresponding to each selected memory configuration by selecting the appropriate memory configuration using the data from the compiler cell library and the data from the package library according to the memory specifications and the package library that describes the contrasted data Processing to obtain total area, total power consumption, access time The processing means to be performed and the list of memory configuration candidates obtained by the processing means are associated with the total area, the total power consumption, and the access time, and whether or not the maximum allowable power consumption of the package is satisfied is shown. A list output means for outputting a list, wherein the processing means searches a memory configuration candidate from the data of the compiler cell library, and an area corresponding to the memory candidate,
A search unit that obtains a list of data such as access time and power consumption, a calculation unit that calculates the total area and power consumption from the obtained data corresponding to memory candidates from the compiler cell library, and checks the access time It is characterized by including a speed check unit and a package maximum power consumption check unit for checking the allowable power consumption of the package. Further, the processing means in the above includes an arithmetic unit for performing an arithmetic operation for obtaining the rank of the total area and the rank of the total power consumption of the candidates of each memory configuration from the values of the total area and the total power consumption corresponding to the candidates of each memory configuration. It is characterized in that the total area rank and the total power consumption rank are output as a list so that the optimum memory configuration can be known from among the memory configuration candidates. In the compiler cell library, data such as area, access time, and power consumption are described as the specifications of one memory according to the word data structure, and there are cases where multiple memories are used in the package. The area and power consumption corresponding to the number actually used in the package are referred to as the total area and total power consumption here.
【0005】[0005]
【作用】本発明のメモリ生成支援装置は、上記のように
構成することにより、メモリーコンパイラを用いてメモ
リーを生成する際、LSI設計者が容易にメモリ仕様か
ら適当なメモリー構成を生成することができるメモリー
生成支援装置の提供を可能としたものである。詳しく
は、少なくとも、メモリ仕様を入力する入力手段と、メ
モリーコンパイラの各ワードデータ構成に応じた面積、
アクセスタイム、消費電力等のデータを記述したコンパ
イラセルライブラリィと、各パッケージの種類とその最
大許容消費電力を対比させたデータを記述したパッケー
ジライブラリィと、メモリー仕様にしたがい、コンパイ
ラセルライブラリィからのデータおよびパッケージライ
ブラリィからのデータを用いて適当なメモリー構成を選
択し、選択された各メモリー構成に対応する総面積、総
消費電力、アクセスタイムとを得る処理を行う処理手段
と、該処理手段により得られたメモリー構成の候補の一
覧を、総面積、総消費電力、アクセスタイムと対応さ
せ、且つ、パッケージの最大許容消費電力を満足するか
否かをしてリスト出力するリスト出力手段とを有するこ
とにより、メモリー仕様を入力するだけで、メモリー構
成の候補の一覧をリスト出力することができるものとし
ている。これにより、LSI設計者は所望のメモリー構
成をリストの中から選択するだけで済むこととなる。そ
して、処理手段には、各メモリー構成の候補に対応する
総面積と総消費電力の値から、各メモリー構成の候補
の、総面積の順位、総消費電力順位を求める演算を行う
演算部を備えており、これにより得られた総面積順位と
総消費電力順位とをリスト出力して、メモリー構成の候
補の中で最適なメモリー構成が分かるようにしている。With the memory generation support device of the present invention configured as described above, when a memory is generated using the memory compiler, the LSI designer can easily generate an appropriate memory configuration from the memory specifications. It is possible to provide a memory generation support device that can do this. Specifically, at least the input means for inputting the memory specifications and the area corresponding to each word data configuration of the memory compiler,
From the compiler cell library that describes data such as access time and power consumption, the package library that describes data that compares the type of each package and its maximum allowable power consumption, and the compiler cell library according to the memory specifications. Processing means for selecting an appropriate memory configuration using the data of the above and the data from the package library and obtaining the total area, total power consumption, and access time corresponding to each selected memory configuration, and the processing means. And a list output means for outputting a list of the memory configuration candidates obtained by the means in correspondence with the total area, the total power consumption, and the access time, and outputting the list depending on whether or not the maximum allowable power consumption of the package is satisfied. By including the memory specifications, the list of memory configuration candidates can be It is assumed that it is possible to bet output. As a result, the LSI designer need only select the desired memory configuration from the list. The processing means is provided with a calculation unit that calculates the total area rank and the total power consumption rank of each memory configuration candidate from the values of the total area and the total power consumption corresponding to each memory configuration candidate. Then, the total area rank and the total power consumption rank obtained by this are output as a list so that the optimum memory configuration can be known from among the memory configuration candidates.
【0006】[0006]
【実施例】本発明のメモリ生成支援装置の実施例を図に
もとづいて説明する。図1は実施例のメモリー生成支援
装置の構成を示した概略図で、図2は図1に示す本実施
例のメモリー装置の動作フローを示した図である。図
1、図2中、100はメモリ生成支援装置、110は処
理手段、111は検索部、112は算出部、113はパ
ッケージ最大消費電力チェック部、114はスピードチ
ェック部、116は演算部、120はメモリ仕様入力手
段、130はコンパイラセルライブラリィ、140はパ
ッケージライブラリィ、150はリスト出力手段であ
る。図1に示すように、本実施例のメモリ生成支援装置
は、処理手段110と、処理手段110へメモリ仕様を
入力するメモリ仕様入力手段120と、処理手段110
にて、パッケージの許容消費電力をチェックするため
の、各パッケージの最大許容消費電力を蓄積したパッケ
ージセルライブラリィ140と、処理手段110にて処
理する際に必要なデータである、メモリーコンパイラの
各ワードデータ構成に応じた面積、消費電力、アクセス
タイム等を蓄積したコンパイラセルライブラリィ130
と、メモリー構成の候補の一覧をリスト出力するリスト
出力手段150とを有するものである。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a memory generation support device of the present invention will be described with reference to the drawings. FIG. 1 is a schematic diagram showing the configuration of the memory generation support device of the embodiment, and FIG. 2 is a diagram showing the operation flow of the memory device of this embodiment shown in FIG. 1 and 2, 100 is a memory generation support device, 110 is a processing unit, 111 is a search unit, 112 is a calculation unit, 113 is a package maximum power consumption check unit, 114 is a speed check unit, 116 is a calculation unit, 120 Is a memory specification input means, 130 is a compiler cell library, 140 is a package library, and 150 is a list output means. As shown in FIG. 1, the memory generation support device of this embodiment includes a processing unit 110, a memory specification input unit 120 for inputting memory specifications to the processing unit 110, and a processing unit 110.
In order to check the allowable power consumption of each package, the package cell library 140 that stores the maximum allowable power consumption of each package and each of the memory compilers that are data necessary for processing by the processing unit 110. Compiler cell library 130 that accumulates area, power consumption, access time, etc. according to word data configuration
And a list output means 150 for outputting a list of memory configuration candidates.
【0007】そして、処理手段110には、入力された
メモリー仕様に基づき、メモリー候補に対応した面積、
アクセスタイム、消費電力等のデータの一覧を得る検索
部111と、得られたコンパイラセルライブラリィ13
0からのメモリー候補に対応したデータより、総面積と
総消費電力を算出する算出部112と、アクセスタイム
をチェックするスピードチェック部114と、パッケー
ジの許容消費電力をチエックするパッケージ最大消費電
力チェック部113とを有している。スピードチェック
部114は、得られた各メモリー構成の候補のアクセス
タイムが仕様内であるか否かを判断するもので、パッケ
ージ最大消費電力チェック部113は、パッケージライ
ブラリィ140からのパッケージの最大許容消費電力デ
ータに基づき、各メモリー構成の候補が、この最大許容
消費電力以下であるか否かを判断するものである。本実
施例のメモリー生成支援装置100においては、処理手
段110に、更に各メモリー構成の候補に対応する総面
積と総消費電力の値から、各メモリー構成の候補の、総
面積の順位、総消費電力順位を求める演算も行う演算部
116を備えている。Then, the processing means 110 has an area corresponding to the memory candidate based on the input memory specification,
A search unit 111 for obtaining a list of data such as access time and power consumption, and the obtained compiler cell library 13
A calculation unit 112 that calculates the total area and total power consumption from data corresponding to memory candidates from 0, a speed check unit 114 that checks the access time, and a package maximum power consumption check unit that checks the allowable power consumption of the package. And 113. The speed check unit 114 determines whether or not the obtained access time of each memory configuration candidate is within specifications, and the package maximum power consumption check unit 113 determines the maximum allowable package from the package library 140. Based on the power consumption data, it is determined whether or not the candidate of each memory configuration is less than or equal to the maximum allowable power consumption. In the memory generation support device 100 of this embodiment, the processing unit 110 further determines the total area rank and the total consumption of each memory configuration candidate from the values of the total area and the total power consumption corresponding to each memory configuration candidate. A calculation unit 116 is also provided that also calculates the power ranking.
【0008】リスト出力手段150は、処理手段110
により得られた結果をリストとして出力するものである
が、図5に示す、各メモリー候補と、各メモリー構成の
候補に対応した、総面積(μm2 )、総消費電力(m
w)、アクセスタイム(nm)および面積順位、消費電
力順位、アクセスタイム可否を示したリストを出力す
る。The list output means 150 is a processing means 110.
Although the result obtained by the above is output as a list, the total area (μm 2 ) and the total power consumption (m) corresponding to each memory candidate and each memory configuration candidate are shown in FIG.
w), an access time (nm), an area rank, a power consumption rank, and an access time availability list are output.
【0009】コンパイラセルライブラリィ130は、メ
モリーコンパイラの各ワード・データ構成に応じた面
積、消費電力、アクセスタイム等を蓄積したもので、具
体的には、図3に示すように、種々のデータ幅、アドレ
スレ幅の組みとこれに対応した、、メモリー領域の幅
(μm)、高さ(μm)、面積(μm2 )、アクセスタ
イム(ns)、動的消費電力(mW/MHz)、静的消
費電力(mW)等のデータが蓄積されている。The compiler cell library 130 accumulates area, power consumption, access time, etc. according to each word / data configuration of the memory compiler. Specifically, as shown in FIG. 3, various data are stored. A set of width and address width and corresponding memory area width (μm), height (μm), area (μm 2 ), access time (ns), dynamic power consumption (mW / MHz), Data such as static power consumption (mW) is accumulated.
【0010】パッケージライブラリィ140は、処理手
段110にて、パッケージの許容消費電力をチェックす
るための、各パッケージの最大許容消費電力を蓄積した
もので、図4に示すように、各パッケージに対応する最
大許容消費電力(mW)がデータとして蓄積されてい
る。尚、パッケージの種類の欄において、QFPはQu
ad Flat Package、PLCCはPlas
tic Leaded Chip Carrier、P
GAはPin Grid Arrayの略称であり、数
値はピン数を意味する。The package library 140 is for accumulating the maximum allowable power consumption of each package for checking the allowable power consumption of the package in the processing means 110, and corresponds to each package as shown in FIG. The maximum allowable power consumption (mW) to be stored is stored as data. In the package type column, QFP is Qu
ad Flat Package, PLCC is Plas
tic Leaded Chip Carrier, P
GA is an abbreviation for Pin Grid Array, and the numerical value means the number of pins.
【0011】次に、図1に示す本実施例のメモリ生成支
援装置100の動作を図2に基づいて簡単に説明してお
く。先ず、メモリー仕様(図2(a))が決まり処理部
110に入力されると、処理手段110の検索部111
において、メモリー構成の候補を検索し、得られた各メ
モリー構成の候補に対応した面積、アクセスタイム、消
費電力等のデータの一覧を得る。(図2(b)) 次いで、算出部112により、コンパイラセルライブラ
リィ130のデータに基づき、各メモリー構成候補に対
応する総面積、総消費電力を算出して得る。(図2
(c)) 次いで、処理手段110のパッケージチェック手段11
3により、算出部112により得られた総消費電力と、
パッケージライブラリィー140に蓄積されている各パ
ッケージに対応する最大許容消費電力とを比較し、算出
部112により得られた消費電力数値が許容内であるか
否かをパッケージ最大消費電力チェック部113により
チェックする。(図2(d)) 次いで、コンパイラセルライブラリィ130のデータよ
り得られた各メモリー構成の候補に対応するアクセスタ
イムが、スピード仕様に満足できるものか否かをスピー
ドチェック部114によりチェックする。(図2
(e)) 次いで、得られた総面積、総消費電力の値から各メモリ
ー候補に対して面積順位、消費電力順位決めを行ってお
く。(図2(f)) 更に、上記判定(チェック)結果、順位結果を含め、得
られたメモリー構成の候補のデータの一覧をリスト出力
手段150により出力する。(図2(g)) このようにして出力されたリストに基づき、メモリー構
成の候補の内、最適なものを選択する。Next, the operation of the memory generation support device 100 of this embodiment shown in FIG. 1 will be briefly described with reference to FIG. First, when the memory specifications (FIG. 2A) are determined and input to the processing unit 110, the search unit 111 of the processing unit 110.
At, a memory configuration candidate is searched, and a list of data such as area, access time, and power consumption corresponding to each obtained memory configuration candidate is obtained. (FIG. 2B) Next, the calculation unit 112 calculates and obtains the total area and total power consumption corresponding to each memory configuration candidate based on the data of the compiler cell library 130. (Figure 2
(C)) Next, the package check means 11 of the processing means 110
3, the total power consumption obtained by the calculation unit 112,
The package maximum power consumption check unit 113 compares whether or not the power consumption value obtained by the calculation unit 112 is within the allowable range by comparing the maximum allowable power consumption corresponding to each package accumulated in the package library 140. To check. (FIG. 2 (d)) Next, the speed check unit 114 checks whether or not the access time corresponding to each memory configuration candidate obtained from the data of the compiler cell library 130 satisfies the speed specification. (Figure 2
(E) Next, the area rank and the power consumption rank are determined for each memory candidate based on the obtained values of the total area and the total power consumption. (FIG. 2 (f)) Further, the list output means 150 outputs a list of the obtained data of the memory configuration candidates including the determination (check) result and the ranking result. (FIG. 2 (g)) Based on the list thus output, the optimum memory configuration candidate is selected.
【0012】次いで、具体的なメモリー仕様を挙げ、こ
れに最適なメモリー構成を得る場合について説明する。
メモリー仕様を、256ワード×8ビット×8個相当の
容量、QFP−128パッケージ、動作周波数20MH
z、アクセスタイム20ns以内、他の回路部分の消費
電力100mWとした場合を例にとって説明する。先ず
処理部110へ上記メモリ仕様を入力する(図2
(a))と、処理手段110は、このメモリー仕様の場
合、全メモリーの総容量を計算すると2KBとなるの
で、総容量を変えずに可能なメモリ構成の組み合わせを
検索部111により、図3に示すコンパイラセル・ライ
ブラリィ130より検索する。この際、検索により得ら
れたメモリー構成の組みに対応する、図3に示すコンパ
イルセルライブラリィー130のデータを読み込んでお
く。(図2(b)) この段階で、図5に示す、各メモリー構成に対するアク
セスタイムは求められる。検索により、例えば、25
6ワード×8ビット×8個、256ワード×16ビッ
ト×4個、256ワード×32ビット×2個、51
2ワード×16ビット×2個等の組みがメモリー構成の
候補として挙げられる。尚、実際には、他にも候補はあ
るが、ここでは上記4個のみが候補として選択されたと
して以下の話しを進める。これらを図に示すと、それぞ
れ図6(a)、図6(b)、図6(c)、図6(d)の
ようになる。図6(a)に示すメモリー構成256ワ
ード×8ビット×8個の場合、データの読み出し動作
は、1個のメモリー256ワードのどれであるか(どの
アドレスであるか)を8ビットで指定し、該当するアド
レスのデータを8ビットで読み出すが、この際に、メモ
リー8個の内、所定の1個のメモリーだけが動作できる
ように設定されている。図6(d)に示すメモリー構成
512ワード×16ビット×2個の場合には、1個の
メモリー512ワードのどれであるか(どのアドレスで
あるか)を9ビットで指定し、該当するアドレスのデー
タを16ビットで読み出すが、この際にも2個のメモリ
ーの内、所定の1個のメモリーだけが動作するように設
定されている。Next, a specific memory specification will be given and a case of obtaining an optimum memory configuration will be described.
Memory specifications: 256 words x 8 bits x 8 equivalent capacity, QFP-128 package, operating frequency 20 MH
z, access time is within 20 ns, and power consumption of other circuit parts is 100 mW. First, the above memory specifications are input to the processing unit 110 (see FIG. 2).
(A)) and the processing means 110, in the case of this memory specification, the total capacity of all memories is calculated to be 2 KB. The compiler cell library 130 shown in (1) is searched. At this time, the data of the compile cell library 130 shown in FIG. 3 corresponding to the set of memory configurations obtained by the search is read in advance. (FIG. 2B) At this stage, the access time for each memory configuration shown in FIG. 5 is obtained. By searching, for example, 25
6 words x 8 bits x 8 256 words x 16 bits x 4 256 words x 32 bits x 2 51
A set of 2 words × 16 bits × 2 can be mentioned as a candidate for the memory configuration. Although there are actually other candidates, the following discussion will be made assuming that only the above four are selected as candidates. FIG. 6 (a), FIG. 6 (b), FIG. 6 (c), and FIG. 6 (d) show these, respectively. In the case of the memory configuration of 256 words × 8 bits × 8 shown in FIG. 6 (a), the data read operation specifies which memory 256 word (address is) in one memory with 8 bits. , The data of the corresponding address is read out in 8 bits, but at this time, only a predetermined one of the eight memories is set to operate. In the case of the memory configuration of 512 words × 16 bits × 2 shown in FIG. 6D, which one of 512 words (which address) is designated by 9 bits and the corresponding address is specified. Data is read out in 16 bits, and at this time, only one of the two memories is set to operate.
【0013】次に、この4通りのメモリー構成の組につ
いて、コンパイラセルライブラリィー130からのデー
タを用い、総面積と総消費電力を、算出部112により
算出する。総面積は図3に示す各組に対応した面積に個
数をかけたもので、総消費電力(総パワー)は図3に示
す各組みに対応した動的消費電力にメモリーの個数と動
作周波数(20KHz)を掛け合わせたものと、静的消
費電力にメモリーの個数をかけ合わせたものと、他の回
路部分の消費電力100mwとの合計を算出したもので
ある。このようにして図5に示す各メモリー構成に対す
る総面積と総消費電力を求めた。例えば256ワード
×8ビット×8個の場合、総面積は(1)式、総消費電
力は(2)式のようにして計算した。 1.0μm2 ×8= 8.0μm2 (1) ((1.8mw/MHz×20MHz)+15mw)×8)+100 (2)Then, the total area and the total power consumption of the four sets of memory configurations are calculated by the calculation unit 112 using the data from the compiler cell library 130. The total area is the area corresponding to each set shown in FIG. 3 multiplied by the number, and the total power consumption (total power) is the dynamic power corresponding to each set shown in FIG. 20 KHz), static power consumption multiplied by the number of memories, and power consumption of other circuit parts of 100 mw are calculated. In this way, the total area and total power consumption for each memory configuration shown in FIG. 5 were obtained. For example, in the case of 256 words × 8 bits × 8 pieces, the total area is calculated by the equation (1) and the total power consumption is calculated by the equation (2). 1.0μm 2 × 8 = 8.0μm 2 ( 1) ((1.8mw / MHz × 20MHz) + 15mw) × 8) +100 (2)
【0014】次に、この4通りのメモリー構成の各候補
が仕様パッケージに使用された場合に、パッケージから
くる消費電力の制限内であるか否かをパッケージ最大消
費電力チェック部113により判断する。先ず、図4に
示すパッケージライブラリィー140より、仕様のパッ
ケージの最大許容消費電力を求める。本メモリー仕様で
は、パッケージはQFP−128であるので、最大許容
消費電力は600mwとなる。図5に示す各メモリー構
成に対応する総消費電力が得られたパッケージの最大許
容消費電力以下の場合には可(OK)と判断し、パッケ
ージの最大許容消費電力より大の場合には否(NG)と
する。Next, when each of the four memory configuration candidates is used for the specification package, the package maximum power consumption check unit 113 determines whether or not the power consumption from the package is within the limit. First, from the package library 140 shown in FIG. 4, the maximum allowable power consumption of the specified package is calculated. In this memory specification, the package is QFP-128, so the maximum allowable power consumption is 600 mw. If the total power consumption corresponding to each memory configuration shown in FIG. 5 is less than or equal to the maximum allowable power consumption of the package obtained, it is determined as OK (OK), and if the total power consumption is greater than the maximum allowable power consumption of the package, no ( NG).
【0015】次いで、検索により得られ各たメモリー構
成の候補のアクセスタイムのチェックをスピードチエッ
ク部114にて行う。仕様はアクセスタイムが20ns
以内なので、全てのメモリー構成の候補は、アクセスタ
イムの点では問題はない。Next, the speed check unit 114 checks the access time of each memory configuration candidate obtained by the search. The access time is 20 ns.
Since it is within the range, all memory configuration candidates have no problem in terms of access time.
【0016】更に、各メモリー構成の各候補の、総面
積、総消費電力の順位を処理部110の演算部116に
より小さい順に付ける。Further, the order of the total area and the total power consumption of each candidate of each memory configuration is assigned to the arithmetic unit 116 of the processing unit 110 in ascending order.
【0017】このようにして得られた、判定(チェッ
ク)結果、順位結果を含め、得られたメモリー構成の候
補のデータの一覧をリスト出力手段150により出力す
ると図5に示すようになった。これより、メモリー構成
の候補3、候補4、候補2、候補1の順に小面積で、候
補4、候補2、候補1の順に小消費電力であり、候補3
は消費電力の点で仕様を満足していないことが分かる。
また、アクセスタイムについては各候補とも問題がない
ことが分かる。結局、図5より、面積をできるだけ小と
し、且つ消費電力をできるだけ小とでき、アクセスタイ
ムを仕様内におさめることができるメモリー構成は、候
補4であると判断される。The list output means 150 outputs a list of the obtained data of the memory configuration candidates including the judgment (check) result and the ranking result thus obtained, as shown in FIG. As a result, the memory configuration candidate 3, candidate 4, candidate 2, candidate 1 has a small area in order, and candidate 4, candidate 2, candidate 1 has a small power consumption in order, candidate 3
It can be seen that does not meet the specifications in terms of power consumption.
Further, it can be seen that there is no problem with each candidate regarding the access time. After all, from FIG. 5, it is judged that the candidate 4 is a memory configuration that can make the area as small as possible, the power consumption as small as possible, and the access time within the specification.
【0018】[0018]
【効果】本発明は、上記のように、メモリーコンパイラ
を用いてメモリーを生成する際、LSI設計者が容易に
メモリー仕様から適当なメモリー構成を生成することが
できるメモリー生成支援装置の提供を可能としている。
そして、適当なメモリー構成の中で最適なメモリー構成
を選択することができるメモリー生成支援装置の提供を
可能としている。この結果、従来、LSI設計者にとっ
ては煩雑で難しいとされていたメモリー構成の決定を、
単にメモリー仕様を指定するだけで、できるものとして
いる。As described above, the present invention can provide a memory generation support device that enables an LSI designer to easily generate an appropriate memory configuration from a memory specification when generating a memory using a memory compiler. I am trying.
Further, it is possible to provide a memory generation support device capable of selecting an optimum memory configuration from among appropriate memory configurations. As a result, it has been difficult to determine the memory configuration, which was conventionally complicated and difficult for LSI designers.
It is supposed to be possible by simply specifying the memory specifications.
【図1】実施例のメモリー生成支援装置の概略構成を示
した図FIG. 1 is a diagram showing a schematic configuration of a memory generation support device according to an embodiment.
【図2】実施例のメモリー生成支援装置の動作を説明す
るための工程図FIG. 2 is a process diagram for explaining the operation of the memory generation support device according to the embodiment.
【図3】実施例のメモリー生成支援装置のコンパイラセ
ルライブラリィの図FIG. 3 is a diagram of a compiler cell library of the memory generation support device according to the embodiment.
【図4】実施例のメモリー生成支援装置のパッケージラ
イブラリィの図FIG. 4 is a diagram of a package library of the memory generation support device according to the embodiment.
【図5】実施例のメモリー生成支援装置のリストの図FIG. 5 is a diagram of a list of memory generation support devices according to an embodiment.
【図6】メモリー候補を示した図FIG. 6 is a diagram showing memory candidates.
100 メモリ生成支援装置 110 処理手段 111 検索部 112 算出部 113 パッケージ最大消費電力チェ
ック部 114 スピードチェック部 116 演算部 120 メモリ仕様入力手段 130 コンパイラセルライブラリィ 140 パッケージライブラリィ 150 リスト出力手段100 Memory Generation Support Device 110 Processing Unit 111 Searching Unit 112 Calculation Unit 113 Package Maximum Power Consumption Checking Unit 114 Speed Checking Unit 116 Computing Unit 120 Memory Specification Inputing Means 130 Compiler Cell Library 140 Package Library 150 List Outputting Means
Claims (2)
イラを用いてメモリーを生成する際に、適当なメモリー
構成の決定を支援する装置であって、少なくとも、メモ
リー仕様を入力する入力手段と、メモリーコンパイラの
各ワードデータ構成に対応した面積、アクセスタイム、
消費電力等のデータを記述したコンパイラセルライブラ
リィと、各パッケージの種類とその最大許容消費電力を
対比させたデータを記述したパッケージライブラリィ
と、メモリー仕様にしたがい、コンパイラセルライブラ
リィからのデータおよびパッケージライブラリィからの
データを用いて適当なメモリー構成を選択し、選択され
た各メモリー構成に対応する総面積、総消費電力、アク
セスタイムとを得る処理を行う処理手段と、該処理手段
により得られたメモリー構成の候補の一覧を、総面積、
総消費電力、アクセスタイムと対応させ、且つ、パッケ
ージの最大許容消費電力を満足するか否かを示して、リ
スト出力するリスト出力手段とを有するもので、前記処
理手段には、コンパイラセルライブラリィのデータより
メモリー構成の候補を検索し、メモリー候補に対応した
面積、アクセスタイム、消費電力等のデータの一覧を得
る検索部と、得られたコンパイラセルライブラリィから
のメモリー候補に対応したデータより、総面積と総消費
電力を算出する算出部と、アクセスタイムをチェックす
るスピードチェック部と、パッケージの許容消費電力を
チエックするパッケージ最大消費電力チェック部とを備
えていることを特徴とするメモリー生成支援装置。1. A device for assisting in determining an appropriate memory configuration when a memory is generated by using a memory compiler in the design of an LSI, which comprises at least an input means for inputting a memory specification and a memory compiler. Area corresponding to each word data structure, access time,
The compiler cell library that describes data such as power consumption, the package library that describes data that compares the type of each package and its maximum allowable power consumption, and the data from the compiler cell library according to the memory specifications. A processing means for selecting an appropriate memory configuration using the data from the package library and obtaining total area, total power consumption, and access time corresponding to each selected memory configuration, and a processing means The list of memory configuration candidates
And a list output means for outputting a list showing the total power consumption and the access time and indicating whether or not the maximum allowable power consumption of the package is satisfied. The processing means includes a compiler cell library. From the data corresponding to the memory candidates from the obtained compiler cell library, the search unit that searches the memory configuration candidates from the data of, and obtains a list of data such as the area, access time, and power consumption corresponding to the memory candidates. Memory generation characterized by comprising a calculating unit for calculating the total area and total power consumption, a speed checking unit for checking access time, and a package maximum power consumption checking unit for checking the allowable power consumption of the package Support device.
リー構成の候補に対応する総面積と総消費電力の値か
ら、各メモリー構成の候補の、総面積の順位、総消費電
力順位を求める演算を行う演算部を備えており、総面積
順位と総消費電力順位とをリスト出力し、メモリー構成
の候補の中で最適なメモリー構成が分かるようにしたこ
とを特徴とするメモリー生成支援装置。2. The processing means according to claim 1, obtains the rank of the total area and the rank of the total power consumption of each memory configuration candidate from the values of the total area and the total power consumption corresponding to each memory configuration candidate. A memory generation assisting device comprising an arithmetic unit for performing arithmetic operations, outputting a list of total area rank and total power consumption rank so that an optimum memory configuration can be known from among memory configuration candidates.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7348514A JPH09171527A (en) | 1995-12-20 | 1995-12-20 | Memory generation supporting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7348514A JPH09171527A (en) | 1995-12-20 | 1995-12-20 | Memory generation supporting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09171527A true JPH09171527A (en) | 1997-06-30 |
Family
ID=18397531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7348514A Pending JPH09171527A (en) | 1995-12-20 | 1995-12-20 | Memory generation supporting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09171527A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007207042A (en) * | 2006-02-02 | 2007-08-16 | Fujitsu Ltd | Memory construction device |
WO2008029439A1 (en) * | 2006-09-04 | 2008-03-13 | Renesas Technology Corp. | Design support computer device and memory compiler |
CN116741255A (en) * | 2023-08-16 | 2023-09-12 | 沐曦集成电路(上海)有限公司 | System for generating target combined memory |
-
1995
- 1995-12-20 JP JP7348514A patent/JPH09171527A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007207042A (en) * | 2006-02-02 | 2007-08-16 | Fujitsu Ltd | Memory construction device |
WO2008029439A1 (en) * | 2006-09-04 | 2008-03-13 | Renesas Technology Corp. | Design support computer device and memory compiler |
CN116741255A (en) * | 2023-08-16 | 2023-09-12 | 沐曦集成电路(上海)有限公司 | System for generating target combined memory |
CN116741255B (en) * | 2023-08-16 | 2023-11-24 | 沐曦集成电路(上海)有限公司 | System for generating target combined memory |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6240542B1 (en) | Poly routing for chip interconnects with minimal impact on chip performance | |
US8010926B2 (en) | Clock power minimization with regular physical placement of clock repeater components | |
CN101187957B (en) | System and method for designing multiple latch unit layout of integrated circuit public clock domain clock aware placement | |
JP2938424B2 (en) | Layout compiling method and design system | |
US6532572B1 (en) | Method for estimating porosity of hardmacs | |
JP5433086B2 (en) | Optimized base annealing method for integrated circuit placement | |
US6378114B1 (en) | Method for the physical placement of an integrated circuit adaptive to netlist changes | |
US6671867B2 (en) | Analytical constraint generation for cut-based global placement | |
US6654945B1 (en) | Storage medium in which data for designing an integrated circuit is stored and method of fabricating an integrated circuit | |
JPH09171527A (en) | Memory generation supporting device | |
JP2798055B2 (en) | Layout method of semiconductor integrated circuit | |
US20220171912A1 (en) | Poly-bit cells | |
US20100037198A1 (en) | Port assignment in hierarchical designs by abstracting macro logic | |
US7493579B2 (en) | Method for the generation of static noise check data in the layout hierarchical design of an LSI | |
Donze et al. | Masterimage approach to VLSI design | |
JP2766922B2 (en) | Memory design equipment | |
US6588003B1 (en) | Method of control cell placement for datapath macros in integrated circuit designs | |
US20220114321A1 (en) | Systems And Methods For Generating Placements For Circuit Designs Using Pyramidal Flows | |
JP3193802B2 (en) | Method and apparatus for designing semiconductor integrated circuit | |
Reddy et al. | A novel and unified digital ic design and automation methodology with reduced NRE cost and time-to-market | |
US6536016B1 (en) | Method and apparatus for locating constants in combinational circuits | |
Banker et al. | Physical design tradeoffs for ASIC technologies | |
US6886144B2 (en) | Logic verification method for semiconductor device | |
JP2000113024A (en) | Method and device for generating list | |
JPH09232436A (en) | Method and apparatus for logic synthesis, and method for designing semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060411 |