JPH09167154A - Ｍｐｅｇ−２多チャンネルオーディオ復号化器の逆変換器 - Google Patents
Ｍｐｅｇ−２多チャンネルオーディオ復号化器の逆変換器Info
- Publication number
- JPH09167154A JPH09167154A JP8253334A JP25333496A JPH09167154A JP H09167154 A JPH09167154 A JP H09167154A JP 8253334 A JP8253334 A JP 8253334A JP 25333496 A JP25333496 A JP 25333496A JP H09167154 A JPH09167154 A JP H09167154A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- output
- input
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 17
- 230000015654 memory Effects 0.000 claims description 44
- 239000000872 buffer Substances 0.000 claims description 17
- 230000003139 buffering effect Effects 0.000 claims description 5
- 238000001914 filtration Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 238000005070 sampling Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 241001125929 Trisopterus luscus Species 0.000 description 1
- 230000035508 accumulation Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
- G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
- G10L19/02—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis using spectral analysis, e.g. transform vocoders or subband vocoders
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Computational Linguistics (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Human Computer Interaction (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】 混成復号化された多数個の信号を入力して特
定復号化変換により元来の信号に復元するＭＰＥＧ−２
多チャンネルオーディオ復号化器の逆変換器を提供す
る。 【解決手段】 本発明のＭＰＥＧ−２多チャンネルオー
ディオ復号化器の逆変換器は、混成復号化された５つの
信号（Ｌ０、Ｒ０、Ｔ２、Ｔ３、Ｔ４）を入力され元来
の信号（ＬW ，ＲW ，ＣW ，ＬＳW ，ＲＳW ）に復元す
る逆変換演算を行う演算及び制御ロジックと、前記演算
及び制御ロジックからの出力信号（ｘｎ）を入力されて
低域通過フィルターを介してフィルターリングされた信
号（ｙｎ）を作るＩＩＲフィルターとを備える。
定復号化変換により元来の信号に復元するＭＰＥＧ−２
多チャンネルオーディオ復号化器の逆変換器を提供す
る。 【解決手段】 本発明のＭＰＥＧ−２多チャンネルオー
ディオ復号化器の逆変換器は、混成復号化された５つの
信号（Ｌ０、Ｒ０、Ｔ２、Ｔ３、Ｔ４）を入力され元来
の信号（ＬW ，ＲW ，ＣW ，ＬＳW ，ＲＳW ）に復元す
る逆変換演算を行う演算及び制御ロジックと、前記演算
及び制御ロジックからの出力信号（ｘｎ）を入力されて
低域通過フィルターを介してフィルターリングされた信
号（ｙｎ）を作るＩＩＲフィルターとを備える。
Description
【０００１】
【発明の属する技術分野】本発明はＭＰＥＧ−２多チャ
ンネルオーディオ復号化器の逆変換器に関し、特に混成
復号化された多数個の信号を入力に設定して特定復号化
変換により元来の信号に復元するＭＰＥＧ−２多チャン
ネルオーディオ復号化器の逆変換器に関する。
ンネルオーディオ復号化器の逆変換器に関し、特に混成
復号化された多数個の信号を入力に設定して特定復号化
変換により元来の信号に復元するＭＰＥＧ−２多チャン
ネルオーディオ復号化器の逆変換器に関する。
【０００２】
【従来の技術】ＭＰＥＧ−２（Moving Picture Experts
Group−２：オーディオ信号及びビデオ信号の圧縮表現
方法に関する国際標準案を制定するため活動している専
門家等の集まり）のオーディオチャンネルの組合せは３
／２配列を用いた５つのチャンネル即ち、前方左側（Le
ft、以下“Ｌ”という）、前方右側（Right 、以下
“Ｒ”という）、前方中央（Center、以下“Ｃ”とい
う）３つのチャンネルと後方左側（Left Surround 、以
下“ＬＳ”という）、後方右側（Right Surround、以下
“ＲＳ”という）２つのチャンネルとで構成される。さ
らに、混成復号化された５つの入力信号の中、Ｌ０，Ｒ
０はステレオの左側、右側信号を意味し、Ｔ２，Ｔ３Ｔ
４は多チャンネル信号処理のための３チャンネル信号を
意味する。なおＬW ，ＲW ，ＣW ，ＬＳW ，ＲＳW で下
側点字 W は符号化器で加重値がかけられた信号を現わ
す。
Group−２：オーディオ信号及びビデオ信号の圧縮表現
方法に関する国際標準案を制定するため活動している専
門家等の集まり）のオーディオチャンネルの組合せは３
／２配列を用いた５つのチャンネル即ち、前方左側（Le
ft、以下“Ｌ”という）、前方右側（Right 、以下
“Ｒ”という）、前方中央（Center、以下“Ｃ”とい
う）３つのチャンネルと後方左側（Left Surround 、以
下“ＬＳ”という）、後方右側（Right Surround、以下
“ＲＳ”という）２つのチャンネルとで構成される。さ
らに、混成復号化された５つの入力信号の中、Ｌ０，Ｒ
０はステレオの左側、右側信号を意味し、Ｔ２，Ｔ３Ｔ
４は多チャンネル信号処理のための３チャンネル信号を
意味する。なおＬW ，ＲW ，ＣW ，ＬＳW ，ＲＳW で下
側点字 W は符号化器で加重値がかけられた信号を現わ
す。
【０００３】また、ＭＰＥＧ−２で階層２はＭＰＥＧ−
２階層１の拡張であり、階層１は左信号と右信号との２
つのチャンネルのみ有している反面、階層２はこの２つ
のチャンネル以外に３つのチャンネルをさらに有してい
る。階層２は階層１のシステムを有する使用者のため、
階層２のチャンネル中、ステレオ信号Ｌ０とＲ０とを用
いて階層１を有する使用者が階層２の音を聞くことがで
きるようにするため、Ｌ０及びＲ０チャンネルには階層
２で発生する５つのチャンネルの信号が全て含まれてい
なれればならず、このような理由のため階層２の符号化
過程ではチャンネル間の変換(matrixing) を行い、チャ
ンネル変換に対する情報は逆変換手続（Dematrix Proce
dure、以下“ＤＰ”という）と伝送チャンネル割当（Tr
ansmission Channel Allocation 、以下“ＴＣ”とい
う）という２つの変数に収容されることになる。復号化
器ではチャンネル変換の逆過程でチャンネル逆変換(dem
atrixing) を行うが、それぞれのＤＰとＴＣとによる逆
変換の過程は表１と同様であり、足算と引算との組合せ
により現される。ここで、表１は伝送チャンネル割当に
対する復号化変換テーブル表を現わす。
２階層１の拡張であり、階層１は左信号と右信号との２
つのチャンネルのみ有している反面、階層２はこの２つ
のチャンネル以外に３つのチャンネルをさらに有してい
る。階層２は階層１のシステムを有する使用者のため、
階層２のチャンネル中、ステレオ信号Ｌ０とＲ０とを用
いて階層１を有する使用者が階層２の音を聞くことがで
きるようにするため、Ｌ０及びＲ０チャンネルには階層
２で発生する５つのチャンネルの信号が全て含まれてい
なれればならず、このような理由のため階層２の符号化
過程ではチャンネル間の変換(matrixing) を行い、チャ
ンネル変換に対する情報は逆変換手続（Dematrix Proce
dure、以下“ＤＰ”という）と伝送チャンネル割当（Tr
ansmission Channel Allocation 、以下“ＴＣ”とい
う）という２つの変数に収容されることになる。復号化
器ではチャンネル変換の逆過程でチャンネル逆変換(dem
atrixing) を行うが、それぞれのＤＰとＴＣとによる逆
変換の過程は表１と同様であり、足算と引算との組合せ
により現される。ここで、表１は伝送チャンネル割当に
対する復号化変換テーブル表を現わす。
【０００４】
【表１】
【０００５】表１を見れば、逆変換手続ＤＰ＝“10”の
場合にｊＳwbp という信号があるが、この信号はｊＳw
（＝0.5 ×（ｊＬＳw ＋ｊＲＳw ））の低域通過フィル
ターリングされた信号を現わす。そして、この低域通過
フィルターはＩＩＲフィルター(Filter finite Impulse
Response finite) で現わされ、左側サラウンド信号と
右側サラウンド信号との平均値がフィルターの入力信号
として入力され、過去２つのサンプルの入力信号及び過
去２つのサンプルの出力信号により現在の出力を求める
ことになる。このようなＩＩＲフィルターの伝達函数を
Ｈ（ｚ）とすれば、
場合にｊＳwbp という信号があるが、この信号はｊＳw
（＝0.5 ×（ｊＬＳw ＋ｊＲＳw ））の低域通過フィル
ターリングされた信号を現わす。そして、この低域通過
フィルターはＩＩＲフィルター(Filter finite Impulse
Response finite) で現わされ、左側サラウンド信号と
右側サラウンド信号との平均値がフィルターの入力信号
として入力され、過去２つのサンプルの入力信号及び過
去２つのサンプルの出力信号により現在の出力を求める
ことになる。このようなＩＩＲフィルターの伝達函数を
Ｈ（ｚ）とすれば、
【数１】 である。フィルターの係数値（ａ0 、ｂ0 、ｂ1 、
ｂ2 ）はサンプリング周波数により異なり、表２に示す
ようになる。ここで、表２はＩＩＲフィルターのサンプ
リング周波数に対する係数値テーブル表を現わす。上記
の伝達函数Ｈ（ｚ）を時間領域で入力をｘ（ｎ）、出力
をｙ（ｎ）とすればその入出力関係式は、
ｂ2 ）はサンプリング周波数により異なり、表２に示す
ようになる。ここで、表２はＩＩＲフィルターのサンプ
リング周波数に対する係数値テーブル表を現わす。上記
の伝達函数Ｈ（ｚ）を時間領域で入力をｘ（ｎ）、出力
をｙ（ｎ）とすればその入出力関係式は、
【数２】 となる。
【０００６】
【表２】
【０００７】
【発明が解決しようとする課題】本発明では混成復号化
された５つの信号（Ｌ０、Ｒ０、Ｔ２、Ｔ３、Ｔ４）を
入力に設定し、これらを元来の信号（ＬW ，ＲW ，
ＣW ，ＬＳW ，ＲＳW ）に替えるＭＰＥＧ−２多チャン
ネルオーディオ復号化器の逆変換器を提供することを目
的とする。
された５つの信号（Ｌ０、Ｒ０、Ｔ２、Ｔ３、Ｔ４）を
入力に設定し、これらを元来の信号（ＬW ，ＲW ，
ＣW ，ＬＳW ，ＲＳW ）に替えるＭＰＥＧ−２多チャン
ネルオーディオ復号化器の逆変換器を提供することを目
的とする。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、5.1 チャンネルのＭＰＥＧ−２多チャン
ネルオーディオ復号化器の逆変換器において、混成復号
化された５つの信号を入力に設定し、元来の信号に替え
るための逆変換演算を行う演算及び制御ロジックと、前
記演算及び制御ロジックからの出力信号（ｘｎ）を入力
に設定し、低域通過フィルターを介してフィルターリン
グされた信号（ｙｎ）を作るＩＩＲフィルターとを備え
ることを特徴とするＭＰＥＧ−２多チャンネルオーディ
オ復号化器の逆変換器にある。
め、本発明は、5.1 チャンネルのＭＰＥＧ−２多チャン
ネルオーディオ復号化器の逆変換器において、混成復号
化された５つの信号を入力に設定し、元来の信号に替え
るための逆変換演算を行う演算及び制御ロジックと、前
記演算及び制御ロジックからの出力信号（ｘｎ）を入力
に設定し、低域通過フィルターを介してフィルターリン
グされた信号（ｙｎ）を作るＩＩＲフィルターとを備え
ることを特徴とするＭＰＥＧ−２多チャンネルオーディ
オ復号化器の逆変換器にある。
【０００９】本発明はさらに、前記演算及び制御ロジッ
クは、逆変換を図る混成復号化された信号を入力に設定
して貯蔵する入力メモリと、全てのチャンネルの情報及
び前記ＩＩＲフィルターによりフィルターリングされた
信号（ｙｎ）を貯蔵するためのレジスタと、前記レジス
タからの貯蔵されたデータを選択して出力するマルチプ
レクサと、前記演算及び制御ロジックの出力信号（ｘ
ｎ）と、前記マルチプレクサからの逆変換するデータと
を入力され足算及び引算を行い出力する足算及び引算器
と、前記足算及び引算器からの出力信号を入力に設定し
てＩＩＲフィルターに入力する出力バッファと、前記マ
ルチプレクサから出力される信号を順番に貯蔵する出力
メモリと、前記入力メモリ及び出力メモリでアドレスを
供給し、前記レジスタ、出力バッファ、マルチプレク
サ、足算器／引算器の動作をそれぞれ制御する制御ブロ
ックとを備えることを特徴とする請求項１記載のＭＰＥ
Ｇ−２多チャンネルオーディオ復号化器の逆変換器にあ
る。
クは、逆変換を図る混成復号化された信号を入力に設定
して貯蔵する入力メモリと、全てのチャンネルの情報及
び前記ＩＩＲフィルターによりフィルターリングされた
信号（ｙｎ）を貯蔵するためのレジスタと、前記レジス
タからの貯蔵されたデータを選択して出力するマルチプ
レクサと、前記演算及び制御ロジックの出力信号（ｘ
ｎ）と、前記マルチプレクサからの逆変換するデータと
を入力され足算及び引算を行い出力する足算及び引算器
と、前記足算及び引算器からの出力信号を入力に設定し
てＩＩＲフィルターに入力する出力バッファと、前記マ
ルチプレクサから出力される信号を順番に貯蔵する出力
メモリと、前記入力メモリ及び出力メモリでアドレスを
供給し、前記レジスタ、出力バッファ、マルチプレク
サ、足算器／引算器の動作をそれぞれ制御する制御ブロ
ックとを備えることを特徴とする請求項１記載のＭＰＥ
Ｇ−２多チャンネルオーディオ復号化器の逆変換器にあ
る。
【００１０】本発明はさらに、前記レジスタは、合計６
個の16ビットレジスタで構成されたことを特徴とする請
求項２記載のＭＰＥＧ−２多チャンネルオーディオ復号
化器の逆変換器にある。
個の16ビットレジスタで構成されたことを特徴とする請
求項２記載のＭＰＥＧ−２多チャンネルオーディオ復号
化器の逆変換器にある。
【００１１】本発明はさらに、前記ＩＩＲフィルター
は、フィルターの入力（ｘｎ）及び出力値（ｙｎ）を貯
蔵するメモリと、前記メモリからの信号と、前記演算及
び制御ロジックからの入力信号（ｘｎ）とを選択して出
力する第１マルチプレクサと、フィルターの係数値を入
力に設定して選択的に出力する第２マルチプレクサと、
前記第１，第２マルチプレクサからの信号を入力に設定
して掛算演算した信号を出力する順次掛算器と、前記順
次掛算器からの出力信号をバッファリングして出力する
出力バッファと、前記出力バッファ及びＩＩＲフィルタ
ーからの出力信号を足算又は引算して出力する足算器／
引算器と、前記足算器／引算器からの出力信号をバッフ
ァリングして出力する出力バッファと、前記メモリにア
ドレスを供給し、前記第１，第２マルチプレクサ、順次
掛算器、足算器／引算器の動作をそれぞれ制御する制御
信号を発生する制御ブロックとを備えることを特徴とす
るＭＰＥＧ−２多チャンネルオーディオ復号化器の逆変
換器にある。
は、フィルターの入力（ｘｎ）及び出力値（ｙｎ）を貯
蔵するメモリと、前記メモリからの信号と、前記演算及
び制御ロジックからの入力信号（ｘｎ）とを選択して出
力する第１マルチプレクサと、フィルターの係数値を入
力に設定して選択的に出力する第２マルチプレクサと、
前記第１，第２マルチプレクサからの信号を入力に設定
して掛算演算した信号を出力する順次掛算器と、前記順
次掛算器からの出力信号をバッファリングして出力する
出力バッファと、前記出力バッファ及びＩＩＲフィルタ
ーからの出力信号を足算又は引算して出力する足算器／
引算器と、前記足算器／引算器からの出力信号をバッフ
ァリングして出力する出力バッファと、前記メモリにア
ドレスを供給し、前記第１，第２マルチプレクサ、順次
掛算器、足算器／引算器の動作をそれぞれ制御する制御
信号を発生する制御ブロックとを備えることを特徴とす
るＭＰＥＧ−２多チャンネルオーディオ復号化器の逆変
換器にある。
【００１２】本発明はさらに、前記順次掛算器は、16ビ
ット符号化及び11ビット非符号化の掛算を行うことを特
徴とするＭＰＥＧ−２多チャンネルオーディオ復号化器
の逆変換器にある。
ット符号化及び11ビット非符号化の掛算を行うことを特
徴とするＭＰＥＧ−２多チャンネルオーディオ復号化器
の逆変換器にある。
【００１３】本発明はさらに、前記メモリは、２つの過
去入力及び２つの過去出力を貯蔵するための４つのメモ
リブロックから成ることを特徴とするＭＰＥＧ−２多チ
ャンネルオーディオ復号化器の逆変換器にある。
去入力及び２つの過去出力を貯蔵するための４つのメモ
リブロックから成ることを特徴とするＭＰＥＧ−２多チ
ャンネルオーディオ復号化器の逆変換器にある。
【００１４】
【発明の実施の形態】以下、本発明の添付図面を参照し
て詳細に説明する。図１は、本発明による逆変換器の全
体構成図であり、５つの信号（Ｌ０、Ｒ０、Ｔ２、Ｔ
３、Ｔ４）を入力に設定し、特定復号化変換により元来
の信号（ＬW，ＲW ，ＣW ，ＬＳW ，ＲＳW ）に替える
ためのチャンネル逆変換器(10)を備える。
て詳細に説明する。図１は、本発明による逆変換器の全
体構成図であり、５つの信号（Ｌ０、Ｒ０、Ｔ２、Ｔ
３、Ｔ４）を入力に設定し、特定復号化変換により元来
の信号（ＬW，ＲW ，ＣW ，ＬＳW ，ＲＳW ）に替える
ためのチャンネル逆変換器(10)を備える。
【００１５】図２は、図１に示す逆変換器(10)の細部的
な構成図であり、実際の逆変換演算を行う演算及び制御
ロジック(20)と、ｘｎ（＝ｊＳw ）を低域通過フィルタ
ーを通過させｙｎ（＝ｊＳwbp ）を作るＩＩＲフィルタ
ー(30)の部分とに分けることができる。図２において、
(14)は混成復号器、(15)は逆正規化プロセッサ、(21)は
図３の入力メモリ、(26)は図３の出力メモリ、(31)は図
４のＸｎ及びｙｎメモリを示し、(16)，(17)，(18)はア
ドレスを示す。
な構成図であり、実際の逆変換演算を行う演算及び制御
ロジック(20)と、ｘｎ（＝ｊＳw ）を低域通過フィルタ
ーを通過させｙｎ（＝ｊＳwbp ）を作るＩＩＲフィルタ
ー(30)の部分とに分けることができる。図２において、
(14)は混成復号器、(15)は逆正規化プロセッサ、(21)は
図３の入力メモリ、(26)は図３の出力メモリ、(31)は図
４のＸｎ及びｙｎメモリを示し、(16)，(17)，(18)はア
ドレスを示す。
【００１６】図３は、図２に示す演算及び制御ロジック
(20)の構成を現わす。図３において、逆変換しようとす
る混成復号化された信号を入力に設定し貯蔵する入力メ
モリ(21)と、全てのチャンネルの情報及びＩＩＲフィル
ターリングされた信号のｙｎを貯蔵するためのレジスタ
(22)と、前記レジスタからの貯蔵されたデータを選択し
て出力するマルチプレクサ(23)と、前記演算及び制御ロ
ジック(20)の出力信号（ｘｎ）と、前記マルチプレクサ
(23)からの逆変換するデータとを入力され足算及び引算
を行い出力する足算及び引算器(24)と、前記足算器及び
引算器(24)からの出力信号を入力されてＩＩＲフィルタ
ーに入力する出力バッファ(cout)(25)と、前記マルチプ
レクサ(23)から出力される信号を順に貯蔵する出力メモ
リ(26)と、前記入力メモリ(21)及び出力メモリ(26)にア
ドレスを供給し、前記レジスタ(22)、出力バッファ(2
5)、マルチプレクサ(23)、足算器／引算器(24)の動作を
それぞれ制御する制御ブロック(27)とを備える。
(20)の構成を現わす。図３において、逆変換しようとす
る混成復号化された信号を入力に設定し貯蔵する入力メ
モリ(21)と、全てのチャンネルの情報及びＩＩＲフィル
ターリングされた信号のｙｎを貯蔵するためのレジスタ
(22)と、前記レジスタからの貯蔵されたデータを選択し
て出力するマルチプレクサ(23)と、前記演算及び制御ロ
ジック(20)の出力信号（ｘｎ）と、前記マルチプレクサ
(23)からの逆変換するデータとを入力され足算及び引算
を行い出力する足算及び引算器(24)と、前記足算器及び
引算器(24)からの出力信号を入力されてＩＩＲフィルタ
ーに入力する出力バッファ(cout)(25)と、前記マルチプ
レクサ(23)から出力される信号を順に貯蔵する出力メモ
リ(26)と、前記入力メモリ(21)及び出力メモリ(26)にア
ドレスを供給し、前記レジスタ(22)、出力バッファ(2
5)、マルチプレクサ(23)、足算器／引算器(24)の動作を
それぞれ制御する制御ブロック(27)とを備える。
【００１７】その動作を考察してみれば、前記演算及び
制御ロジック(20)では２つの変数(ＤＰ、ＴＣ )により
それに該当する足算及び引算を行い、さらに逆変換の全
体的な流れを決定する役割を果たす。前記入力メモリ(2
1)から混成復号化(compositedecoding) された信号を収
容する場合、先ずｘｎを計算してＩＩＲフィルター(30)
をもってｙｎを計算するよう命令を下し、ＩＩＲフィル
ターの過程が全て終わりｙｎが発生した時、前記演算及
び制御ロジック(20)ブロックはＬ０、Ｒ０、Ｔ２、Ｔ
３、Ｔ４、ｙｎ信号を組合せて変換する前の信号である
ＬW ，ＲW ，ＣW ，ＬＳW ，ＲＳW を作る。逆変換を行
うためには全てのチャンネルの情報を貯蔵していなけれ
ばならず、またＩＩＲフィルターリングされた信号であ
るｙｎも貯蔵していなければならないため合計６個の16
ビットレジスタ(22)が含まれることになる。前記レジス
タ(22)は合計６個の16ビットレジスタで構成することが
でき、このようなレジスタ(22)に対するローディング及
び出力の決定は順次サイクルを介し制御される制御ブロ
ック(27)によりなされ、各条件に適合するレジスタ出力
が決定した時、このような値は足算器／引算器（足算と
引算を行う）(24)に入り、逆変換を行うことになる。前
記演算及び制御ロジック(20)の１番目の出力はｘｎであ
り、これはＩＩＲフィルター(30)の入力に設定され、Ｉ
ＩＲフィルターリングの終了信号と共にｙｎが演算及び
制御ロジック(20)のｙｎレジスタに入ることになる。こ
のような過程が終わった後には逆変換過程を行い、元来
の変換される前の信号が作り出されることになり、その
信号は出力される順に出力メモリ(26)に貯蔵されること
になる。前記制御ブロック(27)はこのような一連の動作
を行うための順次的なサイクルを発生させ、さらに各状
況に合う制御信号等を発生させる役割を果たす。
制御ロジック(20)では２つの変数(ＤＰ、ＴＣ )により
それに該当する足算及び引算を行い、さらに逆変換の全
体的な流れを決定する役割を果たす。前記入力メモリ(2
1)から混成復号化(compositedecoding) された信号を収
容する場合、先ずｘｎを計算してＩＩＲフィルター(30)
をもってｙｎを計算するよう命令を下し、ＩＩＲフィル
ターの過程が全て終わりｙｎが発生した時、前記演算及
び制御ロジック(20)ブロックはＬ０、Ｒ０、Ｔ２、Ｔ
３、Ｔ４、ｙｎ信号を組合せて変換する前の信号である
ＬW ，ＲW ，ＣW ，ＬＳW ，ＲＳW を作る。逆変換を行
うためには全てのチャンネルの情報を貯蔵していなけれ
ばならず、またＩＩＲフィルターリングされた信号であ
るｙｎも貯蔵していなければならないため合計６個の16
ビットレジスタ(22)が含まれることになる。前記レジス
タ(22)は合計６個の16ビットレジスタで構成することが
でき、このようなレジスタ(22)に対するローディング及
び出力の決定は順次サイクルを介し制御される制御ブロ
ック(27)によりなされ、各条件に適合するレジスタ出力
が決定した時、このような値は足算器／引算器（足算と
引算を行う）(24)に入り、逆変換を行うことになる。前
記演算及び制御ロジック(20)の１番目の出力はｘｎであ
り、これはＩＩＲフィルター(30)の入力に設定され、Ｉ
ＩＲフィルターリングの終了信号と共にｙｎが演算及び
制御ロジック(20)のｙｎレジスタに入ることになる。こ
のような過程が終わった後には逆変換過程を行い、元来
の変換される前の信号が作り出されることになり、その
信号は出力される順に出力メモリ(26)に貯蔵されること
になる。前記制御ブロック(27)はこのような一連の動作
を行うための順次的なサイクルを発生させ、さらに各状
況に合う制御信号等を発生させる役割を果たす。
【００１８】図４は、図２に示すＩＩＲフィルター(30)
の構成図であり、フィルターの入力（ｘｎ）及び出力値
（ｙｎ）を貯蔵するメモリ(31)と、前記メモリ(31)から
の信号と前記演算及び制御ロジック(20)からの入力信号
（ｘｎ）を選択して出力する第１マルチプレクサ(32)
と、フィルターの係数値を入力に設定して選択的に出力
する第２マルチプレクサ(33)と、前記第１，第２マルチ
プレクサ(32,33) からの信号を入力に設定して掛算演算
した信号を出力する順次掛算器(34)と、前記順次掛算器
(34)からの出力信号をバッファリングして出力する出力
バッファ(pout)(35)と、前記出力バッファ(35)及びＩＩ
Ｒフィルター(30)からの出力信号を足算又は引算して出
力する足算器／引算器(36)と、前記足算器／引算器(36)
からの出力信号をバッファリングして出力する出力バッ
ファ(cout)(37)と、前記メモリ(31)からアドレスを供給
し、前記第１，第２マルチプレクサ(32,33) 、順次掛算
器(34)、足算器／引算器(37)の動作をそれぞれ制御する
制御信号を発生する制御ブロック(38)とを備える。
の構成図であり、フィルターの入力（ｘｎ）及び出力値
（ｙｎ）を貯蔵するメモリ(31)と、前記メモリ(31)から
の信号と前記演算及び制御ロジック(20)からの入力信号
（ｘｎ）を選択して出力する第１マルチプレクサ(32)
と、フィルターの係数値を入力に設定して選択的に出力
する第２マルチプレクサ(33)と、前記第１，第２マルチ
プレクサ(32,33) からの信号を入力に設定して掛算演算
した信号を出力する順次掛算器(34)と、前記順次掛算器
(34)からの出力信号をバッファリングして出力する出力
バッファ(pout)(35)と、前記出力バッファ(35)及びＩＩ
Ｒフィルター(30)からの出力信号を足算又は引算して出
力する足算器／引算器(36)と、前記足算器／引算器(36)
からの出力信号をバッファリングして出力する出力バッ
ファ(cout)(37)と、前記メモリ(31)からアドレスを供給
し、前記第１，第２マルチプレクサ(32,33) 、順次掛算
器(34)、足算器／引算器(37)の動作をそれぞれ制御する
制御信号を発生する制御ブロック(38)とを備える。
【００１９】その動作を考察してみれば、前記ＩＩＲフ
ィルター(30)は低域通過フィルターリングを行うブロッ
クで与えられたサンプリング周波数と、与えられたデー
タとに対し、特定係数値による掛算及び累積演算（accu
mulation) を行う。この低域通過フィルターではフィル
ターリングを行うためには過去の値を必要とするため、
このブロックは外部にメモリ(31)を置き、過去の値を貯
蔵する。与えられたサンプリング周波数に対する係数値
を正の数に取る場合、11ビットの係数を用いて情報の損
失なく掛算を行うことができる。それで、ここに用いら
れた掛算器(34)は16ビット符号化(signed)及び11ビット
非符号化(unsegned)の掛算を行うよう設計する。そし
て、係数が負の数の場合と引算を行うことになる場合と
のため、足算及び引算を行うことができる累積演算器(a
ccumulator) (36)を用いる。
ィルター(30)は低域通過フィルターリングを行うブロッ
クで与えられたサンプリング周波数と、与えられたデー
タとに対し、特定係数値による掛算及び累積演算（accu
mulation) を行う。この低域通過フィルターではフィル
ターリングを行うためには過去の値を必要とするため、
このブロックは外部にメモリ(31)を置き、過去の値を貯
蔵する。与えられたサンプリング周波数に対する係数値
を正の数に取る場合、11ビットの係数を用いて情報の損
失なく掛算を行うことができる。それで、ここに用いら
れた掛算器(34)は16ビット符号化(signed)及び11ビット
非符号化(unsegned)の掛算を行うよう設計する。そし
て、係数が負の数の場合と引算を行うことになる場合と
のため、足算及び引算を行うことができる累積演算器(a
ccumulator) (36)を用いる。
【００２０】前記順次掛算器(36)のｘｉｎ入力はフィル
ターの係数値に固定されており、各サンプリング周波数
に伴い制御信号により決められることになる。このよう
に決定された係数と、ａｉｎに入る値とがかけられて１
つの値が出力されることになり、このような値を足算器
／引算器(36)で相互に足したり引いたりして１つのフィ
ルター出力値を得る。このような計算が全て終わると演
算及び制御ロジック(20)にフィルターリングが終わった
ことを知らせるようになり、それ自体は現在の入力及び
出力値をメモリ(31)に貯蔵して、次のフィルターリング
過程で過去値に使用できるようにする。
ターの係数値に固定されており、各サンプリング周波数
に伴い制御信号により決められることになる。このよう
に決定された係数と、ａｉｎに入る値とがかけられて１
つの値が出力されることになり、このような値を足算器
／引算器(36)で相互に足したり引いたりして１つのフィ
ルター出力値を得る。このような計算が全て終わると演
算及び制御ロジック(20)にフィルターリングが終わった
ことを知らせるようになり、それ自体は現在の入力及び
出力値をメモリ(31)に貯蔵して、次のフィルターリング
過程で過去値に使用できるようにする。
【００２１】図５は、図４に示すメモリ(31)の構成図で
あり、伝達函数ｙ（ｎ）式で見られるように、このフィ
ルターは２つの過去入力及び２つの過去出力のための４
つのメモリブロックにより構成されている。
あり、伝達函数ｙ（ｎ）式で見られるように、このフィ
ルターは２つの過去入力及び２つの過去出力のための４
つのメモリブロックにより構成されている。
【００２２】前記メモリ(31)は４つのメモリブロックを
用いるため２つのアドレス（Ａ１、Ａ０）を用いてい
る。メモリブロックａ，ｂ，ｃ，ｄはそれぞれアドレス
“００”、“０１”、“１０”、“１１”に該当する。
このようなアドレス発生は内部カウンタと逆変換器のメ
モリブロックとを現わすアドレス（Ａ２）によりデコー
ディングされる。用いられた内部カウンタは２つのビッ
トであり“００”、“０１”、“１０”、“１１”に進
められる。Ａ２＝“０”の場合には内部カウンタがその
ままアドレッシングされ、ブロックａ，ｂ，ｃ，ｄの順
にメモリをアクセスすることになる。この場合、それぞ
れのブロックはｙ（ｎ−２）、ｙ（ｎ−１）、ｘ（ｎ−
１）、ｘ（ｎ−２）を指定することになる。
用いるため２つのアドレス（Ａ１、Ａ０）を用いてい
る。メモリブロックａ，ｂ，ｃ，ｄはそれぞれアドレス
“００”、“０１”、“１０”、“１１”に該当する。
このようなアドレス発生は内部カウンタと逆変換器のメ
モリブロックとを現わすアドレス（Ａ２）によりデコー
ディングされる。用いられた内部カウンタは２つのビッ
トであり“００”、“０１”、“１０”、“１１”に進
められる。Ａ２＝“０”の場合には内部カウンタがその
ままアドレッシングされ、ブロックａ，ｂ，ｃ，ｄの順
にメモリをアクセスすることになる。この場合、それぞ
れのブロックはｙ（ｎ−２）、ｙ（ｎ−１）、ｘ（ｎ−
１）、ｘ（ｎ−２）を指定することになる。
【００２３】全ての計算が終わればカウンタは“１１”
となる。なお、アドレス図では“１１”（ブロックｄ）
を指す。この際、フィルターは内部に貯蔵されている現
在の入力値をこの番地に貯蔵することになる。さらに、
カウンタの全てのビットに逆(inverse) を取り、その時
の番地（“００”：ブロックａ）に現在のフィルター出
力値を貯蔵することになる。このような過程を全てのサ
ブバンド信号に対して行うと、次のサンプルの進行にお
いてはメモリブロックａ，ｂ，ｃ，ｄはそれぞれｙ（ｎ
−１）、ｙ（ｎ−２）、ｘ（ｎ−２）、ｘ（ｎ−１）を
指すことになる。次のサンプルの進行時にはＡ２＝
“１”を有する。Ａ２＝“１”の場合には大部分の進行
がＡ２＝“０”の場合と同様であり、Ａ０のみがカウン
タの下位ビットに逆(inverse) を取った値でデコーディ
ングされる。このようになる場合、アドレスは“０
１”、“００”、“１１”、“１０”の順に進行するこ
とになり、結局メモリブロックをｂ｛ｙ（ｎ−２）｝、
ａ｛ｙ（ｎ−１）｝、ｄ｛ｘ（ｎ−１）｝、ｃ｛ｘ（ｎ
−２）｝の順にアクセスすることになる。そして、計算
の終了後にはアドレス“１０”（ブロックｃ）に現在の
入力を貯蔵し、アドレス“０１”（ブロックｂ）に現在
の出力を貯蔵する。このような過程を全てのサブバンド
信号に対し行うと、次のサンプルの進行においてはメモ
リブロックａ，ｂ，ｃ，ｄはそれぞれｙ（ｎ−２）、
ｙ（ｎ−１）、ｘ（ｎ−１）、ｘ（ｎ−２）を指すこと
になり、再びＡ２＝“０”の場合に対しフィルターを駆
動させることができるようになる。
となる。なお、アドレス図では“１１”（ブロックｄ）
を指す。この際、フィルターは内部に貯蔵されている現
在の入力値をこの番地に貯蔵することになる。さらに、
カウンタの全てのビットに逆(inverse) を取り、その時
の番地（“００”：ブロックａ）に現在のフィルター出
力値を貯蔵することになる。このような過程を全てのサ
ブバンド信号に対して行うと、次のサンプルの進行にお
いてはメモリブロックａ，ｂ，ｃ，ｄはそれぞれｙ（ｎ
−１）、ｙ（ｎ−２）、ｘ（ｎ−２）、ｘ（ｎ−１）を
指すことになる。次のサンプルの進行時にはＡ２＝
“１”を有する。Ａ２＝“１”の場合には大部分の進行
がＡ２＝“０”の場合と同様であり、Ａ０のみがカウン
タの下位ビットに逆(inverse) を取った値でデコーディ
ングされる。このようになる場合、アドレスは“０
１”、“００”、“１１”、“１０”の順に進行するこ
とになり、結局メモリブロックをｂ｛ｙ（ｎ−２）｝、
ａ｛ｙ（ｎ−１）｝、ｄ｛ｘ（ｎ−１）｝、ｃ｛ｘ（ｎ
−２）｝の順にアクセスすることになる。そして、計算
の終了後にはアドレス“１０”（ブロックｃ）に現在の
入力を貯蔵し、アドレス“０１”（ブロックｂ）に現在
の出力を貯蔵する。このような過程を全てのサブバンド
信号に対し行うと、次のサンプルの進行においてはメモ
リブロックａ，ｂ，ｃ，ｄはそれぞれｙ（ｎ−２）、
ｙ（ｎ−１）、ｘ（ｎ−１）、ｘ（ｎ−２）を指すこと
になり、再びＡ２＝“０”の場合に対しフィルターを駆
動させることができるようになる。
【００２４】
【発明の効果】以上説明したように、本発明によるＭＰ
ＥＧ−２多チャンネルオーディオ復号化器の逆変換器
は、混成復号化された５つの信号（Ｌ０、Ｒ０、Ｔ２、
Ｔ３、Ｔ４）を入力にして特定復号化変換により元来の
信号（ＬW ，ＲW ，ＣW ，ＬＳW，ＲＳW ）に復元する
効果が得られる。
ＥＧ−２多チャンネルオーディオ復号化器の逆変換器
は、混成復号化された５つの信号（Ｌ０、Ｒ０、Ｔ２、
Ｔ３、Ｔ４）を入力にして特定復号化変換により元来の
信号（ＬW ，ＲW ，ＣW ，ＬＳW，ＲＳW ）に復元する
効果が得られる。
【図１】図１は、本発明による逆変換器の全体構成図で
ある。
ある。
【図２】図２は、図１に示す逆変換器の細部的な構成図
である。
である。
【図３】図３は、図２に示す演算及び制御ロジックの構
成図である。
成図である。
【図４】図４は、図２に示すＩＩＲフィルターの構成図
である。
である。
【図５】図５は、図４に示すメモリの構成図である。
１０ チャンネル逆変換器 １４ 混成復号器 １５ 逆正規化プロセッサ １６，１７，１８ アドレス ２０ 演算及び制御ロジック ２１，２６，３１ メモリ ２２ レジスタ ２３，３２，３３ マルチプレクサ ２４，３６ 足算器／引算器 ２５，３５，３７ 出力バッファ ２７，３８ 制御ロジック ３４ 順次掛算器 ３０ ＩＩＲフィルター
Claims (6)
- 【請求項１】 5.1 チャンネルのＭＰＥＧ−２多チャン
ネルオーディオ復号化器の逆変換器において、 混成復号化された５つの信号を入力に設定し、元来の信
号に替えるための逆変換演算を行う演算及び制御ロジッ
クと、 前記演算及び制御ロジックからの出力信号（ｘｎ）を入
力に設定し、低域通過フィルターを介してフィルターリ
ングされた信号（ｙｎ）を作るＩＩＲフィルターとを備
えることを特徴とするＭＰＥＧ−２多チャンネルオーデ
ィオ復号化器の逆変換器。 - 【請求項２】 前記演算及び制御ロジックは、 逆変換を図る混成復号化された信号を入力に設定して貯
蔵する入力メモリと、 全てのチャンネルの情報及び前記ＩＩＲフィルターによ
りフィルターリングされた信号（ｙｎ）を貯蔵するため
のレジスタと、 前記レジスタからの貯蔵されたデータを選択して出力す
るマルチプレクサと、 前記演算及び制御ロジックの出力信号（ｘｎ）と、前記
マルチプレクサからの逆変換するデータとを入力され足
算及び引算を行い出力する足算及び引算器と、 前記足算及び引算器からの出力信号を入力に設定してＩ
ＩＲフィルターに入力する出力バッファと、 前記マルチプレクサから出力される信号を順番に貯蔵す
る出力メモリと、 前記入力メモリ及び出力メモリでアドレスを供給し、前
記レジスタ、出力バッファ、マルチプレクサ、足算器／
引算器の動作をそれぞれ制御する制御ブロックとを備え
ることを特徴とする請求項１記載のＭＰＥＧ−２多チャ
ンネルオーディオ復号化器の逆変換器。 - 【請求項３】 前記レジスタは、合計６個の16ビットレ
ジスタで構成されたことを特徴とする請求項２記載のＭ
ＰＥＧ−２多チャンネルオーディオ復号化器の逆変換
器。 - 【請求項４】 前記ＩＩＲフィルターは、 フィルターの入力（ｘｎ）及び出力値（ｙｎ）を貯蔵す
るメモリと、 前記メモリからの信号と、前記演算及び制御ロジックか
らの入力信号（ｘｎ）とを選択して出力する第１マルチ
プレクサと、 フィルターの係数値を入力に設定して選択的に出力する
第２マルチプレクサと、 前記第１，第２マルチプレクサからの信号を入力に設定
して掛算演算した信号を出力する順次掛算器と、 前記順次掛算器からの出力信号をバッファリングして出
力する出力バッファと、 前記出力バッファ及びＩＩＲフィルターからの出力信号
を足算又は引算して出力する足算器／引算器と、 前記足算器／引算器からの出力信号をバッファリングし
て出力する出力バッファと、 前記メモリにアドレスを供給し、前記第１，第２マルチ
プレクサ、順次掛算器、足算器／引算器の動作をそれぞ
れ制御する制御信号を発生する制御ブロックとを備える
ことを特徴とするＭＰＥＧ−２多チャンネルオーディオ
復号化器の逆変換器。 - 【請求項５】 前記順次掛算器は、16ビット符号化及び
11ビット非符号化の掛算を行うことを特徴とする請求項
４記載のＭＰＥＧ−２多チャンネルオーディオ復号化器
の逆変換器。 - 【請求項６】 前記メモリは、２つの過去入力及び２つ
の過去出力を貯蔵するための４つのメモリブロックから
成ることを特徴とする請求項４記載のＭＰＥＧ−２多チ
ャンネルオーディオ復号化器の逆変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031604A KR0174084B1 (ko) | 1995-09-25 | 1995-09-25 | Mpeg-2 다채널 오디오 복호화기의 역변환기 |
| KR95-31604 | 1995-09-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09167154A true JPH09167154A (ja) | 1997-06-24 |
Family
ID=19427712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8253334A Pending JPH09167154A (ja) | 1995-09-25 | 1996-09-25 | Ｍｐｅｇ−２多チャンネルオーディオ復号化器の逆変換器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6032081A (ja) |
| JP (1) | JPH09167154A (ja) |
| KR (1) | KR0174084B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100287366B1 (ko) * | 1997-11-24 | 2001-04-16 | 윤순조 | 엠피이지 방식을 이용한 휴대용 음향 재생장치 및 방법 |
| JP3802219B2 (ja) * | 1998-02-18 | 2006-07-26 | 富士通株式会社 | 音声符号化装置 |
| US7451006B2 (en) * | 2001-05-07 | 2008-11-11 | Harman International Industries, Incorporated | Sound processing system using distortion limiting techniques |
| US7447321B2 (en) | 2001-05-07 | 2008-11-04 | Harman International Industries, Incorporated | Sound processing system for configuration of audio signals in a vehicle |
| US6804565B2 (en) * | 2001-05-07 | 2004-10-12 | Harman International Industries, Incorporated | Data-driven software architecture for digital sound processing and equalization |
| US7492908B2 (en) * | 2002-05-03 | 2009-02-17 | Harman International Industries, Incorporated | Sound localization system based on analysis of the sound field |
| US7974713B2 (en) * | 2005-10-12 | 2011-07-05 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Temporal and spatial shaping of multi-channel audio signals |
| CN101556799B (zh) * | 2009-05-14 | 2013-08-28 | 华为技术有限公司 | 一种音频解码方法和音频解码器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5463424A (en) * | 1993-08-03 | 1995-10-31 | Dolby Laboratories Licensing Corporation | Multi-channel transmitter/receiver system providing matrix-decoding compatible signals |
-
1995
- 1995-09-25 KR KR1019950031604A patent/KR0174084B1/ko not_active IP Right Cessation
-
1996
- 1996-09-24 US US08/721,088 patent/US6032081A/en not_active Expired - Lifetime
- 1996-09-25 JP JP8253334A patent/JPH09167154A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR0174084B1 (ko) | 1999-04-01 |
| KR970019117A (ko) | 1997-04-30 |
| US6032081A (en) | 2000-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210806A (en) | Digital audio signal processing apparatus | |
| CA2121197C (en) | Inverse discrete cosine transform processor | |
| JP4374448B2 (ja) | 多チャネル信号符号化方法、その復号化方法、これらの装置、プログラム及びその記録媒体 | |
| KR100488537B1 (ko) | 듀얼모드오디오디코더의재현방법및필터 | |
| CN101253555B (zh) | 多声道音频信号处理装置及多声道音频信号处理方法 | |
| JPH0435213A (ja) | フィルタ回路 | |
| JPH09167154A (ja) | Ｍｐｅｇ−２多チャンネルオーディオ復号化器の逆変換器 | |
| JP3208001B2 (ja) | 副バンドコーディングシステムの信号処理装置 | |
| JP2565073B2 (ja) | ディジタル信号処理装置 | |
| JPH0897728A (ja) | 波形データ圧縮装置 | |
| JP2003503740A (ja) | 音声信号復号化方法と装置 | |
| KR0147758B1 (ko) | Mpeg-2 오디오 복호화기의 합성 필터 | |
| US5703579A (en) | Decoder for compressed digital signals | |
| JPH02287399A (ja) | ベクトル量子化制御方式 | |
| US5808923A (en) | Denormalization device and method for multichannel audio decoder | |
| US5774864A (en) | Composite dynamic-crosstalk/phantom-center decoder for MPEG-2 multichannel audio | |
| KR0185682B1 (ko) | 방향성을 강조한 오디오 신호 처리 장치 | |
| JPH11220355A (ja) | 信号処理回路 | |
| JP3258526B2 (ja) | 圧縮音声伸長装置 | |
| JPS60254372A (ja) | 積和演算装置 | |
| JP3159112B2 (ja) | 音声符号化回路 | |
| GB2243469A (en) | Digital signal processor | |
| JP3065067B2 (ja) | Ｍｐｅｇオ―ディオ多チャンネル処理用等間隔サブバンド分析フィルタ及び合成フィルタ | |
| KR0181587B1 (ko) | 엠펙-1 오디오 복호기의 합성 필터링 장치 및 방법 | |
| KR100202304B1 (ko) | 엠펙-2 오디오 복호화기 |