JPH09162136A - Fabrication of semiconductor device - Google Patents
Fabrication of semiconductor deviceInfo
- Publication number
- JPH09162136A JPH09162136A JP32421195A JP32421195A JPH09162136A JP H09162136 A JPH09162136 A JP H09162136A JP 32421195 A JP32421195 A JP 32421195A JP 32421195 A JP32421195 A JP 32421195A JP H09162136 A JPH09162136 A JP H09162136A
- Authority
- JP
- Japan
- Prior art keywords
- ions
- single crystal
- silicon
- crystal
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はシリコン半導体装置
の製造方法に係り、特にシリコン単結晶基板の局所的な
ライフタイムの制御のための、荷電粒子の注入（照射）
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a silicon semiconductor device, and more particularly to implantation (irradiation) of charged particles for controlling local lifetime of a silicon single crystal substrate.
About the method.
【０００２】[0002]
【従来の技術】シリコン単結晶基板の少数キャリアのラ
イフタイムの局所的制御方法として、プロトン（水素イ
オン）やヘリウムイオン等の軽元素イオンの注入（照
射）方法が知られている。軽元素イオンを高エネルギー
でシリコン結晶中に注入すると、結晶中の電子との非弾
性衝突や原子核との弾性衝突を引き起こす。特に原子核
との弾性衝突では、シリコン原子を格子点から弾き飛ば
し、多大の結晶欠陥を発生させる。そして、この結晶欠
陥を発生させた場所のライフタイムを局所的に低下させ
ることができるためである。イオンの注入（照射）エネ
ルギーの選定により、シリコン結晶の表面からの深さ
（位置）を、イオンの注入（照射）量の選定により結晶
欠陥の量、即ちライフタイムの低下の程度を制御でき
る。この方法に関連するものには、特公昭60−8632号，
特公平6−71078号，特開平1−162368 号，特開平4−214
674号，特開平6−350110号等が挙げられる。特に、特公
平6−71078号にはイオンの注入（照射）エネルギーとシ
リコン結晶中への侵入深さの関係が詳細に説明されてい
る。2. Description of the Related Art As a method for locally controlling the minority carrier lifetime of a silicon single crystal substrate, a method of implanting (irradiating) light element ions such as protons (hydrogen ions) and helium ions is known. Injecting light element ions into a silicon crystal with high energy causes inelastic collision with electrons in the crystal and elastic collision with atomic nuclei. Particularly, in elastic collision with atomic nuclei, silicon atoms are repelled from lattice points, and a large number of crystal defects are generated. Then, the lifetime of the place where the crystal defect is generated can be locally reduced. By selecting the ion implantation (irradiation) energy, the depth (position) from the surface of the silicon crystal can be controlled, and by selecting the ion implantation (irradiation) amount, the amount of crystal defects, that is, the degree of decrease in lifetime can be controlled. Those related to this method include Japanese Patent Publication No. 60-8632,
JP-B-6-71078, JP-A-1-162368, JP-A-4-214
No. 674, JP-A-6-350110, and the like. In particular, Japanese Examined Patent Publication No. 6-71078 describes in detail the relationship between ion implantation (irradiation) energy and penetration depth into a silicon crystal.
【０００３】[0003]
【発明が解決しようとする課題】シリコン単結晶基板中
の所定の深さにプロトン等の軽元素イオンを注入するた
めには、数ＭｅＶ以上の高い加速電圧が必要であり、サ
イクロトロンやタンデム型バンデグラフなどの加速器が
用いられてる。これらの装置設備は近年コンパクト化さ
れたとはいえ、建屋や放射線管理施設も含めて通常の半
導体工場内では容易に使用することはできない。In order to implant light element ions such as protons to a predetermined depth in a silicon single crystal substrate, a high accelerating voltage of several MeV or more is required, and a cyclotron or a tandem band degraph is required. Accelerator such as is used. Although these equipment have been made compact in recent years, they cannot be easily used in a normal semiconductor factory including a building and a radiation control facility.
【０００４】本発明の目的は、通常の半導体製造装置を
用いて、即ち高い加速エネルギーを用いずに、シリコン
単結晶基板中の所定の深さにプロトン等の軽元素イオン
を注入する方法を提供することにある。また、ダメージ
が小さくｐｎ接合のリーク電流が少ない軽元素イオンの
注入方法を提供することにある。An object of the present invention is to provide a method for implanting light element ions such as protons to a predetermined depth in a silicon single crystal substrate by using an ordinary semiconductor manufacturing apparatus, that is, without using high acceleration energy. To do. Another object of the present invention is to provide a method of implanting light element ions that causes less damage and less leakage current at the pn junction.
【０００５】[0005]
【課題を解決するための手段】上記目的は、プロトン等
の軽元素イオンを注入する加速エネルギーを、通常の半
導体製造プロセスで用いられている数１００ｋｅＶ以下
の加速エネルギーのイオン打ち込み装置（イオンビーム
の偏向角度を広げる改造のみで使用可）で実施すること
により達成される。このため、チャンネリング効果を利
用する。打ち込まれるイオンの方向を単結晶基板の結晶
軸と一致させると、イオンが基板の結晶格子の間をくぐ
りぬけて奥深く入り込むことが知られている。通常のイ
オン打ち込みでは不純物（ドーパント）の分布を高精度
にするために、基板面を傾けたり、基板表面に薄いシリ
コン酸化膜などの非晶質膜を形成したりして、このチャ
ンネリング効果を防止している。しかし、チャンネリン
グ効果を利用することによりイオン打ち込みの飛程を数
倍以上深くすることができる。換言すると、所定の深さ
のイオン打ち込みのエネルギーが数分の１以下にでき
る。Means for Solving the Problems The above object is to provide an ion implanter (accelerating energy for implanting light element ions such as protons) having an acceleration energy of several hundred keV or less, which is used in a normal semiconductor manufacturing process. It can be used only by modification that widens the deflection angle). Therefore, the channeling effect is used. It is known that when the direction of the implanted ions is made to coincide with the crystal axis of the single crystal substrate, the ions penetrate deeply between the crystal lattices of the substrate and enter deeply. In normal ion implantation, in order to make the distribution of impurities (dopants) highly accurate, the substrate surface is tilted, or an amorphous film such as a thin silicon oxide film is formed on the substrate surface to achieve this channeling effect. To prevent. However, the range of ion implantation can be made several times deeper by utilizing the channeling effect. In other words, the energy of ion implantation at a predetermined depth can be reduced to a fraction or less.
【０００６】[0006]
【発明の実施の形態】図１は本発明によるサイリスタの
工程を示す断面模式図である。1 is a schematic sectional view showing a process of a thyristor according to the present invention.
【０００７】(ａ)シリコン基板１０の品位は、製法Ｆ
Ｚ，直径５インチ，厚み１６００μｍ，抵抗率４５０〜
５００Ω−cm（中性子照射ドーピング），面方位〈１１
０〉でそれぞれの単結晶である。基板の表面は鏡面研磨
仕上げである。(A) The quality of the silicon substrate 10 is the manufacturing method F.
Z, diameter 5 inches, thickness 1600 μm, resistivity 450-
500Ω-cm (neutron irradiation doping), plane orientation <11
0> are single crystals. The surface of the substrate is mirror-polished.
【０００８】(ｂ)通常の拡散により、ｐｎｐｎ４層構造
を形成した。ｐ型層は金属アルミニウムをソースとした
真空拡散，ｎ型エミッタ層はオキシ三塩化リン（ＰＯＣ
ｌ3)をソースとした気相拡散であり、シリコン酸化膜１
１をマスクとした選択拡散で形成した。(B) A pnpn4 layer structure was formed by ordinary diffusion. The p-type layer is vacuum-diffused with metal aluminum as the source, and the n-type emitter layer is phosphorus oxytrichloride (POC).
l 3 ) as a source for vapor phase diffusion, and silicon oxide film 1
It was formed by selective diffusion using 1 as a mask.
【０００９】(ｃ)シリコンウエハプロセス完了後、アノ
ード面側から水素イオン１２（プロトン）を照射した。
半導体製造プロセス用イオン打ち込み装置を用い、ソー
スガスとして水素ガスを使用し、加速電圧１８０ｋｅ
Ｖ，ドーズ量１×１０11ions／cm2 である。この時、注
意する点は、シリコン単結晶の面方位とイオンの照射角
度を±０.５° 以内に整合させること、シリコン単結晶
のイオン打ち込み面には酸化膜やその他膜を除去してお
くことである。従って、図１(ｃ)においては、ウエハ表
面に対し略垂直に水素イオンが照射され、かつウエハの
照射面には単結晶面が露出している。(C) After completion of the silicon wafer process, hydrogen ions 12 (proton) were irradiated from the anode surface side.
Using an ion implanter for semiconductor manufacturing process, using hydrogen gas as a source gas, and accelerating voltage 180 ke
V, dose amount 1 × 10 11 ions / cm 2 . At this time, it is important to be careful to match the plane orientation of the silicon single crystal with the ion irradiation angle within ± 0.5 °, and remove the oxide film and other films from the ion implantation surface of the silicon single crystal. That is. Therefore, in FIG. 1C, hydrogen ions are irradiated substantially perpendicularly to the wafer surface, and the single crystal surface is exposed on the irradiation surface of the wafer.
【００１０】(ｄ)シリコンウエハの両主面の電極用のア
ルミニウムを厚み１０μｍ蒸着し、通常のホトリソグラ
フィによりパターニングした。その後、上記シリコン基
板を温度３８０±５℃，窒素と１０％水素の混合気流の
雰囲気中で１００min 加熱処理した。(D) Aluminum for electrodes on both main surfaces of a silicon wafer was vapor-deposited to a thickness of 10 μm and patterned by ordinary photolithography. After that, the silicon substrate was heat-treated for 100 min in a mixed gas atmosphere of nitrogen and 10% hydrogen at a temperature of 380 ± 5 ° C.
【００１１】温度の管理は以下の注意が必要である。電
極用アルミニウムをシリコン基板にシンタリングさせる
ためには、高温が適しており、３８０〜５２０℃が望ま
しい。一方、プロトン照射により形成されたシリコン結
晶中の欠陥のうち、低温で回復しやすい欠陥を取り除く
ためには３５０〜４２０℃付近が望ましい。これは、半
導体素子の動作温度及び保管温度は１５０℃及び２００
℃が保証されており、サージ電流などにより瞬時には３
００℃以上になるが、この程度の温度で素子特性が変動
することを防止するためである。また、シリコン中にｐ
ｎ接合形成時に拡散導入された酸素は、約４５０℃の熱
処理によりドナーとなりやすくシリコン結晶の抵抗率を
変動させるため、この近傍の温度を避けることが望まし
い。更に、これらの現象は熱処理温度のみならず処理時
間も因子であり、操作性や再現性を考慮して決められ
る。The following precautions are necessary for temperature control. A high temperature is suitable for sintering aluminum for electrodes on a silicon substrate, and a temperature of 380 to 520 ° C. is desirable. On the other hand, of the defects in the silicon crystal formed by the proton irradiation, it is desirable to be around 350 to 420 ° C. in order to remove the defects that are easily recovered at low temperature. This is because the operating temperature and storage temperature of semiconductor devices are 150 ° C and 200 ° C.
The temperature is guaranteed to be 3 ° C instantaneously due to surge current.
This is to prevent the element characteristics from fluctuating at such a temperature, which is higher than 00 ° C. Also, p in silicon
Oxygen diffused and introduced at the time of forming the n-junction is likely to become a donor by the heat treatment at about 450 ° C. and changes the resistivity of the silicon crystal. Therefore, it is desirable to avoid the temperature in the vicinity of this. Furthermore, these phenomena are factors not only in the heat treatment temperature but also in the treatment time, and are determined in consideration of operability and reproducibility.
【００１２】(ｅ)シリコン基板から所定の素子サイズの
ペレットに切り出し、その端面を所定の形状に加工しシ
リコーンゴムのパッシベーション膜を形成した。(E) A silicon substrate passivation film was formed by cutting out a pellet of a predetermined element size from a silicon substrate and processing the end face into a predetermined shape.
【００１３】更に、通常の方法によりパッケージングさ
れる。Further, it is packaged by a usual method.
【００１４】この工程でも、加熱温度は上記の工程での
説明と同様、注意が必要である。In this step as well, the heating temperature needs attention as in the case of the above description.
【００１５】図２に、この時の水素イオン（プロトン）
のシリコン中への侵入深さを示す。これは、拡散層のな
いシリコンウエハにイオン打ち込みした後、深さ方向の
抵抗率分布から求めたものである。飛程Ｒｐ＝５２μ
ｍ，偏差（広がり幅）σ＝１２μｍである。FIG. 2 shows hydrogen ions (protons) at this time.
Shows the penetration depth of silicon into silicon. This is obtained from the resistivity distribution in the depth direction after ion implantation into a silicon wafer having no diffusion layer. Range Rp = 52μ
m, deviation (spread width) σ = 12 μm.
【００１６】なお、飛程Ｒｐ＝５２μｍを得るために
は、従来の方法では、プロトンの加速エネルギーは約
２.１ＭｅＶ であり、本発明の方法の１０倍以上の高エ
ネルギーが必要である。イオン打ち込み時にシリコン基
板支持台を液体窒素で冷却しシリコン基板の温度を低く
すると、結晶格子の熱振動は少なくなり、イオンの飛程
は大きくでき、偏差（広がり幅）は小さくできる。In order to obtain the range Rp = 52 μm, the acceleration energy of protons is about 2.1 MeV in the conventional method, which is 10 times higher than that of the method of the present invention. When the temperature of the silicon substrate is lowered by cooling the silicon substrate support with liquid nitrogen at the time of ion implantation, the thermal vibration of the crystal lattice is reduced, the range of ions can be increased, and the deviation (spread width) can be reduced.
【００１７】更に、上機実施例では、偏差（広がり幅）
σ＝１２μｍと、従来の方法で製作した試料に比べて数
倍大きく、結晶中の深さ方向の制御性が一見劣るように
見える。しかし、この現象は素子特性上は不利にはなっ
ていない。むしろ、結晶欠陥の局所的集中発生を防止で
き、素子特性上有利な場合もある。例えば、ｐｎ接合の
逆方向のリーク電流は低減できる。従来の方法では、２
段階以上のエネルギーで照射して、プロトンの侵入深さ
の偏差（広がり幅）をより広げライフタイムを低減の分
布をなだらかにしている場合もあるのはこのためであ
る。Further, in the embodiment of the upper machine, deviation (spread width)
σ = 12 μm, which is several times larger than the sample manufactured by the conventional method, and the controllability in the depth direction in the crystal seems to be inferior at first glance. However, this phenomenon is not disadvantageous in terms of device characteristics. Rather, local concentration of crystal defects can be prevented, which may be advantageous in device characteristics. For example, the leak current in the reverse direction of the pn junction can be reduced. In the conventional method, 2
This is the reason why the irradiation may be performed with energy of more than one step to further widen the deviation (spreading width) of the penetration depth of protons and smooth the distribution of reducing the lifetime.
【００１８】また、本発明による方法では、整然と並ん
だ結晶格子間（チャンネル）を打ち込まれたイオンが通
過するのであるが、結晶欠陥のあるところではこの不規
則に配列した原子核と衝突することにより、結晶中の侵
入深さが浅くなってしまう。しかし、結晶欠陥のある個
所はもともとライフタイムが低い個所であり、プロトン
の照射を少なくすべき場所である。本発明のチャンネリ
ングを利用したイオン打ち込みでは、結晶欠陥の多い所
ではイオンの侵入深さが自己整合（セルフアライン）的
に浅く制御できる特徴がある。これは、従来の方法では
全く見られない特徴である。Further, in the method according to the present invention, the implanted ions pass through the crystal lattices (channels) arranged in an orderly manner, but in the presence of crystal defects, they collide with the irregularly arranged atomic nuclei. , The penetration depth in the crystal becomes shallow. However, a portion having a crystal defect is originally a portion having a short lifetime, and is a place where the irradiation of protons should be reduced. The ion implantation utilizing the channeling of the present invention is characterized in that the ion penetration depth can be controlled to be shallow in a self-aligned (self-aligned) manner in a place where there are many crystal defects. This is a characteristic that cannot be seen by conventional methods.
【００１９】上記の実施例では、〈１１０〉結晶方位の
シリコン単結晶に水素イオン（プロトン）を照射した例
を詳述したが、本発明はこれに限定されるものではな
い。In the above embodiment, the example in which the silicon single crystal having the <110> crystal orientation was irradiated with hydrogen ions (protons) was described in detail, but the present invention is not limited to this.
【００２０】結晶方位は、〈１１１〉，〈１００〉等も
有効である。For the crystal orientation, <111>, <100>, etc. are also effective.
【００２１】照射イオンは、プロトンのみならず、重水
素イオン（2Ｈ+），水素ガスイオン（Ｈ2+），ヘリウム
イオン（3Ｈｅ++，4Ｈｅ++）等を用いること、また２種
類以上を併用することもできる。As irradiation ions, not only protons but also deuterium ions ( 2 H +), hydrogen gas ions (H 2 +), helium ions ( 3 He ++, 4 He ++), etc. are used. It is also possible to use more than one type.
【００２２】イオンの照射量が多くなると、結晶中のイ
オン通過領域の結晶欠陥が多くなり、チャンネリング効
果が小さくなり、イオンの侵入深さが浅くなる。このた
め、イオンの照射量は１０13ions／cm2以下が望まし
く、更には５×１０12ions／cm2以下が理想的である。When the amount of ion irradiation increases, the number of crystal defects in the ion passage region in the crystal decreases, the channeling effect decreases, and the ion penetration depth decreases. Therefore, the dose of ions is preferably 10 13 ions / cm 2 or less, and more preferably 5 × 10 12 ions / cm 2 or less.
【００２３】また、半導体素子は、サイリスタのみなら
ず、他の構造、例えば、高周波ダイオード，高速スイッ
チング素子にも適用できる。The semiconductor element can be applied not only to the thyristor but also to other structures such as a high frequency diode and a high speed switching element.
【００２４】[0024]
【発明の効果】本発明による半導体素子の粒子線照射に
よる特性制御方法の効果を列記する。 (１)特殊な高エネルギー加速器を使用することなく、通
常の半導体製造用イオン打ち込み装置が使用できる。従
って、半導体素子のコストダウンに貢献できる。The effects of the method of controlling the characteristics of the semiconductor device by the particle beam irradiation according to the present invention will be listed below. (1) A normal ion implantation apparatus for semiconductor manufacturing can be used without using a special high energy accelerator. Therefore, it can contribute to the cost reduction of the semiconductor element.
【００２５】(２)プロトン等の照射粒子の侵入深さの偏
差（広がり幅）をコントロールすることが可能である。(2) It is possible to control the deviation (spread width) of the penetration depth of irradiated particles such as protons.
【００２６】(３)基板の結晶欠陥に対して、イオンの侵
入深さが自己整合(セルフアライン)的に制御できる。(3) The ion penetration depth can be controlled in a self-aligned manner with respect to the crystal defects of the substrate.
【００２７】(４)結晶のダメージの分布が緩やかであ
り、ｐｎ接合の逆方法リーク電流を低減できる。(4) The damage distribution of the crystal is gentle, and the reverse method leak current of the pn junction can be reduced.
【図１】本発明の半導体製造方法の実施例を示す断面模
式図である。FIG. 1 is a schematic sectional view showing an embodiment of a semiconductor manufacturing method of the present invention.
【図２】本発明と従来の方法による、シリコン結晶中の
欠陥分布を示す模式図である。FIG. 2 is a schematic view showing a defect distribution in a silicon crystal according to the present invention and a conventional method.
１０…シリコン単結晶基板、１２…水素イオン（プロト
ン）。10 ... Silicon single crystal substrate, 12 ... Hydrogen ion (proton).
Claims (3)
主表面から不純物をイオン打ち込みし、シリコン基板の
不純物イオンが打ち込まれた近傍のライフタイムを局所
的に低下させる方法において、不純物のイオン打ち込み
はシリコン単結晶の結晶方位に沿ったチャンネリング現
象を用いたことを特徴とする半導体装置の製造方法。1. In a method of ion-implanting impurities from at least one main surface of a silicon single crystal semiconductor substrate to locally reduce the lifetime of the silicon substrate in the vicinity where the impurity ions are implanted, the ion-implantation of impurities is carried out using silicon. A method of manufacturing a semiconductor device, which uses a channeling phenomenon along a crystal orientation of a single crystal.
純物は水素イオン(1Ｈ+ ），重水素イオン(2Ｈ+），水
素ガスイオン(1Ｈ2+），ヘリウムイオン（3Ｈｅ++，4Ｈ
ｅ++)のうちの１種または２種以上とし、照射量は１０
13ions／cm2 以下とすることを特徴とする半導体装置の
製造方法。2. The method of claim 1, the ion implantation impurities hydrogen ions (1 H +), deuterium ions (2 H +), hydrogen gas ion (1 H 2 +), helium ions (3 the He ++, 4 H
e ++), one or more, and the irradiation dose is 10
A method for manufacturing a semiconductor device, characterized in that the concentration is 13 ions / cm 2 or less.
方位は＜１１０＞，＜１１１＞，＜１００＞方向のうち
の１方向であることを特徴とする半導体装置の製造方
法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the crystal orientation of the silicon single crystal is one of <110>, <111> and <100> directions.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32421195A JPH09162136A (en) | 1995-12-13 | 1995-12-13 | Fabrication of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32421195A JPH09162136A (en) | 1995-12-13 | 1995-12-13 | Fabrication of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09162136A true JPH09162136A (en) | 1997-06-20 |
Family
ID=18163292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32421195A Pending JPH09162136A (en) | 1995-12-13 | 1995-12-13 | Fabrication of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09162136A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156299A (en) * | 1999-11-26 | 2001-06-08 | Fuji Electric Co Ltd | Semiconductor device and its manufacturing method |
| WO2001073848A1 (en) * | 2000-03-27 | 2001-10-04 | Shin-Etsu Handotai Co., Ltd. | Production method for bonding wafer and bonding wafer produced by this method |
| JP2002093813A (en) * | 2000-09-13 | 2002-03-29 | Toyota Motor Corp | Manufacturing method of semiconductor device |
| JP2011249602A (en) * | 2010-05-27 | 2011-12-08 | Shindengen Electric Mfg Co Ltd | Reverse blocking thyristor |
| US8975169B2 (en) | 2011-08-22 | 2015-03-10 | The University Of Surrey | Method of manufacture of an optoelectronic device and an optoelectronic device manufactured using the method |
| US10193000B1 (en) * | 2017-07-31 | 2019-01-29 | Ixys, Llc | Fast recovery inverse diode |
-
1995
- 1995-12-13 JP JP32421195A patent/JPH09162136A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156299A (en) * | 1999-11-26 | 2001-06-08 | Fuji Electric Co Ltd | Semiconductor device and its manufacturing method |
| WO2001073848A1 (en) * | 2000-03-27 | 2001-10-04 | Shin-Etsu Handotai Co., Ltd. | Production method for bonding wafer and bonding wafer produced by this method |
| JP2002093813A (en) * | 2000-09-13 | 2002-03-29 | Toyota Motor Corp | Manufacturing method of semiconductor device |
| JP2011249602A (en) * | 2010-05-27 | 2011-12-08 | Shindengen Electric Mfg Co Ltd | Reverse blocking thyristor |
| US8975169B2 (en) | 2011-08-22 | 2015-03-10 | The University Of Surrey | Method of manufacture of an optoelectronic device and an optoelectronic device manufactured using the method |
| US10193000B1 (en) * | 2017-07-31 | 2019-01-29 | Ixys, Llc | Fast recovery inverse diode |
| CN109326654A (en) * | 2017-07-31 | 2019-02-12 | 艾赛斯有限责任公司 | Fast quick-recovery backward dioded |
| US10847658B2 (en) | 2017-07-31 | 2020-11-24 | Littelfuse, Inc. | Fast recovery inverse diode |
| CN109326654B (en) * | 2017-07-31 | 2023-08-29 | 艾赛斯有限责任公司 | Fast Recovery Reverse Diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3562022A (en) | Method of doping semiconductor bodies by indirection implantation | |
| US6346464B1 (en) | Manufacturing method of semiconductor device | |
| US3622382A (en) | Semiconductor isolation structure and method of producing | |
| US3966501A (en) | Process of producing semiconductor devices | |
| US3756862A (en) | Proton enhanced diffusion methods | |
| JPS63174355A (en) | Semiconductor device | |
| JPS6242418A (en) | Control for diffusion of dopant and electric activation thereof | |
| US9054035B2 (en) | Increasing the doping efficiency during proton irradiation | |
| US4151011A (en) | Process of producing semiconductor thermally sensitive switching element by selective implantation of inert ions in thyristor structure | |
| KR100196488B1 (en) | Application of electronic properties of germanium to inhibit n-type or p-type dopant diffusion in silicon | |
| EP0030370B1 (en) | Ion implanted reverse-conducting thyristor | |
| JPH09162136A (en) | Fabrication of semiconductor device | |
| US5043292A (en) | Self-aligned masking for ultra-high energy implants with application to localized buried implants and insolation structures | |
| JPH09260639A (en) | Method for manufacturing silicon semiconductor device | |
| US3660171A (en) | Method for producing semiconductor device utilizing ion implantation | |
| US6518150B1 (en) | Method of manufacturing semiconductor device | |
| JPH03131020A (en) | Manufacture of semiconductor device | |
| JPS6392030A (en) | Manufacture of semiconductor device | |
| JPS5856417A (en) | Low-temperature activating method for boron ion implanted layer in silicon | |
| TWI246193B (en) | Semiconductor devices using minority carrier controlling substances | |
| JP2000077350A (en) | Power semiconductor device and manufacture thereof | |
| JP2000331950A (en) | Method for doping impurity to semiconductor and manufacture of semiconductor device | |
| JPH08330617A (en) | Manufacture of photovoltaic module | |
| JPH04252078A (en) | Manufacture of switching semiconductor device | |
| JP2522217B2 (en) | Method for suppressing silicon crystal defects caused by ion implantation |