JPH0916127A - Liquid crystal driving circuit - Google Patents
Liquid crystal driving circuitInfo
- Publication number
- JPH0916127A JPH0916127A JP16038195A JP16038195A JPH0916127A JP H0916127 A JPH0916127 A JP H0916127A JP 16038195 A JP16038195 A JP 16038195A JP 16038195 A JP16038195 A JP 16038195A JP H0916127 A JPH0916127 A JP H0916127A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- black level
- multiplier
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、液晶ディスプレイの駆
動回路に関し、より詳細には、水平方向に複数のチャン
ネルに分割して駆動する当該回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive circuit for a liquid crystal display, and more particularly, to a circuit for driving by dividing it into a plurality of channels in the horizontal direction.
【０００２】[0002]
【従来の技術】液晶パネルのソースドライバを水平方向
にＮチャンネルに分割すると、各ソースドライバの動作
速度は、分割しない場合に比べて１／Ｎとなり、動作速
度の面から考えると駆動が容易となる。しかし、このよ
うな構成とすると、映像信号を出力する液晶駆動回路
は、各ソースドライバごとに必要となり、各映像信号を
出力する液晶駆動回路の出力レベルに誤差が存在する
と、表示画像は明暗の縦縞が生じ、品位の悪いものとな
る。2. Description of the Related Art When a source driver of a liquid crystal panel is horizontally divided into N channels, the operating speed of each source driver becomes 1 / N of that in the case where it is not divided, and driving is easy from the viewpoint of operating speed. Become. However, with such a configuration, a liquid crystal drive circuit that outputs a video signal is required for each source driver, and if there is an error in the output level of the liquid crystal drive circuit that outputs each video signal, the display image will be bright or dark. Vertical stripes occur, resulting in poor quality.
【０００３】この現象を改善するため、図３に示すよう
な当該駆動回路が提案されている。図３は、ａチャンネ
ル，ｂチャンネル，ｃチャンネル，ｄチャンネルの４チ
ャンネルに分割した場合を例示している。Ｓ１は、Ａ／
Ｄ変換された映像信号データであり、図４（Ａ）に示す
ように、垂直帰線期間に比較用の白レベルと黒レベルの
データが挿入されている。Ｓ１は、チャンネル分割回路
１により４チャンネルａ〜ｄに分割され、分割された映
像信号データＳ１ａ，Ｓ１ｂ，Ｓ１ｃ，Ｓ１ｄは、Ｄ／
Ａ変換器２ａ，２ｂ，２ｃ，２ｄによりアナログ映像信
号Ｓ２ａ，Ｓ２ｂ，Ｓ２ｃ，Ｓ２ｄに変換される。Ｄ／
Ａ変換器２ａによりアナログ信号に変換されたＳ２ａ
は、乗算器３の第１の入力端子に入力され、第２の入力
端子に入力された電圧Ｓ５と乗算される。ここで、第２
の入力端子の電圧Ｓ５は、図４（Ｂ）に示すような、１
フィールドおきに極性が反転する黒レベル設定電圧Ｓ２
８と、後で述べる黒レベル誤差補正電圧Ｓ１５を、加算
器５で加算したものである。In order to improve this phenomenon, a driving circuit as shown in FIG. 3 has been proposed. FIG. 3 exemplifies a case where the channel is divided into four channels of a channel, b channel, c channel and d channel. S1 is A /
This is D-converted video signal data, and as shown in FIG. 4A, white level and black level data for comparison is inserted in the vertical blanking period. S1 is divided into four channels a to d by the channel division circuit 1, and the divided video signal data S1a, S1b, S1c and S1d are D /
The A converters 2a, 2b, 2c and 2d convert the analog video signals S2a, S2b, S2c and S2d. D /
S2a converted into an analog signal by the A converter 2a
Is input to the first input terminal of the multiplier 3 and is multiplied by the voltage S5 input to the second input terminal. Here, the second
The voltage S5 at the input terminal of is 1
Black level setting voltage S2 whose polarity is inverted every field
8 and the black level error correction voltage S15 described later are added by the adder 5.
【０００４】乗算器３の出力Ｓ３ａは、図４（Ｃ）に示
すように、０Ｖを中心に１フィールドおきに正負に極性
反転する。乗算器３の出力Ｓ３ａは、加算器４により、
図４（Ｄ）に示すような、１フィールドおきに極性反転
する白レベル設定電圧Ｓ２９と映像中心電圧Ｓ３０が加
算され、ソースドライバ２１ａに供給され、図４（Ｅ）
に示すように、映像中心電圧Ｓ３０の電圧値Ｖｃを中心
に交流駆動する。As shown in FIG. 4C, the output S3a of the multiplier 3 is inverted in polarity every other field centered on 0V. The output S3a of the multiplier 3 is given by the adder 4
As shown in FIG. 4D, the white level setting voltage S29 and the video center voltage S30 whose polarities are inverted every other field are added and supplied to the source driver 21a.
As shown in, the AC drive is performed around the voltage value Vc of the video center voltage S30.
【０００５】各チャンネルのソースドライバ２１ａ，２
１ｂ，２１ｃ，２１ｄに供給する映像信号Ｓ４ａ，Ｓ４
ｂ，Ｓ４ｃ，Ｓ４ｄのレベルを等しくするために、垂直
帰線期間に挿入されている比較用の白レベルと黒レベル
を各チャンネル共通の基準値にそろえる。基準値として
黒レベル設定電圧Ｓ２８と白レベル設定電圧Ｓ２９及び
映像中心電圧Ｓ３０を用いる。マルチプレクサ６，７を
チャンネル選択信号Ｓ３１，Ｓ３２で制御し、各チャン
ネルの映像信号を選択し、白レベル誤差検出回路８と黒
レベル誤差検出回路９に入力する。Source drivers 21a, 2 for each channel
Video signals S4a, S4 supplied to 1b, 21c, 21d
In order to equalize the levels of b, S4c, and S4d, the comparison white level and black level inserted in the vertical blanking period are aligned with the reference value common to each channel. The black level setting voltage S28, the white level setting voltage S29, and the image center voltage S30 are used as reference values. The multiplexers 6 and 7 are controlled by the channel selection signals S31 and S32 to select the video signal of each channel and input to the white level error detection circuit 8 and the black level error detection circuit 9.
【０００６】回路が理想的であり、誤差が全く無いと仮
定した場合の映像信号Ｓ４ａ，Ｓ４ｂ，Ｓ４ｃ，Ｓ４ｄ
の比較用白レベルが、白レベル設定電圧Ｓ２９の電圧値
Ｖｗと映像中心電圧Ｓ３０の電圧値Ｖｃの和となり、比
較用黒レベルが白レベル設定電圧Ｓ２９の電圧値Ｖｗと
映像中心電圧Ｓ３０の電圧値Ｖｃと黒レベル設定電圧Ｓ
２８の電圧値Ｖｂの和となるように回路が設定されてい
るとすれば、実際の誤差を含んだ回路における白レベル
の誤差は、白レベル設定電圧Ｓ２９の電圧値Ｖｗと映像
中心電圧Ｓ３０の電圧値Ｖｃを加算した電圧とＳ４ａ，
Ｓ４ｂ，Ｓ４ｃ，Ｓ４ｄの比較用白レベルとの差であ
り、黒レベルの誤差は、白レベル設定電圧Ｓ２９の電圧
値Ｖｗと映像中心電圧Ｓ３０の電圧値Ｖｃと黒レベル設
定電圧Ｓ２８の電圧値Ｖｂを加算した電圧とＳ４ａ，Ｓ
４ｂ，Ｓ４ｃ，Ｓ４ｄの比較用黒レベルとの差である。
したがって、白レベル誤差検出回路８では、電圧比較器
１１の反転入力端子にマルチプレクサ６で選択された映
像信号Ｓ４ａ〜Ｓ４ｄを入力し、非反転入力端子には、
白レベル設定電圧Ｓ２９と映像中心電圧Ｓ３０を加算器
１０で加算した電圧Ｓ１０を入力することにより白レベ
ル誤差を検出し、黒レベル誤差検出回路９では、電圧比
較器１３の反転入力端子にマルチプレクサ７で選択され
た映像信号Ｓ４ａ〜Ｓ４ｄを入力し、非反転入力端子に
は、白レベル設定電圧Ｓ２９と映像中心電圧Ｓ３０と黒
レベル設定電圧Ｓ２８を加算器１２により加算した電圧
Ｓ１２を入力することにより、黒レベル誤差を検出して
いる。Video signals S4a, S4b, S4c, S4d assuming that the circuit is ideal and has no error.
The comparison white level is the sum of the voltage value Vw of the white level setting voltage S29 and the voltage value Vc of the image center voltage S30, and the comparison black level is the voltage value Vw of the white level setting voltage S29 and the voltage of the image center voltage S30. Value Vc and black level setting voltage S
Assuming that the circuit is set to be the sum of the voltage value Vb of 28, the error of the white level in the circuit including the actual error is the voltage value Vw of the white level setting voltage S29 and the video center voltage S30. The voltage obtained by adding the voltage value Vc and S4a,
The difference between S4b, S4c, and S4d and the comparison white level, and the black level error is that the voltage value Vw of the white level setting voltage S29, the voltage value Vc of the image center voltage S30, and the voltage value Vb of the black level setting voltage S28. And voltage S4a, S
4b, S4c, S4d and the comparison black level.
Therefore, in the white level error detection circuit 8, the video signals S4a to S4d selected by the multiplexer 6 are input to the inverting input terminal of the voltage comparator 11, and the non-inverting input terminal is
The white level error is detected by inputting the voltage S10 obtained by adding the white level setting voltage S29 and the video center voltage S30 by the adder 10. In the black level error detection circuit 9, the multiplexer 7 is connected to the inverting input terminal of the voltage comparator 13. By inputting the video signals S4a to S4d selected by, and inputting the voltage S12 obtained by adding the white level setting voltage S29, the image center voltage S30, and the black level setting voltage S28 to the non-inverting input terminal. , Black level error is detected.
【０００７】１４１，１４２，…，１４８は、白レベル
誤差補正電圧保持用のサンプルホールド回路であり、１
５１，１５２，…，１５８は、黒レベル誤差補正電圧保
持用のサンプルホールド回路である。ソースドライバ２
１ａ〜２１ｄに供給される映像信号は、図４（Ｅ）に示
すように、正負に極性反転をするため、白レベル誤差補
正を行うには、正極性の白レベル及び負極性の白レベル
の２つの誤差補正を行い、その誤差補正電圧を保持し、
極性に応じた誤差補正電圧を使用しなければならない。
したがって、白レベル誤差補正電圧用のサンプルホール
ド回路１４１〜１４８は、２＊４チャンネル、すなわち
８回路必要となる。同様に、黒レベル誤差補正電圧保持
用のサンプルホールド回路１５１〜１５８も８回路必要
となる。スイッチ１６ａは、極性反転信号Ｓ３５により
制御され、正極性の白レベル誤差補正電圧と負極性の白
レベル誤差補正電圧を選択し、加算器４に入力する。ス
イッチ１７ａも同様に極性反転信号Ｓ３５により制御さ
れ、正極性の黒レベル誤差補正電圧と負極性の黒レベル
誤差補正電圧を選択し、加算器５に入力する。Reference numerals 141, 142, ..., 148 denote sample and hold circuits for holding a white level error correction voltage.
Reference numerals 51, 152, ..., 158 are sample hold circuits for holding the black level error correction voltage. Source driver 2
As shown in FIG. 4E, the video signals supplied to 1a to 21d have positive and negative polarity inversion. Therefore, in order to perform white level error correction, a positive white level and a negative white level are used. Performs two error corrections, holds the error correction voltage,
An error correction voltage that depends on the polarity must be used.
Therefore, the sample hold circuits 141 to 148 for the white level error correction voltage require 2 * 4 channels, that is, eight circuits. Similarly, eight sample and hold circuits 151 to 158 for holding the black level error correction voltage are required. The switch 16a is controlled by the polarity inversion signal S35, selects the positive white level error correction voltage and the negative white level error correction voltage, and inputs them to the adder 4. Similarly, the switch 17a is also controlled by the polarity inversion signal S35, and selects the positive black level error correction voltage and the negative black level error correction voltage and inputs them to the adder 5.
【０００８】白レベル誤差補正用サンプルホールド回路
１４１，１４２，…，１４８は、チャンネル選択信号Ｓ
３１，Ｓ３２と極性反転信号Ｓ３５と図４（Ｆ）に示す
白レベル補正期間信号Ｓ３６によりデコーダ１８を介し
て選択され、選択されたサンプルホールド回路１４１〜
１４８は、白レベル補正期間信号Ｓ３６が論理１のとき
サンプルモードとなり、加算器４〜白レベル誤差検出回
路８〜加算器４という帰還ループが形成され、白レベル
の誤差補正が行われる。白レベル補正期間信号Ｓ３６が
論理０となると、サンプルホールド回路１４１〜１４８
は、ホールドモードとなり、誤差補正電圧Ｓ１４を保持
する。The white level error correction sample hold circuits 141, 142, ...
31 and S32, the polarity inversion signal S35, and the white level correction period signal S36 shown in FIG.
148 is in the sample mode when the white level correction period signal S36 is logic 1, and a feedback loop of the adder 4 to the white level error detection circuit 8 to the adder 4 is formed to correct the white level error. When the white level correction period signal S36 becomes logic 0, the sample hold circuits 141 to 148
Becomes the hold mode and holds the error correction voltage S14.
【０００９】黒レベル誤差補正電圧保持用サンプルホー
ルド回路１５１，１５２，…，１５８も同様に、チャン
ネル選択信号Ｓ３１，Ｓ３２と極性反転信号Ｓ３５と図
４（Ｇ）に示す黒レベル補正期間信号Ｓ３７によりデコ
ーダ１９を介して選択され、選択されたサンプルホール
ド回路１５１〜１５８は、黒レベル補正期間信号Ｓ３７
が論理１のときサンプルモードとなり、乗算器３〜加算
器４〜黒レベル誤差検出回路９〜乗算器３という帰還ル
ープが形成され、黒レベルの誤差補正が行われる。黒レ
ベル補正期間信号Ｓ３７が論理０となると、サンプルホ
ールド回路１５１〜１５８は、ホールドモードとなり、
黒レベル誤差補正電圧Ｓ１５を保持する。Similarly, the sample-and-hold circuits 151, 152, ..., 158 for holding the black level error correction voltage also use the channel selection signals S31, S32, the polarity inversion signal S35 and the black level correction period signal S37 shown in FIG. The sample and hold circuits 151 to 158 selected through the decoder 19 have the black level correction period signal S37.
Is a logic 1, a feedback loop of the multiplier 3, the adder 4, the black level error detection circuit 9 and the multiplier 3 is formed, and the black level error is corrected. When the black level correction period signal S37 becomes logic 0, the sample hold circuits 151 to 158 enter the hold mode,
The black level error correction voltage S15 is held.
【００１０】同一チャンネルの同一極性の白レベルと黒
レベルの誤差補正は、同一フィールドで行うことがで
き、各チャンネル，各極性の白レベルと黒レベルの誤差
補正は、順次、１フィールドごとに行われるため、各補
正は８フィールド周期に行われる。この方式によれば、
各チャンネルの映像信号のレベル補正は、誤差検出回路
８，９を共用し、各チャンネル共通の白レベル設定電圧
Ｓ２９と黒レベル設定電圧Ｓ２８及び映像中心電圧Ｓ３
０を基準として誤差補正を行うため、誤差検出回路８，
９で用いられている電圧比較器１１，１３の利得が十分
大きければ、チャンネル間のレベル誤差は、非常に小さ
いものとなる。Error correction of the same polarity white level and black level of the same channel can be performed in the same field, and error correction of the white level and black level of each channel and each polarity is sequentially performed for each field. Therefore, each correction is performed every 8 field cycles. According to this method,
For level correction of the video signal of each channel, the error detection circuits 8 and 9 are shared, and the white level setting voltage S29, the black level setting voltage S28, and the video center voltage S3 common to each channel are used.
Since error correction is performed with 0 as a reference, the error detection circuit 8,
If the gains of the voltage comparators 11 and 13 used in 9 are sufficiently large, the level error between channels becomes very small.
【００１１】[0011]
【発明が解決しようとする課題】しかしながら、上述の
従来例の装置において、回路の誤差が存在し、黒レベル
の振幅が基準値Ｓ１２よりも小さい場合、図４（Ｈ）に
示すように、黒レベル補正期間信号Ｓ３７が論理１とな
る寸前には、黒レベル誤差検出回路９の出力Ｓ９は、黒
レベルの振幅を大きくする方向に振り切れている。そし
て、黒レベル補正期間信号Ｓ３７が論理１となった瞬間
には、黒レベル誤差検出回路９の出力Ｓ９は、黒レベル
を大きくする方向に振り切れた状態であり、その電圧が
サンプルホールド回路１５１〜１５３を介して乗算器３
の第２の入力端子に加わり、乗算器３の出力は、設定し
たい電圧よりも大きくなった後、補正動作が開始され、
誤差の無い振幅に収束する。サンプルホールド回路１５
１〜１５３の電圧の保持時間は、無限大ではなく、必ず
放電により時間とともに出力の振幅は小さくなってくる
ため、一旦レベルを補正しても、次の補正期間の寸前に
は、黒レベルの振幅は基準値Ｓ１２よりも小さくなって
しまい、上記の現象が繰り返され、図４（Ｉ）に示すよ
うに、ソースドライバ２１ａ〜２１ｄに過大な電圧Ｓ４
ａが加わってしまうという問題が生じる。本発明は、こ
の問題を解決するためになされたもので、当該駆動回路
において、各チャンネルのソースドライバに供給される
映像信号を所定の値を越えないように制御して、ソース
ドライバに過大な電圧が加わらないように、且つチャン
ネル間の振幅の誤差は非常に小さく押えるようにするこ
とをその目的とする。However, in the above-mentioned conventional apparatus, when there is a circuit error and the amplitude of the black level is smaller than the reference value S12, as shown in FIG. Immediately before the level correction period signal S37 becomes logic 1, the output S9 of the black level error detection circuit 9 has been swung in the direction of increasing the amplitude of the black level. Then, at the moment when the black level correction period signal S37 becomes logical 1, the output S9 of the black level error detection circuit 9 is in a state of being swung out in the direction of increasing the black level, and the voltage thereof is sample-hold circuits 151 to 151. Multiplier 3 via 153
Is added to the second input terminal of, and the output of the multiplier 3 becomes larger than the voltage to be set, the correction operation is started,
It converges to an amplitude with no error. Sample hold circuit 15
The voltage holding times of 1 to 153 are not infinite and the output amplitude always decreases with time due to discharge. Therefore, even if the level is once corrected, the black level of The amplitude becomes smaller than the reference value S12, the above phenomenon is repeated, and as shown in FIG. 4 (I), an excessive voltage S4 is applied to the source drivers 21a to 21d.
The problem that "a" is added occurs. The present invention has been made to solve this problem. In the drive circuit, the video signal supplied to the source driver of each channel is controlled so as not to exceed a predetermined value, and the source driver is controlled to have an excessive value. The purpose is to prevent a voltage from being applied and to suppress the amplitude error between channels to a very small value.
【００１２】[0012]
【課題を解決するための手段】本発明は、上述の課題を
解決するために、水平方向に複数チャンネルに分割され
たソースドライバに供給される映像信号の振幅を制御す
る乗算器と、映像中心電圧，白レベル設定電圧，及び前
記乗算器から出力される映像信号を加算する加算器と、
基準値設定回路と、前記加算器出力と前記基準値設定回
路による基準値を比較する誤差検出回路と、検出された
誤差を前記乗算器及び前記加算器に帰還をかける帰還回
路から構成され、誤差を補正された映像信号をソースド
ライバに供給する液晶駆動回路であり、前記基準値を補
正動作開始前に、一旦所定の値よりも小さく設定し、補
正動作開始と同時に所定の値にもどすようになすことを
特徴とする液晶駆動回路を構成する。In order to solve the above problems, the present invention provides a multiplier for controlling the amplitude of a video signal supplied to a source driver horizontally divided into a plurality of channels, and a video center. An adder for adding the voltage, the white level setting voltage, and the video signal output from the multiplier,
A reference value setting circuit, an error detection circuit that compares the adder output with a reference value by the reference value setting circuit, and a feedback circuit that feeds back the detected error to the multiplier and the adder. Is a liquid crystal drive circuit for supplying the corrected video signal to the source driver, and the reference value is once set to be smaller than a predetermined value before the correction operation is started, and is returned to the predetermined value at the same time when the correction operation is started. A liquid crystal drive circuit characterized by the above.
【００１３】[0013]
【作用】水平方向に複数チャンネルに分割されたソース
ドライバに供給される映像信号の振幅の制御は、制御用
の乗算器及び加算器の出力映像信号を、設定回路による
基準値と誤差検出回路において比較して得た誤差信号
を、前記乗算器及び加算器に帰還して行われる。この制
御による誤差の補正動作において、補正動作開始前に、
前記基準値を一旦所定の値よりも小さくすることによ
り、誤差検出回路の出力を比較用映像信号レベル（黒及
び白レベル）の振幅を小さくする方向に振り切れるよう
にし、前記乗算器の出力を設定したい電圧よりも小さく
した後、補正動作を開始と同時に前記基準値を所定の値
に戻すようになすことにより、ソースドライバに供給す
る映像信号の振幅は過大にならずに誤差の無い振幅に収
束する。In the control of the amplitude of the video signal supplied to the source driver divided into a plurality of channels in the horizontal direction, the output video signals of the control multiplier and adder are controlled by the reference value and the error detection circuit by the setting circuit. The error signal obtained by comparison is fed back to the multiplier and the adder. In the error correction operation by this control, before starting the correction operation,
By making the reference value once smaller than a predetermined value, the output of the error detection circuit is shaken off in the direction of decreasing the amplitude of the comparison video signal level (black and white levels), and the output of the multiplier is After the voltage has been made smaller than the desired voltage, the reference value is returned to a predetermined value at the same time when the correction operation is started, so that the amplitude of the video signal supplied to the source driver does not become excessive and has an error-free amplitude. Converge.
【００１４】[0014]
【実施例】図１は、本発明の実施例の構成を示すもので
あり、ａチャンネル，ｂチャンネル，ｃチャンネル，ｄ
チャンネルの４チャンネルに分割した場合を例に説明を
行う。Ｓ１は、Ａ／Ｄ変換された映像信号データであ
り、この実施例の構成の各部の信号波形図を示す図２の
（Ａ）に示すように、垂直帰線期間に比較用の白レベル
と黒レベルのデータが挿入されている。Ｓ１は、チャン
ネル分割回路１により４チャンネルに分割され、分割さ
れた映像信号データＳ１ａ，Ｓ１ｂ，Ｓ１ｃ，Ｓ１ｄ
は、Ｄ／Ａ変換器２ａ，２ｂ，２ｃ，２ｄによりアナロ
グ映像信号Ｓ２ａ，Ｓ２ｂ，Ｓ２ｃ，Ｓ２ｄに変換され
る。Ｄ／Ａ変換器２ａによりアナログ信号に変換された
Ｓ２ａは、乗算器３の第１の入力端子に入力され、第２
の入力端子に入力された電圧Ｓ５と乗算される。ここ
で、第２の入力端子の電圧Ｓ５は、図２（Ｂ）に示すよ
うな、１フィールドおきに極性が反転する黒レベル設定
電圧Ｓ２８と、後で述べる黒レベル誤差補正電圧Ｓ１５
を、加算器５で加算したものである。乗算器３の出力Ｓ
３ａは、図２（Ｃ）に示すように、０Ｖを中心に１フィ
ールドおきに正負に極性反転する。乗算器３の出力Ｓ３
ａは、加算器４により１フィールドおきに極性反転する
白レベル設定電圧Ｓ２９と映像中心電圧Ｓ３０が加算さ
れ、ソースドライバ２１ａ，２１ｂ，２１ｃ，２１ｄに
供給され、図２（Ｅ）に示すように、映像中心電圧Ｓ３
０の電圧値Ｖｃを中心に交流駆動する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows the configuration of an embodiment of the present invention, in which a channel, b channel, c channel, d
The description will be made by taking the case of dividing into four channels as an example. S1 is A / D-converted video signal data, and as shown in FIG. 2A showing a signal waveform diagram of each part of the configuration of this embodiment, a white level for comparison is set in the vertical blanking period. Black level data is inserted. S1 is divided into four channels by the channel division circuit 1, and the divided video signal data S1a, S1b, S1c, S1d.
Is converted into analog video signals S2a, S2b, S2c, S2d by D / A converters 2a, 2b, 2c, 2d. The S2a converted into the analog signal by the D / A converter 2a is input to the first input terminal of the multiplier 3 and
Is multiplied by the voltage S5 input to the input terminal. Here, the voltage S5 of the second input terminal includes a black level setting voltage S28 whose polarity is inverted every other field and a black level error correction voltage S15 described later as shown in FIG. 2B.
Are added by the adder 5. Output S of multiplier 3
As shown in FIG. 2C, the polarity of 3a is inverted between positive and negative every other field around 0V. Output S3 of multiplier 3
2a, the white level setting voltage S29 and the video center voltage S30 whose polarities are inverted every other field are added by the adder 4 and supplied to the source drivers 21a, 21b, 21c and 21d, as shown in FIG. , Video center voltage S3
AC drive is performed with a voltage value Vc of 0 as the center.
【００１５】各チャンネルのソースドライバ２１ａ〜２
１ｄに供給する映像信号Ｓ４ａ，Ｓ４ｂ，Ｓ４ｃ，Ｓ４
ｄのレベルを等しくするために、垂直帰線期間に挿入さ
れている比較用の白レベルと黒レベルを各チャンネル共
通の基準値と等しくなるよう補正する。基準値として、
黒レベル設定電圧Ｓ２８と白レベル設定電圧Ｓ２９及び
映像中心電圧Ｓ３０を用いる。マルチプレクサ６，７を
チャンネル選択信号３１，３２で制御し、各チャンネル
の映像信号Ｓ４ａ〜Ｓ４ｄを選択し、白レベル誤差検出
回路８と黒レベル誤差検出回路９に入力する。Source drivers 21a-2 of each channel
Video signals S4a, S4b, S4c, S4 supplied to 1d
In order to equalize the levels of d, the white level and the black level for comparison inserted in the vertical blanking period are corrected to be equal to the reference value common to each channel. As a reference value,
The black level setting voltage S28, the white level setting voltage S29, and the image center voltage S30 are used. The multiplexers 6 and 7 are controlled by the channel selection signals 31 and 32, and the video signals S4a to S4d of each channel are selected and input to the white level error detection circuit 8 and the black level error detection circuit 9.
【００１６】白レベル誤差検出回路８では、電圧比較器
１１の反転入力端子にマルチプレクサ６で選択された映
像信号Ｓ４ａ〜Ｓ４ｄを入力し、非反転入力端子には、
白レベル設定電圧Ｓ２９の電圧値Ｖｗと映像中心電圧Ｓ
３０の電圧値Ｖｃを加算器１０で加算した電圧Ｓ１０を
入力することにより白レベル誤差を検出し、黒レベル誤
差検出回路９では、電圧比較器１３の反転入力端子にマ
ルチプレクサ７で選択された映像信号Ｓ４ａ〜Ｓ４ｄを
入力し、非反転入力端子には、白レベル設定電圧Ｓ２９
の電圧値Ｖｗと映像中心電圧Ｓ３０の電圧値Ｖｃと黒レ
ベル基準電圧Ｓ３８の電圧値Ｖｂｒを、加算器１２によ
り加算した電圧Ｓ１２を入力することにより、黒レベル
誤差を検出している。１４１，１４２，…，１４８は、
白レベル誤差補正電圧保持用のサンプルホールド回路で
あり、１５１，１５２，…，１５８は、黒レベル誤差補
正電圧保持用のサンプルホールド回路である。In the white level error detection circuit 8, the video signals S4a to S4d selected by the multiplexer 6 are input to the inverting input terminal of the voltage comparator 11, and the non-inverting input terminal is
The voltage value Vw of the white level setting voltage S29 and the image center voltage S
The white level error is detected by inputting the voltage S10 obtained by adding the voltage value Vc of 30 by the adder 10, and in the black level error detection circuit 9, the video selected by the multiplexer 7 is input to the inverting input terminal of the voltage comparator 13. The signals S4a to S4d are input, and the white level setting voltage S29 is input to the non-inverting input terminal.
The black level error is detected by inputting the voltage S12 obtained by adding the voltage value Vw of the image center voltage S30, the voltage value Vc of the image center voltage S30, and the voltage value Vbr of the black level reference voltage S38 by the adder 12. 141, 142, ..., 148 are
, 158 are sample hold circuits for holding the black level error correction voltage.
【００１７】ソースドライバ２１ａ〜２１ｄに供給され
る映像信号Ｓ４ａ〜Ｓ４ｄは、図２（Ｅ）に示すよう
に、正負に極性反転をするため、白レベル誤差補正を行
うには、正極性の白レベル及び負極性の白レベルの２つ
の誤差補正を行い、その誤差補正電圧を保持し、極性に
応じた誤差補正電圧を使用しなければならない。したが
って、白レベル誤差補正電圧用のサンプルホールド回路
１４１〜１４８は、２＊４チャンネル、すなわち８回路
必要となる。同様に、黒レベル誤差補正電圧保持用のサ
ンプルホールド回路１５１〜１５８も８回路必要とな
る。スイッチ１６ａは、極性反転信号Ｓ３５により制御
され、正極性の白レベル誤差補正電圧と負極性の白レベ
ル誤差補正電圧を選択し、加算器４に入力する。スイッ
チ１７ａも同様に、極性反転信号Ｓ３５により制御さ
れ、正極性の黒レベル誤差補正電圧と負極性の黒レベル
誤差補正電圧を選択し、加算器５に入力する。As shown in FIG. 2E, the video signals S4a to S4d supplied to the source drivers 21a to 21d have positive and negative polarity inversions. It is necessary to perform two error corrections of the level and the negative white level, hold the error correction voltage, and use the error correction voltage according to the polarity. Therefore, the sample hold circuits 141 to 148 for the white level error correction voltage require 2 * 4 channels, that is, eight circuits. Similarly, eight sample and hold circuits 151 to 158 for holding the black level error correction voltage are required. The switch 16a is controlled by the polarity inversion signal S35, selects the positive white level error correction voltage and the negative white level error correction voltage, and inputs them to the adder 4. Similarly, the switch 17a is also controlled by the polarity inversion signal S35 to select the positive black level error correction voltage and the negative black level error correction voltage, and input them to the adder 5.
【００１８】白レベル誤差補正用サンプルホールド回路
１４１〜１４８は、チャンネル選択信号Ｓ３１，Ｓ３２
と極性反転信号Ｓ３５と図２（Ｆ）に示すようなタイミ
ングの白レベル補正期間信号Ｓ３６によりデコーダ１８
を介して選択され、選択されたサンプルホールド回路
は、白レベル補正期間信号Ｓ３６が論理１のときサンプ
ルモードとなり、加算器４〜白レベル誤差検出回路８〜
加算器４という帰還ループが形成され、白レベルの誤差
補正が行われる。白レベル補正期間信号Ｓ３６が論理０
となると、サンプルホールド回路はホールドモードとな
り、誤差補正電圧を保持する。The white level error correction sample hold circuits 141 to 148 have channel selection signals S31 and S32.
And the polarity inversion signal S35 and the white level correction period signal S36 at the timing shown in FIG.
When the white level correction period signal S36 is logic 1, the selected sample and hold circuit is selected through the sample mode, and the adder 4 to the white level error detection circuit 8 to
A feedback loop called the adder 4 is formed, and the white level error is corrected. The white level correction period signal S36 is logical 0
Then, the sample hold circuit enters the hold mode and holds the error correction voltage.
【００１９】黒レベル誤差補正電圧保持用サンプルホー
ルド回路１５１〜１５８も同様に、チャンネル選択信号
Ｓ３１，Ｓ３２と極性反転信号Ｓ３５と図３（Ｇ）に示
すようなタイミングの黒レベル補正期間信号Ｓ３７によ
りデコーダ１９を介して選択され、選択されたサンプル
ホールド回路は、黒レベル補正期間信号Ｓ３７が論理１
のときサンプルモードとなり、乗算器３〜加算器４〜黒
レベル誤差検出回路９〜乗算器３という帰還ループが形
成され、黒レベルの誤差補正が行われる。黒レベル補正
期間信号Ｓ３７が論理０となると、サンプルホールド回
路は、ホールドモードとなり、黒レベル誤差補正電圧を
保持する。Similarly, the sample-hold circuits 151 to 158 for holding the black level error correction voltage are also made by the channel selection signals S31 and S32, the polarity inversion signal S35 and the black level correction period signal S37 at the timing shown in FIG. The sample-and-hold circuit selected through the decoder 19 has a black level correction period signal S37 of logic 1 in the selected sample and hold circuit.
In this case, the sample mode is entered, and a feedback loop of the multiplier 3, the adder 4, the black level error detection circuit 9 and the multiplier 3 is formed, and the black level error is corrected. When the black level correction period signal S37 becomes logical 0, the sample hold circuit enters the hold mode and holds the black level error correction voltage.
【００２０】ここで、黒レベル基準電圧Ｓ３８は、黒レ
ベル設定電圧Ｓ２８を抵抗Ｒ１とＲ２で分圧した電圧Ｖ
ｂｒであり、抵抗Ｒ２はスイッチ２０を介して接地され
ている。スイッチ２０は、図２（Ｈ）に示すように、白
レベル補正期間信号Ｓ３６の立ち上がりで論理１とな
り、黒レベル補正期間信号Ｓ３７の立ち上がりで論理０
となる信号Ｓ３９により制御され、Ｓ３９が論理１のと
き短絡、Ｓ３９が論理０のとき開放となる。したがっ
て、黒レベル基準電圧Ｓ３８は、図２（Ｂ）の破線で示
すように、白レベル補正期間信号Ｓ３６の立ち上がりか
ら、黒レベル補正期間信号Ｓ３７の立ち上がりまでの期
間、黒レベル設定電圧Ｓ２８を抵抗Ｒ１，Ｒ２で分圧さ
れた値Ｖｂｒとなり、その他の期間は黒レベル設定電圧
Ｓ２８の電圧値と同じ値Ｖｂとなる。Here, the black level reference voltage S38 is a voltage V obtained by dividing the black level setting voltage S28 by resistors R1 and R2.
and the resistor R2 is grounded via the switch 20. As shown in FIG. 2H, the switch 20 has a logic 1 when the white level correction period signal S36 rises and a logic 0 when the black level correction period signal S37 rises.
It is controlled by a signal S39 that becomes a short circuit when S39 is a logic 1 and opens when S39 is a logic 0. Therefore, as shown by the broken line in FIG. 2B, the black level reference voltage S38 resists the black level setting voltage S28 during the period from the rise of the white level correction period signal S36 to the rise of the black level correction period signal S37. The value is Vbr divided by R1 and R2, and is the same value Vb as the voltage value of the black level setting voltage S28 in other periods.
【００２１】したがって、図２（Ｉ）に示すように、黒
レベル誤差補正が行われる寸前には、黒レベル誤差検出
回路９の出力Ｓ９は、黒レベルの振幅を小さくする方向
に振り切れており、その電圧は、黒レベル補正期間信号
Ｓ３７が論理１となると同時に、サンプルホールド回路
を介して乗算器３の第２の入力端子に加わり、乗算器３
の出力は、設定値よりも小さくなり、そこから誤差補正
動作が行われ、設定値と等しくなるよう収束し、ソース
ドライバ２１ａ〜２１ｄに供給される映像信号Ｓ４ａ〜
Ｓ４ｄは、図３（Ｊ）に示すような波形Ｓ４ａとなる。Therefore, as shown in FIG. 2 (I), the output S9 of the black level error detection circuit 9 is swung in the direction of decreasing the amplitude of the black level just before the black level error correction is performed. The voltage is applied to the second input terminal of the multiplier 3 via the sample hold circuit at the same time when the black level correction period signal S37 becomes logic 1, and the multiplier 3
Output becomes smaller than a set value, an error correction operation is performed from there, converges to become equal to the set value, and is supplied to the source drivers 21a to 21d.
S4d has a waveform S4a as shown in FIG.
【００２２】ここに、同一チャンネルの同一極性の白レ
ベルと黒レベルの誤差補正は、同一フィールドで行うこ
とができ、各チャンネル，各極性の白レベルと黒レベル
の誤差補正は、順次、一フィールドごとに行われるた
め、各補正は、８フィールド周期に行われる。この方法
によれば、各チャンネルの映像信号Ｓ４ａ〜Ｓ４ｄのレ
ベル補正は、誤差検出回路８，９を共用し、各チャンネ
ル共通の白レベル設定電圧Ｓ２９と黒レベル設定電圧Ｓ
２８及び映像中心電圧Ｓ３０を基準として誤差補正を行
うため、誤差検出回路８，９で用いられている電圧比較
器１１，１３の利得が十分大きければ、チャンネル間の
レベル誤差は非常に小さいものとなる。Here, the error correction of the white level and the black level of the same polarity of the same channel can be performed in the same field, and the error correction of the white level and the black level of each polarity of each channel is sequentially performed in one field. Since each correction is performed for each period, each correction is performed in a cycle of 8 fields. According to this method, the level correction of the video signals S4a to S4d of each channel shares the error detection circuits 8 and 9, and the white level setting voltage S29 and the black level setting voltage S common to each channel are used.
Since the error correction is performed using 28 and the video center voltage S30 as a reference, if the gains of the voltage comparators 11 and 13 used in the error detection circuits 8 and 9 are sufficiently large, the level error between channels is very small. Become.
【００２３】[0023]
【発明の効果】以上の説明から明らかなように、本発明
によると、各チャンネルのソースドライバに供給される
映像信号は、所定の振幅を越えることは無く、且つチャ
ンネル間の振幅の誤差は、非常に小さく押さえることが
できる。そして、この映像信号によって液晶パネルをド
ライブするので、画面に高精細な映像が提供されること
になる。As is apparent from the above description, according to the present invention, the video signal supplied to the source driver of each channel does not exceed the predetermined amplitude, and the amplitude error between the channels is It can be kept very small. Since the liquid crystal panel is driven by this video signal, a high-definition video is provided on the screen.
【図１】本発明の液晶駆動回路の実施例を示す図であ
る。FIG. 1 is a diagram showing an embodiment of a liquid crystal drive circuit of the present invention.
【図２】本発明の液晶駆動回路の各部の信号波形図であ
る。FIG. 2 is a signal waveform diagram of each part of the liquid crystal drive circuit of the present invention.
【図３】当該駆動回路の従来例を示す図である。FIG. 3 is a diagram showing a conventional example of the drive circuit.
【図４】図３の従来例の各部の信号波形図である。FIG. 4 is a signal waveform diagram of each part of the conventional example of FIG.
１…チャンネル分割回路、２ａ，２ｂ，２ｃ，２ｄ…Ｄ
／Ａ変換器、３…乗算器、４，５…加算器、６，７…マ
ルチプレクサ、８…白レベル誤差検出回路、９…黒レベ
ル誤差検出回路、１６，１７，２０…スイッチ、１８，
１９…マルチプレクサ、１４１，１４２，…，１４８…
白レベル誤差補正電圧保持用サンプルホールド回路、１
５１，１５２，…，１５８…黒レベル誤差補正電圧保持
用サンプルホールド回路。1: channel dividing circuit, 2a, 2b, 2c, 2d ... D
/ A converter, 3 ... Multiplier, 4, 5 ... Adder, 6, 7 ... Multiplexer, 8 ... White level error detection circuit, 9 ... Black level error detection circuit, 16, 17, 20 ... Switch, 18,
19 ... Multiplexer, 141, 142, ..., 148 ...
White level error correction voltage holding sample hold circuit, 1
51, 152, ..., 158 ... Sample and hold circuit for holding black level error correction voltage.
Claims (1)
ソースドライバに供給される映像信号の振幅を制御する
乗算器と、映像中心電圧，白レベル設定電圧，及び前記
乗算器から出力される映像信号を加算する加算器と、基
準値設定回路と、前記加算器出力と前記基準値設定回路
による基準値を比較する誤差検出回路と、検出された誤
差を前記乗算器及び前記加算器に帰還をかける帰還回路
から構成され、誤差を補正された映像信号をソースドラ
イバに供給する液晶駆動回路であり、前記基準値を補正
動作開始前に、一旦所定の値よりも小さく設定し、補正
動作開始と同時に所定の値にもどすようになすことを特
徴とする液晶駆動回路。1. A multiplier for controlling the amplitude of a video signal supplied to a source driver horizontally divided into a plurality of channels, a video center voltage, a white level setting voltage, and a video signal output from the multiplier. A reference value setting circuit, an error detection circuit for comparing the output of the adder with a reference value by the reference value setting circuit, and a feedback of the detected error to the multiplier and the adder. A liquid crystal drive circuit that is configured by a feedback circuit and supplies a video signal whose error has been corrected to a source driver.The reference value is once set to be smaller than a predetermined value before the correction operation is started, and at the same time when the correction operation is started. A liquid crystal drive circuit characterized in that the liquid crystal drive circuit is returned to a predetermined value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16038195A JP3219970B2 (en) | 1995-06-27 | 1995-06-27 | LCD drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16038195A JP3219970B2 (en) | 1995-06-27 | 1995-06-27 | LCD drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0916127A true JPH0916127A (en) | 1997-01-17 |
| JP3219970B2 JP3219970B2 (en) | 2001-10-15 |
Family
ID=15713741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16038195A Expired - Fee Related JP3219970B2 (en) | 1995-06-27 | 1995-06-27 | LCD drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3219970B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6829392B2 (en) | 2000-08-28 | 2004-12-07 | Seiko Epson Corporation | System and method for providing an image deghosting circuit in an electroptic display device |
| JP2007164142A (en) * | 2005-11-21 | 2007-06-28 | Seiko Epson Corp | Electro-optical apparatus, method for driving electro-optical apparatus, method for monitoring voltage, and electronic device |
| JP2010085975A (en) * | 2008-09-03 | 2010-04-15 | Seiko Epson Corp | Integrated circuit device and electronic equipment |
-
1995
- 1995-06-27 JP JP16038195A patent/JP3219970B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6829392B2 (en) | 2000-08-28 | 2004-12-07 | Seiko Epson Corporation | System and method for providing an image deghosting circuit in an electroptic display device |
| JP2007164142A (en) * | 2005-11-21 | 2007-06-28 | Seiko Epson Corp | Electro-optical apparatus, method for driving electro-optical apparatus, method for monitoring voltage, and electronic device |
| JP2010085975A (en) * | 2008-09-03 | 2010-04-15 | Seiko Epson Corp | Integrated circuit device and electronic equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3219970B2 (en) | 2001-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4769639A (en) | Liquid crystal drive circuit for driving a liquid crystal display element having scanning and signal electrodes arranged in matrix form | |
| US5103218A (en) | Source electrode driving circuit for matrix type liquid crystal display apparatus | |
| US5089812A (en) | Liquid-crystal display | |
| US4789899A (en) | Liquid crystal matrix display device | |
| JPH0916127A (en) | Liquid crystal driving circuit | |
| US6483496B2 (en) | Drive circuit for display apparatus | |
| KR100251151B1 (en) | Non-linear quality revision apparatus and the revision method for display device | |
| GB2102644A (en) | Circuit arrangement for producing analogue television signals with amplitude adjustment | |
| JP2598327B2 (en) | Video signal processing device | |
| US5900855A (en) | Method for preventing a direct current shock to a liquid crystal display module | |
| US4998170A (en) | Direct current restorer | |
| JP2572656B2 (en) | D / A conversion circuit | |
| JPH10150619A (en) | Display driving circuit | |
| EP0421428B1 (en) | Sampled video signal generating device for improving deviation based on difference of circuit characteristics among channels | |
| US20100020000A1 (en) | Image output device, projector, and control method of image output device | |
| JP4342805B2 (en) | Sparkle reduction method and apparatus by limiting reaction and preceding slew rate | |
| JPH0749670A (en) | Liquid crystal driving circuit | |
| JP2875677B2 (en) | Temperature instrumentation system | |
| JP3179978B2 (en) | Output signal voltage control circuit | |
| JPH03227186A (en) | Video signal processing unit for solid-state image pickup element scanner | |
| JPH04301680A (en) | Output correction circuit for liquid crystal display | |
| JP2942006B2 (en) | Adjustment method of color image signal | |
| JP2003216112A (en) | Liquid crystal driving circuit | |
| JP4982915B2 (en) | Digital signal processing integrated circuit and display device | |
| JPS614374A (en) | Gamma correcting circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20070810 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100810 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |