JPH09153546A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体装置の製造技術に係り、特に、接合リ
ーク、配線間ショート等、半導体装置の信頼性に影響を
及ぼす現象を低減するＳＡＣ構造やＢＬＣ構造を有する
半導体装置及びその製造方法を提供する。 【解決手段】 下地基板１０と、下地基板１０上に形成
された第１の絶縁膜１６と、第１の絶縁膜１６上に形成
された第２の絶縁膜１８よりなり、下地基板１０に達す
る開口部２２が形成された層間絶縁膜２０と、開口部２
２の内壁及び底部に形成された導電性膜２４とを設け、
第１の絶縁膜１６に形成された開口部２２の開口幅を第
２の絶縁膜１８に形成された開口部の開口幅よりも広く
し、開口部２２内壁に形成された導電性膜２４と開口部
２２底部に形成された導電性膜２４とが境界で連続する
ように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置におけ
る配線技術に係り、特に、高集積化に好適な構造の配線
構造を有する半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】ＬＳＩの大規模化に伴い、素子の微細化
が追求されている。より微細な寸法のゲート、配線、コ
ンタクトホールを有する半導体集積回路を実現するため
に、従来より、フォトリソグラフィーにおける露光波長
を短波長化して解像力を向上することが行われている。

【０００３】このようにして最小解像寸法を縮小する一
方で、リソグラフィー工程間の位置合わせマージンを小
さくするデバイス構造が種々検討されており、形成する
パターンの寸法を縮小せずにデバイスの寸法を小さくす
ることが試みられている。このようなデバイス構造とし
ては、例えば、セルフアラインコンタクト（Self-Align
Contact：以下、ＳＡＣと呼ぶ）或いはボーダレスコン
タクト（Borderless Contact：以下、ＢＬＣと呼ぶ）等
がある。

【０００４】従来のＳＡＣ構造について、ＳＡＣ構造を
用いない場合と比較して説明する。図３０（ａ）に示す
ように、半導体基板１０上に２本のゲート電極４０が形
成されており、その上層に層間絶縁膜２０が形成されて
いる場合において、２本のゲート電極４０との間を通し
て半導体基板１０までコンタクトホール２２を開口する
場合、コンタクトホール２２を開口する際の位置合わせ
精度を考慮して、予めゲート電極４０を配置する必要が
ある。

【０００５】即ち、コンタクトホール２２に導電膜を埋
め込んだ際に導電膜とゲート電極４０とが短絡しないよ
うに、コンタクトホール２２とゲート電極４０との間隔
ａは少なくとも位置合わせ精度以上は確保しなければな
らない（図３０（ｂ））。従って、ゲート電極４０の間
隔がコンタクトホール２２に影響され、これ以上の微細
化が困難となる。

【０００６】これに対し、ＳＡＣ構造の場合には、図３
０（ｃ）に示すように、ゲート電極４０は、層間絶縁膜
２０とエッチング選択性のある絶縁膜３８で覆われてい
る。このため、層間絶縁膜２０をエッチングするときに
は絶縁膜３８はエッチングされず、コンタクトホール２
２に導電膜を埋め込んだ場合にも導電膜とゲート電極４
０とが短絡することはない。

【０００７】従って、コンタクトホール２２を形成する
リソグラフィー工程において位置ずれが生じた場合に
も、半導体基板１０の開口部はゲート電極４０と絶縁膜
３８によってのみ決定されるので、図３０（ｄ）に示す
ように、ゲート電極４０とコンタクトホール２２とを、
位置合わせを考慮せずに配置することができる。これに
より、素子の微細化が可能となる。

【０００８】なお、ＳＡＣ構造は、例えば、特開昭６１
−２９２３２３号公報、特開平４−１０６９２９号公
報、'94 Symp. VLSI Tech., Tech. Dig., pp.99-100に
開示されている。次に、従来のＢＬＣ構造について、Ｂ
ＬＣ構造を用いない場合と比較して説明する。

【０００９】図３１（ａ）に示すように、半導体基板１
０上に素子分離膜１２が形成されており、その上層に層
間絶縁膜２０が形成されている場合において、素子分離
膜１２近傍にコンタクトホール２２を開口する場合、位
置ずれが生じた場合にも素子分離膜１２上にコンタクト
ホール２２が位置しないように、コンタクトホール２２
と素子分離膜１２とを離間しなければならない。

【００１０】すなわち、素子分離膜上にコンタクトホー
ル２２が位置すると、コンタクトホール２２を開口する
際のエッチングにおいて素子分離膜１２がエッチングさ
れてしまい、コンタクトホール２２に導電膜を埋め込ん
だ際に、導電性膜２４と半導体基板１０との間で接合シ
ョートが発生するからである（図３１（ｂ））。これに
対し、ＢＬＣ構造の場合には、図３１（ｃ）に示すよう
に、エッチング選択性の異なる絶縁膜１６、１８により
層間絶縁膜２０が形成されている。このとき、素子分離
膜１２と接する絶縁膜１６のエッチング選択性が、素子
分離膜１２に対して十分得られる材料を選択すれば、コ
ンタクトホール２２を半導体基板１０表面まで開口する
際にも素子分離膜１２はエッチングされないので、コン
タクトホール２２に埋め込む導電膜と半導体基板１０と
の間における接合ショートを防止することができる。

【００１１】従って、ＢＬＣ構造にすれば、素子分離膜
１２とコンタクトホール２２とが重なる場合にも接合シ
ョートを防止できるので、素子分離膜１２とコンタクト
ホール２２との位置合わせ余裕を考慮する必要がなく、
例えば、図３１（ｄ）に示すようにコンタクトホール２
２を配置することができる。これにより、素子の微細化
が可能となる。

【００１２】

【発明が解決しようとする課題】しかしながら、上記従
来のＢＬＣ構造を用いた半導体装置には次のような問題
があった。すなわち、絶縁膜１６をエッチングする際に
は、素子分離膜１２との選択比をとるためにウェットエ
ッチングを用いることが望ましいが、絶縁膜１６を除去
するウェットエッチングは等方性のエッチングであるた
め、絶縁膜１８下の絶縁膜１６までエッチングされ、空
孔３０が形成される（図３２（ａ））。このように形成
された空孔３０は従来のスパッタ法によっては被覆でき
ないため、導電性膜２４を堆積した後も残存する（図３
２（ｂ））。このため、次工程のコンタクト形成プロセ
スでＷ埋め込み法を使用してプラグ２６を形成した場
合、ソースガスであるＷＦ₆が空孔部分より侵入してワ
ームホールと呼ばれる基板浸食が生じ、ソース／ドレイ
ン拡散層１４部で接合破壊が発生することがあった（図
３２（ｃ））。

【００１３】また、上記Ｗプラグの代わりにＣＶＤ法に
より堆積したＡｌ（アルミニウム）を配線材料として用
いた場合には、空孔３０内においてＡｌと半導体基板と
が直接接触することになるため、後工程の熱処理によっ
てＡｌと半導体基板とが反応し、ソース／ドレイン拡散
層１４に接合破壊をもたらすことがあった（図３３
（ａ））。

【００１４】また、配線材料としてＣｕを用いた場合に
も同様であった。特に、Ｃｕの場合には半導体基板中に
拡散すると深い準位を形成するため、トランジスタの特
性を著しく劣化させることがあった。また、Ｃｕはシリ
コン酸化膜中を拡散しやすいため、Ｃｕがゲート酸化膜
３４に達すると、ゲート電極４０−半導体基板１０間の
リーク電流を増加することもあった（図３３（ｂ））。

【００１５】また、図３４に示すように、半導体基板２
００上の層間絶縁膜２０２に埋め込まれたコンタクトプ
ラグ２０８に接続された配線２１０を有する半導体装置
において、配線２１０に接続するビアホールを開口する
際にＢＬＣ構造を適用した場合、ビアホールの開口の際
の位置ずれ等によって絶縁膜２２０が層間絶縁膜２０８
直上のエッチングストッパ膜２１６上までエッチングさ
れると、エッチングストッパ膜２１６のエッチングの際
に形成される空孔２２４内にコンタクトプラグ２０８が
露出し、コンタクトプラグ２３０とコンタクトプラグ２
０８とが短絡することがあった。

【００１６】また、異方性の反応性イオンエッチングを
用いることにより空孔１２４を形成せずにエッチングス
トッパ膜１１２を除去すると、下地膜に対して選択性を
確保することが困難であった。すなわち、図３５（ａ）
に示す構造において、配線溝１１８内のエッチングスト
ッパ膜１１２を、層間絶縁膜１０４に対して十分な選択
比が確保できる条件でエッチングすると、コンタクトプ
ラグ１１０に対しては十分な選択比を確保することがで
きず、コンタクトプラグ１１０がエッチングされること
があった（図３５（ｂ））。

【００１７】これとは逆に、エッチングストッパ膜１１
２を、コンタクトプラグ１１０に対して十分な選択比が
確保できる条件でエッチングすると、層間絶縁膜１０４
に対して十分な選択比を確保することができず、層間絶
縁膜１０４がエッチングされることがあった（図３５
（ｃ）） このように、エッチングストッパ膜１１２のエッチング
では、コンタクトプラグ１１０と層間絶縁膜１０４とに
対して同時にエッチング選択性を確保することは難し
く、コンタクト特性が劣化するなど半導体装置の信頼性
に影響を与えることがあった。

【００１８】また、層間絶縁膜１１４に埋め込んで形成
された配線１２２上にコンタクトプラグ１４４を形成す
る際にＢＬＣ構造を適用すると、エッチングストッパ膜
１３０が後退して形成された空孔１３８内には導電性膜
１４０形成後にも配線１２２が露出しているため、プラ
グ１４２を埋め込む際にプラグ１４２の原料ガスと配線
１２２とが反応し、高抵抗反応物１４６を形成すること
があった。このため、コンタクトプラグ１４４と配線１
２２との間のコンタクト特性を劣化することがあった
（図３６）。

【００１９】また、本願発明者等が詳細な検討をする過
程において、従来知られていなかった新たな問題が判明
した。すなわち、例えば図３７（ａ）に示すように、ゲ
ート電極４０とコンタクトホール２２との位置が重なっ
ており、コンタクトホール２２内に段差があるＳＡＣ構
造の場合に、ＳｉＮ膜よりなる絶縁膜１６と絶縁膜１８
よりなる層間絶縁膜２０にコンタクトホール２２を開口
すると、絶縁膜１８のエッチング時に段差の肩部でＳｉ
Ｎ膜が減耗し易いことが判った。この結果、従来の方法
により減耗したＳｉＮ膜を除去すると、図３７（ａ）中
に点線で示したように、ＳｉＮ膜直下の絶縁膜３８まで
エッチングされ、ゲート電極４０が露出することがあっ
た。

【００２０】また、上記のようなＳｉＮ膜の減耗を抑え
るために、燐酸やフッ素ラジカルを用いたエッチングに
よりＳｉＮ膜と酸化膜との選択比を高くすると、図３７
（ｂ）に示すように絶縁膜１６の横方向のエッチングが
進行し、空孔３０が形成される。この後、導電性膜２４
を堆積すると、導電性膜２４は空孔３０内には堆積され
ないので、次工程のコンタクト形成プロセスでＷ埋め込
み法を使用した場合、ソースガスであるＷＦ₆が空孔３
０部分より侵入してワームホールが生じ、ソース／ドレ
イン拡散層１４部で接合破壊が生じることがあった。

【００２１】また、ソース／ドレイン拡散層１４上にサ
リサイドが形成されている場合においても、素子分離膜
１２のエッジ部分ではシリサイド層４４によって半導体
基板１０が十分に覆われていないため、エッジ部分から
ワームホールが発生して接合破壊が生じることがあった
（図３８）。本発明の目的は、接合リーク、配線間ショ
ート等、半導体装置の信頼性に影響を及ぼす現象を低減
しうるＳＡＣ構造やＢＬＣ構造を有する半導体装置及び
その製造方法を提供することにある。

【００２２】

【課題を解決するための手段】上記目的は、下地基板
と、前記下地基板上に形成された第１の絶縁膜と、前記
第１の絶縁膜上に形成された第２の絶縁膜よりなり、前
記下地基板に達する開口部が形成された層間絶縁膜と、
前記開口部の内壁及び底部に形成された導電性膜とを有
し、前記第１の絶縁膜に形成された前記開口部の開口幅
は、前記第２の絶縁膜に形成された前記開口部の開口幅
よりも広く、前記開口部内壁に形成された前記導電性膜
と、前記開口部の底部に形成された前記導電性膜とが境
界で連続していることを特徴とする半導体装置によって
達成される。このように半導体装置を構成することによ
り開口部内には下地基板が露出しないので、開口部内に
導電性材料を埋め込む際に、導電性材料のソースガスに
よる下地基板の浸食や、導電性材料と下地基板との反応
を防止することができる。これにより、半導体装置の信
頼性を向上することができる。

【００２３】また、上記の半導体装置において、前記導
電性膜は、前記第２の絶縁膜下の、前記第１の絶縁膜に
形成された前記開口部内に埋め込まれていることが望ま
しい。このように半導体装置を構成することによっても
下地基板を開口部内と隔離することができる。また、上
記目的は、下地基板と、前記下地基板上に形成され、深
さによって開口幅が異なる開口部が形成された層間絶縁
膜と、前記開口部の内壁及び底部に形成された導電性膜
とを有し、前記開口部の底部の開口幅が、前記開口部に
おける最小の開口幅とほぼ等しく、前記開口部の底部の
前記下地基板は前記導電性膜により覆われていることを
特徴とする半導体装置によっても達成される。このよう
にして半導体装置を構成することにより、下地基板を導
電成膜によって完全に開口部内から隔離することができ
る。

【００２４】また、上記の半導体装置において、前記層
間絶縁膜は、前記下地基板上に形成された第１の絶縁膜
と、前記第１の絶縁膜上に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成された第３の絶縁膜よりな
り、前記第２の絶縁膜に形成された前記開口部の開口幅
は、前記第３の絶縁膜に形成された前記開口部の開口幅
よりも広く、前記第１の絶縁膜に形成された前記開口部
の開口幅は、前記第３の絶縁膜に形成された前記開口部
の開口幅とほぼ等しいことが望ましい。

【００２５】また、上記の半導体装置において、前記下
地基板は、少なくとも一層の配線層を更に有することが
望ましい。本発明による半導体装置は、複数の配線層を
有する多層配線構造において、いずれの配線層において
も適用することができる。また、上記目的は、下地基板
上に第１の絶縁膜を堆積する第１の絶縁膜堆積工程と、
前記第１の絶縁膜上に、第１の絶縁膜とエッチング特性
の異なる第２の絶縁膜を堆積する第２の絶縁膜堆積工程
と、前記第２の絶縁膜を異方性エッチングすることによ
り、前記第１の絶縁膜に達する開口部を形成する第１の
開口部形成工程と、前記開口部内の前記第１の絶縁膜
を、横方向にもエッチングが進行する方法により除去す
ることにより、前記開口部を前記下地基板上まで開口す
ると同時に、前記第２の絶縁膜下の前記第１の絶縁膜を
エッチングして空隙を形成する第２の開口部形成工程
と、前記開口部内に前記下地基板が露出しないように、
少なくとも前記空隙の開口部を塞ぐ導電性膜を前記開口
部内に堆積する導電性膜堆積工程とを有することを特徴
とする半導体装置の製造方法によっても達成される。こ
のようにして半導体装置を製造することにより、導電成
膜によって開口部内と下地基板とを完全に隔離すること
ができる。これにより、後工程で開口部内に導電性材料
を埋め込む際に、導電性材料のソースガスによって下地
基板が浸食されたり、下地基板と導電性材料とが反応す
ることはない。これにより、半導体装置の信頼性を向上
することができる。

【００２６】また、上記の半導体装置の製造方法におい
て、前記導電性膜堆積工程では、前記導電性膜をコリメ
ートスパッタ法により堆積することが望ましい。コリメ
ートスパッタ法により導電性膜を堆積することにより、
空隙の開口部を容易に塞ぐことができる。また、上記の
半導体装置の製造方法において、前記導電性膜堆積工程
では、前記開口部の底部における前記導電性膜の膜厚
が、前記第１の絶縁膜よりも厚くなるように前記導電性
膜を堆積することが望ましい。こうすることにより、空
隙の開口部を容易に塞ぐことができる。

【００２７】また、上記の半導体装置の製造方法におい
て、前記導電性膜堆積工程では、前記導電性膜をＣＶＤ
法により堆積することが望ましい。ＣＶＤ法により導電
性膜を堆積することにより、導電性膜を空隙の中に容易
に埋め込むことができる。また、上記の半導体装置の製
造方法において、前記導電性膜堆積工程では、前記開口
部の底部における前記導電性膜の膜厚が、前記第１の絶
縁膜の膜厚の１／２以上となるように前記導電性膜を堆
積することが望ましい。こうすることにより、空隙の開
口部を容易に埋め込むことができる。

【００２８】また、上記目的は、下地基板上に第１の絶
縁膜を堆積する第１の絶縁膜堆積工程と、前記第１の絶
縁膜上に、前記第１の絶縁膜とエッチング特性の異なる
第２の絶縁膜を堆積する第２の絶縁膜堆積工程と、前記
第２の絶縁膜上に、前記第２の絶縁膜とエッチング特性
の異なる第３の絶縁膜を堆積する第３の絶縁膜堆積工程
と、前記第３の絶縁膜を異方性エッチングすることによ
り、前記第２の絶縁膜に達する開口部を形成する第１の
開口部形成工程と、前記開口部内の前記第２の絶縁膜
を、横方向にもエッチングが進行する方法により除去す
ることにより、前記開口部を前記第１の絶縁膜上まで開
口する第２の開口部形成工程と、前記開口部内の前記第
１の絶縁膜を異方性エッチングすることにより、前記開
口部を前記下地基板上まで開口する第３の開口部形成工
程と、少なくとも前記開口部内に露出した前記下地基板
を覆うように導電性膜を堆積する導電性膜堆積工程とを
有することを特徴とする半導体装置の製造方法によって
も達成される。このようにして半導体装置を製造するこ
とにより、導電成膜によって開口部内と下地基板とを完
全に隔離することができる。これにより、ＳＡＣ構造を
用いるために第２の絶縁膜を等方性エッチングする必要
がある場合にも、導電性材料を埋め込む際のソースガス
による基板浸食を防止することができる。また、導電性
材料と下地基板との反応を防止することができる。

【００２９】また、上記の半導体装置の製造方法におい
て、前記第３の開口部形成工程では、前記第１の絶縁膜
をエッチングする際のオーバーエッチング量を約５０％
以下に設定することが望ましい。このようにして半導体
装置を製造することにより、下地基板に与えるダメージ
を抑えて開口部を形成することができる。また、上記の
半導体装置の製造方法において、前記下地基板は、少な
くとも一層の配線層を更に有することが望ましい。本発
明による半導体装置の製造方法は、複数の配線層を有す
る多層配線構造において、いずれの配線層においても適
用することができる。

【００３０】また、上記目的は、下地基板上に第１の絶
縁膜を堆積する第１の絶縁膜堆積工程と、前記第１の絶
縁膜上に、前記第１の絶縁膜より厚く、前記第１の絶縁
膜とエッチング特性の異なる第２の絶縁膜を堆積する第
２の絶縁膜堆積工程と、前記第２の絶縁膜上に、前記第
２の絶縁膜より厚く、前記第２の絶縁膜とエッチング特
性の異なる第３の絶縁膜を堆積する第３の絶縁膜堆積工
程と、前記第３の絶縁膜を、前記第２の絶縁膜をストッ
パとしてエッチングし、前記第２の絶縁膜に達する開口
部を形成する第１の開口部形成工程と、前記開口部内の
前記第２の絶縁膜を、前記第１の絶縁膜をストッパとし
てエッチングし、前記開口部を前記第１の絶縁膜上まで
開口する第２の開口部形成工程と、前記開口部内の前記
第１の絶縁膜をエッチングし、前記開口部を前記下地基
板上まで開口する第３の開口部形成工程とを有すること
を特徴とする半導体装置の製造方法によっても達成され
る。このようにして半導体装置を製造することにより、
下地基板に与える影響を低減しつつ開口部を形成するこ
とができる。

【００３１】

【発明の実施の形態】

［第１実施形態］本発明の第１実施形態による半導体装
置及びその製造方法について図１乃至図５を用いて説明
する。図１は本実施形態による半導体装置の構造を示す
概略断面図、図２及び図３は本実施形態による半導体装
置の製造方法を示す工程断面図、図４はコリメートスパ
ッタ法の原理を説明する図、図５は本実施形態による半
導体装置の製造方法における効果を説明する図である。

【００３２】本実施形態による半導体装置の構造を図１
を用いて説明する。半導体基板１０には、素子領域を画
定する素子分離膜１２が形成されており、素子領域には
拡散層１４が形成されている。半導体基板１０上には、
エッチングストッパ膜１６と絶縁膜１８よりなる層間絶
縁膜２０が形成されており、層間絶縁膜２０には半導体
基板に達するコンタクトホール２２が開口されている。
コンタクトホール２２内壁及び層間絶縁膜２０上にはバ
リアメタルとして機能する導電性膜２４が形成されてお
り、導電性膜２４が形成されたコンタクトホール２２内
にはプラグ２６が埋め込まれている。層間絶縁膜２０上
には、プラグ２６に接続された配線層２８が形成されて
いる。

【００３３】ここで、本実施形態による半導体装置の特
徴は、コンタクトホール２２近傍のエッチングストッパ
膜１６は横方向にエッチングされて空孔３０が形成され
ているが、コンタクトホール２２内に形成された導電性
膜２４は空孔３０部分で途切れておらず、コンタクトホ
ール内部を完全に囲うように形成されていることにあ
る。

【００３４】次に、本実施形態による半導体装置の製造
方法を図２乃至図５を用いて説明する。まず、素子分離
膜１２により画定された素子領域に拡散層１４が形成さ
れた半導体基板１０上に、エッチングストッパ膜１６と
なる絶縁膜を堆積する（図２（ａ））。エッチングスト
ッパ膜としては、例えばＳｉＮ膜を用いることができ
る。例えば、プラズマＣＶＤ法により、基板温度を４０
０℃、パワーを３００Ｗ、ＳｉＨ₄流量を１００ｃｃ、
ＮＨ₃流量を５０ｃｃとして堆積する。

【００３５】次いで、エッチングストッパ膜１６上に絶
縁膜１８を堆積して層間絶縁膜２０を形成する（図２
（ｂ））。絶縁膜１８としては、例えばＳｉＯ₂膜を用
いることができる。例えば、プラズマＣＶＤ法により、
基板温度を４００℃、パワーを３００Ｗ、ＳｉＨ₄流量
を５０ｃｃ、Ｎ₂Ｏ流量を５００ｃｃとして堆積する。
続いて、通常のリソグラフィーと異方性エッチングによ
り、絶縁膜１８を貫通してエッチングストッパ膜１６に
達するコンタクトホール２２を開口する（図２
（ｃ））。このとき、エッチング条件をＳｉＯ₂膜より
なる絶縁膜１８に対してＳｉＮ膜よりなるエッチングス
トッパ膜１６のエッチング速度が十分に小さくなるよう
に設定することにより、コンタクトホール２２のエッチ
ングが半導体基板１０に達することはない。

【００３６】この後、コンタクトホール２２内のエッチ
ングストッパ膜１６を等方性エッチングにより除去する
（図２（ｄ））。これにより、コンタクトホール２２の
底部が半導体基板１０に達すると同時に、コンタクトホ
ール２２近傍の絶縁膜１８下のエッチングストッパ膜１
６がエッチングされて空孔３０が形成される。ここで、
等方性エッチングは、例えば、温度１００℃、濃度９０
％の燐酸水溶液を用いたウェットエッチングにより行
う。この等方性エッチングは、エッチングストッパ膜１
６のみを除去し、半導体基板１０、絶縁膜１８、素子分
離膜１２にはなんらの影響を与えることはない。

【００３７】次いで、空孔３０の開口部を覆うように導
電性膜２４を形成する（図３（ａ））。導電性膜２４を
堆積する際には、通常のスパッタ法よりも、コンタクト
ホール２２底部に導電性膜２４が厚く堆積できるコリメ
ートスパッタ法を用いることが望ましい。例えば、パワ
ーを１０ｋＷ、コリメータのアスペクト比を２、圧力を
２ｍＴｏｒｒとして、ＴｉＮ膜を堆積することにより導
電性膜２４を形成する。

【００３８】なお、コリメートスパッタ法は、図４
（ａ）に示すように、ターゲット５０と基板５２との間
にコリメータ５４を設けることにより、基板５２に対し
て垂直成分をもつスパッタ粒子のみを基板５２上に堆積
するものである。通常のスパッタ法では、スパッタ粒子
には様々な方向成分をもった粒子が含まれているため、
アスペクト比の大きなコンタクトホール２２内に成膜し
ようとすると、図４（ｂ）に示すように、開口部付近ほ
ど堆積速度が速くなり、コンタクトホール底部に堆積す
ることが困難となる。

【００３９】ところが、コリメータ５４を設けることに
より、スパッタ粒子の多くが垂直成分をもつようになる
ため、コンタクトホール底部に容易に成膜することがで
きる（図４（ｃ））。なお、導電性膜２４は後工程の埋
め込みの際、ＷＦ₆ガスに対してバリア層となるもので
あり、半導体基板１０とコンタクトホール２２とを空間
的に隔離し、且つ電気的に導通する効果を持つものであ
る。

【００４０】導電性膜２４は、空孔３０の少なくとも開
口部を覆う程度に形成する必要があるため、形成する導
電性膜２４の膜厚は、少なくとも空孔３０の開口部と同
程度の高さが必要である。即ち、開口部の高さが１００
ｎｍであった場合には、形成する導電性膜２４の膜厚も
１００ｎｍ以上必要となる。続いて、ブランケットＷ−
ＣＶＤとエッチバックの技術を用い、コンタクトホール
２２内にＷを埋め込んでプラグ２６を形成する（図３
（ｂ））。例えば、基板温度を４００℃、圧力を８０Ｔ
ｏｒｒ、ＷＦ₆流量を２０ｃｃ、Ｈ₂流量を２０００ｃｃ
としてＷ膜を成膜し、Ｃｌ₂流量を１００ｃｃ、パワー
を２００Ｗ、圧力を６ｍＴｏｒｒとしてエッチバックを
行う。

【００４１】ここで、Ｗ膜の成膜には、半導体基板１０
を構成するＳｉときわめてよく反応するＷＦ₆ガスを用
いるが、半導体基板１０は、導電性膜２４によってコン
タクトホール２２より隔離されている。ＴｉＮ膜よりな
る導電性膜２４は、ＷＦ₆の浸食に対するバリア性に優
れているので、ＷＦ₆分子３６は空孔３０内の半導体基
板１０にまで到達せず、浸食によるソース／ドレイン領
域の接合破壊を防止することができる（図５）。

【００４２】この後、配線層２８を形成してパターニン
グを行うことにより、接合破壊を起こすことなく、半導
体装置を形成することができる（図３（ｃ））。このよ
うに、本実施形態によれば、エッチングストッパ膜の等
方性エッチングによって生じた空孔を、導電性膜の堆積
により空間的に隔離するので、ＷＦ₆ガスを用いたＷ膜
の成膜時にもＷＦ₆ガスと半導体基板とが直接接触する
ことがなく、ＷＦ₆ガスの浸食に起因する接合破壊を防
止することができる。これにより、半導体装置の信頼性
を高めることができる。

【００４３】なお、本発明は上記実施形態に限らず種々
の変形が可能である。例えば、上記実施形態ではＷＦ₆
ガスを用いたＣＶＤ法によりＷプラグを形成する場合に
ついて示したが、ＡｌやＣｕ等、他の金属材料でプラグ
２６を形成する場合にも本発明を適用することができ
る。すなわち、上記実施形態による半導体装置ではエッ
チングストッパ膜１６を等方的にエッチングするために
生ずる空孔３０を導電性膜２４によってコンタクトホー
ル２２内と空間的に隔離している。従って、プラグ２６
の材料としてＡｌやＣｕを用いた場合には、導電性膜２
４は、空孔３０内のシリコン基板とプラグ材料とが直接
接触することを防止するバリア膜として機能するので、
シリコン基板とプラグ材料との反応による接合破壊を防
止することができる。

【００４４】Ａｌをプラグ材料に用いる場合には、ブラ
ンケットＡｌ−ＣＶＤ技術や選択アルミＣＶＤ技術を適
用することができる。また、Ｃｕをプラグ材料に用いる
場合には、ＣＶＤ法によりＣｕを堆積し、又はスパッタ
法によりＣｕを堆積した後にリフローしてコンタクトホ
ール２２内にＣｕを埋め込み、その後ＣＭＰ法を用いて
ポリッシュバックすることによりプラグ２６を形成する
ことができる。

【００４５】また、上記実施形態ではエッチングストッ
パ膜１６としてＳｉＮ膜を、絶縁膜１８としてＳｉＯ₂
膜を用いたが、エッチング条件の設定によりこれらの膜
をそれぞれ単独でエッチングできるのであれば、これら
の組み合わせはいかなる絶縁膜であってもよい。また、
導電性膜２４としてコリメートスパッタ法によるＴｉＮ
膜を用いたが、ＴｉＮ膜／Ｔｉ膜よりなる積層膜を用い
てもよい。このような積層膜を用いれば、半導体基板１
０と導電性膜２４との間のコンタクト抵抗を低減するこ
とが可能となる。

【００４６】Ｔｉ膜は、ＣＶＤ法やスパッタ法により堆
積することができる。Ｔｉ膜をスパッタ法により堆積す
る場合、必ずしもコリメートスパッタ法を用いる必要は
ない。Ｔｉ膜の上層に堆積するＴｉＮ膜によって空孔３
０を完全に塞ぐことができれば、通常のスパッタ法によ
ってＴｉ膜を堆積してもよい。また、ＴｉＮ膜を用いる
代わりにＷＦ₆ガスに対して浸食耐性のある他の導電性
膜を適用することもできる。例えば、コリメートスパッ
タ法により堆積したＷ膜等を用いることができる。

【００４７】また、導電性膜２４としてＣｕやＡｌに対
して拡散バリアとしての効果をもつ材料、例えば、ＷＮ
膜、Ｔａ膜、ＴａＮ膜、ＴｉＳｉＮ膜、ＷＳｉＮ膜等を
用いることもできる。また、ＳｉＮ膜のエッチングに燐
酸水溶液を用いたが、他のエッチング方法を用いてもよ
い。

【００４８】また、プラグ２６に用いるＷを埋め込む際
にブランケットＷ−ＣＶＤとエッチバック技術を用いた
が、選択タングステンＣＶＤ法によりコンタクトホール
２２内にＷを埋め込んでもよい。また、上述のプロセス
条件はその一例を示したものであり、これらの数値を適
当な値に変更したとしても、本発明の効果にはなんら影
響を及ぼすものではない。 ［第２実施形態］本発明の第２実施形態による半導体装
置及びその製造方法について図６及び図７を用いて説明
する。第１実施形態による半導体装置及びその製造方法
と同一の構成要素には同一の符号を付して説明を省略又
は簡略にする。

【００４９】図６は本実施形態による半導体装置の構造
を示す工程断面図、図７は本実施形態による半導体装置
の製造方法を示す工程断面図である。本実施形態による
半導体装置の構造を図６を用いて説明する。本実施形態
による半導体装置は、空孔３０が導電性膜２４により埋
め込まれていることに特徴がある。即ち、図１に示す第
１実施形態による半導体装置では、コリメートスパッタ
法を用いて導電性膜２４を堆積することによりコンタク
トホール２２内部と空孔３０とを空間的に隔離したが、
本実施形態による半導体装置では、空孔３０内部が導電
性膜２４により埋め込まれており、コンタクトホール２
２内部と半導体基板１０とが隔離されている。

【００５０】こうすることにより、プラグ形成の際の浸
食を防止している。次に、本実施形態による半導体装置
の製造方法について図７を用いて説明する。まず、図２
（ａ）乃至図２（ｄ）に示す第１実施形態による半導体
装置の製造方法と同様にして、層間絶縁膜２０にコンタ
クトホール２２を開口する。

【００５１】次いで、導電性膜２４をＣＶＤ法により堆
積する。導電性膜としては、例えばＴｉＮ膜を用いるこ
とができる。例えば、ＣＶＤ法により、基板温度を５０
０℃、ＴｉＣｌ₄流量を１０ｃｃ、ＮＨ₃流量を５００ｃ
ｃ、圧力を１００ｍＴｏｒｒとして堆積する。なお、Ｔ
ｉのソースガスとしては、ＴＤＭＡＴ（tetrakis dimet
hylamino titanium）、ＴＤＥＡＴ（tetrakis diethyla
mino titanium）、ＴｉＩ₄等を用いてもよい。ＴＤＭＡ
Ｔを用いる場合には、例えば、基板温度を４００℃、Ｔ
ＤＭＡＴ流量を２ｃｃ、ＮＨ₃流量を１０ｃｃ、圧力を
１００ｍＴｏｒｒとして堆積することができる。ＴＤＥ
ＡＴを用いる場合には、例えば、基板温度を４００℃、
ＴＤＥＡＴ流量を３０ｃｃ、ＮＨ₃とＡｒとの混合ガス
の流量を１０ｓｌｍ、圧力を１０Ｔｏｒｒとして堆積す
ることができる。

【００５２】ＣＶＤ法は、スパッタ法に比べてカバレッ
ジがよいため、成膜条件を最適化することにより空孔３
０の内部を容易に埋め込むことができる。従って、ＷＦ
₆ガスに対するバリア効果が高く、半導体基板１０とコ
ンタクトホール２２とを空間的に隔離し、且つ電気的に
導通する効果もスパッタ法の場合よりも高くすることが
できる。

【００５３】なお、ＣＶＤ法によるＴｉＮ膜を用いて導
電性膜２４を形成する場合、本発明の効果を十分に発揮
するためには、少なくとも空孔３０の開口部を塞ぐ程度
の膜厚を堆積する必要がある。この膜厚は、ＣＶＤ膜の
カバレッジ能力に依存するため、一義的に定めることは
できないが、例えば開口部の高さが１００ｎｍであり、
ＴｉＮ膜の成膜を上記の条件で行った場合には、約１０
０ｎｍ以上の膜厚が必要である。

【００５４】ステップカバレッジに優れた導電性膜２４
を堆積する場合には、エッチングストッパ膜１６の膜厚
の約１／２以上の膜厚の導電性膜２４を堆積することに
より空孔３０を完全に埋め込むことができる。この後、
第１実施形態による半導体装置の製造方法と同様にして
プラグ２６を形成し（図７（ｂ））、更に配線層２８を
形成する（図７（ｃ））。

【００５５】このように、本実施形態によれば、エッチ
ングストッパ膜の等方性エッチングによって生じた空孔
を導電性膜により埋め込むので、ＷＦ₆ガスを用いたＷ
膜の成膜時にもＷＦ₆ガスと半導体基板とが直接接触す
ることがなく、ＷＦ₆ガスの浸食に起因する接合破壊を
防止することができる。これにより、半導体装置の信頼
性を高めることができる。

【００５６】なお、本発明は上記実施形態に限らず種々
の変形が可能である。例えば、導電性膜２４としてＣＶ
Ｄ法によるＴｉＮ膜を用いたが、ＷＦ₆ガスに対して浸
食耐性のある導電性膜であれば適用することができる。
例えば、不純物をドープした多結晶シリコン膜やアモル
ファスシリコン膜等であってもＷＦ₆の浸食が半導体基
板１０に達しなければよい。

【００５７】また、第１実施形態と同様、本実施形態に
よる半導体装置の構造は、ＡｌプラグやＣｕプラグを形
成する半導体装置の製造方法にも適用することができ
る。また、上述のプロセス条件はその一例を示したもの
であり、これらの数値を適当な値に変更したとしても、
本発明の効果にはなんら影響を及ぼすものではない。 ［第３実施形態］本発明の第３実施形態による半導体装
置及びその製造方法について図８乃至図１２を用いて説
明する。

【００５８】図８はＢＬＣ構造を適用した埋め込み配線
を説明する図、図９はＣｕを用いた埋め込み配線におけ
る課題を説明する図、図１０は本実施形態による半導体
装置の構造を示す平面図及び断面図、図１１及び図１２
は本実施形態による半導体装置の製造方法を示す工程断
面図である。第１及び第２実施形態では、半導体基板上
にコンタクトホールを開口する場合に本発明を適用した
が、本発明によるＢＬＣ構造は様々な下地構造に対して
適用することができる。

【００５９】すなわち、本発明は開口部内に導電性材料
を埋め込むプロセスにおける共通の課題を解決するもの
であり、半導体基板上に開口したコンタクトホール内に
プラグを形成する場合のみならず、その他のコンタクト
ホール、例えばビアホールにプラグを充填するプロセ
ス、又は埋め込み配線を形成するプロセス等においても
効果を発揮する。

【００６０】本実施形態では、ＢＬＣ構造を埋め込み配
線に適用した場合について図８及び図９を用いて説明す
る。始めに、埋め込み配線及びＢＬＣ構造を用いた埋め
込み配線について説明する。ＬＳＩの高速化の要請に伴
い、配線材料の低抵抗化が要求されている。これを実現
するため、配線材料としてはＣｕ（銅）等の新規な低抵
抗材料が検討されている。

【００６１】しかし、Ｃｕは蒸気圧の高い反応物を生成
しないためＲＩＥ（反応性イオンエッチング：Reactive
Ion Etching）法のような反応を利用するパターニング
方法を用いることが困難であり、微細配線の形成が難し
い。このため、Ｃｕを用いた配線を形成する際には、予
め絶縁膜に配線用の溝を形成し、スパッタ法などによっ
て溝内にＣｕを埋め込み、絶縁膜上のＣｕをＣＭＰ法な
どによってエッチバック（ポリッシュバック）すること
によって絶縁膜に埋め込まれた配線を形成することが有
用である。

【００６２】このような埋め込み配線を形成する場合に
も、上記ＢＬＣ構造を適用することができる。埋め込み
配線にＢＬＣ構造を適用した場合について図８を用いて
説明する。図８（ａ）、（ｂ）に示すように、半導体基
板１００上に形成された層間絶縁膜１０４にコンタクト
プラグ１１０が埋め込まれているときに、上層に層間絶
縁膜１１６に埋め込まれた配線１２２を形成する場合、
層間絶縁膜１１６に配線１２２を埋め込む配線溝１１８
を形成するエッチングを行う際には層間絶縁膜１０４が
エッチングされないようにしなければならない。層間絶
縁膜１０４にまでエッチングが及ぶと、配線溝１１８に
埋め込む配線１２２の形状に多大な影響を与えるからで
ある（図８（ｃ））。このように配線１２２の形状が変
化すると、配線抵抗のばらつきが大きくなったり、配線
１２２と下層の配線（図示せず）との間の層間耐圧が減
少するなど半導体装置の信頼性に影響を与えることにな
る。

【００６３】そこで、このような場合にＢＬＣ構造を適
用すれば、層間絶縁膜１０４が過剰にエッチングされる
ことを防止することができる。すなわち、層間絶縁膜１
０４と層間絶縁膜１１６との間に、これら絶縁膜とエッ
チング選択性の異なるエッチングストッパ膜１１２を形
成することによって、層間絶縁膜１１６のエッチングが
エッチングストッパ膜１１２で制御性よく停止すること
ができる（図８（ｄ））。

【００６４】こうすることにより、配線１２２を埋め込
む配線溝１１８をエッチングする際にはエッチングの影
響が層間絶縁膜１０４にまで及ぶことはなく、配線１２
２の形状は層間絶縁膜１１６の厚さによってのみ決定さ
れ、安定して配線を形成することができる。しかしなが
ら、埋め込み配線用の材料としてＣｕを用いる場合、上
記ＢＬＣ構造をそのまま適用することは好ましくない。
以下、その理由について説明する。

【００６５】Ｃｕを用いた埋め込み配線を形成する場合
にも、通常のＢＬＣ構造の場合と同様にエッチングスト
ッパ膜１１２をエッチングする際には層間絶縁膜１０４
及び絶縁膜１１４とのエッチング選択性を確保するため
ウェットエッチングを用いることが好ましい。しかし、
ウェットエッチングは等方性のエッチングであるため、
絶縁膜１１４下のエッチングストッパ膜１１２までエッ
チングされ、絶縁膜１１４下には空孔１２４が形成され
ることになる（図９（ａ））。このように形成された空
孔１２４は従来のスパッタ法によっては被覆できないた
め、導電性膜１２０を堆積した後も残存する（図９
（ｂ））。

【００６６】このため、次工程の配線形成プロセスでＣ
ｕの埋め込みを行った場合、空孔１２４内にＣｕが埋め
込まれ、この部分からＣｕが絶縁膜１１４中に拡散し、
配線間リークや絶縁膜の誘電率が上昇することがある
（図９（ｃ））。このように、Ｃｕを用いた埋め込み配
線では、従来のＢＬＣ構造をそのまま適用することは好
ましくない。

【００６７】次に、本実施形態による半導体装置の構造
を図１０を用いて説明する。図１０（ａ）は本実施形態
による半導体装置の構造を示す平面図であり、図１０
（ｂ）は本実施形態による半導体装置の構造を示す断面
図である。半導体基板１００上には、所定の領域にコン
タクトホール１０２が開口された層間絶縁膜１０４が形
成されている。コンタクトホール１０２内には、導電性
膜１０６及びプラグ１０８よりなるコンタクトプラグ１
１０が形成されている。

【００６８】コンタクトプラグ１１０が層間絶縁膜１０
４表面に露出した下地基板上には、エッチングストッパ
膜１１２及び絶縁膜１１４よりなる層間絶縁膜１１６が
形成されている。層間絶縁膜１１６には、配線を埋め込
むための配線溝１１８が形成されており、溝の底部には
コンタクトプラグ１１０が露出している。配線溝１１８
内壁及び層間絶縁膜１０４上にはバリアメタルとなる導
電性膜１２０が形成されており、導電性膜１２０が形成
された配線溝１１８内には配線１２２が埋め込まれてい
る。

【００６９】ここで、本実施形態による半導体装置は、
配線溝１１８近傍のエッチングストッパ膜１１２が横方
向にエッチングされて空孔１２４が形成されているが、
配線溝１１８内に形成された導電性膜１２０は空孔１２
４部分で途切れておらず、配線溝１１８内部を完全に囲
うように形成されていることに特徴がある。次に、本実
施形態による半導体装置の製造方法について図１１及び
図１２を用いて説明する。

【００７０】まず、半導体基板１００上に、コンタクト
プラグ１１０が埋め込まれた層間絶縁膜１０４を形成す
る。コンタクトプラグ１１０は、半導体基板１００に形
成されたトランジスタの電極等（図示せず）に接続され
ている。層間絶縁膜１０４は、例えばシリコン酸化膜に
より形成する。ここで、コンタクトプラグ１１０は如何
なる構造であってもよい。

【００７１】また、半導体基板１００と層間絶縁膜１０
４との間には１又は２以上の配線層が形成されていても
よい。すなわち、配線１２２は、２層目の金属配線であ
ってもよく、更に上層の金属配線であってもよい。本明
細書では、このような下地構造を一括して下地基板と呼
ぶこととする。すなわち、本明細書にいう下地基板に
は、半導体基板自体のみならず、トランジスタなどの素
子が形成された半導体基板や、さらにこの上層に１層又
は２層以上の配線層が形成された構造をも含むものとす
る。

【００７２】次いで、このような下地基板上に、エッチ
ングストッパ膜１１２となる絶縁膜を堆積する。エッチ
ングストッパ膜１１２としては、例えばＳｉＮ膜を用い
ることができる。例えば、プラズマＣＶＤ法により、基
板温度を４００℃、パワーを３００Ｗ、ＳｉＨ₄流量を
１００ｃｃ、ＮＨ₃流量を５０ｃｃとして堆積する。続
いて、エッチングストッパ膜１１２上に絶縁膜１１４を
堆積し、エッチングストッパ膜１１２及び絶縁膜１１４
よりなる層間絶縁膜１１６を形成する（図１１
（ａ））。絶縁膜１１４としては、例えばＳｉＯ₂膜を
用いることができる。例えば、プラズマＣＶＤ法によ
り、基板温度を４００℃、パワーを３００Ｗ、ＳｉＨ₄
流量を５０ｃｃ、Ｎ₂Ｏ流量を５００ｃｃとして堆積す
る。

【００７３】この後、通常のリソグラフィー技術及び異
方性エッチング技術を用い、絶縁膜１１４を貫通してエ
ッチングストッパ膜１１２に達する配線溝１１８を開口
する（図１１（ｂ））。このとき、エッチング条件をＳ
ｉＯ₂よりなる絶縁膜１１４に対してＳｉＮ膜よりなる
エッチングストッパ膜１１２のエッチング速度が十分に
小さくなるように設定することにより、配線溝１１８の
エッチングが層間絶縁膜１０４やコンタクトプラグ１１
０に達することはない。

【００７４】次いで、配線溝１１８内のエッチングスト
ッパ膜１１２を等方性エッチングにより除去する（図１
１（ｃ））。これにより、配線溝１１８の底部が層間絶
縁膜１０４又はコンタクトプラグ１１０に達すると同時
に、配線溝１１８近傍の絶縁膜１１４下のエッチングス
トッパ膜１１２がエッチングされて空孔１２４が形成さ
れる。ここで、等方性エッチングは、例えば、温度１０
０℃、濃度９０％の燐酸水溶液を用いたウェットエッチ
ングにより行う。

【００７５】続いて、空孔１２４の開口部を覆うように
導電性膜１２０を形成する（図１２（ａ））。ここで、
導電性膜１１８は後工程の配線材料埋め込みの際、配線
材料が空孔１２４内に入り込まないようにするバリア層
となるものであり、層間絶縁膜１０４、１１６と配線溝
１１８とを空間的に隔離する効果をもつものである。導
電性膜１２０は、空孔１２４の少なくとも開口部を覆う
程度に形成する必要があるため、形成する導電性膜１２
０の膜厚は、少なくとも空孔１２４の開口部と同程度の
高さが必要である。従って、導電性膜１２０の堆積には
コリメートスパッタ法を用いることが望ましい（第１実
施形態参照）。

【００７６】この後、スパッタ法によりＣｕ膜を堆積し
てリフローを行い、配線溝１１８内にＣｕを埋め込む。
例えば、圧力１．５ｍＴｏｒｒ、パワー５ｋＷ、Ａｒ流
量２５ｓｃｃｍとしてＣｕのスパッタを行い、温度３５
０℃、Ａｒ流量１０００ｓｃｃｍ、圧力８０Ｔｏｒｒと
してＣｕのリフローを行う。次いで、層間絶縁膜１１６
上のＣｕ及び導電性膜１２０をＣＭＰ法により除去し、
配線溝１１８内にのみＣｕ及び導電性膜１２０を残存さ
せる。例えば、アルミナ系研磨剤を用い、回転数１００
ｒｐｍ、研磨圧力６ｐｓｉとしてＣＭＰを行う。こうし
て、配線溝１１８に埋め込まれた配線１２２を形成する
（図１２（ｂ））。

【００７７】なお、Ｃｕの埋め込みにはＣＶＤ法を用い
てもよい。例えば、Ｃｕ（ＰＭＰＳ）（ＨＦＡＣ）を
０．０８ｇ／ｍｉｎの流量で、Ｈ₂をキャリアガスとし
て３００ｃｃの流量で導入し、温度を２００℃、圧力を
２００ｍＴｏｒｒとして堆積する。ここで、配線１２２
にはシリコン酸化膜中を拡散しやすいＣｕを用いている
が、シリコン酸化膜よりなる層間絶縁膜１０４、絶縁膜
１１４は導電性膜１２０によって配線１２２と隔離され
ている。ＴｉＮ膜よりなる導電性膜１２０はＣｕの拡散
バリアとして優れた効果を持つものであり、これにより
Ｃｕが層間絶縁膜１０４、１１６中に拡散することはな
く、配線間リークや層間絶縁膜の誘電率の上昇等を防止
することができる。

【００７８】このように、本実施形態によれば、エッチ
ングストッパ膜１１２の等方性エッチングによって生じ
た空孔１２４を、導電性膜１２０の堆積により空間的に
隔離するので、配線溝１１８にＣｕを埋め込んだ際にＣ
ｕと層間絶縁膜１０４、１１６とが直接接触することは
なく、Ｃｕの拡散による配線間リークや層間絶縁膜の誘
電率の上昇等を防止することができる。

【００７９】なお、本発明は上記実施形態に限らず種々
の変形が可能である。例えば、上記実施形態では埋め込
み配線を形成する場合について説明したが、多層配線の
層間接続に用いるビアホールの充填に適用してもよい。
この場合、配線溝１１８をビアホールに置き換えること
で容易に達成することができる。また、上記実施形態で
はコリメートスパッタ法により導電性膜１２０を形成す
る例を示したが、第２実施形態のようにＣＶＤ法を用い
て導電性膜１２０を堆積してもよい。この場合、空孔１
２４は導電性膜１２０により完全に埋め込むことができ
る。

【００８０】また、導電性膜１２０としてＣｕに対して
拡散バリアとしての効果をもつ材料、例えば、ＷＮ膜、
Ｔａ膜、ＴａＮ膜、ＴｉＳｉＮ膜、ＷＳｉＮ膜等を用い
れば、ＣｕやＡｌが導電性膜１２０中を拡散して空孔１
２４内に達するのをより効果的に防止することができ
る。また、エッチングストッパ膜１１２を等方性エッチ
ングする方法として、燐酸水溶液によるウェットエッチ
ングを使用する例を示したが、配線溝１１８底部に露出
するプラグ１１０がＡｌやＣｕの場合は、ドライエッチ
ングによる等方性エッチングを使用すれば、プラグ１１
０になんら影響を与えることなく、エッチングストッパ
膜１１２のエッチングを行うことができる。ここで、等
方性のドライエッチングは、例えば、ＳＦ₆流量を１２
０ｃｃ、Ｏ₂流量を３０ｃｃ、パワーを２００Ｗ、圧力
を２００ｍＴｏｒｒ、温度を２０℃として行う。

【００８１】また、上述のプロセス条件はその一例を示
したものであり、これらの数値を適当な値に変更したと
しても、本発明の効果にはなんら影響を及ぼすものでは
ない。 ［第４実施形態］本発明の第４実施形態による半導体装
置及びその製造方法について図１３乃至図１７を用いて
説明する。第１実施形態による半導体装置及びその製造
方法と同一の構成要素には同一の符号を付して説明を省
略又は簡略にする。

【００８２】図１３は本実施形態による半導体装置の構
造を示す概略断面図、図１４乃至図１７は本実施形態に
よる半導体装置の製造方法を示す工程断面図である。本
実施形態による半導体装置は、エッチングストッパ膜１
６の下に更に絶縁膜３２が形成されており、層間絶縁膜
２０に形成されたコンタクトホール２２の内径が深さ方
向に変化していることに特徴がある。

【００８３】即ち、コンタクトホール２２近傍のエッチ
ングストッパ膜１６は横方向にエッチングされて内径が
大きくなっているが、絶縁膜３２における内径は絶縁膜
１８における内径とほぼ等しく、エッチングストッパ膜
１６の内径より狭くなっている。コンタクトホール２２
内に形成された導電性膜２４はエッチングストッパ膜１
６の部分で途切れているが、絶縁膜３２に形成された開
口部はコンタクトホール２２底部に形成された導電性膜
２４により完全に覆われており、コンタクトホール２２
内に半導体基板１０は露出していない。

【００８４】このようにして半導体装置を構成すること
により、プラグ２６を形成する際の原料ガスによる半導
体基板１０の浸食を防止することができる。次に、本実
施形態による半導体装置の製造方法について説明する。
半導体基板１０の主表面に、膜厚約２５０ｎｍの素子分
離膜１２を形成する。次いで、所望の領域に、ウェル、
チャネルストップ層、閾値制御不純物層（図示せず）を
形成する。

【００８５】続いて、熱酸化により膜厚約６ｎｍのゲー
ト酸化膜３４を形成し、その上層にＣＶＤ法により膜厚
約２００ｎｍのアモルファスシリコン膜を堆積する。こ
の後、Ｎチャネルトランジスタを形成する領域のアモル
ファスシリコン膜にＰ（燐）イオンを、Ｐチャネルトラ
ンジスタを形成する領域のアモルファスシリコン膜にＢ
Ｆ₂（弗化ボロン）イオンを、それぞれ注入する。

【００８６】次いで、アモルファスシリコン膜上に、膜
厚約８０ｎｍのシリコン酸化膜をＣＶＤ法により堆積す
る。続いて、フォトリソグラフィー及びＲＩＥ（Reacti
ve Ion Etching：反応性イオンエッチング）法により、
アモルファスシリコン膜とシリコン酸化膜３８とからな
る積層膜をパターニングしてゲート電極４０を形成する
（図１４（ａ））。

【００８７】この後、ゲート電極をマスクとして半導体
基板１０中に不純物を注入し、ＬＤＤ（Lightly Doped
Drain）を形成する。ＣＶＤ法により膜厚約１００ｎｍ
のシリコン酸化膜を堆積した後、エッチバックしてゲー
ト電極側壁部にサイドウォール４２を形成する。次い
で、ゲート電極及びサイドウォール４２をマスクとして
半導体基板１０中に不純物を注入し、ソース／ドレイン
拡散層１４を形成する。

【００８８】この後、８００℃の熱処理を行い、注入し
た不純物を活性化する（図１４（ｂ））。次いで、膜厚
約８ｎｍのＣｏ（コバルト）膜と、膜厚約１５ｎｍのＴ
ｉＮ膜とをスパッタ法により連続して堆積した後、５５
０℃のＲＴＡ（Rapid Thermal Annealing：短時間アニ
ール）を行い、ソース／ドレイン拡散層上に選択的にＣ
ｏＳｉ₂膜４４を形成する。

【００８９】続いて、アンモニア過水でＴｉＮ膜を、硫
酸過水で未反応のＣｏ膜を除去する（図１４（ｃ））。
このようにしてソース／ドレイン拡散層１４上にＣｏＳ
ｉ₂膜４４が選択的に形成されたＭＯＳトランジスタを
半導体基板１０上に形成した後、膜厚約１０ｎｍのシリ
コン酸化膜よりなる絶縁膜３２と、膜厚約５０ｎｍのＳ
ｉＮ膜よりなるエッチングストッパ膜１６と、膜厚約２
５０ｎｍのシリコン酸化膜よりなる絶縁膜１８とをＰＥ
−ＣＶＤ法により堆積する。次いで、絶縁膜１８上にＳ
ＯＧ膜４６を回転塗布し、表面が平坦化された層間絶縁
膜２０を形成する。

【００９０】続いて、リソグラフィーにより、形成する
コンタクトホールのパターンを有するレジスト膜４８を
ＳＯＧ膜４６上に形成する（図１５（ａ））。次に、レ
ジスト膜をマスクとして用い、Ｃ₄Ｆ₈とＡｒとの混合ガ
スプラズマによるエッチングを行い、ＳＯＧ膜４６及び
絶縁膜１８を加工する。この際、エッチングストッパ膜
１６としてＳｉＮ膜を用いるが、ゲート電極の肩部のＳ
ｉＮ膜は全膜厚の約半分程度が減耗する（図１５
（ｂ））。

【００９１】レジスト膜４８を除去した後、１５０℃の
燐酸水溶液中に浸漬し、ＳｉＮ膜よりなるエッチングス
トッパ膜１６を除去する。燐酸を用いたエッチングで
は、ＳｉＮ膜と、シリコン酸化膜との選択比が５０程度
確保できるので、下地の絶縁膜３２の減耗はほとんどみ
られない。また、燐酸によるエッチングは等方的である
ので、ＳｉＮ膜は横方向にもエッチングされる。これに
より、絶縁膜１８はオーバーハング形状となり、空孔３
０が形成される（図１６（ａ））。

【００９２】続いて、ＣＦ₄、ＣＨＦ₃、Ａｒの混合ガス
プラズマによりシリコン酸化膜よりなる絶縁膜３２を異
方性エッチングする。エッチングの際には、上層の絶縁
膜１８がマスクとなるので、オーバーハングしている絶
縁膜１８の開口部直下の絶縁膜３２のみが除去されるこ
とになる（図１６（ｂ））。このとき、オーバーエッチ
ングを５０％程度以下に設定することにより、ゲート電
極を囲うサイドウォール４２の減耗は十分小さく抑えら
れるので、後に形成するプラグ２６とのショートが防止
できる。また、コンタクトホール２２内に素子分離膜１
２と素子領域との境界が存在する場合にも素子分離膜１
２の減耗も抑制できるので、接合ショートを防止するこ
とができる。

【００９３】この後、スパッタ法により、膜厚約７０ｎ
ｍのＴｉＮ膜よりなる導電性膜２４を堆積する。このと
き、コンタクトホール２２の底部にはＴｉＮ膜が堆積さ
れるが、空孔３０内には堆積されない。しかしながら、
空孔３０内には絶縁膜３２が残留しているので、導電性
膜２４を堆積した後のコンタクトホール２２内には半導
体基板１０は露出していない。従って、導電性膜２４を
堆積する際に多少のオーバーハングが生じても半導体基
板１０を覆うように導電性膜２４を堆積できるので、通
常のスパッタ法を用いることができる（図１７
（ａ））。

【００９４】次いで、ＣＶＤ法により膜厚約６００ｎｍ
のＷ膜を堆積する。上述の通り、コンタクトホール内は
半導体基板１０が露出していないので、Ｗ膜堆積の際に
ＷＦ ₆ガスが半導体基板１０と接触することはなく、半
導体基板１０の浸食を防止することができる。これによ
り、接合破壊をも防止できる。続いて、Ｗ膜をエッチバ
ックしてコンタクトホール内にのみ残留させることによ
りプラグ２６を形成する。

【００９５】この後、上層に配線層２８を形成し、必要
に応じて更に上層に配線層（図示せず）を形成する（図
１７（ｂ））。このように、本実施形態によれば、エッ
チングストッパ膜１６の下に絶縁膜３２を設けることに
より、絶縁膜１８がオーバーハング形状となった場合に
も、コンタクトホール２２底部の半導体基板１０を導電
性膜２４により完全に覆うことができるので、プラグ２
６形成の際の半導体基板の浸食を防止することができ
る。

【００９６】これにより、エッチングストッパ膜１６を
除去する際には選択比の高いエッチング方法を用いるこ
とができるので、コンタクトホール２２内部にゲート電
極４０の肩が掛かるようなＳＡＣ構造であっても、ゲー
ト電極４０上のサイドウォール４２、絶縁膜３８がエッ
チングされてゲート電極４０が露出することを防止する
ことができる。

【００９７】なお、本発明は上記実施形態に限らず種々
の変形が可能である。例えば、上記実施形態では、エッ
チングストッパ膜１６直下の絶縁膜３２としてＳｉＯ₂
膜を用いたが、ＳｉＯＮ膜であってもよい。また、Ｓｉ
Ｎ膜の除去には燐酸水溶液を用いたウェットエッチング
を用いたが、ＣＦ₄とＯ₂との混合ガスプラズマのダウン
フローを用い、弗素ラジカルを作用させることによって
もよい。この場合、約１０程度の選択比を得ることがで
きので、上述の製造方法に用いることが可能である。更
に塩素を添加すれば、シリコン酸化膜とＳｉＮ膜との選
択比はほぼ無限大に向上することもできる。

【００９８】また、ＳｉＮ膜の除去には、ＳＦ₆ガスプ
ラズマを用いてもよい。この場合には、選択比は５程度
と若干低くなるが、絶縁膜３２の膜厚を２０ｎｍ程度に
することにより上記製造方法を適用することができる。
なお、ＳＦ₆ガスプラズマを用いたエッチングでは、横
方向よりも縦方向のエッチングレートの方が早くなる。

【００９９】絶縁膜３２の膜厚は、ＳｉＮ膜のエッチン
グ条件によって適宜設定することが望ましい。また、上
記実施形態ではソース／ドレイン拡散層１４上にＣｏＳ
ｉ₂膜４４を自己整合的に形成したが、ＣｏＳｉ₂膜４４
を形成しない半導体装置においても同様に適用すること
ができる。

【０１００】また、上述のプロセス条件はその一例を示
したものであり、これらの数値を適当な値に変更したと
しても、本発明の効果にはなんら影響を及ぼすものでは
ない。 ［第５実施形態］本発明の第５実施形態による半導体装
置及びその製造方法について図１８乃至図２０を用いて
説明する。

【０１０１】図１８は本実施形態による半導体装置の構
造を示す概略断面図、図１９及び図２０は本実施形態に
よる半導体装置の製造方法を示す工程断面図である。本
実施形態では、第４実施形態による半導体装置及びその
製造方法を埋め込み配線を有する半導体装置に適用した
場合について説明する。始めに、本実施形態による半導
体装置の構造について図１８を用いて説明する。図１８
（ａ）は本実施形態による半導体装置の構造を示す平面
図、図１８（ｂ）は本実施形態による半導体装置の構造
を示す概略断面図である。

【０１０２】埋め込み配線は、第３実施形態に示した配
線構造の他に、半導体基板に直接コンタクトする局所的
な配線に用いることがある。例えば、図１８（ａ）に示
すように、素子領域６０上をゲート電極６２、６４が並
行に配された構造において、素子領域６０とゲート電極
６２とを接続する配線６６に埋め込み配線を用いること
ができる。

【０１０３】このような半導体装置において配線を埋め
込む配線溝６８を形成する際にＢＬＣ構造を適用した場
合、図３７（ｂ）に示す従来の半導体装置と同様に、空
孔３０部分において接合破壊が生じることになる（図３
９）。そこで、本実施形態による半導体装置では、エッ
チングストッパ膜１６の下に更に絶縁膜３２を形成し、
層間絶縁膜２０に形成された配線溝６８の開口幅を深さ
方向に変化している（図１８（ｂ））。

【０１０４】即ち、配線溝６８近傍のエッチングストッ
パ膜１６は横方向にエッチングされて開口幅が大きくな
っているが、絶縁膜３２における内径は絶縁膜１８にお
ける内径とほぼ等しく、エッチングストッパ膜１６の内
径より狭くなっている。配線溝６８内に形成された導電
性膜２４はエッチングストッパ膜１６の部分で途切れて
いるが、絶縁膜３２に形成された開口部は配線溝６８底
部に形成された導電性膜２４により完全に覆われてお
り、配線溝６８内に半導体基板１０は露出していない。

【０１０５】このようにして半導体装置を構成すること
により、プラグ２６を形成する際の原料ガスによる半導
体基板１０の浸食や、配線材料と半導体基板１０との反
応による接合破壊を防止することができる。次に、本実
施形態による半導体装置の製造方法について図１９及び
図２０を用いて説明する。これら工程図は、図１８
（ａ）におけるＡ−Ａ′線断面を示したものである。

【０１０６】まず、半導体基板１０の主表面に、例えば
第４実施形態による半導体装置の製造方法と同様にして
ＭＯＳトランジスタを形成する。このとき、後工程で配
線６６と接続するゲート電極６２上の所定の領域のシリ
コン酸化膜３８は予め除去しておく（図１９（ａ））。
このようにしてＭＯＳトランジスタを半導体基板１０上
に形成した後、膜厚約１０ｎｍのシリコン酸化膜よりな
る絶縁膜３２と、膜厚約５０ｎｍのＳｉＮ膜よりなるエ
ッチングストッパ膜１６と、膜厚約２５０ｎｍのシリコ
ン酸化膜よりなる絶縁膜１８とをＰＥ−ＣＶＤ法により
堆積する。次いで、絶縁膜１８の表面をＣＭＰ法により
研磨し、表面が平坦化された層間絶縁膜２０を形成する
（図１９（ｂ））。

【０１０７】次いで、通常のリソグラフィー及びエッチ
ング技術により、絶縁膜１８を、形成する埋め込み配線
のパターンに加工する。絶縁膜１８のエッチングは、例
えばＣ₄Ｆ₈とＡｒとの混合ガスプラズマを用いて行う。
続いて、ＳｉＮ膜よりなるエッチングストッパ膜１６を
エッチングする。例えば、１５０℃の燐酸水溶液による
ウェットエッチングを用いる。燐酸を用いたエッチング
では、ＳｉＮ膜と、シリコン酸化膜との選択比が５０程
度確保できるので、下地の絶縁膜３２の減耗はほとんど
みられない。また、燐酸によるエッチングは等方的であ
るので、ＳｉＮ膜は横方向にもエッチングされる。これ
により、絶縁膜１８はオーバーハング形状となり、空孔
３０が形成される。

【０１０８】続いて、ＣＦ₄、ＣＨＦ₃、Ａｒの混合ガス
プラズマによりシリコン酸化膜よりなる絶縁膜３２を異
方性エッチングする。エッチングの際には、上層の絶縁
膜１８がマスクとなるので、オーバーハングしている絶
縁膜１８の開口部直下の絶縁膜３２のみが除去されるこ
とになる。こうして、ソース／ドレイン拡散層１４、ゲ
ート電極６２がその内部に露出した配線溝６８を形成す
る（図１９（ｃ））。

【０１０９】この後、スパッタ法により、膜厚約７０ｎ
ｍのＴｉＮ膜よりなる導電性膜２４を堆積する。このと
き、配線溝６８の底部にはＴｉＮ膜が堆積されるが、空
孔３０内には堆積されない。しかしながら、空孔３０内
には絶縁膜３２が残留しているので、導電性膜２４を堆
積した後の配線溝６８内には半導体基板１０は露出して
いない。従って、導電性膜２４を堆積する際に多少のオ
ーバーハングが生じても半導体基板１０を覆うように導
電性膜２４を堆積できるので、通常のスパッタ法を用い
ることができる（図２０（ａ））。

【０１１０】次いで、ＣＶＤ法によりＷ膜を堆積して、
配線溝６８内にＷを埋め込む。例えば、基板温度を４０
０℃、圧力を８０Ｔｏｒｒ、ＷＦ₆流量を２０ｃｃ、Ｈ₂
流量を２０００ｃｃとしてＷ膜を成膜する。ここで、Ｗ
膜の成膜には半導体基板１０を構成するＳｉときわめて
よく反応するＷＦ₆ガスを用いるが、半導体基板１０は
導電性膜２４によって配線溝６８より隔離されているの
で、ＷＦ₆分子が半導体基板１０と接触することはな
く、半導体基板１０の浸食を防止することができる。

【０１１１】続いて、層間絶縁膜２０上のＷ膜及び導電
性膜２４をＣＭＰ法により除去し、配線溝６８内にのみ
Ｗを残存させる。例えば、アルミナ系研磨剤を用い、回
転数５０ｒｐｍ、研磨圧力６ｐｓｉとしてＣＭＰを行
う。こうして、配線溝６８に埋め込まれ、ソース／ドレ
イン拡散層１４とゲート電極６２とを接続する配線６６
を形成する（図２０（ｂ））。

【０１１２】このように、本実施形態によれば、エッチ
ングストッパ膜１６の下に絶縁膜３２を設けることによ
り、絶縁膜１８がオーバーハング形状となった場合にも
配線溝６８底部の半導体基板１０が導電性膜２４により
完全に覆われるので、配線６６を形成する際に配線材料
と半導体基板１０とが反応することを防止できる。な
お、本発明は上記実施形態に限らず種々の変形が可能で
ある。

【０１１３】例えば、上記実施形態では埋め込み配線と
してＷを埋め込んだが、Ｃｕを埋め込んで配線６６を形
成してもよい。ただし、この場合、第１実施形態で示し
たようなコリメートスパッタ法や、第２実施形態に示し
たようなＣＶＤ法を用いて導電性膜２４を形成したほう
が、Ｃｕの拡散を抑えるうえでより効果的である。ま
た、埋め込み配線としてＡｌを用いてもよい。この場合
にも、Ａｌと半導体基板１０との反応を防止することが
できる。

【０１１４】また、上述のプロセス条件はその一例を示
したものであり、これらの数値を適当な値に変更したと
しても、本発明の効果にはなんら影響を及ぼすものでは
ない。 ［第６実施形態］本発明の第６実施形態による半導体装
置及びその製造方法について図２１乃至図２３を用いて
説明する。

【０１１５】図２１は本実施形態による半導体装置の構
造を示す概略断面図、図２２及び図２３は本実施形態に
よる半導体装置の製造方法を示す工程断面図である。図
３６に示すように、埋め込み配線１２２上にビアホール
を形成する場合に層間絶縁膜１３４下に空孔１３８が形
成されると、ビアホールにプラグを充填する際にプラグ
１４２の原料ガスと埋め込み配線１２２とが空孔１３８
内で反応して高抵抗反応物１４６が生成されるため、コ
ンタクト特性を劣化させることがあった。

【０１１６】本実施形態では、上記の課題を解決する半
導体装置及びその製造方法を提供する。本実施形態によ
る半導体装置は、埋め込み配線１２２上に形成する層間
絶縁膜１３４として、第４実施形態における層間絶縁膜
と同様の構造を採用していることに特徴がある。すなわ
ち、本実施形態による半導体装置では、ＢＬＣ構造のビ
アホールにおいて、エッチングストッパ膜１３０下に更
に絶縁膜１２８が設けられており、ビアホール内に埋め
込まれた配線１２２は、空孔１３８内にある絶縁膜１２
８によってコンタクトプラグ１４４と隔離されている。

【０１１７】次に、本実施形態による半導体装置の製造
方法を図２２及び図２３を用いて説明する。まず、例え
ば第３又は第５実施形態による半導体装置の製造方法と
同様にして、半導体基板１００上に、層間絶縁膜１１４
に埋め込まれた配線１２２を形成する（図２２
（ａ））。

【０１１８】次いで、このように配線１２２が埋め込ま
れた下地基板上に、膜厚約１０ｎｍのシリコン酸化膜よ
りなる絶縁膜１２８と、膜厚約５０ｎｍのＳｉＮ膜より
なるエッチングストッパ膜１３０と、膜厚約７００ｎｍ
のシリコン酸化膜よりなる絶縁膜１３２とをＰＥ−ＣＶ
Ｄ法により堆積し、絶縁膜１２８、エッチングストッパ
膜１３０、絶縁膜１３２よりなる層間絶縁膜１３４を形
成する。

【０１１９】続いて、層間絶縁膜１３４の表面をＣＭＰ
法により研磨し、その表面を平坦化する（図２２
（ｂ））。この後、通常のリソグラフィー及びエッチン
グにより、配線１２２上に形成されたビアホール１３６
を開口する。まず、Ｃ₄Ｆ₈とＡｒとの混合ガスプラズマ
によるエッチングを行い、絶縁膜１３２を加工する。

【０１２０】次いで、１５０℃の燐酸水溶液中に浸漬
し、ビアホール１３６内のエッチングストッパ膜１３０
を除去する。燐酸を用いたエッチングでは、ＳｉＮ膜
と、シリコン酸化膜との選択比が５０程度確保できるの
で、下地の絶縁膜１２８の減耗はほとんどみられない。
また、燐酸によるエッチングは等方的であるので、Ｓｉ
Ｎ膜は横方向にもエッチングされる。これにより、絶縁
膜１３２はオーバーハング形状となり、空孔１３８が形
成される。

【０１２１】続いて、ＣＦ₄、ＣＨＦ₃、Ａｒの混合ガス
プラズマによりシリコン酸化膜よりなる絶縁膜１２８を
異方性エッチングする。エッチングの際には、上層の絶
縁膜１２８がマスクとなるので、オーバーハングしてい
る絶縁膜１３２の開口部直下の絶縁膜１２８のみが除去
されることになる（図２２（ｃ））。この後、スパッタ
法により、膜厚約７０ｎｍのＴｉＮ膜よりなる導電性膜
１４０を堆積する。このとき、ビアホールの底部には導
電性膜１４０が堆積されるが、空孔１３８内には堆積さ
れない。しかしながら、空孔１３８内には絶縁膜１２８
が残留しているので、導電性膜１４０を堆積した後のビ
アホール１３６内には配線１２２は露出していない。従
って、導電性膜１４０を堆積する際に多少のオーバーハ
ングが生じても配線１２２を覆うように導電性膜１４０
を堆積できるので、通常のスパッタ法を用いることがで
きる（図２３（ａ））。

【０１２２】次いで、ＣＶＤ法により膜厚約６００ｎｍ
のＷ膜を堆積する。上述の通り、ビアホール１３６内は
配線１２２が露出していないので、Ｗ膜堆積の際にＷＦ
₆ガスが配線１２２と接触することはない。従って、Ｃ
ｕよりなる配線とＷＦ₆ガスとが反応して高抵抗反応物
を形成することはないので、配線１２２とＷ膜との間の
コンタクト特性を良好に保つことができる。

【０１２３】続いて、Ｗ膜をエッチバックしてビアホー
ル１３６内にのみ残留させることによりコンタクトプラ
グ１４４を形成する（図２３（ｂ））。このように、本
実施形態によれば、エッチングストッパ膜１３０の下に
絶縁膜１２８を設けることにより、絶縁膜１３２がオー
バーハング形状となった場合にも、ビアホール１３６内
の配線１２２が導電性膜１４０により完全に覆われるの
で、プラグ１４２を形成する際にプラグの原料ガスと配
線１２２とが反応することはない。これにより、コンタ
クトプラグ１４４と配線１２２との間のコンタクト信頼
性を向上することができる。

【０１２４】なお、本発明は上記実施形態に限らず種々
の変形が可能である。例えば、上記実施形態では埋め込
み配線１２２上にコンタクトプラグ１４４を形成する場
合について説明したが、コンタクトプラグ上に埋め込み
配線を形成する場合にも適用することができる。本発明
は、空孔１３８内に露出した導電性材料がＣＶＤの原料
ガスや上層の配線材料と反応することによるコンタクト
特性への悪影響を防止するものであるので、様々な材料
系において、様々な配線構造において適用することがで
きる。

【０１２５】また、上記実施形態ではエッチングストッ
パ膜１３０下に絶縁膜１２８を設けることにより課題を
解決したが、第１又は第２実施形態による半導体装置の
構造を適用し、導電性膜１４０によってビアホール１３
６と空孔１３８とを空間的に遮断し、又は導電性膜１４
０を空孔１３８内に完全に埋め込んでもよい。また、上
述のプロセス条件はその一例を示したものであり、これ
らの数値を適当な値に変更したとしても、本発明の効果
にはなんら影響を及ぼすものではない。 ［第７実施形態］本発明の第７実施形態による半導体装
置及びその製造方法について図２４乃至図２６を用いて
説明する。

【０１２６】図２４は本実施形態による半導体装置の構
造を示す概略断面図、図２５及び図２６は本実施形態に
よる半導体装置の製造方法を示す工程断面図である。図
３４に示すように、半導体基板２００上の層間絶縁膜２
０２に埋め込まれたコンタクトプラグ２０８に接続され
た配線２１０を有する半導体装置において、配線２１０
に接続するビアホールを開口する際にＢＬＣ構造を適用
すると、エッチングストッパ膜２１６のエッチングの際
に形成される空孔２２４内においてコンタクトプラグ２
３０とコンタクトプラグ２０８とが短絡することがあっ
た。

【０１２７】本実施形態では、上記のようなプラグ間シ
ョートを低減する半導体装置及びその製造方法を提供す
る。本実施形態による半導体装置は、エッチングストッ
パ膜２１６の下に更に絶縁膜２１４が設けられているこ
とに特徴がある。すなわち、コンタクトプラグ２３０を
埋め込む上層の層間絶縁膜２２０は、絶縁膜２１４、エ
ッチングストッパ膜２１６、絶縁膜２１８により構成さ
れており、ビアホール内に充填されたコンタクトプラグ
２３０は、空孔２２４内にある絶縁膜２１４によってコ
ンタクトプラグ２０８と絶縁されている。

【０１２８】次に、本実施形態による半導体装置の製造
方法を図２５及び図２６を用いて説明する。まず、例え
ば第３実施形態による半導体装置の製造方法と同様にし
て、半導体基板２００上にコンタクトプラグ２０８が埋
め込まれた層間絶縁膜２０２を形成する。

【０１２９】次いで、コンタクトプラグ２０８が埋め込
まれた層間絶縁膜２０２上に、例えばＡｌよりなる配線
２１０と、例えばＴｉＮよりなる導電性膜２１２とによ
り構成された配線層を形成する（図２５（ａ））。導電
性膜２１２は、配線２１０をパターニングする際のハレ
ーション防止膜として、及び／又はエレクトロマイグレ
ーションの防止膜として機能する。

【０１３０】続いて、このように配線２１０が形成され
た下地基板上に、膜厚約１０ｎｍのシリコン酸化膜より
なる絶縁膜２１４と、膜厚約５０ｎｍのＳｉＮ膜よりな
るエッチングストッパ膜２１６と、膜厚約７００ｎｍの
シリコン酸化膜よりなる絶縁膜２１８とをＰＥ−ＣＶＤ
法により堆積し、絶縁膜２１４、エッチングストッパ膜
２１６、絶縁膜２１８よりなる層間絶縁膜２２０を形成
する。

【０１３１】この後、層間絶縁膜２２０の表面をＣＭＰ
法により研磨し、その表面を平坦化する（図２５
（ｂ））。次いで、通常のリソグラフィー及びエッチン
グにより、配線２１０上に形成されたビアホール２２２
を開口する。まず、Ｃ₄Ｆ₈とＡｒとの混合ガスプラズマ
によるエッチングを行い、絶縁膜２１８を加工する。続
いて、１５０℃の燐酸水溶液中に浸漬し、ビアホール２
２２内のエッチングストッパ膜２１６を除去する。燐酸
を用いたエッチングでは、ＳｉＮ膜と、シリコン酸化膜
との選択比が５０程度確保できるので、下地の絶縁膜２
１４の減耗はほとんどみられない。また、燐酸によるエ
ッチングは等方的であるので、ＳｉＮ膜は横方向にもエ
ッチングされる。これにより、絶縁膜２１８はオーバー
ハング形状となり、空孔２２４が形成される。

【０１３２】この後、ＣＦ₄、ＣＨＦ₃、Ａｒの混合ガス
プラズマによりシリコン酸化膜よりなる絶縁膜２１４を
異方性エッチングする。エッチングの際には、上層の絶
縁膜２１８がマスクとなるので、オーバーハングしてい
る絶縁膜２１８の開口部直下の絶縁膜２１４のみが除去
されることになる（図２５（ｃ））。このとき、空孔２
２４がコンタクトプラグ２０８上に延在した場合であっ
ても空孔２２４内には絶縁膜２１４が形成されているの
で、ビアホール２２２内にコンタクトプラグ２０８が露
出することはない。

【０１３３】次いで、スパッタ法により、膜厚約７０ｎ
ｍのＴｉＮ膜よりなる導電性膜２２６を堆積する（図２
６（ａ））。続いて、ＣＶＤ法により膜厚約６００ｎｍ
のＷ膜を堆積する。上述の通り、ビアホール２２２内に
はコンタクトプラグ２０８が露出していないので、Ｗ膜
とコンタクトプラグ２０８とが短絡することはない。

【０１３４】この後、Ｗ膜をエッチバックしてビアホー
ル２２２内にのみ残留させることによりコンタクトプラ
グ２３０を形成する（図２６（ｂ））。このように、本
実施形態によれば、エッチングストッパ膜２１６の下に
絶縁膜２１４を設けることにより、絶縁膜２１８がオー
バーハング形状となった場合にも空孔２２４下にはコン
タクトプラグ２０８は露出しないので、従来の半導体装
置と比較してコンタクトプラグ２３０−コンタクトプラ
グ２０８間の短絡を低減することができる。

【０１３５】なお、本発明は上記実施形態に限らず種々
の変形が可能である。例えば、上記実施形態ではエッチ
ングストッパ膜２１６下に絶縁膜２１４を設けることに
より課題を解決したが、第１実施形態による半導体装置
の構造を適用し、導電性膜２２６によってビアホール２
２２と空孔２２４とを空間的に完全に遮断してもよい。

【０１３６】また、上述のプロセス条件はその一例を示
したものであり、これらの数値を適当な値に変更したと
しても、本発明の効果にはなんら影響を及ぼすものでは
ない。 ［第８実施形態］本発明の第８実施形態による半導体装
置及びその製造方法について図２７乃至図２９を用いて
説明する。

【０１３７】図２７は本実施形態による半導体装置の構
造を示す概略断面図、図２８及び図２９は本実施形態に
よる半導体装置の製造方法を示す工程断面図である。第
４乃至第７実施形態ではエッチングストッパ膜下に更に
絶縁膜を設けた構造を層間絶縁膜に適用したが、この構
造を層間絶縁膜上に埋め込み配線を形成する場合に適用
すれば、配線溝を形成するエッチングを容易にすること
も可能となる。

【０１３８】本実施形態では、第４実施形態による層間
絶縁膜の構造を、第３実施形態による半導体装置の構造
に適用した場合について説明する。本実施形態による半
導体装置は、図１０に示す第３実施形態による半導体装
置において、エッチングストッパ膜１１２下にシリコン
酸化膜よりなる絶縁膜１２６が更に形成されていること
に特徴がある。

【０１３９】このように絶縁膜１２６を設けることによ
り、配線１２２を埋め込む配線溝１１８を形成するエッ
チング工程を容易にすることができる。次に、本実施形
態による半導体装置の製造方法について説明する。ま
ず、例えば第３実施形態による半導体装置の製造方法と
同様にして、半導体基板１００上にコンタクトプラグ１
１０が埋め込まれた層間絶縁膜１０４を形成する（図２
８（ａ））。

【０１４０】次いで、このような下地基板上に、膜厚約
１０ｎｍのＳｉＯ₂膜よりなる絶縁膜１２６と、膜厚約
５０ｎｍのＳｉＮ膜よりなるエッチングストッパ膜１１
２を順次堆積する。続いて、エッチングストッパ膜１１
２上に膜厚約２５０ｎｍのＳｉＯ₂膜よりなる絶縁膜１
１４を堆積し、絶縁膜１２６、エッチングストッパ膜１
１２、絶縁膜１１４よりなる層間絶縁膜１１６を形成す
る（図２８（ｂ））。

【０１４１】この後、通常のリソグラフィー技術及び異
方性エッチング技術を用い、絶縁膜１１４を貫通してエ
ッチングストッパ膜１１２に達する配線溝１１８を開口
する。このとき、エッチング条件を、ＳｉＯ₂よりなる
絶縁膜１１４に対してＳｉＮ膜よりなるエッチングスト
ッパ膜１１２のエッチング速度が十分に小さくなるよう
に設定することにより、エッチングストッパ膜１１２が
ほとんどエッチングされることなく配線溝１１８をエッ
チングストッパ膜１１２上まで開口することができる。
絶縁膜１１４のエッチングは、例えばＣ₄Ｆ₈とＡｒとの
混合ガスプラズマによる反応性イオンエッチングを用
い、エッチングストッパ膜１１２に対して選択比が２０
以上確保できる条件で行うことが望ましい。

【０１４２】絶縁膜１１４のエッチングに引き続き、エ
ッチングストッパ膜１１２を絶縁膜１２６上までエッチ
ングする。このとき、エッチング条件を、ＳｉＮ膜より
なるエッチングストッパ膜１１２に対してＳｉＯ₂より
なる膜絶縁膜１２６のエッチング速度が十分に小さくな
るように設定することにより、絶縁膜１２６がほとんど
エッチングされることなく配線溝１１８を絶縁膜１２６
上まで開口することができる（図２８（ｃ））。エッチ
ングストッパ膜１１２のエッチングは、例えばＳＦ₆と
Ｏ₂とを用いた反応性イオンエッチングを用い、絶縁膜
１２６に対して選択比が３以上確保できる条件で行うこ
とが望ましい。

【０１４３】図３５に示す従来の構造では、このエッチ
ングによって下地の層間絶縁膜１０４やコンタクトプラ
グ１１０が露出したため、エッチングストッパ膜１１２
に対する両者のエッチング選択比のトレードオフによっ
てエッチング条件を設定していたが、本実施形態による
半導体装置の構造ではエッチングストッパ膜１１２に対
する絶縁膜１２６の選択比のみを考慮すればよく、配線
溝１１８を容易に開口することができる。

【０１４４】次いで、配線溝１１８内の絶縁膜１２６を
エッチングし、配線溝１１６内にコンタクトプラグ１１
０を露出する。このとき、配線溝１１８内には層間絶縁
膜１０４が露出しているため、絶縁膜１２６のエッチン
グと同時に層間絶縁膜１０４もエッチングされるが、絶
縁膜１２６の膜厚は約１０ｎｍと薄いのでオーバーエッ
チング量を考慮しても絶縁膜１２６のエッチングによる
層間絶縁膜１０４の膜減りは充分に少ない。従って、コ
ンタクト特性に影響を及ぼすほどの段差が配線溝１１８
内に生じることはない（図２９（ａ））。

【０１４５】なお、絶縁膜１２６のエッチングではコン
タクトプラグ１１０に対して十分な選択比を得ることが
できるので、コンタクトプラグ１１０がエッチングされ
ることもない。続いて、配線溝１１８の内壁及び底面
に、コンタクトプラグ１１０に接続された導電性膜１２
０を形成する。

【０１４６】この後、スパッタ法によりＣｕ膜を堆積し
てリフローを行い、配線溝１１８内にＣｕを埋め込む。
例えば、圧力１．５ｍＴｏｒｒ、パワー５ｋＷ、Ａｒ流
量２５ｓｃｃｍとしてＣｕのスパッタを行い、温度３５
０℃、Ａｒ流量１０００ｓｃｃｍ、圧力８０Ｔｏｒｒと
してＣｕのリフローを行う。次いで、層間絶縁膜１１６
上のＣｕをＣＭＰ法により除去し、配線溝１１８内にの
みＣｕを残存させる。例えば、アルミナ系研磨剤を用
い、回転数１００ｒｐｍ、研磨圧力６ｐｓｉとしてＣＭ
Ｐを行う。こうして、配線溝１１６に埋め込まれた配線
１２０を形成する（図２９（ｂ））。

【０１４７】このように、本実施形態によれば、コンタ
クトプラグ１１０が埋め込まれた層間絶縁膜１０４上に
層間絶縁膜１１６に埋め込まれた配線１２０を形成する
際に、エッチングストッパ膜１１０下に更に絶縁膜１２
４を有するＢＬＣ構造を用いるので、エッチングストッ
パ膜１１０のエッチングの際にコンタクトプラグや層間
絶縁膜１０４がエッチングされることはない。これによ
り、コンタクトプラグと配線１２０とのコンタクト特性
を向上することができ、同時に半導体装置の信頼性を向
上することができる。

【０１４８】なお、上述のプロセス条件はその一例を示
したものであり、これらの数値を適当な値に変更したと
しても、本発明の効果にはなんら影響を及ぼすものでは
ない。

【０１４９】

【発明の効果】以上の通り、本発明によれば、下地基板
と、下地基板上に形成された第１の絶縁膜と、第１の絶
縁膜上に形成された第２の絶縁膜よりなり、下地基板に
達する開口部が形成された層間絶縁膜と、開口部の内壁
及び底部に形成された導電性膜とを設け、第１の絶縁膜
に形成された開口部の開口幅を第２の絶縁膜に形成され
た開口部の開口幅よりも広くし、開口部内壁に形成され
た導電性膜と開口部の底部に形成された導電性膜とが境
界で連続するように半導体装置を構成するので、開口部
内に導電性材料を埋め込む際に、導電性材料のソースガ
スによる下地基板の浸食や、導電性材料と下地基板との
反応を防止することができる。これにより、半導体装置
の信頼性を向上することができる。

【０１５０】また、第２の絶縁膜下の第１の絶縁膜に形
成された開口部内に導電性膜を埋め込めば、下地基板を
開口部内から隔離することができる。また、下地基板
と、下地基板上に形成され、深さによって開口幅が異な
る開口部が形成された層間絶縁膜と、開口部の内壁及び
底部に形成された導電性膜とを設け、開口部の底部の開
口幅が、開口部における最小の開口幅とほぼ等しく、開
口部の底部の下地基板は導電性膜により覆われるように
半導体装置を構成するので、下地基板を導電成膜によっ
て完全に開口部内から隔離することができる。これによ
り、開口部内に導電性材料を埋め込む際に、導電性材料
のソースガスによる下地基板の浸食や、導電性材料と下
地基板との反応を防止することができる。

【０１５１】また、上記の半導体装置には、下地基板上
に形成された第１の絶縁膜と、第１の絶縁膜上に形成さ
れた第２の絶縁膜と、第２の絶縁膜上に形成された第３
の絶縁膜とを有し、第２の絶縁膜に形成された開口部の
開口幅が第３の絶縁膜に形成された開口部の開口幅より
も広く、第１の絶縁膜に形成された開口部の開口幅が第
３の絶縁膜に形成された開口部の開口幅とほぼ等しい層
間絶縁膜を適用することができる。

【０１５２】また、上記の半導体装置の構造は、複数の
配線層を有する多層配線構造において、いずれの配線層
においても適用することができる。また、下地基板上に
第１の絶縁膜を堆積する第１の絶縁膜堆積工程と、第１
の絶縁膜上に、第１の絶縁膜とエッチング特性の異なる
第２の絶縁膜を堆積する第２の絶縁膜堆積工程と、第２
の絶縁膜を異方性エッチングすることにより、第１の絶
縁膜に達する開口部を形成する第１の開口部形成工程
と、開口部内の第１の絶縁膜を、横方向にもエッチング
が進行する方法により除去することにより、開口部を下
地基板上まで開口すると同時に、第２の絶縁膜下の第１
の絶縁膜をエッチングして空隙を形成する第２の開口部
形成工程と、開口部内に下地基板が露出しないように、
少なくとも空隙の開口部を塞ぐ導電性膜を開口部内に堆
積する導電性膜堆積工程とにより半導体装置を製造する
ことにより、導電成膜によって開口部内と下地基板とを
完全に隔離することができる。これにより、後工程で開
口部内に導電性材料を埋め込む際に、導電性材料のソー
スガスによって下地基板が浸食されたり、下地基板と導
電性材料とが反応することはない。これにより、半導体
装置の信頼性を向上することができる。

【０１５３】また、上記の半導体装置の製造方法におい
て、導電性膜をコリメートスパッタ法により堆積すれ
ば、空隙の開口部を容易に塞ぐことができる。また、上
記の半導体装置の製造方法において、開口部の底部にお
ける導電性膜の膜厚が、第１の絶縁膜よりも厚くなるよ
うに導電性膜を堆積すれば、空隙の開口部を容易に塞ぐ
ことができる。

【０１５４】また、上記の半導体装置の製造方法におい
て、導電性膜をＣＶＤ法により堆積すれば、導電性膜を
空隙の中に埋め込むことができる。また、上記の半導体
装置の製造方法において、開口部の底部における導電性
膜の膜厚が第１の絶縁膜の膜厚の１／２以上となるよう
に導電性膜を堆積すれば、空隙の開口部を容易に埋め込
むことができる。

【０１５５】また、下地基板上に第１の絶縁膜を堆積す
る第１の絶縁膜堆積工程と、第１の絶縁膜上に、第１の
絶縁膜とエッチング特性の異なる第２の絶縁膜を堆積す
る第２の絶縁膜堆積工程と、第２の絶縁膜上に、第２の
絶縁膜とエッチング特性の異なる第３の絶縁膜を堆積す
る第３の絶縁膜堆積工程と、第３の絶縁膜を異方性エッ
チングすることにより、第２の絶縁膜に達する開口部を
形成する第１の開口部形成工程と、開口部内の第２の絶
縁膜を、横方向にもエッチングが進行する方法により除
去することにより、開口部を第１の絶縁膜上まで開口す
る第２の開口部形成工程と、開口部内の第１の絶縁膜を
異方性エッチングすることにより、開口部を下地基板上
まで開口する第３の開口部形成工程と、少なくとも開口
部内に露出した下地基板を覆うように導電性膜を堆積す
る導電性膜堆積工程とにより半導体装置を製造すること
により、導電成膜によって開口部内と下地基板とを完全
に隔離することができる。これにより、ＳＡＣ構造を用
いるために第２の絶縁膜を等方性エッチングする必要が
ある場合にも、導電性材料を埋め込む際のソースガスに
よる基板浸食を防止することができる。また、導電性材
料と下地基板との反応を防止することができる。

【０１５６】また、上記の半導体装置の製造方法におい
て、第１の絶縁膜をエッチングする際のオーバーエッチ
ング量を約５０％以下に設定すれば、下地基板に与える
ダメージを抑えて開口部を形成することができる。ま
た、本発明による半導体装置の製造方法は、複数の配線
層を有する多層配線構造において、いずれの配線層を形
成する場合においても適用することができる。

【０１５７】また、下地基板上に第１の絶縁膜を堆積す
る第１の絶縁膜堆積工程と、第１の絶縁膜上に、第１の
絶縁膜より厚く、第１の絶縁膜とエッチング特性の異な
る第２の絶縁膜を堆積する第２の絶縁膜堆積工程と、第
２の絶縁膜上に、第２の絶縁膜より厚く、第２の絶縁膜
とエッチング特性の異なる第３の絶縁膜を堆積する第３
の絶縁膜堆積工程と、第３の絶縁膜を、第２の絶縁膜を
ストッパとしてエッチングし、第２の絶縁膜に達する開
口部を形成する第１の開口部形成工程と、開口部内の第
２の絶縁膜を、第１の絶縁膜をストッパとしてエッチン
グし、開口部を第１の絶縁膜上まで開口する第２の開口
部形成工程と、開口部内の第１の絶縁膜をエッチング
し、開口部を下地基板上まで開口する第３の開口部形成
工程とにより半導体装置を製造することにより、下地基
板に与える影響を低減しつつ開口部を形成することがで
きる。

【図面の簡単な説明】

【図１】本発明の第１実施形態による半導体装置の構造
を示す概略断面図である。

【図２】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その１）である。

【図３】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その２）である。

【図４】コリメートスパッタ法の原理を説明する図であ
る。

【図５】本発明の第１実施形態による半導体装置の製造
方法における効果を説明する図である。

【図６】本発明の第２実施形態による半導体装置の構造
を示す概略断面図である。

【図７】本発明の第２実施形態による半導体装置の製造
方法を示す工程断面図である。

【図８】ＢＬＣ構造を適用した埋め込み配線を説明する
図である。

【図９】Ｃｕを用いた埋め込み配線における課題を説明
する図である。

【図１０】本発明の第３実施形態による半導体装置の構
造を示す平面図及び断面図である。

【図１１】本発明の第３実施形態による半導体装置の製
造方法を示す工程断面図（その１）である。

【図１２】本発明の第３実施形態による半導体装置の製
造方法を示す工程断面図（その２）である。

【図１３】本発明の第４実施形態による半導体装置の構
造を示す概略断面図である。

【図１４】本発明の第４実施形態による半導体装置の製
造方法を示す工程断面図（その１）である。

【図１５】本発明の第４実施形態による半導体装置の製
造方法を示す工程断面図（その２）である。

【図１６】本発明の第４実施形態による半導体装置の製
造方法を示す工程断面図（その３）である。

【図１７】本発明の第４実施形態による半導体装置の製
造方法を示す工程断面図（その４）である。

【図１８】本発明の第５実施形態による半導体装置の構
造を示す平面図及び断面図である。

【図１９】本発明の第５実施形態による半導体装置の製
造方法を示す工程断面図（その１）である。

【図２０】本発明の第５実施形態による半導体装置の製
造方法を示す工程断面図（その２）である。

【図２１】本発明の第６実施形態による半導体装置の構
造を示す概略断面図である。

【図２２】本発明の第６実施形態による半導体装置の製
造方法を示す工程断面図（その１）である。

【図２３】本発明の第６実施形態による半導体装置の製
造方法を示す工程断面図（その２）である。

【図２４】本発明の第７実施形態による半導体装置の構
造を示す概略断面図である。

【図２５】本発明の第７実施形態による半導体装置の製
造方法を示す工程断面図（その１）である。

【図２６】本発明の第７実施形態による半導体装置の製
造方法を示す工程断面図（その２）である。

【図２７】本発明の第８実施形態による半導体装置の構
造を示す概略断面図である。

【図２８】本発明の第８実施形態による半導体装置の製
造方法を示す工程断面図（その１）である。

【図２９】本発明の第８実施形態による半導体装置の製
造方法を示す工程断面図（その２）である。

【図３０】ＳＡＣ構造を有する従来の半導体装置の構造
を説明する図である。

【図３１】ＢＬＣ構造を有する従来の半導体装置の構造
を説明する図である。

【図３２】従来の半導体装置の問題点を説明する図（そ
の１）である。

【図３３】従来の半導体装置の問題点を説明する図（そ
の２）である。

【図３４】従来の半導体装置の問題点を説明する図（そ
の３）である。

【図３５】従来の半導体装置の問題点を説明する図（そ
の４）である。

【図３６】従来の半導体装置の問題点を説明する図（そ
の５）である。

【図３７】従来の半導体装置の問題点を説明する図（そ
の６）である。

【図３８】従来の半導体装置の問題点を説明する図（そ
の７）である。

【図３９】従来の半導体装置の問題点を説明する図（そ
の８）である。

【符号の説明】

１０…半導体基板 １２…素子分離膜 １４…拡散層 １６…エッチングストッパ膜 １８…絶縁膜 ２０…層間絶縁膜 ２２…コンタクトホール ２４…導電性膜 ２６…プラグ ２８…配線層 ３０…空孔 ３２…絶縁膜 ３４…ゲート酸化膜 ３６…ＷＦ₆分子 ３８…絶縁膜 ４０…ゲート電極 ４２…サイドウォール ４４…ＣｏＳｉ₂膜 ４６…ＳＯＧ膜 ４８…レジスト膜 ５０…ターゲット ５２…基板 ５４…コリメータ ６０…素子領域 ６２…ゲート電極 ６４…ゲート電極 ６６…配線 ６８…配線溝 １００…半導体基板 １０２…コンタクトホール １０４…層間絶縁膜 １０６…導電性膜 １０８…プラグ １１０…コンタクトプラグ １１２…エッチングストッパ膜 １１４…絶縁膜 １１６…層間絶縁膜 １１８…配線溝 １２０…導電性膜 １２２…配線 １２４…空孔 １２６…絶縁膜 １２８…絶縁膜 １３０…エッチングストッパ膜 １３２…絶縁膜 １３４…層間絶縁膜 １３６…ビアホール １３８…空孔 １４０…導電性膜 １４２…プラグ １４４…コンタクトプラグ １４６…高抵抗反応物 ２００…半導体基板 ２０２…層間絶縁膜 ２０４…導電性膜 ２０６…プラグ ２０８…コンタクトプラグ ２１０…配線 ２１２…導電性膜 ２１４…絶縁膜 ２１６…エッチングストッパ膜 ２１８…絶縁膜 ２２０…層間絶縁膜 ２２２…ビアホール ２２４…空孔 ２２６…導電性膜 ２２８…プラグ ２３０…コンタクトプラグ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｈ 1/46 Ｈ０１Ｌ 21/88 Ｆ

Claims (14)

【特許請求の範囲】
1. 【請求項１】 下地基板と、 前記下地基板上に形成された第１の絶縁膜と、前記第１
   の絶縁膜上に形成された第２の絶縁膜よりなり、前記下
   地基板に達する開口部が形成された層間絶縁膜と、 前記開口部の内壁及び底部に形成された導電性膜とを有
   し、 前記第１の絶縁膜に形成された前記開口部の開口幅は、
   前記第２の絶縁膜に形成された前記開口部の開口幅より
   も広く、 前記開口部内壁に形成された前記導電性膜と、前記開口
   部の底部に形成された前記導電性膜とが境界で連続して
   いることを特徴とする半導体装置。
2. 【請求項２】 請求項１記載の半導体装置において、 前記導電性膜は、前記第２の絶縁膜下の、前記第１の絶
   縁膜に形成された前記開口部内に埋め込まれていること
   を特徴とする半導体装置。
3. 【請求項３】 下地基板と、 前記下地基板上に形成され、深さによって開口幅が異な
   る開口部が形成された層間絶縁膜と、 前記開口部の内壁及び底部に形成された導電性膜とを有
   し、 前記開口部の底部の開口幅が、前記開口部における最小
   の開口幅とほぼ等しく、 前記開口部の底部の前記下地基板は前記導電性膜により
   覆われていることを特徴とする半導体装置。
4. 【請求項４】 請求項３記載の半導体装置において、 前記層間絶縁膜は、前記下地基板上に形成された第１の
   絶縁膜と、前記第１の絶縁膜上に形成された第２の絶縁
   膜と、前記第２の絶縁膜上に形成された第３の絶縁膜よ
   りなり、 前記第２の絶縁膜に形成された前記開口部の開口幅は、
   前記第３の絶縁膜に形成された前記開口部の開口幅より
   も広く、 前記第１の絶縁膜に形成された前記開口部の開口幅は、
   前記第３の絶縁膜に形成された前記開口部の開口幅とほ
   ぼ等しいことを特徴とする半導体装置。
5. 【請求項５】 請求項１乃至４のいずれかに記載の半導
   体装置において、 前記下地基板は、少なくとも一層の配線層を更に有する
   ことを特徴とする半導体装置。
6. 【請求項６】 下地基板上に第１の絶縁膜を堆積する第
   １の絶縁膜堆積工程と、 前記第１の絶縁膜上に、第１の絶縁膜とエッチング特性
   の異なる第２の絶縁膜を堆積する第２の絶縁膜堆積工程
   と、 前記第２の絶縁膜を異方性エッチングすることにより、
   前記第１の絶縁膜に達する開口部を形成する第１の開口
   部形成工程と、 前記開口部内の前記第１の絶縁膜を、横方向にもエッチ
   ングが進行する方法により除去することにより、前記開
   口部を前記下地基板上まで開口すると同時に、前記第２
   の絶縁膜下の前記第１の絶縁膜をエッチングして空隙を
   形成する第２の開口部形成工程と、 前記開口部内に前記下地基板が露出しないように、少な
   くとも前記空隙の開口部を塞ぐ導電性膜を前記開口部内
   に堆積する導電性膜堆積工程とを有することを特徴とす
   る半導体装置の製造方法。
7. 【請求項７】 請求項６記載の半導体装置の製造方法に
   おいて、 前記導電性膜堆積工程では、前記導電性膜をコリメート
   スパッタ法により堆積することを特徴とする半導体装置
   の製造方法。
8. 【請求項８】 請求項７記載の半導体装置の製造方法に
   おいて、 前記導電性膜堆積工程では、前記開口部の底部における
   前記導電性膜の膜厚が、前記第１の絶縁膜よりも厚くな
   るように前記導電性膜を堆積することを特徴とする半導
   体装置の製造方法。
9. 【請求項９】 請求項６記載の半導体装置の製造方法に
   おいて、 前記導電性膜堆積工程では、前記導電性膜をＣＶＤ法に
   より堆積することを特徴とする半導体装置の製造方法。
10. 【請求項１０】 請求項９記載の半導体装置の製造方法
    において、 前記導電性膜堆積工程では、前記開口部の底部における
    前記導電性膜の膜厚が、前記第１の絶縁膜の膜厚の１／
    ２以上となるように前記導電性膜を堆積することを特徴
    とする半導体装置の製造方法。
11. 【請求項１１】 下地基板上に第１の絶縁膜を堆積する
    第１の絶縁膜堆積工程と、 前記第１の絶縁膜上に、前記第１の絶縁膜とエッチング
    特性の異なる第２の絶縁膜を堆積する第２の絶縁膜堆積
    工程と、 前記第２の絶縁膜上に、前記第２の絶縁膜とエッチング
    特性の異なる第３の絶縁膜を堆積する第３の絶縁膜堆積
    工程と、 前記第３の絶縁膜を異方性エッチングすることにより、
    前記第２の絶縁膜に達する開口部を形成する第１の開口
    部形成工程と、 前記開口部内の前記第２の絶縁膜を、横方向にもエッチ
    ングが進行する方法により除去することにより、前記開
    口部を前記第１の絶縁膜上まで開口する第２の開口部形
    成工程と、 前記開口部内の前記第１の絶縁膜を異方性エッチングす
    ることにより、前記開口部を前記下地基板上まで開口す
    る第３の開口部形成工程と、 少なくとも前記開口部内に露出した前記下地基板を覆う
    ように導電性膜を堆積する導電性膜堆積工程とを有する
    ことを特徴とする半導体装置の製造方法。
12. 【請求項１２】 請求項１１記載の半導体装置の製造方
    法において、 前記第３の開口部形成工程では、前記第１の絶縁膜をエ
    ッチングする際のオーバーエッチング量を約５０％以下
    に設定することを特徴とする半導体装置の製造方法。
13. 【請求項１３】 請求項６乃至１２のいずれかに記載の
    半導体装置の製造方法において、 前記下地基板は、少なくとも一層の配線層を更に有する
    ことを特徴とする半導体装置の製造方法。
14. 【請求項１４】 下地基板上に第１の絶縁膜を堆積する
    第１の絶縁膜堆積工程と、 前記第１の絶縁膜上に、前記第１の絶縁膜より厚く、前
    記第１の絶縁膜とエッチング特性の異なる第２の絶縁膜
    を堆積する第２の絶縁膜堆積工程と、 前記第２の絶縁膜上に、前記第２の絶縁膜より厚く、前
    記第２の絶縁膜とエッチング特性の異なる第３の絶縁膜
    を堆積する第３の絶縁膜堆積工程と、 前記第３の絶縁膜を、前記第２の絶縁膜をストッパとし
    てエッチングし、前記第２の絶縁膜に達する開口部を形
    成する第１の開口部形成工程と、 前記開口部内の前記第２の絶縁膜を、前記第１の絶縁膜
    をストッパとしてエッチングし、前記開口部を前記第１
    の絶縁膜上まで開口する第２の開口部形成工程と、 前記開口部内の前記第１の絶縁膜をエッチングし、前記
    開口部を前記下地基板上まで開口する第３の開口部形成
    工程と、 を有することを特徴とする半導体装置の製造方法。