JPH09148563A - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JPH09148563A JPH09148563A JP7311148A JP31114895A JPH09148563A JP H09148563 A JPH09148563 A JP H09148563A JP 7311148 A JP7311148 A JP 7311148A JP 31114895 A JP31114895 A JP 31114895A JP H09148563 A JPH09148563 A JP H09148563A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- variable
- output
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 電荷転送装置、例えばＣＣＤ固体撮像素子の
電荷電圧変換部の変換効率を連続的に変化させ、且つ可
変範囲を大きくする。 【解決手段】 電荷転送部の終段に接続された出力部の
電荷電圧変換部３３に可変容量ダイオード３５を接続
し、可変容量ダイオード３５を外部から容量制御して電
荷電圧変換部３３の等価容量を変化させ、変換効率を連
続的に変化させるように構成する。
電荷電圧変換部の変換効率を連続的に変化させ、且つ可
変範囲を大きくする。 【解決手段】 電荷転送部の終段に接続された出力部の
電荷電圧変換部３３に可変容量ダイオード３５を接続
し、可変容量ダイオード３５を外部から容量制御して電
荷電圧変換部３３の等価容量を変化させ、変換効率を連
続的に変化させるように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＣＣＤ固体
撮像素子等に適用される電荷転送装置に関する。
撮像素子等に適用される電荷転送装置に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】ＣＣＤ
固体撮像素子において、その出力部の電荷電圧変換部、
即ちフローティング・ディフージョン領域における変換
効率を制御できるようにしたものが提案されている。例
えばリセットゲートと出力ゲートの接続をスイッチによ
って切り換える事により変換効率を変えられるようにし
たＣＣＤ固体撮像素子が提案されている。しかし、この
ＣＣＤ固体撮像素子では、出力部での変換効率が数通り
しか得られず、連続的に変化することができない。
固体撮像素子において、その出力部の電荷電圧変換部、
即ちフローティング・ディフージョン領域における変換
効率を制御できるようにしたものが提案されている。例
えばリセットゲートと出力ゲートの接続をスイッチによ
って切り換える事により変換効率を変えられるようにし
たＣＣＤ固体撮像素子が提案されている。しかし、この
ＣＣＤ固体撮像素子では、出力部での変換効率が数通り
しか得られず、連続的に変化することができない。
【０００３】一方、特公平５−７８１７４号公報で図７
に示す電荷結合素子が提案されている。この電荷結合素
子は、シリコン基板１上に電荷転送部２の最終段から連
続して形成されたフローティング・ディフージョン領域
３に、ＭＯＳトランジスタ２１及び２２からなる出力回
路（ソースフォロワ回路）２０と、同じくＭＯＳトラン
ジスタ１１及び１２からなる利得制御回路（ソースフォ
ロワ回路）１０を接続して構成される。
に示す電荷結合素子が提案されている。この電荷結合素
子は、シリコン基板１上に電荷転送部２の最終段から連
続して形成されたフローティング・ディフージョン領域
３に、ＭＯＳトランジスタ２１及び２２からなる出力回
路（ソースフォロワ回路）２０と、同じくＭＯＳトラン
ジスタ１１及び１２からなる利得制御回路（ソースフォ
ロワ回路）１０を接続して構成される。
【０００４】出力回路２０では、そのＭＯＳトランジス
タ２１のゲートにフローティング・ディフージョン領域
３が接続され、そのドレインに電源ＶDDが接続され、そ
のソースに接地された電流源となるＭＯＳトランジスタ
２２のドレインおよび出力端子３０が接続される。
タ２１のゲートにフローティング・ディフージョン領域
３が接続され、そのドレインに電源ＶDDが接続され、そ
のソースに接地された電流源となるＭＯＳトランジスタ
２２のドレインおよび出力端子３０が接続される。
【０００５】利得制御回路１０では、そのＭＯＳトラン
ジスタ１１のゲートにフローティング・ディフージョン
領域３が接続され、そのドレインに電源ＶDDが接続さ
れ、そのソースに接地された電流源となるＭＯＳトラン
ジスタ１２が負荷として接続される。
ジスタ１１のゲートにフローティング・ディフージョン
領域３が接続され、そのドレインに電源ＶDDが接続さ
れ、そのソースに接地された電流源となるＭＯＳトラン
ジスタ１２が負荷として接続される。
【０００６】この電荷結合素子においては、出力回路２
０のＭＯＳトランジスタ２２のゲートにゲート電圧Ｖg
を印加し、利得制御回路１０のＭＯＳトランジスタ１２
に外部制御端子４０からゲート電圧ＶG を印加すること
により、フローティング・ディフージョン領域３からの
転送電荷に応じた出力信号が出力端子３０より出力され
る。
０のＭＯＳトランジスタ２２のゲートにゲート電圧Ｖg
を印加し、利得制御回路１０のＭＯＳトランジスタ１２
に外部制御端子４０からゲート電圧ＶG を印加すること
により、フローティング・ディフージョン領域３からの
転送電荷に応じた出力信号が出力端子３０より出力され
る。
【０００７】そして、ＭＯＳトランジスタ２２の飽和領
域で動作するようにゲート電圧Ｖgを一定にしておき、
ＭＯＳトランジスタ１２がリニア領域で動作する範囲内
でゲート電圧ＶG を変化させることにより、利得制御回
路１０の利得Ｇを変化させ、容量Ｃ11を変化させて、結
果として出力容量Ｃout （＝ＣFD＋Ｃ11＋ＣDG1 ＋Ｃ 21
＋ＣDG2 ）を変化させこれによって出力変換効率を制御
するようにしている。ＣFDはフローティング・ディフー
ジョン領域３の容量、Ｃ11，Ｃ21は夫々ソース・ゲート
間容量、ＣDG1 ，ＧDG2 は夫々ドレイン・ゲート間容量
であり、ＣFD，ＣDG1 ，ＣDG2 は固定容量であり、
Ｃ11，Ｃ21が可変される。
域で動作するようにゲート電圧Ｖgを一定にしておき、
ＭＯＳトランジスタ１２がリニア領域で動作する範囲内
でゲート電圧ＶG を変化させることにより、利得制御回
路１０の利得Ｇを変化させ、容量Ｃ11を変化させて、結
果として出力容量Ｃout （＝ＣFD＋Ｃ11＋ＣDG1 ＋Ｃ 21
＋ＣDG2 ）を変化させこれによって出力変換効率を制御
するようにしている。ＣFDはフローティング・ディフー
ジョン領域３の容量、Ｃ11，Ｃ21は夫々ソース・ゲート
間容量、ＣDG1 ，ＧDG2 は夫々ドレイン・ゲート間容量
であり、ＣFD，ＣDG1 ，ＣDG2 は固定容量であり、
Ｃ11，Ｃ21が可変される。
【０００８】図８はゲート電圧ＶG をパラメータとした
入力電圧Ｖin（ＭＯＳトランジスタ１１のゲートに印加
される入力電圧、すなわちリセット電圧にほぼ等しい）
に対する利得制御回路１０の利得Ｇの変化を示すグラフ
である。ゲート電圧ＶG をＭＯＳトランジスタ１２がリ
ニア領域で動作する範囲内で変化させることにより、利
得制御回路１０の利得Ｇが０．９〜０．５程度の範囲内
で変化する。これによって、 Ｃ11＝Ｃ0 11 （１−Ｇ） （但し、Ｃ0 11 はＭＯＳトランジスタ１１のゲート・ソ
ース間に寄生する容量で一定である）の式からＭＯＳト
ランジスタ１１の飽和領域動作時のゲートから見た容量
Ｃ11は０．１Ｃ0 11 〜０．５Ｃ0 11 の範囲内で変化す
る。
入力電圧Ｖin（ＭＯＳトランジスタ１１のゲートに印加
される入力電圧、すなわちリセット電圧にほぼ等しい）
に対する利得制御回路１０の利得Ｇの変化を示すグラフ
である。ゲート電圧ＶG をＭＯＳトランジスタ１２がリ
ニア領域で動作する範囲内で変化させることにより、利
得制御回路１０の利得Ｇが０．９〜０．５程度の範囲内
で変化する。これによって、 Ｃ11＝Ｃ0 11 （１−Ｇ） （但し、Ｃ0 11 はＭＯＳトランジスタ１１のゲート・ソ
ース間に寄生する容量で一定である）の式からＭＯＳト
ランジスタ１１の飽和領域動作時のゲートから見た容量
Ｃ11は０．１Ｃ0 11 〜０．５Ｃ0 11 の範囲内で変化す
る。
【０００９】上記理由により、図７の電荷結合素子にお
いては、出力容量Ｃout を約２倍程度までしか変化させ
ることができず、出力変換効率の可変範囲が小さい。ド
レイン・ゲート間容量ＣDG1 ，ＣDG2 が存在することで
可変容量を０にすることが出来ず、この点からも可変範
囲が小さい。また、図８からＣ11が０．１Ｃ 0 11 〜０．
５Ｃ0 11 まで変化するのは入力電圧Ｖinが１０Ｖであ
る。現状ではＶ inが１５Ｖ必要であるため、Ｖin１５Ｖ
としたときにはこの制御方法では変換効率の可変範囲が
とれなくなる。
いては、出力容量Ｃout を約２倍程度までしか変化させ
ることができず、出力変換効率の可変範囲が小さい。ド
レイン・ゲート間容量ＣDG1 ，ＣDG2 が存在することで
可変容量を０にすることが出来ず、この点からも可変範
囲が小さい。また、図８からＣ11が０．１Ｃ 0 11 〜０．
５Ｃ0 11 まで変化するのは入力電圧Ｖinが１０Ｖであ
る。現状ではＶ inが１５Ｖ必要であるため、Ｖin１５Ｖ
としたときにはこの制御方法では変換効率の可変範囲が
とれなくなる。
【００１０】本発明は、上述の点に鑑み、出力部におけ
る電荷電圧変換部の変換効率を連続的に変化させ、かつ
可変範囲を大きくとれるようにした電荷転送装置を提供
するものである。
る電荷電圧変換部の変換効率を連続的に変化させ、かつ
可変範囲を大きくとれるようにした電荷転送装置を提供
するものである。
【００１１】
【課題を解決するための手段】本発明に係る電荷転送装
置は、電荷転送部の終段に接続された出力部の電荷電圧
変換部に、可変容量ダイオードを接続した構成とする。
置は、電荷転送部の終段に接続された出力部の電荷電圧
変換部に、可変容量ダイオードを接続した構成とする。
【００１２】この構成によれば、可変容量ダイオードを
外部から制御することにより、電荷電圧変換部の等価容
量が変化し、変換効率を連続的に変化させることができ
る。また、上記等価容量の可変範囲も大きくなる。
外部から制御することにより、電荷電圧変換部の等価容
量が変化し、変換効率を連続的に変化させることができ
る。また、上記等価容量の可変範囲も大きくなる。
【００１３】
【発明の実施の形態】本発明に係る電荷転送装置は、電
荷転送部の終段に接続された出力部の電荷電圧変換部
に、可変容量ダイオードを並列又は直列に接続した構成
とする。
荷転送部の終段に接続された出力部の電荷電圧変換部
に、可変容量ダイオードを並列又は直列に接続した構成
とする。
【００１４】可変容量ダイオードは外部から制御するよ
うになす。
うになす。
【００１５】また、可変容量ダイオードは出力部からの
出力信号によって制御することができる。
出力信号によって制御することができる。
【００１６】以下、図面を参照して本発明の実施例につ
いて説明する。
いて説明する。
【００１７】図１及び図２は、本実施例に係る電荷転送
装置、例えばＣＣＤ固体撮像素子の出力部分の構成を示
す平面図及びそのＡ−Ａ線上の断面図である。本例にお
いては、図１に示すようにＣＣＤ構造を有する水平転送
レジスタ３１の終段に出力部３２を構成する電荷電圧変
換部、即ちフローティング・ディフージョン領域３３が
形成され、このフローティング・ディフージョン領域３
３に出力増幅器（例えばＭＯＳトランジスタからなるソ
ースフォロワ回路）３４が接続されると共に、フローテ
ィング・ディフージョン領域３３に並列に可変容量ダイ
オード３５が接続される。ｔ2 は出力端子を示す。
装置、例えばＣＣＤ固体撮像素子の出力部分の構成を示
す平面図及びそのＡ−Ａ線上の断面図である。本例にお
いては、図１に示すようにＣＣＤ構造を有する水平転送
レジスタ３１の終段に出力部３２を構成する電荷電圧変
換部、即ちフローティング・ディフージョン領域３３が
形成され、このフローティング・ディフージョン領域３
３に出力増幅器（例えばＭＯＳトランジスタからなるソ
ースフォロワ回路）３４が接続されると共に、フローテ
ィング・ディフージョン領域３３に並列に可変容量ダイ
オード３５が接続される。ｔ2 は出力端子を示す。
【００１８】フローティング・ディフージョン領域３３
は、リセットゲート部３６を介してリセットドレイン領
域３７に接続される。
は、リセットゲート部３６を介してリセットドレイン領
域３７に接続される。
【００１９】可変容量ダイオード３５は、水平転送レジ
スタ３１及び出力部３２が形成される半導体基板に一体
に形成される。
スタ３１及び出力部３２が形成される半導体基板に一体
に形成される。
【００２０】即ち、図２に示すように、第１導電型例え
はｎ型の半導体基板４０の一面に第２導電型例えばｐ型
の第１のウエル領域４１が形成され、その一部に、ｎ型
の半導体領域からなるフローティング・ディフージョン
領域３３が形成され、また、他部に第２導電型即ちｐ型
の第２のウエル領域４２が形成され、このｐ型ウエル領
域４２内にｎ型領域４３が形成されて、この第２のｐ型
ウエル領域４２とｎ型領域４３によって可変容量ダイオ
ード３５が形成される。第２のｐ型ウエル領域４２はｐ
+ 電極取出し領域４４から例えばＡｌ電極４５を通じて
制御端子ｔ1 が導出される。この制御端子ｔ1 に印加さ
れる電圧によって可変容量ダイオードのｐｎ接合の空乏
層の幅が変化し、容量が変化する。
はｎ型の半導体基板４０の一面に第２導電型例えばｐ型
の第１のウエル領域４１が形成され、その一部に、ｎ型
の半導体領域からなるフローティング・ディフージョン
領域３３が形成され、また、他部に第２導電型即ちｐ型
の第２のウエル領域４２が形成され、このｐ型ウエル領
域４２内にｎ型領域４３が形成されて、この第２のｐ型
ウエル領域４２とｎ型領域４３によって可変容量ダイオ
ード３５が形成される。第２のｐ型ウエル領域４２はｐ
+ 電極取出し領域４４から例えばＡｌ電極４５を通じて
制御端子ｔ1 が導出される。この制御端子ｔ1 に印加さ
れる電圧によって可変容量ダイオードのｐｎ接合の空乏
層の幅が変化し、容量が変化する。
【００２１】一方、可変容量ダイオード３５を構成する
ｎ型領域４３とフローティング・ディフージョン領域３
３のｎ+ 電極取出し領域４６がＡｌ配線４７によって接
続され、このＡｌ配線４７が出力増幅器３４に接続され
る。これによって、フローティング・ディフージョン領
域の容量と可変容量ダイオードの容量とが並列接続され
ることになる。尚、４８はｐ型のチャネルストップ領域
を示す。図３は図１の出力部３２の等価回路を示す。
ｎ型領域４３とフローティング・ディフージョン領域３
３のｎ+ 電極取出し領域４６がＡｌ配線４７によって接
続され、このＡｌ配線４７が出力増幅器３４に接続され
る。これによって、フローティング・ディフージョン領
域の容量と可変容量ダイオードの容量とが並列接続され
ることになる。尚、４８はｐ型のチャネルストップ領域
を示す。図３は図１の出力部３２の等価回路を示す。
【００２２】可変容量ダイオード３５は、その接合容量
を可変するようにしているが、ｐｎ接合ｊの空乏層の幅
と容量の関係を図４を参照して説明する。図４は、図３
のＢ−Ｂ断面とその深さ方向に関するポテンシャル分布
を示す。ここでは、可変容量ダイオード３５を構成する
一方のｎ型領域４３に１５Ｖを、ｎ型半導体基板４１に
基板電圧１５Ｖを夫々印加した状態で、可変容量ダイオ
ード３５を構成する他方のｐ型ウエル領域４２に制御電
圧Ｖを印加したときの空乏層の幅と容量の関係をポアソ
ンの方程式から求める。
を可変するようにしているが、ｐｎ接合ｊの空乏層の幅
と容量の関係を図４を参照して説明する。図４は、図３
のＢ−Ｂ断面とその深さ方向に関するポテンシャル分布
を示す。ここでは、可変容量ダイオード３５を構成する
一方のｎ型領域４３に１５Ｖを、ｎ型半導体基板４１に
基板電圧１５Ｖを夫々印加した状態で、可変容量ダイオ
ード３５を構成する他方のｐ型ウエル領域４２に制御電
圧Ｖを印加したときの空乏層の幅と容量の関係をポアソ
ンの方程式から求める。
【００２３】ポテンシャルをφ、可変容量ダイオードの
ｐｎ接合位置を０として深さ方向の距離をｘ、同じく空
乏層の幅をＷ，ｐ型ウエル領域の不純物濃度をρ，シリ
コン半導体の誘電率をε、積分定数をＣ，Ｄとすると、
数１、数２、数３が導かれる。
ｐｎ接合位置を０として深さ方向の距離をｘ、同じく空
乏層の幅をＷ，ｐ型ウエル領域の不純物濃度をρ，シリ
コン半導体の誘電率をε、積分定数をＣ，Ｄとすると、
数１、数２、数３が導かれる。
【００２４】
【数１】
【数２】
【数３】
【００２５】次に、数２の式に境界条件を代入する。即
ち、電界（ポテンシャルの傾き）が０の条件であるｄφ
／ｄｘ＝０，ｘ＝Ｗを代入することにより、数４が導か
れる。
ち、電界（ポテンシャルの傾き）が０の条件であるｄφ
／ｄｘ＝０，ｘ＝Ｗを代入することにより、数４が導か
れる。
【数４】
【００２６】次に、数４を数３の式に代入する。
【数５】
【００２７】片側段階近似すると数６が求まる。
【数６】
【００２８】そして面積をＳとしたときの可変容量ダイ
オードの容量は数７となる。
オードの容量は数７となる。
【数７】 ρ＝ｑＮD ＝１．６×１０-9×ＮD （ドナー濃度） ε＝εSi・ε0 ＝１１．９×８．８５×１０-12 ｑ0 ：真空中の誘電率 ＮD ＝１×１０16（ｎ型領域４３の面積 １０μｍ□当
り）
り）
【００２９】上記の計算結果をグラフにしたのが図５で
ある。図５からリニアリティを考慮すると制御電圧Ｖ
は、−１０Ｖ〜１０Ｖとすることができる。このとき、
変換効率５０μＶ／ｅ- の出力部とすると、フローティ
ング・ディフージョン領域３３の容量ＣFDは２ｆＦ程度
であるので、フローティング・ディフージョン領域３３
での等価容量（容量ＣFDと可変容量ダイオードの容量の
和）は４ｆＦ〜１０ｆＦとなり、変換効率は２５μＶ／
ｅ- 〜１５Ｖ／ｅ - まで可変出来る。
ある。図５からリニアリティを考慮すると制御電圧Ｖ
は、−１０Ｖ〜１０Ｖとすることができる。このとき、
変換効率５０μＶ／ｅ- の出力部とすると、フローティ
ング・ディフージョン領域３３の容量ＣFDは２ｆＦ程度
であるので、フローティング・ディフージョン領域３３
での等価容量（容量ＣFDと可変容量ダイオードの容量の
和）は４ｆＦ〜１０ｆＦとなり、変換効率は２５μＶ／
ｅ- 〜１５Ｖ／ｅ - まで可変出来る。
【００３０】このように、本例のＣＣＤ固体撮像素子に
おいては、そのフローティング・ディフージョン領域３
３の容量に対して之と並列に可変容量ダイオード３５を
接続し、外部から制御電圧Ｖを印加することにより、フ
ローティング・ディフージョン領域での等価容量を変化
させ、変換効率を連続的に変化させることができる。
おいては、そのフローティング・ディフージョン領域３
３の容量に対して之と並列に可変容量ダイオード３５を
接続し、外部から制御電圧Ｖを印加することにより、フ
ローティング・ディフージョン領域での等価容量を変化
させ、変換効率を連続的に変化させることができる。
【００３１】一方、出力端子ｔ2 から得られる出力信号
を可変容量ダイオード３５の制御端子ｔ1 にフィードバ
ックすることにより、明るさに応じて自動的に変換効率
を変えることができる。この例を図６に示す。同図にお
いて、図３と対応する部分には同一符号を付して示す
も、出力増幅器３４からの出力信号と基準信号、すなわ
ち基準電圧３９を比較器３８に入力し、この比較器３８
からの出力を可変容量ダイオード３５の制御端子ｔ1 に
フィードバックする。
を可変容量ダイオード３５の制御端子ｔ1 にフィードバ
ックすることにより、明るさに応じて自動的に変換効率
を変えることができる。この例を図６に示す。同図にお
いて、図３と対応する部分には同一符号を付して示す
も、出力増幅器３４からの出力信号と基準信号、すなわ
ち基準電圧３９を比較器３８に入力し、この比較器３８
からの出力を可変容量ダイオード３５の制御端子ｔ1 に
フィードバックする。
【００３２】出力増幅器３４からの出力信号が大きけれ
ば可変容量ダイオード３５の容量が大きくなり、等価容
量が大きくなることから変換効率が下がり、逆に出力信
号が小さければ、可変容量ダイオード３５の容量が小さ
くなり等価容量が小さくなることから変換効率が上がる
ことになる。
ば可変容量ダイオード３５の容量が大きくなり、等価容
量が大きくなることから変換効率が下がり、逆に出力信
号が小さければ、可変容量ダイオード３５の容量が小さ
くなり等価容量が小さくなることから変換効率が上がる
ことになる。
【００３３】尚、上例では可変容量ダイオード３５をフ
ローティング・ディフージョン領域３３に並列に接続し
たが、その他直列接続することも可能である。
ローティング・ディフージョン領域３３に並列に接続し
たが、その他直列接続することも可能である。
【００３４】上述の実施例によれば、フローティング・
ディフージョン領域３３での等価容量を連続的に変化さ
せることができることで、変換効率を連続的に変化させ
ることができる。上記等価容量の可変範囲は、大きく即
ち２倍以上とすることができる。前述の従来例に比べる
と、フローティング・ディフージョン領域３３以外に固
定容量がない分、可変範囲が大きくなり、また原理的に
は可変容量ダイオードの接合破壊まで可変範囲を大きく
できる。
ディフージョン領域３３での等価容量を連続的に変化さ
せることができることで、変換効率を連続的に変化させ
ることができる。上記等価容量の可変範囲は、大きく即
ち２倍以上とすることができる。前述の従来例に比べる
と、フローティング・ディフージョン領域３３以外に固
定容量がない分、可変範囲が大きくなり、また原理的に
は可変容量ダイオードの接合破壊まで可変範囲を大きく
できる。
【００３５】本例では、リセット電圧１５Ｖで動作させ
ても変換効率を可変させることが可能となる。可変容量
ダイオード３５を使用することで可変容量が入力電圧Ｖ
in、即ちリセット電圧に依存しないので、出力増幅器３
４の設計の自由度が大きくなる。
ても変換効率を可変させることが可能となる。可変容量
ダイオード３５を使用することで可変容量が入力電圧Ｖ
in、即ちリセット電圧に依存しないので、出力増幅器３
４の設計の自由度が大きくなる。
【００３６】出力増幅器３４のゲートに印加される入力
電圧Ｖinの変化に対する等価容量の変化を小さく出来る
ので、出力端子ｔ2 における出力信号Ｖout に対する入
力電圧Ｖin（すなわち入射光量）に対するリニアリティ
ーが良くなる。即ち、図５の曲線がほぼ直線と近似出来
る範囲ではリニアリティーが良く、制御電圧Ｖが１０Ｖ
を超えると歪みが大きくなる。可変容量ダイオードを用
いることにより、消費電力の増加がない。
電圧Ｖinの変化に対する等価容量の変化を小さく出来る
ので、出力端子ｔ2 における出力信号Ｖout に対する入
力電圧Ｖin（すなわち入射光量）に対するリニアリティ
ーが良くなる。即ち、図５の曲線がほぼ直線と近似出来
る範囲ではリニアリティーが良く、制御電圧Ｖが１０Ｖ
を超えると歪みが大きくなる。可変容量ダイオードを用
いることにより、消費電力の増加がない。
【００３７】そして、本実施例では、被写体の明るさに
応じて変換効率を変えることができるので、広範囲の明
るさに対応することができる。出力増幅器３４のダイナ
ミックレンジを有効に利用出来、感度のレンジ幅をより
広くすることができる。
応じて変換効率を変えることができるので、広範囲の明
るさに対応することができる。出力増幅器３４のダイナ
ミックレンジを有効に利用出来、感度のレンジ幅をより
広くすることができる。
【００３８】さらに、出力増幅器３４からの出力信号を
可変容量ダイオード３５の制御端子ｔ1 にフィードバッ
クすることによって、変換効率を変えられるので、例え
ば自動的に電子アイリスを行うことができる等、新しい
応用が期待できる。
可変容量ダイオード３５の制御端子ｔ1 にフィードバッ
クすることによって、変換効率を変えられるので、例え
ば自動的に電子アイリスを行うことができる等、新しい
応用が期待できる。
【００３９】上例では、ＣＣＤ固体撮像素子に適用した
が、その他のＣＣＤ電荷転送装置にも適用できる。
が、その他のＣＣＤ電荷転送装置にも適用できる。
【００４０】
【発明の効果】本発明に係る電荷転送装置によれば、電
荷電圧変換部の容量に可変容量ダイオードを接続し、こ
の可変容量ダイオードの容量を制御して電荷電圧変換部
の等価容量を変化させることにより、変換効率を連続的
に変化させることができる。
荷電圧変換部の容量に可変容量ダイオードを接続し、こ
の可変容量ダイオードの容量を制御して電荷電圧変換部
の等価容量を変化させることにより、変換効率を連続的
に変化させることができる。
【００４１】可変容量ダイオードを用いることにより、
等価容量の可変範囲を大きくすることができる。
等価容量の可変範囲を大きくすることができる。
【００４２】そして、被写体の明るさに応じて変換効率
を連続的に変えることが出来るので、広範囲の明るさに
対応することができる。
を連続的に変えることが出来るので、広範囲の明るさに
対応することができる。
【００４３】また、出力増幅器のダイナミックレンジを
有効に利用出来、感度のレンジ幅をより広くできる。
有効に利用出来、感度のレンジ幅をより広くできる。
【００４４】リセット電圧１５Ｖでの動作も可能とな
る。可変容量ダイオードに対して出力信号をフィードバ
ックして変換効率を変えることも可能であるので、自動
的に電子アイリスを行うことができる等、新しい応用が
期待できる。
る。可変容量ダイオードに対して出力信号をフィードバ
ックして変換効率を変えることも可能であるので、自動
的に電子アイリスを行うことができる等、新しい応用が
期待できる。
【００４５】可変容量ダイオードを用いるので、付加的
な消費電力の増加が無い。
な消費電力の増加が無い。
【図１】本発明に係る電荷転送装置の出力部分の一例を
示す構成図である。
示す構成図である。
【図２】図１のＡ−Ａ線上の断面図である。
【図３】出力部の等価回路図である。
【図４】図２のＢ−Ｂ線上の断面及び深さ方向のポテン
シャル分布を示す説明図である。
シャル分布を示す説明図である。
【図５】計算結果から得られた制御電圧Ｖに対する可変
容量ダイオードの容量の変化を示すグラフである。
容量ダイオードの容量の変化を示すグラフである。
【図６】本発明に係る他の例を示す出力部の等価回路図
である。
である。
【図７】従来例に係る電荷結合素子の出力部の構成を示
す回路図である。
す回路図である。
【図８】図７の利得制御回路の入力電圧ＶG に対する利
得Ｇの変化を示すグラフである。
得Ｇの変化を示すグラフである。
３１ 水平転送レジスタ ３２ 出力部 ３３ フローティング・ディフージョン領域 ３４ 出力増幅器 ３５ 可変容量ダイオード ３６ リセットゲート部 ３７ リセットドレイン領域
【手続補正書】
【提出日】平成８年５月８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】即ち、図２に示すように、第１導電型例え
ばｎ型の半導体基板４０の一面に互に素子分離するよう
に分割された第２導電型例えばｐ型の第１のウエル領域
４１が形成され、その一部に、ｎ型の半導体領域からな
るフローティング・ディフージョン領域３３が形成さ
れ、また、他部に第２導電型即ちｐ型の第２のウエル領
域４２が形成され、このｐ型ウエル領域４２内にｎ型領
域４３が形成されて、この第２のｐ型ウエル領域４２と
ｎ型領域４３によって可変容量ダイオード３５が形成さ
れる。第２のｐ型ウエル領域４２はＰ+ 電極取出し領域
４４から例えばＡｌ電極４５を通じて制御端子ｔ1 が導
出される。この制御端子ｔ1 に印加される電圧（例えば
負の電圧）によって可変容量ダイオードのｐｎ接合の空
乏層の幅が変化し、容量が変化する。
ばｎ型の半導体基板４０の一面に互に素子分離するよう
に分割された第２導電型例えばｐ型の第１のウエル領域
４１が形成され、その一部に、ｎ型の半導体領域からな
るフローティング・ディフージョン領域３３が形成さ
れ、また、他部に第２導電型即ちｐ型の第２のウエル領
域４２が形成され、このｐ型ウエル領域４２内にｎ型領
域４３が形成されて、この第２のｐ型ウエル領域４２と
ｎ型領域４３によって可変容量ダイオード３５が形成さ
れる。第２のｐ型ウエル領域４２はＰ+ 電極取出し領域
４４から例えばＡｌ電極４５を通じて制御端子ｔ1 が導
出される。この制御端子ｔ1 に印加される電圧（例えば
負の電圧）によって可変容量ダイオードのｐｎ接合の空
乏層の幅が変化し、容量が変化する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】一方、可変容量ダイオード３５を構成する
ｎ型領域４３とフローティング・ディフージョン領域３
３のｎ+ 電極取出し領域４６がＡｌ配線４７によって接
続され、このＡｌ配線４７が出力増幅器３４に接続され
る。これによって、フローティング・ディフージョン領
域の容量と可変容量ダイオードの容量とが並列接続され
ることになる。尚、４８はｐ型のチャネルストップ領域
を示し、グランド電位（ＧＮＤ）が印加される。図３は
図１の出力部３２の等価回路を示す。
ｎ型領域４３とフローティング・ディフージョン領域３
３のｎ+ 電極取出し領域４６がＡｌ配線４７によって接
続され、このＡｌ配線４７が出力増幅器３４に接続され
る。これによって、フローティング・ディフージョン領
域の容量と可変容量ダイオードの容量とが並列接続され
ることになる。尚、４８はｐ型のチャネルストップ領域
を示し、グランド電位（ＧＮＤ）が印加される。図３は
図１の出力部３２の等価回路を示す。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正内容】
【００３６】出力増幅器３４のゲートに印加される入力
電圧Ｖinの変化に対する等価容量の変化を小さく出来る
ので、出力端子ｔ2 における出力信号Ｖ out の入力電圧
Ｖin（すなわち入射光量）に対するリニアリティーが良
くなる。即ち、図５の曲線がほぼ直線と近似出来る範囲
ではリニアリティーが良く、制御電圧Ｖが１０Ｖを超え
ると歪みが大きくなる。可変容量ダイオードを用いるこ
とにより、消費電力の増加がない。
電圧Ｖinの変化に対する等価容量の変化を小さく出来る
ので、出力端子ｔ2 における出力信号Ｖ out の入力電圧
Ｖin（すなわち入射光量）に対するリニアリティーが良
くなる。即ち、図５の曲線がほぼ直線と近似出来る範囲
ではリニアリティーが良く、制御電圧Ｖが１０Ｖを超え
ると歪みが大きくなる。可変容量ダイオードを用いるこ
とにより、消費電力の増加がない。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
Claims (3)
- 【請求項１】 電荷転送部の終段に接続された出力部の
電荷電圧変換部に、可変容量ダイオードが接続されて成
ることを特徴とする電荷転送装置。 - 【請求項２】 前記可変容量ダイオードの容量が外部か
ら制御されることを特徴とする請求項１に記載の電荷転
送装置。 - 【請求項３】 前記可変容量ダイオードの容量が前記出
力部からの出力信号によって制御されることを特徴とす
る請求項１に記載の電荷転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7311148A JPH09148563A (ja) | 1995-11-29 | 1995-11-29 | 電荷転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7311148A JPH09148563A (ja) | 1995-11-29 | 1995-11-29 | 電荷転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148563A true JPH09148563A (ja) | 1997-06-06 |
Family
ID=18013694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7311148A Pending JPH09148563A (ja) | 1995-11-29 | 1995-11-29 | 電荷転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148563A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006148284A (ja) * | 2004-11-17 | 2006-06-08 | Sony Corp | 固体撮像装置及び固体撮像装置の駆動方法 |
| JP2010003769A (ja) * | 2008-06-18 | 2010-01-07 | Nec Electronics Corp | 半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法 |
| JP2010003770A (ja) * | 2008-06-18 | 2010-01-07 | Nec Electronics Corp | 半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法 |
-
1995
- 1995-11-29 JP JP7311148A patent/JPH09148563A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006148284A (ja) * | 2004-11-17 | 2006-06-08 | Sony Corp | 固体撮像装置及び固体撮像装置の駆動方法 |
| JP2010003769A (ja) * | 2008-06-18 | 2010-01-07 | Nec Electronics Corp | 半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法 |
| JP2010003770A (ja) * | 2008-06-18 | 2010-01-07 | Nec Electronics Corp | 半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6946637B2 (en) | Image sensing device using MOS type image sensing elements | |
| KR100922931B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| US5192990A (en) | Output circuit for image sensor | |
| KR100262286B1 (ko) | 증폭형고체촬상소자 | |
| WO1992021151A2 (en) | HIGH-SPEED PERISTALTIC CCD IMAGER WITH GaAs FET OUTPUT | |
| US11336842B2 (en) | Imaging device | |
| US20230317746A1 (en) | Imaging device | |
| US6525355B2 (en) | Solid-state image sensor provided with divided photoelectric conversion part | |
| KR960002100B1 (ko) | 전하결합소자형 이미지센서 | |
| JP2001326343A (ja) | 固体撮像装置 | |
| US5905256A (en) | Imaging device including output amplifier circuit having variable GAIN BANDWIDTH PRODUCT | |
| KR20000010191A (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| KR20010061353A (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| JPH09148563A (ja) | 電荷転送装置 | |
| US6111281A (en) | Solid-state image-pickup device and MOS transistor having a reduced incidental capacitance | |
| WO1988002186A1 (en) | Output circuit for image sensor | |
| US11837668B2 (en) | Semiconductor element and semiconductor device | |
| US7362364B2 (en) | Solid-state image pickup device with photoelectric charge transferrer to a floating diffusion region | |
| KR20040093905A (ko) | 고감도 씨모스 이미지 센서의 단위화소 | |
| JP3428875B2 (ja) | 光電変換装置 | |
| KR100436060B1 (ko) | 전하운송효율을 높인 시모스 이미지센서 | |
| US20230171522A1 (en) | Light detection device and method for driving light sensor | |
| JP2017103429A (ja) | 撮像装置、および、撮像システム | |
| KR100710182B1 (ko) | 시모스 이미지 센서의 광차폐층 및 그의 제조방법 | |
| JP2024005702A (ja) | 半導体装置および機器 |