JPH09139944A - Coding method, coder, wavelet converter and wavelet inverse converter - Google Patents

Coding method, coder, wavelet converter and wavelet inverse converter

Info

Publication number
JPH09139944A
JPH09139944A JP24203596A JP24203596A JPH09139944A JP H09139944 A JPH09139944 A JP H09139944A JP 24203596 A JP24203596 A JP 24203596A JP 24203596 A JP24203596 A JP 24203596A JP H09139944 A JPH09139944 A JP H09139944A
Authority
JP
Japan
Prior art keywords
data
coefficient
storage means
memory
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP24203596A
Other languages
Japanese (ja)
Inventor
Shuhei Taniguchi
周平 谷口
Norio Aoki
則夫 青木
Hirotoshi Uehara
宏敏 上原
Shoichi Goto
昌一 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP24203596A priority Critical patent/JPH09139944A/en
Publication of JPH09139944A publication Critical patent/JPH09139944A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Color Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain an efficient coding method with a few memory capacity by storing 1st and 2nd code strings with hierarchy, based on priority given to the hierarchy. SOLUTION: RGB signals of an original image are given to a sampling means 400, in which the signals are sampled and stored in a field storage means 401. Then a color separate means 412 converts th stored signal into a YUV color signal and a coding section 413 applies wavelet conversion, quantization and variable length coding to the signals for each color component so as to generate 1st and 2nd code strings with hierarchy. Then the 1st and 2nd code strings are stored respectively to one and other sides of a memory area of a coding storage means 418 according to priority discriminated by a priority discrimination means 417. Thus, up to codes with lower priority are effectively packed in the code storage means 418 whose capacity is limited, the memory utilizing efficiency is improved in this coding method.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、静止画や映像信号
を高効率で符号化できる符号化方法および符号化装置に
関し、特にその符号量の制御を容易とし、符号化を実行
するのに用いるハードウエアを削減できるようにしたも
のに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a coding method and a coding apparatus capable of coding a still image or a video signal with high efficiency, and particularly, to facilitate control of the code amount and to perform coding. It relates to the thing that can reduce the hardware.

【０００２】また、本発明は、上述の符号化方法や符号
化装置において適用され、画像や音声のディジタルデー
タの高能率符号化を行うウエーブレット変換装置および
ウエーブレット逆変換装置に関し、特にその高速化およ
び省ハード化を実現できるようにしたものに関するもの
である。Further, the present invention is applied to the above-mentioned coding method and coding device, and relates to a wavelet transform device and a wavelet inverse transform device for performing high-efficiency coding of digital data of images and voices, and particularly to its high speed. The present invention relates to a device that can realize a reduction in cost and a reduction in hardware.

【０００３】[0003]

【従来の技術】一般に画像信号は情報量が非常に大きい
ため、記録または伝送するに際して情報量を圧縮する手
段がとられている。2. Description of the Related Art Generally, since an image signal has a very large amount of information, a means for compressing the amount of information is used when recording or transmitting.

【０００４】静止画や映像信号の高能率符号化の技術と
して、ＤＣＴ(Discrete Cosine Transformation)をベー
スとしたＪＰＥＧ（“ISO/IEC CD 10918-1 Digital Com
pression and Coding of Continuous-tone Still Image
s, Part 1: Requirements and guidelines" を参照）や
ＭＰＥＧ（“ISO/ICE 11172-2:1993 Information techn
ology - Coding of moving pictures and associated a
udio for digital storage media at up to about 1.5M
bit/s - Part 2 Video" を参照）が広く利用されてお
り、最近は信号を繰り返し帯域分割して、符号化するサ
ブバンド符号化が実用化に向けて提案、検討されてい
る。As a technique for highly efficient encoding of still images and video signals, JPEG (“ISO / IEC CD 10918-1 Digital Com” based on DCT (Discrete Cosine Transformation) is used.
pression and Coding of Continuous-tone Still Image
s, Part 1: Requirements and guidelines ") and MPEG (“ ISO / ICE 11172-2: 1993 Information techn
ology-Coding of moving pictures and associated a
udio for digital storage media at up to about 1.5M
bit / s-Part 2 Video ") is widely used, and recently, subband coding, in which signals are repeatedly band-divided and coded, has been proposed and studied for practical use.

【０００５】これら符号化方法はハフマンコードに代表
される可変長符号化を用いる場合がほとんどで、一般に
一画像や単位時間あたりの符号量は一定とはならない。In most of these encoding methods, variable length encoding represented by Huffman code is used, and in general, the amount of code per image or unit time is not constant.

【０００６】またこれら符号化方式を用いた符号は、磁
気メディアを利用した外部記憶装置に蓄積したり、様々
な通信回線を利用して伝送したりされており、符号量を
一定以下に制御する必要がある場合がほとんどである。Codes using these coding methods are stored in an external storage device using a magnetic medium or transmitted using various communication lines, and the code amount is controlled to be below a certain level. It is almost always necessary.

【０００７】例えばＭＰＥＧでは、生成した符号量に応
じて量子化因子を動的に変更して時間あたりの平均符号
量を制御する方式が実用化されている。[0007] For example, in MPEG, a method of dynamically changing the quantization factor according to the generated code amount and controlling the average code amount per time has been put into practical use.

【０００８】また、一般的にＪＰＥＧと呼ばれる符号化
方式（ＪＰＥＧの baseline 方式）では、符号化前に決
める Quantization table と Huffman table で画像毎
の符号量を決定する。Further, in the coding method generally called JPEG (JPEG baseline method), the code amount for each image is determined by a Quantization table and a Huffman table determined before encoding.

【０００９】さらにＪＰＥＧには階層符号化方式とし
て、ＤＣＴ係数の Progressive Coding や Hierarchica
l Progression が規定されている。これらの方式を用い
ると baseline 方式とほぼ同じ符号量で再生時の画質を
同じに保ちながら、階層再生が可能な符号を得ることが
できる。Further, as a hierarchical encoding method for JPEG, Progressive Coding of DCT coefficients and Hierarchica
l Progression is specified. By using these methods, it is possible to obtain codes capable of hierarchical reproduction while maintaining the same image quality during reproduction with the same code amount as the baseline method.

【００１０】また、サブバンド符号化においては低周波
成分から順に符号を生成することによって階層再生可能
な符号列を得ることができる。In subband coding, a code string that can be hierarchically reproduced can be obtained by sequentially generating codes from low frequency components.

【００１１】この従来のサブバンド符号化方式を図４６
を用いて説明する。図において、２０１は水平方向のハ
イパスフィルタ（以下、ＨＰＦと記す）、２０２は水平
方向のローパスフィルタ（以下、ＬＰＦと記す）、２０
３、２０４は水平方向に１／２に間引くダウンサンプル
フィルタ（以下、ＤＳＦと記す）、２０５、２０７は垂
直方向のＨＰＦ、２０６、２０８は垂直方向のＬＰＦ、
２０９、２１０、２１１、２１２は垂直方向に１／２に
間引くＤＳＦ、２１３は入力信号を選択する選択手段、
２１４は量子化手段、２１５は可変長符号化手段（以
下、ＶＬＣと記す）である。FIG. 46 shows this conventional subband coding system.
This will be described with reference to FIG. In the figure, 201 is a horizontal high-pass filter (hereinafter referred to as HPF), 202 is a horizontal low-pass filter (hereinafter referred to as LPF), 20
3, 204 are downsample filters (hereinafter referred to as DSFs) that are halved in the horizontal direction, 205 and 207 are HPFs in the vertical direction, 206 and 208 are LPFs in the vertical direction,
Reference numerals 209, 210, 211, and 212 denote vertical thinning-out DSFs, and 213 a selection means for selecting an input signal.
Reference numeral 214 is a quantizing means, and 215 is a variable length coding means (hereinafter referred to as VLC).

【００１２】次に、その動作について説明する。原画像
を入力ノード２００より入力して、ＨＰＦ２０１，ＬＰ
Ｆ２０２によりその水平方向の高域成分，低域成分をそ
れぞれ抽出し、これをＤＳＦ２０３，２０４により１／
２の間引きを行なう。そしてさらに、このＤＳＦ２０３
により間引かれた信号をＨＰＦ２０５，ＬＰＦ２０６に
よりその垂直方向の高域成分，低域成分をそれぞれ抽出
し、これをＤＳＦ２０９，２１０により１／２の間引き
を行なう。また、ＤＳＦ２０４により間引かれた信号を
ＨＰＦ２０７，ＬＰＦ２０８によりその垂直方向の高域
成分，低域成分をそれぞれ抽出し、これをＤＳＦ２１
１，２１２により１／２の間引きを行なうことにより、
４つのサブバンドＨＨ、ＨＬ、ＬＨ、ＬＬを生成する。Next, the operation will be described. The original image is input from the input node 200 and the HPF 201, LP is input.
The high frequency component and the low frequency component in the horizontal direction are respectively extracted by F202, and these are 1 /
Decimate two. And further, this DSF203
The HPF 205 and the LPF 206 respectively extract the high-frequency component and the low-frequency component in the vertical direction from the signal decimated by, and the decimating is performed by the DSFs 209 and 210. Further, the signals decimated by the DSF 204 are extracted by the HPF 207 and the LPF 208 to extract the high-frequency component and the low-frequency component in the vertical direction, respectively.
By thinning out 1/2 with 1,212,
Generate four subbands HH, HL, LH, LL.

【００１３】ここでサブバンドを表す記号はＨＰＦ、Ｌ
ＰＦを施した順にフィルタの頭文字を左から並べたもの
である（以下、同様の記法を行なう。例えばＬＨは最初
に水平方向のＬＰＦを施し１／２の間引きを行った後、
垂直方向のＨＰＦを施し１／２の間引きを行なうことに
よって得られるサブバンドを表す）。これら４つのサブ
バンドＨＨ、ＨＬ、ＬＨ、ＬＬはそれぞれ垂直・水平方
向の１／２間引きを行なっているので、原画像に比べて
その画素数が１／４になっており、これらを合わせる
と、原画像の大きさに等しくなる。選択手段２１３はＬ
Ｌ、ＬＨ、ＨＬ、ＨＨの順にＤＳＦ２１２，２１１，２
１０，２０９が出力するサブバンドを出力し、量子化手
段２１４はサブバンド毎にサブバンドに応じた量子化因
子でこれを量子化し、ＶＬＣ２１５はその量子化したサ
ブバンド毎にそれぞれを可変長符号化してノード２１６
より出力する。Here, the symbols representing the subbands are HPF, L
The filter initials are arranged from the left in the order in which PF is applied. (Hereinafter, similar notation is performed. For example, LH is first subjected to horizontal LPF and decimated to 1/2.
Representing a subband obtained by applying HPF in the vertical direction and decimation by 1/2). Since these four sub-bands HH, HL, LH, and LL are each thinned out in the vertical and horizontal directions, the number of pixels is 1/4 that of the original image. , Equal to the size of the original image. The selection means 213 is L
L, LH, HL, HH in this order DSF 212, 211, 2
10, 209 outputs the sub-bands, the quantizing means 214 quantizes the sub-bands by a quantization factor according to the sub-bands, and the VLC 215 quantizes each of the quantized sub-bands with a variable length code. Node 216
Output more.

【００１４】前記量子化では高い周波数ほど大きな量子
化を行なうのが一般的である。このためＶＬＣ２１５で
生成する可変長符号はＬＬ成分がもっとも多く、ＨＨ成
分が少なくなる傾向にある。In the above-mentioned quantization, generally, the higher the frequency, the greater the quantization. Therefore, the variable length code generated by the VLC 215 tends to have the most LL components and the least HH components.

【００１５】そして、このサブバンドＬＬは原画像を垂
直・水平方向にＬＰＦを施し、１／２間引きを行なった
ものであるから原画像の縮小画となる。The sub-band LL is a reduced image of the original image because it is obtained by subjecting the original image to LPF in the vertical and horizontal directions and decimating the original image.

【００１６】上記で説明したサブバンド方式で符号化し
た画像に対し復号化を施す場合、まず、ＬＬ成分の符号
のみが存在し、ＬＨ、ＨＬ、ＨＨ成分の係数は全て０と
みなして上記サブバンド符号化した画像の復号化を行な
う。次にＬＬ、ＬＨ成分の符号のみで、ＨＬ、ＨＨ成分
の係数を全て０とみなして上記サブバンド符号化した画
像の復号化を行なう。以下、この操作を繰り返すことに
よって、サブバンド符号化においては階層的再生が可能
となる。When decoding an image coded by the sub-band method described above, first, only the code of the LL component exists, and the coefficients of the LH, HL, and HH components are all considered to be 0, and Decodes a band-encoded image. Next, with the codes of the LL and LH components alone, the coefficients of the HL and HH components are all regarded as 0, and the sub-band coded image is decoded. Hereinafter, by repeating this operation, hierarchical reproduction is possible in subband coding.

【００１７】ところで、このサブバンド符号化方式はウ
エーブレット変換と呼ばれるものであり、上述のよう
に、画像信号を低域と高域の２つの周波数帯域に分割
し、さらに低域側の帯域を再帰的に周波数分割を行なう
ものである。これは、一般的に画像データはその低周波
成分が多くの情報量を持っているという性質を利用して
いる。By the way, this sub-band coding method is called a wavelet transform, and as described above, an image signal is divided into two frequency bands, a low frequency band and a high frequency band, and a band on the low frequency side is further divided. Frequency division is performed recursively. This utilizes the property that the low frequency component of image data generally has a large amount of information.

【００１８】以下に、この従来のウエーブレット変換装
置について、図４７，図４８を参照して説明する。図４
７はウエーブレット変換における周波数分割を行なうた
めのブロック図であり、図４８はウエーブレット変換後
の画像信号の周波数分割例を示している。The conventional wavelet converter will be described below with reference to FIGS. 47 and 48. FIG.
7 is a block diagram for performing frequency division in wavelet transform, and FIG. 48 shows an example of frequency division of an image signal after wavelet transform.

【００１９】図４７は、図４８に示すように一枚の画像
データを１０の帯域に周波数分割している。図４７にお
いて、１３１，１３５，１３９，１４３，１４７，１５
１，１５５，１５９，１６３は一次元のハイパスフィル
タ（以下、ＨＰＦと言う）、１３２，１３６，１４０，
１４４，１４８，１５２，１５６，１６０，１６４は一
次元のローパスフィルタ（以下、ＬＰＦと言う）、１３
３，１３７，１４１，１４５，１４９，１５３，１５
７，１６１，１６５および１３４，１３８，１４２，１
４６，１５０，１５４，１５８，１６２，１６６はそれ
ぞれ上記ＬＰＦおよび上記ＨＰＦにより周波数分割した
信号を２：１に間引くサブサンプラである。In FIG. 47, one piece of image data is frequency-divided into 10 bands as shown in FIG. In FIG. 47, 131, 135, 139, 143, 147, 15
1, 155, 159, 163 are one-dimensional high-pass filters (hereinafter referred to as HPF), 132, 136, 140,
144, 148, 152, 156, 160, 164 are one-dimensional low-pass filters (hereinafter referred to as LPFs), 13
3,137,141,145,149,153,15
7,161,165 and 134,138,142,1
Reference numerals 46, 150, 154, 158, 162 and 166 are sub-samplers for thinning out the signals frequency-divided by the LPF and HPF in a ratio of 2: 1.

【００２０】次に動作について説明する。まず、入力画
像Ｉ１の水平ラインデータＬ１をＨＰＦ１３１とＬＰＦ
１３２により周波数分割し、さらにサブサンプラ１３３
と１３４により高周波成分Ｌ１’と低周波成分Ｌ１”に
帯域分割する。同様の処理を入力画像Ｉ１全体に施すこ
とで、高周波成分の帯域データＩ２と低周波成分の帯域
データＩ３とに分割する。Next, the operation will be described. First, the horizontal line data L1 of the input image I1 is converted into the HPF 131 and the LPF.
Frequency division by 132, and further sub-sampler 133
And 134 to divide the band into a high frequency component L1 ′ and a low frequency component L1 ″. By applying the same processing to the entire input image I1, the high frequency component band data I2 and the low frequency component band data I3 are divided.

【００２１】次に帯域データＩ２の垂直ラインデータを
ＨＰＦ１３５とＬＰＦ１３６により周波数分割し、さら
にサブサンプラ１３７と１３８により高周波成分ＨＨ
（Ｆ１）と低周波成分ＨＬ（Ｆ２）とに帯域分割する。
同様の処理を入力画像Ｉ３に施すことで、これを帯域分
割して高周波成分ＬＨ（Ｆ３）と低周波成分のＬＬ（Ｆ
４）を生成する。Next, the vertical line data of the band data I2 is frequency-divided by the HPF 135 and LPF 136, and the high-frequency component HH is further divided by the subsamplers 137 and 138.
The band is divided into (F1) and the low frequency component HL (F2).
By applying the same processing to the input image I3, the input image I3 is band-divided and the high frequency component LH (F3) and the low frequency component LL (F
4) is generated.

【００２２】次に、この帯域データＬＬ（＝Ｉ４）につ
いて同様に、水平方向、垂直方向に帯域分割することに
より、帯域データＩ５の高周波成分ＬＬＨＨ（Ｆ４）と
低周波成分ＬＬＨＬ（Ｆ５）および帯域データＩ６の高
周波成分ＬＬＬＨ（Ｆ６）と低周波成分ＬＬＬＬを生成
する。Next, the band data LL (= I4) is similarly band-divided in the horizontal and vertical directions to obtain a high frequency component LLHH (F4) and a low frequency component LLHL (F5) of the band data I5 and a band. The high frequency component LLLH (F6) and the low frequency component LLLL of the data I6 are generated.

【００２３】以下、この帯域データＬＬＬＬ（＝Ｉ７）
に対して同様の処理を行うことにより、帯域データＩ８
の高周波成分ＬＬＬＬＨＨ（Ｆ７）と低周波成分ＬＬＬ
ＬＨＬ（Ｆ８）および帯域データＩ９の高周波成分ＬＬ
ＬＬＬＨ（Ｆ９）と低周波成分ＬＬＬＬＬＬ（＝Ｉ１
０）を生成する。Hereinafter, this band data LLLL (= I7)
By performing the same processing for the band data I8
High frequency component LLLLHH (F7) and low frequency component LLL
LHL (F8) and high frequency component LL of band data I9
LLLH (F9) and low frequency component LLLLLLL (= I1
0).

【００２４】この一連の帯域分割処理により、入力画像
は図４８に示すように１０帯域の周波数分割したデータ
に変換することができ、ウエーブレット変換を行なうこ
とができる。By this series of band division processing, the input image can be converted into frequency-divided data of 10 bands as shown in FIG. 48, and wavelet conversion can be performed.

【００２５】このウエーブレット変換装置は、図４６の
装置において得られた４つのサブバンドＨＨ、ＨＬ、Ｌ
Ｈ、ＬＬのうち、ＬＬ成分をさらに周波数分割して１０
のサブバンドに帯域分割するようにしたものである。This wavelet transform device has four sub-bands HH, HL and L obtained in the device of FIG.
Of H and LL, the LL component is further frequency-divided into 10
The band is divided into sub-bands.

【００２６】[0026]

【発明が解決しようとする課題】従来の符号化方法は以
上のように構成されているが、ＭＰＥＧで用いられてい
る量子化因子の動的変更は実時間符号化を行なう場合、
複雑な手順を踏まなければならない。また単位時間あた
りの符号量を一定とする場合の単位時間が短くなれば符
号量制御は難しくなる。The conventional coding method is configured as described above. However, the dynamic change of the quantization factor used in MPEG is as follows.
There are complicated steps to take. Further, if the unit time is short when the code amount per unit time is constant, it becomes difficult to control the code amount.

【００２７】また、ＪＰＥＧの Progressive Coding で
は予め全てのブロックをＤＣＴにより変換する必要があ
り、また Hierarchical Progression を用いると、低解
像度画像を保持する一時記憶メモリやＤＳＦが必要であ
り、ＤＣＴ演算回数も増加する。In JPEG Progressive Coding, all blocks must be converted by DCT in advance. If Hierarchical Progression is used, a temporary storage memory and DSF for holding a low resolution image are required, and the number of DCT calculations is also increased. To increase.

【００２８】さらに、一般にカラー画像はこれを複数の
色成分に分け、それぞれの色成分毎に符号化を行なって
いる。このため、階層再生を可能とするためには複数の
色成分の符号化を同時に行なうか、色毎に生成した符号
を並べ変える必要があるので、相応のメモリが必要とな
る。Further, in general, a color image is divided into a plurality of color components, and each color component is encoded. Therefore, in order to enable the hierarchical reproduction, it is necessary to simultaneously encode a plurality of color components or rearrange the codes generated for each color, so that a corresponding memory is required.

【００２９】この発明は、上記のような従来のものの問
題点を解決するためになされたもので、少ないメモリ量
にて効率よく符号化を行うことが可能な符号化方法およ
び符号化装置を提供することを目的とする。The present invention has been made to solve the above-mentioned problems of the conventional ones, and provides an encoding method and an encoding device capable of efficiently performing encoding with a small memory amount. The purpose is to do.

【００３０】また、従来の符号化方法および符号化装置
に適用されるウエーブレット変換装置は上述のように構
成されているが、これはその基本方式通りに実現されて
いるために、以下に述べるような２つの問題点があっ
た。The wavelet transform device applied to the conventional coding method and coding device is constructed as described above. Since this is realized according to its basic method, it will be described below. There were two problems.

【００３１】その一つはＨＰＦ、ＬＰＦを用いて帯域分
割処理を行ない、この周波数分割した後の変換データを
保持するための処理において、Ｉ１〜Ｉ１０までのデー
タ量が互いに異なるため、装置全体をハードウェア化す
るとシーケンス制御が複雑になり、かつハードウェア規
模が大きくなる，というものである。One of them is to perform band division processing using HPF and LPF, and in the processing for holding the converted data after frequency division, since the data amounts I1 to I10 are different from each other, the whole apparatus is When hardware is used, sequence control becomes complicated and the hardware scale increases.

【００３２】もう一つはウエーブレット変換したＦ１〜
Ｆ９とＩ１０のデータを、図４８のような１枚の画像変
換データにするために要する処理速度の問題である。実
時間でウエーブレット変換を行なう場合、Ｆ１〜Ｆ９と
いったバラバラに存在する帯域分割データを転送するこ
とは、大きな制約となる，というものである。The other is wavelet transformed F1.
The problem is the processing speed required to convert the F9 and I10 data into one image conversion data as shown in FIG. In the case of performing wavelet conversion in real time, it is a big limitation to transfer the band division data, which exist in different ways such as F1 to F9.

【００３３】また、これらの問題点から類推されるよう
に、ウエーブレット逆変換に関しても同様の問題が存在
する。Further, as inferred from these problems, there is a similar problem regarding the wavelet inverse transformation.

【００３４】本発明は上記のような問題点を解決するた
めになされたもので、ウエーブレット変換を実現するた
めのハードウェアの規模、および変換速度の問題を解決
できるウエーブレット変換装置およびウエーブレット逆
変換装置を提供することを目的とする。The present invention has been made to solve the above problems, and a wavelet conversion device and a wavelet capable of solving the problems of the scale of hardware for realizing wavelet conversion and the conversion speed. It is an object to provide an inverse conversion device.

【００３５】[0035]

【課題を解決するための手段】この発明の請求項１の符
号化方法は、符号化すべきデータに対し階層符号化を行
ない、それぞれ階層を有する第１および第２の符号列を
生成する階層符号化ステップと、該階層符号化ステップ
により生成した第１および第２の符号列を、前記階層に
与えられた優先順位に基づいて、連続してアドレスが付
された記憶手段のメモリ領域の一方および他方からそれ
ぞれ格納する格納制御を行う記憶ステップと、該記憶ス
テップの格納制御を実行する過程で格納すべきメモリ領
域に重複が生じた場合、該時点で高い優先順位を有する
側の符号列の階層を、他方の符号列に優先して格納する
優先判定ステップとを含むようにしたものである。A coding method according to claim 1 of the present invention is a hierarchical code for performing hierarchical coding on data to be coded and generating first and second code strings each having a hierarchy. The encoding step and the first and second code strings generated by the layer encoding step, based on the priority given to the layer, one of the memory areas of the storage means to which addresses are consecutively assigned, When a storage step for performing storage control to store from the other side and a memory area to be stored in the process of executing the storage control of the storage step overlap, the hierarchy of the code string having the higher priority at that time Is stored with priority over the other code string.

【００３６】また、この発明の請求項２の符号化方法
は、請求項１の符号化方法において、前記記憶ステップ
は前記記憶手段に対し先に前記第１の符号列を格納し、
次に前記第２の符号列を格納するものであり、前記優先
判定ステップは前記第２の符号列の階層より前記優先順
位の低い前記第１の符号列の階層を判定するとともに、
前記第２の符号列を格納するメモリ領域が不足する場
合、当該判定した第１の符号列の階層を第２の符号列の
階層により上書きするようにしたものである。According to a second aspect of the present invention, in the encoding method of the first aspect, the storage step stores the first code string in the storage means in advance.
Next, the second code sequence is stored, and the priority determination step determines the layer of the first code sequence having a lower priority than the layer of the second code sequence,
When the memory area for storing the second code string is insufficient, the determined hierarchy of the first code string is overwritten by the hierarchy of the second code string.

【００３７】また、この発明の請求項３の符号化方法
は、符号化すべきデータに対し階層符号化を行ない、そ
れぞれ階層を有する２つ以上の符号列を生成する階層符
号化ステップと、前記生成した各々の符号列の最も優先
順位の高い階層を記憶手段に格納するとともにそれ以外
の階層を一時記憶手段に格納するように制御する記憶制
御ステップと、前記記憶手段に空きメモリ領域が存在す
る場合、前記一時記憶手段よりそれぞれの符号列の階層
をその優先順位に基づいて前記記憶手段に転送する転送
判定ステップとを含むようにしたものである。Further, the encoding method according to claim 3 of the present invention comprises a hierarchical encoding step of performing hierarchical encoding on the data to be encoded and generating two or more code strings each having a hierarchy, and the generation. And a storage control step of controlling so that the highest priority hierarchy of each code string is stored in the storage means and the other hierarchies in the temporary storage means, and when there is an empty memory area in the storage means. , A transfer determination step of transferring the hierarchy of each code string from the temporary storage means to the storage means based on the priority order thereof.

【００３８】また、この発明の請求項４の符号化方法
は、請求項１ないし３のいずれかの符号化方法におい
て、前記記憶手段の連続するメモリ領域から予め定めた
大きさのメモリ領域を割り当てる領域管理ステップと、
前記割り当てたメモリ領域に複数の前記符号列を格納す
る前記記憶ステップと、前記格納した複数の符号列の間
に生じた空きメモリ領域を、当該いずれか一方の符号列
を転送することで詰める転送ステップと、前記割り当て
たメモリ領域で格納に使用しなかったメモリ領域を回収
するステップとを含むようにしたものである。A coding method according to a fourth aspect of the present invention is the coding method according to any one of the first to third aspects, wherein a memory area of a predetermined size is allocated from the continuous memory areas of the storage means. Area management step,
The storage step of storing a plurality of the code strings in the allocated memory area, and the transfer in which the empty memory area generated between the stored code strings is packed by transferring one of the code strings. And a step of collecting a memory area which is not used for storage in the allocated memory area.

【００３９】また、この発明の請求項５の符号化方法
は、映像信号のフィールドを指定する時間間隔でサンプ
リングするサンプリングステップと、該サンプリングス
テップによりサンプリングされた映像信号データに対し
請求項３または４記載の符号化方法により階層符号化を
行う階層符号化ステップと、該階層符号化ステップによ
り使用したメモリ量を算出するメモリ量算出ステップ
と、該メモリ量算出ステップにより算出したメモリ量が
予め定める下限値以下の場合前記下限値に切り上げる切
り上げステップと、前記メモリ量算出ステップにより算
出したメモリ量に比例したフィールド間隔を算出するフ
ィールド間隔算出ステップと、該フィールド間隔算出ス
テップにより算出したフィールド間隔を前記サンプリン
グステップに対し指定するステップとを含むようにした
ものである。The encoding method according to claim 5 of the present invention is the encoding step according to claim 3 or 4 for the sampling step of sampling the field of the video signal at a designated time interval, and the video signal data sampled by the sampling step. A hierarchical coding step of performing hierarchical coding by the described coding method, a memory amount calculation step of calculating a memory amount used in the hierarchical coding step, and a lower limit of the memory amount calculated by the memory amount calculation step set in advance. If the value is less than or equal to a value, rounding up to the lower limit, a field interval calculating step of calculating a field interval proportional to the memory amount calculated in the memory amount calculating step, and a field interval calculated in the field interval calculating step Specified for step That it is obtained to include the steps.

【００４０】また、この発明の請求項６の符号化方法
は、請求項５の符号化方法において、前記切り上げステ
ップで切り上げを行ったことを検出する切り上げ検出ス
テップと、該切り上げ検出ステップにより切上げを検出
した場合、符号量が増大するように前記階層符号化の調
整を行なう調整ステップとを含むようにしたものであ
る。The encoding method according to claim 6 of the present invention is the encoding method according to claim 5, wherein a rounding-up detection step of detecting that rounding up has been performed in the rounding up step and rounding up by the rounding up detection step are performed. When it is detected, an adjustment step of adjusting the above-mentioned hierarchical coding so as to increase the code amount is included.

【００４１】また、この発明の請求項７の符号化装置
は、符号化すべきデータに対し階層符号化を行ない、そ
れぞれ階層を有する第１および第２の符号列を生成する
階層符号化手段と、該階層符号化手段により生成した第
１および第２の符号列を、前記階層に与えられた優先順
位に基づいて、連続してアドレスが付された記憶手段の
メモリ領域の一方および他方からそれぞれ格納する格納
制御を行う記憶制御手段と、該記憶制御手段の格納制御
を実行する過程で格納すべきメモリ領域に重複が生じた
場合、該時点で高い優先順位を有する側の符号列の階層
を、他方の符号列に優先して格納する優先判定手段とを
備えるようにしたものである。Further, the encoding device according to claim 7 of the present invention performs hierarchical encoding on the data to be encoded, and produces a first and second code sequence having respective hierarchies. The first and second code strings generated by the hierarchical encoding means are respectively stored from one and the other memory areas of the storage means, which are consecutively addressed, based on the priority given to the hierarchy. When there is an overlap between the storage control unit that performs the storage control and the memory area to be stored in the process of executing the storage control of the storage control unit, the hierarchy of the code string on the side having the higher priority at that time The other code string is provided with priority determination means for storing the code string with priority.

【００４２】また、この発明の請求項８の符号化装置
は、請求項７の符号化装置において、前記記憶制御手段
は前記記憶手段に対し先に前記第１の符号列を格納し、
次に前記第２の符号列を格納するものであり、前記優先
判定手段は前記第２の符号列の階層より前記優先順位の
低い前記第１の符号列の階層を判定するとともに、前記
第２の符号列を格納するメモリ領域が不足する場合、当
該判定した第１の符号列の階層を第２の符号列の階層に
より上書きするものとしたものである。Further, an encoding apparatus according to claim 8 of the present invention is the encoding apparatus according to claim 7, wherein the storage control means stores the first code string in the storage means in advance.
Next, the second code sequence is stored, and the priority determination means determines the layer of the first code sequence having a lower priority than the layer of the second code sequence and the second code sequence. When the memory area for storing the code string is insufficient, the determined hierarchy of the first code string is overwritten by the hierarchy of the second code string.

【００４３】また、この発明の請求項９の符号化装置
は、符号化すべきデータに対し階層符号化を行ない、そ
れぞれ階層を有する２つ以上の符号列を生成する階層符
号化手段と、前記生成した各々の符号列の最も優先順位
の高い階層を記憶手段に格納するとともにそれ以外の階
層を一時記憶手段に格納するよう制御する記憶制御手段
と、前記記憶手段に空きメモリ領域が存在する場合、前
記一時記憶手段よりそれぞれの符号列の階層をその優先
順位に基づいて前記記憶手段に転送する転送判定手段と
を備えるようにしたものである。Further, an encoding apparatus according to claim 9 of the present invention performs hierarchical encoding on the data to be encoded, and produces a hierarchical encoding means for producing two or more code strings each having a hierarchy, and the producing means. In the case where there is a free memory area in the storage means and storage control means for controlling to store the highest priority hierarchy of each of the code sequences stored in the storage means and the other hierarchy in the temporary storage means, And a transfer determination means for transferring the hierarchy of each code string from the temporary storage means to the storage means based on the priority order.

【００４４】また、この発明の請求項１０の符号化装置
は、請求項７ないし９の符号化装置において、前記記憶
手段の連続するメモリ領域から予め定めた大きさのメモ
リ領域を割り当てる領域管理手段と、前記格納した複数
の符号列の間に生じた空きメモリ領域を、当該いずれか
一方の符号列を転送することで詰める転送手段と、前記
割り当てたメモリ領域で格納に使用しなかったメモリ領
域を回収する領域回収手段とを備え、前記記憶制御手段
は、前記割り当てたメモリ領域に複数の前記符号列を格
納するものとしたものである。According to a tenth aspect of the present invention, in the encoding device of the seventh to ninth aspects, the area managing means for allocating a memory area of a predetermined size from the continuous memory areas of the storage means. And a transfer means for filling an empty memory area generated between the stored code strings by transferring one of the code strings, and a memory area not used for storage in the allocated memory area. Area recovery means for recovering the code sequence, and the storage control means stores a plurality of the code strings in the allocated memory area.

【００４５】また、この発明の請求項１１の符号化装置
は、映像信号のフィールドを指定する時間間隔でサンプ
リングするサンプリング手段と、該サンプリング手段に
よりサンプリングされた映像信号データに対し請求項９
または１０記載の符号化装置と同じ動作により階層符号
化を行う階層符号化手段と、該階層符号化手段により使
用したメモリ量を算出するメモリ量算出手段と、該メモ
リ量算出手段により算出したメモリ量が予め定める下限
値以下の場合前記下限値に切り上げる切り上げ手段と、
前記メモリ量算出手段により算出したメモリ量に比例し
たフィールド間隔を算出するフィールド間隔算出手段
と、該フィールド間隔算出手段により算出したフィール
ド間隔を前記サンプリング手段に対し指定するフィール
ド間隔指定手段とを備えるようにしたものである。The encoding apparatus according to claim 11 of the present invention is characterized in that the sampling means for sampling the field of the video signal at a designated time interval and the video signal data sampled by the sampling means.
Alternatively, a hierarchical coding unit that performs hierarchical coding by the same operation as the coding device described in 10, a memory amount calculation unit that calculates a memory amount used by the hierarchical coding unit, and a memory calculated by the memory amount calculation unit If the amount is less than or equal to a predetermined lower limit value, rounding up means to round up to the lower limit value,
A field interval calculating unit for calculating a field interval proportional to the memory amount calculated by the memory amount calculating unit, and a field interval specifying unit for specifying the field interval calculated by the field interval calculating unit to the sampling unit. It is the one.

【００４６】また、この発明の請求項１２の符号化装置
は、請求項１１の符号化装置において、前記切り上げ手
段で切り上げを行ったことを検出する切り上げ検出手段
と、該切り上げ検出手段により切上げを検出した場合、
符号量が増大するように前記階層符号化の調整を行なう
符号化調整手段とを備えるようにしたものである。According to a twelfth aspect of the present invention, in the encoding device according to the eleventh aspect, the round-up detecting means for detecting that the round-up means has rounded up, and the round-up detecting means for rounding up. If detected,
A coding adjustment means for adjusting the hierarchical coding is provided so as to increase the code amount.

【００４７】また、この発明の請求項１３のウエーブレ
ット変換装置は、入力データを２画素毎順番にシフトし
少なくとも２画素分のデータを蓄積するシフトレジスタ
手段と、前記シフトレジスタ手段の低周波成分を取り出
して出力するローパスフィルタ手段と、前記シフトレジ
スタ手段の高周波成分を取り出して出力するハイパスフ
ィルタ手段と、前記ローパスフィルタ手段と前記ハイパ
スフィルタ手段の出力値である係数データを蓄積するた
めのデータ記憶手段と、ウエーブレット変換のためのシ
ーケンス制御を行なう主制御手段とを備え、該主制御手
段は、前記データ記憶手段内のデータを前記シフトレジ
スタ手段で１／２のサブサンプルを行ない、前記ローパ
スフィルタ手段と前記ハイパスフィルタ手段を用いて周
波数分割した係数データを前記データ記憶手段に蓄積す
る処理を、周波数帯域毎に前記データ記憶手段内のアド
レスと処理サイズを制御して繰り返し行わしめることに
より、前記入力データの周波数分割を行うようにしたも
のである。According to a thirteenth aspect of the present invention, in the wavelet conversion device, shift register means for sequentially shifting input data every two pixels and accumulating data for at least two pixels, and low frequency components of the shift register means. , Low-pass filter means for taking out and outputting the high-frequency component of the shift register means, high-pass filter means for taking out and outputting the high-frequency component of the shift register means, and data storage for accumulating coefficient data as output values of the low-pass filter means and the high-pass filter means. Means and a main control means for performing a sequence control for wavelet conversion, the main control means performing 1/2 sub-sampling of the data in the data storage means by the shift register means, Coefficients frequency-divided using the filter means and the high-pass filter means The process of accumulating the data in the data storage means is performed repeatedly by controlling the address and the processing size in the data storage means for each frequency band, thereby performing frequency division of the input data. is there.

【００４８】また、この発明の請求項１４のウエーブレ
ット変換装置は、請求項１３のウエーブレット変換装置
において、前記ローパスフィルタ手段の出力値である低
域係数データと前記ハイパスフィルタ手段の出力値であ
る高域係数データをそれぞれ格納するための、高速バー
スト転送が可能な係数ラインメモリと、該係数ラインメ
モリの出力データを、ライン単位で前記データ記憶手段
に転送するとともに前記データ記憶手段内のデータを前
記シフトレジスタ手段に転送するダイレクトメモリアク
セス手段とを備え、前記主制御手段は、前記ダイレクト
メモリアクセス手段に対して制御命令を発し、該ダイレ
クトメモリアクセス手段が、前記データ記憶手段内のデ
ータを前記シフトレジスタ手段で１／２のサブサンプル
を行ない、前記ローパスフィルタ手段と前記ハイパスフ
ィルタ手段を用いて周波数分割した係数データを前記デ
ータ記憶手段に蓄積する処理を行うとともに、該処理
を、周波数帯域毎に前記データ記憶手段内のアドレスと
処理サイズを制御して繰り返し行なうことにより、前記
入力データの周波数分割を行うようにしたものである。According to a fourteenth aspect of the present invention, in the wavelet transformation device of the thirteenth aspect, the low pass coefficient data which is the output value of the low pass filter means and the output value of the high pass filter means are used. A coefficient line memory capable of high-speed burst transfer for storing certain high-frequency coefficient data, and output data of the coefficient line memory are transferred to the data storage means line by line and data in the data storage means To the shift register means, the main control means issues a control command to the direct memory access means, and the direct memory access means transfers the data in the data storage means. The shift register means performs 1/2 sub-sampling, A process of storing coefficient data frequency-divided by the pass filter unit and the high-pass filter unit in the data storage unit is performed, and the process is performed by controlling an address and a processing size in the data storage unit for each frequency band. The frequency division of the input data is performed by repeatedly performing the above.

【００４９】また、この発明の請求項１５のウエーブレ
ット変換装置は、請求項１４のウエーブレット変換装置
において、メモリアレイ上の水平方向と垂直方向のデー
タの高速バースト転送が可能な係数記憶手段と、前記係
数ラインメモリのデータ転送先を前記データ記憶手段と
前記係数記憶手段のなかから選択する切替え手段とを備
え、前記主制御手段は、前記ダイレクトメモリアクセス
手段に対して制御命令を発するともに、入力データを周
波数分割した低域または高域係数データの一方を、前記
係数ラインメモリに保持し、もう一方を前記ダイレクト
メモリアクセス手段により前記係数記憶手段に直接バー
スト転送した後、前記係数ラインメモリに保持した係数
データを前記係数記憶手段に転送する処理を行うととも
に、該処理を、周波数帯域毎に前記係数記憶手段のアド
レスと処理サイズを制御して、繰り返し行なうことによ
り、前記入力データの周波数分割するようにしたもので
ある。A wavelet conversion apparatus according to a fifteenth aspect of the present invention is the wavelet conversion apparatus according to the fourteenth aspect, further comprising coefficient storage means capable of high-speed burst transfer of data in the horizontal and vertical directions on the memory array. And a switching means for selecting a data transfer destination of the coefficient line memory from the data storage means and the coefficient storage means, the main control means issuing a control command to the direct memory access means, One of low-frequency or high-frequency coefficient data obtained by frequency-dividing the input data is held in the coefficient line memory, and the other is directly burst-transferred to the coefficient storage means by the direct memory access means, and then stored in the coefficient line memory. The held coefficient data is transferred to the coefficient storage means, and the processing is And controls the address and the processing size of the coefficient storage means at intervals of several bands, by repeating, in which so as to frequency division of the input data.

【００５０】また、この発明の請求項１６のウエーブレ
ット変換装置は、請求項１５のウエーブレット変換装置
において、前記ローパスフィルタ手段と前記ハイパスフ
ィルタ手段に入力するデータを、前記データ記憶手段と
前記係数記憶手段から選択する選択手段を備え、前記主
制御手段は、前記ダイレクトメモリアクセス手段に対し
て制御命令を発し、前記係数記憶手段の水平または垂直
方向の係数データを周波数分割し、得た係数データをそ
れぞれ前記係数ラインメモリに転送した後、前記ダイレ
クトメモリアクセス手段は、前記係数ラインメモリに格
納してある係数データを順番に前記係数記憶手段にバー
スト転送するようにしたものである。According to a sixteenth aspect of the present invention, in the wavelet transformation device of the fifteenth aspect, the data input to the low-pass filter means and the high-pass filter means is stored in the data storage means and the coefficient. The main control means issues a control command to the direct memory access means, frequency-divides horizontal or vertical coefficient data of the coefficient storage means, and obtains coefficient data. Are transferred to the coefficient line memory, respectively, and then the direct memory access means sequentially transfers the coefficient data stored in the coefficient line memory to the coefficient storage means in burst.

【００５１】また、この発明の請求項１７のウエーブレ
ット変換装置は、請求項１３ないし１６のいずれかのウ
エーブレット変換装置において、前記ローパスフィルタ
手段および前記ハイパスフィルタ手段は、ＳＳＫＦ(Sym
metric Short Kernel Filter) により実現したものであ
る。According to a seventeenth aspect of the present invention, in the wavelet transformation device according to any one of the thirteenth to sixteenth aspects, the low-pass filter means and the high-pass filter means are SSKF (Sym
It is realized by the metric Short Kernel Filter).

【００５２】また、この発明の請求項１８のウエーブレ
ット変換装置は、請求項１３ないし１７のいずれかのウ
エーブレット変換装置において、前記ローパスフィルタ
手段と前記ハイパスフィルタ手段の入力データに対し１
ビットの上位拡張ビットを設ける符号拡張手段を備え、
前記ローパスフィルタ手段と前記ハイパスフィルタ手段
はその入力データに比べて精度を上位に１ビット拡張し
てフィルタ演算するようにしたものである。A wavelet converter according to a eighteenth aspect of the present invention is the wavelet converter according to any one of the thirteenth to seventeenth aspects, in which 1 is applied to input data of the low-pass filter means and the high-pass filter means.
A sign extension means for providing an upper extension bit of the bit,
The low-pass filter means and the high-pass filter means are so constructed that the precision is expanded by 1 bit higher than that of the input data to perform a filter operation.

【００５３】また、この発明の請求項１９のウエーブレ
ット逆変換装置は、入力データを２画素毎順番にシフト
し少なくとも２画素分のデータを蓄積するシフトレジス
タ手段と、前記シフトレジスタ手段の出力データを復号
化して奇数番目の復号係数データを出力する第１の復号
フィルタ手段と、前記シフトレジスタ手段の出力データ
を復号化して偶数番目の復号係数データを出力する第２
の復号フィルタ手段と、前記第１の復号フィルタ手段と
前記第２の復号フィルタ手段の出力値である復号係数デ
ータを蓄積するためのデータ記憶手段と、ウエーブレッ
ト逆変換のためのシーケンス制御を行なう主制御手段と
を備え、該主制御手段は、前記データ記憶手段内のデー
タを前記シフトレジスタ手段でバッファし、前記復号フ
ィルタ手段を用いて復号化しアップサンプルした係数デ
ータを前記データ記憶手段に蓄積する処理を、周波数帯
域毎に前記データ記憶手段内のアドレスと処理サイズを
制御して繰り返し行わしめることにより、前記入力デー
タのウエーブレット逆変換を行うようにしたものであ
る。According to a nineteenth aspect of the present invention, in the wavelet inverse transformation device, shift register means for shifting input data in order every two pixels and accumulating data for at least two pixels, and output data of the shift register means. And a second decoding filter means for decoding the odd-numbered decoded coefficient data and a second decoding filter means for decoding the output data of the shift register means and outputting the even-numbered decoded coefficient data.
Decoding filter means, data storage means for accumulating decoding coefficient data which is the output value of the first decoding filter means and the second decoding filter means, and sequence control for inverse wavelet transform. Main control means, the main control means buffers the data in the data storage means by the shift register means, stores the coefficient data decoded and upsampled by the decoding filter means in the data storage means. The wavelet inverse conversion of the input data is performed by repeatedly performing the processing for each frequency band by controlling the address and the processing size in the data storage means.

【００５４】また、この発明の請求項２０のウエーブレ
ット逆変換装置は、請求項１９のウエーブレット逆変換
装置において、前記第１および第２の復号フィルタ手段
の出力である復号係数データを格納するための、高速バ
ースト転送が可能な係数ラインメモリと、該係数ライン
メモリの出力データを、ライン単位で前記データ記憶手
段に転送するとともに前記データ記憶手段内のデータを
前記シフトレジスタ手段に転送するダイレクトメモリア
クセス手段とを備え、前記主制御手段は、前記ダイレク
トメモリアクセス手段に対して制御命令を発し、該ダイ
レクトメモリアクセス手段が、前記データ記憶手段内の
データを前記シフトレジスタ手段でバッファを行ない、
前記復号フィルタ手段を用いて復号しアップサンプルし
た係数データを前記データ記憶手段に蓄積する処理を行
うとともに、該処理を、周波数帯域毎に前記データ記憶
手段内のアドレスと処理サイズを制御して繰り返し行な
うことにより、前記入力データのウエーブレット逆変換
を行うようにしたものである。According to a twentieth aspect of the present invention, in the wavelet inverse transformation device according to the nineteenth aspect, the decoding coefficient data which is the output of the first and second decoding filter means is stored. And a coefficient line memory capable of high-speed burst transfer, and a direct transfer of the output data of the coefficient line memory to the data storage means line by line and the data in the data storage means to the shift register means. Memory access means, the main control means issues a control command to the direct memory access means, the direct memory access means buffers the data in the data storage means by the shift register means,
The coefficient data decoded and upsampled using the decoding filter means is stored in the data storage means, and the processing is repeated for each frequency band by controlling the address and processing size in the data storage means. By doing so, the wavelet inverse transformation of the input data is performed.

【００５５】また、この発明の請求項２１のウエーブレ
ット逆変換装置は、請求項２０のウエーブレット逆変換
装置において、メモリアレイ上の水平方向と垂直方向の
データの高速バースト転送が可能な係数記憶手段と、前
記係数ラインメモリのデータ転送先を前記データ記憶手
段と前記係数記憶手段のなかから選択する切替え手段と
を備え、前記主制御手段は、前記ダイレクトメモリアク
セス手段に対して制御命令を発するともに、入力データ
を復号した奇数番目または偶数番目の復号係数データの
一方を、前記係数ラインメモリに保持し、もう一方を前
記ダイレクトメモリアクセス手段により前記係数記憶手
段に直接バースト転送した後、前記係数ラインメモリに
保持した係数データを前記係数記憶手段に転送する処理
を行うとともに、該処理を、周波数帯域毎に前記係数記
憶手段のアドレスと処理サイズを制御して、繰り返し行
なうことにより、前記入力データのウエーブレット逆変
換を行うようにしたものである。A wavelet inverse transform device according to a twenty-first aspect of the present invention is the wavelet inverse transform device according to the twentieth aspect, in which coefficient storage capable of high-speed burst transfer of horizontal and vertical data on the memory array is stored. Means and switching means for selecting a data transfer destination of the coefficient line memory from the data storage means and the coefficient storage means, and the main control means issues a control command to the direct memory access means. In either case, one of the odd-numbered or even-numbered decoded coefficient data obtained by decoding the input data is held in the coefficient line memory, and the other is directly burst-transferred to the coefficient storage means by the direct memory access means, and then the coefficient While performing the processing of transferring the coefficient data held in the line memory to the coefficient storage means, Processing, by controlling the address and the processing size of the coefficient storage means for each frequency band, by repeating, in which to perform the wavelet inverse transform of the input data.

【００５６】また、この発明の請求項２２のウエーブレ
ット逆変換装置は、請求項２１のウエーブレット逆変換
装置において、前記第１および第２の復号フィルタ手段
に入力するデータを、前記データ記憶手段と前記係数記
憶手段から選択する選択手段を備え、前記主制御手段
は、前記ダイレクトメモリアクセス手段に対して制御命
令を発し、前記係数記憶手段の水平または垂直方向の係
数データを復号し、得た復号データをそれぞれ前記係数
ラインメモリに転送した後、前記ダイレクトメモリアク
セス手段は、前記係数ラインメモリに格納してある復号
データを順番に前記係数記憶手段にバースト転送するよ
うにしたものである。A wavelet inverse transformation device according to a twenty-second aspect of the present invention is the wavelet inverse transformation device according to the twenty-first aspect, wherein the data input to the first and second decoding filter means is the data storage means. And the selection means for selecting from the coefficient storage means, the main control means issues a control command to the direct memory access means, decodes the coefficient data in the horizontal or vertical direction of the coefficient storage means, and obtains it. After transferring the decoded data to the coefficient line memory respectively, the direct memory access means sequentially burst transfers the decoded data stored in the coefficient line memory to the coefficient storage means.

【００５７】また、この発明の請求項２３のウエーブレ
ット逆変換装置は、請求項１９ないし２２のいずれかの
ウエーブレット逆変換装置において、前記第１および第
２の復号フィルタ手段の入力データは、前記係数記憶手
段に記憶されたウエーブレット逆変換すべき入力データ
に対して上位に１ビット拡張したデータであるものとし
たものである。The wavelet inverse transformation device according to claim 23 of the present invention is the wavelet inverse transformation device according to any one of claims 19 to 22, wherein the input data of the first and second decoding filter means is It is assumed that the input data stored in the coefficient storage means is to be subjected to the inverse wavelet transform, and the input data is expanded by 1 bit in the upper order.

【００５８】また、この発明の請求項２４のウエーブレ
ット逆変換装置は、請求項１４記載のウエーブレット変
換装置において、ウエーブレット変換されたデータを復
号化する復号フィルタ手段と、該復号フィルタ手段によ
って復号された復号係数データを記憶する復号係数ライ
ンメモリとを備え、前記データ記憶手段の低域または高
域係数データの一方を前記復号係数ラインメモリに転送
しておき、前記係数データのもう一方を前記復号フィル
タへ転送すると同時に、前記復号係数ラインメモリに保
持した係数データを前記復号フィルタに転送して復号
し、復号データを前記係数ラインメモリに格納して、ラ
イン単位の復号処理が終了後、前記係数ラインメモリに
保持した復号データを、前記係数記憶手段または前記デ
ータ記憶手段に転送する処理を、前記主制御手段が周波
数帯域毎に前記係数記憶手段のアドレスと処理サイズを
制御して、繰り返し復号処理するものとしたものであ
る。A wavelet inverse transformation device according to a twenty-fourth aspect of the present invention is the wavelet transformation device according to the fourteenth aspect, wherein the decoding filter means for decoding the wavelet-transformed data and the decoding filter means are used. A decoding coefficient line memory for storing the decoded decoding coefficient data, wherein one of the low band or high band coefficient data of the data storage means is transferred to the decoding coefficient line memory and the other of the coefficient data is stored. At the same time as transferring to the decoding filter, the coefficient data held in the decoding coefficient line memory is transferred to the decoding filter to be decoded, the decoded data is stored in the coefficient line memory, and after the decoding processing for each line is completed, Decoded data held in the coefficient line memory is transferred to the coefficient storage means or the data storage means The that process, the main control unit controls the address and the processing size of the coefficient storage means for each frequency band, in which shall iterative decoding process.

【００５９】また、この発明の請求項２５のウエーブレ
ット逆変換装置は、請求項１５ないし１８のいずれかの
ウエーブレット変換装置において、ウエーブレット変換
されたデータを復号化する復号フィルタ手段と、復号係
数ラインメモリとを備え、前記係数記憶手段の低域また
は高域係数データの一方を前記復号係数ラインメモリに
転送しておき、前記係数データのもう一方を前記復号フ
ィルタへ転送すると同時に、前記復号係数ラインメモリ
に保持した係数データを前記復号フィルタに転送して復
号し、復号データを前記係数ラインメモリに格納して、
ライン単位の復号処理が終了後、前記係数ラインメモリ
に保持した復号データを、前記データ記憶手段に転送す
る処理を、前記主制御手段が周波数帯域毎に前記係数記
憶手段のアドレスと処理サイズを制御して、繰り返し復
号処理するようにしたものである。A wavelet inverse transformation device according to a twenty-fifth aspect of the present invention is the wavelet transformation device according to any one of the fifteenth to eighteenth aspects, in which the decoding filter means for decoding the wavelet-transformed data is included. A coefficient line memory, one of the low band and high band coefficient data of the coefficient storage means is transferred to the decoding coefficient line memory, and the other of the coefficient data is transferred to the decoding filter, and at the same time, the decoding is performed. The coefficient data held in the coefficient line memory is transferred to the decoding filter to be decoded, and the decoded data is stored in the coefficient line memory,
After the line-by-line decoding process is completed, the main control unit controls the address and the processing size of the coefficient storage unit for each frequency band to transfer the decoded data held in the coefficient line memory to the data storage unit. Then, iterative decoding processing is performed.

【００６０】[0060]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態１．以下、本発明の実施の形態１を図１、図
２、図３、図４、図５、図６を用いて説明する。図１は
本発明の実施の形態１による符号化方法における，画像
データの符号化処理の流れを表す図であり、図におい
て、１は原画像、２はこれを色分解する色分解手段、３
はその色分解した画像データをウエーブレット変換する
ウエーブレット変換手段、４はその変換データを量子化
する量子化手段、５はその量子化したデータを可変長符
号化する可変長符号化手段、６はその可変長符号を記憶
する際の優先順位を判定する優先順位判定手段、７はそ
の判定された優先順位に従って可変長符号を記憶する符
号記憶手段である。Embodiment 1 FIG. The first embodiment of the present invention will be described below with reference to FIGS. 1, 2, 3, 4, 5, and 6. FIG. 1 is a diagram showing a flow of an image data encoding process in an encoding method according to a first embodiment of the present invention. In the figure, 1 is an original image, 2 is a color separation means for performing color separation on the original image, and 3 is a color separation unit.
Is a wavelet transforming means for wavelet transforming the color-separated image data, 4 is a quantizing means for quantizing the transformed data, 5 is a variable length coding means for variable length coding the quantized data, 6 Is a priority determination means for determining the priority when storing the variable length code, and 7 is a code storage means for storing the variable length code in accordance with the determined priority.

【００６１】また、図２はサブバンド符号化方式におい
て、Ｙ符号化部，Ｕ符号化部，Ｖ符号化部の詳細および
本発明の実施の形態１における優先順位判定手段が適用
される箇所を示す図であり、図において、３は図１のウ
エーブレット変換手段３に相当するウエーブレット変換
手段であり、ＨＰＦ２０１，２０５，２０７、ＬＰＦ２
０２，２０６，２０８、ＤＳＦ２０３，２０４，２０
９，２１０，２１１，２１２から構成されている。２１
４は図１の量子化手段４に相当する量子化手段、２１５
は図１の可変長符号化手段に相当するＶＬＣであり、こ
の後段に図１の優先順位判定手段６が設けられる。Further, FIG. 2 shows details of the Y coding unit, the U coding unit, and the V coding unit in the subband coding system and the places to which the priority determining means in the first embodiment of the present invention is applied. 3 is a wavelet converting means corresponding to the wavelet converting means 3 of FIG. 1, and is a HPF 201, 205, 207, LPF 2;
02, 206, 208, DSF 203, 204, 20
It is composed of 9, 210, 211, and 212. 21
4 is a quantizing means 215 corresponding to the quantizing means 4 in FIG.
Is a VLC corresponding to the variable length coding means of FIG. 1, and the priority order determination means 6 of FIG. 1 is provided at the subsequent stage.

【００６２】また、図３(a),図３(b) は本発明の実施の
形態１における優先順位判定手段，符号化手段の構成例
を示す図であり、図３(a) において、１０１は可変長符
号の優先順位を判定するＣＰＵ、１０２はこのＣＰＵ１
０１によって判定された優先順位に従って、可変長符号
が書き込まれるデータ記憶部、１０３はＣＰＵ１０１と
データ記憶部１０２とを結ぶＣＰＵバスである。3 (a) and 3 (b) are diagrams showing a configuration example of the priority order determining means and the encoding means in the first embodiment of the present invention. In FIG. Is a CPU for determining the priority of variable-length codes, 102 is this CPU 1
A data storage unit in which variable-length codes are written in accordance with the priority order determined by 01, and 103 is a CPU bus connecting the CPU 101 and the data storage unit 102.

【００６３】また、図３(b) において、３０１は階層符
号化を行い２つ，あるいはそれ以上の符号列を生成する
ＣＰＵ、３０２はこのＣＰＵ３０１によって生成された
２つ，あるいはそれ以上の符号列が書き込まれるデータ
記憶部、３０３はＣＰＵ３０１とデータ記憶部３０２と
を結ぶＣＰＵバスである。In FIG. 3B, 301 is a CPU that performs hierarchical coding to generate two or more code strings, and 302 is two or more code strings generated by the CPU 301. Is a data storage unit in which is written, and 303 is a CPU bus connecting the CPU 301 and the data storage unit 302.

【００６４】また図４は本発明を装置として実現した場
合の構成を示すブロック図であり、図において、４００
は原画像のＲＧＢ信号をサンプリングするサンプリング
手段、４０１はこのサンプリング手段４００によりサン
プリングされたデータを記憶するフィールド記憶手段、
４０２はこのフィールド記憶手段４０１からのデータを
ＹＵＶ成分に色分解する色分解手段であり、２はこれら
サンプリング手段４００，フィールド記憶手段４０１お
よび色分解手段４０２から構成された色分解手段であ
り、図１の色分解手段２がこれに相当する。FIG. 4 is a block diagram showing the configuration when the present invention is realized as an apparatus. In FIG.
Is a sampling means for sampling the RGB signals of the original image, 401 is a field storage means for storing the data sampled by the sampling means 400,
Reference numeral 402 is a color separation means for separating the data from the field storage means 401 into YUV components, and 2 is a color separation means composed of the sampling means 400, the field storage means 401 and the color separation means 402. The color separation means 2 of 1 corresponds to this.

【００６５】また、４０３，４０４，４０５はそれぞれ
色分解手段２により出力されるＹ信号成分，Ｕ信号成
分，Ｖ信号成分をウエーブレット変換しこれを量子化し
さらに可変長符号化するＹ符号化部，Ｕ符号化部，Ｖ符
号化部、４０６はこのＵ符号化部４０４およびＶ符号化
部４０５の出力符号を合成してＣ成分の符号を生成する
ＵＶ合成手段であり、これらＹ符号化部４０３，Ｕ符号
化部４０４，Ｖ符号化部４０５およびＵＶ合成手段４０
６が図１のウエーブレット変換手段３，量子化手段４，
可変長符号化手段５に相当する。Reference numerals 403, 404 and 405 denote Y coding units for respectively wavelet transforming the Y signal component, the U signal component and the V signal component output from the color separation means 2, quantizing them and further variable length coding them. , U coding section, V coding section, and 406 are UV synthesizing means for synthesizing the output codes of the U coding section 404 and the V coding section 405 to generate a C component code. 403, a U coding unit 404, a V coding unit 405, and a UV synthesizing unit 40.
6 is the wavelet transforming means 3, the quantizing means 4, and 4 in FIG.
It corresponds to the variable length coding means 5.

【００６６】また、４０７は図１の優先順位判定手段６
および図３(a) のＣＰＵ１０１に相当する優先順位判定
手段、４０８は図１の符号記憶手段７に相当する符号記
憶手段である。Reference numeral 407 is the priority order determination means 6 of FIG.
Further, reference numeral 408 is a priority determination means corresponding to the CPU 101 of FIG. 3A, and 408 is a code storage means corresponding to the code storage means 7 of FIG.

【００６７】図５は、本発明の実施の形態１による符号
化方法の動作を示すフローチャートであり、図におい
て、Ｓ１はＹの現時点で最も優先度の高いサブバンドを
符号化するステップ、Ｓ２は符号記憶手段に記憶できる
容量が存在するか否かを判定するステップ、Ｓ３は符号
化したサブバンドを符号記憶手段に詰めるステップ、Ｓ
４はＣの現時点で最も優先度の高いサブバンドを符号化
するステップ、Ｓ５は符号化したサブバンドを符号記憶
手段に詰めるステップ、Ｓ６は符号記憶手段に記憶でき
る容量が存在するか否かを判定するステップである。FIG. 5 is a flow chart showing the operation of the encoding method according to the first embodiment of the present invention. In the figure, S1 is the step of encoding the highest priority subband of Y at the present time, and S2 is A step of determining whether or not there is a capacity that can be stored in the code storage means, S3 is a step of packing the coded subbands in the code storage means, S
4 is the step of encoding the highest priority subband of C at the present time, S5 is the step of packing the encoded subbands in the code storage means, and S6 is whether or not there is a capacity that can be stored in the code storage means. This is a determination step.

【００６８】さらに、図６は符号化が終了した時点での
符号記憶手段の記憶領域の内容を表す図である。最初に
図１についてその動作を説明する。原画像を表す画像デ
ータ１に対して、色分解手段２により色分解を施しこれ
を複数の色成分に分ける。そしてその色成分毎にウエー
ブレット変換手段３で複数の周波数成分の階層に分割
し、各階層毎に量子化手段４で量子化を行ない、可変長
符号化手段５で符号化して、色毎・階層毎の符号データ
を得る。この符号データを予め定めた優先順位にしたが
って優先順位判定手段６で判定し符号記憶手段７に格納
する。Further, FIG. 6 is a diagram showing the contents of the storage area of the code storage means at the time when the encoding is completed. First, the operation will be described with reference to FIG. The image data 1 representing the original image is color-separated by the color separation means 2 and divided into a plurality of color components. Then, for each color component, the wavelet transform means 3 divides the hierarchy into a plurality of layers of frequency components, the quantizing means 4 quantizes each hierarchy, and the variable length coding means 5 encodes each color component. Obtain code data for each layer. This code data is judged by the priority judgment means 6 according to a predetermined priority order and stored in the code storage means 7.

【００６９】図６はこの符号データの格納の状態を説明
する図で、可変長符号化手段５で生成した符号データの
総量が図４の記憶手段４０８の記憶領域に格納可能な量
よりも多く、一部の階層がその記憶領域に収まらなかっ
た場合を示している。以下、本発明の実施の形態１の詳
細について説明する。FIG. 6 is a diagram for explaining the storage state of this code data. The total amount of code data generated by the variable length coding means 5 is larger than the amount which can be stored in the storage area of the storage means 408 of FIG. , Where some of the layers do not fit in the storage area. Hereinafter, details of Embodiment 1 of the present invention will be described.

【００７０】図４において、ＲＧＢ要素からなる映像信
号をサンプリング手段４００で画素毎にサンプリングを
行うとともにＡ／Ｄ変換を行ってフィールド記憶手段４
０１に蓄積する。そして色分解手段４０２においてこの
フィールド記憶手段４０１に蓄積されたＲＧＢ信号をＹ
ＵＶ信号に変換するが、その際、ＵＶ信号はそれぞれ水
平方向に１／２間引きを行なう（４：２：２サブサンプ
リング）。例えば入力信号のサンプリングを３２０×２
４０画素で行なうものとすると、フィールド記憶手段４
０１には３２０×２４０×３個のデータを蓄積すること
となり、Ｙ成分のデータは３２０×２４０個、ＵＶ成分
はそれぞれ１６０×２４０個のデータとなる。In FIG. 4, the field storing means 4 is provided by sampling the video signal composed of RGB elements for each pixel by the sampling means 400 and performing A / D conversion.
01 is stored. Then, in the color separation means 402, the RGB signals accumulated in the field storage means 401 are converted into Y
The signals are converted into UV signals, and at this time, the UV signals are decimated to 1/2 in the horizontal direction (4: 2: 2 subsampling). For example, sampling the input signal 320 × 2
If it is performed with 40 pixels, the field storage means 4
In 01, 320 × 240 × 3 pieces of data are accumulated, so that the Y component data is 320 × 240 pieces and the UV component is 160 × 240 pieces, respectively.

【００７１】次にＹ成分に対してＹ符号化部４０３でウ
エーブレット変換・量子化・可変長符号化を行なう。Ｙ
符号化部４０３は図２のものと同様の構成とする。図２
の構成と各部の動作は既に説明したので省略する。図２
の入力ノード２００から入力する原画像は３２０×２４
０画素で、これにウエーブレット変換を施した後の各階
層ＬＬ、ＬＨ、ＨＬ、ＨＨの各サイズは１６０×１２０
画素となり、これらにそれぞれ独立に量子化・可変長符
号化を施して、図６に示す階層毎の符号Ｙ−ＬＬ、Ｙ−
ＬＨ、Ｙ−ＨＬ、Ｙ−ＨＨを得る。Next, the Y coding section 403 performs wavelet transform / quantization / variable length coding on the Y component. Y
The encoding unit 403 has the same configuration as that of FIG. FIG.
Since the configuration and the operation of each unit have already been described, description thereof will be omitted. FIG.
The original image input from the input node 200 is 320 × 24
The size of each layer LL, LH, HL, and HH after the wavelet conversion is 0 pixels is 160 × 120.
Pixels, which are independently quantized and variable-length coded, are coded Y-LL, Y- for each layer shown in FIG.
LH, Y-HL, Y-HH are obtained.

【００７２】Ｕ符号化部４０４、Ｖ符号化部４０５も図
２と同様の構成とし、その説明の詳細は省略する。ＵＶ
それぞれにおいて、入力ノード２００から入力する原画
像は１６０×２４０画素で、ウエーブレット変換を施し
た後の各階層のサイズはそれぞれ８０×１２０となり、
これらにそれぞれ独立に量子化・可変長符号化を施す。
ＵＶ合成手段４０６はＵ成分のＬＬ階層の符号Ｕ−ＬＬ
とＶ成分のＬＬ階層の符号Ｖ−ＬＬを合わせてＣ−ＬＬ
を合成する、これを各階層毎に行ない色成分の符号Ｃ−
ＬＬ、Ｃ−ＬＨ、Ｃ−ＨＬ、Ｃ−ＨＨを合成する。The U-coding unit 404 and the V-coding unit 405 have the same configuration as in FIG. 2, and the detailed description thereof is omitted. UV
In each case, the original image input from the input node 200 is 160 × 240 pixels, and the size of each layer after wavelet conversion is 80 × 120.
Quantization and variable length coding are applied to each of these independently.
The UV synthesizing means 406 is the code U-LL of the LL hierarchy of the U component.
And V component LL layer code V-LL are combined to form C-LL.
Is performed for each layer, and the code of the color component C-
LL, C-LH, C-HL and C-HH are synthesized.

【００７３】次に優先順位判定手段４０７の動作につい
て説明する。この優先順位判定手段４０７は例えば図３
(a) のように、ＣＰＵ１０１，データ記憶部１０２，Ｃ
ＰＵバス１０３により構成されており、階層の優先順位
はＬＬ成分を最優先とし以下ＬＨ、ＨＬ、ＨＨの順位と
し、同じ階層ではＣ成分よりもＹ成分を優先するものと
する。また説明のための例としてＹ−ＬＬ〜Ｃ−ＨＨの
符号量を表１に示す通りとし、符号記憶手段４０８の記
憶領域のサイズを１１０００バイトとする。Next, the operation of the priority order determination means 407 will be described. This priority order determination means 407 is shown in FIG.
As in (a), CPU 101, data storage unit 102, C
It is configured by the PU bus 103, and the priority order of the hierarchy is such that the LL component is the highest priority, and the order of LH, HL, and HH is the following, and the Y component is prioritized over the C component in the same hierarchy. As an example for description, the code amount of Y-LL to C-HH is as shown in Table 1, and the size of the storage area of the code storage unit 408 is 11000 bytes.

【００７４】[0074]

【表１】 [Table 1]

【００７５】まず、階層符号化手段としてのＹ符号化部
４０３，Ｕ符号化部４０４，Ｖ符号化部４０５およびＵ
Ｖ合成手段４０６は階層符号化を行い、第１の符号列と
してのＹ−ＬＬ，Ｙ−ＬＨ，Ｙ−ＨＬ，Ｙ−ＨＨおよび
第２の符号列としてのＣ−ＬＬ，Ｃ−ＬＨ，Ｃ−ＨＬ，
Ｃ−ＨＨを生成する。First, a Y-encoding unit 403, a U-encoding unit 404, a V-encoding unit 405 and a U as hierarchical encoding means.
The V synthesizing unit 406 performs hierarchical encoding, and Y-LL, Y-LH, Y-HL, Y-HH as the first code string and C-LL, C-LH, C as the second code string. -HL,
Generate C-HH.

【００７６】次に、記憶制御手段としての優先順位判定
手段４０７はこのＹ−ＬＬ〜Ｃ−ＨＨの優先度を判定
し、この第１および第２の符号列をその階層に与えられ
た優先順位に基づいて符号記憶手段４０８の一方および
他方からそれぞれ格納する。即ち、これらの符号列のう
ちの優先順位のもっとも高いＹ−ＬＬ成分の符号を符号
記憶手段４０８の記憶領域（以下、これを単に符号記憶
手段４０８と称す）に、その先頭から詰める。なお、こ
の記憶領域はリニアなアドレスが与えられているものと
する。その際、優先順位判定手段４０７はこのＹ−ＬＬ
成分の符号を詰めた符号記憶手段４０８の記憶領域の先
頭アドレス，その記憶領域の大きさおよびその詰めた符
号がＹ−ＬＬ成分である旨を示す情報を記憶する。Next, the priority determination means 407 as the storage control means determines the priority of the Y-LL to C-HH and assigns the first and second code strings to the hierarchy. The code storage means 408 is stored from one side and the other side. That is, the code of the Y-LL component having the highest priority among these code strings is stored in the storage area of the code storage means 408 (hereinafter, simply referred to as the code storage means 408) from the beginning. It is assumed that this storage area is given a linear address. At that time, the priority determination unit 407 determines that the Y-LL
It stores the start address of the storage area of the code storage unit 408 in which the codes of the components are packed, the size of the storage area, and information indicating that the packed code is the Y-LL component.

【００７７】次に優先順位の高いＣ−ＬＬ成分の符号を
符号記憶手段４０８の後尾から詰める。その際、優先順
位判定手段４０７はこのＣ−ＬＬ成分の符号を詰めた符
号記憶手段４０８の記憶領域の先頭アドレス，その大き
さおよびその詰めた符号がＣ−ＬＬ成分である旨を示す
情報を記憶する。The code of the C-LL component having the next highest priority is packed from the tail of the code storage means 408. At that time, the priority determination means 407 provides the start address of the storage area of the code storage means 408 in which the code of the C-LL component is packed, its size, and information indicating that the packed code is the C-LL component. Remember.

【００７８】次に優先順位の高いＹ−ＬＨ成分の符号を
符号記憶領域４０８のＹ−ＬＬ成分の次に詰める。その
際、優先順位判定手段４０７は先に詰めたＹ−ＬＬ成分
の記憶領域の後尾アドレスを計算することにより、Ｙ−
ＬＨ成分の符号を詰めた符号記憶手段４０８の記憶領域
の先頭アドレスを得て、その先頭アドレスと、その記憶
領域の大きさ、およびその詰めた符号がＹ−ＬＨ成分で
ある旨を示す情報を記憶する。The code of the Y-LH component having the next highest priority is packed next to the Y-LL component of the code storage area 408. At this time, the priority order determination means 407 calculates the trailing address of the storage area of the Y-LL component that has been packed earlier, thereby yielding Y-
The head address of the storage area of the code storage unit 408, which is filled with the code of the LH component, is obtained, and the start address, the size of the storage area, and information indicating that the packed code is the Y-LH component are provided. Remember.

【００７９】以下それぞれの優先順位にしたがってＣ−
ＬＨ，Ｙ−ＨＬ，Ｃ−ＨＬ，Ｙ−ＨＨ，Ｃ−ＨＨの順
に、Ｙ成分は先頭から、Ｃ成分は末尾から順に詰めてい
く。そして、その際、優先順位判定手段４０７はそれぞ
れの記憶領域の先頭アドレスと、その記憶領域の大き
さ、およびその詰めた符号がどの成分に該当するかを示
す情報を記憶する。C-
In order of LH, Y-HL, C-HL, Y-HH, and C-HH, the Y component is packed from the beginning, and the C component is packed from the end. Then, at that time, the priority order determination means 407 stores information indicating the head address of each storage area, the size of the storage area, and the component to which the packed code corresponds.

【００８０】図６に示す通りＹ−ＨＬまで詰めた時点で
符号記憶手段４０８の記憶領域は１０５００バイトを使
用しており、次の１０００バイトあるＣ−ＨＬを詰める
だけの空き領域はないので、優先判定手段としての優先
順位判定手段４０７は記憶制御手段の格納制御を実行す
る過程で格納すべきメモリ領域に重複が生じ、この時点
で高い優先順位を有する側の符号列の階層（Ｙ−ＨＬ）
を、他方の階層（Ｃ−ＨＬ）に優先して格納するものと
判定して、これ以降のＣ−ＨＬ、Ｙ−ＨＨ、Ｃ−ＨＨは
符号記憶手段の４０８の記憶領域に記憶せずに捨ててし
まう。As shown in FIG. 6, the storage area of the code storage means 408 uses 10500 bytes at the time of filling up to Y-HL, and there is no free area for filling the next 1000 bytes of C-HL. The priority determination means 407 as the priority determination means has an overlap in the memory area to be stored in the process of executing the storage control of the storage control means, and at this point, the hierarchy of the code string having the higher priority (Y-HL). )
Is to be stored preferentially to the other layer (C-HL), and subsequent C-HL, Y-HH, and C-HH are not stored in the storage area 408 of the code storage means. Throw it away.

【００８１】このように、Ｃ−ＨＬ、Ｙ−ＨＨ、Ｃ−Ｈ
Ｈを棄却したとしても、これらの符号は高周波成分であ
って画像情報を多くを含むものではないので、画像の復
号化を行うにあたって復元した画像の品質に及ぼす影響
は少ない。In this way, C-HL, Y-HH, C-H
Even if H is rejected, since these codes are high-frequency components and do not include much image information, they have little influence on the quality of the restored image when the image is decoded.

【００８２】そして符号記憶手段４０８にその場所を指
定して少しの記憶領域を空けておくことにより、優先順
位判定手段４０７はそれまで記憶していた、Ｙ−ＬＬ成
分，Ｙ−ＬＨ成分，Ｙ−ＨＬ成分，Ｃ−ＬＬ成分，Ｃ−
ＬＨ成分の記憶領域の先頭アドレスと、その記憶領域の
大きさ、およびその詰めた符号がどの成分に該当するか
を示す情報を転送する。By designating the location in the code storage means 408 and leaving a small storage area, the priority determination means 407 stores the Y-LL component, the Y-LH component, and the Y that have been stored until then. -HL component, C-LL component, C-
The head address of the storage area of the LH component, the size of the storage area, and information indicating which component corresponds to the packed code are transferred.

【００８３】そして、復号の際には、これらの情報を参
照することにより、優先度の高い符号から順次符号を取
り出すことができ、これを順に復号することにより、元
の画像データとほぼ同等の画像データを復元することが
できる。At the time of decoding, by referring to these pieces of information, it is possible to sequentially take out the code from the code having a high priority, and by decoding this in order, it is possible to obtain almost the same code as the original image data. Image data can be restored.

【００８４】このように、本実施の形態１によれば、Ｒ
ＧＢカラー画像をＹＵＶカラー画像に変換しこれにウエ
ーブレット変換，量子化，可変長符号化を施しＹＣ成分
に変換したものを記憶手段に記憶する際、符号量が多い
Ｙ成分についてはその低周波成分の優先度を高くして記
憶手段の先頭から順次詰めてゆき、Ｃ成分についてもそ
の低周波成分の優先度を高くして記憶手段の後尾から順
次詰めてゆき、記憶手段に記憶しきれない高周波成分に
ついてはこれを棄却するようにしたので、画像の情報を
あまり落とすことなく予め固定的に定めた記憶容量を有
する記憶手段に効率よく格納することができ、復号化に
際してその画質を殆ど犠牲にすることなく、少ないメモ
リ量にて効率よく符号化を行うことが可能となる。As described above, according to the first embodiment, R
When a GB color image is converted into a YUV color image, wavelet-transformed, quantized, and variable-length coded, and converted into a YC component, which is stored in the storage means, the Y component having a large code amount has a low frequency. The priority of the component is increased and the components of the C component are sequentially filled from the beginning, and the low-frequency component of the C component is also increased from the beginning of the storage component and the components of the C component are sequentially filled. Since high-frequency components are rejected, the image information can be efficiently stored in a storage unit having a fixed storage capacity without much loss, and the image quality is almost sacrificed during decoding. It is possible to efficiently perform encoding with a small memory amount without using

【００８５】なお、本実施の形態１ではウエーブレット
変換を水平・垂直ともに１回だけ行なって４階層に分割
する場合について説明したが、低周波領域のＬＬ成分に
ついてはウエーブレット変換を繰り返し、７階層や、１
０階層に分割する場合などにもこれを適応できる。また
優先順位として例えばＹ−ＬＬ，Ｃ−ＬＬ，Ｙ−ＨＬ，
Ｙ−ＬＨ，Ｃ−ＨＬ，Ｃ−ＬＨ，Ｙ−ＨＨ，Ｃ−ＨＨの
順など、Ｙ成分とＣ成分で同じ周波数の階層が隣接する
優先順位とする必要はない。さらにウエーブレット変換
を繰り返すのをＬＬ成分に限ることはない。In the first embodiment, the case has been described in which the wavelet transform is performed only once horizontally and vertically to divide into four layers, but the wavelet transform is repeated for the LL component in the low frequency region, and Hierarchy or 1
This can be applied to the case of dividing into 0 layers. As the priority order, for example, Y-LL, C-LL, Y-HL,
Y-LH, C-HL, C-LH, Y-HH, and C-HH do not have to be prioritized such that layers of the same frequency in the Y component and the C component are adjacent to each other, such as in the order of Y-LH. Further, repeating the wavelet transform is not limited to the LL component.

【００８６】また、映像信号をＹＵＶ信号に変換した場
合について説明したが、色空間の表現はこれに限るもの
ではない。Although the case where the video signal is converted into the YUV signal has been described, the expression of the color space is not limited to this.

【００８７】さらに、ウエーブレット変換を用いて本実
施の形態１を説明したが、その符号化方法はこれに限る
ものではなく、例えば、ＭＰＥＧ本来の規格には該当し
なくなるが、映像信号を複数の成分に分け、その各々の
成分に対してＭＰＥＧ符号化を行うようにしたもの等、
に対してもこれを適用することができる。Furthermore, although the first embodiment has been described using the wavelet transform, the encoding method is not limited to this, and for example, although it does not correspond to the original MPEG standard, a plurality of video signals are transmitted. Divided into each component, and each component is MPEG-encoded.
This can also be applied to.

【００８８】実施の形態２．次に本発明の実施の形態２
について図１、図２、図３、図４、図７、図８、図９を
用いて説明する。なお実施の形態１と重複する部分につ
いてはその説明を省略する。Embodiment 2 Next, Embodiment 2 of the present invention
This will be described with reference to FIGS. 1, 2, 3, 4, 7, 8 and 9. The description of the same parts as those in the first embodiment will be omitted.

【００８９】図７は図４のブロック構成をまとめたもの
で、図において、４１２は図４の色分解手段４０２に相
当する色分解手段、４１３は図４のＹ符号化部４０３，
Ｕ符号化部４０４，Ｖ符号化部４０５，ＵＶ合成手段４
０６からなる部分に相当する符号化部、４１７は図４の
優先順位判定手段４０７に相当する優先順位判定手段、
４１８は図４の符号記憶手段４０８に相当する符号記憶
手段である。FIG. 7 is a block diagram of the block configuration of FIG. 4. In the figure, 412 is a color separation unit corresponding to the color separation unit 402 of FIG. 4, 413 is the Y encoding unit 403 of FIG.
U coding unit 404, V coding unit 405, UV synthesizing unit 4
An encoding unit 417 corresponding to a portion composed of 06, a priority determination unit corresponding to the priority determination unit 407 of FIG.
Reference numeral 418 is a code storage means corresponding to the code storage means 408 in FIG.

【００９０】図８は図３に示すように、優先順位判定手
段をＣＰＵで構成した場合にその動作を示すフローチャ
ート図であり、図において、Ｓ１１は現時点で最も優先
度の高いＹのサブバンドを符号化するステップ、Ｓ１２
は符号記憶手段に記憶できる容量があるか否かを判定す
るステップ、Ｓ１３は符号化したサブバンドの符号を詰
めるステップ、Ｓ１４はＹの全てのバンドの符号化が終
了したか否かを判定するステップ、Ｓ１５はＹの残りの
サブバンドの符号化を省略するステップである。また、
Ｓ１６は現時点で最も優先度の高いＣのサブバンドを符
号化するステップ、Ｓ１７は符号記憶手段に記憶できる
容量があるか否かを判定するステップ、Ｓ１８は符号化
したサブバンドの符号を詰めるステップ、Ｓ１９はＣの
全てのバンドの符号化が終了したか否かを判定するステ
ップ、Ｓ２０は符号化したサブバンドは符号記憶手段内
の最も低位のサブバンドより優先するか否かを判定する
ステップ、Ｓ２１は符号記憶手段内のＹの最も低位の符
号を捨てるステップ、Ｓ２２はＣの残りのサブバンドの
符号化を省略するステップである。FIG. 8 is a flow chart showing the operation when the priority order determination means is constituted by a CPU as shown in FIG. 3. In FIG. 8, S11 indicates the Y subband having the highest priority at the present time. Encoding step, S12
Is a step of determining whether or not there is a capacity that can be stored in the code storage means, S13 is a step of packing the codes of the encoded subbands, and S14 is a determination of whether or not the encoding of all the Y bands is completed. Step S15 is a step in which encoding of the remaining Y subbands is omitted. Also,
S16 is a step of encoding the C subband having the highest priority at the present time, S17 is a step of determining whether or not there is a capacity that can be stored in the code storage means, and S18 is a step of packing the code of the encoded subband. , S19 is a step of determining whether or not encoding of all bands of C has been completed, and S20 is a step of determining whether or not the encoded subband has priority over the lowest subband in the code storage means. , S21 is a step of discarding the lowest code of Y in the code storage means, and S22 is a step of omitting the coding of the remaining subbands of C.

【００９１】また、図９は符号記憶手段に階層毎の符号
を詰めていく様子を説明する図である。FIG. 9 is a diagram for explaining how codes for each layer are packed in the code storage means.

【００９２】次に動作について説明する。図７におい
て、ＲＧＢ要素なる映像信号をサンプリング手段４００
に入力し、サンプリングを行ってフィールドメモリ４０
１に蓄積する。色分解手段４１２はフィールドメモリ４
０１に蓄積されたＲＧＢ信号をＹＵＶ信号に変換し、最
初にＹ成分のみを出力する。Ｙ成分の信号は図７の符号
化部４１３でウエーブレット変換・量子化・可変長符号
化を施し、階層毎の符号Ｙ−ＬＬ，Ｙ−ＬＨ，Ｙ−Ｈ
Ｌ，Ｙ−ＨＨを得る。以下説明のための例としてこれら
の符号のサイズをそれぞれ表１に示す通りとする。そし
て、ここでは先の実施の形態１と同じく符号記憶手段４
１８のサイズを１１０００バイトとする。Next, the operation will be described. In FIG. 7, the sampling means 400 is used for sampling the image signals of RGB elements
To the field memory 40
Accumulate in 1. The color separation means 412 is the field memory 4
The RGB signal stored in 01 is converted into a YUV signal, and only the Y component is output first. The Y component signal is subjected to wavelet transform / quantization / variable length coding in the coding unit 413 of FIG. 7, and code Y-LL, Y-LH, Y-H for each layer
L, Y-HH is obtained. As an example for description below, the sizes of these codes are as shown in Table 1. Then, here, as in the first embodiment, the code storage means 4 is used.
The size of 18 is 11000 bytes.

【００９３】優先順位判定手段４１７は第１の符号列の
階層毎の符号Ｙ−ＬＬ，Ｙ−ＬＨ，Ｙ−ＨＬ，Ｙ−ＨＨ
を符号記憶手段４１８にその優先順位に従って先頭から
詰めてゆく。これらの処理は図８のステップＳ１１ない
しＳ１４のループを４回まわることにより行われる。The priority determining means 417 codes Y-LL, Y-LH, Y-HL, Y-HH for each layer of the first code string.
Are stored in the code storage means 418 from the top according to the priority order. These processes are performed by rotating the loop of steps S11 to S14 of FIG. 8 four times.

【００９４】図９(a) は符号記憶手段の初期状態を表
し、図９(b) はこのＹ成分の階層毎の符号を詰め終った
状態を表している。FIG. 9 (a) shows the initial state of the code storage means, and FIG. 9 (b) shows the state in which the codes of the Y component layers have been packed.

【００９５】次に色分解手段４１２は４：２：２のサブ
サンプリングを行なったＵ成分の信号を出力し、図７の
符号化部４１３でまずウエーブレット変換を施し、次に
Ｖ信号に対して同じ操作を行なう。そしてこのＹＵＶを
４：２：２の比率でサブサンプルすることにより、Ｕ成
分およびＶ成分はともにＹ成分の半分のデータ量となる
ので、図３(b) に示すように、符号化部４１３をＣＰＵ
３０１とデータ記憶部（メモリ）３０２と、ＣＰＵバス
３０３とで構成した場合、Ｙ成分のウエーブレット変換
を行なうのに要するメモリと同じメモリでＵ成分のウエ
ーブレット変換係数をメモリにおいたまま、Ｖ成分のウ
エーブレット変換を行なうことができる。Next, the color separation means 412 outputs the signal of the U component subjected to the 4: 2: 2 sub-sampling, the wavelet transform is first performed in the encoding unit 413 of FIG. 7, and then the V signal is applied. And perform the same operation. Then, by sub-sampling this YUV at a ratio of 4: 2: 2, both the U component and the V component have half the data amount of the Y component. Therefore, as shown in FIG. The CPU
When it comprises 301, a data storage unit (memory) 302, and a CPU bus 303, the U component wavelet transform coefficient is stored in the same memory as the memory required to perform the Y component wavelet transform. Wavelet transforms of components can be performed.

【００９６】次に図７の符号化部４１３はその内部の選
択手段２１３（図２参照）でＵ成分のＬＬ係数を選択
し、量子化・可変長符号化を行ってＵ成分のＬＬ階層符
号を得、次にＶ成分のＬＬ係数を、量子化・可変長符号
化してＶ成分のＬＬ階層符号を得て、これらを合わせて
Ｃ−ＬＬ階層の符号を合成する。この処理はステップＳ
１６による。Next, the coding unit 413 of FIG. 7 selects the LL coefficient of the U component by the selecting means 213 (see FIG. 2) inside the coding unit 413, performs quantization / variable length coding, and performs the LL hierarchical code of the U component. Then, the LL coefficient of the V component is quantized and variable-length coded to obtain the LL layer code of the V component, and these are combined to synthesize the code of the C-LL layer. This process is step S
According to 16.

【００９７】説明のためこの符号量を表１に示す通り２
０００バイトとする。優先順位判定手段４１７は符号記
憶手段４１８の末尾から、符号Ｃ−ＬＬを格納する。こ
れはステップＳ１７，Ｓ１８およびＳ１９による。図９
(c) はこの符号Ｃ−ＬＬを詰め終った状態を表してい
る。For the sake of explanation, the code amount is 2 as shown in Table 1.
000 bytes. The priority determination means 417 stores the code C-LL from the end of the code storage means 418. This is based on steps S17, S18 and S19. FIG.
(c) represents a state in which the code C-LL is completely packed.

【００９８】次に上記と同様にしてステップＳ１６によ
りＣ−ＬＨ階層の符号を合成する。説明のためこの符号
量を表１に示す通り１０００バイトとする。Next, in the same manner as described above, the codes of the C-LH layer are combined in step S16. For the sake of explanation, the code amount is 1000 bytes as shown in Table 1.

【００９９】階層の優先順位は実施の形態１で述べたも
のと同じ順序とすると、Ｃ−ＬＨはＹ−ＨＨより優先順
位が高く、Ｙ−ＨＬ階層の符号の末尾とＣ−ＬＬ成分の
符号との間には１５００バイトの余裕があるので、優先
判定手段４１７はＣ−ＬＨ階層の符号を記憶手段４１８
の末尾のＣ−ＬＬ階層の符号に続けて格納することによ
り、Ｙ−ＨＨ階層の符号の一部を上書きし、その残りを
破壊することにより、階層単位での書き換えを実行す
る。この処理はステップＳ１７，Ｓ２０，Ｓ２１のルー
プを１回まわってステップＳ１８に移行することにより
実行される。図９(d) はＣ−ＬＨ階層の符号を格納する
直前の状態を表し、図９(e) はＹ−ＨＨ階層の符号を消
して（ステップＳ２１）Ｃ−ＬＨ階層の符号を格納した
状態を表す図である。If the order of priority of the layers is the same as that described in the first embodiment, C-LH has a higher priority than Y-HH, and the end of the code of the Y-HL layer and the code of the C-LL component. Since there is a margin of 1500 bytes between and, the priority determination unit 417 stores the code of the C-LH layer in the storage unit 418.
By storing after the code of the C-LL layer at the end of the above, a part of the code of the Y-HH layer is overwritten and the rest is destroyed, so that the rewriting is performed in a layer unit. This processing is performed by rotating once through the loop of steps S17, S20, and S21 and then proceeding to step S18. FIG. 9D shows the state immediately before storing the code of the C-LH layer, and FIG. 9E shows the state in which the code of the Y-HH layer is erased (step S21) and the code of the C-LH layer is stored. It is a figure showing.

【０１００】次に上記と同様にしてステップＳ１６によ
りＣ−ＨＬ階層の符号を合成する。説明のためこの符号
量を表１に示す通り１０００バイトとする。Next, in the same manner as described above, the codes of the C-HL layer are combined in step S16. For the sake of explanation, the code amount is 1000 bytes as shown in Table 1.

【０１０１】Ｃ−ＨＬ階層はＹ−ＨＬ階層より優先順位
が低く、符号記憶手段４１８の残り容量（Ｙ−ＨＬ階層
の符号とＣ−ＬＨ階層の符号の間）が５００バイトであ
ることから（図９(f) 参照）、Ｃ−ＨＬ階層の符号は捨
ててしまう。この処理はステップＳ１７，Ｓ２０および
Ｓ２２により実行される。さらにＵ成分とＶ成分のＨＨ
係数は量子化・可変長符号化も行なわずに捨ててしまっ
て、このフィールドの符号化処理を終了する。これはス
テップＳ２２の処理の続きにより実行される。Since the C-HL layer has a lower priority than the Y-HL layer, and the remaining capacity of the code storage means 418 (between the code of the Y-HL layer and the code of the C-LH layer) is 500 bytes ( 9 (f)), the code of the C-HL layer is discarded. This process is executed by steps S17, S20 and S22. Furthermore, H component of U component and V component
The coefficient is discarded without being quantized or variable length coded, and the coding process of this field ends. This is executed as a continuation of the process of step S22.

【０１０２】次に優先判定手段４１７の動作について別
のフィールドの符号化処理の場合を例にとって図８およ
び図１０を用いて説明する。全符号化を行なった場合の
各階層毎の符号量は表２の通りとする。Next, the operation of the priority determining means 417 will be described with reference to FIGS. 8 and 10 by taking the case of encoding processing of another field as an example. Table 2 shows the code amount for each layer when all encoding is performed.

【０１０３】[0103]

【表２】 [Table 2]

【０１０４】まずＹ−ＬＬ、Ｙ−ＬＨ，Ｙ−ＨＬ階層の
符号を符号記憶手段４１８の先頭から順に図１０(b) の
様に詰める。この処理は、ステップＳ１１ないしＳ１４
のループを３回まわることにより実行される。この時点
で符号記憶手段４１８の空き容量は１０００バイトとな
り、次のＹ−ＨＨ階層の符号はこの記憶手段４１８が容
量不足となることがステップＳ１２により判明するので
これを格納せずに捨てる。この処理はステップＳ１５で
実行される。次にＣ−ＬＬ階層の符号は図１０(c) の様
に、これより優先順位の低いＹ−ＨＬ階層の符号を消す
ことで格納する。この処理はステップＳ１６，Ｓ１７，
Ｓ２０，Ｓ２１，およびＳ１７，Ｓ１８を実行すること
により行われる。そして、次のＣ−ＬＨ階層以降の符号
はＹ−ＨＬ階層より優先順位が低いので捨ててしまう。
この処理はステップＳ１６，Ｓ１７，Ｓ２０，Ｓ２２に
より実行され、これにより処理が終了する。First, the codes of the Y-LL, Y-LH, and Y-HL layers are packed in order from the beginning of the code storage means 418, as shown in FIG. 10 (b). This process is performed by steps S11 to S14.
It is executed by rotating the loop of 3 times. At this point, the free space of the code storage means 418 becomes 1000 bytes, and it is determined in step S12 that the storage capacity of the storage means 418 of the code of the next Y-HH layer becomes insufficient. Therefore, this is discarded without being stored. This process is executed in step S15. Next, the code of the C-LL layer is stored by erasing the code of the Y-HL layer having a lower priority as shown in FIG. 10 (c). This process includes steps S16, S17,
This is performed by executing S20, S21 and S17, S18. Then, the code after the next C-LH layer has a lower priority than the Y-HL layer and is therefore discarded.
This processing is executed by steps S16, S17, S20 and S22, and the processing is completed thereby.

【０１０５】さらに優先判定手段４１７の動作について
別のフィールドの符号化処理の場合を例にとって図８お
よび図１１を用いて説明する。全符号化を行なった場合
の各階層毎の符号量は表３の通りとする。Further, the operation of the priority determining means 417 will be described with reference to FIGS. 8 and 11 by taking the case of encoding processing of another field as an example. Table 3 shows the code amount for each layer when all the coding is performed.

【０１０６】[0106]

【表３】 [Table 3]

【０１０７】この場合は符号記憶手段４１８の容量が、
生成した符号の総量より多いので、全ての符号を格納す
ることができる。これはステップＳ１１〜Ｓ１４を４回
まわり、ステップＳ１６〜Ｓ１９を４回まわることによ
り実行される。すなわち、まずＹ成分の符号を符号記憶
手段４１８の先頭から順に図１１(b) の様に詰める。次
にＣ成分の符号を符号記憶手段４１８の末尾から順に図
１１(c) の様に詰める。In this case, the capacity of the code storage means 418 is
Since it is larger than the total amount of generated codes, all codes can be stored. This is executed by rotating steps S11 to S14 four times and rotating steps S16 to S19 four times. That is, first, the codes of the Y component are packed in order from the beginning of the code storage means 418 as shown in FIG. 11 (b). Next, the code of the C component is packed from the end of the code storage means 418 in order as shown in FIG.

【０１０８】上記に説明する方法で予め固定的に定めた
容量の符号記憶手段に１フィールドの符号を格納するこ
とができる。The code of one field can be stored in the code storage means having the capacity fixedly determined in advance by the method described above.

【０１０９】このように、本実施の形態２によれば、Ｒ
ＧＢカラー画像をＹＵＶカラー画像に変換しこれにウエ
ーブレット変換，量子化，可変長符号化を施しＹＣ成分
に変換したものを記憶手段に記憶する際、符号量が多い
Ｙ成分についてはその低周波成分の優先度を高くして記
憶手段の先頭から順次詰めてゆき、Ｃ成分についてもそ
の低周波成分の優先度を高くして記憶手段の後尾から順
次詰めてゆき、記憶しきれない高周波成分についてはこ
れを棄却するようにしたので、画像の情報をあまり落と
すことなく予め固定的に定めた記憶容量を有する記憶手
段に効率よく格納することができ、復号化に際してその
画質を殆ど犠牲にすることなく、少ないメモリ量にて効
率よく符号化を行うことが可能となる。As described above, according to the second embodiment, R
When a GB color image is converted into a YUV color image, wavelet-transformed, quantized, and variable-length coded, and converted into a YC component, which is stored in the storage means, the Y component having a large code amount has a low frequency. Regarding the high frequency components which cannot be stored, the priority of the components is increased and the components of C are sequentially filled from the beginning of the storage means, and the low frequency components of the C component are also increased from the rear of the storage means. Since this is rejected, the image information can be efficiently stored in a storage unit having a fixed storage capacity without much loss, and the image quality is almost sacrificed during decoding. Therefore, it is possible to efficiently perform encoding with a small memory amount.

【０１１０】実施の形態３．次に本発明の実施の形態３
について説明する。本実施の形態３は先の実施の形態２
の優先順位判定手段４１７および符号記憶手段４１８に
関するものであるので、これ以前の処理については説明
を省略する。Embodiment 3 Next, Embodiment 3 of the present invention
Will be described. The third embodiment is the same as the second embodiment.
Since it relates to the priority determination means 417 and the code storage means 418, the description of the processing before this will be omitted.

【０１１１】図７において、符号記憶手段４１８は１フ
ィールド以上の符号を格納する大きさを持つメモリとす
る。In FIG. 7, the code storage means 418 is a memory having a size for storing codes of one field or more.

【０１１２】図１２はこの実施の形態３において符号記
憶手段に符号が詰められる様子を示す図である。FIG. 12 is a diagram showing how codes are stored in the code storage means in the third embodiment.

【０１１３】また、図１３はこの実施の形態３の動作を
示すフローチャートであり、図において、Ｓ３１は図８
と同様の方法で符号化を行い、これを符号記憶手段に詰
めるステップ、Ｓ３２は符号記憶手段４１８のＹ記憶領
域とＣ記憶領域の間に空き領域があるか否かを判定する
ステップ、Ｓ３３は空き領域が埋まるように符号記憶手
段４１８内でＣ記憶領域を移動するステップである。FIG. 13 is a flow chart showing the operation of the third embodiment, and S31 in FIG.
Encoding is performed by the same method as described above and packed in the code storage means, S32 is a step of determining whether or not there is an empty area between the Y storage area and the C storage area of the code storage means 418, and S33 is This is a step of moving the C storage area in the code storage means 418 so that the empty area is filled.

【０１１４】次に動作について説明する。領域管理手段
の機能を併せ持つ符号記憶手段４１８は予め固定的に定
めた容量のメモリを１フィールド分の符号に割り当る。
図１２(a) は符号記憶手段４１８内のメモリと１フィー
ルド分の符号に割り当てたメモリＡを表している。先の
実施の形態２で説明したのと同じ方法で、割り当てたメ
モリＡに符号を格納する。この処理は図１３のステップ
Ｓ３１により行われ、図１２(b) のＹはメモリＡに格納
したＹ成分の符号を表し、ＣはＣ成分の符号を表す。次
に転送手段および領域回収手段の機能を併せ持つ優先順
位判定手段４１７は符号記憶手段４１８のＹ成分の符号
とＣ成分の符号の間に空いた領域をＣ成分の符号を転送
することによって詰める。この処理は図１３のステップ
Ｓ３２，Ｓ３３により行われ、図１２(c) はこの間を詰
めた状態を表している。Next, the operation will be described. The code storage means 418, which also has the function of the area management means, allocates a memory having a fixed capacity fixed in advance to a code for one field.
FIG. 12A shows the memory in the code storage means 418 and the memory A assigned to the code for one field. The code is stored in the allocated memory A by the same method as described in the second embodiment. This processing is performed in step S31 of FIG. 13, where Y in FIG. 12B represents the code of the Y component stored in the memory A, and C represents the code of the C component. Next, the priority determination means 417, which has the functions of the transfer means and the area collection means, fills the area vacated between the code of the Y component and the code of the C component of the code storage means 418 by transferring the code of the C component. This process is performed by steps S32 and S33 of FIG. 13, and FIG. 12C shows a state in which this interval is reduced.

【０１１５】次にさらに映像信号の１フィールドをサン
プリングし上記の処理を繰り返す。符号記憶手段４１８
は先と同じ容量のメモリを１フィールド分の符号に割り
当てる。図１２(d) は最初に符号化したフィールドの符
号の次に次のフィールドに割り当てたメモリＢの状態を
表している。以下上記と同様にメモリＢに符号を格納す
る。この処理を繰り返すことによって符号記憶手段内の
連続するメモリにすき間なく符号を詰めることができ
る。Next, one field of the video signal is further sampled and the above processing is repeated. Code storage means 418
Allocates the same capacity of memory as the code for one field. FIG. 12 (d) shows the state of the memory B assigned to the next field after the code of the first encoded field. Thereafter, the code is stored in the memory B in the same manner as described above. By repeating this process, the codes can be packed in the continuous memories in the code storage means without any gap.

【０１１６】上記の実施の形態はＹＵＶの４：２：２サ
ンプリングについて説明したが、例えばサンプリングを
４：１：１で行なうと、一般的にＹ成分の符号量に比べ
てＵ成分とＶ成分の符号の分を合わせたＣ成分の符号量
が少なくなる。この場合、Ｃ成分の符号を末尾から詰め
ることによってＹ成分とＣ成分の符号の間を詰めるのに
必要な転送量が逆に詰めるより少なくて済む。なお符号
記憶手段４１８は各フィールド毎に同じ容量のメモリを
割り当てる必要はなく、例えば先に符号化したフィール
ドの符号量に応じて容量を変更してもよい。The above embodiment has explained the 4: 2: 2 sampling of YUV. However, if sampling is performed at 4: 1: 1, for example, the U component and V component are generally compared with the code amount of the Y component. The code amount of the C component, which is the sum of the codes of, becomes small. In this case, by packing the code of the C component from the end, the transfer amount required to pack the space between the codes of the Y component and the C component is smaller than that of packing the reverse. Note that the code storage unit 418 does not need to allocate a memory having the same capacity for each field, and the capacity may be changed according to the code amount of the previously encoded field, for example.

【０１１７】このように、本実施の形態３によれば、Ｒ
ＧＢカラー画像をＹＵＶカラー画像に変換しこれにウエ
ーブレット変換，量子化，可変長符号化を施しＹＣ成分
に変換したものを符号記憶手段に記憶する際、符号量が
多いＹ成分についてはその低周波成分の優先度を高くし
て記憶手段の先頭から順次詰めてゆき、Ｃ成分について
もその低周波成分の優先度を高くして記憶手段の後尾か
ら順次詰めてゆき、記憶しきれない高周波成分について
はこれを棄却するようにしたので、画像の情報をあまり
落とすことなく予め固定的に定めた記憶容量を有する記
憶手段に効率よく格納することができ、復号化に際して
その画質を殆ど犠牲にすることなく、少ないメモリ量に
て効率よく符号化を行うことが可能となる。また、上記
で説明した記憶領域管理法によって連続するフィールド
の信号をフィールドあたりのメモリ量を一定以下に抑え
ながら効率よく格納できる。As described above, according to the third embodiment, R
When a GB color image is converted into a YUV color image, wavelet-transformed, quantized, and variable-length coded, and converted into a YC component, which is stored in the code storage means, the Y component having a large code amount has a low The priority of the frequency component is made higher and sequentially packed from the beginning of the storage means, and the low frequency component of the C component is also made higher to the priority of the rear end of the storage means, and the high frequency component that cannot be stored. Since this is rejected, the image information can be efficiently stored in a storage unit having a fixed storage capacity without much loss, and the image quality is almost sacrificed during decoding. It is possible to efficiently perform encoding with a small memory amount. Further, by the storage area management method described above, signals of consecutive fields can be efficiently stored while suppressing the memory amount per field below a certain level.

【０１１８】実施の形態４．次に本発明の実施の形態４
について説明する。本実施の形態４は符号列を３つに分
割する場合を説明するものである。前記実施の形態に準
ずる部分の説明は一部省略する。図１４において、４０
０〜４０５は図４と同様のものである。Embodiment 4 Next, Embodiment 4 of the present invention
Will be described. The fourth embodiment describes a case where a code string is divided into three. A part of the description according to the above embodiment will be omitted. In FIG. 14, 40
0 to 405 are the same as those in FIG.

【０１１９】図１５はその符号記憶手段および一時記憶
手段に符号が詰められる様子を示す図である。FIG. 15 is a diagram showing how codes are stored in the code storage means and the temporary storage means.

【０１２０】また、図１６，図４９は、この実施の形態
４の動作を示すフローチャートであり、図において、Ｓ
４１はＹ−ＬＬ成分を符号化するステップ、Ｓ４２はこ
の符号化したＹ−ＬＬ成分を符号記憶手段に詰めるステ
ップ、Ｓ４３〜Ｓ４６は図８のＳ１１〜Ｓ１４と同様の
ステップである。Ｓ４７はステップＳ４４において符号
記憶手段に記憶できる容量がないと判定された時に、Ｙ
の残りのサブバンドを一時記憶手段に詰めるステップで
ある。また、Ｓ４８はＵ−ＬＬ成分を符号化するステッ
プ、Ｓ４９はこの符号化したＵ−ＬＬ成分を符号記憶手
段に詰めるステップ、Ｓ５０は原時点で最も優先度の高
いＵのサブバンドを符号化するステップ、Ｓ５１は符号
化手段に記憶できる容量があるか否かを判定するステッ
プ、Ｓ５２は符号化したサブバンドの符号を詰めるステ
ップ、Ｓ５３はＵの全てのバンドの符号化が終了したか
否かを判定するステップ、Ｓ５４はＵの残りのサブバン
ドを一時記憶手段に記憶するステップ、Ｓ５５はＶ−Ｌ
Ｌ成分を符号化するステップ、Ｓ５６はこの符号化した
Ｖ−ＬＬ成分を符号記憶手段に詰めるステップ、Ｓ５７
は原時点で最も優先度の高いＶのサブバンドを符号化す
るステップ、Ｓ５８は符号化手段に記憶できる容量があ
るか否かを判定するステップ、Ｓ５９は符号化したサブ
バンドの符号を詰めるステップ、Ｓ６０はＶの全てのバ
ンドの符号化が終了したか否かを判定するステップ、Ｓ
６１はＶの残りのサブバンドを一時記憶手段に記憶する
ステップ、Ｓ６２は符号化手段に空き容量があるか否か
を判定するステップ、Ｓ６３は原時点で最も優先度の高
いＹ，Ｕ，Ｖのサブバンドを一時記憶手段から符号記憶
手段に転送するステップである。FIG. 16 and FIG. 49 are flowcharts showing the operation of the fourth embodiment, and in the figures, S
41 is a step of encoding the Y-LL component, S42 is a step of packing the encoded Y-LL component in the code storage means, and S43 to S46 are steps similar to S11 to S14 of FIG. If it is determined in step S44 that there is no capacity to store in the code storage means, S47 returns Y.
This is a step of packing the remaining sub-bands of the above into the temporary storage means. Further, S48 is a step of encoding the U-LL component, S49 is a step of packing the encoded U-LL component in the code storage means, and S50 is the encoding of the U subband having the highest priority at the original time. Step, S51 is a step of judging whether or not there is a capacity that can be stored in the coding means, S52 is a step of packing codes of the coded subbands, and S53 is whether or not coding of all bands of U is completed. Determination step, S54 is a step of storing the remaining subbands of U in the temporary storage means, and S55 is V-L.
The step of encoding the L component, S56 is the step of packing the encoded V-LL component in the code storage means, S57.
Is a step of encoding the V subband having the highest priority at the original time, S58 is a step of determining whether or not there is a capacity that can be stored in the encoding means, and S59 is a step of packing codes of the encoded subband. , S60 is a step of determining whether or not coding of all bands of V is completed, S60
Reference numeral 61 is a step of storing the remaining subbands of V in the temporary storage means, S62 is a step of determining whether or not there is free space in the encoding means, and S63 is Y, U, V having the highest priority at the original time. Is a step of transferring the sub-band from the temporary storage means to the code storage means.

【０１２１】次にその優先順位判定手段４０７の動作を
説明する。階層の優先順位はＬＬ成分を最優先とし以下
ＬＨ、ＨＬ、ＨＨの順位とし、同じ階層ではＹ成分を優
先とする。また説明のための例としてＹ−ＬＬ〜Ｖ−Ｈ
Ｈの符号量を表４に示す通りとし、記憶手段４０８のサ
イズを１１５００バイト、一時記憶手段４０９のサイズ
を１２０００バイトとする。図１５(a) はこの符号記憶
手段４０８、一時記憶手段４０９の初期状態を表してい
る。Next, the operation of the priority determining means 407 will be described. The priority order of the hierarchy is that the LL component has the highest priority, and the following order is LH, HL, and HH, and the Y component has priority in the same hierarchy. As an example for explanation, Y-LL to VH
The code amount of H is as shown in Table 4, the size of the storage unit 408 is 11500 bytes, and the size of the temporary storage unit 409 is 12000 bytes. FIG. 15A shows the initial state of the code storage means 408 and the temporary storage means 409.

【０１２２】記憶制御手段としての優先順位判定手段４
０７は、まずＹ成分の符号に対しては最も優先順位の高
いＹ−ＬＬの符号を符号記憶手段４０８に格納し、Ｙ−
ＬＨ、Ｙ−ＨＬ、Ｙ−ＨＨの符号は一時記憶手段４０９
に記憶する。この処理は図１６，図４９のステップＳ４
１〜Ｓ４６およびＳ４７により実行され、図１５(b)は
この状態を表している。次にＵ成分の符号に対して、Ｕ
−ＬＬの符号を符号記憶手段４０８のＹ−ＬＬの次に格
納し、Ｕ−ＬＨ、Ｕ−ＨＬ、Ｕ−ＨＨの符号は一時記憶
手段４０９に記憶する。この処理は図１６，図４９のス
テップＳ４８〜Ｓ５４により実行され、図１５(c) はＵ
成分の符号を記憶し終った状態を表す。次にＶ成分の符
号に対しても同様の操作を行なう。この処理は図１６，
図４９のステップＳ５５〜Ｓ６１により実行され、図１
５(d) は全ての色成分の符号を記憶し終った状態を表し
ている。次に符号記憶手段４０８はＹ−ＬＬ、Ｕ−Ｌ
Ｌ、Ｖ−ＬＬを詰めた残りが４０００バイトあることか
ら、転送判定手段としての機能を併せ持つ優先順位判定
手段４０７は、一時記憶手段４０９に記憶した符号のう
ち優先順位の高いものから４０００バイト以下の部分に
あたるＹ−ＬＨ、Ｕ−ＬＨ、Ｖ−ＬＨの符号を符号記憶
手段４０８に転送する。この処理は図１６，図４９のス
テップＳ６２，Ｓ６３により実行され、図１５(e) は転
送が終った状態を表している。この段階で、一時記憶手
段４０９に残った符号は捨てて、１フィールドの符号化
処理を終了する。Priority determination means 4 as storage control means
07 stores first the Y-LL code having the highest priority with respect to the Y component code in the code storage means 408, and
The symbols LH, Y-HL, and Y-HH are temporary storage means 409.
To memorize. This process is step S4 in FIGS.
1 to S46 and S47, and FIG. 15B shows this state. Next, for the sign of the U component, U
The code of -LL is stored next to Y-LL in the code storage unit 408, and the codes of U-LH, U-HL, and U-HH are stored in the temporary storage unit 409. This processing is executed by steps S48 to S54 of FIGS. 16 and 49, and U of FIG.
Indicates the state in which the sign of the component has been stored. Next, the same operation is performed for the code of the V component. This process is shown in FIG.
1 through the steps S55 to S61 of FIG.
5 (d) represents the state in which the codes of all the color components have been stored. Next, the code storage means 408 stores Y-LL and U-L.
Since there are 4000 bytes left after L and V-LL are packed, the priority determination unit 407 having a function as a transfer determination unit also has 4000 bytes or less from the code with the highest priority among the codes stored in the temporary storage unit 409. The codes of Y-LH, U-LH, and V-LH corresponding to the part are transferred to the code storage means 408. This processing is executed by steps S62 and S63 in FIGS. 16 and 49, and FIG. 15 (e) shows a state in which the transfer is completed. At this stage, the code remaining in the temporary storage means 409 is discarded, and the encoding process for one field is completed.

【０１２３】このように、本実施の形態４によれば、Ｒ
ＧＢカラー画像をＹＵＶカラー画像に変換しこれにウエ
ーブレット変換，量子化，可変長符号化を施したものを
符号記憶手段に記憶する際、符号量が多いＹ成分につい
てはその優先度が高いＹ−ＬＬ成分を記憶手段に記憶
し、残りの成分についてはこれを一時記憶手段に記憶
し、Ｕ成分，Ｖ成分についてもその優先度が高いＵ−Ｌ
Ｌ成分，Ｖ−ＬＬ成分をＹ−ＬＬ成分とアドレスの間隙
が生じないようにこれを符号記憶手段に記憶し、残りの
成分については一時記憶手段に記憶し、この一時記憶手
段に記憶した成分のうち、その優先度がかなり高く、か
つ符号記憶手段の残りの容量に格納し得る余裕があるＹ
−ＬＨ成分，Ｕ−ＬＨ成分，Ｖ−ＬＨ成分についてはこ
れを一時記憶手段から符号記憶手段に転送するようにし
たので、画像の情報を３つに分割する場合でも、画像の
情報をあまり落とすことなく予め固定的に定めた記憶容
量を有する記憶手段に効率よく格納することができ、復
号化に際してその画質を殆ど犠牲にすることなく、少な
いメモリ量にて効率よく符号化を行うことが可能とな
る。また、上記で説明した記憶領域管理法によって連続
するフィールドの信号をフィールドあたりのメモリ量を
一定以下に抑えながら効率よく格納できる。As described above, according to the fourth embodiment, R
When a GB color image is converted into a YUV color image and wavelet transformation, quantization, and variable length coding are performed and stored in the code storage means, the Y component having a large code amount has a high priority Y. The -LL component is stored in the storage means, the remaining components are stored in the temporary storage means, and the U component and the V component are also high in priority U-L.
The L component and the V-LL component are stored in the code storage means so that a gap between the Y component and the Y-LL component does not occur, and the remaining components are stored in the temporary storage means, and the components stored in the temporary storage means. Of these, the priority is considerably high, and there is room for storage in the remaining capacity of the code storage means.
Since the -LH component, the U-LH component, and the V-LH component are transferred from the temporary storage means to the code storage means, even when the image information is divided into three, the image information is dropped too much. Can be efficiently stored in a storage means having a fixed storage capacity without being used, and encoding can be efficiently performed with a small memory amount without sacrificing the image quality during decoding. Becomes Further, by the storage area management method described above, signals of consecutive fields can be efficiently stored while suppressing the memory amount per field below a certain level.

【０１２４】なお、この実施の形態４では、符号列を３
つ生成する場合について説明したが、２つ以上の符号列
を生成する場合に関しても同様に適用可能である。In the fourth embodiment, the code string is 3
The case where two or more code strings are generated has been described, but the same can be applied to the case where two or more code strings are generated.

【０１２５】実施の形態５．次に本発明の実施の形態５
について図１７を用いて説明する。本実施の形態５は先
の実施の形態３とほぼ同じ構成であり、同じ部分につい
てはその説明を省略する。Embodiment 5 FIG. Next, Embodiment 5 of the present invention
This will be described with reference to FIG. The fifth embodiment has almost the same structure as the third embodiment, and the description of the same parts will be omitted.

【０１２６】図１７において、符号記憶手段４２８は先
の実施の形態３の符号記憶手段４１８の機能に加え、１
フィールドの符号の合計を計算し、その量に合わせて、
次にサンプリングするフィールドを決定してこれをサン
プリング手段４２０に指示する機能を有する。また、サ
ンプリング手段４２０はこの符号記憶手段４２８により
指示されたフィールドのサンプリングを行なうものであ
る。In FIG. 17, the code storage means 428 has the same function as the code storage means 418 of the third embodiment, and
Calculate the sum of the signs of the fields, and according to that amount,
It has a function of determining the field to be sampled next and instructing it to the sampling means 420. The sampling means 420 samples the field designated by the code storage means 428.

【０１２７】以下、具体的に秒あたり６０フィールドの
映像信号の１秒間分を１６５０００バイトのメモリに符
号化して記録する場合について説明する。なお１フィー
ルドの符号化処理に１／１５秒を要するものとし、４フ
ィールド間隔以上のフィールド間引きを行なうものとす
る。Hereinafter, a case where one second of a video signal of 60 fields per second is encoded and recorded in a 165000-byte memory will be described. It is assumed that the encoding process for one field requires 1/15 seconds, and the field thinning is performed at intervals of four fields or more.

【０１２８】最初にサンプリング手段４２０により、１
フィールドをサンプリングし、実施例の形態３と同様の
方法に従い１フィールドあたり１６５００バイトのメモ
リを割り当てて符号化を行なう。符号記憶手段４２８
は、符号化手段により使用したメモリ量を算出するメモ
リ量算出手段や、このメモリ量算出手段により算出した
メモリ量が予め定める下限値以下の場合前記下限値に切
り上げる切り上げ手段、メモリ量算出手段により算出し
たメモリ量に比例したフィールド間隔を算出するフィー
ルド間隔算出手段や、このフィールド間隔算出手段によ
り算出したフィールド間隔を前記サンプリング手段に対
し指定するフィールド間隔指定手段、さらには符号記憶
手段に、切り上げ手段で切り上げを行ったことを検出す
る切り上げ検出手段や、この切り上げ検出手段により切
上げを検出した場合、符号量が増大するように前記階層
符号化の調整を行なう符号化調整手段の機能を併せ持っ
ており、Ｙ成分とＣ成分の符号の合計が１１０００バイ
ト以下の場合は先にサンプリングしたフィールドの４フ
ィールド後のフィールドをサンプリングし、これが１１
０００バイトを越えるが１３７５０バイト以下の場合は
５フィールド後のフィールドをサンプリングし、１３７
５０バイトを越える場合は６フィールド後のフィールド
をサンプリングする。First, the sampling means 420 sets 1
The fields are sampled, and 16500 bytes of memory are allocated to each field for encoding according to the same method as in the third embodiment. Code storage means 428
Is a memory amount calculation means for calculating the memory amount used by the encoding means, and a round up means for rounding up to the lower limit value when the memory amount calculated by the memory amount calculation means is a predetermined lower limit value or less, and a memory amount calculation means. A field interval calculating means for calculating a field interval proportional to the calculated memory amount, a field interval specifying means for specifying the field interval calculated by the field interval calculating means to the sampling means, further a code storing means, and a rounding up means. It also has the functions of the round-up detection means that detects that rounding up has been performed, and the coding adjustment means that adjusts the hierarchical coding so that the code amount increases when the round-up detection means detects rounding up. , If the sum of the codes of the Y and C components is 11000 bytes or less, Sampling the field after four fields of the sampled field, which is 11
If it exceeds 000 bytes but is 13750 bytes or less, the field after 5 fields is sampled and 137
When it exceeds 50 bytes, the field after 6 fields is sampled.

【０１２９】また映像信号がインターレース操作を行な
っている場合、サンプリングしたフィールドの上下位置
が変化することを避けるため、１１０００バイト以上の
場合は６フィールド後のフィールドをサンプリングする
ようにしてもよい。Further, when the video signal is interlaced, in order to prevent the vertical position of the sampled field from changing, in the case of 11000 bytes or more, the field after 6 fields may be sampled.

【０１３０】これは、通常のテレビジョン信号（ＮＴＳ
Ｃ信号）の場合、４ないし６フィールド間隔でのサンプ
リングが余り不自然さを感じないサンプリング間隔の上
限であることがその理由である。This is an ordinary television signal (NTS
In the case of the C signal), the reason is that the sampling at 4 to 6 field intervals is the upper limit of the sampling interval at which the unnaturalness is not felt so much.

【０１３１】そしてそのサンプリングを４フィールド間
隔で行ないフィールドあたりのメモリを１１０００バイ
トを固定的に割り当てれば所望の条件を満たすが、映像
の質によっては解像度が格段に落ちる場合がある。また
６フィールド間隔でサンプリングを行ない、フィールド
あたり１６５００バイトを固定的に割り当てても所望の
条件を満たすが、映像の質によっては１フィールドあた
りが１６５００バイトに満たない場合が発生し、メモリ
の使用効率が格段に落ちる。If the sampling is performed at 4-field intervals and the memory for each field is fixedly allocated to 11000 bytes, the desired condition is satisfied, but the resolution may be significantly reduced depending on the quality of the image. The desired condition is satisfied even if sampling is performed at 6-field intervals and 16500 bytes are fixedly allocated per field, but depending on the quality of the image, there may be cases where one field is less than 16500 bytes, resulting in memory usage efficiency. Will fall dramatically.

【０１３２】このように、本実施の形態５では、映像信
号のフィールドを指定する時間間隔でサンプリングし、
このサンプリングされたデータに対して階層符号化を行
い、これを符号記憶手段に記憶するとともに、その階層
符号化を行う際に使用したメモリ量を算出し、この算出
したメモリ量が予め定めた下限値以下の場合、これを下
限値に切り上げるとともに、この切り上げを行ったこと
を検出した場合、符号量が増大するように階層符号化の
調整を行うとともに、上記算出したメモリ量に比例した
フィールド間隔を算出し、この算出したフィールド間隔
をサンプリング手段に対し指定することにより、符号量
が多い場合はフィールドの間引き間隔を広げ、符号量が
少ない場合は間引き間隔を縮めることで限られたメモリ
に一定時間の映像信号を効率良く記憶することができる
符号化方法および符号化装置を実現することができる。As described above, in the fifth embodiment, the field of the video signal is sampled at the designated time intervals,
The sampled data is hierarchically encoded, stored in the code storage means, and the amount of memory used when performing the hierarchical encoding is calculated. The calculated amount of memory is a predetermined lower limit. If it is less than or equal to the value, it is rounded up to the lower limit, and when it is detected that this rounding up is performed, the layer coding is adjusted so that the code amount increases, and the field interval proportional to the calculated memory amount By calculating the calculated field interval to the sampling means, the thinning interval of the field is widened when the code amount is large, and the thinning interval is shortened when the code amount is small. An encoding method and an encoding device capable of efficiently storing time video signals can be realized.

【０１３３】なおここで上げた１フィールドの符号化時
間，メモリ量や映像信号記録時間などは単なる一例に過
ぎず、本発明はこれに限るものではない。The one-field coding time, the memory amount, the video signal recording time, etc., mentioned here are merely examples, and the present invention is not limited thereto.

【０１３４】さらに上記実施の形態５において、１フィ
ールドの符号量が１１０００バイトを下回るフィールド
が続く場合、図２の量子化部２１４での量子化誤差が少
なくなる方向に量子化因子を変更するようにしてもよ
い。Furthermore, in the fifth embodiment, when there are consecutive fields in which the code amount of one field is less than 11000 bytes, the quantization factor is changed so that the quantization error in the quantization unit 214 in FIG. 2 decreases. You may

【０１３５】実施の形態６．次に前記実施の形態１ない
し４の方法によって符号化した映像信号を再生する方法
について、図１８を用いて説明する。符号記憶手段５１
８は前記実施の形態１ないし４の方法により符号化され
た映像信号を記憶するものであり、前記実施の形態１な
いし４の符号記憶手段４０８または４１８と同じもので
あり、符号化時にサンプリング間隔も記憶するものとす
る。復号化部（復号化手段）５０３は符号化手段４１３
の逆演算を行なうものとし、フィールド記憶手段５０１
ａとフィールド記憶手段５０１ｂはそれぞれ映像信号を
記憶し、その一方の出力が絶えず映像提示手段５００で
提示されるものとする。Embodiment 6 FIG. Next, a method of reproducing the video signal coded by the method of the first to fourth embodiments will be described with reference to FIG. Code storage means 51
Reference numeral 8 is for storing the video signal encoded by the method of the first to fourth embodiments, which is the same as the code storage means 408 or 418 of the first to fourth embodiments, and has a sampling interval at the time of encoding. Shall also be remembered. The decoding unit (decoding means) 503 is an encoding means 413.
Field storage means 501.
It is assumed that a and the field storage means 501b respectively store video signals, and the output of one of them is constantly presented by the video presentation means 500.

【０１３６】これらの動作についてさらに詳しく説明す
る。符号記憶手段５１８から最初の１フィールド分の符
号でＹ成分、Ｃ成分（実施の形態４に対応するものの場
合、はＹ成分、Ｕ成分、Ｖ成分）の符号を順次取り出
し、復号化部５０３により復号処理を施して、映像信号
のＹ成分、Ｕ成分、Ｖ成分をそれぞれ再生しフィールド
記憶手段５０１ａに格納する。ただし符号化の時Ｃ成分
で破壊したＹ成分の階層や符号化処理を行なわなかった
階層は全て０として復号化処理を行なう。そして各成分
の映像信号が揃った時点でＹＵＶ信号をそのまま入力で
きる映像提示手段５００に映像を提示する。These operations will be described in more detail. The codes of the Y component and the C component (Y component, U component, V component in the case of the one corresponding to the fourth embodiment) are sequentially extracted from the code storage unit 518 for the first field, and the decoding unit 503 Decoding processing is performed to reproduce the Y component, U component, and V component of the video signal and store them in the field storage means 501a. However, the decoding process is performed by setting all the layers of the Y component destroyed by the C component at the time of encoding and the layers not subjected to the encoding process to 0. Then, when the video signals of the respective components are gathered, the video is presented to the video presentation means 500 which can input the YUV signal as it is.

【０１３７】次に２番目のフィールドの符号を符号記憶
手段５１８から取り出し、上記と同様にして、映像信号
を再生し、フィールド記憶手段５０１ｂに格納する。最
初のフィールドのサンプリング間隔の後、映像提示手段
５００に提示するフィールド記憶手段を５０１ｂに切替
え３番目のフィールドの映像信号の再生処理を開始す
る。以下、この処理を符号記憶手段５１８に次のフィー
ルドの符号がある限り繰り返しておこなう。Next, the code of the second field is taken out from the code storage means 518, the video signal is reproduced and stored in the field storage means 501b in the same manner as above. After the sampling interval of the first field, the field storage means to be presented to the video presentation means 500 is switched to 501b and the reproduction processing of the video signal of the third field is started. Hereinafter, this process is repeated as long as there is a code in the next field in the code storage means 518.

【０１３８】このように、本実施の形態６によれば、実
施の形態１ないし４の方法により符号化された映像信号
を記憶する記憶手段から符号を読出し、これに符号化と
逆の演算を行って、復号を行い、復号した映像信号をフ
ィールド記憶手段の一方に書込み他方から読出しを行
い、これを交互に繰り返すことにより映像信号を再生す
ることにより、実施の形態１ないし４の方法で符号化さ
れた映像信号を再生できる。またフィールド記憶手段を
切替えるフィールド間隔を、符号記憶手段５１８に記憶
したサンプリング間隔の一定倍とすることで、高速再生
やスロー再生を行なうこともできる。As described above, according to the sixth embodiment, the code is read from the storage means for storing the video signal coded by the method according to the first to fourth embodiments, and the calculation opposite to the coding is performed. The decoding is performed, the decoded video signal is written in one of the field storage means and read from the other, and the video signal is reproduced by alternately repeating this, thereby reproducing the code by the method of the first to fourth embodiments. The encoded video signal can be reproduced. Further, by setting the field interval for switching the field storage means to be a constant multiple of the sampling interval stored in the code storage means 518, high speed reproduction or slow reproduction can be performed.

【０１３９】なお本実施の形態６ではＹＵＶ信号のまま
提示できる映像提示手段５００を用いたが、ＹＵＶ信号
からＲＧＢ信号に変換する変換手段をフィールド記憶手
段の前段または後段に設けて、ＲＧＢ信号を映像提示手
段５００に入力してもよい。In the sixth embodiment, the video presenting means 500 capable of presenting the YUV signal as it is is used. However, the converting means for converting the YUV signal into the RGB signal is provided in the front stage or the rear stage of the field storage means to output the RGB signal. You may input into the image presentation means 500.

【０１４０】実施の形態７．次に前記実施の形態５の方
法によって符号化した映像信号を再生する方法につい
て、図１９を用いて説明する。符号記憶手段５２８は前
記実施の形態５の方法により符号化された映像信号を記
憶するものであるが、前記実施の形態５の符号記憶手段
４２８と同じもので、符号化時にサンプリング間隔も記
憶するものとする。Seventh Embodiment Next, a method of reproducing the video signal encoded by the method of the fifth embodiment will be described with reference to FIG. The code storage means 528 stores the video signal coded by the method of the fifth embodiment, but is the same as the code storage means 428 of the fifth embodiment, and also stores the sampling interval at the time of coding. I shall.

【０１４１】これらの動作についてさらに詳しく説明す
る。符号記憶手段５２８から最初の１フィールド分の符
号でＹ成分、Ｃ成分の符号を順次取り出し、復号化部５
０３により復号処理を施して、映像信号のＹ成分、Ｕ成
分、Ｖ成分をそれぞれ再生しフィールド記憶手段５０１
ａに格納する。ただし符号化の時Ｃ成分で破壊したＹ成
分の階層や符号化処理を行なわなかった階層は全て０と
して復号化処理を行なう。そして各成分の映像信号が揃
った時点でＹＵＶ信号をそのまま入力できる映像提示手
段５００に映像を提示する。These operations will be described in more detail. The code of the Y component and the C component are sequentially extracted from the code storage unit 528 with the code for the first field, and the decoding unit 5
Decoding processing is performed by 03 to reproduce the Y component, the U component, and the V component of the video signal, respectively, and the field storage means 501.
Stored in a. However, the decoding process is performed by setting all the layers of the Y component destroyed by the C component at the time of encoding and the layers not subjected to the encoding process to 0. Then, when the video signals of the respective components are gathered, the video is presented to the video presentation means 500 which can input the YUV signal as it is.

【０１４２】次に２番目のフィールドの符号を符号記憶
手段５２８から取り出し、上記と同様にして、映像信号
を再生し、フィールド記憶手段５０１ｂに格納する。最
初のフィールドのサンプリング間隔の後、映像提示手段
５００に提示するフィールド記憶手段を５０１ｂに切替
え３番目のフィールドの映像信号の再生処理を開始す
る。以下、この処理を符号記憶手段５２８に次のフィー
ルドの符号がある限り繰り返しておこなう。Next, the code of the second field is taken out from the code storage means 528, and the video signal is reproduced and stored in the field storage means 501b in the same manner as above. After the sampling interval of the first field, the field storage means to be presented to the video presentation means 500 is switched to 501b and the reproduction processing of the video signal of the third field is started. Hereinafter, this process is repeated as long as there is a code in the next field in the code storage means 528.

【０１４３】このように、本実施の形態７によれば、実
施の形態５の方法により符号化された映像信号およびそ
のサンプリング間隔を記憶する記憶手段から符号を読出
し、これに符号化と逆の演算を行って、復号を行い、復
号した映像信号をフィールド記憶手段の一方に書込み他
方から読出しを行い、これを交互に繰り返すことにより
映像信号を再生することにより、サンプリングのフィー
ルド間引きが一定でないにも関わらず、元の映像信号と
同じ速度で再生できる。またフィールド記憶手段を切替
えるフィールド間隔を、符号記憶手段５２８に記憶した
サンプリング間隔の一定倍とすることで、高速再生やス
ロー再生を行なうこともできる。As described above, according to the seventh embodiment, the code is read out from the storage means for storing the video signal coded by the method of the fifth embodiment and the sampling interval thereof, and the reverse of the coding is performed. By performing arithmetic operation, decoding, writing the decoded video signal to one of the field storage means and reading from the other, and repeating this alternately to reproduce the video signal, sampling field thinning is not constant. Nevertheless, it can be played back at the same speed as the original video signal. Further, by setting the field interval for switching the field storage means to a constant multiple of the sampling interval stored in the code storage means 528, high speed reproduction or slow reproduction can be performed.

【０１４４】なお本実施の形態７ではＹＵＶ信号のまま
提示できる映像提示手段５００を用いたが、ＹＵＶ信号
からＲＧＢ信号に変換する変換手段をフィールド記憶手
段の前段または後段に設けて、ＲＧＢ信号を映像提示手
段５００に入力してもよい。In the seventh embodiment, the video presenting means 500 capable of presenting the YUV signal as it is is used. However, the converting means for converting the YUV signal into the RGB signal is provided at the front stage or the rear stage of the field storage means to output the RGB signal. You may input into the image presentation means 500.

【０１４５】実施の形態８．ところで、実施の形態１な
いし５における符号化方法および符号化装置ではウエー
ブレット変換によってその符号化を行うようにしたが、
本実施の形態８はウエーブレット変換を実現するための
ハードウェアの規模、および変換速度の問題を解決する
ために、ウエーブレット変換の特徴である、画像データ
を周波数帯域毎に繰り返し周波数分割する点に着目して
これを利用するようにしたものであり、これにより実施
の形態１ないし５における符号化方法および符号化装置
のハードウエアの回路規模をより一層縮小できるもので
ある。Eighth Embodiment By the way, in the encoding method and the encoding device according to the first to fifth embodiments, the encoding is performed by the wavelet transform.
The eighth embodiment is characterized in that image data is repeatedly frequency-divided for each frequency band, which is a feature of the wavelet conversion, in order to solve the problems of the scale of hardware for realizing the wavelet conversion and the conversion speed. This is utilized by paying attention to the above, and by doing so, it is possible to further reduce the circuit scale of the hardware of the encoding method and the encoding device in the first to fifth embodiments.

【０１４６】すなわち、図４７の入力画像Ｉ１、ＨＰ
Ｆ、ＬＰＦおよびサブサンプラ、または入力画像Ｉ１を
水平方向に周波数分割した変換画像Ｉ３、ＨＰＦ、ＬＰ
Ｆおよびサブサンプラでの処理を、一組の画像データお
よび変換データを保持するメモリ、ＨＰＦ、ＬＰＦとサ
ブサンプラにより実現する。That is, the input images I1 and HP of FIG.
F, LPF and subsampler, or converted images I3, HPF, LP obtained by frequency-dividing the input image I1 in the horizontal direction.
The processing in F and the sub-sampler is realized by a memory holding a set of image data and conversion data, HPF, LPF and sub-sampler.

【０１４７】さらに、入力画像を周波数分割した変換デ
ータは、入力画像上に上書き転送することにより、余分
なメモリを必要とせず、また周波数分割とデータ転送を
パイプライン処理することにより、ウエーブレット変換
に要する時間も短縮できるウエーブレット変換装置を実
現するようにしたものである。Further, the conversion data obtained by frequency-dividing the input image does not require an extra memory by overwriting and transferring onto the input image, and the wavelet conversion is performed by pipeline processing of frequency division and data transfer. This is to realize a wavelet conversion device that can reduce the time required for.

【０１４８】以下、図２０を用いて、本発明の実施の形
態８について説明する。図２０において、６０１はシス
テム全体を制御するＣＰＵ、６０２は画像データおよび
これをウエーブレット変換して得た係数データを蓄積す
るためのデータ記憶部、６０３はＣＰＵバス、７０１は
入力データを２画素毎並列に６画素保持しておくシフト
レジスタ部、７０２はシフトレジスタ部７０１のデータ
から低周波成分を取り出してＬ係数データとして出力す
るローパスフィルタ、７０３はシフトレジスタ部７０１
のデータから高周波成分を取り出してＨ係数データとし
て出力するハイパスフィルタである。The eighth embodiment of the present invention will be described below with reference to FIG. In FIG. 20, 601 is a CPU that controls the entire system, 602 is a data storage unit for accumulating image data and coefficient data obtained by wavelet transforming it, 603 is a CPU bus, and 701 is 2 pixels of input data. A shift register unit for holding 6 pixels in parallel for each, a reference numeral 702 is a low-pass filter for extracting a low frequency component from the data of the shift register unit 701 and outputting it as L coefficient data, and a reference numeral 703 is a shift register unit 701.
Is a high-pass filter that extracts a high-frequency component from the data of and outputs it as H coefficient data.

【０１４９】以上のように構成されたウエーブレット変
換装置について、以下その動作について図２１を用いて
説明する。まず、符号化（ウエーブレット変換）につい
て説明する。図２１は、入力画像を周波数分割していく
経過を示している。The operation of the wavelet conversion device configured as described above will be described below with reference to FIG. First, encoding (wavelet conversion) will be described. FIG. 21 shows the process of frequency-dividing the input image.

【０１５０】ウエーブレット変換を行なう画像データ
（図２１(a) ）は、一旦ＣＰＵバス６０３上のデータ記
憶部６０２に蓄積される。ＣＰＵ６０１は、データ記憶
部６０２の画像データの水平方向のラインデータ１（図
２１(a) ）を逐次、ＣＰＵバスを介してシフトレジスタ
部７０１に転送する。The image data for wavelet conversion (FIG. 21 (a)) is temporarily stored in the data storage unit 602 on the CPU bus 603. The CPU 601 sequentially transfers the horizontal line data 1 (FIG. 21A) of the image data in the data storage unit 602 to the shift register unit 701 via the CPU bus.

【０１５１】画素データ（図２１(a) ）のラインデータ
の先頭から、Pn-2、Pn-1、Pn、Pn+1、Pn+2、Pn+3、Pnと
し（図２０のシフトレジスタ部７０１参照）、Ｌ係数デ
ータをLn、Ｈ係数データをHnで表現した時、ＬＰＦを
（数１）によって実現しており、Pn-2, Pn-1, Pn, Pn + 1, Pn + 2, Pn + 3, Pn from the beginning of the line data of the pixel data (FIG. 21 (a)) (shift register section of FIG. 20). 701), L coefficient data is represented by Ln and H coefficient data is represented by Hn, the LPF is realized by (Equation 1),

【０１５２】[0152]

【数１】 (Equation 1)

【０１５３】ＨＰＦを（数２）により実現している。The HPF is realized by (Equation 2).

【０１５４】[0154]

【数２】 (Equation 2)

【０１５５】このフィルタは、Symmetric Short Kernel
Filter （ＳＳＫＦ）と呼ばれ、ＬＰＦは５タップ、Ｈ
ＰＦは３タップで周波数分割できるため、小規模のハー
ドウェアによって実現できる。This filter is a Symmetric Short Kernel
Called Filter (SSKF), LPF has 5 taps, H
Since the PF can be frequency-divided with 3 taps, it can be realized by a small-scale hardware.

【０１５６】図２２(a) ，図２２(b) はこのＳＳＫＦに
よって実現されたＬＰＦ，ＨＰＦを示し、図２２(a) に
おいて、７０２ａ，７０２ｂ，７０２ｄ，７０２ｈ，７
０２ｉは加算器、７０２ｃ，７０２ｅは入力を２倍する
乗算器、７０２ｊは入力を８で除算する除算器、７０２
ｆ，７０２ｇは入力の２の補数を出力する補数器であ
る。また、図２２(b) において、７０３ａ，７０３ｄは
加算器、７０３ｂは入力の２の補数を出力する補数器、
７０３ｃは入力を２倍する乗算器、７０３ｅは入力を２
で除算する除算器である。22 (a) and 22 (b) show LPFs and HPFs realized by this SSKF. In FIG. 22 (a), 702a, 702b, 702d, 702h, 7 are shown.
02i is an adder, 702c and 702e are multipliers for doubling the input, 702j is a divider for dividing the input by 8, 702
Reference numeral f, 702g is a complementer that outputs the two's complement of the input. Further, in FIG. 22 (b), 703a and 703d are adders, 703b is a complementer which outputs the two's complement of the input,
703c is a multiplier for doubling the input, and 703e is a multiplier for the input.
It is a divider that divides by.

【０１５７】図２０のシフトレジスタ部７０１はレジス
タ７０１ｆ，７０１ｄ，７０１ｂからなるレジスタ列７
０１ｘとレジスタ７０１ｅ，７０１ｃ，７０１ａからな
るレジスタ列７０１ｙとから構成されており、シフトレ
ジスタ部７０１に２画素単位で画素…、Pn-2，Pn-1、P
n，Pn+1、Pn+2，Pn+3、Pn，…が入力すると、レジスタ
列７０１ｘの入力には、画素…、Pn-1、Pn+1、Pn+3、…
が入力され、レジスタ列７０１ｙの入力には、画素…、
Pn-2，Pn，Pn+2，…が入力される。The shift register section 701 of FIG. 20 is a register array 7 including registers 701f, 701d, and 701b.
01x and a register array 701y including registers 701e, 701c, and 701a, and the shift register unit 701 includes pixels in units of two pixels ... Pn-2, Pn-1, Pn.
When n, Pn + 1, Pn + 2, Pn + 3, Pn, ... Are input, pixels ..., Pn-1, Pn + 1, Pn + 3 ,.
Is input to the input of the register array 701y.
Pn-2, Pn, Pn + 2, ... are input.

【０１５８】このため、シフトレジスタ部７０１に単に
２画素分ずつ画素データを入力することによって、周波
数分割を実行するのに要する入力のデータ単位毎（m-2
、m、m+2 、…）のバッファと、レジスタ列７０１ｘ，
７０１ｙに画素データを１画素おきに入力する１／２サ
ブサンプリングとを同時に行なっている。Therefore, by simply inputting pixel data for every two pixels to the shift register section 701, each input data unit (m-2
, M, m + 2, ...) buffers and register rows 701x,
Half sub-sampling for inputting pixel data every other pixel to 701y is simultaneously performed.

【０１５９】そして、このシフトレジスタ部７０１に転
送された画素データをローパスフィルタ７０２およびハ
イパスフィルタ７０３に出力することにより２画素毎に
周波数分割されたＬ係数データとＨ係数データは、一旦
レジスタ７０４，７０５にこれをラッチしてから、ＣＰ
Ｕ６０１がデータ記憶部６０２の変換ラインデータ格納
領域にそれぞれ転送し、その後、入力画像のラインデー
タ格納領域に再度転送することにより、図２１(b) のＬ
係数データ１、Ｈ係数データ１に示すアドレスにそれぞ
れ蓄積する。この動作を繰り返すことで、図２１(a) の
画像データは周波数分割後、図２１(c) のように蓄積さ
れる。By outputting the pixel data transferred to the shift register section 701 to the low pass filter 702 and the high pass filter 703, the L coefficient data and the H coefficient data frequency-divided for every two pixels are temporarily stored in the register 704. Latch this in 705 and then CP
The U 601 transfers each to the converted line data storage area of the data storage unit 602, and then transfers again to the line data storage area of the input image.
The coefficient data 1 and the H coefficient data 1 are respectively stored in the addresses. By repeating this operation, the image data of FIG. 21A is frequency-divided and then accumulated as shown in FIG.

【０１６０】次に、図２１(c) の係数データについて垂
直方向の周波数分割を行なう。ＣＰＵ６０１は、データ
記憶部６０２のＬ係数データの垂直方向のラインデータ
２（図２１(d) ）を逐次、ＣＰＵバス６０３を介して、
シフトレジスタ部７０１に転送する。そしてこのシフト
レジスタ部７０１に転送された画素データをローパスフ
ィルタ７０２およびハイパスフィルタ７０３に出力する
ことにより２画素毎に周波数分割されたＬ係数データと
Ｈ係数データは、ＣＰＵ６０１がデータ記憶部６０２の
垂直方向の変換ラインデータ格納領域に転送し、その
後、入力画像の垂直方向のラインデータ格納領域に再度
転送することにより、図２１(e) のＬ係数データ２、Ｈ
係数データ２に示すアドレスにそれぞれ蓄積する。この
動作を繰り返すことで、図２１(d) の係数データは周波
数分割後、図２１(f) のように蓄積される。Next, frequency division in the vertical direction is performed on the coefficient data shown in FIG. The CPU 601 sequentially outputs the vertical line data 2 (FIG. 21 (d)) of the L coefficient data in the data storage unit 602 via the CPU bus 603.
The data is transferred to the shift register unit 701. Then, by outputting the pixel data transferred to the shift register unit 701 to the low-pass filter 702 and the high-pass filter 703, the CPU 601 outputs the L coefficient data and the H coefficient data that are frequency-divided every two pixels, in the vertical direction of the data storage unit 602. Direction conversion line data storage area, and then transfer again to the input image vertical direction line data storage area, so that the L coefficient data 2, H of FIG.
The data is stored at the addresses shown in coefficient data 2. By repeating this operation, the coefficient data of FIG. 21 (d) is frequency-divided and then accumulated as shown in FIG. 21 (f).

【０１６１】ＣＰＵ６０１は、この周波数分割を繰り返
すことにより、入力画像データを図４８に示す帯域に分
割したウエーブレット係数データに変換する。The CPU 601 converts the input image data into wavelet coefficient data divided into bands shown in FIG. 48 by repeating this frequency division.

【０１６２】以上の動作をフローチャートに示すと図２
３のようになる。The above operation is shown in the flowchart of FIG.
It looks like 3.

【０１６３】即ち、(1) ステップＳ１０１において、Ｃ
ＰＵ６０１はデータ記憶部６０２に格納している入力画
像データのラインデータを順次２画素単位で読みだす。 （Pn-2，Pn-1），（Pn，Pn+1），（Pn+2，Pn+3），… (2) そして、ステップＳ１０２において、この読み出し
た２画素単位の画像データを順次シフトレジスタ部７０
１に転送する。その際、ＣＰＵバスは１６ビット幅であ
るのに対し、シフトレジスタ部７０１の各レジスタ列７
０１ｘ，７０１ｙの入力バスは８ビット幅であるので、
単にこの転送を行うだけで、水平方向に１／２のダウン
サンプリングがなされる。そして、レジスタに書き込む
タイミングでレジスタ値をシフトする。That is, (1) in step S101, C
The PU 601 sequentially reads the line data of the input image data stored in the data storage unit 602 in units of 2 pixels. (Pn-2, Pn-1), (Pn, Pn + 1), (Pn + 2, Pn + 3), ... (2) Then, in step S102, the read image data in units of two pixels is sequentially shifted. Register unit 70
Transfer to 1. At that time, while the CPU bus has a 16-bit width, each register row 7 of the shift register unit 701 is
Since the 01x and 701y input buses are 8 bits wide,
By simply performing this transfer, 1/2 down-sampling is performed in the horizontal direction. Then, the register value is shifted at the timing of writing to the register.

【０１６４】(3) ステップＳ１０３において、シフトレ
ジスタ部７０１の中心画素Pnに対して、ローパスフィル
タ７０２、ハイパスフィルタ７０３において、 ＬＰＦ係数データ＝（−Pn-2＋2*Pn-1＋6*Pn＋2*Pn+1−
Pn+2）／８ ＨＰＦ係数データ＝（Pn−2*Pn+1＋Pn+2）／２ の処理を行う。(3) In step S103, LPF coefficient data = (-Pn-2 + 2 * Pn-1 + 6 * Pn + 2 * Pn + 1) in the low-pass filter 702 and the high-pass filter 703 for the central pixel Pn of the shift register unit 701. −
Pn + 2) / 8 HPF coefficient data = (Pn−2 * Pn + 1 + Pn + 2) / 2.

【０１６５】(4) ステップＳ１０４において、中心画素
Pnに対するＬＰＦ係数データ、ＨＰＦ係数データを一旦
レジスタ７０４，７０５にそれぞれラッチする。(4) In step S104, the central pixel
The LPF coefficient data and the HPF coefficient data for Pn are once latched in the registers 704 and 705, respectively.

【０１６６】(5) ステップＳ１０５において、ＣＰＵ６
０１により、ラッチしたＬ，Ｈ係数データを、データ記
憶部６０２のウエーブレット変換データのラインデータ
Ｌｎ，Ｈｎとして格納する。(5) In step S105, the CPU 6
By 01, the latched L and H coefficient data are stored as the line data Ln and Hn of the wavelet conversion data in the data storage unit 602.

【０１６７】(6) ステップＳ１０６において、以上の処
理(1) ないし(5) を入力画像の全てのラインについて繰
り返して、入力画像Ｉ１から画像Ｉ２，Ｉ３を得る。(6) In step S106, the above processes (1) to (5) are repeated for all the lines of the input image to obtain the images I2 and I3 from the input image I1.

【０１６８】(7) そして、ステップＳ１０７において、
データ記憶部６０２のアドレスと処理サイズを制御して
以上の処理(1) ないし(6) を入力画像の全てのラインに
ついて画素単位で繰り返すことにより、ＨＨ（Ｆ１），
ＨＬ（Ｆ２），ＬＨ（Ｆ３），ＬＬ（＝Ｉ４）を得る。(7) Then, in step S107,
By controlling the address and the processing size of the data storage unit 602 and repeating the above processing (1) to (6) in pixel units for all lines of the input image, HH (F1),
HL (F2), LH (F3), LL (= I4) are obtained.

【０１６９】(8) そして、ステップＳ１０８において、
Ｉ４を入力画像とし、データ記憶部６０２のアドレスと
処理サイズを制御して垂直方向のラインについて(1) な
いし(7) と同様の処理を繰り返すことにより、ＬＬＨＨ
（Ｆ４），ＬＬＨＬ（Ｆ５），ＬＨＬＨ（Ｆ６），ＬＨ
ＬＬ（＝Ｉ７）を得る。(8) Then, in step S108,
I4 is used as an input image, the address of the data storage unit 602 and the processing size are controlled, and the same processes as (1) to (7) are repeated for the vertical lines, so that LLHH
(F4), LLHL (F5), LHLH (F6), LH
Obtain LL (= I7).

【０１７０】(9) そして、ステップＳ１０９において、
Ｉ７を入力画像とし、データ記憶部６０２のアドレスと
処理サイズを制御して(1) ないし(8) と同様の処理を繰
り返すことにより、ＬＬＬＬＨＨ（Ｆ７），ＬＬＬＬＨ
Ｌ（Ｆ８），ＬＬＬＬＬＨ（Ｆ９），ＬＬＬＬＬ（＝Ｉ
１０）を得る。(9) Then, in step S109,
By using I7 as an input image and controlling the address and processing size of the data storage unit 602 and repeating the same processing as (1) to (8), LLLLHH (F7), LLLLH
L (F8), LLLLLLH (F9), LLLLLL (= I
10) is obtained.

【０１７１】このように、実施の形態８によれば、ＣＰ
Ｕ６０１が、データ記憶部６０２の画像データを一組の
シフトレジスタ部７０１を介してローパスフィルタ７０
２、ハイパスフィルタ７０３にデータ転送することによ
り、１／２サブサンプリングと周波数分割とを同時に実
行する処理を、周波数帯域毎に再帰的に行なうことで、
小規模のハードウェアでのウエーブレット変換が可能と
なり、かつその制御も簡単なウエーブレット変換装置が
実現できる。As described above, according to the eighth embodiment, the CP
The U 601 transfers the image data of the data storage unit 602 to the low-pass filter 70 via the set of shift register units 701.
2. By transferring data to the high-pass filter 703, the process of simultaneously executing 1/2 sub-sampling and frequency division is recursively performed for each frequency band.
It is possible to realize a wavelet conversion device that enables wavelet conversion with a small-scale hardware and that is easy to control.

【０１７２】実施の形態９．以下、図２４，図２５，図
２６および図２１を用いて、本発明の実施の形態９につ
いて説明する。図２４は本実施の形態９における全体の
システム構成図で、図において、６０１〜６０４は図２
０の構成と同様のものである。図２０の構成と異なるの
は、ローパスフィルタ部６０３の出力を保持するための
係数ラインメモリ（ＦＩＦＯ）部１（７４）、ハイパス
フィルタ部６０４の出力を保持するための係数ラインメ
モリ（ＦＩＦＯ）部２（７５）、データのＤＭＡ転送を
行うためのＣＰＵバス用ＤＭＡＣ６０１ａが付加された
点である。なお、このＤＭＡＣ６０１ａはＣＰＵ６０１
に内蔵されたものを用いてもよい。Ninth Embodiment The ninth embodiment of the present invention will be described below with reference to FIGS. 24, 25, 26 and 21. FIG. 24 is an overall system configuration diagram according to the ninth embodiment. In FIG. 24, reference numerals 601 to 604 represent FIG.
It is the same as the configuration of 0. The difference from the configuration of FIG. 20 is that the coefficient line memory (FIFO) unit 1 (74) for holding the output of the low-pass filter unit 603 and the coefficient line memory (FIFO) unit for holding the output of the high-pass filter unit 604. 2 (75) is that a CPU bus DMAC 601a for performing data DMA transfer is added. The DMAC 601a is the CPU 601.
You may use what was built in.

【０１７３】図２５はこの実施の形態９における、ロー
パスフィルタ部７２およびハイパスフィルタ部７３の構
成を示すもので、ローパスフィルタ部７２は図２０のシ
フトレジスタ部７０１，ＬＰＦ７０２およびレジスタ７
０４から構成され、ハイパスフィルタ部７３は図２０の
シフトレジスタ部７０１，ＨＰＦ７０３およびレジスタ
７０５から構成されている。FIG. 25 shows the structure of the low-pass filter section 72 and the high-pass filter section 73 in the ninth embodiment. The low-pass filter section 72 is the shift register section 701, LPF 702 and register 7 of FIG.
04, and the high-pass filter unit 73 is composed of the shift register unit 701, HPF 703, and register 705 of FIG.

【０１７４】以下その動作について説明する。ウエーブ
レット変換を行なう画像データ（図２１(a) ）は、一旦
ＣＰＵバス６０３上のデータ記憶部６０２に蓄積され
る。ＣＰＵバス用ＤＭＡＣ６０１ａは、実施の形態８と
同様に、データ記憶部６０２の画像データの水平方向の
ラインデータ１（図２１(a) ）を逐次、ＣＰＵバス６０
３を介してローパスフィルタ部７２およびハイパスフィ
ルタ部７３にＤＭＡ転送する。ローパスフィルタ部７２
およびハイパスフィルタ部７３によって２画素毎に周波
数分割されたＬ係数データは係数ラインメモリ１（７
４）に保持され、Ｈ係数データは、係数ラインメモリ２
（７５）に保持される。ＣＰＵバス用ＤＭＡＣ６０１ａ
は、ラインデータ１（図２１(a) ）の周波数分割終了
後、係数ラインメモリ１（７４）、係数ラインメモリ２
（７５）に保持している係数データをデータ記憶部６０
２にＤＭＡ転送し、図２１(b) のＬ係数データ１、Ｈ係
数データ１に示すアドレスにそれぞれ蓄積する。The operation will be described below. The image data for wavelet conversion (FIG. 21A) is temporarily stored in the data storage unit 602 on the CPU bus 603. Similar to the eighth embodiment, the DMAC 601a for the CPU bus sequentially outputs the horizontal line data 1 (FIG. 21A) of the image data in the data storage unit 602 to the CPU bus 60.
DMA transfer to the low-pass filter unit 72 and the high-pass filter unit 73 via No. 3. Low-pass filter section 72
And the L coefficient data frequency-divided by the high-pass filter unit 73 for every two pixels is the coefficient line memory 1 (7
4) and the H coefficient data is stored in the coefficient line memory 2
Held at (75). DMAC601a for CPU bus
Is the coefficient line memory 1 (74) and the coefficient line memory 2 after the frequency division of the line data 1 (FIG. 21 (a)) is completed.
The coefficient data held in (75) is stored in the data storage unit 60.
The data is DMA-transferred to 2, and stored in the addresses shown in the L coefficient data 1 and the H coefficient data 1 of FIG.

【０１７５】ＣＰＵバス用ＤＭＡＣ６０１ａは、実施の
形態８と同様に、この周波数分割を繰り返すことによ
り、入力画像データを図４８に示す帯域に分割したウエ
ーブレット係数データに変換する。Similar to the eighth embodiment, the CPU bus DMAC 601a repeats this frequency division to convert the input image data into the wavelet coefficient data divided into the bands shown in FIG.

【０１７６】以上の動作をフローチャートに示すと図２
６のようになる。The above operation is shown in a flowchart of FIG.
It looks like 6.

【０１７７】即ち、(1) ステップＳ１１１において、Ｃ
ＰＵ６０１はＣＰＵバス用ＤＭＡＣ６０１ａに対してデ
ータ記憶部６０２内の入力画像データのラインデータの
先頭アドレスと転送データ長を指定して、ＤＭＡ転送を
行う制御命令を出す。That is, (1) in step S111, C
The PU 601 issues a control command for DMA transfer to the CPU bus DMAC 601a by designating the start address and the transfer data length of the line data of the input image data in the data storage unit 602.

【０１７８】(2) ステップＳ１１２において、ＣＰＵバ
ス用ＤＭＡＣ６０１ａはデータ記憶部６０２の入力画像
データのラインデータを、順次２画素単位で読みだす。 （Pn-2，Pn-1），（Pn，Pn+1），（Pn+2，Pn+3），… (3) そして、ステップＳ１１３において、この読み出し
た画素データを順次２画素単位でシフトレジスタ部７０
１に転送する。その際、ＣＰＵバスは１６ビット幅であ
るのに対し、シフトレジスタ部７０１の各レジスタ列７
０１ｘ，７０１ｙの入力バスはそれぞれ８ビット幅であ
るので、単にこの転送を行うだけで、水平方向に１／２
のダウンサンプリングがなされる。そして、レジスタに
書き込むタイミングでレジスタ値をシフトする。(2) In step S112, the CPU bus DMAC 601a sequentially reads the line data of the input image data of the data storage unit 602 in units of two pixels. (Pn-2, Pn-1), (Pn, Pn + 1), (Pn + 2, Pn + 3), ... (3) Then, in step S113, the read pixel data is sequentially shifted in units of two pixels. Register unit 70
Transfer to 1. At that time, while the CPU bus has a 16-bit width, each register row 7 of the shift register unit 701 is
Since the input buses of 01x and 701y are each 8 bits wide, simply performing this transfer will result in a 1/2 horizontal direction.
Is down-sampled. Then, the register value is shifted at the timing of writing to the register.

【０１７９】(4) ステップＳ１１４において、シフトレ
ジスタ部７０１の中心画素Pnに対して、ローパスフィル
タ部７０２、ハイパスフィルタ部７０３において、 ＬＰＦ係数データ＝（−Pn-2＋2*Pn-1＋6*Pn＋2*Pn+1−
Pn+2）／８ ＨＰＦ係数データ＝（Pn−2*Pn+1＋Pn+2）／２ の処理を行う。(4) In step S114, LPF coefficient data = (-Pn-2 + 2 * Pn-1 + 6 * Pn + 2 * Pn) for the center pixel Pn of the shift register unit 701 in the low-pass filter unit 702 and the high-pass filter unit 703. + 1−
Pn + 2) / 8 HPF coefficient data = (Pn−2 * Pn + 1 + Pn + 2) / 2.

【０１８０】(5) ステップＳ１１５において、中心画素
Pnに対するＬＰＦ係数データ、ＨＰＦ係数データを一旦
レジスタ７０４，７０５にそれぞれラッチする。(5) In step S115, the central pixel
The LPF coefficient data and the HPF coefficient data for Pn are once latched in the registers 704 and 705, respectively.

【０１８１】(6) ステップＳ１１６において、ラッチし
たＬ，Ｈ係数データをそれぞれ係数ＦＩＦＯ１（７
４），係数ＦＩＦＯ２（７５）に格納する。(6) In step S116, the latched L and H coefficient data are respectively transferred to the coefficient FIFO1 (7
4), and store in coefficient FIFO2 (75).

【０１８２】(7) ステップＳ１１７において、ＣＰＵバ
ス用ＤＭＡＣ６０１ａは、係数ＦＩＦＯ１（７４），係
数ＦＩＦＯ２（７５）の順にその出力をデータ記憶部６
０２のウエーブレット変換データ格納領域に格納する。
このとき、1 画素が８ビットであるので、ＤＭＡの倍の
サイクルでシリアル／パラレル変換を行って１６ビット
として転送することにより、さらなる高速化を図ること
ができる。(7) In step S117, the CPU bus DMAC 601a outputs its output in the order of the coefficient FIFO1 (74) and the coefficient FIFO2 (75).
No. 02 wavelet conversion data storage area.
At this time, since one pixel has 8 bits, further speedup can be achieved by performing serial / parallel conversion in a cycle twice that of DMA and transferring as 16 bits.

【０１８３】(8) ステップＳ１１８において、以上の処
理(1) ないし(7) を入力画像の全てのラインについて繰
り返すことにより、入力画像Ｉ１から画像Ｉ２，Ｉ３を
得る。(8) In step S118, the above processes (1) to (7) are repeated for all the lines of the input image to obtain the images I2 and I3 from the input image I1.

【０１８４】(9) ステップＳ１１９において、ＣＰＵ６
０１はデータ記憶部６０２に格納している入力画像デー
タのアドレスと処理サイズを制御して、その垂直方向の
ラインデータを順次２画素単位で読みだす。(9) In step S119, the CPU 6
01 controls the address and processing size of the input image data stored in the data storage unit 602, and sequentially reads the line data in the vertical direction in units of 2 pixels.

【０１８５】(10) そして、ステップＳ１２０におい
て、この読み出した２画素単位の画像データを順次シフ
トレジスタ部７０１に転送する。(10) Then, in step S120, the read image data in units of 2 pixels is sequentially transferred to the shift register section 701.

【０１８６】(11)ステップＳ１２１において、シフトレ
ジスタ部７０１はその中心画素Pnに対して、ローパスフ
ィルタ部７０２、ハイパスフィルタ部７０３において、 ＬＰＦ係数データ＝（−Pn-2＋2*Pn-1＋6*Pn＋2*Pn+1−
Pn+2）／８ ＨＰＦ係数データ＝（Pn−2*Pn+1＋Pn+2）／２ の処理を行う。(11) In step S121, the shift register section 701 has the LPF coefficient data = (-Pn-2 + 2 * Pn-1 + 6 * Pn + 2 *) for the center pixel Pn in the low-pass filter section 702 and the high-pass filter section 703. Pn + 1−
Pn + 2) / 8 HPF coefficient data = (Pn−2 * Pn + 1 + Pn + 2) / 2.

【０１８７】(12)ステップＳ１２２において、中心画素
Pnに対するＬＰＦ係数データ、ＨＰＦ係数データを一旦
レジスタ７０４，７０５にそれぞれラッチする。(12) In step S122, the central pixel
The LPF coefficient data and the HPF coefficient data for Pn are once latched in the registers 704 and 705, respectively.

【０１８８】(13)ステップＳ１２３において、ＣＰＵ６
０１により、ラッチしたＬ，Ｈ係数データを、データ記
憶部６０２のウエーブレット変換データの垂直方向のラ
インデータＬｎ，Ｈｎとして格納する。(13) In step S123, the CPU 6
By 01, the latched L and H coefficient data are stored as vertical line data Ln and Hn of the wavelet-converted data in the data storage unit 602.

【０１８９】(14)ステップＳ１２４において、以上の処
理(9) ないし(13)を入力画像の全ての垂直方向ラインに
ついて画素単位で繰り返すことにより、ＨＨ（Ｆ１），
ＨＬ（Ｆ２），ＬＨ（Ｆ３），ＬＬ（＝Ｉ４）を得る。(14) In step S124, the above processes (9) to (13) are repeated pixel by pixel for all the vertical lines of the input image to obtain HH (F1),
HL (F2), LH (F3), LL (= I4) are obtained.

【０１９０】(15)そして、ステップＳ１２５において、
Ｉ４を入力画像として、データ記憶部６０２のアドレス
と処理サイズを制御して(1) ないし(14)と同様の処理を
繰り返すことにより、ＬＬＨＨ（Ｆ４），ＬＬＨＬ（Ｆ
５），ＬＨＬＨ（Ｆ６），ＬＨＬＬ（＝Ｉ７）を得る。(15) Then, in step S125,
By using I4 as an input image, controlling the address and processing size of the data storage unit 602 and repeating the same processing as (1) to (14), LLHH (F4), LLHL (F
5), LHLH (F6), LHLL (= I7) are obtained.

【０１９１】(16)そして、さらにステップＳ１２６にお
いて、Ｉ７を入力画像として、データ記憶部６０２のア
ドレスと処理サイズを制御して(1) ないし(14)と同様の
処理を繰り返すことにより、ＬＬＬＬＨＨ（Ｆ７），Ｌ
ＬＬＬＨＬ（Ｆ８），ＬＬＬＬＬＨ（Ｆ９），ＬＬＬＬ
ＬＬ（＝Ｉ１０）を得る。(16) Then, in step S126, the address and the processing size of the data storage unit 602 are controlled by using I7 as the input image, and the processes similar to (1) to (14) are repeated, so that the LLLLLHH ( F7), L
LLLHL (F8), LLLLLLH (F9), LLLL
Obtain LL (= I10).

【０１９２】なお、係数ＦＩＦＯ１（７４），係数ＦＩ
ＦＯ２（７５）を設けないとすると、データ記憶部の入
力画像データ領域のラインデータを逐次周波数分割して
元のラインデータの場所に変換後ラインデータのように
格納しようとすると、２画素単位で処理を行うため、ま
だ読み出していないラインデータを壊してしまう。The coefficient FIFO1 (74) and coefficient FI
If the FO2 (75) is not provided, if line data in the input image data area of the data storage unit is frequency-divided one after another and is stored at the original line data location like the converted line data, it becomes a unit of two pixels. Since the processing is performed, the line data that has not been read is destroyed.

【０１９３】しかしながら、本実施の形態９では係数Ｆ
ＩＦＯ１（７４），係数ＦＩＦＯ２（７５）を設けてラ
イン単位の処理を行っているため、データ記憶部の入力
画像データ領域のラインデータを周波数分割すると、そ
の係数データは一旦ＦＩＦＯに格納されているので、も
とのラインデータのあった領域に戻すことができ、ウエ
ーブレット変換データ領域が不要となり、メモリ効率が
よくなる。However, in the ninth embodiment, the coefficient F
Since the IFO1 (74) and the coefficient FIFO2 (75) are provided to perform line-by-line processing, when the line data in the input image data area of the data storage unit is frequency-divided, the coefficient data is temporarily stored in the FIFO. Therefore, the area where the original line data existed can be restored, the wavelet conversion data area becomes unnecessary, and the memory efficiency improves.

【０１９４】このように、実施の形態９によれば、デー
タ記憶部６０２の画像データを一組のシフトレジスタ部
７０１を介してローパスフィルタ７０２、ハイパスフィ
ルタ７０３にデータ転送することにより、１／２サブサ
ンプリングと周波数分割とを同時に実行する処理を、周
波数帯域毎に再帰的に行なうことにより、小規模のハー
ドウェアでのウエーブレット変換が可能となり、かつそ
の制御も簡単なウエーブレット変換装置が実現できると
ともに、そのＬ係数データ、Ｈ係数データを順番にデー
タ記憶部にＤＭＡ転送できるので、アドレス計算が簡略
化でき、データ記憶部６０２がＤＲＡＭ等の水平方向に
バースト転送が可能なものであれば、その水平方向のデ
ータ転送時間が高速化でき、またデータ記憶部６０２が
ＳＲＡＭ等の水平，垂直方向にバースト転送可能なメモ
リであれば、さらにその垂直方向についても転送時間が
高速化できるので、ウエーブレット変換の高速化を実現
できる。As described above, according to the ninth embodiment, the image data in the data storage unit 602 is transferred to the low-pass filter 702 and the high-pass filter 703 via the set of shift register units 701, thereby reducing the amount of 1/2. By performing recursively the process of simultaneously executing sub-sampling and frequency division for each frequency band, wavelet conversion is possible with small-scale hardware, and a wavelet conversion device with simple control is realized. In addition, since the L coefficient data and the H coefficient data can be sequentially DMA-transferred to the data storage unit, the address calculation can be simplified, and the data storage unit 602 can be burst transferred in the horizontal direction such as DRAM. , The data transfer time in the horizontal direction can be shortened, and the data storage unit 602 is a horizontal storage device such as SRAM. If burst transfer memory in the vertical direction, the more it faster transfer time also its vertical direction can realize high-speed wavelet transform.

【０１９５】実施の形態１０．以下、図２７、図２８お
よび図２１を用いて、本発明の実施の形態１０について
説明する。図２７は本実施の形態１０における全体のシ
ステム構成図で、６０１〜６０６は図２４の構成と同様
のものである。図２４の構成と異なるのは、２画素分の
ビット幅を有するＣＰＵバス６０３とは別に１画素分の
ビット幅を有するローカルバス６０９を設け、ローカル
バス６０９上に周波数分割したＬ係数とＨ係数を蓄積す
る係数記憶部６０７、係数ラインメモリ１（７４）、２
（７５）の転送先を切替える切換部７８、ローパスフィ
ルタ部７２とハイパスフィルタ部７３に入力するデータ
を、データ記憶部６０２と係数記憶部６０７から選択す
る選択部７９、データのＤＭＡ転送を行うためのローカ
ルバス用ＤＭＡＣ６０６ａを付加した点である。[Embodiment 10] The tenth embodiment of the present invention will be described below with reference to FIGS. 27, 28 and 21. FIG. 27 is an overall system configuration diagram in the tenth embodiment, and 601 to 606 are the same as the configuration in FIG. 24 is different from the configuration of FIG. 24 in that a local bus 609 having a bit width of one pixel is provided in addition to a CPU bus 603 having a bit width of two pixels, and frequency-divided L coefficient and H coefficient are provided on the local bus 609. Coefficient storage unit 607 for accumulating data, coefficient line memory 1 (74), 2
A switching unit 78 for switching the transfer destination of (75), a selection unit 79 for selecting data to be input to the low-pass filter unit 72 and the high-pass filter unit 73 from the data storage unit 602 and the coefficient storage unit 607, and for performing DMA transfer of data This is the point where the DMAC 606a for local bus is added.

【０１９６】以下、その動作について説明する。ウエー
ブレット変換を行なう画像データ（図２１(a) ）は、一
旦ＣＰＵバス上のデータ記憶部６０２に蓄積される。Ｃ
ＰＵ６０１は、データ記憶部６０２の画像データの水平
方向のラインデータ１（図２１(a) ）を逐次、ＣＰＵバ
ス６０３を介してローパスフィルタ部７２およびハイパ
スフィルタ部７３に転送する。この時、選択部７９はＣ
ＰＵバス６０３を選択している。The operation will be described below. The image data for wavelet conversion (FIG. 21A) is temporarily stored in the data storage unit 602 on the CPU bus. C
The PU 601 sequentially transfers the horizontal line data 1 (FIG. 21A) of the image data in the data storage unit 602 to the low pass filter unit 72 and the high pass filter unit 73 via the CPU bus 603. At this time, the selection unit 79 displays C
The PU bus 603 is selected.

【０１９７】ローパスフィルタ部７２およびハイパスフ
ィルタ部７３によって２画素毎に周波数分割されたＬ係
数データは、ＣＰＵ６０１を介さずに直接係数記憶部６
０７に転送され（図２１(b) ）、その間、Ｈ係数データ
は、係数ラインメモリ７５に保持される。係数ラインメ
モリ７５のＨ係数データは、Ｌ係数データの係数記憶部
６０７への転送終了後に、係数記憶部６０７に転送され
る（図２１(b) ）。この時、切替部７８はローカルバス
６０９を選択している。The L coefficient data frequency-divided for every two pixels by the low-pass filter unit 72 and the high-pass filter unit 73 is directly stored in the coefficient storage unit 6 without going through the CPU 601.
07 (FIG. 21 (b)), during which the H coefficient data is held in the coefficient line memory 75. The H coefficient data in the coefficient line memory 75 is transferred to the coefficient storage unit 607 after the transfer of the L coefficient data to the coefficient storage unit 607 is completed (FIG. 21 (b)). At this time, the switching unit 78 selects the local bus 609.

【０１９８】よって、係数記憶部６０７のＬ、Ｈ係数デ
ータは、図２１(a) の画像データを繰り返し周波数分割
することで、図２１(c) のように蓄積される。Therefore, the L and H coefficient data in the coefficient storage unit 607 are accumulated as shown in FIG. 21 (c) by repeatedly frequency-dividing the image data of FIG. 21 (a).

【０１９９】次に、図２１(c) の係数データについて垂
直方向の周波数分割を行なう。ＣＰＵ６０１は、係数記
憶部６０７のＬ係数データの垂直方向のラインデータ
（図２１(d) ）を逐次読み出し、ローパスフィルタ部７
２およびハイパスフィルタ部７３に転送する。この時、
選択部７９はローカルバス６０９を選択している。Next, frequency division in the vertical direction is performed on the coefficient data of FIG. 21 (c). The CPU 601 sequentially reads the vertical line data (FIG. 21 (d)) of the L coefficient data in the coefficient storage unit 607, and the low pass filter unit 7
2 and the high-pass filter unit 73. At this time,
The selection unit 79 selects the local bus 609.

【０２００】２画素毎に周波数分割されたＬ係数データ
は、係数ラインメモリ１（７４）に保持され、Ｈ係数デ
ータは、係数ラインメモリ２（７５）に保持される。周
波数分割終了後、係数ラインメモリ１（７４）のＬ係数
データを係数記憶部６０７へ転送し（図２１(e) ）、続
いて係数ラインメモリ２（７５）のＨ係数データを係数
記憶部６０７に転送する（図２１(e) ）。The L coefficient data frequency-divided for every two pixels is held in the coefficient line memory 1 (74), and the H coefficient data is held in the coefficient line memory 2 (75). After the frequency division, the L coefficient data of the coefficient line memory 1 (74) is transferred to the coefficient storage unit 607 (FIG. 21 (e)), and subsequently the H coefficient data of the coefficient line memory 2 (75) is transferred to the coefficient storage unit 607. (Fig. 21 (e)).

【０２０１】よって係数記憶部６０７のＬ、Ｈ係数デー
タは、図２１(d) の画像データを繰り返し周波数分割す
ることで、図２１(f) のように蓄積される。Therefore, the L and H coefficient data in the coefficient storage unit 607 are accumulated as shown in FIG. 21 (f) by repeatedly frequency-dividing the image data shown in FIG. 21 (d).

【０２０２】同様に、係数記憶部６０７のＬ、Ｈ係数デ
ータを更に繰り返し周波数分割することで、入力画像デ
ータを図４８に示すようなＬ、Ｈ係数データに周波数分
割でき、ウエーブレット変換が完了する。Similarly, by further frequency-dividing the L and H coefficient data of the coefficient storage unit 607, the input image data can be frequency-divided into L and H coefficient data as shown in FIG. 48, and the wavelet conversion is completed. To do.

【０２０３】この時、１回目の周波数分割が終った後
は、ローカルバスだけを使用して周波数分割しているの
で、この間ＣＰＵ６０１はＣＰＵバス６０３を用いて、
他の処理を自由に行なえる。At this time, since the frequency division is performed using only the local bus after the first frequency division is completed, the CPU 601 uses the CPU bus 603 during this period.
You can do other processing freely.

【０２０４】以上の動作をフローチャートに示すと図２
８のようになる。The above operation is shown in a flowchart of FIG.
It looks like 8.

【０２０５】即ち、(1) ステップＳ１２１において、Ｃ
ＰＵ６０１はＣＰＵバス用ＤＭＡＣ６０１ａに対してデ
ータ記憶部６０２内の入力画像データのラインデータの
先頭アドレスと転送データ長を指定して、ＤＭＡ転送を
行う制御命令を出す。That is, (1) in step S121, C
The PU 601 issues a control command for DMA transfer to the CPU bus DMAC 601a by designating the start address and the transfer data length of the line data of the input image data in the data storage unit 602.

【０２０６】(2) ステップＳ１２２において、ＣＰＵバ
ス用ＤＭＡＣ６０１ａはデータ記憶部６０２の入力画像
データのラインデータを、順次２画素単位で読み出す。 （Pn-2，Pn-1），（Pn，Pn+1），（Pn+2，Pn+3），… (3) そして、ステップＳ１２３において、この読み出し
た画素データを順次２画素単位でシフトレジスタ部７０
１に転送する。その際、ＣＰＵバス６０３は１６ビット
幅であるのに対し、シフトレジスタ部７０１のレジスタ
列７０１ｘ，７０１ｙの入力バスはそれぞれ８ビット幅
であるので、単にこの転送を行うだけで、水平方向に１
／２のダウンサンプリングがなされる。そして、レジス
タに書き込むタイミングでレジスタ値をシフトする。(2) In step S122, the CPU bus DMAC 601a sequentially reads the line data of the input image data of the data storage unit 602 in units of two pixels. (Pn-2, Pn-1), (Pn, Pn + 1), (Pn + 2, Pn + 3), ... (3) Then, in step S123, the read pixel data is sequentially shifted in units of two pixels. Register unit 70
Transfer to 1. At this time, the CPU bus 603 has a 16-bit width, whereas the input buses of the register rows 701x and 701y of the shift register unit 701 have 8-bit widths.
/ 2 is downsampled. Then, the register value is shifted at the timing of writing to the register.

【０２０７】(4) ステップＳ１２４において、シフトレ
ジスタ部７０１の中心画素Pnに対して、ローパスフィル
タ部７０２、ハイパスフィルタ部７０３において、 ＬＰＦ係数データ＝（−Pn-2＋2*Pn-1＋6*Pn＋2*Pn+1−
Pn+2）／８ ＨＰＦ係数データ＝（Pn−2*Pn+1＋Pn+2）／２ の処理を行う。(4) In step S124, LPF coefficient data = (-Pn-2 + 2 * Pn-1 + 6 * Pn + 2 * Pn) for the center pixel Pn of the shift register unit 701 in the low-pass filter unit 702 and the high-pass filter unit 703. + 1−
Pn + 2) / 8 HPF coefficient data = (Pn−2 * Pn + 1 + Pn + 2) / 2.

【０２０８】(5) ステップＳ１２５において、中心画素
Pnに対するＬＰＦ係数データ、ＨＰＦ係数データを一旦
レジスタ７０４，７０５にそれぞれラッチする。(5) In step S125, the central pixel
The LPF coefficient data and the HPF coefficient data for Pn are once latched in the registers 704 and 705, respectively.

【０２０９】(6) ステップＳ１２６において、ラッチし
たＬ，Ｈ係数データをそれぞれ係数ＦＩＦＯ１（７
４），係数ＦＩＦＯ２（７５）に格納する。(6) In step S126, the latched L and H coefficient data are respectively transferred to the coefficient FIFO1 (7
4), and store in coefficient FIFO2 (75).

【０２１０】(7) ステップＳ１２７において、ローカル
バス用ＤＭＡＣ６０６ａは、係数ＦＩＦＯ１（７４），
係数ＦＩＦＯ２（７５）の順にデータ記憶部２のウエー
ブレット変換データ格納領域に格納する。(7) In step S127, the local bus DMAC 606a determines that the coefficient FIFO1 (74),
The coefficient FIFO2 (75) is stored in the wavelet conversion data storage area of the data storage unit 2 in this order.

【０２１１】(8) ステップＳ１２８において、以上の処
理(1) ないし(7) を入力画像の全てのラインについて繰
り返すことにより、入力画像Ｉ１から画像Ｉ２，Ｉ３を
得る。(8) In step S128, the above processes (1) to (7) are repeated for all the lines of the input image to obtain the images I2 and I3 from the input image I1.

【０２１２】(9) 次に、ステップＳ１２９において、Ｃ
ＰＵ６０１はローカルバス用ＤＭＡＣ６０６ａに対して
係数記憶部６０７内の入力画像データのラインデータの
先頭アドレスと転送データ長を指定して、ＤＭＡ転送を
行う制御命令を出す。(9) Next, in step S129, C
The PU 601 issues a control command for performing DMA transfer to the local bus DMAC 606a by designating the start address and the transfer data length of the line data of the input image data in the coefficient storage unit 607.

【０２１３】(10)ステップＳ１３０において、ローカル
バス用ＤＭＡＣ６０６ａは係数記憶部６０７のアドレス
と処理サイズを制御して変換データのラインデータを、
順次読みだす。 （Ln-2，Ln-1），（Ln，Ln+1），（Ln+2，Ln+3），… (11)そして、ステップＳ１３１において、この読み出し
た画素データを順次２画素単位でシフトレジスタ部７０
１に転送する。但し、ローカルバス６０９は１画素単位
のビット幅しか有さないために、これをシリアル／パラ
レル変換等により２画素単位に変換してからシフトレジ
スタ部７０１に転送する必要がある。そして、２画素単
位で送られてきた画素データは１６ビット幅であるのに
対し、シフトレジスタ７０１のレジスタ列７０１ｘ，７
０１ｙの入力バスはそれぞれ８ビット幅であるので、単
にこの転送を行うだけで、垂直方向に１／２のダウンサ
ンプリングがなされる。そして、レジスタに書き込むタ
イミングでレジスタ値をシフトする。(10) In step S130, the local bus DMAC 606a controls the address and processing size of the coefficient storage unit 607 to obtain the line data of the converted data,
Read sequentially. (Ln-2, Ln-1), (Ln, Ln + 1), (Ln + 2, Ln + 3), ... (11) Then, in step S131, the read pixel data is sequentially shifted in units of two pixels. Register unit 70
Transfer to 1. However, since the local bus 609 has only a bit width of 1 pixel unit, it is necessary to convert this to a 2 pixel unit by serial / parallel conversion or the like and then transfer it to the shift register unit 701. The pixel data sent in units of 2 pixels has a 16-bit width, while the register rows 701x, 7 of the shift register 701 are
Since each 01y input bus has a width of 8 bits, simply by performing this transfer, 1/2 down-sampling is performed in the vertical direction. Then, the register value is shifted at the timing of writing to the register.

【０２１４】(12)ステップＳ１３２において、シフトレ
ジスタ７０１の中心画素Lnに対して、ローパスフィルタ
部７０２、ハイパスフィルタ部７０３において、 ＬＰＦ係数データ＝（−Ln-2＋2*Ln-1＋6*Ln＋2*Ln+1−
Ln+2）／８ ＨＰＦ係数データ＝（Ln−2*Ln+1＋Ln+2）／２ の処理を行う。(12) In step S132, LPF coefficient data = (-Ln-2 + 2 * Ln-1 + 6 * Ln + 2 * Ln +) for the center pixel Ln of the shift register 701 in the low-pass filter unit 702 and the high-pass filter unit 703. 1-
Ln + 2) / 8 HPF coefficient data = (Ln−2 * Ln + 1 + Ln + 2) / 2.

【０２１５】(13)ステップＳ１３３において、中心画素
Lnに対するＬＰＦ係数データ、ＨＰＦ係数データを一旦
レジスタ７０４，７０５にそれぞれラッチする。(13) In step S133, the central pixel
The LPF coefficient data and the HPF coefficient data for Ln are once latched in the registers 704 and 705, respectively.

【０２１６】(14)ステップＳ１３４において、ラッチし
たＬ，Ｈ係数データをそれぞれ係数ＦＩＦＯ１（７
４），係数ＦＩＦＯ２（７５）に格納する。(14) In step S134, the latched L and H coefficient data are respectively transferred to the coefficient FIFO1 (7
4), and store in coefficient FIFO2 (75).

【０２１７】(15)ステップＳ１３５において、ローカル
バス用ＤＭＡＣ６０６ａは、係数ＦＩＦＯ１（７４），
係数ＦＩＦＯ２（７５）の順にデータを読出して係数記
憶部６０７のウエーブレット変換データ格納領域に格納
することにより、ＨＨ（Ｆ１），ＨＬ（Ｆ２），ＬＨ
（Ｆ３），ＬＬ（＝Ｉ４）を得る。(15) In step S135, the local bus DMAC 606a determines that the coefficient FIFO1 (74),
By reading the data in the order of the coefficient FIFO2 (75) and storing it in the wavelet conversion data storage area of the coefficient storage unit 607, HH (F1), HL (F2), LH
(F3) and LL (= I4) are obtained.

【０２１８】(16)そして、ステップＳ１３６において、
Ｉ４を入力画像として、データ記憶部６０２のアドレス
と処理サイズを制御して(1) ないし(14)と同様の処理を
繰り返すことにより、ＬＬＨＨ（Ｆ４），ＬＬＨＬ（Ｆ
５），ＬＨＬＨ（Ｆ６），ＬＨＬＬ（＝Ｉ７）を得る。(16) Then, in step S136,
By using I4 as an input image, controlling the address and processing size of the data storage unit 602 and repeating the same processing as (1) to (14), LLHH (F4), LLHL (F
5), LHLH (F6), LHLL (= I7) are obtained.

【０２１９】(17)そして、ステップＳ１３７において、
さらにＩ７を入力画像として、データ記憶部６０２のア
ドレスと処理サイズを制御して(1) ないし(15)と同様の
処理を繰り返すことにより、ＬＬＬＬＨＨ（Ｆ７），Ｌ
ＬＬＬＨＬ（Ｆ８），ＬＬＬＬＬＨ（Ｆ９），ＬＬＬＬ
ＬＬ（＝Ｉ１０）を得る。(17) Then, in step S137,
Further, by using I7 as an input image and controlling the address and the processing size of the data storage unit 602 and repeating the same processing as (1) to (15), LLLLHH (F7), L7
LLLHL (F8), LLLLLLH (F9), LLLL
Obtain LL (= I10).

【０２２０】このように、本実施の形態１０によれば、
例えば、ＣＰＵ６０１がＤＭＡ機能を持ち、データ記憶
部６０２を水平方向のメモリアクセスに対してのみバー
スト転送が可能なメモリとしてのＤＲＡＭ、係数記憶部
６０７を水平方向と垂直方向のメモリアクセスに対して
のみバースト転送が可能なメモリとしてのＳＲＡＭによ
り構成し、係数ラインメモリ部１、２（７４、７５）を
ＦＩＦＯで構成することにより、データ記憶部６０２の
画像データは、ＣＰＵ６０１のＤＭＡサイクルで周波数
分割が行なえ、係数データとして係数ラインメモリ１、
２（７４、７５）に保持し、さらに切換部７８により、
係数データを係数記憶部６０７にバースト転送できる。
また、係数記憶部６０７の係数データの周波数分割に対
しても選択部７９で係数記憶部６０７の係数データを選
択することにより、これを同様にＤＭＡサイクルで周波
数分割を行なえる。このため、このハードウェア構成を
用いて画像転送と周波数分割をパイプライン処理するこ
とにより、画像データを高速に周波数分割することがで
きる。また、再帰的に画像の水平方向、垂直方向の周波
数分割を行なうことで、ウエーブレット変換を小規模の
ハードウェアかつ簡単な制御を行うものとして実現でき
る。As described above, according to the tenth embodiment,
For example, the CPU 601 has a DMA function, the data storage unit 602 is a DRAM as a memory capable of burst transfer only for horizontal memory access, and the coefficient storage unit 607 is only for horizontal and vertical memory access. By configuring the SRAM as the memory capable of burst transfer and configuring the coefficient line memory units 1 and 2 (74, 75) by the FIFO, the image data in the data storage unit 602 is frequency-divided in the DMA cycle of the CPU 601. The coefficient line memory 1 as coefficient data,
2 (74, 75), and by the switching unit 78,
The coefficient data can be burst-transferred to the coefficient storage unit 607.
Also, for the frequency division of the coefficient data in the coefficient storage unit 607, the selection unit 79 selects the coefficient data in the coefficient storage unit 607, so that the frequency division can be similarly performed in the DMA cycle. Therefore, image data can be frequency-divided at high speed by pipeline processing of image transfer and frequency division using this hardware configuration. Further, by recursively dividing the image in the horizontal and vertical directions, the wavelet conversion can be realized as a small-scale hardware and simple control.

【０２２１】なお、上記実施の形態１０では、ローカル
バスとして１画素分のビット幅を有するものを設けた
が、係数記憶部として入出力が２画素分のビット幅を有
するＳＲＡＭを使用可能であれば、ローカルバスを２画
素分のビット幅を有するものとすることもできる。In the tenth embodiment, the local bus having a bit width of one pixel is provided, but an SRAM having an input / output having a bit width of two pixels can be used as the coefficient storage unit. For example, the local bus may have a bit width of 2 pixels.

【０２２２】また、係数記憶部を用いて周波数分割を行
う場合、最後に係数ＦＩＦＯ１，係数ＦＩＦＯ１からデ
ータ出力する際にこれをデータ記憶部に転送してもよい
が、このとき、1 画素が８ビットであるので、ＤＭＡの
倍のサイクルでシリアル／パラレル変換して１６ビット
として転送を行うことにより、さらなる高速化を図るこ
とができる。When frequency division is performed using the coefficient storage unit, the data may be transferred to the data storage unit when data is output from the coefficient FIFO1 and coefficient FIFO1 at the end. Since it is a bit, the serial / parallel conversion is performed in a cycle twice that of the DMA and the data is transferred as 16 bits, so that further speedup can be achieved.

【０２２３】実施の形態１１．以下、図２９、図３０、
図３１，図３２を用いて、本発明の実施の形態１１につ
いて説明する。本実施の形態１１ではウエーブレット変
換されたデータをウエーブレット逆変換（復号）する処
理について説明する。図２９は本実施の形態１１におけ
る全体のシステム構成図で、６０１〜６０３，７０１は
図２０の構成と同様のものである。図２０の構成と異な
るのは、ローパスフィルタ部７０２，ハイパスフィルタ
部，レジスタ７０４，７０５に代えて、データ記憶部６
０２に記憶されたＬ係数とＨ係数から元の画像に復号す
るための復号フィルタ部１、２（８０１、８０２）、復
号フィルタ部１、２（８０１、８０２）の出力係数デー
タをラッチするレジスタ８０４，８０５を設けた点であ
る。Eleventh Embodiment 29, 30,
The eleventh embodiment of the present invention will be described with reference to FIGS. 31 and 32. In the eleventh embodiment, a process of inverse wavelet transforming (decoding) the wavelet transformed data will be described. FIG. 29 is an overall system configuration diagram according to the eleventh embodiment, and 601 to 603 and 701 have the same configuration as that of FIG. 20 is different from the configuration of FIG. 20 in that instead of the low-pass filter unit 702, the high-pass filter unit, and the registers 704 and 705, the data storage unit 6
A register for latching the output coefficient data of the decoding filter units 1 and 2 (801 and 802) and the decoding filter units 1 and 2 (801 and 802) for decoding the original image from the L coefficient and the H coefficient stored in 02. That is, 804 and 805 are provided.

【０２２４】図３１(a) ，図３１(b) は、復号フィルタ
部１、２（８０１、８０２）の構成を示し、図３１(a)
において、８０１ａ，８０１ｂは加算器、８０１ｃは入
力を４で除算する除算器である。また、図３１(b) にお
いて、８０２ａ，８０２ｂ，８０２ｆ，８０２ｈ，８０
２ｊは加算器、８０２ｃ，８０２ｅは入力を２倍する乗
算器、８０２ｄは入力の２の補数を出力する補数器、８
０２ｇは入力を８で除算する除算器、８０２ｉは入力を
２で除算する除算器である。31 (a) and 31 (b) show the configurations of the decoding filter units 1 and 2 (801 and 802), respectively.
In the figure, 801a and 801b are adders, and 801c is a divider that divides the input by 4. Further, in FIG. 31 (b), 802a, 802b, 802f, 802h, 80
2j is an adder, 802c and 802e are multipliers that double the input, 802d is a complementer that outputs the two's complement of the input, 8
Reference numeral 02g is a divider for dividing the input by 8, and reference numeral 802i is a divider for dividing the input by 2.

【０２２５】以下その動作について説明する。図３０
は、ウエーブレット変換された画像を復号していく経過
を示している。ウエーブレット変換された画像は、デー
タ記憶部６０２に図３０(a) として蓄積されている。ま
ず、図３０(a) (1) のＬＬＬＬＬＬ係数データを垂直方
向に取り出してシフトレジスタ部７０１に転送する。転
送終了後、図３０(a) (1) のＬＬＬＬＬＨ係数データを
転送するタイミングに同期して、Ｌ、Ｈ係数データを復
号フィルタ部１、２（８０１、８０２）に１画素毎に転
送する。The operation will be described below. Figure 30
Shows the process of decoding the wavelet transformed image. The wavelet-converted image is stored in the data storage unit 602 as shown in FIG. First, the LLLLLLL coefficient data of FIG. 30A (1) is taken out in the vertical direction and transferred to the shift register unit 701. After the transfer is completed, the L and H coefficient data are transferred to the decoding filter units 1 and 2 (801 and 802) pixel by pixel in synchronization with the transfer timing of the LLLLLLH coefficient data of FIG. 30 (a) (1).

【０２２６】図３１は復号フィルタ１、２（８０１、８
０２）の構成を示している。Ｌ係数データをラインの先
頭から、Ln、Ln+1、Ｈ係数データをラインの先頭から、
Hn-1、Hn、Hn+1とし、復号した図３０(a) (1) の係数ラ
インの奇数番目のデータをP2n 、偶数ラインのデータを
P2n+1 とした場合、奇数番目のデータは、（数３）によ
って実現しており、FIG. 31 shows decoding filters 1 and 2 (801 and 8).
02). L coefficient data from the beginning of the line, Ln, Ln + 1, H coefficient data from the beginning of the line
Hn-1, Hn, and Hn + 1 are set, and the odd-numbered data of the decoded coefficient line of FIG. 30 (a) (1) is P2n and the data of the even-numbered line is P2n.
If P2n + 1, the odd-numbered data is realized by (Equation 3),

【０２２７】[0227]

【数３】 (Equation 3)

【０２２８】偶数番目のデータは、（数４）によって実
現している。The even-numbered data is realized by (Equation 4).

【０２２９】[0229]

【数４】 (Equation 4)

【０２３０】また、この処理を行うことにより画素数を
増やすアップサンプルを同時に行なっている。By performing this process, up-sampling for increasing the number of pixels is simultaneously performed.

【０２３１】復号化フィルタ１、２（８０１、８０２）
で復号化された奇数番目のデータは、レジスタ８０４に
保持し、偶数番目のデータは、レジスタ８０５に保持す
る。Decoding filters 1 and 2 (801 and 802)
The odd-numbered data decoded in (4) is held in the register 804, and the even-numbered data is held in the register 805.

【０２３２】そしてこのレジスタ８０４，８０５の奇数
データ、偶数データを、交互に読み出すことにより、こ
れを再びデータ記憶部６０２に転送し、図３０(a) (1)
に示すアドレスに蓄積する。Then, the odd number data and the even number data of the registers 804 and 805 are alternately read to transfer them to the data storage section 602 again, and the data shown in FIG.
It is stored in the address shown in.

【０２３３】よってデータ記憶部６０２の図３０(a) の
ＬＬＬＬＬＬ係数データ、ＬＬＬＬＬＨ係数データを、
繰り返し復号化処理することで、図３０(b) のＬＬＬＬ
Ｌ係数データ領域が復元される。Therefore, the LLLLLL coefficient data and LLLLLLH coefficient data of FIG.
By iteratively decoding, the LLLL in FIG.
The L coefficient data area is restored.

【０２３４】同様に、図３０(a) (2) のＬＬＬＬＨＬ係
数データとＬＬＬＬＨＨ係数データを、垂直方向に取り
出して復号すると、図３０(b) のＬＬＬＬＨ係数データ
領域が復元される。Similarly, when the LLLLHL coefficient data and the LLLLHH coefficient data of FIG. 30 (a) (2) are extracted in the vertical direction and decoded, the LLLLH coefficient data area of FIG. 30 (b) is restored.

【０２３５】さらに、図３０(b) (3) の水平方向のＬＬ
ＬＬＬ係数とＬＬＬＬＨ係数から図３０(c) のＬＬＬＬ
係数が復元できる。Further, the horizontal LL of FIG.
From the LLL coefficient and the LLLLH coefficient, the LLLL in FIG. 30 (c)
The coefficient can be restored.

【０２３６】続いて、図３０(c) (4) の垂直方向のＬＬ
ＬＬ係数、ＬＬＬＨ係数の復号処理と繰り返し続く。Subsequently, LL in the vertical direction of FIG.
The decoding process of the LL coefficient and the LLLH coefficient is repeated.

【０２３７】最終的に原画像データを復元する場合、水
平方向のＬ係数とＨ係数を復号処理した後、復号された
画像データはレジスタ８０４，８０５に保持されるが、
ＣＰＵ６０１はこのレジスタ８０４，８０５に保持され
た画像データを読み出しＣＰＵバス６０３を介してデー
タ記憶部６０２に蓄積する。When the original image data is finally restored, after decoding the horizontal L coefficient and H coefficient, the decoded image data is held in the registers 804 and 805.
The CPU 601 reads out the image data held in the registers 804 and 805 and stores it in the data storage unit 602 via the CPU bus 603.

【０２３８】よってデータ記憶部６０２のＬ、Ｈ係数デ
ータを原画像データに復元し、データ記憶部６０２に転
送できる。Therefore, the L and H coefficient data in the data storage unit 602 can be restored to the original image data and transferred to the data storage unit 602.

【０２３９】以上の動作をフローチャートに示すと図３
２のようになる。The above operation is shown in a flowchart of FIG.
It looks like 2.

【０２４０】即ち、(1) ステップＳ１４１において、Ｃ
ＰＵ６０１は、データ記憶部６０２に格納しているウエ
ーブレット変換データのラインデータを、Ｌ係数デー
タ、Ｈ係数データと交互に順次１画素単位で読み出す。 …,Ln-1,Hn-1,Ln,Hn,Ln+1,Hn+1, … (2) ステップＳ１４２において、読み出したＬ係数デー
タ、Ｈ係数データはそれぞれ順次シフトレジスタ部に転
送する。That is, (1) in step S141, C
The PU 601 sequentially reads the line data of the wavelet-converted data stored in the data storage unit 602, alternately with the L coefficient data and the H coefficient data in units of one pixel. , Ln-1, Hn-1, Ln, Hn, Ln + 1, Hn + 1, ... (2) In step S142, the read L coefficient data and H coefficient data are sequentially transferred to the shift register unit.

【０２４１】Ｌ係数データ、Ｈ係数データは、ＣＰＵ６
０１がそれぞれレジスタに書き込むタイミングで、レジ
スタ値をシフトする。The L coefficient data and the H coefficient data are stored in the CPU 6
The register value is shifted at the timing of 01 writing to the register.

【０２４２】(3) ステップＳ１４３において、シフトレ
ジスタ７０１部の中心画素Ln，Hnに対して、 復号データ２ｎ（偶数） ＝Ln＋（Hn-1＋Hn）／４ 復号データ２ｎ＋１（奇数）＝（Ln＋Ln+1）／２＋（Hn
-1−６＊Hn＋Hn+1）／８ の処理を行う。(3) In step S143, with respect to the central pixels Ln and Hn of the shift register 701, decoded data 2n (even number) = Ln + (Hn-1 + Hn) / 4 decoded data 2n + 1 (odd number) = (Ln + Ln + 1) ) / 2 + (Hn
-1-6 * Hn + Hn + 1) / 8 processing is performed.

【０２４３】(4) ステップＳ１４４において、中心画素
Ln，Hnに対する復号データ２ｎ，２ｎ＋１を一旦レジス
タ８０４，８０５にそれぞれラッチする。(4) In step S144, the central pixel
The decoded data 2n and 2n + 1 for Ln and Hn are temporarily latched in the registers 804 and 805, respectively.

【０２４４】(5) ステップＳ１４５において、ＣＰＵ６
０１により、ラッチした復号データを、データ記憶部６
０２の入力画像データのラインデータPn、Pn+1に順次格
納する。(5) In step S145, the CPU 6
The decoded data latched by 01 is stored in the data storage unit 6
The input image data 02 is sequentially stored in the line data Pn and Pn + 1.

【０２４５】このハードウェア構成を用いて係数データ
転送と復号化処理をパイプライン処理することで、係数
データの復号化を高速に行なえる。さらに再帰的に画像
の水平方向、垂直方向の復号化を行なうことでウエーブ
レット逆変換を実現できる。By pipeline processing of coefficient data transfer and decoding processing using this hardware configuration, decoding of coefficient data can be performed at high speed. Further, the wavelet inverse transform can be realized by recursively decoding the image in the horizontal and vertical directions.

【０２４６】(6) ステップＳ１４６において、以上の処
理(1) ないし(5) をＬ係数データ、Ｈ係数データの全て
のライン相当分について繰り返し、Ｌ係数データ、Ｈ係
数データから画像Ｉ２，Ｉ３を得る。(6) In step S146, the above processes (1) to (5) are repeated for all lines corresponding to the L coefficient data and the H coefficient data, and the images I2 and I3 are obtained from the L coefficient data and the H coefficient data. obtain.

【０２４７】(7) しかる後、ステップＳ１４７におい
て、データ記憶部６０２のアドレスと処理サイズを制御
して以上の処理(1) ないし(6) をＬ係数データ、Ｈ係数
データの全てのライン相当分について画素単位で繰り返
すことにより、ＬＬＬＬＨ，ＬＬＬＬＬ（＝Ｉ４）を得
る。(7) Thereafter, in step S147, the address and processing size of the data storage unit 602 are controlled to perform the above processings (1) to (6) for all lines corresponding to the L coefficient data and the H coefficient data. Is repeated for each pixel to obtain LLLLH and LLLLLL (= I4).

【０２４８】(8) そして、ステップＳ１４８において、
データ記憶部６０２のアドレスと処理サイズを制御して
ＬＬＬＬＨ，ＬＬＬＬＬを入力画像として以上の処理
(1) ないし(7) と同様の処理を繰り返すことにより、Ｌ
ＬＨＨ，ＬＬＨＬ，ＬＨＬＨ，ＬＨＬＬを得る。(8) Then, in step S148,
The above processing is performed by controlling the address and processing size of the data storage unit 602 and using LLLLH and LLLLLL as input images.
By repeating the same processing as (1) to (7), L
Obtain LHH, LLHL, LHLH, LHLL.

【０２４９】(9) そして、ステップＳ１４９において、
データ記憶部６０２のアドレスと処理サイズを制御して
ＬＬＨＨ，ＬＬＨＬ，ＬＨＬＨ，ＬＨＬＬを入力画像と
して以上の処理(1) ないし(8) と同様の処理を繰り返す
ことにより、ＬＬＨ，ＬＨＬを得る。(9) Then, in step S149,
By controlling the address and processing size of the data storage unit 602 and using LLHH, LLHL, LHLH, and LHLL as input images, the same processes as the above processes (1) to (8) are repeated to obtain LLH and LHL.

【０２５０】(10)そして、ステップＳ１５０において、
データ記憶部６０２のアドレスと処理サイズを制御して
ＬＬＨ，ＬＨＬを入力画像として以上の処理(1) ないし
(9)と同様の処理を繰り返すことにより、ＬＨ，ＬＬを
得る。(10) Then, in step S150,
The address and processing size of the data storage unit 602 are controlled to use the LLH and LHL as input images to perform the above processing (1) to
LH and LL are obtained by repeating the same processing as (9).

【０２５１】(11)そしてさらに、ステップＳ１５１にお
いて、データ記憶部６０２のアドレスと処理サイズを制
御してＬＨ，ＬＬを入力画像として以上の処理(1) ない
し(10)と同様の処理を繰り返すことにより、元の入力画
像Ｉ１を復元する。(11) Further, in step S151, the address and processing size of the data storage unit 602 are controlled and LH and LL are used as input images to repeat the same processing as the above processing (1) to (10). Thus, the original input image I1 is restored.

【０２５２】このように、実施の形態１１によれば、Ｃ
ＰＵ６０１が、データ記憶部６０２の係数データを一組
の復号フィルタ部８０３、復号フィルタ部８０４にデー
タ転送してアップサブサンプリングと復号化する処理
を、周波数帯域毎に再帰的に行なうことにより、小規模
のハードウェアでのウエーブレット逆変換が可能とな
り、かつその制御も簡単なウエーブレット逆変換装置が
実現できる。As described above, according to the eleventh embodiment, C
The PU 601 recursively performs the process of transferring the coefficient data of the data storage unit 602 to the set of the decoding filter unit 803 and the decoding filter unit 804 and performing the up-subsampling and decoding for each small frequency band. It is possible to realize a wavelet inverse transformation device which enables the wavelet inverse transformation with a large-scale hardware and is easy to control.

【０２５３】実施の形態１２．以下、図３３、図３４、
図３０を用いて、本発明の実施の形態１２について説明
する。図３３は本実施の形態１２における全体のシステ
ム構成図で、６０１〜６０３，７０１は図２９の構成と
同様のものである。図２９の構成と異なるのは、復号フ
ィルタ部８０１の出力を保持するための係数ラインメモ
リ部１（８４）、復号フィルタ部８０２の出力を保持す
るための係数ラインメモリ部２（８５）、復号Ｌ係数ラ
インメモリ部７１０、データのＤＭＡ転送を行うための
ＣＰＵバス用ＤＭＡＣ６０１ａが付加された点である。
なお、このＤＭＡＣ６０１ａはＣＰＵ６０１に内蔵され
たものを用いてもよい。[Embodiment 12] Hereinafter, FIG. 33, FIG.
A twelfth embodiment of the present invention will be described with reference to FIG. FIG. 33 is an overall system configuration diagram according to the twelfth embodiment, and 601 to 603 and 701 have the same configuration as that of FIG. 29 is different from the configuration of FIG. 29 in that the coefficient line memory unit 1 (84) for holding the output of the decoding filter unit 801, the coefficient line memory unit 2 (85) for holding the output of the decoding filter unit 802, the decoding The point is that an L coefficient line memory unit 710 and a CPU bus DMAC 601a for performing DMA transfer of data are added.
The DMAC 601a may be the one built into the CPU 601.

【０２５４】以下その動作について説明する。図３０
は、ウエーブレット変換された画像を復号していく経過
を示している。ウエーブレット変換された画像は、デー
タ記憶部６０２に図３０(a) として蓄積されている。Ｃ
ＰＵバス用ＤＭＡＣ６０１ａはまず、図３０(a) (1) の
ＬＬＬＬＬＬ係数データを垂直方向に取り出して復号ラ
インメモリ部７１０に転送する。転送終了後、図３０
(a) (1) のＬＬＬＬＬＨ係数データを転送するタイミン
グに同期して、Ｌ、Ｈ係数データを復号フィルタ部１、
２（８０１、８０２）に１画素ずつ転送する。The operation will be described below. Figure 30
Shows the process of decoding the wavelet transformed image. The wavelet-converted image is stored in the data storage unit 602 as shown in FIG. C
First, the PU bus DMAC 601a takes out the LLLLLLL coefficient data of FIG. 30 (a) (1) in the vertical direction and transfers it to the decoding line memory unit 710. After the transfer is completed, FIG.
(a) In synchronization with the timing of transferring the LLLLLH coefficient data of (1), the L and H coefficient data are decoded by the decoding filter unit 1,
2 pixels (801, 802) are transferred pixel by pixel.

【０２５５】図３１は復号フィルタ１、２（８０１、８
０２）の構成を示している。Ｌ係数データをラインの先
頭から、Ln、Ln+1、Ｈ係数データをラインの先頭から、
Hn-1、Hn、Hn+1とし、復号した図３０(a) (1) の係数ラ
インの奇数番目のデータをP2n 、偶数ラインのデータを
P2n+1 とした場合、奇数番目のデータは、（式３）によ
って実現しており、 P2n ＝Ln＋（Hn-1＋Hn）／４ …（式３） 偶数番目のデータは、（式４）によって実現している。 P2n+1 ＝（Ln＋Ln+1）／２＋（Hn-1−６＊Hn＋Hn+1）／８ …（式４） また、この処理により画素数を増すアップサンプルを同
時に行なっている。FIG. 31 shows decoding filters 1 and 2 (801 and 8).
02). L coefficient data from the beginning of the line, Ln, Ln + 1, H coefficient data from the beginning of the line
Hn-1, Hn, and Hn + 1 are set, and the odd-numbered data of the decoded coefficient line of FIG. 30 (a) (1) is P2n and the data of the even-numbered line is P2n.
If P2n + 1, odd-numbered data is realized by (Equation 3), P2n = Ln + (Hn-1 + Hn) / 4 (Equation 3) Even-numbered data is realized by (Equation 4) doing. P2n + 1 = (Ln + Ln + 1) / 2 + (Hn-1-6 * Hn + Hn + 1) / 8 (Equation 4) Also, upsampling for increasing the number of pixels is simultaneously performed by this processing.

【０２５６】復号化フィルタ１、２（８０１、８０２）
で復号化された奇数番目のデータは、レジスタ８０４に
保持し、偶数番目のデータは、レジスタ８０５に保持す
る。Decoding filters 1 and 2 (801 and 802)
The odd-numbered data decoded in (4) is held in the register 804, and the even-numbered data is held in the register 805.

【０２５７】そしてこのレジスタ８０４，８０５の奇数
データ、偶数データを、交互に読み出すことにより、こ
れを再びデータ記憶部６０２に転送し、図３０(a) (1)
に示すアドレスに蓄積する。Then, the odd number data and the even number data in the registers 804 and 805 are alternately read out to transfer them to the data storage section 602 again, and the data shown in FIG.
It is stored in the address shown in.

【０２５８】よってデータ記憶部６０２の図３０(a) の
ＬＬＬＬＬＬ係数データ、ＬＬＬＬＬＨ係数データを、
繰り返し復号化処理することで、図３０(b) のＬＬＬＬ
Ｌ係数データ領域が復元される。Therefore, the LLLLLL coefficient data and LLLLLLH coefficient data of FIG.
By iteratively decoding, the LLLL in FIG.
The L coefficient data area is restored.

【０２５９】同様に、図３０(a) (2) のＬＬＬＬＨＬ係
数データとＬＬＬＬＨＨ係数データを、垂直方向に取り
出して復号すると、図３０(b) のＬＬＬＬＨ係数データ
領域が復元される。Similarly, when the LLLLHL coefficient data and the LLLLHH coefficient data in FIG. 30 (a) (2) are taken out in the vertical direction and decoded, the LLLLH coefficient data area in FIG. 30 (b) is restored.

【０２６０】さらに、図３０(b) (3) の水平方向のＬＬ
ＬＬＬ係数とＬＬＬＬＨ係数から図３０(c) のＬＬＬＬ
係数が復元できる。Further, the horizontal LL of FIG.
From the LLL coefficient and the LLLLH coefficient, the LLLL in FIG. 30 (c)
The coefficient can be restored.

【０２６１】続いて、図３０(c) (4) の垂直方向のＬＬ
ＬＬ係数、ＬＬＬＨ係数の復号処理と繰り返し続く。Subsequently, the vertical LL of FIG.
The decoding process of the LL coefficient and the LLLH coefficient is repeated.

【０２６２】最終的に原画像データを復元する場合、水
平方向のＬ係数とＨ係数を復号処理した後、復号された
画像データはレジスタ８０４，８０５に保持されるが、
ＣＰＵバス用ＤＭＡＣ６０１ａはこのレジスタ８０４，
８０５に保持された画像データを読み出しＣＰＵバス６
０３を介してデータ記憶部６０２に蓄積する。When the original image data is finally restored, after decoding the horizontal L coefficient and H coefficient, the decoded image data is held in the registers 804 and 805.
The CPU bus DMAC 601a uses this register 804.
The image data stored in 805 is read out, and the CPU bus 6
The data is stored in the data storage unit 602 via 03.

【０２６３】よってデータ記憶部６０２のＬ、Ｈ係数デ
ータを原画像データに復元し、データ記憶部６０２に転
送できる。Therefore, the L and H coefficient data in the data storage unit 602 can be restored to the original image data and transferred to the data storage unit 602.

【０２６４】以上の動作をフローチャートに示すと図３
４のようになる。The above operation is shown in the flowchart of FIG.
It looks like 4.

【０２６５】即ち、(1) ステップＳ１６１において、Ｃ
ＰＵ６０１は、ＣＰＵバス用ＤＭＡＣ６０１ａに対し
て、データ記憶部６０２のウエーブレット変換データの
Ｌ係数ラインデータおよびＨ係数ラインデータの先頭ア
ドレスと転送データ長を指定して、ＤＭＡ転送を行う命
令を出す。That is, (1) in step S161, C
The PU 601 issues a DMA transfer instruction to the CPU bus DMAC 601a by designating the start addresses and the transfer data lengths of the L coefficient line data and the H coefficient line data of the wavelet-converted data in the data storage unit 602.

【０２６６】(2) ステップＳ１６２において、ＣＰＵバ
ス用ＤＭＡＣ６０１ａは、Ｌ係数ラインを復号し、係数
ＦＩＦＯメモリ７１０に、１画素ずつデータを転送す
る。 …，Ln-1,Ln,Ln+1, … (3) ステップＳ１６３において、復号Ｌ係数ＦＩＦＯメ
モリ７１０にＬ係数ラインデータの転送終了後、Ｈ係数
ライン（…，Hn-1,Hn,Hn+1,,…）をＨ係数用シフトレジ
スタに書き込むタイミングに同期して、復号Ｌ係数ＦＩ
ＦＯメモリ７１０の内容をＬ係数用シフトレジスタ７０
１ｘに転送してラッチ／シフトする。(2) In step S162, the CPU bus DMAC 601a decodes the L coefficient line and transfers the data pixel by pixel to the coefficient FIFO memory 710. , Ln-1, Ln, Ln + 1, ... (3) In step S163, after the transfer of the L coefficient line data to the decoded L coefficient FIFO memory 710, the H coefficient line (..., Hn-1, Hn, Hn + , 1, ...) is written in the H coefficient shift register in synchronization with the decoded L coefficient FI.
The contents of the FO memory 710 are stored in the L coefficient shift register 70.
Transfer to 1x and latch / shift.

【０２６７】(4) ステップＳ１６４において、シフトレ
ジスタ７０１の中心画素Ln，Hnに対して、 復号データ２ｎ（偶数） ＝Ln＋（Hn-1＋Hn）／４ 復号データ２ｎ＋１（奇数）＝（Ln＋Ln+1）／２＋（Hn
-1−６＊Hn＋Hn+1）／８ の処理を行う。(4) In step S164, with respect to the central pixels Ln and Hn of the shift register 701, decoded data 2n (even number) = Ln + (Hn-1 + Hn) / 4 decoded data 2n + 1 (odd number) = (Ln + Ln + 1) / 2 + (Hn
-1-6 * Hn + Hn + 1) / 8 processing is performed.

【０２６８】(5) ステップＳ１６５において、中心画素
Ln，Hnに対するＬＰＦ係数データ、ＨＰＦ係数データを
一旦レジスタにそれぞれラッチし、係数ＦＩＦＯ１（８
４）、係数ＦＩＦＯ２（８５）に転送する。(5) In step S165, the central pixel
LPF coefficient data and HPF coefficient data for Ln and Hn are temporarily latched in registers respectively, and coefficient FIFO1 (8
4), transfer to coefficient FIFO2 (85).

【０２６９】(6) ステップＳ１６６において、転送終了
後、係数ＦＩＦＯ１（８４）、係数ＦＩＦＯ２（８５）
の奇数、偶数復号データを、逐次ＦＩＦＯを切り替え、
データ記憶部６０２の入力画像データのラインデータに
格納する。(6) In step S166, after the transfer is completed, the coefficient FIFO1 (84) and the coefficient FIFO2 (85)
The odd and even decoded data of
It is stored in the line data of the input image data of the data storage unit 602.

【０２７０】この時、ウエーブレット変換データと入力
画像データは、メモリ効率を高めるために、同一のメモ
リ領域に記憶してもよい。At this time, the wavelet-converted data and the input image data may be stored in the same memory area in order to improve memory efficiency.

【０２７１】また、この係数ＦＩＦＯ１，係数ＦＩＦＯ
１からデータ記憶部にデータを出力する際に１画素が８
ビットであるので、ＤＭＡの倍のサイクルでシリアル／
パラレル変換して１６ビットとして転送を行うことによ
り、さらなる高速化を図ることができる。Further, the coefficient FIFO1, coefficient FIFO
When outputting data from 1 to the data storage unit, 1 pixel is 8
Since it is a bit, serial /
By performing parallel conversion and transferring as 16 bits, it is possible to further increase the speed.

【０２７２】(7) ステップＳ１６７において、以上の処
理(1) ないし(6) をＬ係数データ、Ｈ係数データの全て
のライン相当分について繰り返すことにより、Ｌ係数デ
ータ、Ｈ係数データから画像Ｉ２，Ｉ３を得る。(7) In step S167, the above processes (1) to (6) are repeated for all lines corresponding to the L coefficient data and the H coefficient data, so that the image I2 is obtained from the L coefficient data and the H coefficient data. Get I3.

【０２７３】(8) しかる後、ステップＳ１６８におい
て、データ記憶部６０２のアドレスと処理サイズを制御
して以上の処理(1) ないし(7) をＬ係数データ、Ｈ係数
データの全てのライン相当分について画素単位で繰り返
すことにより、ＬＬＬＬＨ，ＬＬＬＬＬ（＝Ｉ４）を得
る。(8) Thereafter, in step S168, the address and processing size of the data storage unit 602 are controlled to perform the above processing (1) to (7) for all the line equivalents of the L coefficient data and the H coefficient data. Is repeated for each pixel to obtain LLLLH and LLLLLL (= I4).

【０２７４】(9) そして、ステップＳ１６９において、
データ記憶部６０２のアドレスと処理サイズを制御して
以下同様に処理(1) ないし(8) を繰り返すことにより、
ＬＬＨＨ，ＬＬＨＬ，ＬＨＬＨ，ＬＨＬＬを得る。(9) Then, in step S169,
By controlling the address and the processing size of the data storage unit 602 and repeating the processings (1) to (8) in the same manner,
Obtain LLHH, LLHL, LHLH, LHLL.

【０２７５】(10)そして、さらにステップＳ１７０にお
いて、データ記憶部６０２のアドレスと処理サイズを制
御して同様の処理(1) ないし(9) を繰り返すことによ
り、ＬＬＨ，ＬＨＬを得る。(10) Then, in step S170, LLH and LHL are obtained by controlling the address and the processing size of the data storage unit 602 and repeating the same processes (1) to (9).

【０２７６】(11)これに対し、さらにステップＳ１７１
において、データ記憶部６０２のアドレスと処理サイズ
を制御して同様の処理(1) ないし(10)を繰り返すことに
より、ＬＨ，ＬＬを得る。(11) On the other hand, further step S171
In, the LH and LL are obtained by controlling the address and the processing size of the data storage unit 602 and repeating the same processes (1) to (10).

【０２７７】(12)そしてさらに、ステップＳ１７２にお
いて、データ記憶部６０２のアドレスと処理サイズを制
御して同様の処理(1) ないし(11)を繰り返すことによ
り、元の入力画像Ｉ１を復元する。(12) Then, in step S172, the original input image I1 is restored by controlling the address and the processing size of the data storage unit 602 and repeating the same processes (1) to (11).

【０２７８】このように、実施の形態１２によれば、デ
ータ記憶部６０２の画像データを一組のシフトレジスタ
部７０１を介して復号フィルタ８０１、８０２にデータ
転送することにより、ウエーブレット逆変換とアップサ
ブサンプリングとを同時に実行する処理を、周波数帯域
毎に再帰的に行なうことにより、小規模のハードウェア
でのウエーブレット逆変換が可能となり、かつその制御
も簡単なウエーブレット逆変換装置が実現できるととも
に、そのＬ係数データ、Ｈ係数データを順番にデータ記
憶部にＤＭＡ転送できるので、アドレス計算が簡略化で
き、データ記憶部６０２がＤＲＡＭ等の水平方向にバー
スト転送が可能なものであれば、その水平方向のデータ
転送時間が高速化でき、またデータ記憶部６０２がＳＲ
ＡＭ等の水平，垂直方向にバースト転送可能なメモリで
あれば、さらにその垂直方向についても転送時間が高速
化できるので、ウエーブレット逆変換の高速化を実現で
きる。As described above, according to the twelfth embodiment, the image data in the data storage unit 602 is transferred to the decoding filters 801 and 802 via the pair of shift register units 701, thereby performing the inverse wavelet transform. By performing the process of executing up-subsampling at the same time recursively for each frequency band, wavelet inverse transform can be performed with small-scale hardware, and a wavelet inverse transform device with simple control is realized. In addition, since the L coefficient data and the H coefficient data can be sequentially DMA-transferred to the data storage unit, the address calculation can be simplified, and the data storage unit 602 can be burst transferred in the horizontal direction such as DRAM. , The data transfer time in the horizontal direction can be increased, and the data storage unit 602 is SR
In the case of a memory capable of burst transfer in the horizontal and vertical directions such as AM, the transfer time can be further shortened in the vertical direction as well, so that the wavelet inverse conversion can be speeded up.

【０２７９】実施の形態１３．以下、図３５，図３６，
図３０を用いて、本発明の実施の形態１３について説明
する。図３５は本実施の形態１３における全体のシステ
ム構成図で、６０１〜６０６は図２９の構成と同様のも
のである。図２９の構成と異なるのは、ＣＰＵバス６０
３とは別のローカルバス６０９を設け、ローカルバス６
０９上に周波数分割したＬ係数とＨ係数を蓄積する係数
記憶部８０７、係数ラインメモリ８５，８６の転送先を
切換える切換部８８、データのＤＭＡ転送を行うための
ローカルバス用ＤＭＡＣ８０７ａが付加された点であ
る。Thirteenth Embodiment 35, 36, and
The thirteenth embodiment of the present invention will be described with reference to FIG. FIG. 35 is an overall system configuration diagram in the thirteenth embodiment, and 601 to 606 are the same as the configuration in FIG. The difference from the configuration of FIG. 29 is that the CPU bus 60
A local bus 609 different from that of No. 3 is provided, and the local bus 6
A coefficient storage unit 807 for accumulating frequency-divided L and H coefficients, a switching unit 88 for switching transfer destinations of the coefficient line memories 85 and 86, and a local bus DMAC 807a for performing DMA transfer of data are added on 09. It is a point.

【０２８０】以下、その動作について説明する。図３０
は、ウエーブレット変換された画像を復号していく経過
を示している。The operation will be described below. Figure 30
Shows the process of decoding the wavelet transformed image.

【０２８１】ウエーブレット変換された画像は、係数記
憶部８０７に図３０(a) として蓄積されている。ローカ
ルバス用ＤＭＡＣ８０７ａはまず、図３０(a) (1) のＬ
ＬＬＬＬＬ係数データを垂直方向に取り出して復号ライ
ンメモリ部７１０に転送する。転送終了後、図３０(a)
(1) のＬＬＬＬＬＨ係数データを転送するタイミングに
同期して、Ｌ、Ｈ係数データを復号フィルタ部１、２
（８０１、８０２）に１画素ずつ転送する。The wavelet transformed image is stored in the coefficient storage unit 807 as shown in FIG. 30 (a). First, the local bus DMAC 807a is set to L in FIG. 30 (a) (1).
The LLLLLL coefficient data is taken out in the vertical direction and transferred to the decoding line memory unit 710. After the transfer is completed, Fig. 30 (a)
The L and H coefficient data are decoded in the decoding filter units 1 and 2 in synchronization with the timing of transferring the LLLLLH coefficient data of (1).
Each pixel is transferred to (801, 802).

【０２８２】図３１は復号フィルタ１、２（８０１、８
０２）の構成を示している。Ｌ係数データをラインの先
頭から、Ln、Ln+1、Ｈ係数データをラインの先頭から、
Hn-1、Hn、Hn+1とし、復号した図３０(a) (1) の係数ラ
インの奇数番目のデータをP2n 、偶数ラインのデータを
P2n+1 とした場合、奇数番目のデータは、（式３）によ
って実現しており、 P2n ＝Ln＋（Hn-1＋Hn）／４ …（式３） 偶数番目のデータは、（式４）によって実現している。 P2n+1 ＝（Ln＋Ln+1）／２＋（Hn-1−６＊Hn＋Hn+1）／８ …（式４） また、この処理によりアップサンプルを同時に行なって
いる。FIG. 31 shows decoding filters 1 and 2 (801 and 8).
02). L coefficient data from the beginning of the line, Ln, Ln + 1, H coefficient data from the beginning of the line
Hn-1, Hn, and Hn + 1 are set, and the odd-numbered data of the decoded coefficient line of FIG. 30 (a) (1) is P2n and the data of the even-numbered line is P2n.
If P2n + 1, odd-numbered data is realized by (Equation 3), P2n = Ln + (Hn-1 + Hn) / 4 (Equation 3) Even-numbered data is realized by (Equation 4) doing. P2n + 1 = (Ln + Ln + 1) / 2 + (Hn-1-6 * Hn + Hn + 1) / 8 (Equation 4) Further, upsampling is simultaneously performed by this processing.

【０２８３】復号化フィルタ１、２（８０１、８０２）
で復号化された奇数番目のデータは、レジスタ８０４に
保持し、偶数番目のデータは、レジスタ８０５に保持す
る。Decoding filters 1 and 2 (801 and 802)
The odd-numbered data decoded in (4) is held in the register 804, and the even-numbered data is held in the register 805.

【０２８４】そしてこのレジスタ８０４，８０５の奇数
データ、偶数データを、交互に読み出すことにより、こ
れを再び係数記憶部８０７に転送し、図３０(a) (1) に
示すアドレスに蓄積する。By alternately reading the odd number data and the even number data of the registers 804 and 805, the data is transferred to the coefficient storage section 807 again and stored in the address shown in FIG. 30 (a) (1).

【０２８５】よってデータ記憶部６０２の図３０(a) の
ＬＬＬＬＬＬ係数データ、ＬＬＬＬＬＨ係数データを、
繰り返し復号化処理することで、図３０(b) のＬＬＬＬ
Ｌ係数データ領域が復元される。Therefore, the LLLLLL coefficient data and the LLLLLLH coefficient data of FIG.
By iteratively decoding, the LLLL in FIG.
The L coefficient data area is restored.

【０２８６】同様に、図３０(a) (2) のＬＬＬＬＨＬ係
数データとＬＬＬＬＨＨ係数データを、垂直方向に取り
出して復号すると、図３０(b) のＬＬＬＬＨ係数データ
領域が復元される。Similarly, when the LLLLHL coefficient data and the LLLLHH coefficient data of FIG. 30 (a) (2) are taken out in the vertical direction and decoded, the LLLLH coefficient data area of FIG. 30 (b) is restored.

【０２８７】さらに、図３０(b) (3) の水平方向のＬＬ
ＬＬＬ係数とＬＬＬＬＨ係数から図３０(c) のＬＬＬＬ
係数が復元できる。Further, the horizontal LL of FIG.
From the LLL coefficient and the LLLLH coefficient, the LLLL in FIG. 30 (c)
The coefficient can be restored.

【０２８８】続いて、図３０(c) (4) の垂直方向のＬＬ
ＬＬ係数、ＬＬＬＨ係数の復号処理と繰り返し続く。Subsequently, the vertical LL of FIG. 30 (c) (4)
The decoding process of the LL coefficient and the LLLH coefficient is repeated.

【０２８９】最終的に原画像データを復元する場合、水
平方向のＬ係数とＨ係数を復号処理した後、復号された
画像データは係数ＦＩＦＯ１（９０５），係数ＦＩＦＯ
２（９０６）に保持されるが、ＣＰＵバス用ＤＭＡＣ６
０１ａはこの係数ＦＩＦＯ１（９０５），係数ＦＩＦＯ
２（９０６）に保持された画像データを読み出しＣＰＵ
バス６０を介してデータ記憶部６０２に蓄積する。When the original image data is finally restored, after the horizontal L coefficient and H coefficient are decoded, the decoded image data is converted into coefficient FIFO1 (905) and coefficient FIFO.
2 (906), but DMAC6 for CPU bus
01a is this coefficient FIFO1 (905), coefficient FIFO
2 (906) Read out the image data stored in the CPU
The data is stored in the data storage unit 602 via the bus 60.

【０２９０】よってデータ記憶部６０２のＬ、Ｈ係数デ
ータを原画像データに復元し、データ記憶部６０２に転
送できる。Therefore, the L and H coefficient data in the data storage unit 602 can be restored to the original image data and transferred to the data storage unit 602.

【０２９１】以上の動作をフローチャートに示すと図３
６のようになる。The above operation is shown in the flowchart of FIG.
It looks like 6.

【０２９２】即ち、(1) ステップＳ１８１において、Ｃ
ＰＵ６０１はローカルバス用ＤＭＡＣ８０７ａに対して
図３０(a) のように周波数分割された、係数記憶部８０
７の、図３０(a) (1) に示すＬＬＬＬＬＬおよびＬＬＬ
ＬＬＨの周波数領域の垂直方向の先頭アドレスと転送デ
ータ長を指定して、ＤＭＡ転送を行う制御命令を発す
る。That is, (1) in step S181, C
The PU 601 is a coefficient storage unit 80 which is frequency-divided with respect to the local bus DMAC 807a as shown in FIG.
No. 7, LLLLLL and LLL shown in FIG. 30 (a) (1)
A control command for DMA transfer is issued by designating a vertical start address and transfer data length in the frequency region of LLH.

【０２９３】(2) ステップＳ１８２において、ローカル
バス用ＤＭＡＣ８０７ａは、ＬＬＬＬＬＬ係数の垂直ラ
インを復号Ｌ係数ＦＩＦＯ７１０に、１画素ずつデータ
転送する。 （…、Ln+1、Ln、…） (3) ステップＳ１８３において、復号Ｌ係数ＦＩＦＯ７
１０にＬＬＬＬＬＬ係数データを転送終了後、ＬＬＬＬ
ＬＨ係数の垂直ライン（…、Hn+1、Hn、Hn-1、…）を転
送するタイミングに同期して、復号フィルタ部（８０
１，８０２）のシフトレジスタにラッチ／シフトする。(2) In step S182, the local bus DMAC 807a transfers the vertical line of the LLLLLL coefficient to the decoding L coefficient FIFO 710 pixel by pixel. (..., Ln + 1, Ln, ...) (3) In step S183, the decoded L coefficient FIFO 7
After completion of transferring the LLLLLLL coefficient data to 10, LLLL
The decoding filter unit (80) is synchronized with the timing of transferring the vertical lines (..., Hn + 1, Hn, Hn-1, ...) Of LH coefficients.
1, 802) shift registers.

【０２９４】(4) ステップＳ１８４において、シフトレ
ジスタ７０１の中心画素Ln，Hnに対して、 復号データ２ｎ（偶数） ＝Ln＋（Hn-1＋Hn）／４ 復号データ２ｎ＋１（奇数）＝（Ln＋Ln+1）／２＋（Hn
-1−６＊Hn＋Hn+1）／８ の処理を行う。(4) In step S184, with respect to the central pixels Ln and Hn of the shift register 701, decoded data 2n (even number) = Ln + (Hn-1 + Hn) / 4 decoded data 2n + 1 (odd number) = (Ln + Ln + 1) / 2 + (Hn
-1-6 * Hn + Hn + 1) / 8 processing is performed.

【０２９５】(5) ステップＳ１８５において、中心画素
Ln，Hnに対する復号データを係数ＦＩＦＯ１（９０
５）、係数ＦＩＦＯ２（９０６）にそれぞれ転送する。(5) In step S185, the central pixel
Decoded data for Ln and Hn are converted to coefficient FIFO1 (90
5) and transfer to coefficient FIFO2 (906).

【０２９６】(6) ステップＳ１８６において、転送終了
後、係数ＦＩＦＯ１（９０５）、係数ＦＩＦＯ２（９０
６）の奇数、偶数復号データを、逐次ＦＩＦＯを切り替
え、係数記憶部８０７のＬＬＬＬＬ、ＬＬＬＬＨの領域
に格納する。(6) In step S186, after the transfer is completed, the coefficient FIFO1 (905) and the coefficient FIFO2 (90)
The odd-numbered and even-numbered decoded data of 6) are sequentially switched to the FIFO and stored in the LLLLL and LLLLH areas of the coefficient storage unit 807.

【０２９７】(7) ステップＳ１８７において、(1) 〜
(6) の処理をＬＬＬＬＬＬ、ＬＬＬＬＬＨ係数データの
垂直方向全ラインに対して処理することで、図３０(b)
(3) の変換が完了する。(7) In step S187, (1)-
By performing the process of (6) on all the lines in the vertical direction of the LLLLLL and LLLLLLH coefficient data, FIG.
Conversion of (3) is completed.

【０２９８】(1) 〜(6) のデータ転送制御は、すべてロ
ーカルバス用ＤＭＡＣ８０７ａによって行われる。The data transfer control of (1) to (6) are all performed by the local bus DMAC 807a.

【０２９９】そして、以下、同様の処理を係数記憶部８
０７のアドレスと処理サイズを制御して繰り返し行うこ
とにより、係数ＦＩＦＯ１（９０５）、係数ＦＩＦＯ２
（９０６）に復号データを得る。Then, hereinafter, the same processing is performed by the coefficient storage unit 8.
The coefficient FIFO1 (905) and coefficient FIFO2 are controlled by repeatedly controlling the address of 07 and the processing size.
The decoded data is obtained at (906).

【０３００】最終的に原画像データを復号する場合、 (8) ステップＳ１８８において、係数ＦＩＦＯ１（９０
５）、係数ＦＩＦＯ２（９０６）の復号データ（原画
像）はＣＰＵバス用ＤＭＡ６０１ａによって、データ記
憶部６０２にデータ転送する。When the original image data is finally decoded, (8) in step S188, the coefficient FIFO1 (90
5), the decoded data (original image) of the coefficient FIFO2 (906) is transferred to the data storage unit 602 by the CPU bus DMA 601a.

【０３０１】なお、その際、１画素が８ビットであるの
で、ＤＭＡの倍のサイクルでシリアル／パラレル変換し
て１６ビットとして転送を行うことにより、さらなる高
速化を図ることができる。At this time, since one pixel has 8 bits, further speedup can be achieved by performing serial / parallel conversion in 16 times the cycle of DMA and transferring as 16 bits.

【０３０２】以上により、例えば、ＣＰＵ６０１がＤＭ
Ａ機能を持ち、データ記憶部６０２を水平方向のメモリ
アクセスに対してのみバースト転送が可能なＤＲＡＭ、
係数記憶部７を水平方向と垂直方向のメモリアクセスに
対してのみバースト転送が可能なメモリ、例えばＳＲＡ
Ｍにより構成し、係数ラインメモリ部１、２（９０５、
９０６）をＦＩＦＯで構成することにより、係数記憶部
８０７の係数データは、ＣＰＵ６０１のＤＭＡサイクル
で復号が行なえ、係数データとして係数ラインメモリ
１、２（９０５、９０６）に保持し、さらに係数データ
を係数記憶部８０７にバースト転送できる。From the above, for example, the CPU 601 DMs
A DRAM having an A function and capable of burst transfer of the data storage unit 602 only for horizontal memory access,
The coefficient storage unit 7 is a memory capable of burst transfer only for memory access in the horizontal and vertical directions, for example, SRA.
The coefficient line memory units 1 and 2 (905,
906) is configured by a FIFO, the coefficient data in the coefficient storage unit 807 can be decoded in the DMA cycle of the CPU 601 and stored as coefficient data in the coefficient line memories 1 and 2 (905 and 906). Burst transfer can be performed to the coefficient storage unit 807.

【０３０３】また、データ記憶部６０２への復元された
画像データの転送に関しても同様に行なえる。The transfer of the restored image data to the data storage unit 602 can be performed in the same manner.

【０３０４】このように、実施の形態１３によれば、例
えば、ＣＰＵ６０１がＤＭＡ機能を持ち、データ記憶部
６０２を水平方向のメモリアクセスに対してのみバース
ト転送が可能なメモリとしてのＤＲＡＭ、係数記憶部８
０７を水平方向と垂直方向のメモリアクセスに対しての
みバースト転送が可能なメモリとしてのＳＲＡＭにより
構成し、係数ラインメモリ部１、２（９０５、９０６）
をＦＩＦＯで構成することにより、データ記憶部６０２
の画像データは、ＣＰＵ６０１のＤＭＡサイクルでウエ
ーブレット逆変換が行なえ、係数データとして係数ライ
ンメモリ１、２（９０５、９０６）に保持し、さらに切
換部８８により、係数データを係数記憶部８０７にバー
スト転送できる。このため、このハードウェア構成を用
いて画像転送と周波数分割をパイプライン処理すること
により、画像データを高速にウエーブレット逆変換する
ことができる。また、再帰的に画像の水平方向、垂直方
向の周波数分割を行なうことで、ウエーブレット逆変換
を小規模のハードウェアかつ簡単な制御を行うものとし
て実現できる。As described above, according to the thirteenth embodiment, for example, the CPU 601 has a DMA function, and the data storage unit 602 is a DRAM as a memory capable of burst transfer only for memory access in the horizontal direction, and coefficient storage. Part 8
07 is constituted by SRAM as a memory capable of burst transfer only for horizontal and vertical memory accesses, and coefficient line memory units 1 and 2 (905 and 906)
The data storage unit 602
Image data can be subjected to inverse wavelet conversion in the DMA cycle of the CPU 601 and held as coefficient data in the coefficient line memories 1 and 2 (905, 906). Further, the switching unit 88 bursts the coefficient data in the coefficient storage unit 807. Can be transferred. Therefore, the image data can be inversely wavelet-converted at high speed by pipeline processing of image transfer and frequency division using this hardware configuration. In addition, the wavelet inverse transform can be realized as small-scale hardware and simple control by recursively dividing the image in the horizontal and vertical directions.

【０３０５】実施の形態１４．以下、図３７，図３８，
図５０を用いて、本発明の実施の形態１４について説明
する。図３７は本実施の形態１４における全体のシステ
ム構成図で、６０１，６０２，６０３，７２，７３，７
９は図２７の構成と同様のものであり、７１０，７０
１，８０１，８０２，８０４，８０５は図３５の構成と
同様のものである。Fourteenth Embodiment Hereinafter, FIG. 37, FIG. 38,
A fourteenth embodiment of the present invention will be described with reference to FIG. FIG. 37 is an overall system configuration diagram according to the fourteenth embodiment, which is 601, 602, 603, 72, 73, 7
9 has the same configuration as that of FIG.
Reference numerals 1, 801, 802, 804, and 805 have the same configuration as that of FIG.

【０３０６】以下、その動作について説明する。この実
施の形態１４の動作は、実施の形態１０と実施の形態１
３の動作を合わせたものと同様になるので、その動作を
フローチャートに示すと図３８，図５０のようになる。The operation will be described below. The operation of the fourteenth embodiment is the same as that of the tenth embodiment and the first embodiment.
Since the operation is the same as that of the operation of No. 3 combined, its operation is shown in the flow charts of FIGS. 38 and 50.

【０３０７】(1) ステップＳ１９１において、ＣＰＵ６
０１はＣＰＵバス用ＤＭＡＣ６０１ａに対してデータ記
憶部６０２内の入力画像データのラインデータの先頭ア
ドレスと転送データ長を指定して、ＤＭＡ転送を行う制
御命令を出す。(1) In step S191, the CPU 6
01 designates the start address of the line data of the input image data in the data storage unit 602 and the transfer data length to the DMAC 601a for the CPU bus, and issues a control command for performing the DMA transfer.

【０３０８】(2) ステップＳ１９２において、ＣＰＵバ
ス用ＤＭＡＣ６０１ａはデータ記憶部６０２の入力画像
データのラインデータを、順次２画素単位で読み出す。 （Pn-2，Pn-1），（Pn，Pn+1），（Pn+2，Pn+3），… (3) そして、ステップＳ１９３において、この読み出し
た画素データを順次２画素単位でシフトレジスタ部７０
１に転送する。その際、ＣＰＵバスは１６ビット幅であ
るのに対し、シフトレジスタ７０１のレジスタ列７０１
ｘ，７０１ｙの入力バスはそれぞれ８ビット幅であるの
で、単にこの転送を行うだけで、水平方向に１／２のダ
ウンサンプリングがなされる。そして、レジスタに書き
込むタイミングでレジスタ値をシフトする。(2) In step S192, the CPU bus DMAC 601a sequentially reads the line data of the input image data of the data storage unit 602 in units of two pixels. (Pn-2, Pn-1), (Pn, Pn + 1), (Pn + 2, Pn + 3), ... (3) Then, in step S193, the read pixel data is sequentially shifted in units of two pixels. Register unit 70
Transfer to 1. At that time, while the CPU bus has a 16-bit width, the register string 701 of the shift register 701 is
Since the x and 701y input buses have a width of 8 bits respectively, half the downsampling in the horizontal direction is performed by simply performing this transfer. Then, the register value is shifted at the timing of writing to the register.

【０３０９】(4) ステップＳ１９４において、シフトレ
ジスタ部７０１の中心画素Pnに対して、ローパスフィル
タ部７０２、ハイパスフィルタ部７０３において、 ＬＰＦ係数データ＝（−Pn-2＋2*Pn-1＋6*Pn＋2*Pn+1−
Pn+2）／８ ＨＰＦ係数データ＝（Pn−2*Pn+1＋Pn+2）／２ の処理を行う。(4) In step S194, LPF coefficient data = (-Pn-2 + 2 * Pn-1 + 6 * Pn + 2 * Pn for the center pixel Pn of the shift register unit 701 in the low-pass filter unit 702 and the high-pass filter unit 703. + 1−
Pn + 2) / 8 HPF coefficient data = (Pn−2 * Pn + 1 + Pn + 2) / 2.

【０３１０】(5) ステップＳ１９５において、中心画素
Pnに対するＬＰＦ係数データ、ＨＰＦ係数データを一旦
レジスタ８０４，８０５にそれぞれラッチする。(5) In step S195, the central pixel
The LPF coefficient data and HPF coefficient data for Pn are once latched in the registers 804 and 805, respectively.

【０３１１】(6) ステップＳ１９６において、ラッチし
たＬ係数データは係数ＦＩＦＯ１（９０５）を介さずに
係数記憶部８０７に転送する。Ｈ係数データは係数ＦＩ
ＦＯ２（９０６）に格納する。ローカルバスは１画素分
のバス幅を有する。(6) In step S196, the latched L coefficient data is transferred to the coefficient storage unit 807 without passing through the coefficient FIFO1 (905). H coefficient data is coefficient FI
It is stored in FO2 (906). The local bus has a bus width for one pixel.

【０３１２】この(2) 〜(4) のデータ転送制御は、ＣＰ
Ｕバス用ＤＭＡＣ６０１ａ、(5) のデータ転送制御は、
ローカルバス用ＤＭＡＣ８０７ａによって行われる。The data transfer control of (2) to (4) is based on CP
The data transfer control of the DMAC 601a for U bus (5) is
This is performed by the local bus DMAC 807a.

【０３１３】(7) ステップＳ１９７において、Ｌ係数デ
ータを係数記憶部８０７に転送終了後、係数ＦＩＦＯ２
（９０６）のＨ係数データを、係数記憶部８０７にバー
スト接続する。(7) In step S197, after the L coefficient data is transferred to the coefficient storage unit 807, the coefficient FIFO2
The H coefficient data of (906) is burst-connected to the coefficient storage unit 807.

【０３１４】(8) ステップＳ１９８において、(1) 〜
(7) を入力画像の全ラインに対して処理することによ
り、図２１(c) の変換が完了する。(8) In step S198, (1)-
By processing (7) for all the lines of the input image, the conversion of FIG. 21 (c) is completed.

【０３１５】(9) ステップＳ１９９において、ローカル
バス用ＤＭＡＣ８０７ａは、係数記憶部８０７のＬ係数
データの垂直ラインデータを、順次１画素単位でバース
トリードを行う。(9) In step S199, the local bus DMAC 807a sequentially performs a burst read of the vertical line data of the L coefficient data in the coefficient storage unit 807 in units of one pixel.

【０３１６】(10)ステップＳ２００において、ラインデ
ータをシリアル／パラレル変換して２画素単位とし、ロ
ーパスフィルタ部７２およびハイパスフィルタ部７３に
転送する。(10) In step S200, the line data is serial / parallel converted into a unit of two pixels and transferred to the low pass filter unit 72 and the high pass filter unit 73.

【０３１７】(11)ステップＳ２０１において、Ｌ係数デ
ータ、Ｈ係数データをそれぞれＦＩＦＯ１（９０５）、
ＦＩＦＯ２（９０６）に転送する。(11) In step S201, the L coefficient data and the H coefficient data are respectively transferred to the FIFO1 (905),
Transfer to FIFO2 (906).

【０３１８】(12)ステップＳ２０２において、係数記憶
部９０７のＬ係数の垂直ラインデータを転送終了後、係
数ＦＩＦＯ１（９０５）、係数ＦＩＦＯ２（９０６）に
転送する。(12) In step S202, the vertical line data of the L coefficient in the coefficient storage unit 907 is transferred to the coefficient FIFO1 (905) and the coefficient FIFO2 (906) after the transfer is completed.

【０３１９】この(9) 〜(12)のデータ転送制御は、全て
ローカルバス用ＤＭＡＣによって行われる。The data transfer control of (9) to (12) is all performed by the local bus DMAC.

【０３２０】(13)ステップＳ２０３において、(8) 〜(1
2)をＬ係数データの垂直方向全ラインに対して処理する
ことで、図２１(f) の変換が完了する。(13) In step S203, (8) to (1
21) is processed for all the vertical lines of the L coefficient data, the conversion of FIG. 21 (f) is completed.

【０３２１】さらに、(8) 〜(12)の処理を、係数記憶部
９０７の周波数領域に対してそのアドレスと処理サイズ
を制御して繰り返し行うことで、図３７の構成において
周波数分割が行える。Further, the processes of (8) to (12) are repeated by controlling the address and the processing size of the frequency region of the coefficient storage unit 907, whereby frequency division can be performed in the configuration of FIG.

【０３２２】また、ウエーブレット逆変換は以下のよう
に行われる。即ち、(14) ステップＳ２０４において、
ＣＰＵ６０１はローカルバス用ＤＭＡＣ８０７ａに対し
て図３０(a) のように周波数分割された、係数記憶部８
０７の、図３０(a) に示す(1) ＬＬＬＬＬＬおよびＬＬ
ＬＬＬＨの周波数領域の垂直方向の先頭アドレスと転送
データ長を指定して、ＤＭＡ転送を行う制御命令を発す
る。The inverse wavelet transform is performed as follows. That is, in (14) step S204,
The CPU 601 has a coefficient storage unit 8 which is frequency-divided with respect to the local bus DMAC 807a as shown in FIG.
No. 07, (1) LLLLLL and LL shown in FIG.
A vertical start address in the frequency domain of LLLH and a transfer data length are designated, and a control command for performing DMA transfer is issued.

【０３２３】(15)ステップＳ２０５において、ローカル
バス用ＤＭＡＣ８０７ａは、ＬＬＬＬＬＬ係数の垂直ラ
インを復号Ｌ係数ＦＩＦＯ７１０に、１画素ずつデータ
転送する。 （…、Ln+1、Ln、…） (16)ステップＳ２０６において、復号Ｌ係数ＦＩＦＯ７
１０にＬＬＬＬＬＬ係数データを転送終了後、ＬＬＬＬ
ＬＨ係数の垂直ライン（…、Hn+1、Hn、Hn-1、…）を転
送するタイミングに同期して、復号フィルタ部（８０
１，８０２）のシフトレジスタ部７０１にラッチ／シフ
トする。(15) In step S205, the local bus DMAC 807a transfers the vertical line of the LLLLLL coefficients to the decoded L coefficient FIFO 710 pixel by pixel. (..., Ln + 1, Ln, ...) (16) In step S206, the decoded L coefficient FIFO 7
After completion of transferring the LLLLLLL coefficient data to 10, LLLL
The decoding filter unit (80) is synchronized with the timing of transferring the vertical lines (..., Hn + 1, Hn, Hn-1, ...) Of LH coefficients.
1, 802) in the shift register unit 701.

【０３２４】(17)ステップＳ２０７において、シフトレ
ジスタ部７０１の中心画素Ln，Hnに対して、 復号データ２ｎ（偶数） ＝Ln＋（Hn-1＋Hn）／４ 復号データ２ｎ＋１（奇数）＝（Ln＋Ln+1）／２＋（Hn
-1−６＊Hn＋Hn+1）／８ の処理を行う。(17) In step S207, for the central pixels Ln and Hn of the shift register unit 701, decoded data 2n (even number) = Ln + (Hn-1 + Hn) / 4 decoded data 2n + 1 (odd number) = (Ln + Ln + 1) ) / 2 + (Hn
-1-6 * Hn + Hn + 1) / 8 processing is performed.

【０３２５】(18)ステップＳ２０８において、中心画素
Ln，Hnに対する復号データを係数ＦＩＦＯ１（９０
５）、係数ＦＩＦＯ２（９０６）にそれぞれ転送する。(18) In step S208, the central pixel
Decoded data for Ln and Hn are converted to coefficient FIFO1 (90
5) and transfer to coefficient FIFO2 (906).

【０３２６】(19)ステップＳ２０９において、転送終了
後、係数ＦＩＦＯ１（９０５）、係数ＦＩＦＯ２（９０
６）の奇数、偶数復号データを、逐次ＦＩＦＯを切り替
え、係数記憶部８０７のＬＬＬＬＬＬ、ＬＬＬＬＬＨの
領域に格納する。(19) In step S209, after the transfer is completed, the coefficient FIFO1 (905) and the coefficient FIFO2 (90)
The odd-numbered and even-numbered decoded data in 6) are sequentially switched to the FIFO and stored in the LLLLLL and LLLLLLH areas of the coefficient storage unit 807.

【０３２７】(20)ステップＳ２１０において、(14)〜(1
9)の処理をＬＬＬＬＬＬ、ＬＬＬＬＬＨ係数データの垂
直方向全ラインに対して処理することで、図３０(b)
(3) の変換が完了する。(20) In step S210, (14)-(1
By performing the processing of 9) on all the lines in the vertical direction of the LLLLLL and LLLLLLH coefficient data, FIG.
Conversion of (3) is completed.

【０３２８】(14)〜(19)のデータ転送制御は、すべてロ
ーカルバス用ＤＭＡＣ８０７ａによって係数記憶部８０
７のアドレスと処理サイズを制御することにより行われ
る。The data transfer control of (14) to (19) is all performed by the coefficient storage unit 80 by the local bus DMAC 807a.
This is done by controlling the address of 7 and the processing size.

【０３２９】最終的に原画像データを復号する場合、 (21) ステップＳ２１１において、係数ＦＩＦＯ１（９
０５）、係数ＦＩＦＯ２（９０６）の復号データ（原画
像）はＣＰＵバス用ＤＭＡ６０１ａによって、データ記
憶部６０２にデータ転送する。When finally decoding the original image data, (21) in step S211, the coefficient FIFO1 (9
05), the decoded data (original image) of the coefficient FIFO2 (906) is transferred to the data storage unit 602 by the CPU bus DMA 601a.

【０３３０】このように、実施の形態１４によれば、例
えば、ＣＰＵ６０１がＤＭＡ機能を持ち、データ記憶部
６０２を水平方向のメモリアクセスに対してのみバース
ト転送が可能なＤＲＡＭ、係数記憶部８０７を水平方向
と垂直方向のメモリアクセスに対してのみバースト転送
が可能なメモリ、例えばＳＲＡＭにより構成し、係数ラ
インメモリ部１、２（９０５、９０６）をＦＩＦＯで構
成することにより、データ記憶部６０２の画像データ
は、ＣＰＵ６０１のＤＭＡサイクルで周波数分割が行な
え、係数データとして係数ラインメモリ１、２（９０
５、９０６）に保持し、さらに係数データを係数記憶部
８０７にバースト転送できる。また、係数記憶部８０７
の係数データの周波数分割に対しても同様に行なえる。As described above, according to the fourteenth embodiment, for example, the CPU 601 has the DMA function and the data storage unit 602 is provided with the DRAM and the coefficient storage unit 807 capable of burst transfer only for the memory access in the horizontal direction. By configuring the memory capable of burst transfer only for horizontal and vertical memory accesses, for example, SRAM, and configuring the coefficient line memory units 1 and 2 (905, 906) by FIFO, the data storage unit 602 The image data can be frequency-divided in the DMA cycle of the CPU 601, and the coefficient line memories 1 and 2 (90
5, 906), and coefficient data can be burst-transferred to the coefficient storage unit 807. Also, the coefficient storage unit 807
The same can be applied to the frequency division of the coefficient data of.

【０３３１】このため、このハードウェア構成を用いて
画像転送と周波数分割をパイプライン処理することで、
画像データは高速に周波数分割できる。さらに再帰的に
画像の水平方向、垂直方向の周波数分割を行なうこと
で、ウエーブレット変換を小規模のハードウェアで簡単
な制御を行うものとして実現できる。Therefore, by pipeline processing of image transfer and frequency division using this hardware configuration,
Image data can be frequency-divided at high speed. Further, by recursively dividing the frequency of the image in the horizontal and vertical directions, the wavelet transform can be realized as a simple control by a small-scale hardware.

【０３３２】また、係数記憶部８０７の係数データは、
ＣＰＵ６０１のＤＭＡサイクルで復号が行なえ、係数デ
ータとして係数ラインメモリ１、２（９０５、９０６）
に保持し、さらに係数データを係数記憶部８０７にバー
スト転送できる。また、データ記憶部６０２への復元さ
れた画像データの転送に関しても同様に行なえる。The coefficient data in the coefficient storage unit 807 is
Decoding can be performed in the DMA cycle of the CPU 601, and coefficient line memories 1 and 2 (905 and 906) are stored as coefficient data.
, And coefficient data can be burst-transferred to the coefficient storage unit 807. Further, the transfer of the restored image data to the data storage unit 602 can be performed in the same manner.

【０３３３】このため、このハードウェア構成を用いて
係数転送と復号をパイプライン処理することで、画像デ
ータは高速にウエーブレット逆変換できる。さらに再帰
的に画像の水平方向、垂直方向の逆変換を行なうこと
で、ウエーブレット逆変換を小規模のハードウェアかつ
簡単な制御を行うものとして実現できる。Therefore, the pipeline processing of coefficient transfer and decoding using this hardware configuration makes it possible to perform wavelet inverse transform on image data at high speed. Further, the wavelet inverse transformation can be realized as small-scale hardware and simple control by recursively performing the inverse transformation in the horizontal direction and the vertical direction of the image.

【０３３４】実施の形態１５．以下、図３９、図４０、
図４１、図４２を用いて、本発明の実施の形態１５につ
いて説明する。図３９は本実施の形態１５における全体
のシステム構成図で、６０１，６０２，６０３，７２，
７３，９０５，９０６，６０９，８０７，８０７ａ，９
８，７９，７１０，９１３は図３７の構成と同様のもの
である。図３７と異なるのは、オフセット部９１４、逆
オフセット部９１５を設け、図３９のＣＰＵバス６０３
に直接接続していないデータバス（図中の太線で示した
部分）のデータ幅を拡張し、演算精度を上げた点であ
る。図４０は図３９の復号フィルタ部８２，８３の構成
を示し、８２はシフトレジスタ７０１と復号フィルタ８
０１からなる復号フィルタ部、８３はシフトレジスタ７
０１と復号フィルタ８０２からなる復号フィルタ部であ
る。Fifteenth Embodiment Hereinafter, FIG. 39, FIG. 40,
A fifteenth embodiment of the present invention will be described with reference to FIGS. 41 and 42. FIG. 39 is an overall system configuration diagram according to the fifteenth embodiment, which includes 601, 602, 603, 72,
73, 905, 906, 609, 807, 807a, 9
Reference numerals 8, 79, 710 and 913 have the same configuration as that shown in FIG. 37 is different from FIG. 37 in that an offset unit 914 and a reverse offset unit 915 are provided, and the CPU bus 603 of FIG.
This is the point that the data width of the data bus that is not directly connected to (the part shown by the thick line in the figure) is expanded to improve the calculation accuracy. FIG. 40 shows the configuration of the decoding filter units 82 and 83 of FIG. 39, where 82 is the shift register 701 and the decoding filter 8.
A decoding filter unit composed of 01, and 83 a shift register 7
01 and a decoding filter 802.

【０３３５】以下その動作について説明する。なおその
フローチャートは図３８と同様である。ＣＰＵ６０１
が、データ記憶部６０２の画像データを逐次ＣＰＵバス
６０３を介してローパスフィルタ部７２およびハイパス
フィルタ部７３に転送する時、図３９のオフセット部９
１４で８ビットの画像データを１２ビットに拡張する。
Ｙデータの場合は画素値が０〜２５５、ＵＶデータの場
合は画素値が−１２８〜１２７をとる。The operation will be described below. The flowchart is similar to that of FIG. CPU 601
39 sequentially transfers the image data in the data storage unit 602 to the low-pass filter unit 72 and the high-pass filter unit 73 via the CPU bus 603, the offset unit 9 in FIG.
At 14, the 8-bit image data is expanded to 12 bits.
For Y data, the pixel value is 0 to 255, and for UV data, the pixel value is -128 to 127.

【０３３６】図４１(a) はＹデータを拡張する場合、図
４１(b) はＵＶデータを拡張する場合を示している。Ｙ
データの場合、本来の８ビットのＹデータの他に、小数
点以下の演算のため２ビットの下位拡張ビットと１ビッ
トの上位拡張ビットと１ビットの符号ビットを設ける。
ＵＶデータの場合、本来の８ビットのＵＶデータがあら
かじめ符号ビットを持っているので、Ｙデータと同じデ
ータ幅にするため、上位拡張ビットを２ビットと下位拡
張ビット２ビットとする。FIG. 41 (a) shows the case of expanding Y data, and FIG. 41 (b) shows the case of expanding UV data. Y
In the case of data, in addition to the original 8-bit Y data, 2-bit lower extension bits, 1-bit upper extension bit, and 1-bit sign bit are provided for the operation after the decimal point.
In the case of UV data, since the original 8-bit UV data has a sign bit in advance, the upper extension bits are 2 bits and the lower extension bits are 2 bits in order to have the same data width as the Y data.

【０３３７】図４２は、上位拡張ビットと下位拡張ビッ
トを割り当てを示している。上位拡張ビットを２ビット
付加して整数部のビット数を増やすと（図４２(a) ）、
表現可能範囲が増大するが、小数点以下の演算精度が悪
くなる。また、下位拡張ビットとして３ビットを設ける
と（図４２(c) ）、小数点以下の演算精度は良くなる
が、上位拡張ビットがないため、図４２(a) の場合と比
べて表現可能範囲が減り、フィルタ演算がオーバーフロ
ーする可能性が極めて高くなり、結果として整数部を含
めたフィルタ演算の精度が悪くなる。FIG. 42 shows allocation of upper extension bits and lower extension bits. If the number of bits of the integer part is increased by adding 2 bits of upper extension bits (Fig. 42 (a)),
Although the representable range increases, the calculation precision below the decimal point deteriorates. If 3 bits are provided as the lower extension bits (Fig. 42 (c)), the precision of calculation below the decimal point is improved, but since there is no upper extension bit, the representable range is larger than that in the case of Fig. 42 (a). There is a high possibility that the filter calculation overflows, and as a result, the accuracy of the filter calculation including the integer part deteriorates.

【０３３８】本実施の形態１５のＳＳＫＦを用いて画像
をウエーブレット変換する場合、演算値の整数部が８ビ
ットを越える演算の頻度は高いが、９ビットを越える頻
度は非常に少ない。When wavelet transforming an image using SSKF according to the fifteenth embodiment, the frequency of operations in which the integer part of the operation value exceeds 8 bits is high, but the frequency in which the integer part exceeds 9 bits is very low.

【０３３９】よって、データ画素値を１２ビット幅に拡
張する場合、図４２(b) に示すように、上位拡張ビット
は１ビットとし、２ビットを小数点以下の演算精度のた
めに使用することで、高精度の演算を行なう。Therefore, when the data pixel value is extended to a 12-bit width, the upper extension bit is set to 1 bit and 2 bits are used for the arithmetic precision below the decimal point as shown in FIG. 42 (b). , Performs high-precision arithmetic.

【０３４０】この８ビット／１２ビット拡張化をオフセ
ット部９１４で行なった後、周波数分割を行なう。ウエ
ーブレット変換終了後、データ記憶部６０２に転送する
場合、逆オフセット部９１５で１２ビットデータの画素
データを８ビットに変換する。図４３にその変換方法を
示す。After the 8-bit / 12-bit extension is performed by offset section 914, frequency division is performed. When the data is transferred to the data storage unit 602 after the wavelet conversion is completed, the reverse offset unit 915 converts the pixel data of 12-bit data into 8-bit data. FIG. 43 shows the conversion method.

【０３４１】図４３(a) はＹデータの場合の変換であ
る。下位拡張ビットは切り捨てる。上位拡張ビット、符
号ビットに関しては図４３(a) の（ｂ１１、ｂ１０）の
組合せの通りにする。符号ビットが「１」の場合、Ｙデ
ータは正の値しかとらないので０となり、符号ビットが
「０」かつ上位拡張ビットが「１」の場合、最大値２５
５をとる。それ以外の場合は、そのままｂ９〜ｂ２を出
力する。FIG. 43 (a) shows the conversion for Y data. The lower extension bits are truncated. The upper extension bit and the sign bit are as in the combination of (b11, b10) in FIG. 43 (a). If the sign bit is "1", the Y data takes only a positive value, so it is 0. If the sign bit is "0" and the upper extension bit is "1", the maximum value is 25.
Take 5 In other cases, b9 to b2 are output as they are.

【０３４２】図４３(b) はＵＶデータの場合の変換であ
る。下位拡張ビットは切り捨てる。上位拡張ビット、符
号ビットに関しては図４３(b) の（ｂ１１、ｂ１０、ｂ
９）の組合せの通りにする。符号ビットが「１」の場
合、−１２８を出力する。符号ビットが「０」かつ上位
拡張ビットの少なくとも一方が「１」の場合、最大値１
２７をとる。但し、（ｂ１１、ｂ１０、ｂ９）がすべて
「１」の場合、そのまま出力する。それ以外の場合は、
そのままｂ９〜ｂ２を出力する。FIG. 43 (b) shows the conversion in the case of UV data. The lower extension bits are truncated. Regarding the upper extension bits and sign bits, (b11, b10, b in FIG. 43 (b)
Follow the combination of 9). When the sign bit is "1", -128 is output. Maximum value 1 if the sign bit is "0" and at least one of the upper extension bits is "1"
Take 27. However, when (b11, b10, b9) are all "1", they are output as they are. Otherwise,
B9 to b2 are output as they are.

【０３４３】このように、実施の形態１５によれば、デ
ータ記憶部６０２よりデータをローパスフィルタ部７２
およびハイパスフィルタ部７３にＤＭＡ転送し、このロ
ーパスフィルタ部７２およびハイパスフィルタ部７３で
周波数分割を行なって係数記憶部８０７にＤＭＡ転送
し、以下ＤＭＡ転送によって上述の周波数分割を再帰的
に行うことによりウエーブレット変換を行うとともに、
このようにして得られた係数データを復号フィルタ部８
２，８３にＤＭＡ転送し、この復号フィルタ部８２，８
３でウエーブレット逆変換を行って係数記憶部８０７に
ＤＭＡ転送し、以下ＤＭＡ転送によって上述のウエーブ
レット逆変換を再帰的に行うものにおいて、データ記憶
部６０２からローパスフィルタ部７２およびハイパスフ
ィルタ部７３に画像データを転送する際に、上位１ビッ
トを拡張するようにしたので、周波数分割する場合のフ
ィルタ演算の精度を上げることができ、これにより、ウ
エーブレット変換データから復元したデータの画質を向
上させることができる。As described above, according to the fifteenth embodiment, the data is stored in the data storage unit 602 by the low-pass filter unit 72.
And DMA transfer to the high-pass filter unit 73, frequency division is performed by the low-pass filter unit 72 and high-pass filter unit 73, DMA transfer to the coefficient storage unit 807, and the above-described frequency division is recursively performed by DMA transfer. While performing wavelet conversion,
The coefficient data thus obtained is used for the decoding filter unit 8
2,83 and DMA transfer to the decoding filter units 82 and 8
3, the wavelet inverse transform is performed and DMA transfer is performed to the coefficient storage unit 807, and the following wavelet inverse transform is recursively performed by the DMA transfer. In the data storage unit 602, the low pass filter unit 72 and the high pass filter unit 73 are performed. Since the upper 1 bit is expanded when the image data is transferred to, it is possible to improve the accuracy of the filter calculation in the frequency division, which improves the image quality of the data restored from the wavelet-converted data. Can be made.

【０３４４】実施の形態１６．以下、本発明の実施の形
態１６について説明する。図４４，図５１は本実施の形
態１６における全体のシステム構成図で、図４４は図３
９の構成から選択部９１３ａ，９１３ｂ，復号係数ライ
ンメモリ部７１０，復号フィルタ部８２，８２を除き、
ウエーブレット変換のみを行うようにしたものである。Sixteenth Embodiment The sixteenth embodiment of the present invention will be described below. 44 and 51 are overall system configuration diagrams according to the sixteenth embodiment, and FIG.
From the configuration of FIG. 9, except the selection units 913a and 913b, the decoding coefficient line memory unit 710, and the decoding filter units 82 and 82,
Only wavelet conversion is performed.

【０３４５】この図４４の構成において、データ画素値
を１２ビット幅に拡張する場合、図４２(b) に示すよう
に、上位拡張ビットは１ビットとし、２ビットを小数点
以下の演算精度のために使用することで、高精度の演算
を行なう。In the structure of FIG. 44, when the data pixel value is expanded to a 12-bit width, as shown in FIG. 42 (b), the upper expansion bit is 1 bit, and 2 bits are for the arithmetic precision below the decimal point. Highly accurate calculation is performed by using.

【０３４６】また、図５１は本実施の形態１６における
全体のシステム構成図で、図３９の構成から選択部９１
３ａ，９１３ｂ，オフセット部９１４，選択部７９，ロ
ーパスフィルタ部７２，ハイパスフィルタ部７３を除
き、ウエーブレット逆変換のみを行うようにしたもので
ある。Further, FIG. 51 is an overall system configuration diagram according to the sixteenth embodiment, in which the selection unit 91 from the configuration of FIG.
3a and 913b, the offset section 914, the selection section 79, the low-pass filter section 72, and the high-pass filter section 73 are excluded, and only the inverse wavelet transform is performed.

【０３４７】この図５１の構成において、図４３の方法
に従って、１２ビット幅に拡張されたデータ画素値を８
ビット幅に戻すことができる。In the structure of FIG. 51, the data pixel value expanded to have a 12-bit width is set to 8 in accordance with the method of FIG.
Can be returned to bit width.

【０３４８】このように、実施の形態１６によれば、デ
ータ記憶部６０２よりデータをローパスフィルタ部７２
およびハイパスフィルタ部７３にＤＭＡ転送し、このロ
ーパスフィルタ部７２およびハイパスフィルタ部７３で
周波数分割を行なって係数記憶部８０７にＤＭＡ転送
し、以下ＤＭＡ転送によって上述の周波数分割を再帰的
に行うことによりウエーブレット変換を行うものにおい
て、データ記憶部６０２からローパスフィルタ部７２お
よびハイパスフィルタ部７３に画像データを転送する際
に、上位１ビットを拡張するようにしたので、周波数分
割する場合のフィルタ演算の精度を上げることができ、
これにより、ウエーブレット変換データから復元したデ
ータの画質を向上させることができる。As described above, according to the sixteenth embodiment, data is stored in the data storage unit 602 by the low-pass filter unit 72.
And DMA transfer to the high-pass filter unit 73, frequency division is performed by the low-pass filter unit 72 and high-pass filter unit 73, DMA transfer to the coefficient storage unit 807, and the above-described frequency division is recursively performed by DMA transfer. In the case where the wavelet conversion is performed, the upper 1 bit is expanded when the image data is transferred from the data storage unit 602 to the low-pass filter unit 72 and the high-pass filter unit 73. Accuracy can be increased,
As a result, the image quality of the data restored from the wavelet-converted data can be improved.

【０３４９】また、ウエーブレット変換を行うことによ
り得られた係数データを復号フィルタ部８２，８３にＤ
ＭＡ転送し、この復号フィルタ部８２，８３でウエーブ
レット逆変換を行って係数記憶部８０７にＤＭＡ転送
し、以下ＤＭＡ転送によって上述のウエーブレット逆変
換を再帰的に行うものにおいて、そのデータ幅をウエー
ブレット変換の際のデータ幅より上位１ビット拡張して
おくことにより、画像データを拡張されたビット幅のま
まで逆変換し、逆変換が終了した時点で元のビット幅に
戻すことができ、ウエーブレット変換データからデータ
を復元した時の画像の画質を向上させることができる。Also, the coefficient data obtained by performing the wavelet transform is sent to the decoding filter units 82 and 83 by D.
In the case where MA transfer is performed, wavelet inverse conversion is performed by the decoding filter units 82 and 83, DMA transfer is performed to the coefficient storage unit 807, and the above-mentioned wavelet inverse conversion is recursively performed by DMA transfer, the data width is By expanding the upper 1 bit of the data width at the wavelet conversion, the image data can be inverse-converted with the expanded bit width and restored to the original bit width when the inverse conversion is completed. , The image quality of the image when the data is restored from the wavelet-converted data can be improved.

【０３５０】実施の形態１７．以下、本発明の実施の形
態１７について説明する。図４５は本実施の形態１７に
よるウエーブレット変換装置の構成を示す図で、これは
図２４のウエーブレット変換装置に図３３のウエーブレ
ット逆変換装置の構成を付加し、ＣＰＵ６０１，ＣＰＵ
バス用ＤＭＡＣ６０１ａ，データ記憶部６０２，ＣＰＵ
バス６０３を共用し、選択部１７９を設けてＣＰＵバス
６０３のデータをローパスフィルタ部７２，ハイパスフ
ィルタ部７３あるいは復号フィルタ部１（８２），復号
フィルタ部２（８３）のいずれかに入力し、かつ選択部
９１３ａ，９１３ｂを設けて、ローパスフィルタ部７
２，ハイパスフィルタ部７３の出力あるいは復号フィル
タ部１（８２），復号フィルタ部２（８３）の出力のい
ずれかを係数ラインメモリ部１（９０５），係数ライン
メモリ部２（９０６）に入力するようにしたものであ
る。Embodiment 17. FIG. The seventeenth embodiment of the present invention will be described below. FIG. 45 is a diagram showing the structure of the wavelet converter according to the seventeenth embodiment, which is the same as the wavelet converter of FIG. 24 except that the structure of the wavelet inverse converter of FIG.
Bus DMAC 601a, data storage unit 602, CPU
The bus 603 is shared and the selection unit 179 is provided to input the data of the CPU bus 603 to either the low-pass filter unit 72, the high-pass filter unit 73 or the decoding filter unit 1 (82), the decoding filter unit 2 (83), Moreover, the low-pass filter unit 7 is provided by providing the selection units 913a and 913b.
2. Input either the output of the high pass filter unit 73 or the output of the decoding filter unit 1 (82) or the decoding filter unit 2 (83) to the coefficient line memory unit 1 (905) and the coefficient line memory unit 2 (906). It was done like this.

【０３５１】この実施の形態１７は図２４のウエーブレ
ット変換装置および図３３のウエーブレット逆変換装置
とほぼ同様に動作する。ただし、そのいずれか一方の動
作のみを行うものである。The seventeenth embodiment operates in substantially the same manner as the wavelet converter of FIG. 24 and the wavelet inverse converter of FIG. However, only one of the operations is performed.

【０３５２】このように、本実施の形態１７によれば、
ＣＰＵ６０１がＤＭＡ機能を持ち、データ記憶部６０２
を水平方向のメモリアクセスに対してのみバースト転送
が可能なＤＲＡＭにより構成し、係数ラインメモリ部
１、２（９０５、９０６）をＦＩＦＯで構成することに
より、データ記憶部６０２の画像データは、ＣＰＵ６０
１のＤＭＡサイクルで周波数分割が行なえ、係数データ
として係数ラインメモリ１、２（９０５、９０６）に保
持できる。As described above, according to the seventeenth embodiment,
The CPU 601 has a DMA function, and the data storage unit 602
Is composed of a DRAM capable of burst transfer only for horizontal memory access, and the coefficient line memory units 1 and 2 (905, 906) are composed of FIFO, so that the image data of the data storage unit 602 is stored in the CPU 60.
Frequency division can be performed in one DMA cycle and can be held in the coefficient line memories 1 and 2 (905 and 906) as coefficient data.

【０３５３】このため、このハードウェア構成を用いて
画像転送と周波数分割をパイプライン処理することで、
画像データを高速に周波数分割したり，ウエーブレット
逆変換を高速に実行したりでき、ウエーブレット変換，
逆変換を小規模のハードウェアで簡単な制御を行うもの
として実現できる。Therefore, by pipeline processing of image transfer and frequency division using this hardware configuration,
The image data can be frequency-divided at high speed, and inverse wavelet transform can be executed at high speed.
The inverse conversion can be realized as a simple control with small-scale hardware.

【０３５４】[0354]

【発明の効果】以上のように、本発明の請求項１の符号
化方法によれば、符号化すべきデータに対し階層符号化
を行ない、それぞれ階層を有する第１および第２の符号
列を生成する階層符号化ステップと、該階層符号化ステ
ップにより生成した第１および第２の符号列を、前記階
層に与えられた優先順位に基づいて、連続してアドレス
が付された記憶手段のメモリ領域の一方および他方から
それぞれ格納する格納制御を行う記憶ステップと、該記
憶ステップの格納制御を実行する過程で格納すべきメモ
リ領域に重複が生じた場合、該時点で高い優先順位を有
する側の符号列の階層を、他方の符号列に優先して格納
する優先判定ステップとを含むようにしたので、容量が
限られた記憶手段のなかに優先順位の低い階層の符号ま
でを有効に詰め込むことができ、そのメモリ使用効率が
向上する符号化方法が得られる効果がある。As described above, according to the encoding method of the first aspect of the present invention, the data to be encoded is hierarchically encoded to generate the first and second code strings each having a hierarchy. And the first and second code strings generated by the hierarchical encoding step are sequentially addressed based on the priority order given to the hierarchy, and the memory area of the storage means is provided. When a storage step for performing storage control to store from one side and the other side and a memory area to be stored in the process of executing the storage control of the storage step overlap, a code having a higher priority at that time point Since the hierarchy of columns is included in the priority judgment step of preferentially storing the other code string, even codes of the lower priority hierarchy are effectively packed in the storage means having a limited capacity. It can be, encoding method improves the memory utilization efficiency is the effect obtained.

【０３５５】また、本発明の請求項２の符号化方法によ
れば、請求項１の符号化方法において、前記記憶ステッ
プは前記記憶手段に対し先に前記第１の符号列を格納
し、次に前記第２の符号列を格納するものであり、前記
優先判定ステップは前記第２の符号列の階層より前記優
先順位の低い前記第１の符号列の階層を判定するととも
に、前記第２の符号列を格納するメモリ領域が不足する
場合、当該判定した第１の符号列の階層を第２の符号列
の階層により上書きするようにしたので、メモリ領域へ
の記憶を進めてゆき、記憶できる限界に達した時に、よ
り優先順位の高い階層の符号を有効に記憶することがで
き、メモリ使用効率がより向上する符号化方法が得られ
る効果がある。[0355] According to the encoding method of claim 2 of the present invention, in the encoding method of claim 1, the storing step stores the first code string in advance in the storing means, The second code string is stored in the second code string, and the priority determining step determines the hierarchy of the first code string having a lower priority than the hierarchy of the second code string, and the second code string is stored in the second code string. When the memory area for storing the code string is insufficient, the determined hierarchy of the first code string is overwritten by the hierarchy of the second code string, so that the storage in the memory area can be advanced and stored. When the limit is reached, codes of higher priority layers can be effectively stored, and there is an effect that a coding method that further improves memory usage efficiency can be obtained.

【０３５６】また、本発明の請求項３の符号化方法によ
れば、符号化すべきデータに対し階層符号化を行ない、
それぞれ階層を有する２つ以上の符号列を生成する階層
符号化ステップと、前記生成した各々の符号列の最も優
先順位の高い階層を記憶手段に格納するとともにそれ以
外の階層を一時記憶手段に格納するように制御する記憶
制御ステップと、前記記憶手段に空きメモリ領域が存在
する場合、前記一時記憶手段よりそれぞれの符号列の階
層をその優先順位に基づいて前記記憶手段に転送する転
送判定ステップとを含むようにしたので、２つ以上の符
号列を記憶手段に記憶する際に、容量が限られた記憶手
段のなかに優先順位の低い階層の符号までを有効に詰め
込むことができ、そのメモリ使用効率が向上する符号化
方法が得られる効果がある。Further, according to the encoding method of claim 3 of the present invention, hierarchical encoding is performed on the data to be encoded,
Hierarchical encoding step of generating two or more code strings each having a hierarchy, storing the highest priority hierarchy of each of the generated code strings in the storage means, and storing the other hierarchies in the temporary storage means. And a transfer determination step of transferring the hierarchy of each code string from the temporary storage means to the storage means based on its priority when there is a free memory area in the storage means. Therefore, when storing two or more code strings in the storage means, it is possible to effectively stuff up to the codes of the lower priority hierarchy in the storage means having a limited capacity, and to store the memory. There is an effect that a coding method with improved usage efficiency can be obtained.

【０３５７】また、本発明の請求項４の符号化方法によ
れば、請求項１ないし３のいずれかの符号化方法におい
て、前記記憶手段の連続するメモリ領域から予め定めた
大きさのメモリ領域を割り当てる領域管理ステップと、
前記割り当てたメモリ領域に複数の前記符号列を格納す
る前記記憶ステップと、前記格納した複数の符号列の間
に生じた空きメモリ領域を、当該いずれか一方の符号列
を転送することで詰める転送ステップと、前記割り当て
たメモリ領域で格納に使用しなかったメモリ領域を回収
するステップとを含むようにしたので、符号列を記憶し
た時に、記憶手段の連続するメモリ領域に空きメモリ領
域が生じた場合、これを詰めるように記憶するようにし
たので、１つの記憶手段により多くの符号列を記憶する
ことができ、メモリ使用効率がより向上する符号化方法
が得られる効果がある。Further, according to the encoding method of claim 4 of the present invention, in the encoding method of any one of claims 1 to 3, a memory area having a predetermined size from a continuous memory area of the storage means. Area management step to allocate
The storage step of storing a plurality of the code strings in the allocated memory area, and the transfer in which the empty memory area generated between the stored code strings is packed by transferring one of the code strings. Since the step and the step of collecting the memory area which is not used for storage in the allocated memory area are included, when the code string is stored, an empty memory area is generated in the continuous memory area of the storage means. In this case, since this is stored so as to be packed, it is possible to store a large number of code strings in one storage means, and it is possible to obtain an encoding method that further improves memory usage efficiency.

【０３５８】また、本発明の請求項５の符号化方法によ
れば、映像信号のフィールドを指定する時間間隔でサン
プリングするサンプリングステップと、該サンプリング
ステップによりサンプリングされた映像信号データに対
し請求項３または４記載の符号化方法により階層符号化
を行う階層符号化ステップと、該階層符号化ステップに
より使用したメモリ量を算出するメモリ量算出ステップ
と、該メモリ量算出ステップにより算出したメモリ量が
予め定める下限値以下の場合前記下限値に切り上げる切
り上げステップと、前記メモリ量算出ステップにより算
出したメモリ量に比例したフィールド間隔を算出するフ
ィールド間隔算出ステップと、該フィールド間隔算出ス
テップにより算出したフィールド間隔を前記サンプリン
グステップに対し指定するステップとを含むようにした
ので、容量が限られた記憶手段のなかに優先順位の低い
階層の符号までを有効に詰め込むことができるととも
に、符号量に応じたフィールド間隔でサンプリングして
符号化する場合のフィールド間隔があき過ぎるのを抑
え、再生時の不自然さを抑えることができる符号化方法
が得られる効果がある。According to the encoding method of claim 5 of the present invention, the sampling step of sampling the field of the video signal at a designated time interval, and the video signal data sampled by the sampling step are claimed in claim 3. Alternatively, the hierarchical coding step for performing hierarchical coding by the coding method described in 4, the memory amount calculation step for calculating the memory amount used in the hierarchical coding step, and the memory amount calculated by the memory amount calculation step are If the value is less than or equal to the lower limit value, rounding up to the lower limit value, a field interval calculation step for calculating a field interval proportional to the memory amount calculated by the memory amount calculation step, and a field interval calculated by the field interval calculation step. For the sampling step Since it includes the step of setting, it is possible to effectively pack up to the code of the hierarchy with the lower priority in the storage means with a limited capacity, and to perform the code by sampling at the field interval according to the code amount. There is an effect that it is possible to obtain an encoding method that can suppress an excessively large field interval in the case of encoding and can suppress unnaturalness during reproduction.

【０３５９】また、本発明の請求項６の符号化方法によ
れば、請求項５の符号化方法において、前記切り上げス
テップで切り上げを行ったことを検出する切り上げ検出
ステップと、該切り上げ検出ステップにより切上げを検
出した場合、符号量が増大するように前記階層符号化の
調整を行なう調整ステップとを含むようにしたので、符
号量が少なく符号化可能なフィールド間隔になる場合
に、その符号化を調整してフィールド単位の画質を向上
することができる符号化方法が得られる効果がある。[0359] According to the encoding method of claim 6 of the present invention, in the encoding method of claim 5, the rounding-up detection step of detecting that rounding up has been performed in the rounding up step, and the rounding up detection step are performed. When the round-up is detected, the adjustment step for adjusting the hierarchical encoding is included so as to increase the code amount. Therefore, when the code amount is small and the field interval allows encoding, the encoding is performed. There is an effect that a coding method that can be adjusted to improve the image quality in field units can be obtained.

【０３６０】また、本発明の請求項７の符号化装置によ
れば、符号化すべきデータに対し階層符号化を行ない、
それぞれ階層を有する第１および第２の符号列を生成す
る階層符号化手段と、該階層符号化手段により生成した
第１および第２の符号列を、前記階層に与えられた優先
順位に基づいて、連続してアドレスが付された記憶手段
のメモリ領域の一方および他方からそれぞれ格納する格
納制御を行う記憶制御手段と、該記憶制御手段の格納制
御を実行する過程で格納すべきメモリ領域に重複が生じ
た場合、該時点で高い優先順位を有する側の符号列の階
層を、他方の符号列に優先して格納する優先判定手段と
を備えるようにしたので、容量が限られた記憶手段のな
かに優先順位の低い階層の符号までを有効に詰め込むこ
とができ、そのメモリ使用効率が向上する符号化装置が
得られる効果がある。According to the encoding device of claim 7 of the present invention, hierarchical encoding is performed on the data to be encoded,
A layer coding means for generating first and second code strings each having a layer, and first and second code strings generated by the layer coding means are based on a priority order given to the layer. , A storage control means for performing storage control for storing from one and the other of the memory areas of the storage means to which addresses are successively assigned, and a memory area to be stored in the process of executing the storage control of the storage control means In the case of occurrence of the error, the hierarchy of the code string on the side having the higher priority at that time point is provided with the priority determining means for storing the code string in priority to the other code string. In particular, it is possible to effectively pack even codes in a hierarchy having a low priority, and to obtain an encoding device with improved memory usage efficiency.

【０３６１】また、本発明の請求項８の符号化装置によ
れば、請求項７の符号化装置において、前記記憶制御手
段は前記記憶手段に対し先に前記第１の符号列を格納
し、次に前記第２の符号列を格納するものであり、前記
優先判定手段は前記第２の符号列の階層より前記優先順
位の低い前記第１の符号列の階層を判定するとともに、
前記第２の符号列を格納するメモリ領域が不足する場
合、当該判定した第１の符号列の階層を第２の符号列の
階層により上書きするものとしたので、メモリ領域への
記憶を進めてゆき、記憶できる限界に達した時に、より
優先順位の高い階層の符号を有効に記憶することがで
き、メモリ使用効率がより向上する符号化装置が得られ
る効果がある。According to the encoding device of claim 8 of the present invention, in the encoding device of claim 7, the storage control means stores the first code string in advance in the storage means, Next, the second code string is stored, and the priority determining means determines the hierarchy of the first code string having a lower priority than the hierarchy of the second code string,
If the memory area for storing the second code string is insufficient, the determined hierarchy of the first code string is overwritten by the hierarchy of the second code string. Therefore, the storage in the memory area is advanced. Then, when the storable limit is reached, the code of the hierarchy with a higher priority can be effectively stored, and there is an effect that the encoding device with more improved memory usage efficiency can be obtained.

【０３６２】また、本発明の請求項９の符号化装置によ
れば、符号化すべきデータに対し階層符号化を行ない、
それぞれ階層を有する２つ以上の符号列を生成する階層
符号化手段と、前記生成した各々の符号列の最も優先順
位の高い階層を記憶手段に格納するとともにそれ以外の
階層を一時記憶手段に格納するよう制御する記憶制御手
段と、前記記憶手段に空きメモリ領域が存在する場合、
前記一時記憶手段よりそれぞれの符号列の階層をその優
先順位に基づいて前記記憶手段に転送する転送判定手段
とを備えるようにしたので、２つ以上の符号列を記憶手
段に記憶する際に、容量が限られた記憶手段のなかに優
先順位の低い階層の符号までを有効に詰め込むことがで
き、そのメモリ使用効率が向上する符号化装置が得られ
る効果がある。According to the encoding device of claim 9 of the present invention, hierarchical encoding is performed on the data to be encoded,
Hierarchical coding means for generating two or more code strings each having a hierarchy, and the highest priority hierarchy of each of the generated code strings is stored in the storage means and the other hierarchies are stored in the temporary storage means. If there is a free memory area in the storage control means and the storage means for controlling
Since there is provided transfer determination means for transferring the hierarchy of each code string from the temporary storage means to the storage means based on its priority order, when storing two or more code strings in the storage means, There is an effect that it is possible to effectively pack even codes of lower priority layers in the storage means having a limited capacity, and to obtain an encoding device with improved memory usage efficiency.

【０３６３】また、本発明の請求項１０の符号化装置に
よれば、請求項７ないし９のいずれかの符号化装置にお
いて、前記記憶手段の連続するメモリ領域から予め定め
た大きさのメモリ領域を割り当てる領域管理手段と、前
記格納した複数の符号列の間に生じた空きメモリ領域
を、当該いずれか一方の符号列を転送することで詰める
転送手段と、前記割り当てたメモリ領域で格納に使用し
なかったメモリ領域を回収する領域回収手段とを備え、
前記記憶制御手段は、前記割り当てたメモリ領域に複数
の前記符号列を格納するようにしたので、１つの記憶手
段により多くの符号列を記憶することができ、メモリ使
用効率がより向上する符号化方法が得られる効果があ
る。According to a tenth aspect of the present invention, in the encoding device according to any of the seventh to ninth aspects, a memory area having a predetermined size from a continuous memory area of the storage means. Area management means for allocating a code string, a transfer means for filling an empty memory area generated between the stored code strings by transferring one of the code strings, and a storage means for storing the allocated memory area. Area recovery means for recovering the memory area that was not
Since the storage control unit stores a plurality of the code strings in the allocated memory area, it is possible to store a large number of code strings in one storage unit, and the coding efficiency is improved. There is an effect that the method can be obtained.

【０３６４】また、本発明の請求項１１の符号化装置に
よれば、映像信号のフィールドを指定する時間間隔でサ
ンプリングするサンプリング手段と、該サンプリング手
段によりサンプリングされた映像信号データに対し請求
項９または１０記載の符号化装置と同じ動作により階層
符号化を行う階層符号化手段と、該階層符号化手段によ
り使用したメモリ量を算出するメモリ量算出手段と、該
メモリ量算出手段により算出したメモリ量が予め定める
下限値以下の場合前記下限値に切り上げる切り上げ手段
と、前記メモリ量算出手段により算出したメモリ量に比
例したフィールド間隔を算出するフィールド間隔算出手
段と、該フィールド間隔算出手段により算出したフィー
ルド間隔を前記サンプリング手段に対し指定するフィー
ルド間隔指定手段とを備えるようにしたので、容量が限
られた記憶手段のなかに優先順位の低い階層の符号まで
を有効に詰め込むことができるとともに、符号量に応じ
たフィールド間隔でサンプリングして符号化する場合の
フィールド間隔があき過ぎるのを抑え、再生時の不自然
さを抑えることができる符号化装置が得られる効果があ
る。According to the encoding device of claim 11 of the present invention, the sampling means for sampling the field of the video signal at a designated time interval, and the video signal data sampled by the sampling means are claimed in claim 9. Alternatively, a hierarchical coding unit that performs hierarchical coding by the same operation as the coding device described in 10, a memory amount calculation unit that calculates a memory amount used by the hierarchical coding unit, and a memory calculated by the memory amount calculation unit When the amount is less than or equal to a predetermined lower limit value, rounding up means for rounding up to the lower limit value, field interval calculating means for calculating a field interval proportional to the memory amount calculated by the memory amount calculating means, and field interval calculating means for calculating Field interval specifying means for specifying the field interval to the sampling means Since the storage means with a limited capacity can be effectively packed up to the code of the hierarchy with the lower priority, when the sampling is performed at the field interval according to the code amount. There is an effect that it is possible to obtain an encoding device that can suppress an excessively large field interval and suppress unnaturalness during reproduction.

【０３６５】また、本発明の請求項１２の符号化装置に
よれば、請求項１１の符号化装置において、前記切り上
げ手段で切り上げを行ったことを検出する切り上げ検出
手段と、該切り上げ検出手段により切上げを検出した場
合、符号量が増大するように前記階層符号化の調整を行
なう符号化調整手段とを備えるようにしたので、符号量
が少なく符号化可能なフィールド間隔になる場合に、そ
の符号化を調整してフィールド単位の画質を向上するこ
とができる符号化装置が得られる効果がある。According to the twelfth aspect of the present invention, in the encoding apparatus of the eleventh aspect, the round-up detecting means for detecting that the round-up means has rounded up, and the round-up detecting means. When the round-up is detected, the coding adjustment means for adjusting the hierarchical coding is provided so as to increase the code amount. It is possible to obtain an encoding device that can improve the image quality in units of fields by adjusting the encoding.

【０３６６】また、本発明の請求項１３のウエーブレッ
ト変換装置によれば、入力データを２画素毎順番にシフ
トし少なくとも２画素分のデータを蓄積するシフトレジ
スタ手段と、前記シフトレジスタ手段の低周波成分を取
り出して出力するローパスフィルタ手段と、前記シフト
レジスタ手段の高周波成分を取り出して出力するハイパ
スフィルタ手段と、前記ローパスフィルタ手段と前記ハ
イパスフィルタ手段の出力値である係数データを蓄積す
るためのデータ記憶手段と、ウエーブレット変換のため
のシーケンス制御を行なう主制御手段とを備え、該主制
御手段は、前記データ記憶手段内のデータを前記シフト
レジスタ手段で１／２のサブサンプルを行ない、前記ロ
ーパスフィルタ手段と前記ハイパスフィルタ手段を用い
て周波数分割した係数データを前記データ記憶手段に蓄
積する処理を、周波数帯域毎に前記データ記憶手段内の
アドレスと処理サイズを制御して繰り返し行わしめるこ
とにより、前記入力データの周波数分割を行うようにし
たので、少ないハードウエア量かつ簡単な制御でウエー
ブレット変換を高速に行える効果がある。According to the wavelet conversion device of the thirteenth aspect of the present invention, the shift register means for shifting the input data in order of every two pixels and accumulating the data of at least two pixels, and the shift register means of the low register means. Low-pass filter means for taking out and outputting a frequency component, high-pass filter means for taking out and outputting a high-frequency component of the shift register means, and for accumulating coefficient data which is an output value of the low-pass filter means and the high-pass filter means Data storage means and main control means for performing sequence control for wavelet conversion are provided, and the main control means performs 1/2 sub-sampling of the data in the data storage means by the shift register means. Frequency division was performed using the low-pass filter means and the high-pass filter means. Since the process of accumulating several data in the data storage means is repeatedly performed by controlling the address and the processing size in the data storage means for each frequency band, the frequency division of the input data is performed. This has the effect of performing wavelet conversion at high speed with a small amount of hardware and simple control.

【０３６７】また、本発明の請求項１４のウエーブレッ
ト変換装置によれば、請求項１３のウエーブレット変換
装置において、前記ローパスフィルタ手段の出力値であ
る低域係数データと前記ハイパスフィルタ手段の出力値
である高域係数データをそれぞれ格納するための、高速
バースト転送が可能な係数ラインメモリと、該係数ライ
ンメモリの出力データを、ライン単位で前記データ記憶
手段に転送するとともに前記データ記憶手段内のデータ
を前記シフトレジスタ手段に転送するダイレクトメモリ
アクセス手段とを備え、前記主制御手段は、前記ダイレ
クトメモリアクセス手段に対して制御命令を発し、該ダ
イレクトメモリアクセス手段が、前記データ記憶手段内
のデータを前記シフトレジスタ手段で１／２のサブサン
プルを行ない、前記ローパスフィルタ手段と前記ハイパ
スフィルタ手段を用いて周波数分割した係数データを前
記データ記憶手段に蓄積する処理を行うとともに、該処
理を、周波数帯域毎に前記データ記憶手段内のアドレス
と処理サイズを制御して繰り返し行なうことにより、前
記入力データの周波数分割を行うようにしたので、装置
内でのデータの転送を高速化でき、少ないハードウエア
量かつ簡単な制御でウエーブレット変換をより高速に行
える効果がある。According to the fourteenth aspect of the wavelet transformation device of the present invention, in the wavelet transformation device of the thirteenth aspect, the low-pass coefficient data which is the output value of the low-pass filter means and the output of the high-pass filter means. A coefficient line memory capable of high-speed burst transfer for respectively storing high-frequency coefficient data as a value, and output data of the coefficient line memory are transferred to the data storage means line by line and in the data storage means Direct memory access means for transferring the data to the shift register means, the main control means issues a control command to the direct memory access means, and the direct memory access means stores the data in the data storage means. Data is half-sampled by the shift register means, The coefficient data frequency-divided by the low-pass filter means and the high-pass filter means is stored in the data storage means, and the processing is performed by controlling the address and the processing size in the data storage means for each frequency band. Since the frequency division of the input data is performed by repeating the above, the data transfer within the device can be speeded up, and the wavelet conversion can be performed faster with a small amount of hardware and simple control. is there.

【０３６８】また、本発明の請求項１５のウエーブレッ
ト変換装置によれば、請求項１４のウエーブレット変換
装置において、メモリアレイ上の水平方向と垂直方向の
データの高速バースト転送が可能な係数記憶手段と、前
記係数ラインメモリのデータ転送先を前記データ記憶手
段と前記係数記憶手段のなかから選択する切替え手段と
を備え、前記主制御手段は、前記ダイレクトメモリアク
セス手段に対して制御命令を発するともに、入力データ
を周波数分割した低域または高域係数データの一方を、
前記係数ラインメモリに保持し、もう一方を前記ダイレ
クトメモリアクセス手段により前記係数記憶手段に直接
バースト転送した後、前記係数ラインメモリに保持した
係数データを前記係数記憶手段に転送する処理を行うと
ともに、該処理を、周波数帯域毎に前記係数記憶手段の
アドレスと処理サイズを制御して、繰り返し行なうこと
により、前記入力データの周波数分割するようにしたの
で、装置内での水平，垂直両方向のデータの転送を高速
化でき、少ないハードウエア量かつ簡単な制御でウエー
ブレット変換のより一層の高速化を行える効果がある。According to the fifteenth aspect of the present invention, in the wavelet transformation device of the fourteenth aspect, coefficient storage capable of high-speed burst transfer of data in the horizontal and vertical directions on the memory array is provided. Means and switching means for selecting a data transfer destination of the coefficient line memory from the data storage means and the coefficient storage means, and the main control means issues a control command to the direct memory access means. Both, one of the low-frequency or high-frequency coefficient data obtained by frequency-dividing the input data,
While holding the coefficient line memory, and the other directly burst transfer to the coefficient storage means by the direct memory access means, while performing a process of transferring the coefficient data held in the coefficient line memory to the coefficient storage means, The frequency of the input data is divided by repeating the processing by controlling the address and the processing size of the coefficient storage means for each frequency band, so that the data in the horizontal and vertical directions in the device can be divided. There is an effect that the transfer can be speeded up, and the wavelet conversion can be further speeded up with a small amount of hardware and simple control.

【０３６９】また、本発明の請求項１６のウエーブレッ
ト変換装置によれば、請求項１５のウエーブレット変換
装置において、前記ローパスフィルタ手段と前記ハイパ
スフィルタ手段に入力するデータを、前記データ記憶手
段と前記係数記憶手段から選択する選択手段を備え、前
記主制御手段は、前記ダイレクトメモリアクセス手段に
対して制御命令を発し、前記係数記憶手段の水平または
垂直方向の係数データを周波数分割し、得た係数データ
をそれぞれ前記係数ラインメモリに転送した後、前記ダ
イレクトメモリアクセス手段は、前記係数ラインメモリ
に格納してある係数データを順番に前記係数記憶手段に
バースト転送するようにしたので、最初にデータ記憶手
段のデータをウエーブレット変換し、それ以降はその変
換結果を係数データ記憶手段に記憶してこれをさらにウ
エーブレット変換することにより、装置内での水平，垂
直両方向のデータの転送を高速化でき、少ないハードウ
エア量かつ簡単な制御でウエーブレット変換のより一層
の高速化を行える効果がある。According to a sixteenth aspect of the wavelet transformer of the present invention, in the wavelet transformer of the fifteenth aspect, data input to the low-pass filter means and the high-pass filter means is stored in the data storage means. The main control means is provided with a selection means for selecting from the coefficient storage means, and the main control means issues a control command to the direct memory access means to frequency-divide the coefficient data in the horizontal or vertical direction of the coefficient storage means and obtain it. Since the coefficient data stored in the coefficient line memory are sequentially transferred to the coefficient storage means in a burst transfer after the coefficient data are transferred to the coefficient line memory, the data is first transferred to the coefficient memory. Wavelet transform the data in the storage means, and after that, convert the result into coefficient data. By storing the data in the storage means and further performing the wavelet conversion, the data transfer in both the horizontal and vertical directions in the device can be speeded up, and the wavelet conversion can be made even faster with a small amount of hardware and simple control. There is an effect that can be converted.

【０３７０】また、本発明の請求項１７のウエーブレッ
ト変換装置によれば、請求項１３ないし１６のいずれか
のウエーブレット変換装置において、前記ローパスフィ
ルタ手段および前記ハイパスフィルタ手段は、ＳＳＫＦ
(Symmetric Short Kernel Filter) により実現されてい
るものとしたので、少ないハードウエア量かつ簡単な制
御でウエーブレット変換の高速化を行えるものにおい
て、少ないタップ段数でローパスフィルタ手段およびハ
イパスフィルタ手段を構成できる効果がある。According to a seventeenth aspect of the present invention, in the wavelet transformation device of any of the thirteenth to sixteenth aspects, the low-pass filter means and the high-pass filter means are SSKF.
Since it has been realized by (Symmetric Short Kernel Filter), low-pass filter means and high-pass filter means can be configured with a small number of tap stages in those that can speed up wavelet conversion with a small amount of hardware and simple control. effective.

【０３７１】また、本発明の請求項１８のウエーブレッ
ト変換装置によれば、請求項１３ないし１７のいずれか
のウエーブレット変換装置において、前記ローパスフィ
ルタ手段と前記ハイパスフィルタ手段の入力データに対
し１ビットの上位拡張ビットを設ける符号拡張手段を備
え、前記ローパスフィルタ手段と前記ハイパスフィルタ
手段はその入力データに比べて精度を上位に１ビット拡
張してフィルタ演算するようにしたので、少ないハード
ウエア量かつ簡単な制御でウエーブレット変換の高速化
を行えるものにおいて、フィルタ演算を高精度で行うこ
とができ、より忠実なウエーブレット変換結果を得るこ
とができる効果がある。According to the eighteenth aspect of the wavelet transformation apparatus of the present invention, in the wavelet transformation apparatus according to any one of the thirteenth to seventeenth aspects, one is applied to the input data of the low-pass filter means and the high-pass filter means. Since the low-pass filter means and the high-pass filter means extend the precision by 1 bit higher than the input data to perform the filter operation, a small amount of hardware is required. In addition, in the case where the speed of the wavelet conversion can be increased with simple control, there is an effect that the filter calculation can be performed with high accuracy and a more faithful wavelet conversion result can be obtained.

【０３７２】また、本発明の請求項１９のウエーブレッ
ト逆変換装置によれば、入力データを２画素毎順番にシ
フトし少なくとも２画素分のデータを蓄積するシフトレ
ジスタ手段と、前記シフトレジスタ手段の出力データを
復号化して奇数番目の復号係数データを出力する第１の
復号フィルタ手段と、前記シフトレジスタ手段の出力デ
ータを復号化して偶数番目の復号係数データを出力する
第２の復号フィルタ手段と、前記第１の復号フィルタ手
段と前記第２の復号フィルタ手段の出力値である復号係
数データを蓄積するためのデータ記憶手段と、ウエーブ
レット逆変換のためのシーケンス制御を行なう主制御手
段とを備え、該主制御手段は、前記データ記憶手段内の
データを前記シフトレジスタ手段でバッファし、前記復
号フィルタ手段を用いて復号化しアップサンプルした係
数データを前記データ記憶手段に蓄積する処理を、周波
数帯域毎に前記データ記憶手段内のアドレスと処理サイ
ズを制御して繰り返し行わしめることにより、前記入力
データのウエーブレット逆変換を行うようにしたので、
少ないハードウエア量かつ簡単な制御でウエーブレット
逆変換を高速に行える効果がある。According to the nineteenth aspect of the wavelet inverse transformation device of the present invention, the shift register means for shifting the input data in order every two pixels and accumulating the data for at least two pixels, and the shift register means. First decoding filter means for decoding the output data and outputting odd-numbered decoding coefficient data, and second decoding filter means for decoding the output data of the shift register means and outputting even-numbered decoding coefficient data A data storage means for accumulating the decoding coefficient data which is the output value of the first decoding filter means and the second decoding filter means, and a main control means for performing sequence control for the inverse wavelet transform. The main control means buffers the data in the data storage means with the shift register means, and includes the decoding filter means. The process of storing the decoded and upsampled coefficient data in the data storage means by controlling the address and the processing size in the data storage means for each frequency band is repeated, thereby performing the wavelet inverse of the input data. Since I tried to convert,
There is an effect that inverse wavelet transform can be performed at high speed with a small amount of hardware and simple control.

【０３７３】また、本発明の請求項２０のウエーブレッ
ト逆変換装置によれば、請求項１９のウエーブレット逆
変換装置において、前記第１および第２の復号フィルタ
手段の出力である復号係数データを格納するための、高
速バースト転送が可能な係数ラインメモリと、該係数ラ
インメモリの出力データを、ライン単位で前記データ記
憶手段に転送するとともに前記データ記憶手段内のデー
タを前記シフトレジスタ手段に転送するダイレクトメモ
リアクセス手段とを備え、前記主制御手段は、前記ダイ
レクトメモリアクセス手段に対して制御命令を発し、該
ダイレクトメモリアクセス手段が、前記データ記憶手段
内のデータを前記シフトレジスタ手段でバッファを行な
い、前記復号フィルタ手段を用いて復号しアップサンプ
ルした係数データを前記データ記憶手段に蓄積する処理
を行うとともに、該処理を、周波数帯域毎に前記データ
記憶手段内のアドレスと処理サイズを制御して繰り返し
行なうことにより、前記入力データのウエーブレット逆
変換を行うようにしたので、装置内でのデータの転送を
高速化でき、少ないハードウエア量かつ簡単な制御でウ
エーブレット逆変換をより高速に行える効果がある。According to the twentieth wavelet inverse transformation device of the present invention, in the wavelet inverse transformation device according to the nineteenth aspect, the decoding coefficient data output from the first and second decoding filter means is output. A coefficient line memory capable of high-speed burst transfer for storing, and output data of the coefficient line memory is transferred to the data storage means line by line and data in the data storage means is transferred to the shift register means. Direct memory access means, the main control means issues a control command to the direct memory access means, and the direct memory access means buffers the data in the data storage means by the shift register means. Coefficient data decoded by using the decoding filter means and up-sampled The wavelet inverse conversion of the input data is performed by performing the processing of accumulating in the data storage means and repeating the processing by controlling the address and the processing size in the data storage means for each frequency band. Therefore, there is an effect that the data transfer in the device can be speeded up, and the wavelet inverse conversion can be performed at a higher speed with a small amount of hardware and simple control.

【０３７４】また、本発明の請求項２１のウエーブレッ
ト逆変換装置によれば、請求項２０のウエーブレット逆
変換装置において、メモリアレイ上の水平方向と垂直方
向のデータの高速バースト転送が可能な係数記憶手段
と、前記係数ラインメモリのデータ転送先を前記データ
記憶手段と前記係数記憶手段のなかから選択する切替え
手段とを備え、前記主制御手段は、前記ダイレクトメモ
リアクセス手段に対して制御命令を発するともに、入力
データを復号した奇数番目または偶数番目の復号係数デ
ータの一方を、前記係数ラインメモリに保持し、もう一
方を前記ダイレクトメモリアクセス手段により前記係数
記憶手段に直接バースト転送した後、前記係数ラインメ
モリに保持した係数データを前記係数記憶手段に転送す
る処理を行うとともに、該処理を、周波数帯域毎に前記
係数記憶手段のアドレスと処理サイズを制御して、繰り
返し行なうことにより、前記入力データのウエーブレッ
ト逆変換を行うようにしたので、装置内での水平，垂直
両方向のデータの転送を高速化でき、少ないハードウエ
ア量かつ簡単な制御でウエーブレット逆変換のより一層
の高速化を行える効果がある。According to the wavelet inverse transformation device of claim 21 of the present invention, in the wavelet inverse transformation device of claim 20, high-speed burst transfer of data in the horizontal and vertical directions on the memory array is possible. Coefficient storage means and switching means for selecting a data transfer destination of the coefficient line memory from the data storage means and the coefficient storage means are provided, and the main control means controls the direct memory access means. Together with one of the odd-numbered or even-numbered decoded coefficient data obtained by decoding the input data is held in the coefficient line memory, and the other is directly burst-transferred to the coefficient storage means by the direct memory access means, When the coefficient data held in the coefficient line memory is transferred to the coefficient storage means, The wavelet inverse conversion of the input data is performed by repeating the processing by controlling the address and the processing size of the coefficient storage means for each frequency band, so that the horizontal and vertical directions in the device can be improved. There is an effect that the data transfer in both directions can be speeded up, and the wavelet inverse conversion can be further speeded up with a small amount of hardware and simple control.

【０３７５】また、本発明の請求項２２のウエーブレッ
ト逆変換装置によれば、請求項２１のウエーブレット逆
変換装置において、前記第１および第２の復号フィルタ
手段に入力するデータを、前記データ記憶手段と前記係
数記憶手段から選択する選択手段を備え、前記主制御手
段は、前記ダイレクトメモリアクセス手段に対して制御
命令を発し、前記係数記憶手段の水平または垂直方向の
係数データを復号し、得た復号データをそれぞれ前記係
数ラインメモリに転送した後、前記ダイレクトメモリア
クセス手段は、前記係数ラインメモリに格納してある復
号データを順番に前記係数記憶手段にバースト転送する
ようにしたので、最初にデータ記憶手段のデータをウエ
ーブレット逆変換し、それ以降はその逆変換結果を係数
データ記憶手段に記憶してこれをさらにウエーブレット
逆変換することにより、装置内での水平，垂直両方向の
データの転送を高速化でき、少ないハードウエア量かつ
簡単な制御でウエーブレット逆変換のより一層の高速化
を行える効果がある。Further, according to the wavelet inverse transformation device of the twenty-second aspect of the present invention, in the wavelet inverse transformation device of the twenty-first aspect, the data input to the first and second decoding filter means is the data. Storage means and selection means for selecting from the coefficient storage means, the main control means issues a control command to the direct memory access means, and decodes coefficient data in the horizontal or vertical direction of the coefficient storage means, After transferring the obtained decoded data to the coefficient line memory, respectively, the direct memory access means is designed to sequentially transfer the decoded data stored in the coefficient line memory to the coefficient storage means in burst. To the wavelet inverse transformation of the data in the data storage means, and thereafter, the inverse transformation result is stored in the coefficient data storage means. By remembering this, further wavelet inverse conversion can speed up the horizontal and vertical data transfer in the device, and further speed up the wavelet inverse conversion with a small amount of hardware and simple control. There is an effect that can be.

【０３７６】また、この発明の請求項２３のウエーブレ
ット逆変換装置によれば、請求項１９ないし２２のいず
れかに記載のウエーブレット逆変換装置において、前記
第１および第２の復号フィルタ手段の入力データは、前
記係数記憶手段に記憶されたウエーブレット逆変換すべ
き入力データに対して上位に１ビット拡張したデータで
あるようにしたので、少ないハードウエア量かつ簡単な
制御でウエーブレット変換の高速化を行えるものにおい
て、フィルタ演算を高精度で行うことができ、より忠実
なウエーブレット逆変換結果を得ることができる効果が
ある。According to the wavelet inverse transformation device of claim 23 of the present invention, in the wavelet inverse transformation device of any one of claims 19 to 22, the first and second decoding filter means are provided. Since the input data is data which is expanded by 1 bit to the input data to be inversely converted from the wavelet stored in the coefficient storage means, the wavelet conversion can be performed with a small amount of hardware and simple control. In the case of speeding up, there is an effect that the filter operation can be performed with high accuracy and a more faithful wavelet inverse transformation result can be obtained.

【０３７７】また、この発明の請求項２４のウエーブレ
ット変換装置によれば、請求項１４のウエーブレット変
換装置において、ウエーブレット変換されたデータを復
号化する復号フィルタ手段と、該復号フィルタ手段によ
って復号された復号係数データを記憶する復号係数ライ
ンメモリとを備え、前記データ記憶手段の低域または高
域係数データの一方を前記復号係数ラインメモリに転送
しておき、前記係数データのもう一方を前記復号フィル
タへ転送すると同時に、前記復号係数ラインメモリに保
持した係数データを前記復号フィルタに転送して復号
し、復号データを前記係数ラインメモリに格納して、ラ
イン単位の復号処理が終了後、前記係数ラインメモリに
保持した復号データを、前記係数記憶手段または前記デ
ータ記憶手段に転送する処理を、前記主制御手段が周波
数帯域毎に前記係数記憶手段のアドレスと処理サイズを
制御して、繰り返し復号処理するようにしたので、少な
いハードウエア量かつ簡単な制御で、ウエーブレット変
換およびその逆変換を行えるものを１つの装置で実現で
きる効果がある。According to the twenty-fourth aspect of the present invention, in the wavelet transformation device of the fourteenth aspect, there is provided a decoding filter means for decoding the wavelet-transformed data, and the decoding filter means. A decoding coefficient line memory for storing the decoded decoding coefficient data, wherein one of the low band or high band coefficient data of the data storage means is transferred to the decoding coefficient line memory and the other of the coefficient data is stored. At the same time as transferring to the decoding filter, the coefficient data held in the decoding coefficient line memory is transferred to the decoding filter to be decoded, the decoded data is stored in the coefficient line memory, and after the decoding processing for each line is completed, Decoded data held in the coefficient line memory is transferred to the coefficient storage means or the data storage means Since the main control means controls the address and processing size of the coefficient storage means for each frequency band to perform the iterative decoding processing, the wavelet conversion and There is an effect that a device that can perform the inverse conversion can be realized by one device.

【０３７８】さらに、本発明の請求項２５のウエーブレ
ット変換装置によれば、請求項１５ないし１８のいずれ
かのウエーブレット変換装置において、ウエーブレット
変換されたデータを復号化する復号フィルタ手段と、復
号係数ラインメモリとを備え、前記係数記憶手段の低域
または高域係数データの一方を前記復号係数ラインメモ
リに転送しておき、前記係数データのもう一方を前記復
号フィルタへ転送すると同時に、前記復号係数ラインメ
モリに保持した係数データを前記復号フィルタに転送し
て復号し、復号データを前記係数ラインメモリに格納し
て、ライン単位の復号処理が終了後、前記係数ラインメ
モリに保持した復号データを、前記データ記憶手段に転
送する処理を、前記主制御手段が周波数帯域毎に前記係
数記憶手段のアドレスと処理サイズを制御して、繰り返
し復号処理するようにしたので、少ないハードウエア量
かつ簡単な制御で、ウエーブレット変換およびその逆変
換を行えるものを１つの装置で実現できる効果がある。Further, according to the wavelet transform apparatus of the twenty-fifth aspect of the present invention, in the wavelet transform apparatus of any one of the fifteenth to eighteenth aspects, a decoding filter means for decoding the wavelet-transformed data, A decoding coefficient line memory, wherein one of the low band or high band coefficient data of the coefficient storage means is transferred to the decoding coefficient line memory, and the other of the coefficient data is transferred to the decoding filter, and at the same time, Decoding data stored in the coefficient line memory after the coefficient data held in the decoding coefficient line memory is transferred to the decoding filter and decoded, the decoded data is stored in the coefficient line memory, and after the decoding processing in units of lines is completed. Are transferred to the data storage means by the main control means for each frequency band of the coefficient storage means. And controls the scan and process size, and so that iterative decoding process, a small amount of hardware and simple control, there is an effect that can realize those capable of performing wavelet transform and its inverse transform in a single device.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施の形態１による符号化方法におけ
る，画像データの符号化処理の流れを示す図である。FIG. 1 is a diagram showing a flow of image data encoding processing in an encoding method according to a first embodiment of the present invention.

【図２】本発明の実施の形態１の優先順位判定手段の適
用箇所を示す図である。FIG. 2 is a diagram showing an application part of a priority order determination unit according to the first embodiment of the present invention.

【図３】本発明の実施の形態１における優先順位判定手
段，符号化手段の構成例を示す図である。FIG. 3 is a diagram showing a configuration example of a priority order determination unit and an encoding unit according to the first embodiment of the present invention.

【図４】本発明の実施の形態１を装置として実現した構
成を示すブロック図である。FIG. 4 is a block diagram showing a configuration in which the first embodiment of the present invention is realized as a device.

【図５】本発明の実施の形態１による符号化方法を示す
フローチャート図である。FIG. 5 is a flowchart showing an encoding method according to the first embodiment of the present invention.

【図６】本発明の実施の形態１による符号記憶手段のデ
ータの詰め方を示す図である。FIG. 6 is a diagram showing how to store data in the code storage means according to the first embodiment of the present invention.

【図７】図４のブロック図をまとめた構成を示すブロッ
ク図である。FIG. 7 is a block diagram showing a configuration in which the block diagrams of FIG. 4 are put together.

【図８】本発明の実施の形態２による符号化方法を示す
フローチャート図である。FIG. 8 is a flowchart diagram showing an encoding method according to a second embodiment of the present invention.

【図９】本発明の実施の形態２による符号記憶手段のデ
ータの詰め方の例を示す図である。FIG. 9 is a diagram showing an example of how data is stored in a code storage unit according to a second embodiment of the present invention.

【図１０】本発明の実施の形態２による符号記憶手段の
データの詰め方の他の例を示す図である。FIG. 10 is a diagram showing another example of how data is stored in the code storage means according to the second embodiment of the present invention.

【図１１】本発明の実施の形態２による符号記憶手段の
データの詰め方のさらに他の例を示す図である。FIG. 11 is a diagram showing still another example of how to store data in the code storage means according to the second embodiment of the present invention.

【図１２】本発明の実施の形態３による符号記憶手段の
データの詰め方の例を示す図である。FIG. 12 is a diagram showing an example of how data is stored in a code storage unit according to a third embodiment of the present invention.

【図１３】本発明の実施の形態３の動作を示すフローチ
ャート図である。FIG. 13 is a flowchart showing the operation of the third embodiment of the present invention.

【図１４】本発明の実施の形態４を装置として実現した
構成を示すブロック図である。FIG. 14 is a block diagram showing a configuration in which a fourth embodiment of the present invention is realized as a device.

【図１５】本発明の実施の形態４の符号記憶手段および
一時記憶手段に対する符号の詰め方の例を示す図であ
る。FIG. 15 is a diagram showing an example of how to store codes in a code storage unit and a temporary storage unit according to a fourth embodiment of the present invention.

【図１６】本発明の実施の形態４の動作を示すフローチ
ャート図である。FIG. 16 is a flowchart showing an operation according to the fourth embodiment of the present invention.

【図１７】本発明の実施の形態５を装置として実現した
構成を示すブロック図である。FIG. 17 is a block diagram showing a configuration in which a fifth embodiment of the present invention is realized as a device.

【図１８】本発明の実施の形態６を装置として実現した
構成を示すブロック図である。FIG. 18 is a block diagram showing a configuration in which a sixth embodiment of the present invention is realized as a device.

【図１９】本発明の実施の形態５の方法によって符号化
された映像信号を再生する方法を示す図である。FIG. 19 is a diagram showing a method of reproducing a video signal encoded by the method of the fifth embodiment of the present invention.

【図２０】本発明の実施の形態８によるウエーブレット
変換装置を示すブロック図である。FIG. 20 is a block diagram showing a wavelet conversion device according to an eighth embodiment of the present invention.

【図２１】図２０の装置により入力画像を周波数分割す
る過程を示す図である。21 is a diagram showing a process of frequency-dividing an input image by the apparatus of FIG.

【図２２】図２０の装置のＬＰＦ，ＨＰＦの構成を示す
図である。22 is a diagram showing a configuration of LPFs and HPFs of the apparatus of FIG.

【図２３】本発明の実施の形態８によるウエーブレット
変換装置の動作を示すフローチャート図である。FIG. 23 is a flowchart showing the operation of the wavelet conversion device according to the eighth embodiment of the present invention.

【図２４】本発明の実施の形態９によるウエーブレット
変換装置を示すブロック図である。FIG. 24 is a block diagram showing a wavelet conversion device according to a ninth embodiment of the present invention.

【図２５】図２４におけるローパスフィルタ部およびハ
イパスフィルタ部の構成を示す図である。25 is a diagram showing configurations of a low-pass filter unit and a high-pass filter unit in FIG.

【図２６】本発明の実施の形態９によるウエーブレット
変換装置の動作を示すフローチャート図である。FIG. 26 is a flowchart showing the operation of the wavelet conversion device according to the ninth embodiment of the present invention.

【図２７】本発明の実施の形態１０によるウエーブレッ
ト変換装置を示すブロック図である。FIG. 27 is a block diagram showing a wavelet conversion device according to a tenth embodiment of the present invention.

【図２８】本発明の実施の形態１０によるウエーブレッ
ト変換装置を示すフローチャート図である。FIG. 28 is a flowchart showing a wavelet conversion device according to a tenth embodiment of the present invention.

【図２９】本発明の実施の形態１１によるウエーブレッ
ト逆変換装置を示すブロック図である。FIG. 29 is a block diagram showing a wavelet inverse transformation device according to an eleventh embodiment of the present invention.

【図３０】ウエーブレット変換された画像を復号してゆ
く過程を示す図である。FIG. 30 is a diagram showing a process of decoding a wavelet-transformed image.

【図３１】図２９の復号フィルタの構成を示す図であ
る。FIG. 31 is a diagram showing the structure of the decoding filter of FIG. 29.

【図３２】本発明の実施の形態１１によるウエーブレッ
ト逆変換装置の動作を示すフローチャート図である。FIG. 32 is a flowchart showing the operation of the wavelet inverse transformation device according to the eleventh embodiment of the present invention.

【図３３】本発明の実施の形態１２によるウエーブレッ
ト逆変換装置を示すブロック図である。FIG. 33 is a block diagram showing a wavelet inverse transformation device according to a twelfth embodiment of the present invention.

【図３４】本発明の実施の形態１２によるウエーブレッ
ト逆変換装置の動作を示すフローチャート図である。FIG. 34 is a flowchart showing the operation of the wavelet inverse transformation device according to the twelfth embodiment of the present invention.

【図３５】本発明の実施の形態１３によるウエーブレッ
ト逆変換装置を示すブロック図である。FIG. 35 is a block diagram showing a wavelet inverse transformation device according to a thirteenth embodiment of the present invention.

【図３６】本発明の実施の形態１３によるウエーブレッ
ト逆変換装置の動作を示すフローチャート図である。FIG. 36 is a flowchart showing the operation of the wavelet inverse transformation device according to the thirteenth embodiment of the present invention.

【図３７】本発明の実施の形態１４によるウエーブレッ
ト逆変換装置を示すブロック図である。FIG. 37 is a block diagram showing a wavelet inverse transformation device according to a fourteenth embodiment of the present invention.

【図３８】本発明の実施の形態１４によるウエーブレッ
ト逆変換装置の動作を示すフローチャート図である。FIG. 38 is a flowchart showing the operation of the wavelet inverse transformation device according to the fourteenth embodiment of the present invention.

【図３９】本発明の実施の形態１５によるウエーブレッ
ト変換装置を示すブロック図である。FIG. 39 is a block diagram showing a wavelet conversion device according to a fifteenth embodiment of the present invention.

【図４０】図３９の復号フィルタ部の構成を示す図であ
る。[Fig. 40] Fig. 40 is a diagram illustrating the configuration of the decoding filter unit in Fig. 39.

【図４１】データのビット幅を拡張する例を示す図であ
る。FIG. 41 is a diagram showing an example of expanding the bit width of data.

【図４２】上位拡張ビットと下位拡張ビットの割り当て
を示す図である。FIG. 42 is a diagram showing allocation of upper extension bits and lower extension bits.

【図４３】ビット幅を拡張したデータを元のビット幅に
戻す処理の仕方を示す図である。[Fig. 43] Fig. 43 is a diagram illustrating a method of processing for restoring data having an expanded bit width to the original bit width.

【図４４】本発明の実施の形態１６におけるウエーブレ
ット変換装置およびウエーブレット逆変換装置を示すブ
ロック図である。FIG. 44 is a block diagram showing a wavelet conversion device and a wavelet inverse conversion device according to a sixteenth embodiment of the present invention.

【図４５】本発明の実施の形態１７におけるウエーブレ
ット変換装置を示すロック図である。FIG. 45 is a lock diagram showing a wavelet conversion device according to a seventeenth embodiment of the present invention.

【図４６】従来のサブバンド符号化方式を示す図であ
る。[Fig. 46] Fig. 46 is a diagram illustrating a conventional subband coding method.

【図４７】ウエーブレット変換における周波数分割を行
うためのブロック図である。FIG. 47 is a block diagram for performing frequency division in the wavelet transform.

【図４８】ウエーブレット変換後の画像信号の周波数分
割例を示す図である。FIG. 48 is a diagram showing an example of frequency division of an image signal after wavelet conversion.

【図４９】本発明の実施の形態４の動作を示すフローチ
ャート図である。FIG. 49 is a flowchart showing the operation of the fourth embodiment of the present invention.

【図５０】本発明の実施の形態１４によるウエーブレッ
ト逆変換装置の動作を示すフローチャート図である。FIG. 50 is a flowchart showing the operation of the wavelet inverse transformation device according to the fourteenth embodiment of the present invention.

【図５１】本発明の実施の形態１６におけるウエーブレ
ット変換装置およびウエーブレット逆変換装置を示すブ
ロック図である。51 is a block diagram showing a wavelet conversion device and a wavelet inverse conversion device according to a sixteenth embodiment of the present invention. FIG.

【符号の説明】[Explanation of symbols]

１ 符号化する原画像データ ２ 色空間の変換を行なう色分解手段 ３ ウエーブレット変換手段 ４ 量子化手段 ５ 可変長符号化手段 ６、４０７、４１７ 優先順位判定手段 ７、４０８、４１８ 符号記憶手段 ７２ ローパスフィルタ部 ７３ ハイパスフィルタ部 ７４，８４ 係数ＦＩＦＯ１ ７５，８５ 係数ＦＩＦＯ２ ７８，８８ 切換部 ７９，９１３ａ，９１３ｂ 選択部 ２０１、２０５、２０７ ウエーブレット変換で用いる
ハイパスフィルタ ２０２、２０６、２０８ ウエーブレット変換で用いる
ローパスフィルタ ６０１ ＣＰＵ ６０１ａ ＣＰＵバス用ＤＭＡＣ ６０２ データ記憶部 ６０３ ＣＰＵバス ６０７，８０７ 係数記憶部 ６０９ ローカルバス ６０９ａ，８０７ａ ローカルバス用ＤＭＡＣ ７０１ シフトレジスタ ７０２ ローパスフィルタ ７０３ ハイパスフィルタ ７０４ レジスタ ７０５ レジスタ ７１０ 復号Ｌ係数ＦＩＦＯ ８０１ 復号フィルタ１ ８０２ 復号フィルタ２ ８０４ レジスタ ８０５ レジスタ ９１４ オフセット部 ９１５ 逆オフセット部1 Original Image Data to be Encoded 2 Color Separation Means for Converting Color Space 3 Wavelet Transforming Means 4 Quantizing Means 5 Variable Length Encoding Means 6, 407, 417 Priority Determining Means 7, 408, 418 Code Storage Means 72 Low-pass filter section 73 High-pass filter section 74,84 Coefficient FIFO1 75,85 Coefficient FIFO2 78,88 Switching section 79,913a, 913b Selection section 201,205,207 High-pass filter used in wavelet conversion 202,206,208 Wavelet conversion Used low pass filter 601 CPU 601a CPU bus DMAC 602 Data storage unit 603 CPU bus 607, 807 Coefficient storage unit 609 Local bus 609a, 807a Local bus DMAC 701 Shift register 702 Low pass filter Capacitor 703 high-pass filter 704 register 705 register 710 decoded L coefficient FIFO 801 decodes the filter 1 802 decoding filter 2 804 register 805 register 914 offset portion 915 opposite the offset portion

───────────────────────────────────────────────────── フロントページの続き (72)発明者 後藤 昌一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shoichi Goto 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.

Claims (25)

【特許請求の範囲】[Claims] 【請求項１】 符号化すべきデータに対し階層符号化を
行ない、それぞれ階層を有する第１および第２の符号列
を生成する階層符号化ステップと、 該階層符号化ステップにより生成した第１および第２の
符号列を、前記階層に与えられた優先順位に基づいて、
連続してアドレスが付された記憶手段のメモリ領域の一
方および他方からそれぞれ格納する格納制御を行う記憶
ステップと、 該記憶ステップの格納制御を実行する過程で格納すべき
メモリ領域に重複が生じた場合、該時点で高い優先順位
を有する側の符号列の階層を、他方の符号列に優先して
格納する優先判定ステップとを含むことを特徴とする符
号化方法。1. A hierarchical coding step of hierarchically coding data to be coded to generate first and second code strings each having a hierarchy, and first and second hierarchical coding steps generated by the hierarchical coding step. Based on the priority given to the hierarchy,
A storage step of performing storage control for storing from one and the other of the memory areas of the storage means having consecutive addresses, and an overlap in the memory area to be stored in the process of executing the storage control of the storage step have occurred. In this case, the encoding method further comprises a priority determination step of storing the hierarchy of the code string on the side having the higher priority at that time point in preference to the other code string. 【請求項２】 請求項１記載の符号化方法において、 前記記憶ステップは前記記憶手段に対し先に前記第１の
符号列を格納し、次に前記第２の符号列を格納するもの
であり、 前記優先判定ステップは前記第２の符号列の階層より前
記優先順位の低い前記第１の符号列の階層を判定すると
ともに、前記第２の符号列を格納するメモリ領域が不足
する場合、当該判定した第１の符号列の階層を第２の符
号列の階層により上書きすることを特徴とする符号化方
法。2. The encoding method according to claim 1, wherein said storing step stores said first code sequence in said storage means first and then stores said second code sequence. If the memory area for storing the second code string is insufficient, the priority determining step determines the hierarchy of the first code string having a lower priority than the hierarchy of the second code string, and An encoding method characterized by overwriting the determined layer of the first code string with the layer of the second code string. 【請求項３】 符号化すべきデータに対し階層符号化を
行ない、それぞれ階層を有する２つ以上の符号列を生成
する階層符号化ステップと、 前記生成した各々の符号列の最も優先順位の高い階層を
記憶手段に格納するとともにそれ以外の階層を一時記憶
手段に格納するように制御する記憶制御ステップと、 前記記憶手段に空きメモリ領域が存在する場合、前記一
時記憶手段よりそれぞれの符号列の階層をその優先順位
に基づいて前記記憶手段に転送する転送判定ステップと
を含むことを特徴とする符号化方法。3. A hierarchical coding step of performing hierarchical coding on data to be coded to generate two or more code strings each having a hierarchy, and a hierarchy having the highest priority of each of the generated code strings. And a storage control step for controlling the other layers to be stored in the temporary storage means, and when there is an empty memory area in the storage means, the layers of the respective code strings are stored in the temporary storage means. And a transfer determination step of transferring to the storage means based on the priority order. 【請求項４】 請求項１ないし３のいずれかに記載の符
号化方法において、 前記記憶手段の連続するメモリ領域から予め定めた大き
さのメモリ領域を割り当てる領域管理ステップと、 前記割り当てたメモリ領域に複数の前記符号列を格納す
る前記記憶ステップと、 前記格納した複数の符号列の間に生じた空きメモリ領域
を、当該いずれか一方の符号列を転送することで詰める
転送ステップと、 前記割り当てたメモリ領域で格納に使用しなかったメモ
リ領域を回収するステップとを含むことを特徴とする符
号化方法。4. The encoding method according to claim 1, further comprising: an area management step of allocating a memory area of a predetermined size from a continuous memory area of the storage means, and the allocated memory area. A storage step of storing a plurality of the code strings in a storage step, a transfer step of filling an empty memory area generated between the stored code strings by transferring one of the code strings, And recovering a memory area that has not been used for storage in the memory area. 【請求項５】 映像信号のフィールドを指定する時間間
隔でサンプリングするサンプリングステップと、 該サンプリングステップによりサンプリングされた映像
信号データに対し請求項３または４記載の符号化方法に
より階層符号化を行う階層符号化ステップと、 該階層符号化ステップにより使用したメモリ量を算出す
るメモリ量算出ステップと、 該メモリ量算出ステップにより算出したメモリ量が予め
定める下限値以下の場合前記下限値に切り上げる切り上
げステップと、 前記メモリ量算出ステップにより算出したメモリ量に比
例したフィールド間隔を算出するフィールド間隔算出ス
テップと、 該フィールド間隔算出ステップにより算出したフィール
ド間隔を前記サンプリングステップに対し指定するステ
ップとを含むことを特徴とする符号化方法。5. A sampling step of sampling a field of a video signal at a designated time interval, and a layer for hierarchically coding the video signal data sampled by the sampling step by the coding method according to claim 3 or 4. An encoding step, a memory amount calculating step for calculating the memory amount used in the hierarchical encoding step, and a rounding up step for rounding up to the lower limit value if the memory amount calculated in the memory amount calculating step is equal to or less than a predetermined lower limit value. And a field interval calculating step of calculating a field interval proportional to the memory amount calculated by the memory amount calculating step, and a step of designating the field interval calculated by the field interval calculating step to the sampling step. To Goka way. 【請求項６】 請求項５記載の符号化方法において、 前記切り上げステップで切り上げを行ったことを検出す
る切り上げ検出ステップと、 該切り上げ検出ステップにより切上げを検出した場合、
符号量が増大するように前記階層符号化の調整を行なう
調整ステップとを含むことを特徴とする符号化方法。6. The encoding method according to claim 5, wherein a round-up detection step of detecting that round-up is performed in the round-up step, and a round-up being detected by the round-up detection step,
And an adjusting step of adjusting the hierarchical coding so that the code amount increases. 【請求項７】 符号化すべきデータに対し階層符号化を
行ない、それぞれ階層を有する第１および第２の符号列
を生成する階層符号化手段と、 該階層符号化手段により生成した第１および第２の符号
列を、前記階層に与えられた優先順位に基づいて、連続
してアドレスが付された記憶手段のメモリ領域の一方お
よび他方からそれぞれ格納する格納制御を行う記憶制御
手段と、 該記憶制御手段の格納制御を実行する過程で格納すべき
メモリ領域に重複が生じた場合、該時点で高い優先順位
を有する側の符号列の階層を、他方の符号列に優先して
格納する優先判定手段とを備えたことを特徴とする符号
化装置。7. Hierarchical coding means for hierarchically coding data to be coded to generate first and second code strings each having a hierarchy, and first and second hierarchical coding means generated by the hierarchical coding means. Storage control means for performing storage control for respectively storing the code sequence of No. 2 from one and the other of the memory areas of the storage means to which addresses are successively assigned based on the priority given to the hierarchy; When duplication occurs in the memory areas to be stored in the process of executing the storage control of the control means, the priority judgment is performed in which the hierarchy of the code string having the higher priority at that time is preferentially stored to the other code string. And an encoding device. 【請求項８】 請求項７記載の符号化装置において、 前記記憶制御手段は前記記憶手段に対し先に前記第１の
符号列を格納し、次に前記第２の符号列を格納するもの
であり、 前記優先判定手段は前記第２の符号列の階層より前記優
先順位の低い前記第１の符号列の階層を判定するととも
に、前記第２の符号列を格納するメモリ領域が不足する
場合、当該判定した第１の符号列の階層を第２の符号列
の階層により上書きするものであることを特徴とする符
号化装置。8. The encoding device according to claim 7, wherein the storage control unit stores the first code string first in the storage unit and then stores the second code string. Yes, the priority determination unit determines the layer of the first code string having a lower priority than the layer of the second code string, and when the memory area for storing the second code string is insufficient, An encoding device, wherein the determined hierarchy of the first code string is overwritten by the hierarchy of the second code string. 【請求項９】 符号化すべきデータに対し階層符号化を
行ない、それぞれ階層を有する２つ以上の符号列を生成
する階層符号化手段と、 前記生成した各々の符号列の最も優先順位の高い階層を
記憶手段に格納するとともにそれ以外の階層を一時記憶
手段に格納するよう制御する記憶制御手段と、 前記記憶手段に空きメモリ領域が存在する場合、前記一
時記憶手段よりそれぞれの符号列の階層をその優先順位
に基づいて前記記憶手段に転送する転送判定手段とを備
えたことを特徴とする符号化装置。9. Hierarchical coding means for hierarchically coding data to be coded to generate two or more code strings each having a hierarchy, and a hierarchy having the highest priority of each of the generated code strings. In the storage means and storage control means for controlling the other layers to be stored in the temporary storage means; and when there is an empty memory area in the storage means, the layers of the respective code sequences are stored in the temporary storage means. An encoding device, comprising: a transfer determining means for transferring to the storage means based on the priority order. 【請求項１０】 請求項７ないし９のいずれかに記載の
符号化装置において、 前記記憶手段の連続するメモリ領域から予め定めた大き
さのメモリ領域を割り当てる領域管理手段と、 前記格納した複数の符号列の間に生じた空きメモリ領域
を、当該いずれか一方の符号列を転送することで詰める
転送手段と、 前記割り当てたメモリ領域で格納に使用しなかったメモ
リ領域を回収する領域回収手段とを備え、 前記記憶制御手段は、前記割り当てたメモリ領域に複数
の前記符号列を格納することを特徴とする符号化装置。10. The encoding device according to claim 7, wherein the storage unit allocates a memory area of a predetermined size from the continuous memory areas of the storage unit, and the plurality of stored storage areas. A transfer unit that fills an empty memory area generated between code strings by transferring one of the code strings, and an area collection unit that collects a memory area that is not used for storage in the allocated memory area. The storage control means stores a plurality of the code strings in the allocated memory area. 【請求項１１】 映像信号のフィールドを指定する時間
間隔でサンプリングするサンプリング手段と、 該サンプリング手段によりサンプリングされた映像信号
データに対し請求項９または１０記載の符号化装置と同
じ動作により階層符号化を行う階層符号化手段と、 該階層符号化手段により使用したメモリ量を算出するメ
モリ量算出手段と、 該メモリ量算出手段により算出したメモリ量が予め定め
る下限値以下の場合前記下限値に切り上げる切り上げ手
段と、 前記メモリ量算出手段により算出したメモリ量に比例し
たフィールド間隔を算出するフィールド間隔算出手段
と、 該フィールド間隔算出手段により算出したフィールド間
隔を前記サンプリング手段に対し指定するフィールド間
隔指定手段とを備えたことを特徴とする符号化装置。11. A sampling means for sampling a field of a video signal at a designated time interval, and the video signal data sampled by the sampling means is hierarchically encoded by the same operation as that of the encoding device according to claim 9. And a memory amount calculation unit for calculating the amount of memory used by the layer encoding unit, and if the memory amount calculated by the memory amount calculation unit is less than or equal to a predetermined lower limit value, the value is rounded up to the lower limit value. Rounding up means, field interval calculating means for calculating a field interval proportional to the memory amount calculated by the memory amount calculating means, and field interval specifying means for specifying the field interval calculated by the field interval calculating means to the sampling means An encoding device comprising: 【請求項１２】 請求項１１記載の符号化装置におい
て、 前記切り上げ手段で切り上げを行ったことを検出する切
り上げ検出手段と、 該切り上げ検出手段により切上げを検出した場合、符号
量が増大するように前記階層符号化の調整を行なう符号
化調整手段とを備えたことを特徴とする符号化装置。12. The encoding apparatus according to claim 11, wherein the rounding-up detection means for detecting that the rounding-up means has performed rounding up, and the amount of code to increase when the rounding-up detection means detects rounding up. An encoding apparatus, comprising: an encoding adjusting unit that adjusts the hierarchical encoding. 【請求項１３】 入力データを２画素毎順番にシフトし
少なくとも２画素分のデータを蓄積するシフトレジスタ
手段と、 前記シフトレジスタ手段の低周波成分を取り出して出力
するローパスフィルタ手段と、 前記シフトレジスタ手段の高周波成分を取り出して出力
するハイパスフィルタ手段と、 前記ローパスフィルタ手段と前記ハイパスフィルタ手段
の出力値である係数データを蓄積するためのデータ記憶
手段と、 ウエーブレット変換のためのシーケンス制御を行なう主
制御手段とを備え、 該主制御手段は、前記データ記憶手段内のデータを前記
シフトレジスタ手段で１／２のサブサンプルを行ない、
前記ローパスフィルタ手段と前記ハイパスフィルタ手段
を用いて周波数分割した係数データを前記データ記憶手
段に蓄積する処理を、周波数帯域毎に前記データ記憶手
段内のアドレスと処理サイズを制御して繰り返し行わし
めることにより、前記入力データの周波数分割を行うこ
とを特徴とするウエーブレット変換装置。13. Shift register means for sequentially shifting input data every two pixels and accumulating data for at least two pixels, low-pass filter means for extracting and outputting a low frequency component of the shift register means, and the shift register. High-pass filter means for extracting and outputting the high-frequency component of the means, data storage means for accumulating coefficient data that is the output value of the low-pass filter means and the high-pass filter means, and sequence control for wavelet conversion. A main control unit, the main control unit performs 1/2 sub-sampling of the data in the data storage unit by the shift register unit,
A process of accumulating coefficient data frequency-divided by the low-pass filter unit and the high-pass filter unit in the data storage unit is repeatedly performed by controlling an address and a processing size in the data storage unit for each frequency band. The wavelet conversion device is characterized in that the input data is frequency-divided according to the above. 【請求項１４】 請求項１３記載のウエーブレット変換
装置において、 前記ローパスフィルタ手段の出力値である低域係数デー
タと前記ハイパスフィルタ手段の出力値である高域係数
データをそれぞれ格納するための、高速バースト転送が
可能な係数ラインメモリと、 該係数ラインメモリの出力データを、ライン単位で前記
データ記憶手段に転送するとともに前記データ記憶手段
内のデータを前記シフトレジスタ手段に転送するダイレ
クトメモリアクセス手段とを備え、 前記主制御手段は、前記ダイレクトメモリアクセス手段
に対して制御命令を発し、該ダイレクトメモリアクセス
手段が、前記データ記憶手段内のデータを前記シフトレ
ジスタ手段で１／２のサブサンプルを行ない、前記ロー
パスフィルタ手段と前記ハイパスフィルタ手段を用いて
周波数分割した係数データを前記データ記憶手段に蓄積
する処理を行うとともに、該処理を、周波数帯域毎に前
記データ記憶手段内のアドレスと処理サイズを制御して
繰り返し行なうことにより、前記入力データの周波数分
割を行うことを特徴とするウエーブレット変換装置。14. The wavelet transform device according to claim 13, wherein low-pass coefficient data that is an output value of the low-pass filter means and high-pass coefficient data that is an output value of the high-pass filter means are respectively stored. A coefficient line memory capable of high-speed burst transfer, and direct memory access means for transferring the output data of the coefficient line memory to the data storage means line by line and for transferring the data in the data storage means to the shift register means. The main control means issues a control command to the direct memory access means, and the direct memory access means converts the data in the data storage means to 1/2 sub-samples by the shift register means. The low-pass filter means and the high-pass filter means. The input data is stored by performing a process of accumulating the frequency-divided coefficient data in the data storage means, and repeating the processing by controlling the address and the processing size in the data storage means for each frequency band. Wavelet transform device characterized by performing frequency division of. 【請求項１５】 請求項１４記載のウエーブレット変換
装置において、 メモリアレイ上の水平方向と垂直方向のデータの高速バ
ースト転送が可能な係数記憶手段と、 前記係数ラインメモリのデータ転送先を前記データ記憶
手段と前記係数記憶手段のなかから選択する切替え手段
とを備え、 前記主制御手段は、前記ダイレクトメモリアクセス手段
に対して制御命令を発するともに、入力データを周波数
分割した低域または高域係数データの一方を、前記係数
ラインメモリに保持し、もう一方を前記ダイレクトメモ
リアクセス手段により前記係数記憶手段に直接バースト
転送した後、前記係数ラインメモリに保持した係数デー
タを前記係数記憶手段に転送する処理を行うとともに、
該処理を、周波数帯域毎に前記係数記憶手段のアドレス
と処理サイズを制御して、繰り返し行なうことにより、
前記入力データの周波数分割することを特徴とするウエ
ーブレット変換装置。15. The wavelet conversion device according to claim 14, wherein coefficient storage means capable of high-speed burst transfer of horizontal and vertical data on a memory array, and a data transfer destination of the coefficient line memory is the data transfer destination. The main control means issues a control command to the direct memory access means, and low-frequency or high-frequency coefficients obtained by frequency-dividing the input data, the storage means and switching means for selecting from the coefficient storage means. One of the data is held in the coefficient line memory, the other is directly burst-transferred to the coefficient storage means by the direct memory access means, and then the coefficient data held in the coefficient line memory is transferred to the coefficient storage means. While processing
By repeating the processing by controlling the address and processing size of the coefficient storage means for each frequency band,
A wavelet transform device characterized in that the input data is frequency-divided. 【請求項１６】 請求項１５記載のウエーブレット変換
装置において、 前記ローパスフィルタ手段と前記ハイパスフィルタ手段
に入力するデータを、前記データ記憶手段と前記係数記
憶手段から選択する選択手段を備え、 前記主制御手段は、前記ダイレクトメモリアクセス手段
に対して制御命令を発し、前記係数記憶手段の水平また
は垂直方向の係数データを周波数分割し、得た係数デー
タをそれぞれ前記係数ラインメモリに転送した後、前記
ダイレクトメモリアクセス手段は、前記係数ラインメモ
リに格納してある係数データを順番に前記係数記憶手段
にバースト転送することを特徴とするウエーブレット変
換装置。16. The wavelet conversion device according to claim 15, further comprising a selection unit that selects data to be input to the low-pass filter unit and the high-pass filter unit from the data storage unit and the coefficient storage unit. The control unit issues a control command to the direct memory access unit, frequency-divides the coefficient data in the horizontal or vertical direction of the coefficient storage unit, transfers the obtained coefficient data to the coefficient line memory, and then, The direct memory access means transfers the coefficient data stored in the coefficient line memory in order to the coefficient storage means in a burst transfer to the wavelet conversion device. 【請求項１７】 請求項１３ないし１６のいずれかに記
載のウエーブレット変換装置において、 前記ローパスフィルタ手段および前記ハイパスフィルタ
手段は、ＳＳＫＦ(Symmetric Short Kernel Filter) に
より実現されていることを特徴とするウエーブレット変
換装置。17. The wavelet conversion device according to claim 13, wherein the low-pass filter means and the high-pass filter means are realized by SSKF (Symmetric Short Kernel Filter). Wavelet conversion device. 【請求項１８】 請求項１３ないし１７のいずれかに記
載のウエーブレット変換装置において、 前記ローパスフィルタ手段と前記ハイパスフィルタ手段
の入力データに対し１ビットの上位拡張ビットを設ける
符号拡張手段を備え、 前記ローパスフィルタ手段と前記ハイパスフィルタ手段
はその入力データに比べて精度を上位に１ビット拡張し
てフィルタ演算することを特徴とするウエーブレット変
換装置。18. The wavelet conversion device according to claim 13, further comprising a code extension unit for providing 1-bit upper extension bit to the input data of the low-pass filter unit and the high-pass filter unit. The wavelet conversion device, wherein the low-pass filter means and the high-pass filter means perform a filter operation by expanding the precision by 1 bit higher than the input data. 【請求項１９】 入力データを２画素毎順番にシフトし
少なくとも２画素分のデータを蓄積するシフトレジスタ
手段と、 前記シフトレジスタ手段の出力データを復号化して奇数
番目の復号係数データを出力する第１の復号フィルタ手
段と、 前記シフトレジスタ手段の出力データを復号化して偶数
番目の復号係数データを出力する第２の復号フィルタ手
段と、 前記第１の復号フィルタ手段と前記第２の復号フィルタ
手段の出力値である復号係数データを蓄積するためのデ
ータ記憶手段と、 ウエーブレット逆変換のためのシーケンス制御を行なう
主制御手段とを備え、 該主制御手段は、前記データ記憶手段内のデータを前記
シフトレジスタ手段でバッファし、前記復号フィルタ手
段を用いて復号化しアップサンプルした係数データを前
記データ記憶手段に蓄積する処理を、周波数帯域毎に前
記データ記憶手段内のアドレスと処理サイズを制御して
繰り返し行わしめることにより、前記入力データのウエ
ーブレット逆変換を行うことを特徴とするウエーブレッ
ト逆変換装置。19. A shift register means for sequentially shifting input data for every two pixels and accumulating data for at least two pixels, and decoding output data of the shift register means for outputting odd-numbered decoding coefficient data. 1 decoding filter means, 2nd decoding filter means for decoding output data of the shift register means and outputting even-numbered decoding coefficient data, 1st decoding filter means and 2nd decoding filter means Data storage means for accumulating the decoding coefficient data that is the output value of the, and main control means for performing sequence control for wavelet inverse transformation. The main control means stores the data in the data storage means. Coefficient data buffered by the shift register means, decoded by the decoding filter means and up-sampled is used as the data. The wavelet inverse is characterized in that the processing for accumulating in the storage means is repeatedly performed by controlling the address and the processing size in the data storage means for each frequency band, thereby performing the wavelet inverse conversion of the input data. Converter. 【請求項２０】 請求項１９記載のウエーブレット逆変
換装置において、 前記第１および第２の復号フィルタ手段の出力である復
号係数データを格納するための、高速バースト転送が可
能な係数ラインメモリと、 該係数ラインメモリの出力データを、ライン単位で前記
データ記憶手段に転送するとともに前記データ記憶手段
内のデータを前記シフトレジスタ手段に転送するダイレ
クトメモリアクセス手段とを備え、 前記主制御手段は、前記ダイレクトメモリアクセス手段
に対して制御命令を発し、該ダイレクトメモリアクセス
手段が、前記データ記憶手段内のデータを前記シフトレ
ジスタ手段でバッファを行ない、前記復号フィルタ手段
を用いて復号しアップサンプルした係数データを前記デ
ータ記憶手段に蓄積する処理を行うとともに、該処理
を、周波数帯域毎に前記データ記憶手段内のアドレスと
処理サイズを制御して繰り返し行なうことにより、前記
入力データのウエーブレット逆変換を行うことを特徴と
するウエーブレット逆変換装置。20. The wavelet inverse transformation device according to claim 19, further comprising: a coefficient line memory capable of high-speed burst transfer for storing decoded coefficient data output from the first and second decoding filter means. A direct memory access unit that transfers the output data of the coefficient line memory to the data storage unit line by line and also transfers the data in the data storage unit to the shift register unit, and the main control unit includes: A coefficient issued by issuing a control command to the direct memory access means, the direct memory access means buffering the data in the data storage means by the shift register means, decoding by the decoding filter means, and up-sampled. In addition to performing the process of accumulating data in the data storage means, An inverse wavelet conversion device for performing the wavelet inverse conversion of the input data by repeating the processing by controlling the address and the processing size in the data storage means for each frequency band. 【請求項２１】 請求項２０記載のウエーブレット逆変
換装置において、 メモリアレイ上の水平方向と垂直方向のデータの高速バ
ースト転送が可能な係数記憶手段と、 前記係数ラインメモリのデータ転送先を前記データ記憶
手段と前記係数記憶手段のなかから選択する切替え手段
とを備え、 前記主制御手段は、前記ダイレクトメモリアクセス手段
に対して制御命令を発するともに、入力データを復号し
た奇数番目または偶数番目の復号係数データの一方を、
前記係数ラインメモリに保持し、もう一方を前記ダイレ
クトメモリアクセス手段により前記係数記憶手段に直接
バースト転送した後、前記係数ラインメモリに保持した
係数データを前記係数記憶手段に転送する処理を行うと
ともに、該処理を、周波数帯域毎に前記係数記憶手段の
アドレスと処理サイズを制御して、繰り返し行なうこと
により、前記入力データのウエーブレット逆変換を行う
ことを特徴とするウエーブレット逆変換装置。21. The wavelet inverse transformation device according to claim 20, wherein the coefficient storage means capable of high-speed burst transfer of horizontal and vertical data on the memory array, and the data transfer destination of the coefficient line memory are the data transfer destinations. The main control means includes a data storage means and a switching means for selecting from the coefficient storage means, and the main control means issues a control command to the direct memory access means and decodes the input data at an odd number or an even number. One of the decoding coefficient data,
While holding the coefficient line memory, and the other directly burst transfer to the coefficient storage means by the direct memory access means, while performing a process of transferring the coefficient data held in the coefficient line memory to the coefficient storage means, An inverse wavelet transform device for performing the wavelet inverse transform of the input data by repeating the process by controlling the address and the processing size of the coefficient storage means for each frequency band. 【請求項２２】 請求項２１記載のウエーブレット逆変
換装置において、 前記第１および第２の復号フィルタ手段に入力するデー
タを、前記データ記憶手段と前記係数記憶手段から選択
する選択手段を備え、 前記主制御手段は、前記ダイレクトメモリアクセス手段
に対して制御命令を発し、前記係数記憶手段の水平また
は垂直方向の係数データを復号し、得た復号データをそ
れぞれ前記係数ラインメモリに転送した後、前記ダイレ
クトメモリアクセス手段は、前記係数ラインメモリに格
納してある復号データを順番に前記係数記憶手段にバー
スト転送することを特徴とするウエーブレット変換装
置。22. The wavelet inverse transformation device according to claim 21, further comprising selection means for selecting data to be input to the first and second decoding filter means from the data storage means and the coefficient storage means. The main control unit issues a control command to the direct memory access unit, decodes the coefficient data in the horizontal or vertical direction of the coefficient storage unit, and transfers the obtained decoded data to the coefficient line memory, respectively, The wavelet conversion device, wherein the direct memory access means burst-transfers the decoded data stored in the coefficient line memory to the coefficient storage means in order. 【請求項２３】 請求項１９ないし２２のいずれかに記
載のウエーブレット逆変換装置において、 前記第１および第２の復号フィルタ手段の入力データ
は、前記係数記憶手段に記憶されたウエーブレット逆変
換すべき入力データに対して上位に１ビット拡張したデ
ータであることを特徴とするウエーブレット逆変換装
置。23. The wavelet inverse transform device according to claim 19, wherein the input data of the first and second decoding filter means is a wavelet inverse transform stored in the coefficient storage means. A wavelet inverse transformation device characterized in that the input data is data which is extended by 1 bit in the upper order. 【請求項２４】 請求項１４記載のウエーブレット変換
装置において、 ウエーブレット変換されたデータを復号化する復号フィ
ルタ手段と、 該復号フィルタ手段によって復号された復号係数データ
を記憶する復号係数ラインメモリとを備え、 前記データ記憶手段の低域または高域係数データの一方
を前記復号係数ラインメモリに転送しておき、 前記係数データのもう一方を前記復号フィルタへ転送す
ると同時に、前記復号係数ラインメモリに保持した係数
データを前記復号フィルタに転送して復号し、復号デー
タを前記係数ラインメモリに格納して、ライン単位の復
号処理が終了後、前記係数ラインメモリに保持した復号
データを、前記係数記憶手段または前記データ記憶手段
に転送する処理を、前記主制御手段が周波数帯域毎に前
記係数記憶手段のアドレスと処理サイズを制御して、繰
り返し復号処理することを特徴とするウエーブレット変
換装置。24. The wavelet transform apparatus according to claim 14, further comprising: a decoding filter means for decoding the wavelet-transformed data, and a decoding coefficient line memory for storing the decoding coefficient data decoded by the decoding filter means. , One of the low-pass or high-pass coefficient data of the data storage means is transferred to the decoding coefficient line memory, and the other of the coefficient data is transferred to the decoding filter, and at the same time, to the decoding coefficient line memory. The held coefficient data is transferred to the decoding filter to be decoded, the decoded data is stored in the coefficient line memory, and after the line-by-line decoding processing is completed, the decoded data held in the coefficient line memory is stored in the coefficient storage. Means or the process of transferring to the data storage means, the main control means performs the coefficient for each frequency band. And controls the address and the processing size of 憶 means, wavelet transform unit, characterized in that the iterative decoding process. 【請求項２５】 請求項１５ないし１８のいずれかに記
載のウエーブレット変換装置において、 ウエーブレット変換されたデータを復号化する復号フィ
ルタ手段と、 復号係数ラインメモリとを備え、 前記係数記憶手段の低域または高域係数データの一方を
前記復号係数ラインメモリに転送しておき、 前記係数データのもう一方を前記復号フィルタへ転送す
ると同時に、前記復号係数ラインメモリに保持した係数
データを前記復号フィルタに転送して復号し、復号デー
タを前記係数ラインメモリに格納して、ライン単位の復
号処理が終了後、前記係数ラインメモリに保持した復号
データを、前記データ記憶手段に転送する処理を、前記
主制御手段が周波数帯域毎に前記係数記憶手段のアドレ
スと処理サイズを制御して、繰り返し復号処理すること
を特徴とするウエーブレット変換装置。25. The wavelet conversion device according to claim 15, further comprising a decoding filter means for decoding the wavelet-converted data, and a decoding coefficient line memory. One of the low band and high band coefficient data is transferred to the decoding coefficient line memory, the other of the coefficient data is transferred to the decoding filter, and at the same time, the coefficient data held in the decoding coefficient line memory is transferred to the decoding filter. A process of transferring the decoded data stored in the coefficient line memory to the data storage means after the completion of the line-by-line decoding process, The main control means controls the address and processing size of the coefficient storage means for each frequency band, and repeatedly performs decoding processing. Wavelet transform apparatus according to claim and.
JP24203596A 1995-09-12 1996-09-12 Coding method, coder, wavelet converter and wavelet inverse converter Withdrawn JPH09139944A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24203596A JPH09139944A (en) 1995-09-12 1996-09-12 Coding method, coder, wavelet converter and wavelet inverse converter

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP7-233704 1995-09-12
JP23370695 1995-09-12
JP23370495 1995-09-12
JP7-233706 1995-09-12
JP24203596A JPH09139944A (en) 1995-09-12 1996-09-12 Coding method, coder, wavelet converter and wavelet inverse converter

Publications (1)

Publication Number Publication Date
JPH09139944A true JPH09139944A (en) 1997-05-27

Family

ID=27332028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24203596A Withdrawn JPH09139944A (en) 1995-09-12 1996-09-12 Coding method, coder, wavelet converter and wavelet inverse converter

Country Status (1)

Country Link
JP (1) JPH09139944A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287485A (en) * 2005-03-31 2006-10-19 Ricoh Co Ltd Image processor, image processing method and program, and information recording medium
US8098947B2 (en) 2007-05-17 2012-01-17 Sony Corporation Method and apparatus for processing image data by rearranging wavelet transform data
JP2016500965A (en) * 2012-10-22 2016-01-14 マイクロソフト テクノロジー ライセンシング，エルエルシー Band separation filtering / inverse filtering for frame packing / unpacking in high resolution chroma sampling format
JP2017085247A (en) * 2015-10-23 2017-05-18 キヤノン株式会社 Encoding method, encoding device, imaging apparatus and program
JP2018050263A (en) * 2016-09-23 2018-03-29 キヤノン株式会社 Encoder, control method of encoder, and program
US10368080B2 (en) 2016-10-21 2019-07-30 Microsoft Technology Licensing, Llc Selective upsampling or refresh of chroma sample values
US10523953B2 (en) 2012-10-01 2019-12-31 Microsoft Technology Licensing, Llc Frame packing and unpacking higher-resolution chroma sampling formats

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS634783A (en) * 1986-06-24 1988-01-09 Mitsubishi Electric Corp Difference pulse modulating system moving image transmitter
JPH02213960A (en) * 1989-02-14 1990-08-27 Hitachi Ltd Cache memory
JPH05227514A (en) * 1992-02-12 1993-09-03 Matsushita Electric Ind Co Ltd Sub-band dividing filter and sub-band synthesizing filter
JPH06165109A (en) * 1992-11-24 1994-06-10 Matsushita Electric Ind Co Ltd Recorder
JPH0759112A (en) * 1993-08-19 1995-03-03 Hitachi Ltd Picture transmitter
JPH07107051A (en) * 1993-09-29 1995-04-21 Nec Corp Sub-band encoding system
JPH07184201A (en) * 1993-01-27 1995-07-21 Immix A Division Of Carton Internatl Corp The method and equipment to deform image data
JPH07203450A (en) * 1993-12-28 1995-08-04 Victor Co Of Japan Ltd Image data compression method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS634783A (en) * 1986-06-24 1988-01-09 Mitsubishi Electric Corp Difference pulse modulating system moving image transmitter
JPH02213960A (en) * 1989-02-14 1990-08-27 Hitachi Ltd Cache memory
JPH05227514A (en) * 1992-02-12 1993-09-03 Matsushita Electric Ind Co Ltd Sub-band dividing filter and sub-band synthesizing filter
JPH06165109A (en) * 1992-11-24 1994-06-10 Matsushita Electric Ind Co Ltd Recorder
JPH07184201A (en) * 1993-01-27 1995-07-21 Immix A Division Of Carton Internatl Corp The method and equipment to deform image data
JPH0759112A (en) * 1993-08-19 1995-03-03 Hitachi Ltd Picture transmitter
JPH07107051A (en) * 1993-09-29 1995-04-21 Nec Corp Sub-band encoding system
JPH07203450A (en) * 1993-12-28 1995-08-04 Victor Co Of Japan Ltd Image data compression method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287485A (en) * 2005-03-31 2006-10-19 Ricoh Co Ltd Image processor, image processing method and program, and information recording medium
JP4721262B2 (en) * 2005-03-31 2011-07-13 株式会社リコー Image processing apparatus, image processing method, program, and information recording medium
US8098947B2 (en) 2007-05-17 2012-01-17 Sony Corporation Method and apparatus for processing image data by rearranging wavelet transform data
US10523953B2 (en) 2012-10-01 2019-12-31 Microsoft Technology Licensing, Llc Frame packing and unpacking higher-resolution chroma sampling formats
JP2016500965A (en) * 2012-10-22 2016-01-14 マイクロソフト テクノロジー ライセンシング，エルエルシー Band separation filtering / inverse filtering for frame packing / unpacking in high resolution chroma sampling format
JP2017085247A (en) * 2015-10-23 2017-05-18 キヤノン株式会社 Encoding method, encoding device, imaging apparatus and program
JP2018050263A (en) * 2016-09-23 2018-03-29 キヤノン株式会社 Encoder, control method of encoder, and program
US10368080B2 (en) 2016-10-21 2019-07-30 Microsoft Technology Licensing, Llc Selective upsampling or refresh of chroma sample values

Similar Documents

Publication Publication Date Title
KR100308703B1 (en) Encoding method, encoding device, wavelet transform device and wavelet inverse transform device
EP0864135B1 (en) Storage and retrieval of large digital images
US7492955B2 (en) Method and apparatus for compression using reversible wavelet transforms and an embedded codestream
US5666161A (en) Method and apparatus for creating less amount of compressd image data from compressed still image data and system for transmitting compressed image data through transmission line
JP3224926B2 (en) Quantization / inverse quantization circuit
JP3853758B2 (en) Image encoding device
US7139434B2 (en) Decoding with storage of less bits for less important data
US6201897B1 (en) Transformation and selective inverse transformation of large digital images
US7298910B2 (en) Wavelet inverse transform method and apparatus and wavelet decoding method and apparatus
US6211864B1 (en) Method and apparatus for optimizing storage of compressed images in memory
US7418142B2 (en) Method for compression using reversible embedded wavelets
US20050100234A1 (en) Progressive image transmission using discrete wavelet transforms
US8098947B2 (en) Method and apparatus for processing image data by rearranging wavelet transform data
US6978048B1 (en) Encoding method and apparatus
JP2002501709A (en) Method and apparatus for performing wavelet-based data compression
JP2002508606A (en) Method and apparatus for compressing and decompressing images
JPH02273875A (en) Image data compressing method
DE19819405B4 (en) Implementation of a reversible embedded wavelet system
JPH09139944A (en) Coding method, coder, wavelet converter and wavelet inverse converter
US6606416B1 (en) Encoding method and apparatus for representing a digital image
US6934420B1 (en) Wave image compression
US20030198395A1 (en) Wavelet transform system, method and computer program product
US6381370B1 (en) Method and apparatus for image encoding
JP2002152517A (en) Image expander of conversion code
JP2000125293A (en) Wavelet decoder and its method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060921