JPH09139675A - A/d converter, digital signal processor and digital recorder - Google Patents
A/d converter, digital signal processor and digital recorderInfo
- Publication number
- JPH09139675A JPH09139675A JP31850895A JP31850895A JPH09139675A JP H09139675 A JPH09139675 A JP H09139675A JP 31850895 A JP31850895 A JP 31850895A JP 31850895 A JP31850895 A JP 31850895A JP H09139675 A JPH09139675 A JP H09139675A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- digital
- bit
- level
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明はA/Dコンバータ、
デジタル信号処理装置、及びデジタル記録装置に関わ
り、特にデジタルオーディオテープレコーダ、ミニディ
スクプレーヤ等のデジタルオーディオ機器に用いて好適
なものである。TECHNICAL FIELD The present invention relates to an A / D converter,
The present invention relates to a digital signal processing device and a digital recording device, and is particularly suitable for use in a digital audio device such as a digital audio tape recorder and a mini disc player.
【0002】[0002]
【従来の技術】近年、デジタルオーディオテープレコー
ダ(DAT)、ミニディスクプレーヤ(MD)等のデジ
タルオーディオ機器においては、アナログ信号をデジタ
ル信号に変換するA/Dコンバータとして、例えばΔΣ
変調器、及びデジタルデシメーションフィルタによって
構成されるオーバーサンプリング型のA/Dコンバータ
が用いられているものがある。このようなオーバーサン
プリング型のA/Dコンバータはオーバーサンプリング
を行うことによって、量子化雑音を高域側に押しやり、
オーディオ帯域のノイズを低減するものである。2. Description of the Related Art In recent years, in digital audio equipment such as a digital audio tape recorder (DAT) and a mini disk player (MD), an A / D converter for converting an analog signal into a digital signal, for example, ΔΣ
In some cases, an oversampling A / D converter including a modulator and a digital decimation filter is used. Such an oversampling type A / D converter pushes the quantization noise to the high frequency side by performing oversampling,
It is intended to reduce noise in the audio band.
【0003】図3は上記したようなオーバサンプリング
型のA/Dコンバータが設けられている従来のデジタル
記録装置のブロック図の一例を示したものである。この
図に示すデジタル記録装置は、アナログボリューム3
2、破線で示したオーバーサンプリング型のA/Dコン
バータ(以下、単に「A/Dコンバータ」という)3
3、デジタル信号処理器34、及びデジタル記録装置3
5で構成されている。FIG. 3 shows an example of a block diagram of a conventional digital recording apparatus provided with the above-mentioned oversampling type A / D converter. The digital recording device shown in this figure has an analog volume 3
2. Oversampling type A / D converter indicated by broken line (hereinafter simply referred to as "A / D converter") 3
3, digital signal processor 34, and digital recording device 3
5.
【0004】アナログボリューム32は、入力端子31
から入力される例えば楽音信号等とされるアナログ信号
の振幅レベルを調整し、A/Dコンバータ33は、例え
ばΔΣ変調器36、デジタルデシメーションフィルタ3
7で構成されており、アナログボリューム32を介して
入力されるアナログ信号を所定のビット長を有するデジ
タル信号に変換して出力するようになされている。The analog volume 32 has an input terminal 31.
The A / D converter 33 adjusts the amplitude level of an analog signal such as a musical tone signal that is input from the A / D converter 33 and the digital decimation filter 3 for example.
7 is configured to convert an analog signal input via the analog volume 32 into a digital signal having a predetermined bit length and output the digital signal.
【0005】このA/Dコンバータ33を構成するΔΣ
変調器36は、アナログボリューム32を介して入力さ
れるアナログ信号に応じた1ビットのパルスデータ列を
生成して出力するようになされている。デジタルデシメ
ーションフィルタ37は、例えばFIRローパスフィル
タによって構成されており、ΔΣ変調器36で生成され
た1ビットのパルスデータ列に含まれる高調波成分の量
子化ノイズ等を除去すると共に、間引き演算を行って、
多ビットのデジタル信号に変換して出力するようになさ
れている。ΔΣ which constitutes the A / D converter 33
The modulator 36 is adapted to generate and output a 1-bit pulse data train corresponding to the analog signal input via the analog volume 32. The digital decimation filter 37 is configured by, for example, an FIR low-pass filter, removes quantization noise of harmonic components included in the 1-bit pulse data train generated by the ΔΣ modulator 36, and performs thinning-out operation. hand,
It is designed to be converted into a multi-bit digital signal and output.
【0006】デジタル信号処理器34は、A/Dコンバ
ータ33から出力されるデジタル信号に対して、圧縮、
訂正等の信号処理を行い、デジタル記録装置35はデジ
タル信号処理器34から出力されるデジタル信号を例え
ば磁気テープ、ディスク、メモリ等に記録する記録装置
である。The digital signal processor 34 compresses the digital signal output from the A / D converter 33,
The digital recording device 35 is a recording device that performs signal processing such as correction and records the digital signal output from the digital signal processor 34 on, for example, a magnetic tape, a disk, a memory, or the like.
【0007】このような従来のデジタル記録装置におい
ては、例えばユーザーが音楽等を磁気テープ等に意図的
に小音量で記録したり、音量のレベルを徐々に大きく/
小さくする、いわゆるフェードアウト/インを行う場合
は、アナログボリューム32によってA/Dコンバータ
33に供給するアナログ信号の振幅レベルを調整するよ
うにしていた。In such a conventional digital recording apparatus, for example, a user intentionally records music or the like on a magnetic tape or the like at a low volume or gradually increases the volume level.
In the case of reducing the so-called fade-out / in, the amplitude level of the analog signal supplied to the A / D converter 33 is adjusted by the analog volume 32.
【0008】ところで、上記したようなA/Dコンバー
タ33の理想的なノイズフロアのレベルは一定となるた
め、通常は入力端子31からアナログボリューム32を
介して入力されるアナログ信号の振幅レベルが大きくな
ると、図4に示すようにΔΣ変調器41における雑音−
歪み特性は改善され、入力信号レベルに対する雑音歪み
率(THD+N)は小さくなる。By the way, since the ideal noise floor level of the A / D converter 33 as described above is constant, the amplitude level of the analog signal input from the input terminal 31 via the analog volume 32 is usually large. Then, as shown in FIG. 4, the noise in the ΔΣ modulator 41 becomes −
The distortion characteristics are improved, and the noise distortion rate (THD + N) with respect to the input signal level is reduced.
【0009】つまり理論的には、入力信号レベルに対す
る雑音歪み率(THD+N)は、破線で示すようにアナログ信
号の入力レベルがA1 に達するまで改善され、入力レベ
ルがA1 に達すると、波形がクリップして急激に悪化す
るはずである。That is, theoretically, the noise distortion rate (THD + N) with respect to the input signal level is improved until the input level of the analog signal reaches A 1 as shown by the broken line, and when the input level reaches A 1. , The waveform should clip and deteriorate rapidly.
【0010】しかしながら、このようなΔΣ変調器は、
高次ΔΣ変調特有の性質により、入力されるアナログ信
号のレベルが大きくなって変調率が1に近付くと、歪み
及びノイズ等が増加するという雑音歪み特性を有してお
り、実際には入力されるアナログ信号が最大入力レベル
A1 近辺に達すると、歪み及びノイズが増加して図4の
実線で示すように雑音−歪み特性が急激に悪化すること
になる。However, such a ΔΣ modulator is
Due to the property peculiar to high-order ΔΣ modulation, it has a noise distortion characteristic that distortion and noise increase when the level of the input analog signal increases and the modulation rate approaches 1, and it is actually input. When the analog signal corresponding to the maximum input level reaches the vicinity of the maximum input level A 1 , distortion and noise increase, and the noise-distortion characteristic rapidly deteriorates as shown by the solid line in FIG.
【0011】そこで、ΔΣ変調器に最大入力レベルA1
近辺のアナログ信号が入力された時に雑音−歪み特性が
悪化するのを防止するため、例えば米国特許48518
41号にデジタルデシメーションフィルタのインパルス
レスポンス係数のゲインを1以上に設定して、入力レベ
ルをA2 近傍に設定する方法が提案されている。Therefore, the maximum input level A 1 is applied to the ΔΣ modulator.
In order to prevent the noise-distortion characteristic from deteriorating when an analog signal in the vicinity is input, for example, US Pat.
No. 41 proposes a method of setting the gain of the impulse response coefficient of the digital decimation filter to 1 or more and setting the input level to around A 2 .
【0012】この場合、例えばΔΣ変調器に入力される
アナログ信号の入力レベルがA2 (図4に示す雑音−歪
み特性が最も良くなる入力レベル)に達した時、デジタ
ルデシメーションフィルタから出力されるデジタル信号
の出力レベルがフルスケールとなるような所定のゲイン
を掛け合わせたインパルスレスポンス係数をデジタルデ
シメーションフィルタに供給するようにしている。In this case, for example, when the input level of the analog signal input to the ΔΣ modulator reaches A 2 (the input level at which the noise-distortion characteristic shown in FIG. 4 is the best), it is output from the digital decimation filter. An impulse response coefficient multiplied by a predetermined gain so that the output level of the digital signal becomes full scale is supplied to the digital decimation filter.
【0013】[0013]
【発明が解決しようとする課題】ところで、図3に示し
たようなA/Dコンバータ33のおけるアナログ/デジ
タル変換に伴うノイズは、ΔΣ変調特有の性質によって
雑音及び歪み等が悪化する最大の入力レベルA1 近辺を
除いては、ほぼ一定になる。このため、上述したように
例えば小音量で磁気テープ等に記録したり、フェードイ
ン/アウトを行った場合、つまりアナログボリューム3
2を可変してΔΣ変調器36に入力されるアナログ信号
の振幅レベルが小〜中振幅レベルになると、入力信号の
振幅レベルが小さくなった分だけA/Dコンバータ33
におけるS/N比が悪化するという問題が生じる。By the way, the noise associated with analog / digital conversion in the A / D converter 33 as shown in FIG. 3 is the maximum input at which noise and distortion are deteriorated due to the characteristic peculiar to ΔΣ modulation. It is almost constant except near level A 1 . Therefore, as described above, for example, when recording on a magnetic tape or the like at a low volume or when performing fade-in / out, that is, the analog volume 3
When the amplitude level of the analog signal input to the delta-sigma modulator 36 is changed to a small to medium amplitude level by changing the value of 2, the A / D converter 33 is reduced by the amplitude level of the input signal.
There is a problem that the S / N ratio in the is deteriorated.
【0014】またこの場合は、前述した米国特許485
1841号に開示されているように、デジタルデシメー
ションフィルタ42のインパルスレスポンス係数のゲイ
ンを1以上に設定すると、デジタルデシメーションフィ
ルタ37でアナログ/デジタル変換に伴うノイズも一緒
に増幅されてしまうことになる。このため、例えば大振
幅レベルのアナログ信号が入力された時に出力されるデ
ジタル信号のS/N比が悪化しても、小〜中振幅レベル
のアナログ信号が入力された時に出力されるデジタル信
号のS/N比を優先したい等の要望には応じることがで
きなかった。In this case, the above-mentioned US Pat.
As disclosed in Japanese Patent No. 1841, when the gain of the impulse response coefficient of the digital decimation filter 42 is set to 1 or more, the digital decimation filter 37 also amplifies the noise associated with the analog / digital conversion. Therefore, for example, even if the S / N ratio of the digital signal output when the analog signal of the large amplitude level is input is deteriorated, the digital signal output when the analog signal of the small to medium amplitude level is input is changed. We were not able to meet requests such as prioritizing the S / N ratio.
【0015】本発明はこのような問題点を解決するため
になされたもので、小〜中振幅レベルのデジタル信号を
出力する場合でも良好なS/N比が得られるようにする
ことを目的とする。The present invention has been made to solve the above problems, and an object thereof is to obtain a good S / N ratio even when outputting a digital signal of small to medium amplitude level. To do.
【0016】[0016]
【課題を解決するための手段】上記目的を達成するた
め、入力されるアナログ信号から1ビットのパルスデー
タ列を生成して出力するΔΣ変調手段と、1ビットのパ
ルスデータ列に含まれる高調波成分のノイズを除去する
と共に、多ビットのデジタル信号を生成するデジタルデ
シメーションフィルタ手段と、入力されるゲイン係数に
応じて多ビットのデジタル信号の出力レベルを調整する
と共に、所定のビット長のデジタル信号に変換して出力
する乗算手段とを備えたA/Dコンバータを構成する。In order to achieve the above object, a ΔΣ modulation means for generating and outputting a 1-bit pulse data train from an input analog signal and a harmonic contained in the 1-bit pulse data train. Digital decimation filter means for removing component noise and generating a multi-bit digital signal, and adjusting the output level of the multi-bit digital signal according to an input gain coefficient, and a digital signal of a predetermined bit length. And an A / D converter having a multiplication means for converting and outputting.
【0017】また、上記A/Dコンバータにデジタル信
号処理手段を設けデジタル信号処理装置を構成し、さら
に、このデジタル信号処理装置にデジタル記録手段を設
けてデジタル記録装置を構成することとした。Further, the A / D converter is provided with a digital signal processing means to configure a digital signal processing apparatus, and further the digital recording means is provided to the digital signal processing apparatus to configure a digital recording apparatus.
【0018】本発明によれば、A/Dコンバータに乗算
手段を設け、この乗算手段に入力されるゲイン係数に応
じてデジタル信号の出力レベルを調整すると共に、アナ
ログ/デジタル変換の精度の必要とされるビット長より
長いビットのデジタル信号に変換しているため、小〜中
振幅レベルのデジタル信号を出力する場合でもアナログ
/デジタル変換に伴うノイズのレベルを小さくすること
ができるようになり、結果としてS/N比の悪化を防止
することができる。According to the present invention, the A / D converter is provided with the multiplication means, the output level of the digital signal is adjusted according to the gain coefficient inputted to the multiplication means, and the accuracy of the analog / digital conversion is required. Since it is converted to a digital signal with a bit longer than the specified bit length, the noise level associated with analog / digital conversion can be reduced even when outputting a digital signal with a small to medium amplitude level. As a result, deterioration of the S / N ratio can be prevented.
【0019】[0019]
【発明の実施の形態】図1は本発明の実施の形態である
デジタル記録装置のブロック図を示したものである。こ
の図に示すデジタル記録装置は、アナログボリューム
2、破線で示したA/Dコンバータ3、マイクロコンピ
ュータ9、デジタル信号処理器4、デジタル記録装置5
で構成されている。アナログボリューム2は、入力端子
1から入力される例えば楽音信号等とされるアナログ信
号の振幅レベルを調整し、A/Dコンバータ3は、例え
ばΔΣ変調器6、デジタルデシメーションフィルタ7、
乗算器8で構成されており、アナログボリューム2を介
して入力されるアナログ信号をデジタル信号に変換して
出力するようになされている。1 is a block diagram of a digital recording apparatus according to an embodiment of the present invention. The digital recording device shown in this figure includes an analog volume 2, an A / D converter 3 shown by a broken line, a microcomputer 9, a digital signal processor 4, and a digital recording device 5.
It is composed of The analog volume 2 adjusts the amplitude level of an analog signal such as a tone signal input from the input terminal 1, and the A / D converter 3 includes, for example, a ΔΣ modulator 6, a digital decimation filter 7,
The multiplier 8 is configured to convert an analog signal input via the analog volume 2 into a digital signal and output the digital signal.
【0020】このA/Dコンバータ3を構成するΔΣ変
調器6は、アナログボリューム2を介して入力されるア
ナログ信号に応じて1ビットの密度変調が行われたパル
スデータ列を生成して出力するようになされている。デ
ジタルデシメーションフィルタ7は、例えばFIRロー
パスフィルタによって構成されており、ΔΣ変調器6で
生成された1ビットのパルスデータ列に含まれる高調波
成分の量子化ノイズ等を除去すると共に、間引き演算を
行ってΔΣ変調器6のサンプリング周波数より低いサン
プリング周波数に変換し、多ビットのデジタル信号を出
力するようになされている。また、このデジタルデシメ
ーションフィルタ7のインパルスレスポンス係数のゲイ
ンは1とされている。The ΔΣ modulator 6 which constitutes the A / D converter 3 generates and outputs a pulse data train in which 1-bit density modulation is performed according to the analog signal input via the analog volume 2. It is done like this. The digital decimation filter 7 is composed of, for example, an FIR low-pass filter, removes the quantization noise of the harmonic component contained in the 1-bit pulse data train generated by the ΔΣ modulator 6, and performs the thinning operation. Then, the sampling frequency is converted into a sampling frequency lower than the sampling frequency of the ΔΣ modulator 6, and a multi-bit digital signal is output. The gain of the impulse response coefficient of the digital decimation filter 7 is set to 1.
【0021】乗算器6は、デジタルデシメーションフィ
ルタ7から出力されるデジタル信号をマイクロコンピュ
ータ(以下、「マイコン」という)9から供給されるゲ
イン係数と掛け合わせ、デジタル信号の出力レベルを制
御すると共に、ΔΣ変調器6及びデジタルデシメーショ
ンフィルタで行われるアナログ/デジタル変換の精度以
上のビット長のデジタル信号を出力するようになされて
いる。マイコン9は、例えば図示されていない操作部等
の操作に応じて設定されたゲイン係数を出力すると共
に、フェードイン/フェードアウト等の動作を行うため
のゲイン係数を出力するようになされている。The multiplier 6 multiplies the digital signal output from the digital decimation filter 7 by a gain coefficient supplied from a microcomputer (hereinafter referred to as "microcomputer") 9, and controls the output level of the digital signal. The digital signal having a bit length equal to or higher than the accuracy of analog / digital conversion performed by the ΔΣ modulator 6 and the digital decimation filter is output. The microcomputer 9 outputs a gain coefficient set according to an operation of an operation unit (not shown) or the like, and outputs a gain coefficient for performing an operation such as fade-in / fade-out.
【0022】デジタル信号処理器4は、A/Dコンバー
タ3から出力されるデジタル信号に、例えば圧縮、訂正
等の信号処理を施して出力し、デジタル記録装置5は、
デジタル信号処理器4から出力されるデジタル信号を例
えば磁気テープ、ディスク、メモリ等に記録するように
なされている。The digital signal processor 4 subjects the digital signal output from the A / D converter 3 to signal processing such as compression and correction, and outputs the digital signal.
The digital signal output from the digital signal processor 4 is recorded on, for example, a magnetic tape, a disk, a memory or the like.
【0023】以下、上記したようなデジタル記録装置の
動作について説明する。A/Dコンバータ3を構成する
ΔΣ変調器6は、高次ΔΣ変調特有の性質により、入力
されるアナログ信号のレベルが大きくなり、変調率が1
に近付くと、歪み及びノイズが増加するという特性を有
している。The operation of the above digital recording apparatus will be described below. The ΔΣ modulator 6 that constitutes the A / D converter 3 has a characteristic of a high-order ΔΣ modulation that increases the level of an analog signal to be input and has a modulation rate of 1
It has a characteristic that distortion and noise increase as it approaches.
【0024】そこで、A/Dコンバータの入力値がどの
時点でデジタル出力がフルスケールとなるかをおおよそ
決め、それに適した係数をマイコン9によって設定す
る。例としてこの場合1.5という係数を設定する。Therefore, the time when the input value of the A / D converter becomes the full scale of the digital output is roughly determined, and the coefficient suitable for it is set by the microcomputer 9. As an example, a coefficient of 1.5 is set in this case.
【0025】次に、入力端子1に最大レベルのアナログ
信号(図4に示す入力レベルA1 )が供給された場合
に、A/Dコンバータ3、すなわち乗算器8からフルス
ケールのデジタル信号が出力されるようにアナログボリ
ューム2のボリューム値を調整する。つまり、アナログ
ボリューム2は、入力端子1に最大振幅レベルのアナロ
グ信号が入力されても、ΔΣ変調器6で歪み及び雑音等
が発生しないようにA/Dコンバータ3に入力されるア
ナログ信号の振幅レベルを調整されることになる。Next, when the analog signal of the maximum level (input level A 1 shown in FIG. 4) is supplied to the input terminal 1, the full-scale digital signal is output from the A / D converter 3, that is, the multiplier 8. The volume value of the analog volume 2 is adjusted as described above. That is, in the analog volume 2, even if the analog signal of the maximum amplitude level is input to the input terminal 1, the amplitude of the analog signal input to the A / D converter 3 is prevented so that distortion and noise do not occur in the ΔΣ modulator 6. The level will be adjusted.
【0026】この振幅レベルが調整されたアナログ信号
は、ΔΣ変調器6に入力されて1ビットのパルスデータ
である高速デジタルストリームデータに変換される。そ
して、この高速デジタルストリームデータは、デジタル
デシメーションフィルタ5で高周波成分の例えば量子化
ノイズ等が除去され、多ビットのデジタル信号に変換し
て出力される。なお、デジタルデシメーションフィルタ
7のインパルスレスポンス係数のゲインは1とされてい
るため、ΔΣ変調器6に入力されるアナログ信号と振幅
レベルが同一のデジタル信号が出力されることになる。The analog signal whose amplitude level has been adjusted is input to the ΔΣ modulator 6 and converted into high-speed digital stream data which is 1-bit pulse data. Then, the high-speed digital stream data is subjected to the digital decimation filter 5 to remove high-frequency components such as quantization noise, converted into a multi-bit digital signal, and output. Since the gain of the impulse response coefficient of the digital decimation filter 7 is 1, a digital signal having the same amplitude level as that of the analog signal input to the ΔΣ modulator 6 is output.
【0027】ここで、デジタルデシメーションフィルタ
7から例えば18ビットのデジタル信号が出力されたと
すると、この18ビットのデジタル信号は、乗算器8に
おいてマイコン9から供給されるゲイン係数(1.5)
と掛け合わされて振幅レベルを調整している。つまり、
乗算器8に供給されるゲイン係数によって音量レベルを
調整するようになされている。そのため、例えばアナロ
グ/デジタル変換の精度から必要とされるビット長(1
8ビット)より長い24ビットのデジタル信号に変換さ
れて出力するようになされている。そして、この24ビ
ットに変換されたデジタル信号は、デジタル信号処理器
4で圧縮、訂正等の所定の処理が施され、デジタル記録
装置5に出力されることで磁気テープ、ディスク、メモ
リ等に記録されることになる。If, for example, an 18-bit digital signal is output from the digital decimation filter 7, this 18-bit digital signal is supplied to the multiplier 8 from the microcomputer 9 as a gain coefficient (1.5).
Is adjusted to adjust the amplitude level. That is,
The volume level is adjusted by the gain coefficient supplied to the multiplier 8. Therefore, for example, the bit length (1
It is adapted to be converted into a 24-bit digital signal longer than 8 bits) and output. Then, the digital signal converted into 24 bits is subjected to predetermined processing such as compression and correction by the digital signal processor 4 and output to the digital recording device 5 to be recorded on a magnetic tape, a disk, a memory or the like. Will be done.
【0028】よって、このように構成された本実施の形
態のデジタル記録装置においては、意図的に小音量で記
録する場合、例えば音量のレベルを最初の状態から40
dB(1/100倍)まで小さくする時は、ボリューム
は固定したままマイコン9から0.015というゲイン
係数を乗算器8に供給するようにしている。Therefore, in the digital recording apparatus of this embodiment having such a configuration, when recording is intentionally performed at a low volume, for example, the volume level is set to 40 from the initial state.
When the value is reduced to dB (1/100 times), the microcomputer 9 supplies a gain coefficient of 0.015 to the multiplier 8 with the volume fixed.
【0029】また、例えばフェードアウトの動作を行う
場合は、マイコン9から例えば1.5から1.3→1.
0→0.8→0.5→0.3→0.1・・・とゲイン係
数を徐々に小さくして乗算器6に供給し、逆にフェード
インの動作を行う場合は、マイコン9から例えば・・・
0.1→0.3→0.5→0.8→1.0→1.3→
1.5とゲイン係数を徐々に大きくして乗算器6に供給
するようにしている。Further, for example, when performing a fade-out operation, the microcomputer 9 outputs, for example, 1.5 to 1.3 → 1.
When the gain coefficient is gradually reduced to 0 → 0.8 → 0.5 → 0.3 → 0.1 and supplied to the multiplier 6, and conversely the fade-in operation is performed, from the microcomputer 9, For example ...
0.1 → 0.3 → 0.5 → 0.8 → 1.0 → 1.3 →
The gain coefficient is gradually increased to 1.5 and is supplied to the multiplier 6.
【0030】このようにマイコン9から供給されるゲイ
ン係数によって、小〜中レベルの音量となるように調整
すると、従来のアナログボリューム2を可変して音量レ
ベルを調整した場合と比較してS/N比の悪化を防止す
ることができる。つまり、例えばΔΣ変調器6の最大S
/N比が97dBであると仮定すると、アナログボリュ
ーム2によって音量レベルを40dB小さくした場合、
A/Dコンバータから出力されるデジタル信号のS/N
比が、57dB(97dB−40dB=57dB)まで
低下するに対して、本実施の形態のA/Dコンバータ3
のように乗算器6でデジタル信号の振幅レベルを調整す
るとS/N比を97dBに保つことができる。When the volume coefficient is adjusted to a low to medium level by the gain coefficient supplied from the microcomputer 9 as described above, S / S is compared with the case where the conventional analog volume 2 is varied to adjust the volume level. It is possible to prevent deterioration of the N ratio. That is, for example, the maximum S of the ΔΣ modulator 6
Assuming that the / N ratio is 97 dB, when the volume level is reduced by 40 dB by the analog volume 2,
S / N of digital signal output from A / D converter
While the ratio drops to 57 dB (97 dB-40 dB = 57 dB), the A / D converter 3 of the present embodiment
By adjusting the amplitude level of the digital signal with the multiplier 6 as described above, the S / N ratio can be maintained at 97 dB.
【0031】これは、A/Dコンバータ3の乗算器8か
ら出力されるデジタル信号がアナログ/デジタル変換の
精度として必要とされるビット長(18ビット)より、
長いビット長(24ビット)となるようにしているた
め、再量子化ノイズが約−145dBとなり、マイコン
9によって乗算器8で音量レベルを40dB低下させて
もノイズレベルは−105dB(−145dB+40d
B=−105dB)となり、ΔΣ変調器4のノイズ(−
97dB)レベルより小さい値となるため、結果として
S/N比の悪化が防止することができる。This is because the digital signal output from the multiplier 8 of the A / D converter 3 has a bit length (18 bits) required for the accuracy of analog / digital conversion.
Since the long bit length (24 bits) is used, the requantization noise is about -145 dB, and even if the volume level is reduced by 40 dB by the multiplier 8 by the microcomputer 9, the noise level is -105 dB (-145 dB + 40 dB).
B = −105 dB), and the noise of the ΔΣ modulator 4 (−)
Since the value is smaller than the 97 dB) level, deterioration of the S / N ratio can be prevented as a result.
【0032】また、例えば通常の音量レベルで録音する
場合も、ユーザが録音時の状態によって音質等を確認し
ながら、A/Dコンバータ3から出力されるデジタル信
号のゲインを調整することができるため、音質的に最も
好ましい状態で録音することができるようになる。Also, for example, when recording at a normal volume level, the user can adjust the gain of the digital signal output from the A / D converter 3 while confirming the sound quality and the like depending on the recording state. , It becomes possible to record in the most preferable condition in terms of sound quality.
【0033】すなわち、例えば係数を大きくして、図4
のA2 点に近い位置をフルスケールのデジタル信号が出
力されるようにゲイン係数を設定すれば、大振幅時の歪
みを重視した録音を行うことが可能になり、一方、係数
を小さくして図4のA1 点に近い位置をフルスケールの
デジタル信号が出力されるようにゲイン係数を設定すれ
ば、ノイズレベルの増幅量を小さくすることが可能にな
り、小〜中振幅時のS/N比をより重視した録音を行う
ことができる。That is, for example, by increasing the coefficient,
By setting the gain coefficient so that a full-scale digital signal is output at a position close to point A 2, it becomes possible to perform recording with emphasis on distortion at large amplitude, while reducing the coefficient. If the gain coefficient is set so that a full-scale digital signal is output at a position close to the point A 1 in FIG. 4, it becomes possible to reduce the amplification amount of the noise level, and the S / It is possible to perform recording with more emphasis on the N ratio.
【0034】ここで、図2に上記したようなA/Dコン
バータ3のデジタル回路部のブロック図の一例を示す。
この図に示すA/Dコンバータ3のデジタル回路部は、
マイコンインターフェース11、アップ/ダウンカウン
タ12、係数ROM13、切換スイッチ14、RAM1
5、乗算器16、データインターフェース17によって
構成されている。Here, FIG. 2 shows an example of a block diagram of the digital circuit portion of the A / D converter 3 as described above.
The digital circuit section of the A / D converter 3 shown in this figure is
Microcomputer interface 11, up / down counter 12, coefficient ROM 13, changeover switch 14, RAM 1
5, a multiplier 16, and a data interface 17.
【0035】マイコンインターフェース11は、マイコ
ン9より伝送されてくるシリアルのゲイン係数のデータ
を、パラレルのゲイン係数のデータに変換して出力す
る。アップ/ダウンカウンタ12は、マイコン9から伝
送されてくるゲイン係数のデータと同じになるまで、例
えば1サンプルに1回、1LSB分だけカウンタの値を
アップ又はダウンするようになされており、係数の急激
な変化に伴うクリックノイズの発生を防ぐようになされ
ている。The microcomputer interface 11 converts the serial gain coefficient data transmitted from the microcomputer 9 into parallel gain coefficient data and outputs it. The up / down counter 12 is configured to increase or decrease the value of the counter by 1 LSB, for example, once per sample until the data of the gain coefficient transmitted from the microcomputer 9 becomes the same. It is designed to prevent the generation of click noise that accompanies sudden changes.
【0036】係数ROM13は、デジタルデシメーショ
ンフィルタで間引き演算を行う際に必要なインパルスレ
スポンス係数を記憶している。RAM15は書込み/読
み出し等を行うことができるメモリであり、ΔΣ変調器
4から入力される1ビットのパルスデータ列を一時的に
記憶して乗算器16に出力すると共に、後述するが乗算
器16で間引き演算がされたデジタル信号を再びメモリ
することができるようになされている。The coefficient ROM 13 stores the impulse response coefficient required when the thinning operation is performed by the digital decimation filter. The RAM 15 is a memory that can perform writing / reading, etc., and temporarily stores the 1-bit pulse data string input from the ΔΣ modulator 4 and outputs it to the multiplier 16, and the multiplier 16 will be described later. The digital signal subjected to the thinning operation can be stored in the memory again.
【0037】乗算器16は、通常はスイッチ14によっ
て係数ROM13と接続されており、RAM15から入
力される1ビットのパルスデータ列に対して間引き演算
を行って再びRAM15に出力すると共に、間引き演算
終了後、スイッチ14が切り換わるタイミングでRAM
15から間引き演算がされたデジタル信号が供給されル
ようになされており、マイコン9から伝送されてくるゲ
イン係数を掛け合わせるようになされている。The multiplier 16 is normally connected to the coefficient ROM 13 by the switch 14, performs a thinning operation on the 1-bit pulse data string input from the RAM 15, outputs it to the RAM 15 again, and ends the thinning operation. After that, the RAM is switched at the timing when the switch 14 is switched.
The thinned digital signal is supplied from 15 and is multiplied by the gain coefficient transmitted from the microcomputer 9.
【0038】つまり、乗算器16では、時分割的にデジ
タルデシメーションフィルタ7で行われる間引き演算
と、乗算器8のデジタル信号の振幅レベルの調整が行わ
れる。データインターフェース17は、乗算器16で振
幅レベルの調整がされたデジタル信号をに出力するよう
になされている。That is, the multiplier 16 time-divisionally performs the thinning operation performed by the digital decimation filter 7 and the adjustment of the amplitude level of the digital signal of the multiplier 8. The data interface 17 outputs the digital signal whose amplitude level has been adjusted by the multiplier 16.
【0039】このようにA/Dコンバータ3のデジタル
回路部では、乗算器16によってデジタルデシメーショ
ンフィルタ7で行われる間引き演算と、振幅レベルの調
整が兼用して行うようにして、デジタル回路部を効率よ
く使用し回路規模を最小限にしている。As described above, in the digital circuit section of the A / D converter 3, the thinning operation performed by the digital decimation filter 7 by the multiplier 16 and the adjustment of the amplitude level are performed in combination, so that the digital circuit section is efficiently operated. It is often used to minimize the circuit scale.
【0040】なお、本実施の形態においては、A/Dコ
ンバータ3のデジタル回路部とされる乗算器16によっ
てデジタルデシメーションフィルタ7の間引き演算とデ
ジタル信号の振幅レベルを調整を行う場合について説明
したが、これに限定されることなく、例えばデジタル信
号処理器4に乗算器を設けてデジタル信号の振幅レベル
の調整を行うようにしても良い。In this embodiment, the case where the multiplier 16 which is the digital circuit section of the A / D converter 3 performs the thinning operation of the digital decimation filter 7 and the amplitude level of the digital signal is described. However, without being limited to this, for example, a multiplier may be provided in the digital signal processor 4 to adjust the amplitude level of the digital signal.
【0041】[0041]
【発明の効果】以上、説明したように本発明のA/Dコ
ンバータ、デジタル信号処理装置、デジタル記録装置
は、乗算手段によってデジタル信号の出力レベルを調整
すると共に、必要とされるビット長より長いビット長の
デジタル信号に変換して出力するようにしているため、
小〜中振幅レベルのデジタル信号を出力する場合もS/
N比が悪化するのを防止して良好なデジタル信号を出力
することができる。As described above, in the A / D converter, the digital signal processing device and the digital recording device of the present invention, the output level of the digital signal is adjusted by the multiplication means and the bit length is longer than the required bit length. Since it is converted to a digital signal of bit length and output,
S / also when outputting a digital signal of small to medium amplitude level
It is possible to prevent the N ratio from deteriorating and output a good digital signal.
【0042】また、ユーザが録音時の状態によって音質
等を確認しながらデジタル信号の出力レベルを調整する
ことができるため、音質的に最も好ましい状態で録音等
を行うことができるという効果もある。Further, since the user can adjust the output level of the digital signal while confirming the sound quality and the like depending on the recording condition, there is also an effect that the recording or the like can be performed in the sound quality most preferable condition.
【図1】本発明の発明の実施の形態であるデジタル記録
装置のブロック図である。FIG. 1 is a block diagram of a digital recording apparatus according to an embodiment of the present invention.
【図2】本発明の実施の形態におけるA/Dコンバータ
のデジタル回路部のブロック図である。FIG. 2 is a block diagram of a digital circuit unit of the A / D converter according to the embodiment of the present invention.
【図3】従来のデジタル記録装置のブロック図である。FIG. 3 is a block diagram of a conventional digital recording device.
【図4】ΔΣ変調器の雑音−歪み特性を示した図であ
る。FIG. 4 is a diagram showing noise-distortion characteristics of a ΔΣ modulator.
1 入力端子 2 アナログボリューム 3 A/Dコンバータ 4 デジタル信号処理器 5 デジタル記録装置 6 ΔΣ変調器 7 デジタルデシメーションフィルタ 8、16 乗算器 9 マイクロコンピュータ 11 マイコンインターフェース 12 アップ/ダウンカウンタ 13 係数ROM 14 スイッチ 15 RAM 16 リミッタ回路 17 データインタフェース 1 Input Terminal 2 Analog Volume 3 A / D Converter 4 Digital Signal Processor 5 Digital Recording Device 6 ΔΣ Modulator 7 Digital Decimation Filter 8, 16 Multiplier 9 Microcomputer 11 Microcomputer Interface 12 Up / Down Counter 13 Coefficient ROM 14 Switch 15 RAM 16 Limiter circuit 17 Data interface
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川辺 東 神奈川県横浜市保土ケ谷区神戸町134 ソ ニーLSIデザイン株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Higashi Kawabe 134 Sony LSI Design Co., Ltd. 134 Kobe-cho, Hodogaya-ku, Yokohama-shi, Kanagawa
Claims (3)
パルスデータ列を生成して出力するΔΣ変調手段と、 上記1ビットのパルスデータ列に含まれる高調波成分の
ノイズを除去すると共に、多ビットのデジタル信号を生
成するデジタルデシメーションフィルタ手段と、 入力されるゲイン係数に応じて、上記多ビットのデジタ
ル信号の出力レベルを調整すると共に、所定のビット長
のデジタル信号に変換して出力する乗算手段と、 を備えて構成されることを特徴とするA/Dコンバー
タ。1. A ΔΣ modulating means for generating and outputting a 1-bit pulse data train from an input analog signal, and removing noise of a harmonic component contained in the 1-bit pulse data train, and multi-bit Digital decimation filter means for generating the digital signal, and multiplying means for adjusting the output level of the multi-bit digital signal according to the input gain coefficient and converting the digital signal into a digital signal of a predetermined bit length and outputting the digital signal. And an A / D converter comprising:
できる調整手段と、 該調整手段から出力されるアナログ信号から1ビットの
パルスデータ列を生成して出力するΔΣ変調手段と、 上記1ビットのパルスデータ列に含まれる高調波成分の
ノイズを除去すると共に、多ビットのデジタル信号を生
成するデジタルデシメーションフィルタ手段と、 入力されるゲイン係数に応じて、上記多ビットのデジタ
ル信号の出力レベルを調整すると共に、所定のビット長
のデジタル信号に変換して出力する乗算手段と、 該乗算手段から出力されるデジタル信号に所定の信号処
理を施すデジタル信号処理手段と、 を備えて構成されることを特徴とするデジタル信号処理
装置。2. An adjusting means for adjusting the level of an input analog signal, a ΔΣ modulating means for generating and outputting a 1-bit pulse data train from the analog signal output from the adjusting means, and the 1-bit Adjusts the output level of the multi-bit digital signal according to the digital decimation filter means that removes the harmonic component noise contained in the pulse data train and that generates the multi-bit digital signal, and the input gain coefficient. And a digital signal processing means for converting the digital signal output from the multiplying means into a digital signal having a predetermined bit length and outputting the digital signal. A characteristic digital signal processing device.
できる調整手段と、 該調整手段から出力されるアナログ信号から1ビットの
パルスデータ列を生成して出力するΔΣ変調手段と、 上記1ビットのパルスデータ列に含まれる高調波成分の
ノイズを除去すると共に、多ビットのデジタル信号を生
成するデジタルデシメーションフィルタ手段と、 入力されるゲイン係数に応じて、上記多ビットのデジタ
ル信号の出力レベルを調整すると共に、所定のビット長
のデジタル信号に変換して出力する乗算手段と、 該乗算手段から出力されるデジタル信号に所定の信号処
理を施すデジタル信号処理手段と、 該デジタル信号処理手段から出力されるデジタル信号を
記録するデジタル記録手段と、 を備えて構成されることを特徴とするデジタル記録装
置。3. Adjusting means for adjusting the level of an input analog signal, ΔΣ modulating means for generating and outputting a 1-bit pulse data train from the analog signal output from the adjusting means, and the 1-bit Adjusts the output level of the multi-bit digital signal according to the digital decimation filter means that removes the harmonic component noise contained in the pulse data train and that generates the multi-bit digital signal, and the input gain coefficient. At the same time, a multiplication means for converting the digital signal of a predetermined bit length and outputting the digital signal, a digital signal processing means for performing a predetermined signal processing on the digital signal output from the multiplication means, and a digital signal processing means for outputting the digital signal. And a digital recording device for recording a digital signal according to the present invention.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31850895A JPH09139675A (en) | 1995-11-14 | 1995-11-14 | A/d converter, digital signal processor and digital recorder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31850895A JPH09139675A (en) | 1995-11-14 | 1995-11-14 | A/d converter, digital signal processor and digital recorder |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09139675A true JPH09139675A (en) | 1997-05-27 |
Family
ID=18099905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31850895A Withdrawn JPH09139675A (en) | 1995-11-14 | 1995-11-14 | A/d converter, digital signal processor and digital recorder |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09139675A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010109422A (en) * | 2008-10-28 | 2010-05-13 | Toa Corp | Digital signal processor |
-
1995
- 1995-11-14 JP JP31850895A patent/JPH09139675A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010109422A (en) * | 2008-10-28 | 2010-05-13 | Toa Corp | Digital signal processor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6340940B1 (en) | Digital to analog conversion circuits and methods utilizing single-bit delta-SIGMA modulators and multiple-bit digital to analog converters | |
KR100502538B1 (en) | Signal processing device, signal recording device, and signal reproducing device | |
US20020173865A1 (en) | Digital audio signal processing | |
US6784816B2 (en) | Circuits, systems and methods for volume control in 1-bit digital audio systems | |
US6556159B1 (en) | Variable order modulator | |
US5706308A (en) | Signal processing apparatus and method for sigma-delta modulated signals including gain adjustment | |
US20070118362A1 (en) | Audio compression/decompression device | |
US6628720B1 (en) | Transmitting apparatus and reproducing apparatus | |
JP3334413B2 (en) | Digital signal processing method and apparatus | |
KR100466643B1 (en) | Recording device, playback device and mixing device with signal processing device for processing sound quality and signal processing device for sound quality processing | |
US5157396A (en) | D/a conversion apparatus | |
US5719574A (en) | Digital audio transmission apparatus | |
JPH09139675A (en) | A/d converter, digital signal processor and digital recorder | |
JP3339315B2 (en) | Digital signal processing device, recording device and reproducing device | |
JP3307197B2 (en) | A / D converter | |
JP3339320B2 (en) | Digital signal processor | |
JP3416477B2 (en) | Delta-sigma D / A converter | |
EP0398638A2 (en) | Digital-to-analog converter device | |
JP3089476B2 (en) | Audio signal quantization error reduction device | |
JP3263797B2 (en) | Audio signal transmission equipment | |
JP3033150B2 (en) | Audio signal quantization error reduction device | |
JP3439078B2 (en) | Digital bus boost circuit | |
JP3807599B2 (en) | Recording device | |
JP4051807B2 (en) | Digital signal processing apparatus and playback apparatus | |
JPH0923137A (en) | Signal processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030204 |