JPH09139639A - 高周波半導体増幅器 - Google Patents
高周波半導体増幅器Info
- Publication number
- JPH09139639A JPH09139639A JP7294297A JP29429795A JPH09139639A JP H09139639 A JPH09139639 A JP H09139639A JP 7294297 A JP7294297 A JP 7294297A JP 29429795 A JP29429795 A JP 29429795A JP H09139639 A JPH09139639 A JP H09139639A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- matching circuit
- input
- loaded
- frequency semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 ループ発振による異常増幅現象を防止するた
めの抵抗装荷上の難点を解消するループ発振阻止方式を
実現する。 【解決手段】 入力端子１から入った高周波信号に対し
分配し入力整合回路３とボンディングワイヤ８を介し当
該半導体チップ入力端子９に接続する、複数の半導体チ
ップ７からなる増幅素子５で、増幅後当該半導体チップ
出力端子１０からボンディングワイヤ８と出力整合回路
４を介し合成し出力端子２に接続する。入力整合回路３
または出力整合回路４で増幅素子５近傍の当該半導体チ
ップ７の組を挟む線路内に埋め込んだシート抵抗の形で
抵抗体６を装荷する。
めの抵抗装荷上の難点を解消するループ発振阻止方式を
実現する。 【解決手段】 入力端子１から入った高周波信号に対し
分配し入力整合回路３とボンディングワイヤ８を介し当
該半導体チップ入力端子９に接続する、複数の半導体チ
ップ７からなる増幅素子５で、増幅後当該半導体チップ
出力端子１０からボンディングワイヤ８と出力整合回路
４を介し合成し出力端子２に接続する。入力整合回路３
または出力整合回路４で増幅素子５近傍の当該半導体チ
ップ７の組を挟む線路内に埋め込んだシート抵抗の形で
抵抗体６を装荷する。
Description
【０００１】
【発明の属する技術分野】この発明はマイクロ波／ミリ
波帯に適用する高周波半導体増幅器に関する。
波帯に適用する高周波半導体増幅器に関する。
【０００２】
【従来の技術】たとえば一般に示す従来の高周波半導体
増幅器は図９のように、たとえば２個ずつ単位増幅素子
を並列に合成して高出力増幅器を構成する場合、図９
（ａ）に示す等価回路で等価増幅素子５ａと５ｂは、入
力端子１から入った高周波信号に対し分配し等価入力整
合回路３ａと３ｂを介し当該半導体チップ入力端子９に
接続し、増幅後当該半導体チップ出力端子１０から等価
出力整合回路４ａと４ｂを介し合成し出力端子２に接続
する。当該各出力に対し、電力合成率を低下しないよう
に位相を揃え閉回路合成端Ｂでの位相差を無くすように
している。また図９（ａ）に示す従来例では等価増幅素
子５ａと５ｂと入／出力整合回路３／４（入／出力端子
１／２を継ぐ伝送線路やボンディングワイヤで形成され
る）とで構成される閉ループ回路の発振条件により、不
平衡モード電力が発振することがあるため、図９（ｂ）
に示す等価回路のように、ループ内に並列に抵抗体６ｅ
（抵抗値Ｒ）を装荷し、当該中央がショート点となり不
平衡モード電力にとってＲ／２の抵抗が見えるようにす
ることにより、不平衡モード電力を吸収し増幅器の発振
を伴う不安定動作を阻止するようにしている。この場合
基本モード発振電力の損失を生じないように抵抗体６ｅ
の装荷位置Ｔ１とＴ２を等電位とし電流が流れないよう
にする。
増幅器は図９のように、たとえば２個ずつ単位増幅素子
を並列に合成して高出力増幅器を構成する場合、図９
（ａ）に示す等価回路で等価増幅素子５ａと５ｂは、入
力端子１から入った高周波信号に対し分配し等価入力整
合回路３ａと３ｂを介し当該半導体チップ入力端子９に
接続し、増幅後当該半導体チップ出力端子１０から等価
出力整合回路４ａと４ｂを介し合成し出力端子２に接続
する。当該各出力に対し、電力合成率を低下しないよう
に位相を揃え閉回路合成端Ｂでの位相差を無くすように
している。また図９（ａ）に示す従来例では等価増幅素
子５ａと５ｂと入／出力整合回路３／４（入／出力端子
１／２を継ぐ伝送線路やボンディングワイヤで形成され
る）とで構成される閉ループ回路の発振条件により、不
平衡モード電力が発振することがあるため、図９（ｂ）
に示す等価回路のように、ループ内に並列に抵抗体６ｅ
（抵抗値Ｒ）を装荷し、当該中央がショート点となり不
平衡モード電力にとってＲ／２の抵抗が見えるようにす
ることにより、不平衡モード電力を吸収し増幅器の発振
を伴う不安定動作を阻止するようにしている。この場合
基本モード発振電力の損失を生じないように抵抗体６ｅ
の装荷位置Ｔ１とＴ２を等電位とし電流が流れないよう
にする。
【０００３】上記従来の並列動作高出力型高周波半導体
増幅器は、閉ループ回路内の正確な対向位置（平衡位
置）に抵抗体を装荷して不平衡モード発振電力を吸収し
ループ発振を阻止する方式を採る。
増幅器は、閉ループ回路内の正確な対向位置（平衡位
置）に抵抗体を装荷して不平衡モード発振電力を吸収し
ループ発振を阻止する方式を採る。
【０００４】ループ発振条件は図１０（ａ）と（ｂ）の
ように、逆相同振幅の進行波（図１０（ａ）と（ｂ）の
αとγ）であり、オープン点となる閉回路合成端Ｂで反
射され見掛け上入／出力整合回路３／４と増幅回路５と
分配／合成端Ａ／Ｂとを通るループを描く奇モード発振
電力が、入力側と出力側とから増幅素子５に印加される
場合で次式（１）と（２）のように異なる。なお偶モー
ド発振電力は、同相同振幅の進行波（図１０（ａ）と
（ｂ）のρとδ）であり、ショート点となる閉回路分配
端Ａまたは合成端Ｂで合成され入力端子１または出力端
子２に進む。 ｜ａ１´／ａ１｜＝１，∠ａ１´／ａ１＝２ｍπ・・・（１） ｜ａ２´／ａ２｜＝１，∠ａ２´／ａ２＝２ｎπ・・・（２） ここにａ１とａ１´およびａ２とａ２´は進行波αおよ
びγの入力波および反射波、ｍとｎは整数を表す。
ように、逆相同振幅の進行波（図１０（ａ）と（ｂ）の
αとγ）であり、オープン点となる閉回路合成端Ｂで反
射され見掛け上入／出力整合回路３／４と増幅回路５と
分配／合成端Ａ／Ｂとを通るループを描く奇モード発振
電力が、入力側と出力側とから増幅素子５に印加される
場合で次式（１）と（２）のように異なる。なお偶モー
ド発振電力は、同相同振幅の進行波（図１０（ａ）と
（ｂ）のρとδ）であり、ショート点となる閉回路分配
端Ａまたは合成端Ｂで合成され入力端子１または出力端
子２に進む。 ｜ａ１´／ａ１｜＝１，∠ａ１´／ａ１＝２ｍπ・・・（１） ｜ａ２´／ａ２｜＝１，∠ａ２´／ａ２＝２ｎπ・・・（２） ここにａ１とａ１´およびａ２とａ２´は進行波αおよ
びγの入力波および反射波、ｍとｎは整数を表す。
【０００５】
【発明が解決しようとする課題】上記のような従来の並
列動作高出力型高周波半導体増幅器では、閉ループ回路
内の平衡位置に抵抗体を装荷して不平衡モード発振電力
を吸収しループ発振を阻止する方式を採るから、並列動
作をする複数の増幅素子と入出力整合回路間に生じる閉
ループ回路だけでなく当該増幅素子の半導体チップ内に
生じる小閉ループ回路での発振をも阻止するためには抵
抗装荷が困難になる実装上の問題点があった。
列動作高出力型高周波半導体増幅器では、閉ループ回路
内の平衡位置に抵抗体を装荷して不平衡モード発振電力
を吸収しループ発振を阻止する方式を採るから、並列動
作をする複数の増幅素子と入出力整合回路間に生じる閉
ループ回路だけでなく当該増幅素子の半導体チップ内に
生じる小閉ループ回路での発振をも阻止するためには抵
抗装荷が困難になる実装上の問題点があった。
【０００６】この発明が解決しようとする課題は、高周
波半導体増幅器でループ発振による異常増幅現象を防止
するための抵抗装荷上の難点を解消し、整合回路の正確
な対向位置の間に抵抗体を装荷する必要のないループ発
振阻止方式を提供することにある。
波半導体増幅器でループ発振による異常増幅現象を防止
するための抵抗装荷上の難点を解消し、整合回路の正確
な対向位置の間に抵抗体を装荷する必要のないループ発
振阻止方式を提供することにある。
【０００７】
【課題を解決するための手段】この発明の高周波半導体
増幅器は、高周波信号に対し入力整合回路を介し分配増
幅をし出力整合回路を介し合成をする複数の単位半導体
素子からなる増幅素子を備えるもので、上記課題を解決
するためつぎの手段を設け、整合回路の正確な対向位置
の間に抵抗体を装荷する必要のないループ発振阻止方式
を採ることを特徴とする。
増幅器は、高周波信号に対し入力整合回路を介し分配増
幅をし出力整合回路を介し合成をする複数の単位半導体
素子からなる増幅素子を備えるもので、上記課題を解決
するためつぎの手段を設け、整合回路の正確な対向位置
の間に抵抗体を装荷する必要のないループ発振阻止方式
を採ることを特徴とする。
【０００８】抵抗体は、入力整合回路または出力整合回
路で増幅素子近傍の線路内にシート抵抗の形で、または
当該入力端子を連結する複数の単位半導体素子からなる
増幅素子間に不平衡モード発振電力を吸収できる種類・
形状で、または複数の単位半導体素子各入力または出力
端子間に同一基板上で当該単位半導体素子製作時に不平
衡モード発振電力を吸収できる種類・形状でそれぞれ装
荷する。または複数の高周波半導体増幅器を並列接続す
るとき、形成する閉ループ回路内の入力または出力整合
回路当該伝送線路の中央対向位置間に直接不平衡モード
発振電力を吸収できる種類・形状で装荷する、もしくは
形成する閉ループ回路内の入力または出力整合回路当該
伝送線路に対向し整合回路を構成する容量性スタブを介
し不平衡モード発振電力を吸収できる種類・形状で装荷
する、もしくは形成する閉ループ回路内の入力整合回路
と出力整合回路当該伝送線路の複数対向位置間に予め不
平衡モード発振電力を吸収できる種類・形状の非接続状
態で装荷しておき、当該閉ループ回路内の不平衡電力発
振時に所要対向位置の装荷抵抗体を接続する、もしくは
形成する閉ループ回路内の入力整合回路として多段イン
ピーダンス変成器を形成するとき、対向する各インピー
ダンス変成器間に当該伝送線路の特性インピーダンスが
増大するごとに抵抗値の大きくなる、不平衡モード発振
電力を吸収できる種類・形式で装荷する。
路で増幅素子近傍の線路内にシート抵抗の形で、または
当該入力端子を連結する複数の単位半導体素子からなる
増幅素子間に不平衡モード発振電力を吸収できる種類・
形状で、または複数の単位半導体素子各入力または出力
端子間に同一基板上で当該単位半導体素子製作時に不平
衡モード発振電力を吸収できる種類・形状でそれぞれ装
荷する。または複数の高周波半導体増幅器を並列接続す
るとき、形成する閉ループ回路内の入力または出力整合
回路当該伝送線路の中央対向位置間に直接不平衡モード
発振電力を吸収できる種類・形状で装荷する、もしくは
形成する閉ループ回路内の入力または出力整合回路当該
伝送線路に対向し整合回路を構成する容量性スタブを介
し不平衡モード発振電力を吸収できる種類・形状で装荷
する、もしくは形成する閉ループ回路内の入力整合回路
と出力整合回路当該伝送線路の複数対向位置間に予め不
平衡モード発振電力を吸収できる種類・形状の非接続状
態で装荷しておき、当該閉ループ回路内の不平衡電力発
振時に所要対向位置の装荷抵抗体を接続する、もしくは
形成する閉ループ回路内の入力整合回路として多段イン
ピーダンス変成器を形成するとき、対向する各インピー
ダンス変成器間に当該伝送線路の特性インピーダンスが
増大するごとに抵抗値の大きくなる、不平衡モード発振
電力を吸収できる種類・形式で装荷する。
【０００９】
【発明の実施の形態】この発明の実施の一形態を示す高
周波半導体増幅器は図１（ａ）のように、たとえば２個
ずつ単位増幅素子（電界効果トランジスタなど）を並列
に合成して高出力増幅器を構成する場合（等価回路を図
２に示す）、増幅素子５中単位増幅素子の複数の半導体
チップ７は、入力端子１から入った高周波信号に対し分
配し入力整合回路３とボンディングワイヤ８を介し当該
半導体チップ入力端子９に接続し、増幅後当該半導体チ
ップ出力端子１０からボンディングワイヤ８と出力整合
回路４を介し合成し出力端子２に接続する。抵抗体６
は、入力整合回路３で半導体チップ７の組を挟む線路内
に埋め込んだシート抵抗（抵抗値Ｒ＝Ｒ0 ｘL ／Ｗ、Ｒ
0 はシート抵抗値、L とＷはシート抵抗長）の形で装荷
する。上記従来例の図１０（ａ）に示す奇モード発振電
力を吸収できるだけでなく、上記従来例では吸収できな
い半導体チップ近傍の小閉ループ回路に生じる奇モード
発振電力も吸収できる。また抵抗装荷に伴うボンディン
グワイヤを不要にするから、インダクタ成分の影響が無
くループ発振阻止性能を向上できる。なお抵抗体６は図
１（ｂ）のように、入力整合回路３に代えて出力整合回
路４に埋め込み装荷してもよいのはいうまでもない。
周波半導体増幅器は図１（ａ）のように、たとえば２個
ずつ単位増幅素子（電界効果トランジスタなど）を並列
に合成して高出力増幅器を構成する場合（等価回路を図
２に示す）、増幅素子５中単位増幅素子の複数の半導体
チップ７は、入力端子１から入った高周波信号に対し分
配し入力整合回路３とボンディングワイヤ８を介し当該
半導体チップ入力端子９に接続し、増幅後当該半導体チ
ップ出力端子１０からボンディングワイヤ８と出力整合
回路４を介し合成し出力端子２に接続する。抵抗体６
は、入力整合回路３で半導体チップ７の組を挟む線路内
に埋め込んだシート抵抗（抵抗値Ｒ＝Ｒ0 ｘL ／Ｗ、Ｒ
0 はシート抵抗値、L とＷはシート抵抗長）の形で装荷
する。上記従来例の図１０（ａ）に示す奇モード発振電
力を吸収できるだけでなく、上記従来例では吸収できな
い半導体チップ近傍の小閉ループ回路に生じる奇モード
発振電力も吸収できる。また抵抗装荷に伴うボンディン
グワイヤを不要にするから、インダクタ成分の影響が無
くループ発振阻止性能を向上できる。なお抵抗体６は図
１（ｂ）のように、入力整合回路３に代えて出力整合回
路４に埋め込み装荷してもよいのはいうまでもない。
【００１０】上記実施の形態の高周波半導体増幅器は、
不平衡位置の抵抗装荷時に生じる基本モード発振電力の
損失がないように、整合回路の正確な対向位置の間に抵
抗体を装荷する必要のないループ発振阻止方式を採る。
不平衡位置の抵抗装荷時に生じる基本モード発振電力の
損失がないように、整合回路の正確な対向位置の間に抵
抗体を装荷する必要のないループ発振阻止方式を採る。
【００１１】なお上記図１（ａ）または（ｂ）に示す発
明の実施の形態で抵抗体６は入力整合回路３または出力
整合回路４で増幅素子５近傍の線路内にシート抵抗の形
で装荷するとして説明したが、図３のように金属導体１
１で複数の当該半導体チップ入力端子９間を継ぎ同一電
位とする複数の増幅素子５当該入力端子９間に接続され
る抵抗体６ａとしてボンディングワイヤ８ａを介するチ
ップ抵抗の形で装荷してもよい。抵抗体６ａは半導体チ
ップ入力端子９直下に装荷するからより低い抵抗値でよ
いことやインダクタの少ないボンディングワイヤ８ａで
よいことから、上記従来例の図１０（ａ）に示す奇モー
ド発振電力を効果的に吸収できる。
明の実施の形態で抵抗体６は入力整合回路３または出力
整合回路４で増幅素子５近傍の線路内にシート抵抗の形
で装荷するとして説明したが、図３のように金属導体１
１で複数の当該半導体チップ入力端子９間を継ぎ同一電
位とする複数の増幅素子５当該入力端子９間に接続され
る抵抗体６ａとしてボンディングワイヤ８ａを介するチ
ップ抵抗の形で装荷してもよい。抵抗体６ａは半導体チ
ップ入力端子９直下に装荷するからより低い抵抗値でよ
いことやインダクタの少ないボンディングワイヤ８ａで
よいことから、上記従来例の図１０（ａ）に示す奇モー
ド発振電力を効果的に吸収できる。
【００１２】また上記図１（ａ）または（ｂ）に示す発
明の実施の形態で抵抗体６は図４（ａ）または（ｂ）の
ように、複数の半導体チップ各入力端子９または出力端
子１０間に接続される抵抗体６ｂとして薄膜抵抗の形で
増幅素子５中の半導体チップ７製作時に装荷してもよ
い。上記従来例の図１０（ａ）に示す奇モード発振電力
を吸収できるだけでなく、半導体チップ入力端子９また
は出力端子１０で複数回反射される奇モード発振電力も
吸収できる。また抵抗装荷に伴うボンディングワイヤを
不要にするから、インダクタ成分が無くループ発振阻止
性能を向上できる。
明の実施の形態で抵抗体６は図４（ａ）または（ｂ）の
ように、複数の半導体チップ各入力端子９または出力端
子１０間に接続される抵抗体６ｂとして薄膜抵抗の形で
増幅素子５中の半導体チップ７製作時に装荷してもよ
い。上記従来例の図１０（ａ）に示す奇モード発振電力
を吸収できるだけでなく、半導体チップ入力端子９また
は出力端子１０で複数回反射される奇モード発振電力も
吸収できる。また抵抗装荷に伴うボンディングワイヤを
不要にするから、インダクタ成分が無くループ発振阻止
性能を向上できる。
【００１３】また上記図１に示す発明の実施の形態で抵
抗体６は図５のように、複数の増幅系を並列接続して形
成する閉ループ回路内の対向する入力整合回路３（また
は出力整合回路４でもよい）の当該伝送線路中央に並列
に接続される抵抗体６ｃとしてボンディングワイヤ抵抗
の形で装荷してもよい。入力整合回路３の当該伝送線路
端に集中する電磁界の影響を強く受けないから、ループ
発振条件の計算精度が向上し奇モード発振電力を効果的
に吸収できる。
抗体６は図５のように、複数の増幅系を並列接続して形
成する閉ループ回路内の対向する入力整合回路３（また
は出力整合回路４でもよい）の当該伝送線路中央に並列
に接続される抵抗体６ｃとしてボンディングワイヤ抵抗
の形で装荷してもよい。入力整合回路３の当該伝送線路
端に集中する電磁界の影響を強く受けないから、ループ
発振条件の計算精度が向上し奇モード発振電力を効果的
に吸収できる。
【００１４】また上記図５に示す発明の実施の形態で抵
抗体６ｃは図６のように、対向する入力整合回路３（ま
たは出力整合回路４でもよい）の当該伝送線路中央に容
量性スタブ１２を介し接続される抵抗体６ｄとしてたと
えば薄膜抵抗やチップ抵抗などの形で装荷してもよい。
容量性スタブで正確な対向位置に抵抗体６ｄを装荷で
き、容量性スタブ端面で基本モード発振電力ではオープ
ン点となり整合に影響しないから、ボンディングワイヤ
を不要または短かくする薄膜抵抗またはチップ抵抗使用
時、奇モード発振電力を効果的に吸収しかつ基本モード
発振電力の損失を防止できる。
抗体６ｃは図６のように、対向する入力整合回路３（ま
たは出力整合回路４でもよい）の当該伝送線路中央に容
量性スタブ１２を介し接続される抵抗体６ｄとしてたと
えば薄膜抵抗やチップ抵抗などの形で装荷してもよい。
容量性スタブで正確な対向位置に抵抗体６ｄを装荷で
き、容量性スタブ端面で基本モード発振電力ではオープ
ン点となり整合に影響しないから、ボンディングワイヤ
を不要または短かくする薄膜抵抗またはチップ抵抗使用
時、奇モード発振電力を効果的に吸収しかつ基本モード
発振電力の損失を防止できる。
【００１５】また上記図５に示す発明の実施の形態で抵
抗体６ｃは図７のように、対向する入力整合回路３と出
力整合回路４との当該伝送線路複数位置に予め奇モード
発振電力を吸収できる種類・形状の抵抗体６ｅとして接
続端子１３付きで装荷しておき、ループ発振現象発生時
のループ発振条件で決まる位置の当該抵抗体６ｅをワイ
ヤで接続して形成するようにしてもよい。製造段階では
予測が難しいループ発振現象の発生時に速やかに対処で
きる。また製造段階でループ回路内の対向位置に正確に
装荷できるから、位置ずれによる基本モード発振電力の
損失を生じないようにできる。また接続のワイヤを短く
できるから、ループ発振条件の計算精度が向上し奇モー
ド発振電力を効果的に吸収できる。
抗体６ｃは図７のように、対向する入力整合回路３と出
力整合回路４との当該伝送線路複数位置に予め奇モード
発振電力を吸収できる種類・形状の抵抗体６ｅとして接
続端子１３付きで装荷しておき、ループ発振現象発生時
のループ発振条件で決まる位置の当該抵抗体６ｅをワイ
ヤで接続して形成するようにしてもよい。製造段階では
予測が難しいループ発振現象の発生時に速やかに対処で
きる。また製造段階でループ回路内の対向位置に正確に
装荷できるから、位置ずれによる基本モード発振電力の
損失を生じないようにできる。また接続のワイヤを短く
できるから、ループ発振条件の計算精度が向上し奇モー
ド発振電力を効果的に吸収できる。
【００１６】また上記図５に示す発明の実施の形態で抵
抗体６ｃは図８のように、対向する入力整合回路３とし
て中心周波数で入／４線路長をもつ多段インピーダンス
変成器を形成するとき、各インピーダンス変成器ごとに
接続され、増幅素子５から遠いほど大きい抵抗値（Ｒ１
＞Ｒ２＞Ｒ３＞Ｒ４）をもつ、奇モード発振電力を吸収
できる種類・形状の抵抗群の抵抗体６ｆとして装荷して
もよい。当該伝送線路の特性インピーダンスが増大する
ごとに抵抗値の大きくなる抵抗群を装荷するから、奇モ
ード発振電力を効果的に吸収できる。
抗体６ｃは図８のように、対向する入力整合回路３とし
て中心周波数で入／４線路長をもつ多段インピーダンス
変成器を形成するとき、各インピーダンス変成器ごとに
接続され、増幅素子５から遠いほど大きい抵抗値（Ｒ１
＞Ｒ２＞Ｒ３＞Ｒ４）をもつ、奇モード発振電力を吸収
できる種類・形状の抵抗群の抵抗体６ｆとして装荷して
もよい。当該伝送線路の特性インピーダンスが増大する
ごとに抵抗値の大きくなる抵抗群を装荷するから、奇モ
ード発振電力を効果的に吸収できる。
【００１７】また上記図３〜図６に示す発明の実施の形
態で抵抗体６ａ〜６ｄは、チップ抵抗、薄膜抵抗、ボン
ディングワイヤ抵抗その他の奇モード発振電力を吸収で
きる種類・形状の抵抗でよいのはいうまでもない。
態で抵抗体６ａ〜６ｄは、チップ抵抗、薄膜抵抗、ボン
ディングワイヤ抵抗その他の奇モード発振電力を吸収で
きる種類・形状の抵抗でよいのはいうまでもない。
【００１８】
【発明の効果】上記のようなこの発明の高周波半導体増
幅器では、整合回路の正確な対向位置の間に抵抗体を装
荷する必要のないループ発振阻止方式を採るから、従来
のように閉ループ回路内の正確な対向位置（平衡位置）
に抵抗体を装荷して不平衡モード発振電力を吸収しルー
プ発振を阻止する方式に比べ抵抗装荷上の難点を解消
し、各発明ごとにつぎの効果がある。 （１）整合回路内に埋め込むシート抵抗の形で抵抗体を
装荷するため、従来のように閉ループ回路内の正確に対
向する位置に抵抗体を装荷する必要がない。また半導体
チップ近傍の小閉ループ回路に生じる奇モード発振電力
も吸収できる。また抵抗装荷用ワイヤが不要でインダク
タ成分の影響がなく、精度よく発振現象を抑止できる。 （２）半導体チップ入力端子直下に装荷する抵抗体はよ
り低い抵抗値でよく、奇モード発振電力を効果的に吸収
できる。 （３）半導体チップを構成する単位半導体増幅素子のア
ンバランスにより生じる不平衡モード発振を除去でき
る。 （４）伝送線路端に集中する電磁界の影響を受けず、奇
モード発振電力を効果的に吸収できる。 （５）容量性スタブで正確な対向位置に抵抗装荷をし、
奇モード発振電力を効果的に吸収できるため、基本モー
ド発振電力の損失がなく、精度よく奇モード発振電力を
除去できる。 （６）ループを形成する整合回路内に予め抵抗を装荷し
ておくことで、製造段階では容易に予測できない奇モー
ド発振電力を吸収できる。 （７）多段インピーダンス変成器の各当該伝送線路イン
ピーダンス値に対応する抵抗群を装荷し、奇モード発振
電力を効果的に吸収できる。
幅器では、整合回路の正確な対向位置の間に抵抗体を装
荷する必要のないループ発振阻止方式を採るから、従来
のように閉ループ回路内の正確な対向位置（平衡位置）
に抵抗体を装荷して不平衡モード発振電力を吸収しルー
プ発振を阻止する方式に比べ抵抗装荷上の難点を解消
し、各発明ごとにつぎの効果がある。 （１）整合回路内に埋め込むシート抵抗の形で抵抗体を
装荷するため、従来のように閉ループ回路内の正確に対
向する位置に抵抗体を装荷する必要がない。また半導体
チップ近傍の小閉ループ回路に生じる奇モード発振電力
も吸収できる。また抵抗装荷用ワイヤが不要でインダク
タ成分の影響がなく、精度よく発振現象を抑止できる。 （２）半導体チップ入力端子直下に装荷する抵抗体はよ
り低い抵抗値でよく、奇モード発振電力を効果的に吸収
できる。 （３）半導体チップを構成する単位半導体増幅素子のア
ンバランスにより生じる不平衡モード発振を除去でき
る。 （４）伝送線路端に集中する電磁界の影響を受けず、奇
モード発振電力を効果的に吸収できる。 （５）容量性スタブで正確な対向位置に抵抗装荷をし、
奇モード発振電力を効果的に吸収できるため、基本モー
ド発振電力の損失がなく、精度よく奇モード発振電力を
除去できる。 （６）ループを形成する整合回路内に予め抵抗を装荷し
ておくことで、製造段階では容易に予測できない奇モー
ド発振電力を吸収できる。 （７）多段インピーダンス変成器の各当該伝送線路イン
ピーダンス値に対応する抵抗群を装荷し、奇モード発振
電力を効果的に吸収できる。
【図１】 この発明の実施の一形態を示す高周波半導体
増幅器の構成図。
増幅器の構成図。
【図２】 図１に示す高周波半導体増幅器の等価回路
図。
図。
【図３】 この発明の実施の他の一形態を示す構成図。
【図４】 この発明の実施の他の一形態を示す構成図。
【図５】 この発明の実施の他の一形態を示す等価回路
図。
図。
【図６】 この発明の実施の他の一形態を示す等価回路
図。
図。
【図７】 この発明の実施の他の一形態を示す等価回路
図。
図。
【図８】 この発明の実施の他の一形態を示す等価回路
図。
図。
【図９】 従来の技術を示す高周波半導体増幅器の等価
回路図。
回路図。
【図１０】 図９に示す奇モード発振電力のループ発振
条件を説明する図。
条件を説明する図。
１ 入力端子、２ 出力端子、３ 入力整合回路、３
ａ、３ｂ 等価入力整合回路、４ 出力整合回路、４
ａ、４ｂ 等価出力整合回路、５ 増幅素子、５ａ、５
ｂ 等価増幅素子、６、６ａ、６ｂ、６ｃ、６ｄ、６
ｅ、６ｆ 抵抗体、７半導体チップ、８、８ａ ボンデ
ィングワイヤ、９ 半導体チップ入力端子、１０ 半導
体チップ出力端子、１１ 金属導体、１２ 容量性スタ
ブ、１３ 接続端子。 なお図中、同一符号は同一または相当部分を示す。
ａ、３ｂ 等価入力整合回路、４ 出力整合回路、４
ａ、４ｂ 等価出力整合回路、５ 増幅素子、５ａ、５
ｂ 等価増幅素子、６、６ａ、６ｂ、６ｃ、６ｄ、６
ｅ、６ｆ 抵抗体、７半導体チップ、８、８ａ ボンデ
ィングワイヤ、９ 半導体チップ入力端子、１０ 半導
体チップ出力端子、１１ 金属導体、１２ 容量性スタ
ブ、１３ 接続端子。 なお図中、同一符号は同一または相当部分を示す。
フロントページの続き (72)発明者 三井 康郎 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内
Claims (7)
- 【請求項１】 高周波信号に対し入力整合回路を介し分
配増幅をし出力整合回路を介し合成をする複数の単位半
導体素子からなる増幅素子を備える高周波半導体増幅器
において、前記入力整合回路または出力整合回路で前記
増幅素子近傍の線路内にシート抵抗の形で装荷する抵抗
体を設けることを特徴とする高周波半導体増幅器。 - 【請求項２】 請求項１記載の抵抗体に代えて、当該入
力端子を連結する複数の単位半導体素子からなる増幅素
子間に不平衡モード発振電力を吸収できる種類・形状で
装荷する抵抗体を設けることを特徴とする請求項１記載
の高周波半導体増幅器。 - 【請求項３】 請求項１記載の抵抗体に代えて、複数の
単位半導体素子各入力または出力端子間に同一基板上で
当該単位半導体素子製作時に不平衡モード発振電力を吸
収できる種類・形状で装荷する抵抗体を設けることを特
徴とする請求項１記載の高周波半導体増幅器。 - 【請求項４】 複数の高周波半導体増幅器を並列接続す
るとき、請求項１記載の抵抗体に代えて、形成する閉ル
ープ回路内の入力または出力整合回路当該伝送線路の中
央対向位置間に直接不平衡モード発振電力を吸収できる
種類・形状で装荷する抵抗体を設けることを特徴とする
請求項１記載の高周波半導体増幅器。 - 【請求項５】 請求項４記載の抵抗体に代えて、形成す
る閉ループ回路内の入力または出力整合回路当該伝送線
路に対向し整合回路を構成する容量性スタブを介し不平
衡モード発振電力を吸収できる種類・形状で装荷する抵
抗体を設けることを特徴とする請求項４記載の高周波半
導体増幅器。 - 【請求項６】 請求項４記載の抵抗体に代えて、形成す
る閉ループ回路内の入力整合回路と出力整合回路当該伝
送線路の複数対向位置間に予め不平衡モード発振電力を
吸収できる種類・形状の非接続状態で装荷しておき、当
該閉ループ回路内の不平衡モード電力発振時に所要対向
位置を接続する抵抗体を設けることを特徴とする請求項
４記載の高周波半導体増幅器。 - 【請求項７】 請求項４記載の抵抗体に代えて、形成す
る閉ループ回路内の入力整合回路として多段インピーダ
ンス変成器を形成するとき、対向する各インピーダンス
変成器間に当該伝送線路の特性インピーダンスが増大す
るごとに抵抗値の大きくなる、不平衡モード発振電力を
吸収できる種類・形状で装荷する抵抗体を設けることを
特徴とする請求項４記載の高周波半導体増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7294297A JPH09139639A (ja) | 1995-11-13 | 1995-11-13 | 高周波半導体増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7294297A JPH09139639A (ja) | 1995-11-13 | 1995-11-13 | 高周波半導体増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09139639A true JPH09139639A (ja) | 1997-05-27 |
Family
ID=17805880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7294297A Abandoned JPH09139639A (ja) | 1995-11-13 | 1995-11-13 | 高周波半導体増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09139639A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002335136A (ja) * | 2001-05-11 | 2002-11-22 | Matsushita Electric Ind Co Ltd | 高周波半導体装置 |
| JP2006197021A (ja) * | 2005-01-11 | 2006-07-27 | Mitsubishi Electric Corp | 半導体装置 |
| EP1708377A2 (en) | 1997-06-17 | 2006-10-04 | Qualcomm, Incorporated | Reduced peak-to-average amplitude multichannel |
| JP2008160449A (ja) * | 2006-12-22 | 2008-07-10 | Toshiba Corp | 高周波電力増幅器 |
| JP2009159591A (ja) * | 2007-12-06 | 2009-07-16 | Mitsubishi Electric Corp | 高周波増幅器 |
| JP2011172070A (ja) * | 2010-02-19 | 2011-09-01 | Fujitsu Ltd | インピーダンス変換器、集積回路装置、増幅器および通信機モジュール |
| WO2011111130A1 (ja) * | 2010-03-09 | 2011-09-15 | パナソニック株式会社 | 半導体装置 |
| JP2012114785A (ja) * | 2010-11-26 | 2012-06-14 | Toshiba Corp | 高周波処理回路 |
| CN103688354A (zh) * | 2011-04-07 | 2014-03-26 | 钻石微波器件有限公司 | 用于宽带隙功率晶体管的改进的匹配技术 |
| US11936348B2 (en) | 2018-11-30 | 2024-03-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Impedance element with built-in odd-mode oscillation suppression |
-
1995
- 1995-11-13 JP JP7294297A patent/JPH09139639A/ja not_active Abandoned
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1708377A2 (en) | 1997-06-17 | 2006-10-04 | Qualcomm, Incorporated | Reduced peak-to-average amplitude multichannel |
| US7030715B2 (en) | 2001-05-11 | 2006-04-18 | Matsushita Electric Industrial Co., Ltd. | High-frequency semiconductor device |
| JP2002335136A (ja) * | 2001-05-11 | 2002-11-22 | Matsushita Electric Ind Co Ltd | 高周波半導体装置 |
| JP4494223B2 (ja) * | 2005-01-11 | 2010-06-30 | 三菱電機株式会社 | 半導体装置 |
| JP2006197021A (ja) * | 2005-01-11 | 2006-07-27 | Mitsubishi Electric Corp | 半導体装置 |
| JP2008160449A (ja) * | 2006-12-22 | 2008-07-10 | Toshiba Corp | 高周波電力増幅器 |
| JP2009159591A (ja) * | 2007-12-06 | 2009-07-16 | Mitsubishi Electric Corp | 高周波増幅器 |
| JP2011172070A (ja) * | 2010-02-19 | 2011-09-01 | Fujitsu Ltd | インピーダンス変換器、集積回路装置、増幅器および通信機モジュール |
| US8558638B2 (en) | 2010-02-19 | 2013-10-15 | Fujitsu Limited | Impedance transformer, integrated circuit device, amplifier, and communicator module |
| WO2011111130A1 (ja) * | 2010-03-09 | 2011-09-15 | パナソニック株式会社 | 半導体装置 |
| US8633527B2 (en) | 2010-03-09 | 2014-01-21 | Panasonic Corporation | Semiconductor device having first and second resistance for suppressing loop oscillation |
| JP5526221B2 (ja) * | 2010-03-09 | 2014-06-18 | パナソニック株式会社 | 半導体装置 |
| JP2012114785A (ja) * | 2010-11-26 | 2012-06-14 | Toshiba Corp | 高周波処理回路 |
| CN103688354A (zh) * | 2011-04-07 | 2014-03-26 | 钻石微波器件有限公司 | 用于宽带隙功率晶体管的改进的匹配技术 |
| US11936348B2 (en) | 2018-11-30 | 2024-03-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Impedance element with built-in odd-mode oscillation suppression |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8803633B2 (en) | Directional coupler | |
| JPH09139639A (ja) | 高周波半導体増幅器 | |
| JP3290533B2 (ja) | 電力増幅器 | |
| JPH0870207A (ja) | インピーダンス整合回路 | |
| US20210306011A1 (en) | Radio frequency module and communication device | |
| US6127894A (en) | High frequency shunt feedback amplifier topology | |
| JP2001274639A (ja) | 半導体電力増幅器および多段モノリシック集積回路 | |
| JP5239905B2 (ja) | 高周波増幅器 | |
| JP2001185966A (ja) | マイクロ波電力増幅器 | |
| JP2002185273A (ja) | 高周波回路装置 | |
| JPH07307626A (ja) | マイクロ波高出力増幅器 | |
| JPH07283668A (ja) | 高周波増幅器 | |
| JPH11136011A (ja) | マイクロストリップバランおよび高周波電力増幅器 | |
| JP4849453B2 (ja) | マイクロ波電力増幅器 | |
| US7358815B2 (en) | Monolithic transformer based amplifier for integrated circuits | |
| US6737921B2 (en) | Distributed amplifier and differential distributed amplifier | |
| JP3731122B2 (ja) | マイクロ波高出力増幅器 | |
| US11621674B2 (en) | High-efficiency amplifier | |
| JPH0482304A (ja) | 並列動作マイクロ波半導体増幅器 | |
| JP2001044717A (ja) | マイクロ波用半導体装置 | |
| JPH02214207A (ja) | マイクロ波ハイブリッド結合形増幅器 | |
| JPH0741209Y2 (ja) | マイクロ波帯多段増幅回路 | |
| JPH0583051A (ja) | バランス型増幅器 | |
| WO2017199429A1 (ja) | 電力増幅器 | |
| JPH0563469A (ja) | マイクロ波電力増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20040603 |